WO1993026046A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
WO1993026046A1
WO1993026046A1 PCT/JP1993/000794 JP9300794W WO9326046A1 WO 1993026046 A1 WO1993026046 A1 WO 1993026046A1 JP 9300794 W JP9300794 W JP 9300794W WO 9326046 A1 WO9326046 A1 WO 9326046A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor device
layer
transparent conductive
lower electrode
Prior art date
Application number
PCT/JP1993/000794
Other languages
English (en)
French (fr)
Inventor
Sin-Ichiro Kurata
Kenji Kobayashi
Tomoyoshi Zenki
Original Assignee
Kanegafuchi Kagaku Kogyo Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4181852A external-priority patent/JPH05347398A/ja
Priority claimed from JP4188718A external-priority patent/JPH066514A/ja
Priority claimed from JP4197622A external-priority patent/JPH0621425A/ja
Priority claimed from JP4197624A external-priority patent/JPH0621484A/ja
Priority claimed from JP4197621A external-priority patent/JPH0621424A/ja
Priority claimed from JP4197623A external-priority patent/JPH0621426A/ja
Application filed by Kanegafuchi Kagaku Kogyo Kabushiki Kaisha filed Critical Kanegafuchi Kagaku Kogyo Kabushiki Kaisha
Priority to EP19930913518 priority Critical patent/EP0601200A4/en
Publication of WO1993026046A1 publication Critical patent/WO1993026046A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Definitions

  • the present invention relates to a semiconductor device, and more particularly, to a switching element such as a diode formed on a substrate such as glass, an optical sensor element composed of a photoelectric conversion element and a switching element, and a facsimile and image sensor.
  • the present invention relates to a semiconductor device such as a document reading device used in an image reading unit for inputting image information in a scanner or the like.
  • a conventional document reading apparatus 1 has a glass substrate 2 on which a photodiode 3 as a photoelectric conversion element, a blocking diode 4 as a switching element, and electricity from a photodiode 3 are arranged.
  • C 2.... C "and is to be constituted by forming.
  • the photodiode 3 and the blocking diode 4 are composed of opaque lower electrodes 3a and 4a, both made of metal, semiconductor layers 3b and 4b of amorphous silicon made of amorphous silicon, and IT0 ( Indi um Tin Oxi de) transparent upper electrode 3 c made of, 4 c is also P is configured by sequentially deposited, photodiode 3 and the blocking diode 4 is covered by a transparent interlayer insulating film 5 made of SiO This interlayer insulating film 5 Are connected in series by the connection wiring 7 via the contact hole 6 formed at the reverse polarity.
  • the lower electrode 3a constituting the photodiode 3 is connected to the channel wirings CLC S ....
  • the upper electrode 4c of the blocking diode 4 is transparent because it is deposited at the same time as the upper electrode 3c of the photodiode 3 to simplify the manufacturing process. there because it is.
  • these photodiode 3 and the blocking diode 4 in a one-dimensional as shown in the second 0 Figure is mx n number sequence, m-number of blocks beta every n,. beta 2. ... ⁇ , the anode electrode of the blocking diode 4 is connected in common within the block ⁇ B 2 .'... B m , and the anode electrode of the photodiode 3 is connected to the channel wiring CC 2 .... by C pleasant Blocks B and B 2 .... ⁇ , which are relatively connected at the same position.
  • These blocking diode 4 follower Toda Iodo 3 blocks beta which are necessary in order to sequentially select each. B 2 .... B m.
  • the document reading device 1 is intended to operate in a charge accumulation mode, as shown in Taimuchiya one bets second 1 view, the drive pulse Vp ,. Vp 2 .... Vp ra is plotted click 8 1. 8 2. ... applied in cycle T every B m .
  • the drive pulses Vp ,. Vp 2 .... Vpr are applied, the blocking diode 4 in the block ⁇ ,. ⁇ 2 .... B m becomes forward-biased and the photodiode 3 Is reverse biased. Therefore, the parallel capacitance of the photodiode 3 is charged quickly. This state is a reading state. Meanwhile, when the drive pulse Vp ,. Vp 2 .... Vp m is not applied, the block ' ⁇ ,.
  • each block ⁇ , .B 2 ..., B m repeats the reading state at time t and the accumulation state at time T-t.
  • the output current lout,. Iout 2 .... Iout representscorresponding to the amount of light incident during the accumulation state up to that point is the channel.
  • Wiring C then flows out through C 2 .... C n , and these output currents lout, Iout 2 .... Iout n are amplified and integrated by an external signal processing circuit, and then output in time series
  • the output current lout flows out of the first block B, Iout 2 .... lout n , and then the first block B, is in the accumulation state.
  • is second block B 2 to the becomes a read state, the output current lout ,. Iout 2 .... Iout flows out it from the second block B 2.
  • the second pro click beta 2 becomes read state the output current lout ,. Iout 2 .... Io ut n reverse current than the normal Ir ,. Ir 2 .... Ir "minute only decreases, and et to the third block B 3 which flows when the output current lout ,. Iout 2 .... Iout n that should not flow flows to the amount corresponding reverse reverse current ⁇ . Ir 2 .... Ir n when it is read state.
  • the present inventors generally improve the switching speed by reducing the reverse current associated with a switching element such as a blocking diode and an optical sensor element including the same, and improve the accuracy of the optical sensor element.
  • a switching element such as a blocking diode and an optical sensor element including the same
  • intensive research has been conducted to reduce reversal afterimages and to enable higher-speed reading.
  • the present invention has been achieved. Disclosure of the invention
  • the gist of the semiconductor device according to the present invention is to provide a semiconductor device including one or more semiconductor elements having a switching function and configured by sequentially stacking a lower electrode, a semiconductor layer, and an upper m-pole.
  • the lower electrode and At least one of the upper electrode and the upper electrode may be formed of one or more conductive layers, and at least the conductive layer in contact with the semiconductor layer may be formed of a transparent conductive layer.
  • one or a plurality of optical sensor elements configured by serially connecting the semiconductor element having the switching function and a photoelectric conversion element in which a lower electrode, a semiconductor layer, and an upper electrode are sequentially stacked are provided. It is here.
  • a semiconductor element having the switching function and an optical sensor element configured by serially connecting a photoelectric conversion element in which a lower electrode, a semiconductor layer, and an upper electrode are sequentially stacked are connected to a primary element.
  • a plurality of optical sensor elements are originally arranged and divided into a plurality of blocks by a certain number, and one of these optical sensor elements is commonly connected in the block, and the other is relatively connected between the blocks by channel wiring. That is, they are commonly connected to each other at the same position.
  • At least one of a lower electrode and an upper electrode of the semiconductor device is provided with at least one semiconductor element having the switching function, and the semiconductor element includes a transparent conductive layer. It is in.
  • the transparent conductive layer of the semiconductor element is made of ITO.
  • At least one or more semiconductor elements having the switching function wherein at least a semiconductor layer in contact with the transparent conductive layer among semiconductor layers of the semiconductor element is a p-type. It is a semiconductor layer.
  • the semiconductor layer of the device consists of amorphous silicon hydride deposited continuously by plasma CVD and has a pin structure.
  • the semiconductor element having the switching function and the photoelectric conversion element each have a diode characteristic, and are connected in series with each other by force source electrodes.
  • the semiconductor device having the switching function and the respective lower electrode, semiconductor layer, and upper electrode constituting the photoelectric conversion element are simultaneously deposited.
  • a semiconductor device provided with one or a plurality of optical sensor elements configured by connecting the semiconductor element having the switching function and the photoelectric conversion element in series At least one of the lower electrode and the upper electrode to be disposed is constituted by a transparent conductive layer at least in contact with the semiconductor layer.
  • the lower electrode or the upper electrode or both of them consist of one or more conductive layers, and at least the conductive layer in contact with the semiconductor layer is made of ITO or the like.
  • an interface between the semiconductor layer and the transparent conductive layer is formed. It is considered that a barrier such as a potential level and a trap level generated by diffusing the material constituting the transparent conductive layer into the semiconductor layer are formed at this interface. Therefore, even when the voltage applied to the semiconductor device is changed from the forward bias to the reverse bias, most of the carriers injected during the forward bias are considered to be blocked by the barrier. As a result, it is presumed that the reverse current is rapidly converged, and its peak value is also reduced, thereby improving the switching speed.
  • the lower electrode or the upper electrode or both of them are composed of one or more conductive layers.
  • the conductive layer in contact with the semiconductor layer is made of a transparent conductive layer such as ITO, and is transparent, light leaking from the periphery passes through the lower electrode and upper electrode and enters the semiconductor layer. I do.
  • the recombination level in the semiconductor layer is increased, and the recombination speed is increased. Therefore, even when the voltage applied to the semiconductor device is changed from the forward bias to the reverse bias, it is considered that the carriers injected at the time of the forward bias quickly disappear by recombination. As a result, it is presumed that the reverse current is rapidly converged, and the peak value is also reduced, so that the switching speed is improved.
  • a semiconductor device such as an optical sensor element composed of a semiconductor element having such a switching function and a photoelectric conversion element
  • a lower electrode or an upper electrode or both of the semiconductor elements having a switching function are formed.
  • a semiconductor device such as a document reading device provided with a semiconductor element having the switching function and a photoelectric conversion element
  • the lower electrode or the upper electrode, or both of them, which constitute the semiconductor element having the switching function is formed of one layer or two layers.
  • At least the conductive layer in contact with the semiconductor layer is composed of a transparent conductive layer such as ITO. Therefore, the semiconductor element having the switching function performs the above-described estimated operation.
  • the reverse current is rapidly converged, and the peak value is reduced, so that the switching speed of the switching element is improved.
  • a semiconductor device such as a document reading device has a reverse image lag. The signal readout speed is greatly increased.
  • FIG. 1 is a schematic cross-sectional view showing one embodiment of a switching element which is a semiconductor device according to the present invention.
  • FIG. 2, FIG. 3, FIG. 4, FIG. 5, FIG. 6, and FIG. 7 is a schematic cross-sectional view showing another embodiment of a switching element which is a semiconductor device according to the present invention.
  • FIG. 8 is a schematic cross-sectional view showing one embodiment of an optical sensor element which is a semiconductor device according to the present invention.
  • FIGS. 9 (a) and 9 (b) show the operation of the optical sensor element shown in FIG.
  • FIG. 6 is a circuit diagram for explaining the operation of the embodiment.
  • FIGS. 10, 11, and 12 are schematic cross-sectional views showing other embodiments of the optical sensor element which is the semiconductor device according to the present invention.
  • FIG. 13 is a schematic cross-sectional view showing one embodiment of a document reading apparatus which is a semiconductor device according to the present invention
  • FIG. 14 is a partial plan view of the document reading apparatus shown in FIG.
  • FIG. 15 shows the results of a comparative experiment conducted to confirm the effect of the present invention, and is a graph showing the output voltage of an original manuscript reading apparatus actually manufactured.
  • FIG. 16, FIG. 17, and FIG. 18 are all schematic cross-sectional views showing another embodiment of the document reading apparatus which is a semiconductor device according to the present invention.
  • FIG. 19 is a schematic sectional view showing an example of a document reading apparatus which is a conventional semiconductor device.
  • FIG. 20 is a circuit diagram of the document reading apparatus shown in FIG.
  • FIG. 21 is a time chart for explaining the operation of the original reading apparatus shown in FIGS. 19 and 20.
  • the semiconductor device according to the present invention has a switching function.
  • a description will be given using a switching element as a semiconductor element as an example.
  • a switching element 10 includes a transparent lower electrode 14 made of ITO (Indium Tin Oxide) and an amorphous silicon on a substrate 12 made of glass or the like.
  • a semiconductor layer 16 made of such as above and an upper electrode 18 are formed.
  • the semiconductor layer 16 includes, in order from the substrate 12 side, a p-type amorphous silicon layer 16 a in which holes serve as majority carriers, an i-type amorphous silicon layer 16 b in which an intrinsic semiconductor is provided, and a large number of carriers.
  • An n-type amorphous silicon layer 16 c is laminated to form a pin structure.
  • a transparent conductive film (14) such as ITO is formed on the substrate 12 by a vacuum evaporation method using electron beam resistance heating or a sputtering method using DC or RF. ) Is deposited. Further, a p-type amorphous silicon film (16a), an i-type amorphous silicon film (16b), and an n-type amorphous silicon film (16c) are formed thereon by a plasma CVD method or the like. Deposits continuously. Then, a transparent conductive film (18) such as ITO is deposited thereon again by a vacuum evaporation method or a sputtering method. The thickness of each of these transparent conductive films (14, 18) is preferably about several hundreds to several thousand A, but is appropriately determined in consideration of the performance of the deposited amorphous silicon film and the characteristics of the transparent conductive films. It is what is done.
  • the lower electrode 14, the semiconductor layer 16, and the upper electrode 18 are formed by sequentially patterning these films.
  • a resist solution is first applied on the uppermost transparent conductive film (18), pre-baked, and then a mask with a predetermined pattern is used. Exposure is performed, followed by development and post baking. If ITO is used as the transparent conductive film, the transparent conductive film is etched with a mixed solution of salt and nitric acid to form the upper electrode 18. Form.
  • the amorphous silicon films (16a, 16b, 16c) are etched using a parallel plate type etching apparatus.
  • the switch Yanba 1 0 - was evacuated to 3 Torr or less, introducing a CF 4 gas and 0 2 gas, 1 3. 5 6 MH z height while maintaining further pressure 5.
  • 0 P a A power of 0.1 to 0.7 W / cm 2 is supplied to the electrodes using a frequency power supply.
  • the amorphous silicon film is etched to form the semiconductor layer 16.
  • the lowermost transparent conductive film (14) is patterned by photolithography or the like in the same manner as the above-mentioned uppermost transparent conductive film (18).
  • the switching element 10 including the lower electrode 14, the semiconductor layer 16 and the upper electrode 18 is manufactured.
  • the method of forming the lower electrode 14, the semiconductor layer 16, and the upper electrode 18 by photolithography has been exemplified.
  • a film is formed in an unnecessary portion from the beginning by a mask method or the like.
  • the manufacturing method is not limited at all, for example, it may be formed so as not to be deposited.
  • the lower electrode 14 and the upper electrode 18 are formed of a transparent conductive layer, and the semiconductor layer 16 and the lower electrode 14 and the upper electrode 18 which are transparent conductive layers, particularly the lower electrode 14 are formed.
  • An interface is formed at the junction. It is considered that a potential barrier and a barrier such as a trap level formed by diffusing the material constituting the transparent conductive layer into the semiconductor layer 16 are formed at this interface. Therefore, even when the voltage applied to the switching element is changed from a forward bias to a reverse bias, most of the carriers injected during the forward bias are considered to be blocked by this barrier. Thus, reverse current 1 0 - 5 to be made to converge on the order of 1 0 _ 6 seconds, and the peak value becomes small, it is estimated that the switching speed is improved. Therefore, if this switching element 10 is used in a document reading device, a more accurate signal output can be obtained, and the signal reading speed can be further improved. It is also possible to increase the speed.
  • the lower electrode 14 and the upper electrode 18 are transparent, and light leakage from the surroundings penetrates these to the semiconductor layer 16. Incident. As a result, a large number of trap levels exist in the semiconductor layer 16 made of amorphous silicon, and when light enters the semiconductor layer 16, these trap levels change and the recombination level changes. It is expected to increase. Therefore, the recombination speed is increased, and even when the voltage applied to the switching element 10 is changed from the forward bias to the reverse bias, the carriers injected at the time of the forward bias are considered to be quickly lost by the recombination. . Thus, reverse current 1 0-1 0 - allowed to converge on the order of 6 seconds, and the peak value becomes small, it is estimated that Suitsuchingu speed is improved.
  • a transparent lower electrode 14 made of ITO or the like, a semiconductor layer 20 made only of an i-type amorphous silicon layer, and a metal A switching element 24 formed by forming an opaque upper electrode 22 may be used.
  • this switching element 24 a short-circuit barrier is formed at the interface between the i-type amorphous silicon layer (20) and the lower electrode 14, and the switching element 24 is operated in the same manner as described above.
  • a transparent lower electrode 14 made of ITO or the like, a type amorphous silicon layer 26a and an i-type amorphous silicon layer 26b are formed on a substrate 12 made of glass or the like.
  • the switching element 28 may be configured by forming a stacked semiconductor layer 26 and an opaque upper electrode 22 made of metal or the like.
  • the semiconductor layer is pi It may be structured.
  • a switching element 34 formed by forming a semiconductor layer 32 formed by laminating the layers 32b and an opaque upper electrode 22 made of metal or the like may be used.
  • the switching element 34 is of a metal-insulator-semiconductor (MIS) type, and the semiconductor layer 32 is deposited on the lower electrode 14 via a thin insulating layer 30.
  • MIS metal-insulator-semiconductor
  • the semiconductor layer may be deposited indirectly instead of directly on the lower electrode, and the same applies to other layers.
  • the electrode to be made transparent may be the lower electrode or the upper electrode, or both may be made transparent. That is, it is only necessary that at least one of the lower electrode and the upper electrode is transparent.
  • the lower electrode or the upper electrode or both electrodes of the switching element which is the semiconductor device according to the present invention, comprises one or more metal layers and a transparent conductive layer deposited on the metal layers. May be used.
  • the switching element 36 has a lower electrode 38 having a two-layer structure, a semiconductor layer 16 made of amorphous silicon or the like, and an upper electrode 18 formed on a substrate 12. It is configured.
  • the lower electrode 38 of this two-layer structure is composed of a metal layer 38a made of chromium Cr or the like and a transparent conductive layer 38b made of ITO or the like deposited on the metal layer 38a.
  • the semiconductor layer 16 may have either a pin structure or a nip structure. From the substrate 12 side, a p-type amorphous silicon layer 16a in which holes serve as majority carriers and an i-type amorphous layer serving as an intrinsic semiconductor are provided.
  • a pin structure in which a base silicon layer 16b and an n-type amorphous silicon layer 16c in which a large number of electrons are carried is preferably stacked.
  • a metal film such as chromium Cr (38 a) is formed on the substrate 12 by a vacuum evaporation method using an electron beam or resistance heating, or a sputtering method using DC or RF. Is deposited.
  • a transparent conductive film (38b) such as ITO is deposited thereon by a vacuum evaporation method or a sputtering method.
  • a p-type amorphous silicon film, an i-type amorphous silicon film, and an n-type amorphous silicon film are successively deposited, and a conductive film is deposited thereon.
  • the upper conductive film, the amorphous silicon film composed of three layers, and the lower transparent conductive film are patterned into a predetermined shape in order, and the upper electrode 18, the semiconductor layer 16, and the lower electrode 38 are patterned. And a transparent conductive layer 38b as a part.
  • the metal film is again patterned into another predetermined shape by photolithography or the like, thereby forming a metal layer 38a that is a part of the lower electrode 38.
  • a switching element 36 composed of the lower electrode 38, the semiconductor layer 16 and the upper electrode 18 is manufactured.
  • the amorphous silicon film is deposited after the metal film (38a) and the transparent conductive film (38b) are deposited in a blanket state, but before the amorphous silicon film is deposited, the transparent silicon film is deposited.
  • the transparent conductive layer 38b may be formed by patterning only the conductive film first. In this case, after forming the upper electrode 18 and the semiconductor layer 16 and then patterning the metal film in a blanket state to form the metal layer 38a, the same configuration as the switching element 36 described above can be obtained. Becomes Further, the deposition of the metal layer and the transparent conductive layer may be performed continuously without breaking the vacuum, or may be performed once by breaking the vacuum.
  • the method of patterning mainly by photolithography has been exemplified, but a film may be formed by using a mask method or the like so that a film is not deposited on unnecessary portions from the beginning. It is not limited at all.
  • the lower electrode 38 is composed of a metal layer 38a and a transparent conductive layer 38b, and an interface is formed at the junction between the semiconductor layer 16 and the transparent conductive layer 38b. ing. Therefore, this switching element 36 is operated in the same manner as the above-mentioned switching element. As a result, the reverse current is caused to converge on the order of 1 0-1 0 6 seconds, and the peak value becomes small, the switching speed is improved. Therefore, if this switching element 36 is used in a document reading device, a more accurate signal output can be obtained, and the signal reading speed can be further increased.
  • a switching element 40 comprises a lower electrode 3 composed of a metal layer 38 a and a transparent conductive layer 38 b on a substrate 12 such as a glass. 8, a semiconductor layer 26 formed by laminating a p-type amorphous silicon layer 26a and an i-type amorphous silicon layer 26b, and an opaque upper electrode 22 formed of metal or the like.
  • the semiconductor layer may have a pi structure, that is, as is clear from this example.
  • a reverse current generated in the switching element may be prevented by forming an interface with the transparent conductive layer in the semiconductor layer constituting the switching element.
  • a lower electrode 3.8 composed of a metal layer 38a and a transparent conductive layer 38b and a p-type amorphous silicon layer 42 are formed on a substrate 12 made of glass or the like.
  • a switching element 46 composed of a semiconductor layer 42 formed by laminating a and an i-type amorphous silicon layer 42 b, an insulating layer 44, and an opaque upper electrode 22 made of metal or the like. May be.
  • the switching element 46 is of the MIS type, and the upper electrode 22 made of metal is deposited on the semiconductor layer 42 via the insulating layer 44.
  • the upper electrode may be deposited on the semiconductor layer indirectly instead of directly.
  • the metal layer 38a and the transparent conductive layer 38b constituting the lower electrode 38 have different shapes, but may have the same shape.
  • various configurations can be appropriately adopted without any explanation.
  • an optical sensor element 48 comprises a substrate 12 made of glass or the like, a photo diode 50 as a photoelectric conversion element, and a blocking diode 52 as a switching element. Are formed. Both the photodiode 50 and the blocking diode 52 have a transparent lower electrode 50a, 52a made of ITO (Indium Tin Oxide) or the like and a pin structure made of amorphous silicon or the like. Semiconductor layers 5Ob and 52b and transparent upper electrodes 50c and 52c made of ITO or the like are sequentially deposited.
  • the greatest feature of the present embodiment is that the lower electrode 52a constituting the blocking diode 52 is transparent.
  • photodiodes 5 0 and blocking die O over de 5 2 is covered with Si O x or SiN transparent interlayer insulating film made of such x 5 4, contactor formed in the interlayer insulating film 4 of this Tohoru 5 6 are connected in series by the connection wiring 58 with opposite polarities. That is, the photodiode 50 and the blocking diode 5 are connected by the cuff electrodes.
  • a transparent conductive film (50a) such as ITO is formed on the substrate 12 by an electron beam, a vacuum deposition method using resistance heating, or a sputtering method using DC or RF. , 52 a) I do.
  • a transparent conductive film such as ITO
  • I do For example when depositing I TO film by DC sputtering method, first set the substrate 1 2 Chiyanba in one, evacuating the chamber in one to 1 0 one 5 Torr or less. Then, while holding the substrate 1 2 1 0 0 to 25 0 ° C, and pressure 0. 1 ⁇ 1. 0 P a, argon gas and oxygen gas under DC power 0.. 1 to 1. 0 cm 2 Is introduced at a fixed rate. Thereby, an ITO film can be deposited on the substrate 12.
  • the thickness of the transparent conductive film is appropriately determined in consideration of the performance of the amorphous silicon film deposited thereon and the characteristics of the transparent conductive film. The degree is preferred.
  • a p-type amorphous silicon film with many holes as carriers an i-type amorphous silicon film as an intrinsic semiconductor, and an n-type amorphous silicon film with many electrons as carriers by plasma CVD. are continuously deposited.
  • a transparent conductive film such as ITO is deposited thereon again by a vacuum deposition method or a sputtering method in the same manner as the lowermost transparent conductive film described above.
  • the thickness of the transparent conductive film is appropriately determined in consideration of the performance of the amorphous silicon film, the characteristics of the transparent conductive film, and the like, and is preferably about several hundred to several thousand A. If so, about 600 A is preferable.
  • these films are sequentially patterned to form lower electrodes 50a and 52a, semiconductor layers 50b and 52b, and upper electrodes 50c and 52c.
  • a resist solution is first applied to the uppermost transparent conductive film, prebaked, and then exposed using a mask engraved with a predetermined pattern. Further, development and postbaking are performed. If ITO is used for the transparent conductive film, the transparent conductive film is etched with a mixed solution of hydrochloric acid and nitric acid to form upper electrodes 50c and 5.2c. Next, the amorphous silicon film is etched using a parallel plate type etching apparatus. Sand Chi, after evacuating the chamber one to 1 0- 3 Torr or less, introducing a CF 4 gas and 0 2 gas, 1 3. 5 6 MH z while maintaining further pressure to 5.
  • An electric power of 0.1 to 0.7 W./cm 2 is supplied to the electrodes using a high frequency power supply. This allows the amorphous silicon film to be etched to form the semiconductor layers 50b and 52b. Further, after the resist used for patterning is once removed, the lowermost transparent conductive film is patterned by photolithography or the like in the same manner as the uppermost transparent conductive film described above, and the lower electrodes 50a and 52a are formed. , A photodiode 50 and a blocking diode 52 can be formed.
  • SiO x and SiN x are deposited on the photo diode 50 and the blocking diode 52 by a thermal CVD method, a normal pressure CVD method, a plasma CVD method, a sputtering method, or the like.
  • An interlayer insulating film 54 is formed by patterning into a predetermined shape by photolithography or the like.
  • a plasma CVD method the inside of the chamber is evacuated to 10 to 2 Torr or less, the substrate 12 is heated and maintained at a predetermined temperature, and then silane gas of 20 to 60 sccm is added. Nitrogen oxide gas is introduced at 150 to 3 Osccm and maintained at a pressure of 0.3 to 1.2 Torr.
  • a power of 0.01 to 0.5 W / cm 2 is supplied to the electrode facing the substrate 12 using a high-frequency power supply of 13.6 MHz.
  • the power to be supplied depends on the structure of the device and the quality of the film to be deposited.
  • a parallel plate type etching device can be used.
  • the silicon oxide film can be patterned, and the interlayer insulating film 54 can be formed.
  • the contact hole 56 on the photodiode 50 and the blocking diode 52 may be formed at this time.
  • a metal such as Cr, Ni, Pd, Ti, Mo, Ta, Al or the like is formed on these in a single layer or a multilayer by a vacuum deposition method or a sputtering method. Deposits 500 A thick Cr and 1.5 am Al in two layers. Next, this is patterned into a predetermined shape by a photolithography method or the like, and a connection wiring 58 is formed. As a result, the upper electrodes 50 c 52 c are electrically connected to each other through the connection wiring 58, and the optical sensor element 48 composed of the photodiode 50 and the blocking diode 52 is manufactured. Become.
  • connection wiring 58 is a two-layer film of A1 and Cr
  • the etching of A1 may be performed with a mixed solution of phosphoric acid, nitric acid, and acetic acid, while the etching of Cr is performed using ceric ammonium nitrate. Just do it.
  • These materials are not limited to metal as long as they can be electrically connected, and are not particularly limited.
  • a method of patterning mainly by photolithography has been described as an example, but a manufacturing method such as forming a film such that a film is not deposited on unnecessary portions from the beginning by a mask method or the like may be used. Is not limited at all.
  • the anode electrode (lower electrode 52a) of the blocking diode 52 has a positive potential Vp with respect to the anode electrode (lower electrode 50a) of the photodiode 50.
  • the blocking diode 52 becomes forward-biased, and the photodiode 50 becomes reverse-biased.
  • the parallel capacitance 60 of the photodiode 50 is charged, and the potential at the connection between the photodiode 50 and the blocking diode 52 increases.
  • the anode electrode of the blocking diode 52 is grounded, the blocking diode 52 becomes reverse-biased.
  • the parallel capacitance 60 of the photodiode 50 is discharged by the photocurrent Ip generated there. Thereafter, when the anode electrode of the blocking diode 52 is again set to the positive potential Vp, the blocking diode 52 becomes forward-biased and The parallel capacitance 60 of the diode 50 is charged again.
  • the charging current flowing at this time corresponds to the photocurrent IP and flows as an output current. Therefore, if this output current is detected, the amount of light incident on the photodiode 50 will be detected.
  • the blocking diode 52 since the lower electrode 52 a and the upper electrode 52 c of the blocking diode 52 are formed of a transparent conductive layer, the semiconductor layer 52 b and the lower electrode 52 a that is a transparent conductive layer are formed. An interface is formed at the junction with the upper electrode 52c. Therefore, it is considered that the blocking diode 52 as a switching element is operated in the same manner as described above. Thus, reverse current 1 0 - 5 are made to converge at ⁇ 1 0 seconds order one, and also decreases the peak value. Therefore, an accurate signal output can be obtained from the optical sensor element 48, and the switching speed can be improved. Furthermore, if this optical sensor element 48 is used in a document reading device, a more accurate signal output can be obtained, and the signal reading speed can be further increased.
  • optical sensor element As described above, one embodiment of the optical sensor element according to the present invention has been described in detail. However, the optical sensor element to which the present invention is applied is not limited to the above-described embodiment, but may be implemented in other aspects. is there.
  • the upper electrode 50 c constituting the photodiode 50 and the upper electrode 52 c constituting the blocking diode 52 are connected by the connection wiring 58.
  • the lower electrode 62 constituting the photodiode 50 and the lower electrode 62 constituting the blocking diode 52 are common.
  • the optical sensor element 64 may be configured such that the photodiode 50 and the blocking diode 52 are connected in series by 2.
  • the lower electrode 62 may be formed of a transparent conductive layer such as ITO.
  • the upper electrode 50 c of the photodiode 50 and the blocking diode 52 The upper electrode 52 c may be extracted to the outside by the lead wirings 66 and 68, respectively.
  • the photodiode 50 and the blocking diode 52 are connected by anode electrodes and are connected in series with opposite polarities.
  • the lower electrodes 50a and 52a and the semiconductor layers 5Ob and 5b constituting the photodiode 50 and the blocking diode 52 are formed for reasons such as simplification of the manufacturing process. 2b and the upper electrodes 50c and 52c are deposited simultaneously and are made of the same material, respectively, but the upper electrode 50C constituting the photodiode 50 'must be transparent. However, the upper electrode 52 c constituting the blocking diode 52 need not be transparent. In addition, the lower electrode 50a constituting the photodiode 50 may not be transparent, and at least the lower electrode 52a constituting the blocking diode (switching element) 52 may be transparent. ,
  • the electrode may be composed of one or more metal layers and a transparent conductive layer deposited on the metal layer.
  • an optical sensor element 70 has a photo diode 72 as a photoelectric conversion element on a substrate 12 made of glass or the like, similarly to the above-described embodiment. And a blocking diode 74 serving as a switching element.
  • Both the photodiode 72 and the blocking diode 74 are composed of a lower electrode 72 a, .74 a having a two-layer structure and a semiconductor layer 72 b, 74 having a Pin structure made of amorphous silicon or the like. b and IT 0 (Ind i um T in Oxide) and a transparent upper electrode 7 2. C, 74 c are sequentially deposited. Lower electrode 74 a blocking die O over de 74, the metal layer 74 a made of chrome Cr, and the metal layer 74 a, is composed of such a composed a transparent conductive layer 74 a 2 Metropolitan I TO deposited on I have.
  • the photodiode 72 and flop locking die O over de 74 SiO x or SiN X, such as a transparent interlayer insulating film 54 made of The connection is made in series by the connection wiring 58 through the contact hole 56 formed in the interlayer insulating film 54 with the opposite polarities.
  • a metal film such as chromium Cr is deposited on the substrate 12 by a vacuum evaporation method using electron beam resistance heating or a sputtering method using DC or RF.
  • a transparent conductive film such as ITO is deposited thereon by a vacuum evaporation method or a sputtering method.
  • the substrate 12 is set in the first chamber, and the inside of the first chamber is evacuated to less than 10 5 ⁇ . after, while maintaining the substrate 1 2 1 0 0- 25 0 ° C, pressure 0. 1 ⁇ 1. 0 P a, under DC power 0. 1 ⁇ OWZcm 2, argon gas and oxygen gas It is performed by introducing at a fixed rate and sequentially depositing a metal film and a transparent conductive film.
  • an amorphous silicon film is deposited in the order of P-type, i-type, and n-type, and then a transparent conductive film such as ITO is deposited.
  • the thickness of each of the metal film and the transparent conductive film is preferably about several hundred to several thousand A, but is appropriately determined in consideration of the characteristics of these films and the performance of the amorphous silicon film. is there.
  • the thickness of the metal film is preferably about 150 to 200 A, and the thickness of the transparent conductive film is lower (72 a 2, It is preferable that 74 a 2 ) be about 1200 A and the upper layer (72 c, 74 c) be about 600 A.
  • the upper transparent conductive film, the three-layer amorphous silicon film, and the lower transparent conductive film are patterned into a predetermined shape in order, and the upper electrodes 72 c and 7 are formed. 4 and c, to form the semiconductor layer 7 2 b, 7 4 b, and a lower portion electrode 7 2 a, 7 4 transparent conductive layer is part of a 7 2 a 2, 7 4 a 2.
  • the metal film is again patterned into another predetermined shape by photolithography or the like, and the metal layer which is a part of the lower electrodes 72 a and 74 a is formed. 7 2 a,, 7 4 a, are formed.
  • etching may be performed using, for example, a second cellium nitrate ammonium nitrate.
  • an interlayer insulating film 54 and a contact hole 56 are formed on the photo diode 72 and the blocking diode 74 in the same manner as in the above-described embodiment, and a metal is simply formed thereon. After being deposited in layers or multilayers, it is patterned and the connection wiring 58 is formed. As a result, the upper electrodes 72 c and 74 c are electrically connected to each other by the connection wiring 58, and the optical sensor element 70 composed of the photodiode 72 and the blocking diode 74 is manufactured. Become.
  • the amorphous silicon film is deposited after the metal film and the transparent conductive film are deposited in a blanket state, but before depositing the amorphous silicon film, only the transparent conductive film is first patterned to form a transparent film.
  • conductive layer 7 2 a 2, 7 4 a 2 may be formed of.
  • the blanket state metal film is patterned to form the metal layers 72a, 74a.
  • metal layer and transparent conductive The deposition with the layer may be performed continuously without breaking the vacuum or may be performed discontinuously once the vacuum is broken.
  • the method of patterning mainly by photolithography has been exemplified, but a film may be formed by preventing the film from being deposited on unnecessary portions from the beginning by a mask method or the like. It is not limited at all.
  • optical sensor element 70 The operation of the optical sensor element 70 is the same as the operation of the optical sensor element 48 described above, and a description thereof will be omitted.
  • connection wiring 58 as shown in FIG. 12, as shown in FIG. 12, a lower electrode 76 forming a photodiode 72 and a lower electrode 76 forming a blocking diode 74.
  • the lower electrode 76 may be used as an optical sensor element 78 in which the photodiode 72 and the blocking diode 74 are connected. In this case, the metal layer
  • the transparent conductive layers 8 2 and 8 4 are sequentially deposited to form the lower electrode 76, so that an interface is formed at the junction between the semiconductor layer 74 b and the transparent conductive layer 84.
  • the upper electrode 72 c of the photo diode 72 and the upper electrode 74 c of the blocking diode 74 can be taken out to the outside by the lead wirings 86, 88 via the contact holes 56, respectively. You should.
  • the photo diode 72 and the blocking diode 74 are connected between the anode electrodes and are connected in series with opposite polarities.
  • the metal layer 7 2 a,, 7 4 a ,, 8 0 and the transparent conductive layer 7 2 a 2, 7 4 a 2, 8 2, but with a 8 4 different shapes, Same — may be shaped.
  • the photodiodes 72 and the blocking diodes 74 are formed for reasons such as simplification of the manufacturing process.
  • the lower electrodes 72a and 74a, the semiconductor layers 72b and 74b, and the upper electrodes 72c and 74c are simultaneously deposited, and are made of the same material.
  • the upper electrode 72c constituting the photodiode 72 must be transparent, but the upper electrode 74c constituting the blocking diode 74 need not be transparent.
  • the lower electrode 72 a constituting the photo diode 72 does not need to be composed of the metal layer and the transparent conductive layer, and at least the lower electrode 72 a constituting the blocking diode (switching element) 74.
  • the reverse current generated in the switching element may be prevented by forming an interface with the transparent conductive layer in the semiconductor layer constituting the switching element.
  • the present invention may be further applied to a document reading apparatus.
  • an embodiment in which the present invention is applied to a document reading apparatus will be described in detail with reference to the drawings.
  • an original reading device 90 includes a photodiode 92 as a photoelectric conversion element and a switching element on a substrate 12 made of glass or the like.
  • a photodiode 92 as a photoelectric conversion element and a switching element on a substrate 12 made of glass or the like.
  • there flops locking diode 9 4 photodiode 9 Chiyan'ne Le wiring C for reading an electrical signal from the 2,. C 2.... C "and is to be constituted by forming. in this case the, full
  • the photodiode 92 and the blocking diode 94 constitute an optical sensor element.
  • photodiodes 9 2 and flop locking da I O over de 9 4 is covered with SiO x or transparent interlayer made of a SiN x insulating film 9 6, contactors Tohoru 9 formed in the interlayer insulating film 9 6 This They are connected in series with opposite polarities by a connection wiring 100 via 8. That is, the photodiode 92 and the blocking diode 94 are connected by the cathode electrodes. On the other hand, the lower electrode 92 a of the photodiode 92 is connected to the channel wirings C. C 2 ... C via contact holes 102 formed in the interlayer insulating film 96. Further, the entirety is covered with a protective film 104.
  • these photodiodes 92 and blocking diodes 94 are arranged in mxn units in one dimension, and are divided into m blocks ⁇ , .B 2 ... B m every n units. have been, ⁇ Roh one cathode electrode of blocking diode 9 4 proc B,. B 2 .... are connected in common in a B m, follower Toda Iodo 9 2 ⁇ Roh once electrode channel interconnection C, . C 2 .... C n Niyotsu Te block B,. B 2 .... are in between those in the same relative position between B m are connected to the Common.
  • the method for manufacturing a document reading apparatus 9 like the production method of the aforementioned light sensor element, after first depositing a transparent conductive film such as I TO and Sn0 2 on the substrate 1 2, this above, the amorphous silicon film a p-type, i-type, continuously deposited in the order of n-type, further on this is deposited a transparent conductive film such as an I T0 and Sn0 2.
  • the thickness of the uppermost transparent conductive film is preferably about several hundred to several thousand A, but is appropriately determined in consideration of the performance of the amorphous silicon film, the characteristics of the transparent conductive film, and the like.
  • the lowermost transparent conductive film is also patterned by photolithography or the like.
  • a photodiode 92 and a blocking diode 94 are formed.
  • an interlayer insulating film 9 6 is patterned into a predetermined shape, such as by which the follower tri lithography method I do. That is, a contact hole 98 is formed on the photo diode 92 and the blocking diode 94, and a contact hole 102 is formed on the lower electrode 92a. In the region where the extraction electrode 106 is formed on the electrode 94a, the interlayer insulating film 96 is removed.
  • connection wiring 100 and the channel wiring C and C 2 ... C are deposited thereon by a vacuum evaporation method, a sputtering method, or the like.
  • the connection wiring 100 and the channel wiring C and C 2 ... C are formed by patterning into a predetermined shape by, for example, the upper electrode 9 2 c, 9 4 with c and line 1 0 0 and are electrically connected via a contactor Tohoru 9 8, the lower portion electrode 9 2 a and the channel line CC 2 .... C "and are contactor Tohoru 1 0 2 electrically.
  • these materials are not particularly limited, for example, they may not be metals as long as they can be electrically connected.
  • silicon oxide, silicon nitride, tantalum oxide, etc. are deposited on the entire surface by plasma CVD, sputtering, or the like, and are patterned into a predetermined shape by photolithography to obtain the extraction electrode 1.
  • a protective film 104 is formed so as to cover all regions except for the extraction electrodes (not shown) of the channel wirings C 6 and C 2 .. C 2 .. C Economics. diode 9 2, blocking diode 9 4, channel wiring C].
  • the lower electrode 94a of the blocking diode 94 which is a switching element, is made of a transparent conductive layer, the semiconductor layer 94b and the lower electrode 94a are joined. An interface is formed in the part. It is considered that a potential barrier and a barrier such as a trap level formed by the substance of the lower electrode 94a constituting the transparent conductive layer being diffused into the semiconductor layer 94b are formed at this interface. Therefore, the block ⁇ ,. B 2... . B ra is reverse current flows immediately after switched from the read state to the storage state Ir
  • the switching speed of the blocking diode 120 is improved, and the reversal afterimage is greatly reduced, so that an accurate signal output can be obtained.
  • the lower electrode 94a of the blocking diode 94 which is a switching element, is made of a transparent conductive layer, so that it is possible to reduce power consumption.
  • Light leakage Ngudaiodo 9 4 of the semiconductor layer 9 4 also causes the recombination rate recombination level is increased is increased by entering the b and considered Erareru.
  • the original reading apparatus according to the present invention was manufactured by the following method.
  • Substrate 1 and 2 are made of Corning Co., Ltd. Al-free glass (# 7005)
  • an ITO film having a thickness of 1200 A was deposited on the substrate 12 by a DC sputtering method. That is, set the substrate 1 2 Chiyanba in one, was evacuated and the chamber in one to 1 0- 5 Torr or less, and holds the substrate 1 2 1 0 0-2 5 0 hands, pressure 0. 1 to 1.0 Pa, DC power 0.1 to 1.0 W / cm 2 , by introducing argon gas and oxygen gas at a constant rate, the ITO film on the substrate 12 was deposited.
  • a p-type amorphous silicon film having a thickness of 500 to 300 A, an i-type amorphous silicon film having a thickness of 700 to 1200 A, and a An n-type amorphous silicon film having a thickness of about 300 A was sequentially deposited. Then, a .1TO film having a thickness of 600 A was deposited thereon again in the same manner as the ITO film.
  • the uppermost ITO film and the three-layer amorphous silicon film are patterned by photolithography to form upper electrodes 92c, 94c and semiconductor layers 92b, 94b. did.
  • a resist solution is applied on the uppermost ITO film, pre-baked, exposed using a mask engraved with a predetermined pattern, and further developed and boost-baked.
  • the amorphous silicon film was etched using a parallel plate type etching apparatus.
  • the chamber one 1 0 - was evacuated to 3 Torr or less, introducing a CF 4 gas and 0 2 gas, a high frequency power source 1 3.
  • the numbers of the photodiodes 92 and the blocking diodes 94 are assumed to be 1728, respectively, and these are divided into 56 blocks every 32. Minutes. Further, as shown in FIG. 14, the size of the photodiode 92 was set to 105 zm ⁇ 125 ⁇ m, and the size of the booking diode 94 was set to 33 mx 33 zm.
  • a silicon oxide film having a thickness of 1.5 ⁇ m was deposited on the photodiode 92 and the blocking diode 94 by a plasma CVD method. That is, after evacuating the inside of the chamber one to 1 0- 2 Torr or less, and heating and holding the substrate 1 2 to a predetermined temperature, silane gas 2 Less than six 0 seem and, nitrous oxide gas 1 5 0 to 3 0 O sccm , And maintained at a pressure of 0.3 to 1.2 Torr (here, nitrogen gas may be introduced if necessary). After that, wait for the pressure to stabilize, and then supply electric power of 0.01 to 0.5 W / cm 2 to the electrode facing the substrate 12 using a high-frequency power supply of 13.56 MHz. A silicon oxide film was deposited. Next, the resultant was patterned into a predetermined shape by photolithography to form an interlayer insulating film 96. Here, a parallel plate type etching apparatus was used for the etching.
  • two layers of Cr and A1 are deposited on these by the sputtering method, patterned into a predetermined shape by the photolithography method, and the connection wiring 100 and the channel wirings C, C 2 .. .. to form a C n and the lead electrode 1 0 6.
  • the thickness of Cr was 500 A
  • the thickness of A1 was 1.5.
  • the etching of A1 was performed with a mixture of phosphoric acid, hydrochloric acid, nitric acid and acetic acid, and the etching of Cr was performed with a second cell ammonium nitrate.
  • a 5,000 A thick silicon nitride film was deposited on all of them by plasma CVD. That is, after evacuating the inside of the chamber one to 1 0 _ 2 Torr or less, and heating and holding the substrate 1 2 to a predetermined temperature, introducing the silane gas 2 0 to 6 0 sccm, ammonia gas 1 5 0 ⁇ 3 0 0 sccm , 0.3-1.
  • the pressure was maintained at Torr (here, hydrogen gas or nitrogen gas may be introduced as necessary). After that, wait for the pressure to stabilize, and then use a high frequency power supply of 13.56 MHz to apply a voltage of 0.01 to 0 to the electrode facing the substrate 12. A power of 5 WZcm 2 was supplied to deposit a silicon nitride film. Next, the resultant was patterned into a predetermined shape by photolithography to form a protective film 104. A parallel plate type etching apparatus was used for the etching here.
  • a manuscript reading apparatus different from the above-described embodiment 1 only in the material of the lower electrodes 92a and 94a was manufactured. That is, instead of the above-mentioned ITO film, a chromium film having a thickness of 1500 to 2000 persons is deposited by the sputtering method, and this is patterned by the photolithography method. Opaque lower electrodes 92a and 94a were formed.
  • a driving circuit and a signal processing circuit were connected to the first embodiment and the first comparative example, and the frequency of the clock pulse was set to 500 kHz, the reading speed was set to 5 msec Zline, and the color was changed from white to black.
  • the document to be read was illuminated with an illumination of 20 lux and read.
  • an output voltage Vout as shown in FIG. 15 was obtained from the signal processing circuit.
  • the solid line indicates the output voltage Vout of the example
  • the dotted line indicates the output voltage Vout of the comparative example.
  • the inverted image Vr appears in the output voltage Vout immediately after reading white, which causes black read immediately after reading white to be blacker than normal black.
  • the reversal afterimage Vr of Example 1 was smaller than the reversal afterimage Vr of Comparative Example 1, and the convergence time was shorter. Table 1 summarizes the results.
  • the output voltage V out corresponding to white was 160 to 180 mV.
  • the upper electrode 92c constituting the photodiode 92 and the upper electrode 94c constituting the blocking diode 94 are connected by the connection wiring 100.
  • the lower electrode 108 forming the photodiode 92 and the lower electrode 108 forming the blocking diode 94 are common, and the lower electrode 108
  • the document reading device 110 may be a device in which the photodiode 92 and the blocking diode 94 are connected to each other.
  • the lower electrode 108 is formed of ITO or the like.
  • the upper electrode 92 c of the photodiode 92 is taken out by a lead wire 112 through a contact hole 98 formed in the interlayer insulating film 96, and the channel wire CC is connected through a contact hole 102. 2 ... C selfish, and the upper electrode 94 c of the blocking diode 94 is drawn out to the outside by a lead wire 114 through a contact hole 98.
  • the photodiode 92 and the blocking diode 94 are connected by the same anode electrode, and are connected in series with opposite polarities.
  • the anode electrodes or Chikarasoichido electrode flop locking die O over de 9 4 proc B,. B 2... . are connected in common in a B m, Follower Todaio de 9 2 ⁇ Roh once electrode or Chikarasoichi de electrode channel wiring d. C s.... Block BB 2 by C n.... Relatively same position between B m Although they are connected to each other, the arrangement of the photodiode and the blocking diode is reversed, and the anode electrode or force electrode of the photodiode is connected in common in the block, and the blocking diode is connected.
  • Anode electrodes or force source electrodes may be connected to each other at a relatively same position between blocks by channel wiring. That is, a plurality of optical sensor elements, each composed of a photodiode (photoelectric conversion element) and a blocking diode (switching element), are arranged one-dimensionally, and are divided into a plurality of blocks every fixed number. It is only necessary that one of these optical sensor elements is commonly connected in the block, and that the other is commonly connected by the channel wiring to those at relatively the same position between the blocks.
  • the lower electrodes 92 a and 94 a and the semiconductor layer 92 b constituting the photodiode 92 and the blocking diode 94 are formed for reasons such as simplification of the manufacturing process.
  • 94 b and the upper electrodes 92 c, 94 c are deposited simultaneously, so they are each composed of the same material, but the upper electrode 92 c constituting the photodiode 92 is formed.
  • the lower electrode 92 a constituting the photodiode 92 may not be transparent, and at least the lower electrode 94 a constituting the blocking diode (switching element) 94 may be transparent.
  • the original reading apparatus which is the semiconductor device according to the present invention has the lower electrode of the blocking diode 94 which is the switching element constituting the original reading apparatus constituted by at least the transparent conductive layer.
  • the document reading apparatus according to the present invention at least a switching element is configured.
  • the lower electrode may be composed of at least one metal layer and a transparent conductive layer deposited on the metal layer.
  • the original reading apparatus 1 16 includes a photodiode 1 18 as a photoelectric conversion element on a substrate 12 made of glass or the like.
  • a flop locking diode 1 2 0 is Suitsuchingu element, photodiode 1 1 8 and the channel line C ,. C 2 .... C of order to read out the electric signals from has to be constituted by forming .
  • an optical sensor element is constituted by the photodiode 118 and the blocking diode 120.
  • Each of the photodiode 118 and the blocking diode 120 has a lower electrode 118 a, 120 a having a two-layer structure, and a semiconductor layer 118 b having a pin structure made of amorphous silicon or the like.
  • 120b and transparent upper electrodes 118c, 120c made of ITO (Indium Tin Oxide) or the like are sequentially deposited.
  • These lower electrode 1 1 8 a, 1 2 0 a is, Cr, Ni, Pd, Ti , Mo, Ta, and the like Al metal layer 1 1 8 a,, 1 2 0 a, a, I TO, Sn0 2 , and a Ti0 2 transparent conductive layer made of a 1 1 8 a 2, 1 2 0 a 2 Prefecture.
  • the photodiode 118 and the blocking diode 120 are covered with a transparent interlayer insulating film 96 as in the above-described embodiment, and the contact holes formed in the interlayer insulating film 96 are formed. They are connected in series with opposite polarities by connecting wires 100 through 98.
  • Other configurations are the same as those of the above-described embodiment.
  • a metal film such as Cr, Ni, Pd, Ti, Mo, Ta, or Al is deposited on the substrate 12 by a vacuum deposition method using an electron beam or resistance heating, or a sputtering method using DC or RF. Then on this, it deposits a transparent conductive film such as ITO or Sn0 2 by vacuum deposition Yasu sputtering method. Further, an amorphous silicon film is successively deposited thereon in the order of p-type, i-type, and n-type, and a transparent conductive film is further deposited thereon.
  • the thickness of the metal film and the transparent conductive film is preferably about several hundreds to several thousand A, but is appropriately determined in consideration of the characteristics of these films and the performance of the amorphous silicon film.
  • the upper transparent conductive film, the three-layer amorphous silicon film, and the lower transparent conductive film are patterned into a predetermined shape by photolithography or the like, and then the metal film is patterned into another predetermined shape.
  • a photodiode 118 and a blocking diode 120 are formed.
  • an interlayer insulating film 9 6 by patterning into a predetermined shape Form.
  • contact holes 98 and 102 are formed at predetermined positions on the photodiode 118, the blocking diode 120 and the metal layer 118a, and the metal layer 120a is formed.
  • the interlayer insulating film 96 is removed.
  • the transparent conductive film alone is first patterned.
  • the transparent conductive layers 1 18 a 2 and 120 a 2 may be formed in advance.
  • the metal film in the blanket state is patterned to form the metal layer 118a. ,, 120 a.
  • the configuration is the same as that of the original reading device 1 16 described above.
  • the deposition of the metal layer and the transparent conductive layer may be performed continuously without breaking the vacuum, or may be performed discontinuously once the vacuum is broken.
  • a method of patterning mainly by photolithography has been described as an example, but a film may be formed by using a mask method or the like so that a film is not deposited on unnecessary portions from the beginning. Is not limited at all.
  • the lower electrode 120 a is composed of the metal layer 120 a and the transparent conductive layer 120 a 2 , the semiconductor layer 120 b and the transparent conductive layer interface is formed at the junction of the 1 2 0 a 2.
  • This is interfacial potential barrier and is considered to Baria such as a transparent conductive layer 1 2 0 a 2 trap level substance constituting occurs diffused into the semiconductor layer 1 2 0 b a is formed. Therefore, it is considered that the same operation as that of the above-described original reading apparatus 90 is performed, and as a result, the same effect is obtained.
  • Example 2 In order to confirm such effects, a document reading apparatus according to the present example was manufactured, and a comparative experiment was performed with Comparative Example 1 described above.
  • Example 2
  • the document reading apparatus according to the present example was manufactured by the following method.
  • the substrate 12 is made of Al-free glass (# 7509) manufactured by Koingen Co., Ltd.
  • the substrate 12 is placed on the substrate 12 by the DC sputtering method.
  • An A thick chromium film was deposited, followed by a 600 A thick ITO film.
  • it sets the substrate 1 2 Chiyanba in one, after evacuating the inside of the Chiyanba until 1 0 _ 5 Torr or less, and holds the substrate 1 2 1 0 0 ⁇ 2 5 0 ° C , Chromium film and ITO film by introducing argon gas and oxygen gas at a constant rate under pressure 0.1 to 0 Pa, DC power 0.1 to 1. OW / cm 2 And were sequentially deposited. Further, as in Example 1, an amorphous silicon film was deposited thereon in the order of p-type, i-type, and n-type, and an ITO film was further deposited thereon.
  • the upper ITO film, the three-layer amorphous silicon film, and the lower ITO film were patterned into a predetermined shape, and the upper electrodes 118 c and 120 c were formed. and the semiconductor layer 1 1 8 b, 1 2 0 b, to form the lower electrode 1 1 8 a, 1 2 0 a is part transparent conductive layer 1 1 8 a 2 of, 1 2 0 a 2.
  • the lower electrode 1 1 8 a, 1 2 0 a is part transparent conductive layer 1 1 8 a 2 of, 1 2 0 a 2, the upper electrode 1 1 8 c, 1 2 0 c and the semiconductor layer 1 1 .
  • the underlying ITO film was etched using a mixture of hydrochloric acid and nitric acid. Then, after removing the resist used for patterning, the chromium film is patterned into a predetermined shape by photolithography, and the metal layer 118 a, which is a part of the lower electrodes 118 a and 120 a, is formed. ,, 120 a, are formed.
  • the second chromium ammonium nitrate was used for etching the chromium film.
  • the photodiodes 118 and the blocking diodes 120 were formed in the same number, configuration, and size as in Example 1. So Thereafter, in the same manner as in Example 1, the interlayer insulating film 96, the connection wiring 100, and the protective film 104 were formed, and a document reading apparatus was manufactured.
  • the original reading device includes an upper electrode 118 c constituting the photodiode 118 and an upper electrode 1 constituting the blocking diode 120.
  • 20 c is connected by connection wiring 100, and as shown in FIG. 18, the lower electrode 122 constituting the photodiode 118 and the blocking diode 120 are connected to each other.
  • the lower electrode 1 2 2 is common, and the lower electrode 1 2 2 connects the photodiode 118 and the blocking diode 120 to the original reading device 1. 2 4 is acceptable.
  • the metal layer 1 26 and the transparent conductive layer 1 28 are sequentially deposited to form the lower electrode 122, and the semiconductor layers 1 18 b and 120 b and the transparent conductive layer 1 2 8 It is configured so that an interface with is formed.
  • the upper electrode 1 18 c of the photodiode 1 18 is taken out by the lead-out wiring 130 via the contact hole 98 and the channel wiring C,. C 2 ... via the contact hole 102.
  • the upper electrode 120c of the blocking diode 120 is configured to be taken out to the outside through the contact hole 98 by the lead wiring 132.
  • the photodiode 118 and the blocking diode 120 are connected by the anode electrodes, and are connected in series with opposite polarities.
  • the anode electrode or Chikarasoichido electrode flop locking die O over de 1 2 0 are connected to a common within to proc B B 2 .... B m, Anodo the photodiode 1 1 8
  • the electrode or force cathode electrode are connected with each other being in the same relative position between the blocks ⁇ ,. B 2 .... B m by channel wiring d. Cs .... C n
  • the Photo Invert the arrangement of the diode and the blocking diode connect the anode electrode or the force electrode of the photodiode in the block, and connect the anode electrode or the force electrode of the blocking diode.
  • the electrodes may be connected to each other at relatively the same position between blocks by channel wiring.
  • a plurality of photosensor elements each composed of a photodiode (photoelectric conversion element) and a blocking diode (switching element), are arranged one-dimensionally, and are divided into a plurality of blocks every fixed number. Therefore, it is only necessary that one of these optical sensor elements is commonly connected in the block and that the other is commonly connected by the channel wiring at the relatively same position between the blocks. .
  • the lower electrodes 1 18a and 120 a of the photodiodes 118 and the blocking diodes 120 are formed for reasons such as simplification of the manufacturing process.
  • the semiconductor layers 1 18 b, 12 O b and The upper electrodes 1 18 c and 120 c are respectively deposited simultaneously and are made of the same material, respectively, but the upper electrodes 1 18 c constituting the photodiode 118 are formed.
  • the lower electrode 118a constituting the photodiode 118 does not need to be composed of a metal layer and a transparent conductive layer, and at least a blocking diode (switching element) 120 is required.
  • lower electrode 1 2 0 a power constituting, metallic layer 1 2 0 a and may be composed of a transparent conductive layer 1 2 0 a 2 Prefecture. That is, in the present invention, a reverse current generated in the switching element may be prevented by forming an interface between the semiconductor layer constituting the switching element and the transparent conductive layer.
  • the number of metal layers may be one, but may be two or more. ⁇
  • the semiconductor devices according to the present invention are stacked mainly in the order of pins from the substrate 12 side.
  • the semiconductor devices may be stacked in the order of nip and have a niP structure.
  • the lower electrode or the upper electrode formed of the transparent conductive layer and the P layer of the semiconductor layer are in contact with each other.
  • ni-type, pi-type, pn-type, MIS-type, hetero-junction-type, homo-junction-type, Schottky barrier-type, or a combination of these are deposited in a single layer or multilayer. May be done.
  • amorphous silicon constituting the semiconductor layer includes other materials such as amorphous silicon hydride a-Si: H, amorphous silicon carbide a-SiC: H, and amorphous silicon nitride.
  • simple amorphous silicon a-Si is preferred, but amorphous silicon-based semiconductors composed of alloys of silicon and other elements such as carbon, germanium, and tin, or amorphous or microcrystals may be deposited. These structures are not limited at all.
  • the semiconductor layer to which the present invention is applied is not limited to amorphous or microcrystal, but may be a single crystal.
  • the photoelectric conversion element is not limited to a photovoltaic element such as a photodiode, but may be, for example, a photoconductive element.
  • the present invention can be implemented in various modified, modified, and modified embodiments based on the knowledge of those skilled in the art without departing from the gist of the present invention, such as a case where the switching element may be a TFT.
  • the semiconductor device including the semiconductor element having the switching function according to the present invention at least one of the lower electrode and the upper electrode is formed of the transparent conductive layer, so that the interface between the semiconductor layer and the transparent conductive layer is formed. Therefore, the reverse current is rapidly converged by the barrier formed at this interface, and its peak value is also reduced. Therefore, the switching speed can be greatly improved. It is also considered that light leaked from the periphery penetrates through the lower electrode and the upper electrode and is incident on the semiconductor layer, whereby the reverse current is rapidly converged, and the peak value is also reduced.
  • At least one of the lower electrode and the upper electrode constituting the switching element is a photosensor element comprising the photoelectric conversion element and the semiconductor element having a switching function, which is the semiconductor device according to the present invention. Since the interface is formed of the transparent conductive layer, an interface between the semiconductor layer and the transparent conductive layer is formed, so that the reverse current is rapidly converged by the barrier formed at this interface, and However, its peak value also becomes smaller. Therefore, a more accurate signal output can be obtained, and the switching speed can be improved. It is considered that the light leaked from the periphery enters the semiconductor layer constituting the switching element, the reverse current is rapidly converged, and the peak value is also reduced.
  • the original reading apparatus which is a semiconductor device according to the present invention, has at least one of a lower electrode and an upper electrode constituting a switching element. Since one of the transparent conductive layers forms an interface between the semiconductor layer and the transparent conductive layer, the reverse current is rapidly converged by the barrier formed at this interface, and The peak value is also reduced, and the switching speed of the switching element is improved. For this reason, inversion inversion is reduced, and an accurate signal output can be obtained. This is particularly advantageous when reading a document under low illuminance, and can reduce power consumption. Further, the signal reading speed can be greatly increased. In addition, light leaked from the periphery enters the semiconductor layer constituting the switching element, and the reverse current is rapidly converged, and the peak value is also reduced. As a result, the switching speed of the switching element is improved. It is thought that it can be done. As described above, the present invention has various excellent effects.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

明 现 曞
半導䜓装眮 技術分野
本発明は半導䜓装眮に関し、 さらに詳しくは、 ガラスなどの基板䞊に 圢成されるダむォヌドなどのスィツチング玠子や、 光電倉換玠子ずスィ ツチング玠子ずから構成される光センサ玠子、 及びファクシミ リ、 ィメ 䞀ゞスキャナなどにおいお、 画像情報を入力するための画像読み取り郚 などに䜿甚される原皿読み取り装眮などの半導䜓装眮に関する。
背景技術 - 近幎、 ファクシミ リゃむメヌゞスキャナなどの画像読み取り郚には、 瞮小光孊系を必芁ずする C C D型の原皿読み取り装眮に代わ぀お、 䞀般 に密着型ィメ䞀ゞセンサず呌ばれる原皿読み取り装眮が広く採甚されお いる。
たずえば第 1 9図に瀺すように、 埓来の原皿読み取り装眮 1はガラス 基板 2䞊に、 光電倉換玠子であるフォ トダむォヌド 3ず、 スィツチング 玠子であるプロッキングダむオヌド 4 ず、 フォ トダむオヌド 3からの電 気信号を読み出すためのチャンネル配線 C , . C 2. . . . C„ ずが圢成され お構成されおいる。
これらフォ トダむオヌド 3及びプロッキングダむォヌド 4は、 ずもに 金属から成る䞍透明な䞋郚電極 3 a , 4 aず、 アモルファスシリ コンか ら成る P i n構造の半導䜓局 3 b , 4 bず、 I T 0 ( Indi um Tin Oxi d e) から成る透明な䞊郚電極 3 c , 4 cが、 順に堆積されお構成されお いる P たた、 フォ トダむオヌド 3及びブロッキングダむオヌド 4は SiO から成る透明な局間絶瞁膜 5により芆われおいお、 この局間絶瞁膜 5 に圢成されたコンタク トホヌル 6を介しお接続配線 7によっお逆極性で 盎列接続されおいる。 䞀方、 フォ トダむォヌド 3を構成する䞋郚電極 3 aは、 局間絶瞁膜 5に圢成されたコンタク トホヌル 8を介しおチャンネ ル配線 C L C S.... C„ に接続されおいる。 さらに、 これら党䜓は保護 膜 9により芆われおいる。 ここで、 ブロッキングダむオヌド 4の䞊郚電 極 4 cが透明になっおいるのは、 フォ トダむォヌド 3の䞊郚電極 3 c ず 同時に堆積するこずによっお補造工皋を簡略化しおいるためである。 たた、 これらフォ トダむオヌド 3及びブロッキングダむオヌド 4は、 第 2 0図に瀺すように䞀次元に mx n個配列され、 n個ごずに m個のブ ロック Β ,. Β2.... Βπ, に区分されおいお、 プロッキングダむォヌド 4 のアノヌド電極はブロック Β B2.'... Bm 内で共通に接続され、 フォ トダむオヌド 3のアノヌド電極はチャンネル配線 C C 2.... C„ によ ぀おブロック Bし B2.... Βπ, 間で盞察的に同䞀䜍眮にあるもの同士で 共通に接続されおいる。 これらのブロッキングダむオヌド 4はフォ トダ ィォヌド 3をブロック Β ,. B2.... Bm 毎に順次遞択するために必芁な ものである。
この原皿読み取り装眮 1は電荷蓄積方匏で動䜜するもので、 第 2 1図 のタむムチダ䞀トに瀺すように、 駆動パルス Vp,. Vp2.... Vpra がプロッ ク 81. 82.... Bm ごずに順番に呚期 Tで印加される。 この駆動パルス Vp,. Vp2.... Vpra が印加されおいるずきは、 そのブロック Β ,. Β2.... Bm 内のブロッキングダむオヌド 4は順バむアスずなり、 フォ トダむォ ヌド 3は逆バむアスずなる。 このため、 フォ トダむオヌド 3の䞊列容量 は速やかに充電される。 この状態が読出状態である。 䞀方、 駆動パルス Vp,. Vp2.... Vpm が印加されおいないずきは、 そのブロック' Β ,. B2.... Bm 内のブロッキングダむオヌド 4は逆バむアスずなる。 したがっお、 この間にフォ トダむォヌド 3に光が入射するず、 その光量に応じお生じ た光電流によっおフォ トダむォ䞀ド 3の䞊列容量は攟電される。.この状 態が蓄積状態である。
すなわち、 各プロック Β,. B2... Bm は時間 tの読出状態ず、 時間 T侀 tの蓄積状態ずを繰り返すこずになる。 読出状態になったプロック Β,. B2.... Bm からは、 それたでの蓄積状態の間に入射した光量に盞 圓する出力電流 lout,. iout2.... Iout„ がチャンネル配線 Cし C 2. . . . Cn を経お流れ出し、 これら出力電流 lout,. Iout2.... Ioutn は倖郚の 信号凊理回路によっお増幅及び積分された埌、 時系列的に出力されるこ ずになる。 たずえば第 1ブロック B , が読出状態になるず、 第 1プロッ ク B, から出力電流 loutし Iout2.... loutn が流れ出し、 次いで第 1ブ ロック B, が蓄積状態になっお第 2ブロック B2 が読出状態になるず、 第 2ブロック B2 から出力電流 lout,. Iout2.... Iout„ が流れ出すこず になる。
しかしながら実際は、 ブロック Β,. B2.... Bm が読出状態から蓄積 状態に切り換わった盎埌には、 出力電流 lout!. Iout2.... Iout„ ず逆方 向に電流 以䞋 「逆方向電流」 ずいう。 なお、 「逆方向電流」 を 「逆方 向回埩電流」 ずもいう。  ΙΙ . ΙΓ2.... Irn が流れる。 この逆方向電流 Ir,. Ir2.... Irn の倧きさは正垞な出力電流 lout,. Iout2.... Ioutn の 1 0〜20%に達し、 その収束時間 Tr は 1 0 -3秒のオヌダヌにも達す る。 このため、 たずえば第 1ブロック Β, ず第 2ブロック Β2 ずで癜が 読み取られ、 第 3ブロック Β3 で黒が読み取られた堎合には、 第 2プロ ック Β2 が読出状態になったずきに流れる出力電流 lout,. Iout2.... Io utn は通垞よりも逆方向電流 Ir,. Ir2.... Ir„ の分だけ小さくなり、 さ らに第 3ブロック B3 が読出状態になったずきには流れないはずの出力 電流 lout,. Iout2.... Ioutn が逆方向電流 ΙΙ . Ir2.... Irn の分だけ逆 方向に流れるこずになる。
このような珟象は再生画像においお、 癜を読み取った盎埌に読み取぀ た黒は通垞の黒よりも黒く、 黒を読み取った盎埌に読み取った癜は通垞 の癜よりも癜くな぀お珟れるため、 「反転残像」 ず呌ばれおいる。 特に. 第 1ブロック B , で癜が読み取られ、 第 2ブロック B 2 で灰 癜の 1 0 〜 0 %の明るさ が読み取られた堎合には、 第 2ブロック B 2 からの 出力電流 l ou t , . I ou t 2. . . . I ou t„ は黒を瀺すこずになるなど、 正確な信 号出力は埗られなかった。 たた、 消費電力の䜎枛などを図るため䜎照床 䞋で原皿を読み取らせる傟向にあるが、 䜎照床䞋でも反転残像の倧きさ は䜎䞋せず、 信号出力の倧きさだけが䜎䞋するので、 反転残像の盞察的 割合は増加するずいう問題があ぀た。 このような状態を可胜な限り回避 するため、 駆動パルス VP L VP S. . . . Vpm の幅 tを長めに取る必芁がある カ^ 信号読み出し速床が遅くなるずいう問題があった。
この逆方向電流の原因は、 プロッキングダむォヌド 4にかかる電圧が 順バむアスから逆バむアスに倉化させられおも、 順バむアス時に泚入さ れたキダリアは瞬時には消倱せず、 䞀定時間だけ逆方向に流れるためず 考えられる。 すなわち、 ブロッキングダむオヌド 4のスむッチング速床 はこの逆方向電流によっお制限を受けおいるず考えられる。
そこで本発明者らは、 䞀般にプロッキングダむォヌドなどのスィツチ ング玠子やそれを含む光センサ玠子に䌎う逆方向電流を䜎枛するこずに より、 そのスむッチング速床を向䞊させるずずもに、 光センサ玠子から の正確な信号出力が埗られるようにし、 さらに、 これらスむッチング玠 子又は光センサ玠子を有する原皿読み取り装眮にあっおは、 反転残像を 䜎枛するずずもに、 より高速読み出しを可胜にするため、 鋭意研究を重 ねた結果、 本発明に至った。 発明の開瀺
本発明に係る半導䜓装眮の芁旚ずするずころは、 䞋郚電極ず、 半導䜓 局ず、 侊郹 m極ずが順に積局されお構成されるスィツチング機胜を有す る半導䜓玠子を 1又は耇数備えた半導䜓装眮においお、 前蚘䞋郚電極及 び䞊郚電極のうち少なく ずもいずれか䞀方が 1局又は 2局以䞊の導電局 から成り、 䞔぀少なく ずも半導䜓局ず接する導電局が透明導電局から成 るこずにある。
かかる半導䜓装眮においお、 前蚘スィツチング機胜を有する半導䜓玠 子ず、 䞋郚電極ず半導䜓局ず䞊郚電極ずが順に積局されお成る光電倉換 玠子ずが盎列接続されお構成される光センサ玠子を 1又は耇数備えたこ ずにある。
たた、 かかる半導䜓装眮においお、 前蚘スむッチング機胜を有する半 導䜓玠子ず、 䞋郚電極ず半導䜓局ず䞊郚電極ずが順に積局されお成る光 電倉換玠子ずが盎列接続されお構成される光センサ玠子が䞀次元に耇数 配列され、 䞀定個数ごずに耇数のプロックに区分されおいるずずもに、 これら光センサ玠子のいずれか䞀方がプロック内で共通に接続され、 圓 該他方がチャンネル配線によっお該ブロック間で盞察的に同䞀䜍眮にあ るもの同士で共通に接続されおいるこずにある。
曎に、 かかる半導䜓装眮であっお、 少なく ずも前蚘スむッチング機胜 を有する半導䜓玠子を 1又は耇数備えた半導䜓装眮においお、 該半導䜓 玠子の䞋郚電極及び䞊郚電極のうち少なく ずもいずれか䞀方が透明導電 局から成るこずにある。
たた、 かかる半導䜓装眮であっお、 少なく ずも前蚘スむッチング機胜 を有する半導䜓玠子を 1又は耇数備えた半導䜓装眮においお、 該半導䜓 玠子の透明導電局が I T Oから成るこずにある。
曎に、 かかる半導䜓装眮であっお、 少なく ずも前蚘スむッチング機胜 を有する半導䜓玠子を 1又は耇数備えた半導䜓装眮においお、 該半導䜓 玠子の半導䜓局のうち、 少なく ずも該透明導電局ず接する半導䜓局が p 型半導䜓局であるこずにある。
たた、 かかる半導䜓装眮であっお、 少なく ずも前蚘スむッチング機胜 を有する半導䜓玠子を 1又は耇数備えた半導䜓装眮においお、 該半導䜓 玠子の半導䜓局はプラズマ C V D法で連続的に堆積された氎玠化ァモル ファスシリコンから成り、 䞔぀ p i n構造にされおいるこずにある。 次に、 かかる半導䜓装眮であっお、 前蚘スむッチング機胜を有する半 導䜓玠子ず前蚘光電倉換玠子ずはそれぞれダむォヌド特性を備え、 互い の力゜ヌド電極で盎列接続されおいるこずにある。
たた、 かかる半導䜓装眮においお、 前蚘スむッチング機胜を有する半 導䜓玠子及び前蚘光電倉換玠子を構成するそれぞれの䞋郚電極、 半導䜓 局及び䞊郚電極は、 それぞれ同時に堆積されたものであるこずにある。 曎に、 かかる半導䜓装眮においお、 前蚘スむッチング機胜を有する半 導䜓玠子及び前蚘光電倉換玠子ずが盎列接続されお構成される光センサ 玠子を 1又は耇数備えた半導䜓装眮においお、 光入射偎ずは反察偎に䜍 眮する䞋郚電極及び䞊郚電極のいずれか䞀方が、 少なく ずも半導䜓局ず 接しお透明導電局により構成されおいるこずにある。 かかる半導䜓装眮における䜜甚は理論的に解明されおいないが、 例郹 電極若しくは䞊郚電極又はこれらの双方が 1局又は 2局以䞊の導電局か ら成り、 䞔぀少なく ずも半導䜓局ず接する導電局が I T Oなどの透明導 電局から構成されおいお、 半導䜓局ず透明導電局ずの界面が圢成されお いる。 この界面には、 電䜍障壁や、 透明導電局を構成する物質が半導䜓 局に拡散しお生じたトラップ準䜍などのバリァが圢成されおいるず考え られる。 したがっお、 半導䜓装眮にかかる電圧が順バむアスから逆バむ ァスに倉化させられたずきでも、 順バむアス時に泚入されたキャリアの ほずんどはこのバリアによっお阻止されるず考えられる。 その結果、 逆 方向電流は急速に収束させられ、 か぀、 そのピヌク倀も小さくなり、 ス むッチング速床が向䞊させられるものず掚定される。
なお.、 かかる半導䜓装眮の䜜甚の他の理論的掚定によれば、 例郹.電極 若しくは䞊郚電極又はこれらの双方が 1局又ば.2局以䞊の導電局から成 り、 䞔぀少なく ずも半導䜓局ず接する導電局が I T Oなどの透明導電局 から構成されおいお、 透明であるので、 呚蟺から挏れおきた光は䞋郚電 極や䞊郚電極を透過しお半導䜓局に入射する。 これにより、 半導䜓局に おける再結合準䜍が増加し、 再結合速床が速くなる。 したがっお、 半導 䜓装眮にかかる電圧が順バむアスから逆バむアスに倉化させられたずき でも、 順バむアス時に泚入されたキャリアは再結合により速やかに消倱 するず考えられる。 その結果、 逆方向電流は急速に収束させられ、 か぀、 そのピヌク倀も小さくなり、 スィツチング速床が向䞊させられるこずに なるものず掚定される。
次に、 かかるスィツチング機胜を有する半導䜓玠子ず光電倉換玠子ず から構成される光センサ玠子などの半導䜓装眮によれば、 スむッチング 機胜を有する半導䜓玠子を構成する䞋郚電極若しくは䞊郚電極又は.これ らの双方が 1局又は 2局以䞊の導電局から成り、 䞔぀少なく ずも半導䜓 局ず接する導電局が I T Oなどの透明導電局から構成されおいる。 した がっお、 このスィツチング機胜を有する半導䜓玠子は䞊蚘掚定される䜜 甚を行なう。 この結果、 逆方向電流は急速に収束させられ、 か぀、 その ピヌク倀も小さくなる。 よっお、 この光センサ玠子からは正確な信号出 力が埗られるずずもに、 そのスィツチング速床も向䞊させられる。
曎に、 かかるスィツチング機胜を有する半導䜓玠子ず光電倉換玠子を 備えた原皿読み取り装眮などの半導䜓装眮によれば、 スィツチング機胜 を有する半導䜓玠子を構成する䞋郚電極若しくは䞊郚電極又はこれらの 双方が 1局又は 2局以䞊の導電局から成り、 䞔぀少なく ずも半導䜓局ず 接する導電局が I T Oなどの透明導電局から構成されおいる。 したが぀ お、 このスィツチング機胜を有する半導䜓玠子は䞊蚘掚定さ る䜜甚を 行なう。 これにより、 逆方向電流が急速に収束させられ、 か぀、 そのピ —ク倀も小さくなり、 スィツチング玠子のスむッチング速床が向䞊させ られる。 この結果、 原皿読み取り装眮などの半導䜓装眮は、 反転残像が 䜎枛させられ、 信号読み出し速床は倧幅に速められる。 図面の簡単な説明
第 1図は本発明に係る半導䜓装眮であるスィツチング玠子の䞀実斜䟋 を瀺す断面暡匏図であり、 第 2図、 第 3図、 第 4図、 第 5図、 第 6図及 び第 7図はいずれも本発明に係る半導䜓装眮であるスィツチング玠子の 他の実斜䟋を瀺す断面暡匏図である。
第 8図は本発明に係る半導䜓装眮である光センサ玠子の䞀実斜䟋を瀺 す断面暡匏図であり、 第 9図a) (b)は第 8図に瀺した光センサ玠子の動 䜜を説明するための回路図である。 第 1 0図、 第 1 1図及び第 1 2図は いずれも本発明に係る半導䜓装眮である光センサ玠子の他の実斜䟋を瀺 す断面暡匏図である。
第 1 3図は本発明に係る半導䜓装眮である原皿読み取り装眮の䞀実斜 䟋を瀺す断面暡匏図であり、 第 1 4図は第 1 3図に瀺した原皿読み取り 装眮の䞀郚平面図である。 第 1 5図は本発明の効果を確認するために行 な぀た比范実隓の結果を瀺すもので、 実際に䜜補した原皿読み取り装眮 の出力電圧を瀺すグラフである。 第 1 6図、 第 1 7図及び第 1 8図はい ずれも本発明に係る半導䜓装眮である原皿読み取り装眮の他の実斜䟋を 瀺す断面暡匏図である。
第 1 9図は埓来の半導䜓装眮である原皿読み取り装眮の䞀䟋を瀺す断 面暡匏図であり、 第 2 0図は第 1 9図に瀺した原皿読み取り装眮の回路 図である。 たた、 第 2 1図は第 1 9図及び第 2 0図に瀺した原皿読み取 り装眮の動䜜を説明するためのタむムチダ䞀トである。 発明を実斜するための最良の圢態
次に、 本発明に係る半導䜓装眮の実斜䟋に぀いお図面に基づき詳しく 説明する。 たず、 本発明に係る半導䜓装眮をスむッチング機胜を有する 半導䜓玠子であるスむッチング玠子を䟋にしお説明する。
第 1図に瀺すように、 本発明に係るスむッチング玠子 1 0はガラスな どから成る基板 1 2䞊に、 I TO (Indium Tin Oxide) などから成る透 明な䞋郚電極 1 4ず、 アモルファスシリ コンなどから成る半導䜓局 1 6 ず、 䞊郚電極 1 8ずが圢成されお構成されおいる。 ここで半導䜓局 1 6 は、 基板 1 2偎から順に、 正孔が倚数キャリアずなる p型アモルファス シリコン局 1 6 aず、 真性半導䜓ずなる i型アモルファスシリコン局 1 6 bず、 電子が倚数キダリアずなる n型アモルファスシリコン局 1 6 c ずが積局され、 p i n構造にされおいる。
このスむッチング玠子 1 0を補造するには、 たず基板 1 2䞊に電子ビ —ムゃ抵抗加熱による真空蒞着法、 あるいは DCや R Fによるスパッ倕 リング法などによっお I TOなどの透明導電膜  1 4) を堆積する。 さ らにこの䞊に、 プラズマ CVD法などによっお、 p型アモルファスシリ コン膜  1 6 a) ず、 i型アモルファスシリコン膜  1 6 b) ず、 n型 アモルファスシリコン膜  1 6 c) ずを連続的に堆積する。 そしお再床 この䞊に、 真空蒞着法やスパッ倕リング法などによっお I TOなどの透 明導電膜  1 8) を堆積する。 なお、 これら透明導電膜  1 4, 1 8) の膜厚はそれぞれ数癟〜数千 A皋床が奜たしいが、 堆積するァモルファ スシリコン膜の性胜や透明導電膜の特性などを考慮しお適宜決定される ものである。
次いで、 これらの膜を順にパタヌン化するこずによっお、 䞋郚電極 1 4ず半導䜓局 1 6ず䞊郚電極 1 8ずを圢成する。 たずえばフォ トリ゜グ ラフィ法によっおパタヌン化する堎合は、 たず最䞊局の透明導電膜  1 8)䞊にレゞスト液を塗垃し、 プリべヌクをした埌、 所定のパタヌンが 刻たれたマスクを甚いお露光を行ない、 さらに珟像及びポストべヌクを 行なう。 そしお、 透明導電膜ずしお I TOを甚いた堎合であれば塩 ず 硝酞の混合液によっおその透明導電膜を゚ッチングし、 䞊郚電極 1 8を 圢成する。 次に、 平行平板型の゚ッチング装眮を甚いおアモルファスシ リコン膜  1 6 a , 1 6 b, 1 6 c ) を゚ッチングする。 すなわち、 チ ダンバヌ内を 1 0 -3Torr以䞋たで排気した埌、 CF4 ガスず 02 ガスずを 導入し、 さらに圧力を 5. 0 P aに保持しながら 1 3. 5 6 MH zの高 呚波電源を甚いお電極に 0. 1〜0. 7W/cm2 の電力を䟛絊する。 このようにしおアモルファスシリコン膜を゚ッチングし、 半導䜓局 1 6 を圢成するのである。 そしお、 パタヌニングに甚いたレゞストを䞀旊陀 去した埌、 前述した最䞊局の透明導電膜  1 8 ) ず同様に、 最䞋局の透 明導電膜  1 4 ) もフォ トリ゜グラフィ法などによっおパタヌン化し、 䞋郚電極 1 4を圢成すれば、 䞋郚電極 1 4 ず半導䜓局 1 6 ず䞊郚電極 1 8ずから構成されるスむッチング玠子 1 0が補造されるこずになる。 ここでは、 フォ ト リ ゜グラフィ法によっお䞋郚電極 1 4 ず半導䜓局 1 6ず䞊郚電極 1 8ずを圢成する方法を䟋瀺したが、 マスク法などによ぀ お最初から䞍必芁な郚分には膜が堆積されないようにしお圢成しおもよ いなど、 その補造方法は䜕ら限定されるものではない。
このスむッチング玠子 1 0は䞋郚電極 1 4及び䞊郚電極 1 8が透明導 電局から構成され、 半導䜓局 1 6ず透明導電局である䞋郚電極 1 4及び 䞊郚電極 1 8、 特に䞋郚電極 1 4 ずの接合郚に界面が圢成されおいる。 この界面には電䜍障壁や、 透明導電局を構成する物質が半導䜓局 1 6に 拡散しお生じたトラップ準䜍などのバリアが圢成されおいるず考えられ る。 したがっお、 スむッチング玠子にかかる電圧が順パ'ィァスから逆バ ィァスに倉化させられたずきでも、 順バむアス時に泚入されたキダリァ のほずんどはこのバリアによっお阻止されるず考えられる。 これにより、 逆方向電流は 1 0 -5〜 1 0 _6秒のオヌダヌで収束させられ、 か぀、 その ピヌク倀も小さくなり、 スむッチング速床が向䞊させられるものず掚定 される。 そこで、 このスむッチング玠子 1 0を原皿^み取り装眮に䜿甚 すれば、 より正確な信号出力を埗るこずができ、 さらに信号読み出し速 床を速めるこずも可胜である。
なお、 このスむッチング玠子 1 0の䜜動を他の掚定的理論により説明 すれば、 䞋郚電極 1 4及び䞊郚電極 1 8が透明で、 呚蟺からの挏光がこ れらを透過しお半導䜓局 1 6に入射する。 これにより、 アモルファスシ リコンから成る半導䜓局 1 6には倚数のトラップ準䜍が存圚しおいお、 この半導䜓局 1 6に光が入射するず、 これらのトラップ準䜍が倉化しお 再結合準䜍が増加するず考えられる。 このため、 再結合速床が速くなり、 スィツチング玠子 1 0にかかる電圧が順バむアスから逆バむアスに倉化 させられたずきでも、 順バむアス時に泚入されたキャリアは再結合によ ぀お速やかに消倱するず考えられる。 このため、 逆方向電流は 1 0 〜 1 0 - 6秒のオヌダヌで収束させられ、 か぀、 そのピヌク倀も小さくなり、 スィツチング速床が向䞊させられるものず掚定される。
以䞊、 本発明に係るスむッチング玠子の䞀実斜䟋を詳述したが、 本発 明は䞊述した実斜䟋に限定されるこずなく、 その他の態様でも実斜し埗 るものである。
たずえば第 2図に瀺すように、 ガラスなどの基板 1 2䞊に、 I T Oな どから成る透明な䞋郚電極 1 4 ず、 i型アモルファスシリコン局だけか ら成る半導䜓局 2 0ず、 金属などから成る䞍透明な䞊郚電極 2 2ずが圢 成されお構成されたスィツチング玠子 2 4でもよい。 このスむッチング 玠子 2 4では、 i型アモルファスシリコン局  2 0 ) ず䞋郚電極 1 4ず の界面でショッ トキ䞀バリア䞀が圢成されおいお、 䞊述ず同様に䜜動さ せられるこずになる。
たた第 3図に瀺すように、 ガラスなどの基板 1 2䞊に、 I T Oなどか ら成る透明な䞋郚電極 1 4 ず、 型アモルファスシリコン局 2 6 aず i 型アモルファスシリ コン局 2 6 bずが積局されお成る半導䜓局 2 6 ず、 金属な.どから成る䞍透明な䞊郚電極 2 2ずが圢成されお構成されたスィ ツチング玠子 2 8でもよい。 本䟋から明らかなように、 半導䜓局は p i 構造にされおいおもよい。
さらに第 4図に瀺すように、 ガラスなどの基板 1 2䞊に、 I T Oなど から成る透明な䞋郚電極 1 4 ず、 絶瞁局 3 0 ず、 i型アモルファスシリ コン局 3 2 aず p型アモルファスシリコン局 3 2 bずが積局されお成る 半導䜓局 3 2ず、 金属などから成る䞍透明な䞊郚電極 2 2ずが圢成され お構成されたスィツチング玠子 3 4でもよい。 このスィツチング玠子 3 4は M I S (Metal-Insulator- Semiconductor) 型になっおいお、 半導䜓 å±€ 3 2は䞋郚電極 1 4䞊に薄い絶瞁局 3 0を介しお堆積されおいる。 本 䟋から明らかなように、 半導䜓局は䞋郚電極䞊に盎接でなく間接に堆積 されおいおもよく、 その他の各局に぀いおも同様である。
以䞊、 䞋郚電極 1 4を透明にする実斜䟋を説明したが、 本発明におい おは、 透明にする電極は䞋郚電極でも䞊郚電極でもよく、 さらに双方ず も透明にしおもよい。 すなわち、 䞋郚電極及び䞊郚電極のうち少なく ず もいずれか䞀方が透明であればよいのである。
次に、 本発明に係る半導䜓装眮であるスィツチング玠子の䞋郚電極若 しくは䞊郚電極又は双方の電極が 1局以䞊の金属局ず、 その金属局の䞊 に堆積される透明導電局ずから構成されるものであっおもよい。
たずえば第 5図に瀺すように、 スむッチング玠子 3 6は基板 1 2䞊に、 二局構造の䞋郚電極 3 8ず、 アモルファスシリコンなどから成る半導䜓 å±€ 1 6ず、 䞊郚電極 1 8ずが圢成されお構成されおいる。 この二局構造 の䞋郚電極 3 8は、 クロム Crなどから成る金属局 3 8 aず、 この金属局 3 8 a䞊に堆積される I T Oなどから成る透明導電局 3 8 bずから構成 されおいる。 たた、 この半導䜓局 1 6は p i n構造あるいは n i p構造 のいずれでもよいが、 基板 1 2偎から順に、 正孔が倚数キャリアずなる p型アモルファスシリコン局 1 6 aず、 真性半導䜓ずなる i型ァモルフ ァスシリコン局 1 6 bず、 電子が倚数キダリアずなる n型アモルファス シリコン局 1 6 cずが積局された、 p i n構造が奜たしい。 このスむッチング玠子 1 0を補造するには、 たず基板 1 2䞊に、 電子 ビヌムや抵抗加熱による真空蒞着法、 あるいは D Cや R Fによるスパッ 倕リング法などによっおクロム Crなどの金属膜  3 8 a ) を堆積する。 次いでこの䞊に、 真空蒞着法やスパッ倕リング法などによっお I T Oな どの透明導電膜  3 8 b ) を堆積する。 その埌は、 前述の実斜䟋ず同様 にしお、 p型アモルファスシリコン膜、 i型アモルファスシリコン膜、 n型アモルファスシリコン膜を連続的に堆積した埌、 この䞊に導電膜を 堆積する。 次いで、 䞊局の導電膜ず、 3局から成るアモルファスシリコ ン膜ず、 䞋局の透明導電膜ずを順に所定圢状にパタヌン化し、 䞊郚電極 1 8ず、 半導䜓局 1 6ず、 䞋郚電極 3 8の䞀郚である透明導電局 3 8 b ずを圢成する。 次に、 パタヌニングに甚いたレゞストを䞀旊陀去した埌、 再びフォ トリ゜グラフィ法などによっお金属膜を別の所定圢状にパタヌ ン化し、 䞋郚電極 3 8の䞀郚である金属局 3 8 aを圢成するこずにより、 䞋郚電極 3 8 ず半導䜓局 1 6ず䞊郚電極 1 8ずから構成されるスィツチ ング玠子 3 6が補造されるこずになる。
ここでは、 金属膜  3 8 a ) ず透明導電膜  3 8 b ) をブランケッ ト 状態で堆積した埌、 アモルファスシリコン膜を堆積しおいるが、 この了 モルファスシリコン膜を堆積する前に、 透明導電膜だけを先にパタヌン 化しお透明導電局 3 8 bを圢成しおおいおもよい。 この堎合は、 䞊郚電 極 1 8 ず半導䜓局 1 6 ずを圢成した埌、 ブランケッ ト状態の金属膜をパ タヌン化しお金属局 3 8 aを圢成すれば、 前述したスィツチング玠子 3 6ず同じ構成ずなる。 たた、 金属局ず透明導電局ずの堆積は真空を砎ら ずに連続的に行なっおもよいし、 䞀床、 真空を砎っお䞍連続的に行な぀ おもよい。 さらにここでは、 䞻ずしおフォ トリツグラフィ法によっおパ タヌン化する方法を䟋瀺したが、 マスク法などによっお最初から䞍必芁 な郚分には膜が堆積ざれないようにしお圢成しおもよく、 その補造方法 は䜕ら限定されるものではない。 このスィッチング玠子 3 6では、 䞋郚電極 3 8が金属局 3 8 aず透明 導電局 3 8 bずから構成され、 半導䜓局 1 6ず透明導電局 3 8 bずの接 合郚に界面が圢成されおいる。 したがっお、 このスむッチング玠子 3 6 は前述のスィツチング玠子ず同様に䜜動させられるこずになる。 その結 果、 逆方向電流は 1 0 〜 1 0— 6秒のオヌダヌで収束させられ、 か぀、 そのピヌク倀も小さくなり、 スむッチング速床が向䞊させられる。 よ぀ お、 このスィツチング玠子 3 6を原皿読み取り装眮に䜿甚すれば、 より 正確な信号出力を埗るこずができ、 さらに信号読み出し速床を速めるこ ずも可胜である。
次に、 第 6図に瀺すように、 本発明に係るスむッチング玠子 4 0はガ ラスなどの基板 1 2䞊に、 金属局 3 8 aず透明導電局 3 8 bずから構成 される䞋郚電極 3 8ず、 p型アモルファスシリコン局 2 6 aず i型ァモ ルファスシリコン局 2 6 bずが積局されお成る半導䜓局 2 6 ず、 金属な どから成る䞍透明な䞊郚電極 2 2ずが圢成されお構成されおいおもよい c すなわち本䟋から明らかなように、 半導䜓局は p i構造にされおいおも よい。 芁するに本発明は、 スむッチング玠子を構成する半導䜓局に透明 導電局ずの界面を圢成するこずによっお、 スィツチング玠子に生じる逆 方向電流を阻止するようにすればよいのである。
たた第 7図に瀺すように、 ガラスなどの基板 1 2䞊に、 金属局 3 8 a ず透明導電局 3 8 bずから構成される䞋郚電極 3. 8ず、 p型ァモルファ スシリコン局 4 2 aず i型アモルファスシリコン局 4 2 bずが積局され お成る半導䜓局 4 2ず、 絶瞁局 4 4 ず、 金属などから成る䞍透明な䞊郚 電極 2 2ずが圢成されお構成されたスィツチング玠子 4 6でもよい。 こ のスィツチング玠子 4 6は M I S型になっおいお、 金属から成る䞊郚電 極 2 2は半導䜓局 4 2䞊に絶瞁局 4 4を介しお堆積されおいる。 本䟋か ら明らかなように、 䞊郚電極は半導䜓局䞊に盎接でなく間接に堆積され おいおもよい。 曎に、 䞊述の実斜䟋では、 䞋郚電極 3 8を構成する金属局 3 8 aず透 明導電局 3 8 bずを異なる圢状にしおいるが、 同䞀圢状にしおもよい。 その他、 本発明をスむッチング玠子に適甚するにあたり、 䞀々説明する たでもなく、 適宜皮々の構成を採甚するこずができるのは蚀うたでもな い。
以䞊、 本発明に係る半導䜓装眮をスィツチング玠子に適甚した実斜䟋 を詳述したが、 次に、 本発明に係る半導䜓装眮を光センサ玠子に適甚し た実斜䟋を図面に基づき詳しく説明する。
第 8図に瀺すように、 本発明に係る光センサ玠子 4 8は、 ガラスなど から成る基板 1 2䞊に、 光電倉換玠子であるフォ トダむォヌド 5 0 ず、 スィツチング玠子であるプロッキングダむォヌド 5 2ずが圢成されお構 成されおいる。 これらフォ トダむオヌド 5 0及びプロッキングダむォ䞀 ド 5 2は、 ずもに I T O ( Indi um Tin Oxi de) などから成る透明な䞋郚 電極 5 0 a , 5 2 aず、 アモルファスシリコンなどから成る p i n構造 の半導䜓局 5 O b , 5 2 bず、 I T Oなどから成る透明な䞊郚電極 5 0 c 5 2 cずが順に堆積されお構成されおいる。 ここで、 ブロッキング ダむォ䞀ド 5 2を構成する䞋郚電極 5 2 aが透明であるこずが本実斜䟋 の最倧の特城である。
これらフォ トダむオヌド 5 0及びブロッキングダむォヌド 5 2は Si O x や SiNx などから成る透明な局間絶瞁膜 5 4により芆われおいお、 こ の局間絶瞁膜 5 4に圢成されたコンタク トホヌル 5 6を介しお接続配線 5 8によっお互いに逆極性で盎列接続されおいる。 すなわち、 フォ トダ ィォ䞀ド 5 0ずブロッキングダむォヌド 5 ずはカフ䞀ド電極同士で接 続されおいるのである。
この光センサ玠子 4 8を補造するには、 たず基板 1 2䞊に、 電子ビヌ ムゃ抵抗加熱による真空蒞着法、 あるいは D Cや R Fによるスパッタリ ング法などによっお I T Oなどの透明導電膜  5 0 a 5 2 a ) を堆積 する。 たずえば DCスパッタリング法によっお I TO膜を堆積する堎合 は、 たず基板 1 2をチダンバ䞀内にセッ トし、 そのチャンバ䞀内を 1 0 侀5 Torr以䞋たで排気する。 その埌、 基板 1 2を 1 0 0〜25 0 °Cに保持 しながら、 圧力 0. 1〜1. 0 P a、 DC電力 0. 1〜 1. 0 c m 2 の䞋でアルゎンガスず酞玠ガスずを䞀定の割合で導入する。 これによ り、 基板 1 2䞊に I TO膜を堆積するこずができる。 なお、 この透明導 電膜の膜厚は、 この䞊に堆積されるアモルファスシリコン膜の性胜やこ の透明導電膜の特性など考慮しお適宜決定されるが、 I TO膜であれば 1 20 0 A皋床が奜たしい。
さらにこの䞊に、 プラズマ CVD法などによっお、 正孔が倚数キダリ ァずなる p型アモルファスシリコン膜ず、 真性半導䜓ずなる i型ァモル ファスシリコン膜ず、 電子が倚数キダリアずなる n型アモルファスシリ コン膜ずを連続的に堆積する。
そしお再床この䞊に、 前述した最䞋局の透明導電膜ず同様に、 真空蒞 着法やスパッタリング法などによっお I TOなどの透明導電膜を堆積す る。 なお、 この透明導電膜の膜厚は、 アモルファスシリコン膜の性胜や この透明導電膜の特性などを考慮しお適宜決定されるもので、 数癟〜数 千 A皋床が奜たしいが、 I TO膜であれば 6 0 0 A皋床が奜たしい。 次いで、 これらの膜を順にパタヌン化するこずによっお、 䞋郚電極 5 0 a, 5 2 aず半導䜓局 5 0 b 5 2 bず䞊郚電極 5 0 c, 5 2 cずを 圢成する。 たずえばフォ トリ゜グラフィ法によっおパタヌン化する堎合 は、 たず最䞊局の透明導電 膜䞊にレゞスト液を塗垃し、 プリべヌクを した埌、 所定のパタヌンが刻たれたマスクを甚いお露光を行ない、 さら に珟像及びポストべ䞀クを行なう。 そしお、 透明導電膜に I TOを甚い た堎合であれば、 塩酞ず硝酞の混合液によっおその透明導電膜を゚ッチ ングし、 䞊郚電極 5 0 c 5.2 cを圢成する。 次に、 平行平板型の゚ツ チング装眮を甚いおアモルファスシリコン膜を゚ッチングする。 すなわ ち、 チャンバ䞀内を 1 0— 3Torr以䞋たで排気した埌、 CF4 ガスず 02 ガ スずを導入し、 さらに圧力を 5. 0 P aに保持しながら 1 3. 5 6 MH zの高呚波電源を甚いお電極に 0. 1〜0. 7W./cm2 の電力を䟛絊 する。 これにより、 アモルファスシリコン膜を゚ッチングし、 半導䜓局 5 0 b, 5 2 bを圢成するこずができる。 さらに、 パタヌニングに甚い たレゞストを䞀旊陀去した埌、 前述した最䞊局の透明導電膜ず同様に、 最䞋局の透明導電膜もフォ トリ゜グラフィ法などによっおパタヌン化し、 䞋郚電極 5 0 a, 5 2 aを圢成すれば、 フォ トダむオヌド 5 0 ずブロッ キングダむォヌド 5 2ずを圢成するこずができる。
次いで、 これらフォ トダむォヌド 5 0 ずプロッキングダむォヌド 5 2 の䞊に、 熱 CVD法 垞圧 CVD法 プラズマ CVD法 スパッタリ ン グ法などによっお SiOx や SiNx などを堆積した埌、 これをフオ トリ゜ グラフィ法などによっお所定圢状にパタヌン化し、 局間絶瞁膜 5 4を圢 成する。 たずえばプラズマ CVD法でシリコン酞化膜を堆積する堎合は、 チャンバ䞀内を 1 0 _2Torr以䞋たで排気し、 基板 1 2を所定枩床に加熱 保持した埌、 シランガス 2 0〜 6 0 sccmず、 亜酞化窒玠ガス 1 5 0〜 3 O Osccmを導入し、 0. 3〜1. 2 Torrの圧力に保持する。 ここで、 必 芁に応じお氎玠ガスや窒玠ガスを導入しおもよい。 その埌、 圧力が安定 するのを埅っお、 1 3. 5 6MH zの高呚波電源を甚いお基板 1 2ず察 面する電極に 0. 0 1〜0. 5 W/cm2 の電力を䟛絊する。 ここで、 䟛絊する電力は装眮の構造や堆積する膜質に䟝存し、 たた、 シリコン酞 化膜の堎合には平行平板型の゚ッチング装眮を甚いるこずができる。 こ れによりシリコン酞化膜をパタヌン化し、 局間絶瞁膜 5 4を圢成するこ ずができる。 なお、 フォ トダむオヌド 5 0ずブロッキングダむォヌド 5 2䞊のコンタク トホヌル 5 6はこのずきに圢成すればよい。
さらにこれらの䞊に、 真空蒞着法やスパッタリング法などによっお Cr Ni, Pd Ti Mo, Ta Alなどの金属を単局又は倚局に、 さらに奜たしく は 5 0 0 A厚の Crず 1 . 5 a m厚の Alずを 2局に堆積する。 次いでこれ をフォ トリ゜グラフィ法などによっお所定圢状にパタヌン化し、 接続配 線 5 8を圢成する。 これにより、 䞊郚電極 5 0 c 5 2 c同士が接続配 線 5 8により電気的に接続され、 フォ トダむォヌド 5 0 ずブロッキング ダむオヌド 5 2ずから構成される光センサ玠子 4 8が補造されるこずに なる。 ここで、 接続配線 5 8が A1ず Crずの 2局膜の堎合、 A1の゚ツチン グは燐酞、 硝酞及び酢酞の混合液で行なえばよく、 䞀方 Crの゚ッチング は硝酞第 2セリりムアンモニゥムで行なえばよい。 たた、 これらの材料 は電気的接続が可胜であれば金厲でなくおもよく、 特に限定されるもの ではない。
なおここでは、 䞻ずしおフォ トリ゜グラフィ法によっおパタヌン化す る方法を䟋瀺したが、 マスク法などによ぀お最初から䞍必芁な郚分には 膜が堆積されないようにしお圢成しおもよいなど、 その補造方法は䜕ら 限定されるものではない。
次に、 この光センサ玠子 4 8の動䜜に぀いお説明する。
第 9図a) に瀺すように、 ブロッキングダむォヌド 5 2のァノヌド電 極 䞋郚電極 5 2 a ) がフォ トダむオヌド 5 0のァノヌド電極 䞋郚電 極 5 0 a ) に察しお正電䜍 Vpにされるず、 ブロッキングダむォ䞀ド 5 2 は順バむアスずなり、 フォ トダむオヌド 5 0は逆バむアスずなる。 これ により、 フォ トダむオヌド 5 0の䞊列容量 6 0は充電され、 フォ トダむ オヌド 5 0ずプロッキングダむォヌド 5 2ずの接続郚の電䜍が高くなる c 次いで第 9図b) に瀺すように、 ブロッキングダむォヌド 5 2のァノヌ ド電極が接地されるず、 ブロッキングダむォ䞀ド 5 2は逆バむアスにな る。 この状態でフォ トダむオヌド 5 0に光が入射するず、 フォ トダむォ 䞀ド 5 0の䞊列容量 6 0はそこに生じた光電流 I pによっお攟電される。 その埌、 再びブロッキングダむォ䞀ド 5 2のァノ䞀ド電極が正電䜍 Vpに されるず、 ブロッキングダむオヌド 5 2は順バむアスずなり、 フォ トダ ィオヌド 5 0の䞊列容量 6 0は再び充電される。 このずき流れる充電電 流が光電流 I Pに盞圓し、 出力電流ずしお流れる。 したがっお、 この出力 電流を怜出すればフォ トダむオヌド 5 0に入射した光量を怜出するこず になる。
本䟋では、 ブロッキングダむォヌド 5 2の䞋郚電極 5 2 a及び䞊郚電 極 5 2 cが透明導電局から構成されおいるため、 半導䜓局 5 2 bず透明 導電局である䞋郚電極 5 2 a及び䞊郚電極 5 2 cずの接合郚に界面が圢 成されおいる。 したがっお、 スむッチング玠子であるブロッキングダむ オヌド 5 2は前述ず同様に䜜動させられるず考えられる。 これにより、 逆方向電流は 1 0 - 5〜1 0 秒のオヌダ䞀で収束させられ、 か぀、 その ピヌク倀も小さくなる。 よっお、 この光センサ玠子 4 8からは正確な信 号出力が埗られるずずもに、 そのスィツチング速床も向䞊させられる。 さらに、 この光センサ玠子 4 8を原皿読み取り装眮に䜿甚すれば、 より 正確な信号出力を埗るこずができ、 さらに信号読み出し速床を速めるこ ずも可胜である。
以䞊、 本発明に係る光センサ玠子の䞀実斜䟋を詳述したが、 本発明が 適甚される光センサ玠子は䞊述した実斜䟋に限定されるこずなく、 その 他の態様でも実斜し埗るものである。
たずえば䞊述した実斜䟋では、 フォ トダむオヌド 5 0を構成する䞊郚 電極 5 0 cず、 ブロッキングダむォ䞀ド 5 2を構成する䞊郚電極 5 2 c ずが接続配線 5 8によっお接続されおいるが、 第 1 0図に瀺すように、 フォ トダむオヌド 5 0を構成する䞋郚電極 6 2ず、 プロッキングダむォ ―ド 5 2を構成する䞋郚電極 6 2ずが共通になっおいお、 この䞋郚電極 6 2によっおフォ トダむオヌド 5 0ずブロッキングダむオヌド 5 2ずが 盎列接続されお構成された光センサ玠子 6 4でもよい。 この堎合は、 例 郚電極 6 2を I T Oなどの透明導電局で圢成しおおけばよい。 たた、 フ ォ トダむオヌド 5 0の䞊郚電極 5 0 c及びブロッキングダィォヌド 5 2 の䞊郚電極 5 2 cは、 それぞれ匕出配線 6 6 , 6 8によっお倖郚に取り 出しおおけばよい。 なお本䟋では、 フォ トダむオヌ ド 5 0 ずプロッキン グダィォ䞀ド 5 2ずはァノヌド電極同士で接続され、 互いに逆極性で盎 列接続されおいる。
ここで、 䞊述した実斜䟋では、 補造工皋の簡玠化などの理由から、 フ ォ トダむォヌド 5 0及びブロッキングダむオヌド 5 2を構成する䞋郚電 極 5 0 a , 5 2 a、 半導䜓局 5 O b , 5 2 b及び䞊郚電極 5 0 c , 5 2 cは、 それぞれ同時に堆積されたもので、 それぞれ同じ材料から構成さ れおいるが、 フォ トダむォヌド 5 0 'を構成する䞊郚電極 5 0 Cは透明で なければならないが、 ブロッキングダむォヌド 5 2を構成する䞊郚電極 5 2 cは透明でなくおもよい。 たた、 フォ トダむォヌド 5 0を構成する 䞋郚電極 5 0 aは透明でなくおもよく、 少なく ずもブロッキングダむォ 䞀ド スィツチング玠子 5 2を構成する䞋郚電極 5 2 aが透明であれ ばよい。 、
以䞊、 本発明に係る半導䜓装眮である光センサ玠子においお、 少なく ずもスィツチング玠子の䞋郚電極を透明に構成した実斜䟋を説明したが、 光センサ玠子における少なく ずもスィツチング玠子の䞋郚電極若しくは 䞊郚電極又は双方の電極を 1局以䞊の金属局ず、 その金属局の䞊に堆積 される透明導電局ずから構成しおもよい。 次に、 この実斜䟋を図面に基 づき詳しく説明する。
第 1 1図に瀺すように、 本実斜䟋に係る光センサ玠子 7 0は抂略前述 の実斜䟋ず同様に、 ガラスなどから成る基板 1 2䞊に、 光電倉換玠子で あるフォ トダむオヌ ド 7 2ず、 スィッチング玠子であるブロッキングダ ィオヌド 7 4 ずが圢成されお構成されおいる。
これらフォ トダむオヌド 7 2及びブロッキングダむオヌド 7 4は、 ず もに二局構造の䞋郚電極 7 2 a , . 7 4 aず、 アモルファスシリ コンなど から成る P i n構造の半導䜓局 7 2 b , 7 4 bず、 I T 0 ( I nd i um T i n Oxide) などから成る透明な䞊郚電極 7 2. C , 74 cずが順に堆積され お構成されおいる。 ブロッキングダむォヌド 74の䞋郚電極 74 aは、 クロム Crなどから成る金属局 74 a , ず、 この金属局 74 a , 䞊に堆積 される I TOなどから成る透明導電局 74 a 2 ずから構成されおいる。 この点が本実斜䟋の最倧の特城であり、 その他は前述の実斜䟋ず同様、 フォ トダむオヌド 72及びプロッキングダむォヌド 74は SiOx や SiN X などから成る透明な局間絶瞁膜 54により芆われおいお、 この局間絶 瞁膜 54に圢成されたコンタク トホヌル 5 6を介しお接続配線 5 8によ り互いに逆極性で盎列接続されおいる。
この光センサ玠子 70を補造するには、 たず基板 1 2䞊に、 電子ビヌ 厶ゃ抵抗加熱による真空蒞着法、 あるいは DCや RFによるスパッタリ ング法などによっおクロム Crなどの金属膜を堆積する。 次いで、 この䞊 に、 真空蒞着法ゃスパッタリング法などによっお I TOなどの透明導電 膜を堆積する。 たずえば DCスパッ倕リ ング法によっお金属膜ず透明導 電膜ずを堆積する堎合は、 たず基板 1 2をチャンバ䞀内にセッ トし、 そ のチャンバ䞀内を 1 0 _5΀οι 以䞋たで排気した埌、 その基板 1 2を 1 0 0- 25 0 °Cに保持しながら、 圧力 0. 1〜1. 0 P a、 DC電力 0. 1〜 OWZcm2 の䞋で、 アルゎンガスず酞玠ガスずを䞀定の割合 で導入し、 金属膜ず透明導電膜ずを順番に堆積するこずによっお行われ る 0
その埌は前述の実斜䟋ず同様にしお、 アモルファスシリコン膜を P型、 i型、 n型の順に堆積した埌、 I TOなどの透明導電膜を堆積する。 な お、 金属膜及び透明導電膜の膜厚はそれぞれ数癟〜数千 A皋床が奜たし いが、 これらの膜の特性や、 アモルファスシリコン膜の性胜などを考慮 しお適宜決定されるものである。 たずえば金属膜ずしおクロム Crを甚い、 透明導電膜ずしお I TOを甚いた堎合であれば、 金属膜の膜厚は 1 5 0 0〜2 0 0 0 A皋床が奜たしく、 透明導電膜の膜厚は䞋局  72 a 2 , 7 4 a 2 ) が 1 2 0 0 A皋床、 䞊局  7 2 c , 7 4 c ) が 6 0 0 A皋床 が奜たしい。
次いで、 前述の実斜䟋ず同様に、 䞊局の透明導電膜ず、 3局から成る アモルファスシリコン膜ず、 䞋局の透明導電膜ずを順に所定圢状にパ倕 ヌン化し、 䞊郚電極 7 2 c , 7 4 cず、 半導䜓局 7 2 b , 7 4 bず、 例 郚電極 7 2 a , 7 4 aの䞀郚である透明導電局 7 2 a 2 , 7 4 a 2 ずを 圢成する。 次いで、 パタヌニングに甚いたレゞストを䞀旊陀去した埌、 再びフォ トリ゜グラフィ法などによっお金属膜を別の所定圢状にパ倕䞀 ン化し、 䞋郚電極 7 2 a 7 4 aの䞀郚である金属局 7 2 a , , 7 4 a , を圢成する。 これにより、 フォ トダむオヌド 7 2ずブロッキングダむ オヌド 7 4 ずが圢成される。 ここで、 金厲膜ずしおクロム Crを甚いた堎 合であれば、 硝酞第 2セリゥ厶アンモニゥムなどによっお゚ッチングを すればよい。
次に、 前述の実斜䟋ず同様に、 これらフォ トダむォヌド 7 2ずブロッ キングダむォ䞀ド 7 4の䞊に、 局間絶瞁膜 5 4 ずコンタク トホヌル 5 6 を圢成し、 さらにこれらの䞊に、 金属を単局又は倚局に堆積した埌、 パ タヌン化し、 接続配線 5 8を圢成する。 これにより、 䞊郚電極 7 2 c , 7 4 c同士が接続配線 5 8により電気的に接続され、 フォ トダむォヌド 7 2ずブロッキングダむオヌド 7 4ずから構成される光センサ玠子 7 0 が補造されるこずになる。
ここでは、 金属膜ず透明導電膜ずをブランケッ ト状態で堆積した埌、 アモルファスシリコン膜を堆積しおいるが、 このアモルファスシリコン 膜を堆積する前に、 透明導電膜だけを先にパタヌン化しお透明導電局 7 2 a 2 , 7 4 a 2 を圢成しおおいおもよい。 この堎合は、 䞊郚電極 7 2 c , 7 4 cず半導䜓局 7 2 b , 7 4 bずを圢成した埌、 ブランケッ ト状 態の金属膜をパタヌン化しお金属局 7 2 a , , 7 4 a , を圢成すれば、 前述した光センサ玠子 7 0ず同じ構成ずなる。 たた、 金属局ず透明導電 局ずの堆積は真空を砎らずに連続的に行なっおもよいし、 䞀床、 真空を 砎っお䞍連続的に行なっおもよい。 さらにここでは、 䞻ずしおフォ トリ ゜グラフィ法によ぀おパタヌン化する方法を䟋瀺したが、 マスク法など によっお最初から䞍必芁な郚分には膜が堆積されないようにしお圢成し おもよく、 その補造方法は䜕ら限定されるものではない。
なお、 この光センサ玠子 7 0の動䜜は先に説明した光センサ玠子 4 8 の動䜜ず同様であるため、 説明を省略する。
次に、 たずえば䞊述した実斜䟋では、 フォ トダむオヌド 7 2を構成す る䞊郚電極 7 2 cず、 ブロッキングダむオヌド 7 4を構成する䞊郚電極
7 4 cずが接続配線 5 8によっお接続されおいるが、 第 1 2図に瀺すよ うに、 フォ トダむオヌド 7 2を構成する䞋郚電極 7 6ず、 ブロッキング ダむォヌド 7 4を構成する䞋郚電極 7 6ずが共通になっおいお、 この䞋 郚電極 7 6によっおフォ トダむオヌド 7 2ずプロッキングダむォ䞀ド 7 4ずが接続されお成る光センサ玠子 7 8でもよい。 この堎合は、 金属局
8 0ず透明導電局 8 2 , 8 4 ずを順に堆積しお䞋郚電極 7 6を構成し、 半導䜓局 7 4 bず透明導電局 8 4ずの接合郚に界面が圢成されるように すればよい。 たた、 フォ トダむォヌド 7 2の䞊郚電極 7 2 cず、 ブロッ キングダむォヌド 7 4の䞊郚電極 7 4 cずは、 コンタク トホヌル 5 6を 介しおそれぞれ匕出配線 8 6 , 8 8によっお倖郚に取り出しおおけばよ い。 本䟋では、 フォ トダむォヌド 7 2ずブロッキングダむォヌド 7 4ず はァノヌド電極同士で接続され、 互いに逆極性で盎列接続されおいるこ ずになる。
なお䞊述した実斜䟋では、 金属局 7 2 a , , 7 4 a ,  8 0 ず透明導 電局 7 2 a 2 , 7 4 a 2 , 8 2 , 8 4 ずを異なる圢状にしおいるが、 同 —圢状にしおもよい。
たた、 䞊述した実斜䟋では、 補造工皋の簡玠化などの理由から、 フォ トダむオヌド 7 2及びブロッキングダむオヌド 7 4を構成するそれぞれ の䞋郚電極 7 2 a , 7 4 a、 半導䜓局 7 2 b , 7 4 b及び䞊郚電極 7 2 c , 7 4 cは、 それぞれ同時に堆積されたもので、 それぞれ同じ材料か ら構成されおいる。 しかしながら、 このフォ トダむオヌド 7 2を構成す る䞊郚電極 7 2 cは透明でなければならないが、 プロッキングダむォ䞀 ド 7 4を構成する䞊郚電極 7 4 cは透明でなくおもよい。 たた、 フォ ト ダむォヌド 7 2を構成する䞋郚電極 7 2 aは、 金属局ず透明導電局ずか ら構成されおいなくおもよく、 少なく ずもブロッキングダむオヌド ス ィツチング玠子 7 4を構成する䞋郚電極 7 4 aが、 金属局 7 4 a , ず 透明導電局 7 4 a 2 ずから構成されおいればよい。 芁するに本発明は、 スィツチング玠子を構成する半導䜓局に透明導電局ずの界面を圢成する こずによっお、 スィッチング玠子に生じる逆方向電流を阻止するように すればよいのである。
以䞊、 本発明に係る半導䜓装眮をスィツチング玠子及び光センサ玠子 に適甚した実斜䟋を説明したが、 さらに本発明を原皿読み取り装眮に適 甚しおもよい。 次に、 本発明を原皿読み取り装眮に適甚した実斜䟋を、 図面に基づき詳しく説明する。
第 1 3図及び第 1 4図に瀺すように、 本発明に係る原皿読み取り装眮 9 0は、 ガラスなどから成る基板 1 2䞊に、 光電倉換玠子であるフォ ト ダむオヌド 9 2ず、 スィツチング玠子であるプロッキングダむオヌド 9 4ず、 フォ トダむオヌド 9 2からの電気信号を読み出すためのチダンネ ル配線 C , . C 2. . . . C„ ずが圢成されお構成されおいる。 ここでば、 フ ォ トダむオヌド 9 2ずブロッキングダむオヌド 9 4ずにより光センサ玠 子が構成されおいる。
これらフォ トダむオヌド 9 2及びプロッキングダむォ䞀ド 9 4は、 ず もに I T O ( Indi um Tin Oxi de) や Sn02 などから成る透明な䞋郚電極 9 2 a , 9 4 aず、 アモルファスシリコン a-Siなどから成る p i n構造 の半導䜓局 9 2 b , 9 4 bず、 I T Oや Sn02 などから成る透明な䞊郚 電極 9 2 c 9 4 cずが、 順に堆積されお構成されおいる。
これらフォ トダむオヌド 9 2及びプロッキングダィォヌド 9 4は SiO x や SiNx などから成る透明な局間絶瞁膜 9 6により芆われおいお、 こ の局間絶瞁膜 9 6に圢成されたコンタク トホヌル 9 8を介しお接続配線 1 0 0により互いに逆極性で盎列接続されおいる。 すなわち、 フォ トダ ィォヌド 9 2ずブロッキングダむォヌド 9 4 ずはカ゜ヌド電極同士で接 続されおいる。 䞀方、 フォ トダむォヌド 9 2の䞋郚電極 9 2 aは局間絶 瞁膜 9 6に圢成されたコンタク トホヌル 1 0 2を介しおチダンネル配線 C. C2.... C に接続されおいる。 さらに、 これら党䜓は保護膜 1 0 4により芆われおいる。
たた埓来ず同様に、 これらフォ トダむォ䞀ド 9 2及びブロッキングダ ィオヌド 9 4は䞀次元に mx n個配列され、 n個ごずに m個のブロック Β,. B2.... Bm に区分されおいお、 ブロッキングダむオヌド 9 4のァ ノ䞀ド電極はプロック B ,. B2.... Bm 内で共通に接続され、 フォ トダ ィオヌド 9 2のァノ䞀ド電極はチダンネル配線 C,. C2.... Cn によ぀ おブロック B ,. B2.... Bm 間で盞察的に同䞀䜍眮にあるもの同士で共 通に接続されおいる。
ここで、 この原皿読み取り装眮 9 0の補造方法は、 前述の光センサ玠 子の補造方法ず同様に、 たず基板 1 2䞊に I TOや Sn02 などの透明導 電膜を堆積した埌、 この䞊に、 アモルファスシリコン膜を p型、 i型、 n型の順に連続的に堆積し、 曎にこの䞊に、 I T0や Sn02 などの透明 導電膜を堆積する。 この最䞊局の透明導電膜の膜厚は数癟〜数千 A皋床 が奜たしいが、 アモルファスシリコン膜の性胜や透明導電膜の特性など を考慮しお適宜決定されるものである。
次いで、 最䞊局の透明導電膜ず 3局から成るアモルファスシリ コン膜 ずをフォ トリ゜グラフィ法などによっおパタヌン化した埌、 さらに最䞋 局の透明導電膜もフォ トリ゜グラフィ法などによっおパタヌン化するこ ずによっおフォ トダむォ䞀 ド 9 2 ずプロッ.キングダむォヌド 9 4 ずを圢 成する。
次に、 これらフォ トダむオヌ ド 9 2 ずブロッキングダむオヌ ド 9 4の 䞊に、 SiOx や SiNx などを堆積し、 これをフォ トリ ゜グラフィ法など によっお所定圢状にパタヌン化しお局間絶瞁膜 9 6を圢成する。 すなわ ち、 フォ トダむォヌド 9 2 ずプロッキングダむォヌ ド 9 4の䞊にはコン タク トホヌル 9 8を、 䞋郚電極 9 2 aの䞊にはコン倕ク トホヌル 1 0 2 を圢成するずずもに、 䞋郚電極 9 4 a䞊の取出電極 1 0 6を圢成する領 域に぀いおは局間絶瞁膜 9 6を陀去するのである。
さらにこれらの䞊に、 真空蒞着法やスパッ倕リ ング法などによっお Cr, Ni, Pd, Ti Mo, Ta Alなどの金属を単局又は倚局に堆積し、 これをフ ォ ト リ ゜グラフィ法などによっお所定圢状にパタヌン化するこずによ぀ お、 接続配線 1 0 0 ずチャンネル配線 Cし C2.... C„ ず取出電極 1 0 6ずを圢成する。 これにより、 䞊郚電極 9 2 c, 9 4 c ず接続配線 1 0 0 ずがコンタク トホヌル 9 8を介しお電気的に接続されるずずもに、 例 郚電極 9 2 aずチャンネル配線 C C2.... C„ ずがコンタク トホヌル 1 0 2を介しお電気的に接続されるこずになる。 なお、 これらの材料は 電気的接続が可胜であれば金属でなくおもよいなど、 特に限定されるも のではない。
最埌にこれら党䜓に、 プラズマ CVD法 スパッタリ ング法などによ ぀お酞化シリコン 窒化シリ コン 酞化タンタルなどを堆積し、 これを フォ トリ ゜グラフィ法によっお所定圢状にパタヌン化するこずによっお、 取出電極 1 0 6 ずチャンネル配線 C ,. C2.... C„ の取出電極 図瀺し ない 以倖の党領域を芆うように保護膜 1 0 4を圢成する。 この保護膜 1 0 4はフォ トダむオヌド 9 2 ブロッキングダむオヌ ド 9 4 チャン ネル配線 C】. C2.... C„ などを湿気ゃキズから保護するためのもので あ o この原皿読み取り装眮 9 0によるず、 スィッチング玠子であるプロッ キングダむォ䞀ド 9 4の䞋郚電極 9 4 aが透明導電局から構成されおい るため、 半導䜓局 9 4 bず䞋郚電極 9 4 aずの接合郚に界面が圢成され おいる。 この界面には、 電䜍障壁や、 透明導電局を構成する䞋郚電極 9 4 aの物質が半導䜓局 9 4 bに拡散しお生じたトラップ準䜍などのバリ ァが圢成されおいるず考えられる。 したがっお、 ブロック Β , . B 2. . . . B ra が読出状態から蓄積状態に切り換わった盎埌に流れる逆方向電流 Ir
Ir2. . . . Irn のほずんどは、 このバリアによっお阻止されるず考えら れ、 逆方向電流 I , lr2. . . . Ir„ は 1 (T5〜 l 0 秒のオヌダ䞀で収束 させられ、 か぀、 そのピヌク倀も小さくなる。 これにより、 ブロッキン グダィォ䞀ド 1 2 0のスィツチング速床は向䞊させられ、 反転残像は倧 幅に䜎枛される。 よっお、 正確な信号出力が埗られるこずは勿論、 信号 読み出し速床をより速めるこずも可胜である。 さらに、 反転残像は十分 に䜎枛されおいるため、 䜎照床䞋で原皿を読み取らせた堎合でも正確な 信号出力を確保するこずができ、 消費電力の䜎枛などを図るこずもでき る。 なお、 前述ず同様に、 スむッチング玠子であるブロッキングダむォ ―ド 9 4の䞋郚電極 9 4 aが透明導電局から構成されおいるため、 呚蟺 からの挏光がプロッキングダむォヌド 9 4の半導䜓局 9 4 bに入射する こずにより再結合準䜍が増加しお再結合速床が速くなるこずも原因ず考 えられる。
次に、 このような効果を確認するため、 本発明に係る原皿読み取り装 眮の実斜䟋ず、 埓来の原皿読み取り装眮の比范䟋ずを䜜補しお比范実隓 を行なったので、 以䞋これに぀いお説明する。
実斜䟋 1
たず、 本発明に係る原皿読み取り装眮は次に瀺す方法によっお䜜補し た。
基板 1 2にはコ䞀ニング瀟補の無アル力リガラス # 7 0 5 9 ) を甚 レ、、 たずこの基板 1 2䞊に D Cスパッ倕リ ング法によっお 1 2 0 0 A厚 の I TO膜を堆積した。 すなわち、 基板 1 2をチダンバ䞀内にセッ トし、 そのチャンバ䞀内を 1 0— 5Torr以䞋たで排気した埌、 その基板 1 2を 1 0 0〜 2 5 0おに保持し、 圧力 0. 1〜 1. 0 P a、 D C電力 0. 1〜 1. 0 W/cm2 の䞋で、 アルゎンガスず酞玠ガスずを䞀定の割合で導 入するこずによっお、 基板 1 2䞊に I TO膜を堆積した。 さらにこの䞊 に、 プラズマ CVD法により、 5 0〜3 0 0 A厚の p型アモルファスシ リ コン膜ず、 7 0 0 0〜 1 2 0 0 0 A厚の i型アモルファスシリコン膜 ず、 5 0〜3 0 0 A厚の n型アモルファスシリ コン膜ずを順番に堆積し た。 そしお再床この䞊に、 前述した I TO膜ず同じ方法で 6 0 0 A厚の .1 TO膜を堆積した。
次いで、 最䞊局の I TO膜ず 3局から成るアモルファスシリ コン膜ず をフォ トリ゜グラフィ法によっおパタヌン化し、 䞊郚電極 9 2 c, 9 4 · cず半導䜓局 9 2 b, 9 4 bずを圢成した。 すなわち、 最䞊局の I TO 膜䞊にレゞスト液を塗垃し、 プリべ䞀クをした埌、 所定のパタヌンが刻 たれたマスクを甚いお露光を行ない、 さらに珟像及びボス卜べ䞀クを行 なった。 そしお、 塩酞ず硝酞の混合液によっお I TO膜を゚ッチングし た埌、 平行平板型の゚ッチング装眮を甚いおアモルファスシリコン膜を ゚ッチングした。 ここでは、 チャンバ䞀内を 1 0 -3Torr以䞋たで排気し た埌、 CF4 ガスず 02 ガスを導入し、 圧力を 5. 0 P aに保持しながら 1 3. 5 6MHz の高呚波電源を甚いお電極に 0. 1〜0. 7 W/ c m 2 の電力を䟛絊し、 アモルファスシリコン膜を゚ッチングした。 そしおパ タヌニングに甚いたレゞストを陀去した埌、 前述した最䞊局の I TO膜 ず同様に、 最䞋局の I TO膜もフォ トリ゜グラフィ法によっおパタヌン 化し、 䞋郚電極 9 2 a, 9 4 aを圢成した。
なお、 フォ トダむオヌド 9 2及びブロッキングダむォヌド 9 4の数は それぞれ 1 7 2 8個ずし、 これらを 3 2個ごずに 5 6個のブロックに区 分した。 たた第 1 4図に瀺すように、 フォ トダむオヌド 9 2のサむズは 1 0 5 zm X 1 2 5〃mずし、 ブ□ッキングダむォヌド 9 4のサむズは 3 3 mx 3 3 zmずした。
次に、 これらフォ トダむオヌド 9 2ずブロッキングダむオヌド 9 4の 䞊に、 プラズマ C VD法によっお 1. 5〃m厚のシリコン酞化膜を堆積 した。 すなわち、 チャンバ䞀内を 1 0— 2Torr以䞋たで排気した埌、 基板 1 2を所定枩床に加熱保持し、 シランガス 2 0〜6 0 seemず、 亜酞化窒 玠ガス 1 5 0〜3 0 O sccmを導入し、 0. 3〜1. 2Torrの圧力に保持 した ここで、 必芁に応じお窒玠ガスを導入するこずもある。  。 その 埌、 圧力が安定するのを埅っお、 1 3. 5 6 MH zの高呚波電源を甚い お基板 1 2ず察面する電極に 0. 0 1〜0. 5W/cm2 の電力を䟛絊 しおシリコン酞化膜を堆積した。 次いで、 フォ トリ゜グラフィ法によ぀ お所定圢状にパタヌン化しお局間絶瞁膜 9 6を圢成した。 ここでの゚ツ チングには平行平板型のェッチング装眮を甚いた。
さらにこれらの䞊に、 スパッ倕リング法によっお Crず A1の 2局を堆積 し、 フォ トリ゜グラフィ法によっお所定圢状にパタヌン化しお、 接続配. 線 1 0 0ずチャンネル配線 C ,. C2.... Cn ず取出電極 1 0 6 ずを圢成 した。 ここで、 Crの膜厚は 5 0 0 A厚ずし、 A1の膜厚は 1. 5 ずし た。 たた、 A1の゚ッチングは、 燐酞、 塩酞、 硝酞及び酢酞の混合液で行 ない、 Crの゚ッチングは硝酞第 2セリゥムアンモニゥムで行なった。
最埌にこれら党䜓に、 プラズマ CVD法によっお 5 0 0 0 A厚のシリ コン窒化膜を堆積した。 すなわち、 チャンバ䞀内を 1 0 _2Torr以䞋たで 排気した埌、 基板 1 2を所定枩床に加熱保持し、 シランガス 2 0〜 6 0 sccmず、 アンモニアガス 1 5 0〜 3 0 0 sccmを導入し、 0. 3〜1.
Torrの圧力に保持した ここで、 必芁に応じお氎玠ガスや窒玠ガスを導 入するこずもある。  。 その埌、 圧力が安定するのを埅っお、 1 3. 5 6 MH zの高呚波電源を甚いお基板 1 2ず察向する電極に 0. 0 1〜 0. 5WZcm2 の電力を䟛絊しお、 シリコン窒化膜を堆積した。 次いで、 フォ トリ゜グラフィ法によっお所定圢状にパタヌン化しお、 保護膜 1 0 4を圢成した。 ここでの゚ッチングにも平行平板型の゚ッチング装眮を 甚いた。
比范䟋 1
䞀方、 埓来の原皿読み取り装眮の比范䟋ずしおは、 前述した実斜䟋 1 ず䞋郚電極 9 2 a, 9 4 aの材料のみ異なるものを䜜補した。 すなわち、 前述した I TO膜に代えお、 1 5 0 0 ~ 2 0 0 0人厚のクロム膜をスパ ッ倕リ ング法によっお堆積し、 これをフォ トリ゜グラフィ法によっおパ タヌン化するこずによっお、 䞍透明な䞋郚電極 9 2 a, 9 4 aを圢成し た。
次に、 これらの実斜䟋 1 ず比范䟋 1 ずに駆動回路ず信号凊理回路ずを 接続し、 クロックパルスの呚波数を 5 0 0 KH z、 読み取り速床を 5 m sec Zlineずしお、 癜から黒に倉化する原皿を 2 0ルクスの照床で照明 しお読み取らせた。 この結果、 信号凊理回路からは第 1 5図に瀺すよう な出力電圧 Vout が埗られた。 なお本図においお、 実線は実斜䟋の出力 電圧 Vout を瀺し、 点線は比范䟋の出力電圧 Vout を瀺す。
このように、 癜を読み取った盎埌の出力電圧 Vout には反転残像 Vr が珟れ、 これが癜を読み取った盎埌に読み取った黒は通垞の黒よりも黒 くなる原因ずなっおいる。 しかし、 実斜䟋 1の反転残像 Vr は比范䟋 1 の反転残像 Vr よりも小さくなり、 その収束時間も短くな぀た。 その結 果をたずめたものを第 1衚に瀺す。 ここでは、 癜に盞圓する出力電圧 V out 〖た 1 6 0〜 1 8 0 mVであった。 第 1 è¡š
Figure imgf000033_0001
以䞊、 本発明に係る原皿読み取り装眮の䞀実斜䟋を詳述したが、 本発 明は䞊述した実斜䟋に限定されるこずなく、 その他の態様でも実斜し埗 るものである。
たずえば䞊述した実斜䟋では、 フォ トダむォ䞀ド 9 2を構成する䞊郚 電極 9 2 cず、 ブロッキングダむオヌド 9 4を構成する䞊郚電極 9 4 c ずが接続配線 1 0 0によっお接続されおいるが、 第 1 6図に瀺すように、 フォ トダむオヌド 9 2を構成する䞋郚電極 1 0 8ず、 ブロッキングダむ オヌド 9 4を構成する䞋郚電極 1 0 8ずが共通になっおいお、 この䞋郚 電極 1 0 8によっおフォ トダむオヌド 9 2ずブロッキングダむオヌド 9 4ずが接続されお成る原皿読み取り装眮 1 1 0でもよい。 この堎合、 例 郚電極 1 0 8は I T Oなどから圢成される。 たた、 フォ トダむオヌド 9 2の䞊郚電極 9 2 cは局間絶瞁膜 9 6に圢成されたコンタク トホヌル 9 8を介しお匕出配線 1 1 2によっお取り出し、 䞔぀コンタク トホヌル 1 0 2を介しおチャンネル配線 C C 2. . . . C„ に接続し、 たた、 ブロッ キングダむオヌド 9 4の䞊郚電極 9 4 cはコンタク トホヌル 9 8を介し お匕出配線 1 1 4によっお倖郚に取り出しお構成される。 本䟋では、 フ ォ トダむオヌド 9 2ずブロッキングダむオヌド 9 4 ずはァノ䞀ド電極同 士で接続され、 互いに逆極性で盎列接続されおいるこずになる。
たた䞊述した実斜䟋では、 プロッキングダむォヌド 9 4のアノヌド電 極又は力゜䞀ド電極がプロック B , . B 2. . . . B m 内で共通に接続され、 フォ トダむオヌ ド 9 2のァノ䞀ド電極又は力゜䞀 ド電極がチャンネル配 線 d . C s . . . . C n によっおブロック B B 2. . . . B m 間で盞察的に同 䞀䜍眮にあるもの同士で接続されおいるが、 フォ トダむォヌドずブ口ッ キングダむォヌドの配眮を逆にしお、 フォ トダむォヌドのァノヌド電極 又は力゜䞀ド電極をプロック内で共通に接続し、 プロッキングダむォヌ ドのァノヌド電極又は力゜ヌド電極をチダンネル配線によっおプロック 間で盞察的に同䞀䜍眮にあるもの同士で接続したものでもよい。 すなわ ち、 フォ トダむオヌド 光電倉換玠子 ずプロッキングダむォヌド ス ィツチング玠子 ずから構成される光センサ玠子が䞀次元に耇数配列さ れ、 䞀定個数ごずに耇数のブロックに区分されおいお、 これら光センサ 玠子のいずれか䞀方がプロック内で共通に接続され、 圓該他方がチャン ネル配線によっおプロック間で盞察的に同䞀䜍眮にあるもの同士で共通 に接続されおいればよいのである。
たた䞊述した実斜䟋では、 補造工皋の簡玠化などの理由から、 フォ ト ダむオヌド 9 2及びブロッキングダむォ䞀ド 9 4を構成するそれぞれの 䞋郚電極 9 2 a , 9 4 a、 半導䜓局 9 2 b , 9 4 b及び䞊郚電極 9 2 c , 9 4 cはそれぞれ同時に堆積されたものであるため、 それぞれは同じ材 料から構成されおいるが、 フォ トダむオヌド 9 2を構成する䞊郚電極 9 2 cは透明でなければならないが、 ブロッキングダむォ䞀ド 9 4を構成 する䞊郚電極 9 4 cは透明でなくおもよい。 たた、 フォ トダむオヌド 9 2を構成する䞋郚電極 9 2 aも透明でなくおもよく、 少なく ずもブロッ キングダむォヌド スィツチング玠子 9 4を構成する䞋郚電極 9 4 a が透明であればよい。
以䞊、 本発明に係る半導䜓装眮である原皿読み取り装眮を、 それを構 成するスィツチング玠子であるプロッキングダむォ䞀ド 9 4の䞋郚電極 を少なく ずも透明導電局により構成した実斜䟋を説明したが、 本発明に 係る原皿読み取り装眮においおは、 少なく ずもスィツチング玠子を構成 する䞋郚電極が、 1局以䞊の金属局ずその金属局の䞊に堆積される透明 導電局ずから構成されおいおもよい。 次に、 かかる構成の原皿読み取り 装眮の実斜䟋を図面に基づき詳しく説明する。
第 1 7図及び前述の第 1 4図に瀺すように、 本発明に係る原皿読み取 り装眮 1 1 6はガラスなどから成る基板 1 2䞊に、 光電倉換玠子である フォ トダむオヌド 1 1 8ず、 スィツチング玠子であるプロッキングダむ オヌド 1 2 0ず、 フォ トダむオヌド 1 1 8からの電気信号を読み出すた めのチャンネル配線 C,. C2.... C ずが圢成されお構成されおいる。 ここでは、 フォ トダむオヌド 1 1 8ずブロッキングダむオヌド 1 2 0ず により光センサ玠子が構成されおいる。
これらフォ トダむオヌド 1 1 8及びプロッキングダむオヌド 1 2 0は、 ずもに二局構造の䞋郚電極 1 1 8 a, 1 2 0 aず、 ァモルファスシリコ ンなどから成る p i n構造の半導䜓局 1 1 8 b, 1 2 0 bず、 I TO (Indium Tin Oxide) などから成る透明な䞊郚電極 1 1 8 c, 1 2 0 c ずが順に堆積されお構成されおいる。 これら䞋郚電極 1 1 8 a, 1 2 0 aは、 Cr, Ni, Pd, Ti, Mo, Ta, Alなどから成る金属局 1 1 8 a , , 1 2 0 a , ず、 I TO, Sn02 , Ti02 などから成る透明導電局 1 1 8 a 2 , 1 2 0 a 2 ずから構成されおいる。
たた、 フォ トダむオヌド 1 1 8及びブロッキングダむオヌド 1 2 0は 前述の実碓䟋ず同様に、 透明な局間絶瞁膜 9 6により芆われおいお、 こ の局間絶瞁膜 9 6に圢成されたコンタク トホヌル 9 8を介しお接続配線 1 0 0により互いに逆極性で盎列接続されおいる。 䞀方、 フォ トダむォ ヌド 1 1 8の䞋郚電極 1 1 8 aは局間絶瞁膜 9 6に圢成されたコンタク トホヌル 1 0 2を介しおチャンネル配線 C C2.... C„ に接続され、 さらに、 これら党䜓は保護膜 1 0 4により芆われお構成されおいる。 た た、 その他の構成も前述の実斜䟋 同様に構成されおいる。
ここで、 この原皿読み取り装眮 1 1 6の補造方法の䞀䟋を前述ずは異 なる点を䞻ずしお簡単に説明する。
たず基板 1 2䞊に、 電子ビヌムや抵抗加熱による真空蒞着法、 あるい は D Cや R Fによるスパッタリング法などによっお、 Cr, Ni, Pd, Ti, Mo, Ta, Alなどの金属膜を堆積する。 次いでこの䞊に、 真空蒞着法ゃス パッタリング法などによっお I T Oや Sn02 などの透明導電膜を堆積す る。 さらにこの䞊に、 アモルファスシリコン膜を p型、 i型、 n型の順 に連続的に堆積し、 曎にこの䞊に、 透明導電膜を堆積する。 なお、 金属 膜及び透明導電膜の膜厚は数癟〜数千 A皋床が奜たしいが、 これらの膜 の特性や、 アモルファスシリコン膜の性胜などを考慮しお適宜決定され るものである。 次いで、 フォ トリ゜グラフィ法などによっお、 䞊局の透 明導電膜ず、 3局から成るアモルファスシリコン膜ず、 䞋局の透明導電 膜ずを所定圢状にパタヌン化した埌、 金属膜を別の所定圢状にパタヌン 化するこずによっお、 フォ トダむオヌド 1 1 8ずブロッキングダむォ䞀 ド 1 2 0を圢成する。
次いで、 これらフォ トダむオヌド 1 1 8 ずブロッキングダむオヌド 1 2 0の䞊に、 垞法により Si Ox や SiNx などを堆積した埌、 これを所定 圢状にパタヌン化するこずによっお局間絶瞁膜 9 6を圢成する。 このず き、 フォ トダむオヌド 1 1 8、 ブロッキングダむオヌド 1 2 0及び金属 å±€ 1 1 8 a , 䞊の所定䜍眮にはコンタク トホヌル 9 8 1 0 2を圢成す るずずもに、 金属局 1 2 0 a , 䞊の取出電極 1 0 6を圢成する領域に぀ いおは局間絶瞁膜 9 6を陀去する。
さらにこれらの䞊に、 垞法によっお金属を単局又は倚局に堆積した埌、 これを所定圢状にパタヌン化するこずによっお、 接続配線 1 0 0 ずチダ ンネル配線 C , . C 2. . . . C„ ず取出電極 1 0 6ずを圢成する。 これによ り、 䞊郚電極 1 1 8 c 1 2 0 c同士が接続配線 1 0 0により電気的に 接続され、 金属局 1 1 .8 a , ずチダンネル配線 C C 2. . . . C„ ず 電 気的に接続されるこずになる。 なお、 これらの 料は電気的接続が可胜 であれば金属でなくおもよく、 特に限定されるものではない。 最埌にこ れら党䜓に、 酞化シリコン 窒化シリコン 酞化タンタルなどを堆積し た埌、 これを所定圢状にパタヌン化するこずによっお、 取出電極 1 0 0 ずチダンネル配線 C】. C2.... c „ の取出電極 図瀺しない 以倖の党 領域を芆うように保護膜 1 0 4を圢成する。
ここでは、 金属膜ず透明導電膜ずをブランケッ ト状態で堆積した埌、 アモルファスシリコン膜を堆積しおいる力、 このアモルファスシリ コン 膜を堆積する前に、 透明導電膜だけを先にパタヌン化しお透明導電局 1 1 8 a 2 , 1 2 0 a 2 を圢成しおおいおもよい。 この堎合は、 䞊郚電極 1 1 8 c, 1 2 0 cず半導䜓局 1 1 8 b, 1 2 0 bずを圢成した埌、 ブ ランケッ ト状態の金属膜をパタヌン化しお金属局 1 1 8 a , , 1 2 0 a . を圢成すれば、 前述した原皿読み取り装眮 1 1 6ず同じ構成ずなる。 たた、 金属局ず透明導電局ずの堆積は真空を砎らずに連続的に行なっお もよいし、 䞀床、 真空を砎っお䞍連続的に行なっおもよい。 さらにここ では、 䞻ずしおフォ トリ゜グラフィ法によっおパタヌン化する方法を䟋 瀺したが、 マスク法などによっお最初から䞍必芁な郚分には膜が堆積さ れないようにしお圢成しおもよく、 その補造方法は䜕ら限定されるもの ではない。
この原皿読み取り装眮 1 1 6では、 䞋郚電極 1 2 0 aが金属局 1 2 0 a ず透明導電局 1 2 0 a2 ずから構成されおいるため、 半導䜓局 1 2 0 bず透明導電局 1 2 0 a 2 の接合郚に界面が圢成されおいる。 この界 面には、 電䜍障壁や、 透明導電局 1 2 0 a 2 を構成する物質が半導䜓局 1 2 0 bに拡散しお生じたトラップ準䜍などのバリァが圢成されおいる ず考えられる。 したがっお、 前述の原皿読み取り装眮 9 0ず同様に䜜動 させられるものず考えられ、 その結果、 同様の効果が埗られる。
このような効果を確認するため、 本実斜䟋に係る原皿読み取り装眮を 䜜補しお前述の比范䟋 1 ず比范実隓を行なった。 実斜䟋 2
たず、 本実斜䟋に係る原皿読み取り装眮は次に瀺す方法によっお䜜補 した。
基板 1 2にはコ䞀二ング瀟補の無アル力リガラス # 7 0 5 9 ) を甚 レ、、 たずこの基板 1 2䞊に DCスパッ倕リング法によっお 1 5 0 0〜2 0 0 0 A厚のクロム膜を堆積し、 さらに 6 0 0 A厚の I TO膜を堆積し た。 具䜓的には、 基板 1 2をチダンバ䞀内にセッ トし、 そのチダンバヌ 内を 1 0 _5Torr以䞋たで排気した埌、 その基板 1 2を 1 0 0〜 2 5 0 °C に保持し、 圧力 0. 1〜し 0 P a、 D C電力 0. 1〜 1. OW/c m 2 の䞋で、 アルゎンガスず酞玠ガスずを䞀定の割合で導入するこずによ ぀お、 クロム膜ず I TO膜ずを順番に堆積した。 さらにこの䞊に、 実斜 䟋 1 ず同様に、 アモルファスシリコン膜を p型、 i型、 n型の順番に堆 積し、 曎にこの䞊に、 I TO膜を堆積した。
次いで実斜䟋 1 ず同様に、 䞊局の I TO膜ず、 3局から成るァモルフ ァスシリコン膜ず、 䞋局の I TO膜ずを所定圢状にパタヌン化し、 侊郹 電極 1 1 8 c, 1 2 0 cず、 半導䜓局 1 1 8 b 1 2 0 bず、 䞋郚電極 1 1 8 a, 1 2 0 aの䞀郚である透明導電局 1 1 8 a 2 , 1 2 0 a 2 ず を圢成した。 なお、 䞋郚電極 1 1 8 a, 1 2 0 aの䞀郚である透明導電 å±€ 1 1 8 a 2 , 1 2 0 a 2 は、 䞊郚電極 1 1 8 c, 1 2 0 c及び半導䜓 å±€ 1 1 8 b, 1 2 0 bのパタヌニングに甚いたレゞストにより、 塩酞ず 硝酞の混合液によっお䞋局の I TO膜を゚ッチングしお圢成した。 次い で、 パタヌニングに甚いたレゞストを陀去した埌、 フォ トリ゜グラフィ 法によっおクロム膜を所定圢状にパタヌン化し、 䞋郚電極 1 1 8 a, 1 2 0 aの䞀郚である金属局 1 1 8 a ,  1 2 0 a , を圢成した。 なお、 クロム膜の゚ッチングには硝酞第 2セリゥムアンモニゥムを甚いた。 このようにしおフォ トダむオヌド 1 1 8ずブロッキングダむオヌド 1 2 0ずを実斜䟋 1 ず同じ個数、 構成で、 䞔぀同じ倧きさで圢成した。 そ の埌、 実斜䟋 1 ず同様にしお、 局間絶瞁膜 9 6、 接続配線 1 0 0、 保護 膜 1 0 4を圢成し、 原皿読み取り装眮を䜜補した。
次に、 この実斜䟋 2で埗られた原皿読み取り装眮ず、 前述の比范䟋 1 で埗られた原皿読み取り装眮に駆動回路ず信号凊理回路ずを接続し、 ク 口ックパルスの呚波数を 5 0 0 KH z、 読み取り速床を 5 msec /line ずしお、 癜から黒に倉化する原皿を 2 0ルクスの照床で照明しお読み取 らせた。 この結果、 信号凊理回路からは前述の第 1 5図に瀺すような出 力電圧 Vout が埗られた。 このように、 癜を読み取った盎埌の出力電圧 Vout には反転残像 Vr が珟れ、 これが癜を読み取った盎埌に読み取぀ た黒は通垞の黒よりも黒くなる原因ずなっおいる。 しかし、 実斜䟋の反 転残像 Vr は比范䟋の反転残像 Vr よりも小さくなり、 その収束時間も 短くな぀た。 その結果をたずめたものを第 1衚に瀺す。 ここでは、 癜に 盞圓する出力電圧 Vout は 1 6 0〜 1 8 O mVであった。 次に、 本発明に係る原皿読み取り装眮は、 たずえば䞊述した実斜䟋で は、 フォ トダむオヌド 1 1 8を構成する䞊郚電極 1 1 8 cず、 ブロッキ ングダィォ䞀ド 1 2 0を構成する䞊郚電極 1 2 0 cずが接続配線 1 0 0 によっお接続されおいるが、 第 1 8図に瀺すように、 フォ トダむオヌド 1 1 8を構成する䞋郚電極 1 2 2ず、 プロッキングダむォヌド 1 2 0を 構成する䞋郚電極 1 2 2ずが共通になっおいお、 この䞋郚電極 1 2 2に よっおフォ トダむオヌド 1 1 8ずプロッキングダむォ䞀ド 1 2 0どが接 続されお成る原皿読み取り装眮 1 2 4でもよい。 この堎合は、 金属局 1 2 6ず透明導電局 1 2 8ずを順に堆積しお䞋郚電極 1 2 2を構成し、 半 導䜓局 1 1 8 b, 1 2 0 bず透明導電局 1 2 8ずの界面が圢成されるよ うに構成される。 たた、 フォ トダむオヌド 1 1 8の䞊郚電極 1 1 8 cは コンタク トホヌル 9 8を介しお匕出配線 1 3 0によっお取り出しおコン タク トホヌル 1 0 2を介しおチャンネル配線 C ,. C2.... C„ に接続し、 䞀方、 ブロッキングダむオヌド 1 2 0の䞊郚電極 1 2 0 cはコンタク ト ホヌル 9 8を介しお匕出配線 1 3 2によっお倖郚に取り出すように構成 される。 本䟋では、 フォ トダむオヌド 1 1 8ずプロッキングダむォヌド 1 2 0ずはアノヌド電極同士で接続され、 互いに逆極性で盎列接続され おいるこずになる。
なお䞊述の第 1 7図又は第 1 8図に瀺す実斜䟋では、 金属局 1 1 8 a 1 , 1 2 0 a , ず透明導電局 1 1 8 a 2 , 1 2 0 a 2 ずを、 あるいは金 属局 1 2 6ず透明導電局 1 2 8ずを異なる圢状にしおいるが、 同䞀圢状 にしおもよい。
たた䞊述した実斜䟋では、 プロッキングダむォヌド 1 2 0のアノヌド 電極又は力゜䞀ド電極がプロック Bし B2.... Bm 内で共通に接続され、 フォ トダむオヌド 1 1 8のァノヌド電極又は力゜ヌド電極がチダンネル 配線 d. Cs.... Cn によっおブロック Β,. B2.... Bm 間で盞察的に 同䞀䜍眮にあるもの同士で接続されおいるが、 フォ トダむオヌドずプロ ッキングダむォヌドの配眮を逆にしお、 フォ トダむォ䞀ドのァノヌド電 極又は力゜ヌド電極をプロック内で共通に接続し、 プロッキングダむォ —ドのァノ䞀ド電極又は力゜ヌド電極をチダンネル配線によっおプロッ ク間で盞察的に同䞀䜍眮にあるもの同士で接続したものでもよい。 すな わち、 フォ トダむオヌド 光電倉換玠子 ずプロッキングダむォヌド (スィツチング玠子 ずから構成される光センサ玠子が䞀次元に耇数配 列され、 䞀定個数ごずに耇数のブロックに区分されおいお、 これら光セ ンサ玠子のいずれか䞀方がプロック内で共通に接続され、 圓該他方がチ ャンネル配線によっおブロック間で盞察的に同䞀䜍眮にあるもの同士で 共通に接続されおいればよいのである。
さらに䞊述した実斜䟋では、 補造工皋の簡玠化などの理由から、 フォ トダむオヌド 1 1 8及びプロッキングダむォヌド 1 2 0を構成するそれ ぞれの䞋郚 Ÿ極 1 1 8 a, 1 2 0 a、 半導䜓局 1 1 8 b, 1 2 O b及び 䞊郚電極 1 1 8 c , 1 2 0 cは、 それぞれ同時に堆積ざれたもので、 そ れぞれ同じ材料から構成されおいるが、 フォ トダむォ䞀ド 1 1 8を構成 する䞊郚電極 1 1 8 cは透明でなければならないが、 ブロッキングダむ オヌド 1 2 0を構成する䞊郚電極 1 2 0 cは透明でなくおもよい。 たた、 フォ トダむオヌド 1 1 8を構成する䞋郚電極 1 1 8 aは、 金属局ず透明 導電局ずから構成されおいなくおもよく、 少なく ずもブロッキングダむ ォ䞀ド スィツチング玠子 1 2 0を構成する䞋郚電極 1 2 0 a力、 金 属局 1 2 0 a , ず透明導電局 1 2 0 a 2 ずから構成されおいればよい。 すなわち、 本発明は、 スむッチング玠子を構成する半導䜓局に透明導電 局ずの界面を圢成するこずによっおスィッチング玠子に生じる逆方向電 流を阻止するようにすればよいのである。 なお、 金属局は 1局でもよい が、 2局以䞊でもよい。 ―
以䞊、 本発明に係る半導䜓装眮はいずれも基板 1 2偎から䞻ずしお p i nの順に積局されおいるが、 これずは逆に n i pの順に積局され、 n i P構造にされおいおもよい。 なお、 透明導電局により構成された䞋郚 電極又は䞊郚電極ず半導䜓局の P局ずが接しお構成されおいるのが奜た . しい。 たた、 䞊述した p i n型以倖に、 n i型、 p i型、 p n型、 M I S型、 ヘテロ接合型、 ホモ接合型、 ショ ッ トキヌバリア䞀型あるいはこ れらを組み合わせた型などに単局又は倚局に堆積したものでもよい。 さ らに、 半導䜓局を構成するアモルファスシリコンずしおは、 氎玠化ァモ ルファスシリコン a-Si :H、 氎玠化ァモルファスシリコンカ䞀バむ ド a-Si C :H 、 アモルファスシリコンナむ トラむ ドなどの他、 単なるァモルファ スシリコン a-Siなどが奜たしいが、 シリコンず炭玠、 ゲルマニりム、 ス ズなどの他の元玠ずの合金から成るアモルファスシリコン系半導䜓の非 晶質あるいは埮結晶を堆積したものでもよいなど、 これらの構造は䜕ら 限定されるものではない。 さらに、 本発明が適甚される半導䜓局は非晶 質又は埮結晶に限定されるものではなく、 単結晶であっおもよい。 その他、 光電倉換玠子をフォ トダむォヌドのような光起電力型の玠子 でなく、 たずえば光導電型の玠子にしおもよい。 たた、 スむッチング玠 子を T F Tなどにしおもよいなど、 本発明はその䞻旚を逞脱しない範囲 内で圓業者の知識に基づき皮々なる改良、 修正、 倉圢を加えた態様で実 斜し埗るものである。 産業䞊の利甚可胜性
本発明に係るスィツチング機胜を有する半導䜓玠子から成る半導䜓装 眮は䞋郚電極及び䞊郚電極のうち少なく ずもいずれか䞀方が透明導電局 で構成されるこずにより、 半導䜓局ず透明導電局ずの界面が圢成される ため、 逆方向電流はこの界面に圢成きれたバリアによっお急速に収束さ せられ、 か぀、 そのピヌク倀も小さくなる。 このため、 スむッチング速 床が倧幅に向䞊させられるこずになる。 なお、 呚蟺から挏れおきた光が 䞋郚電極や䞊郚電極を透過しお半導䜓局に入射し、 逆方向電流が急速に 収束させられ、 か぀、 そのピヌク倀も小さくなるずも考えられる。 次に、 本発明に係る半導䜓装眮である光電倉換玠子ずスィツチング機 胜を有する半導䜓玠子ずから成る光センサ玠子は、 少なく ずもスィッチ ング玠子を構成する䞋郚電極及び䞊郚電極のうち少なく ずもいずれか䞀 方が透明導電局で構成されるこずにより、 半導䜓局ず透明導電局ずの界 面が圢成されるため、 逆方向電流はこの界面に圢成されたバリアによ぀ お急速に収束させられ、 か぀、 そのピヌク倀も小さくなる。 このため、 より正確な信号出力が埗られるずずもに、 スィツチング速床も向䞊させ られる。 なお、 呚蟺から挏れおきた光がスむッチング玠子を構成する半 導䜓局に入射し、 逆方向電流が急速に収束させられ、 か぀、 そのピヌク 倀も小さくなるずも考えられる。
曎に、 本発明に係る半導䜓装眮である原皿読み取り装眮は、 少なく ず もスィツチング玠子を構成する䞋郚電極及び䞊郚電極のうち少なく ずも いずれか䞀方が透明導電局で構成されるこずにより、 半導䜓局ず透明導 電局ずの界面が圢成されるため、 逆方向電流はこの界面に圢成されたバ リアによっお急速に収束させられ、 か぀、 そのピヌク倀も小さくなり、 スむッチング玠子のスむッチング速床が向䞊させられる。 このため、 反 転残像は䜎枛させられ、 正確な信号出力を埗るこずができる。 特に、 䜎 照床䞋で原皿を読み取らせる堎合に有利で、 消費電力の䜎枛などを図る こずもできる。 さらに信号読み出し速床を倧幅に速めるこずも可胜であ る。 なお、 呚蟺から挏れおきた光がスむッチング玠子を構成する半導䜓 局に入射し、 逆方向電流が急速に収束させられ、 か぀、 そのピヌク倀も 小さくなり、 その結果、 スむッチング玠子のスむッチング速床が向䞊さ せられるずも考えられる。 このように、 本発明は皮々の優れた効果を奏 するものである。

Claims

請 求 の 範 囲
1 . 䞋郚電極ず、 半導䜓局ず、 䞊郚電極ずが順に積局されお構成される スィツチング機胜を有する半導䜓玠子を 1又は耇数備えた半導䜓装眮に おいお、
前蚘䞋郚電極及び䞊郚電極のうち少なく ずもいずれか䞀方が 1局又は 2局以䞊の導電局から成り、 䞔぀少なく ずも半導䜓局ず接する導電局が 透明導電局から成るこずを特城ずする半導䜓装眮。
2 . 前蚘請求項 1 に蚘茉のスむッチング機胜を有する半導䜓玠子ず、 例 郚電極ず半導䜓局ず䞊郚電極ずが順に積局されお成る光電倉換玠子ずが 盎列接続されお構成される光センサ玠子を 1又は耇数備えたこずを特城 ずする半導䜓装眮。
3 . 前蚘請求項 1に蚘茉のスむッチング機胜を有する半導䜓玠子ず、 例 郚電極ず半導䜓局ず䞊郚電極ずが順に積局されお成る光電倉換玠子ずが 盎列接続されお構成される光センサ玠子が䞀次元に耇数配列され、 䞀定 個数ごずに耇数のプロックに区分されおいるずずもに、
これら光センサ玠子のいずれか䞀方がプロック内で共通に接続され、 圓該他方がチャンネル配線によっお該ブロック間で盞察的に同䞀䜍眮に あるもの同士で共通に接続されおいるこずを特城ずする半導䜓装眮。
4 . 少なく ずも前蚘スむッチング機胜を有する半導䜓玠子を 1又は耇数 備えた半導䜓装眮においお、 該半導䜓玠子の䞋郚電極及び䞊郚電極 う ち少なく ずもいずれか䞀方が透明導電局から成るこずを特城ずする請求 項 1乃至請求項 3のいずれかに蚘茉する半導䜓装眮。
5 . 少なく ずも前蚘スむッチング機胜を有する半導䜓玠子を 1又は耇数 備えた半導䜓装眮においお、 該半導䜓玠子の透明導電局が I T Oから成 るこずを特城ずする請求項 1乃至請求項 4のいずれかに蚘茉の半導䜓装
6 . 少なく ずも前蚘スむッチング機胜を有する半導䜓玠子を 1又は耇数 備えた半導䜓装眮においお、 該半導䜓玠子の半導䜓局のうち、 少なく ず も該透明導電局ず接する半導䜓局が P型半導䜓局であるこずを特城ずす る請求項 1乃至請求項 5のいずれかに蚘茉の半導䜓装眮。
7 . 少なく ずも前蚘スむッチング機胜を有する半導䜓玠子を 1又は耇数 備えた半導䜓装眮においお、 該半導䜓玠子の半導䜓局はプラズマ C V D 法で連続的に堆積された氎玠化アモルファスシリコンから成り、 䞔぀ p i n構造にされおいるこずを特城ずする請求項 1乃至請求項 6のいずれ かに蚘茉の半導䜓装眮。
8 . 前蚘スィツチング機胜を有する半導䜓玠子ず前蚘光電倉換玠子ずは それぞれダむォヌド特性を備え、 互いのカ゜ヌド電極で盎列接続されお いるこずを特城ずする請求項 2乃至請求項 7のいずれかに蚘茉の半導䜓
9 . 前蚘スィツチング機胜を有する半導䜓玠子及び前蚘光電倉換玠子を 構成するそれぞれの䞋郚電極、 半導䜓局及び䞊郚電極は、 それぞれ同時 に堆積されたものであるこずを特城ずする請求項 2乃至請求項 8のいず れかに蚘茉の半導䜓装眮。
1 0 . 前蚘スむッチング機胜を有する半導䜓玠子及び前蚘光電倉換玠子 ずが盎列接続されお構成される光センサ玠子を 1又は耇数備えた半導䜓 装眮においお、 光入射偎ずは反察偎に䜍眮する䞋郚電極及び䞊郚電極の いずれか䞀方が、 少なく ずも半導䜓局ず接しお透明導電局により構成さ れおいるこずを特城ずする請求項 2乃至請求項 9のいずれかに蚘茉の半 導䜓装眮。
PCT/JP1993/000794 1992-06-15 1993-06-14 Semiconductor device WO1993026046A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP19930913518 EP0601200A4 (en) 1992-06-15 1993-06-14 SEMICONDUCTOR ARRANGEMENT.

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP4181852A JPH05347398A (ja) 1992-06-15 1992-06-15 原皿読み取り装眮
JP4/181852 1992-06-15
JP4188718A JPH066514A (ja) 1992-06-22 1992-06-22 スむッチング玠子
JP4/188718 1992-06-22
JP4/197623 1992-06-30
JP4197622A JPH0621425A (ja) 1992-06-30 1992-06-30 原皿読み取り装眮
JP4197624A JPH0621484A (ja) 1992-06-30 1992-06-30 スむッチング玠子
JP4/197622 1992-06-30
JP4197621A JPH0621424A (ja) 1992-06-30 1992-06-30 光センサ玠子
JP4197623A JPH0621426A (ja) 1992-06-30 1992-06-30 光センサ玠子
JP4/197624 1992-06-30
JP4/197621 1992-06-30

Publications (1)

Publication Number Publication Date
WO1993026046A1 true WO1993026046A1 (en) 1993-12-23

Family

ID=27553525

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1993/000794 WO1993026046A1 (en) 1992-06-15 1993-06-14 Semiconductor device

Country Status (1)

Country Link
WO (1) WO1993026046A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203668A (ja) * 1985-03-06 1986-09-09 Fujitsu Ltd むメ−ゞセンサ
JPS6260275A (ja) * 1985-09-10 1987-03-16 Matsushita Electric Ind Co Ltd 光電倉換玠子の補造方法
JPS6259469B2 (ja) * 1979-09-26 1987-12-11 Ricoh Kk
JPS6386973A (ja) * 1986-09-16 1988-04-18 オボニツク・むメヌゞング・システムズ・むンコヌポレむテツド 露光ブロツキング玠子をも぀感光ピクセル
JPH03265171A (ja) * 1990-03-14 1991-11-26 Nippon Steel Corp むメヌゞセンサ及び光電倉換装眮

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6259469B2 (ja) * 1979-09-26 1987-12-11 Ricoh Kk
JPS61203668A (ja) * 1985-03-06 1986-09-09 Fujitsu Ltd むメ−ゞセンサ
JPS6260275A (ja) * 1985-09-10 1987-03-16 Matsushita Electric Ind Co Ltd 光電倉換玠子の補造方法
JPS6386973A (ja) * 1986-09-16 1988-04-18 オボニツク・むメヌゞング・システムズ・むンコヌポレむテツド 露光ブロツキング玠子をも぀感光ピクセル
JPH03265171A (ja) * 1990-03-14 1991-11-26 Nippon Steel Corp むメヌゞセンサ及び光電倉換装眮

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0601200A4 *

Similar Documents

Publication Publication Date Title
JPH0481353B2 (ja)
US20080128697A1 (en) Tfa image sensor with stability-optimized photodiode
US20060223214A1 (en) Optoelectronic component for converting electromagnetic radiation into a intensity-dependent photocurrent
US5130259A (en) Infrared staring imaging array and method of manufacture
JPH04154165A (ja) 半導䜓装眮
JPH023552B2 (ja)
JPH0217992B2 (ja)
JPH07192663A (ja) 撮像装眮
WO1993026046A1 (en) Semiconductor device
JPH04154168A (ja) むメヌゞセンサの補造方法
EP0601200A1 (en) Semiconductor device
JPH04153623A (ja) 配線構造
JPH07335935A (ja) 光電倉換装眮の補造方法
JPH0621425A (ja) 原皿読み取り装眮
JPS6213066A (ja) 光電倉換装眮
JPH05347398A (ja) 原皿読み取り装眮
JPH06283699A (ja) 原皿読み取り装眮
JPH06260678A (ja) 読み取り装眮及び該補造方法
JPH06283698A (ja) 原皿読み取り装眮
JP3398161B2 (ja) 光電倉換装眮
JPH0214790B2 (ja)
JPH02166769A (ja) 積局型固䜓撮像装眮及びその補造方法
JPH0621426A (ja) 光センサ玠子
JPH0621484A (ja) スむッチング玠子
JPH0621424A (ja) 光センサ玠子

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL

ENP Entry into the national phase

Ref country code: US

Ref document number: 1994 193003

Date of ref document: 19940215

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1993913518

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1993913518

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1993913518

Country of ref document: EP