JPH0621426A

JPH0621426A - 光センサ素子

Info

Publication number: JPH0621426A
Application number: JP4197623A
Authority: JP
Inventors: Shinichiro Kurata; 愼一郎倉田; Kenji Kobayashi; 健二小林
Original assignee: Kanegafuchi Chemical Industry Co Ltd
Current assignee: Kanegafuchi Chemical Industry Co Ltd
Priority date: 1992-06-30
Filing date: 1992-06-30
Publication date: 1994-01-28

Abstract

(57)【要約】【目的】フォトダイオードとブロッキングダイオード
とから構成される光センサ素子に伴う逆方向電流を低減
することにより、正確な信号出力が得られるようにする
とともに、そのスイッチング速度を向上させる。【構成】フォトダイオード１４とブロッキングダイオ
ード１６とから構成される光センサ素子１０において、
これらの下部電極１４ａ，１６ａを、クロムなどの金属
層１４ａ₁，１６ａ₁と、ＩＴＯなどの透明導電層１４
ａ₂，１６ａ₂とから構成される二層構造とし、半導体
層１４ｂ，１６ｂと透明導電層１４ａ₂，１６ａ₂との
界面を形成した。この界面に形成されると考えられる電
位障壁などによって逆方向電流を阻止し、スイッチング
速度を向上させるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光センサ素子に関し、さ
らに詳しくは、光電変換素子とスイッチング素子とから
構成される光センサ素子に関する。

【０００２】

【従来の技術】一般に、ファクシミリやイメージセンサ
などの画像読み取り部には、縮小光学系の必要なＣＣＤ
型の原稿読み取り装置に代わって、密着型イメージセン
サと呼ばれる原稿読み取り装置が広く採用されていて、
これには多数の光センサ素子が使用されている。

【０００３】たとえば図４に示すように、従来の原稿読
み取り装置１は、ガラス基板２上に、光電変換素子であ
るフォトダイオード３と、スイッチング素子であるブロ
ッキングダイオード４と、フォトダイオード３からの電
気信号を読み出すためのチャンネル配線Ｃ_1,Ｃ_2,...Ｃ
_nとが形成されて構成されていて、光センサ素子はこれ
らフォトダイオード３とブロッキングダイオード４とか
ら構成されている。

【０００４】フォトダイオード３及びブロッキングダイ
オード４は、ともに金属から成る不透明な下部電極３
ａ，４ａと、アモルファスシリコンから成るｐｉｎ構造
の半導体層３ｂ，４ｂと、ＩＴＯ（Indium Tin Oxide）
から成る透明な上部電極３ｃ，４ｃとが、順に堆積され
て構成されている。また、フォトダイオード３及びブロ
ッキングダイオード４は SiO_xから成る透明な層間絶縁
膜５により覆われていて、この層間絶縁膜５に形成され
たコンタクトホール６を介して接続配線７によって互い
に逆極性で直列接続されている。

【０００５】なお、フォトダイオード３を構成する下部
電極３ａは、層間絶縁膜５に形成されたコンタクトホー
ル８を介してチャンネル配線Ｃ_1,Ｃ_2,...Ｃ_nに接続さ
れ、さらにこれら全体は保護膜９によって覆われてい
る。

【０００６】これらフォトダイオード３及びブロッキン
グダイオード４は、図５に示すように一次元にｍ×ｎ個
配列され、ｎ個ごとにｍ個のブロックＢ_1,Ｂ_2,...Ｂ_m
に区分されていて、ブロッキングダイオード４のアノー
ド電極はブロックＢ_1,Ｂ_2,...Ｂ_m内で共通に接続さ
れ、フォトダイオード３のアノード電極はチャンネル配
線Ｃ_1,Ｃ_2,...Ｃ_nによってブロックＢ_1,Ｂ_2,...Ｂ_m
間で相対的に同一位置にあるもの同士で共通に接続され
ている。

【０００７】この原稿読み取り装置１は電荷蓄積方式で
動作するもので、図６のタイムチャートに示すように、
駆動パルスVp_1,Vp_2,... Vp_mがブロックＢ_1,Ｂ_2,...Ｂ
_mごとに順番に周期Ｔで印加される。この駆動パルスVp
_1,Vp_2,... Vp_mが印加されているときは、そのブロック
Ｂ_1,Ｂ_2,...Ｂ_m内のブロッキングダイオード４は順バ
イアスとなり、フォトダイオード３は逆バイアスとな
る。このため、フォトダイオード３の並列容量は速やか
に充電される。この状態が読出状態である。一方、駆動
パルスVp_1,Vp_2,... Vp_mが印加されていないときは、そ
のブロックＢ_1,Ｂ_2,...Ｂ_m内のブロッキングダイオー
ド４は逆バイアスとなる。したがって、この間にフォト
ダイオード３に光が入射すると、その光量に応じて生じ
た光電流によってフォトダイオード３の並列容量は放電
される。この状態が蓄積状態である。

【０００８】要するに各ブロックＢ_1,Ｂ_2,...Ｂ_mは、
時間ｔの読出状態と、時間Ｔ−ｔの蓄積状態とを繰り返
すのである。読出状態になったブロックＢ_1,Ｂ_2,...Ｂ
_mからは、それまでの蓄積状態の間に入射した光量に相
当する出力電流Iout_1,Iout_2,...Iout_nがチャンネル配
線Ｃ_1,Ｃ_2,...Ｃ_nを経て流れ出す。たとえば第１ブロ
ックＢ₁が読出状態になると、第１ブロックＢ₁から出
力電流Iout_1,Iout_2,.. _.Iout_nが流れ出し、次いで第１
ブロックＢ₁が蓄積状態になって第２ブロックＢ₂が読
出状態になると、第２ブロックＢ₂から出力電流Iout_1,
Iout_2,...Iout_nが流れ出す。

【０００９】

【発明が解決しようとする課題】しかしながら実際は、
ブロックＢ_1,Ｂ_2,...Ｂ_mが読出状態から蓄積状態に切
り換わった直後には、出力電流Iout_1,Iout_2,...Iout_n
と逆方向に電流（以下「逆方向電流」という。）Ir_1,Ir
_2,...Ir_nが流れる。この逆方向電流Ir_1,Ir_2,...Ir_n
の大きさは正常な出力電流Iout_1,Iout_2,...Iout_nの１
０〜２０％に達し、その収束時間Ｔr は１０^-3秒のオー
ダーにも達する。このため、たとえば第１ブロックＢ₁
と第２ブロックＢ₂とで白が読み取られ、第３ブロック
Ｂ₃で黒が読み取られた場合には、第２ブロックＢ₂が
読出状態になったときに流れる出力電流Iout_1,Iout
_2,...Iout_nは通常よりも小さくなり、さらに第３ブロ
ックＢ₃が読出状態になったときには流れないはずの出
力電流Iout_1,Iout_2,...Iout_nが逆方向電流Ir_1,Ir
_2,...Ir_nの分だけ逆方向に流れることになる。

【００１０】この逆方向電流Ir_1,Ir_2,...Ir_nの原因
は、ブロッキングダイオード４にかかる電圧が順バイア
スから逆バイアスに変化させられても、順バイアス時に
注入されたキャリアは瞬時には消失せず、一定時間だけ
逆方向に流れるためと考えられる。

【００１１】そこで本発明者らは、一般に光センサ素子
に伴う逆方向電流を低減することにより、その光センサ
素子から正確な信号出力が得られるようにするととも
に、そのスイッチング速度を向上させるため、鋭意研究
を重ねた結果、本発明に至った。

【００１２】

【課題を解決するための手段】本発明に係る光センサ素
子の要旨とするところは、基板上に、下部電極と、該下
部電極上に堆積される半導体層と、該半導体層上に堆積
される透明な上部電極とから成る光電変換素子と、下部
電極と、該下部電極上に堆積される半導体層と、該半導
体層上に堆積される上部電極とから成るスイッチング素
子とが形成されていて、前記光電変換素子と前記スイッ
チング素子とが直列接続されて構成される光センサ素子
おいて、少なくとも前記スイッチング素子を構成する下
部電極が、１層以上の金属層と、該金属層上に堆積され
る透明導電層とから構成されたことにある。

【００１３】また、かかる光センサ素子において、前記
透明導電層がＩＴＯから成ることにある。

【００１４】また、かかる光センサ素子において、前記
金属層がクロムから成ることにある。

【００１５】また、かかる光センサ素子において、少な
くとも前記光電変換素子を構成する上部電極がＩＴＯか
ら成ることにある。

【００１６】また、かかる光センサ素子において、前記
光電変換素子と前記スイッチング素子とはそれぞれダイ
オード特性を備え、互いに逆極性で直列接続されている
ことにある。

【００１７】また、かかる光センサ素子において、前記
光電変換素子及び前記スイッチング素子を構成するそれ
ぞれの半導体層はプラズマＣＶＤ法で連続的に堆積され
たアモルファスシリコンから成り、かつ、ｐｉｎ構造に
されていることにある。

【００１８】また、かかる光センサ素子において、前記
光電変換素子及び前記スイッチング素子を構成するそれ
ぞれの下部電極、半導体層及び上部電極は、それぞれ同
時に堆積されたものであることにある。

【００１９】さらに、かかる光センサ素子において、前
記基板が光学的に透明であることにある。

【００２０】

【作用】かかる光センサ素子によれば、スイッチング素
子を構成する下部電極が、クロムなどから成る金属層
と、ＩＴＯなどから成る透明導電層とから構成されてい
て、半導体層と透明導電層との界面が形成されている。
この界面には、電位障壁や、透明導電層を構成する物質
が半導体層に拡散して生じたトラップ準位などのバリア
が形成されていると考えられる。したがって、スイッチ
ング素子にかかる電圧が順バイアスから逆バイアスに変
化させられたときでも、順バイアス時に注入されたキャ
リアのほとんどはこのバリアによって阻止されると考え
られる。これにより、逆方向電流は急速に収束させら
れ、かつ、そのピーク値も小さくなる。よって、この光
センサ素子からは正確な信号出力が得られるとともに、
そのスイッチング速度も向上させられる。

【００２１】

【実施例】次に、本発明に係る光センサ素子の実施例に
ついて図面に基づき詳しく説明する。

【００２２】図１に示すように、本発明に係る光センサ
素子１０は、ガラスなどから成る光学的に透明な基板１
２上に、光電変換素子であるフォトダイオード１４と、
スイッチング素子であるブロッキングダイオード１６と
が形成されて構成されている。

【００２３】これらフォトダイオード１４及びブロッキ
ングダイオード１６は、ともに、二層構造の下部電極１
４ａ，１６ａと、アモルファスシリコンなどから成るｐ
ｉｎ構造の半導体層１４ｂ，１６ｂと、ＩＴＯ（Indium
Tin Oxide）などから成る透明な上部電極１４ｃ，１６
ｃとが順に堆積されて構成されている。これら下部電極
１４ａ，１６ａは、クロムCrなどから成る金属層１４ａ
₁，１６ａ₁と、この金属層１４ａ₁，１６ａ₁上に堆
積されるＩＴＯなどから成る透明導電層１４ａ ₂，１６
ａ₂とから構成されている。この点が本実施例の最大の
特徴である。

【００２４】また、フォトダイオード１４及びブロッキ
ングダイオード１６は SiO_xや SiN_xなどから成る透明
な層間絶縁膜１８により覆われていて、この層間絶縁膜
１８に形成されたコンタクトホール２０を介して接続配
線２２により互いに逆極性で直列接続されている。すな
わち、フォトダイオード１４とブロッキングダイオード
１６とはカソード電極同士で接続されている。

【００２５】この光センサ素子１０を製造するには、ま
ず基板１２上に、電子ビームや抵抗加熱による真空蒸着
法、あるいはＤＣやＲＦによるスパッタリング法などに
よってクロムCrなどの金属膜を堆積する。次いでこの上
に、真空蒸着法やスパッタリング法などによってＩＴＯ
などの透明導電膜を堆積する。たとえばＤＣスパッタリ
ング法によって金属膜と透明導電膜とを堆積する場合
は、まず基板１２をチャンバー内にセットし、そのチャ
ンバー内を１０^-5Torr以下まで排気した後、その基板１
２を１００〜２５０℃に保持しながら、圧力０．１〜
１．０Ｐａ、ＤＣ電力０．１〜１．０Ｗ／ｃｍ²の下
で、アルゴンガスと酸素ガスとを一定の割合で導入し、
金属膜と透明導電膜とを順番に堆積すればよい。

【００２６】さらにこの上に、プラズマＣＶＤ法などに
よって、正孔が多数キャリアとなるｐ型アモルファスシ
リコン膜と、真性半導体となるｉ型アモルファスシリコ
ン膜と、電子が多数キャリアとなるｎ型アモルファスシ
リコン膜とを連続的に堆積する。

【００２７】そして再度この上に、真空蒸着法やスパッ
タリング法などによってＩＴＯなどの透明導電膜を堆積
する。なお、金属膜及び透明導電膜の膜厚はそれぞれ数
百〜数千Å程度が好ましいが、これらの膜の特性や、ア
モルファスシリコン膜の性能などを考慮して適宜決定さ
れるものである。たとえば金属膜としてクロムCrを用
い、透明導電膜としてＩＴＯを用いた場合であれば、金
属膜の膜厚は１５００〜２０００Å程度が好ましく、透
明導電膜の膜厚は下層が１２００Å程度、上層が６００
Å程度が好ましい。

【００２８】次いで、上層の透明導電膜と、３層から成
るアモルファスシリコン膜と、下層の透明導電膜とを順
に所定形状にパターン化し、上部電極１４ｃ，１６ｃ
と、半導体層１４ｂ，１６ｂと、下部電極１４ａ，１６
ａの一部である透明導電層１４ａ₂，１６ａ₂とを形成
する。たとえばフォトリソグラフィ法によってパターン
化する場合は、まず上層の透明導電膜上にレジスト液を
塗布し、プリベークをした後、所定のパターンが刻まれ
たマスクを用いて露光を行なう。そして、現像及びポス
トベークを行なった後、上層の透明導電膜をエッチング
して上部電極１４ｃ，１６ｃを形成する。次いで、平行
平板型のエッチング装置を用いてアモルファスシリコン
膜をエッチングする。具体的には、チャンバー内を１０
^-3Torr以下まで排気した後、CF₄ガスと O₂ガスを導入
し、圧力を５．０Ｐａに保持しながら１３．５６ＭＨｚ
の高周波電源を用いて電極に０．１〜０．７Ｗ／ｃｍ²
の電力を供給する。これにより、アモルファスシリコン
膜をエッチングして半導体層１４ｂ，１６ｂを形成す
る。そして上層の透明導電膜と同様に、下層の透明導電
膜をエッチングして透明導電層１４ａ₂，１６ａ₂を形
成する。ここで、透明導電膜としてＩＴＯを用いた場合
であれば、塩酸と硝酸の混合液などによってエッチング
をすればよい。

【００２９】次いで、パターニングに用いたレジストを
一旦除去した後、再びフォトリソグラフィ法などによっ
て金属膜を別の所定形状にパターン化し、下部電極１４
ａ，１６ａの一部である金属層１４ａ₁，１６ａ₁を形
成する。これにより、フォトダイオード１４とブロッキ
ングダイオード１６とが形成される。ここで、金属膜と
してクロムCrを用いた場合であれば、硝酸第２セリウム
アンモニウムなどによってエッチングをすればよい。

【００３０】次いで、これらフォトダイオード１４とブ
ロッキングダイオード１６の上に、熱ＣＶＤ法，常圧Ｃ
ＶＤ法，プラズマＣＶＤ法，スパッタリング法などによ
ってSiO_xや SiN_xなどを堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化し、層
間絶縁膜１８を形成する。たとえばプラズマＣＶＤ法で
シリコン酸化膜を堆積する場合は、チャンバー内を１０
^-2Torr以下まで排気した後、基板１２を所定温度に加熱
保持しながら、シランガス２０〜６０sccmと亜酸化窒素
ガス１５０〜３００sccmを導入し、０．３〜１．２Torr
の圧力に保持する。ここで、必要に応じて水素ガスや窒
素ガスを導入してもよい。その後、圧力が安定するのを
待って、１３．５６ＭＨｚの高周波電源を用いて基板１
２と対面する電極に０．０１〜０．５Ｗ／ｃｍ²の電力
を供給すればよい。ここで、供給する電力は装置の構造
や堆積する膜質に依存する。また、シリコン酸化膜の場
合は平行平板型のエッチング装置を用いることができ、
これによりシリコン酸化膜をパターン化して層間絶縁膜
１８を形成すればよい。なお、フォトダイオード１４と
ブロッキングダイオード１６上のコンタクトホール２０
は、このとき形成すればよい。

【００３１】さらにこれらの上に、真空蒸着法やスパッ
タリング法などによってCr，Ni，Pd，Ti，Mo，Ta，Alな
どの金属を単層又は多層に、さらに好ましくは５００Å
厚のCrと１．５μｍ厚のAlとの２層に堆積する。次いで
これをフォトリソグラフィ法などによって所定形状にパ
ターン化し、接続配線２２を形成する。これにより、上
部電極１４ｃ，１６ｃ同士が接続配線２２により電気的
に接続され、フォトダイオード１４とブロッキングダイ
オード１６とから構成される光センサ素子が製造される
ことになる。ここで、AlとCrとの２層膜の場合、Alのエ
ッチングは燐酸、硝酸及び酢酸の混合液で行なえばよ
く、Crのエッチングは硝酸第２セリウムアンモニウムで
行なえばよい。また、これらの材料は電気的接続が可能
であれば金属でなくてもよく、特に限定されるものでは
ない。

【００３２】ここでは、金属膜と透明導電膜とをブラン
ケット状態で堆積した後、アモルファスシリコン膜を堆
積しているが、このアモルファスシリコン膜を堆積する
前に、透明導電膜だけを先にパターン化して透明導電層
１４ａ₂，１６ａ₂を形成しておいてもよい。この場合
は、上部電極１４ｃ，１６ｃと半導体層１４ｂ，１６ｂ
とを形成した後、ブランケット状態の金属膜をパターン
化して金属層１４ａ₁，１６ａ₁を形成すれば、前述し
た光センサ素子１０と同じ構成となる。また、金属層と
透明導電層との堆積は真空を破らずに連続的に行なって
もよいし、一度、真空を破って不連続的に行なってもよ
い。さらにここでは、主としてフォトリソグラフィ法に
よってパターン化する方法を例示したが、マスク法など
によって最初から不必要な部分には膜が堆積されないよ
うにして形成してもよく、その製造方法は何ら限定され
るものではない。

【００３３】次に、この光センサ素子１０の動作につい
て説明する。

【００３４】図２(a) に示すように、ブロッキングダイ
オード１６のアノード電極（下部電極１６ａ）がフォト
ダイオード１４のアノード電極（下部電極１４ａ）に対
して正電位Vpにされると、ブロッキングダイオード１６
は順バイアスとなり、フォトダイオード１４は逆バイア
スとなる。これにより、フォトダイオード１４の並列容
量２４は充電され、フォトダイオード１４とブロッキン
グダイオード１６との接続部の電位が高くなる。次いで
図２(b) に示すように、ブロッキングダイオード１６の
アノード電極が接地されると、ブロッキングダイオード
１６は逆バイアスになる。この状態でフォトダイオード
１４に光が入射すると、フォトダイオード１４の並列容
量２４はそこに生じた光電流Ipによって放電される。そ
の後、再びブロッキングダイオード１６のアノード電極
が正電位Vpにされると、ブロッキングダイオード１６は
順バイアスとなり、フォトダイオード１４の並列容量２
４は再び充電される。このとき流れる充電電流が光電流
Ipに相当し、出力電流として流れるのである。したがっ
て、この出力電流を検出すればフォトダイオード１４に
入射した光量を検出することができる。

【００３５】本例では、下部電極１４ａ，１６ａが金属
層１４ａ₁，１６ａ₁と透明導電層１４ａ₂，１６ａ₂
とから構成されているため、半導体層１４ｂ，１６ｂと
透明導電層１４ａ₂，１６ａ₂との界面が形成されてい
る。この界面には、電位障壁や、透明導電層１４ａ₂，
１６ａ₂を構成する物質が半導体層１４ｂ，１６ｂに拡
散して生じたトラップ準位などのバリアが形成されてい
ると考えられる。したがって、ブロッキングダイオード
１６にかかる電圧が順バイアスから逆バイアスに変化さ
せられたときでも、順バイアス時に注入されたキャリア
のほとんどは、このバリアによって阻止されると考えら
れる。これにより、逆方向電流は１０^-5〜１０^-6秒のオ
ーダーで収束させられ、かつ、そのピーク値も小さくな
る。よって、この光センサ素子１０からは正確な信号出
力が得られるとともに、そのスイッチング速度も向上さ
せられる。さらに、この光センサ素子１０を原稿読み取
り装置に使用すれば、より正確な信号出力を得ることが
でき、さらに信号読み出し速度を速めることも可能であ
る。

【００３６】以上、本発明に係る光センサ素子の一実施
例を詳述したが、本発明は上述した実施例に限定される
ことなく、その他の態様でも実施し得るものである。

【００３７】たとえば上述した実施例では、フォトダイ
オード１４を構成する上部電極１４ｃと、ブロッキング
ダイオード１６を構成する上部電極１６ｃとが接続配線
２２によって接続されているが、図３に示すように、フ
ォトダイオード１４を構成する下部電極２６と、ブロッ
キングダイオード１６を構成する下部電極２６とが共通
になっていて、この下部電極２６によってフォトダイオ
ード１４とブロッキングダイオード１６とが接続されて
成る光センサ素子２８でもよい。この場合は、金属層３
０と透明導電層３２，３４とを順に堆積して下部電極２
６を構成し、半導体層１４ｂ，１６ｂと透明導電層３
２，３４との界面が形成されるようにすればよい。ま
た、フォトダイオード１４の上部電極１４ｃと、ブロッ
キングダイオード１６の上部電極１６ｃとは、それぞれ
引出配線３６，３８によって外部に取り出しておけばよ
い。本例では、フォトダイオード１４とブロッキングダ
イオード１６とはアノード電極同士で接続され、互いに
逆極性で直列接続されていることになる。

【００３８】また上述した実施例では、金属層１４
ａ₁，１６ａ₁，３０と透明導電層１４ａ₂，１６
ａ₂，３２，３４とを異なる形状にしているが、同一形
状にしてもよい。

【００３９】また上述した実施例では、製造工程の簡素
化などの理由から、フォトダイオード１４及びブロッキ
ングダイオード１６を構成するそれぞれの下部電極１４
ａ，１６ａ、半導体層１４ｂ，１６ｂ及び上部電極１４
ｃ，１６ｃは、それぞれ同時に堆積されたもので、それ
ぞれ同じ材料から構成されている。このフォトダイオー
ド１４を構成する上部電極１４ｃは透明でなければなら
ないが、ブロッキングダイオード１６を構成する上部電
極１６ｃは透明でなくてもよい。また、フォトダイオー
ド１４を構成する下部電極１４ａは、金属層と透明導電
層とから構成されていなくてもよく、少なくともブロッ
キングダイオード（スイッチング素子）１６を構成する
下部電極１６ａが、金属層１６ａ₁と透明導電層１６ａ
₂とから構成されていればよい。要するに本発明は、ス
イッチング素子を構成する半導体層に透明導電層との界
面を形成することによって、スイッチング素子に生じる
逆方向電流を阻止するようにすればよいのである。

【００４０】また、上述した半導体層１４ｂ，１６ｂは
いずれも基板１２側からｐｉｎの順に積層されている
が、これとは逆にｎｉｐの順に積層され、ｐｉｎ構造に
されていてもよい。また、上述したｐｉｎ型以外に、ｎ
ｉ型、ｐｉ型、ｐｎ型、ＭＩＳ型、ヘテロ接合型、ホモ
接合型、ショットキーバリアー型あるいはこれらを組み
合わせた型などに単層又は多層に堆積したものでもよ
い。さらに、半導体層を構成するアモルファスシリコン
としては、水素化アモルファスシリコンa-Si:H、水素化
アモルファスシリコンカーバイドa-SiC:H 、アモルファ
スシリコンナイトライドなどの他、単なるアモルファス
シリコンa-Siなどが好ましいが、シリコンと炭素、ゲル
マニウム、スズなどの他の元素との合金から成るアモル
ファスシリコン系半導体の非晶質あるいは微結晶を堆積
したものでもよいなど、これらの構造は何ら限定される
ものではない。

【００４１】その他、透明導電層の材料としてはＩＴＯ
以外に SnO₂や TiO₂などを用いてもよい。また、金属
層の材料としてはCr以外にNi，Pd，Ti，Mo，Ta，Alなど
を用いてもよく、さらに金属層は１層でもよいが、２層
以上でもよいなど、本発明はその主旨を逸脱しない範囲
内で当業者の知識に基づき種々なる改良、修正、変形を
加えた態様で実施し得るものである。

【００４２】

【発明の効果】本発明に係る光センサ素子は、少なくと
もスイッチング素子を構成する下部電極が、１層以上の
金属層と、その金属層上に堆積される透明導電層とから
構成され、半導体層と透明導電層との界面が形成されて
いるため、逆方向電流はこの界面に形成されたバリアに
よって急速に収束させられ、かつ、そのピーク値も小さ
くなる。このため、より正確な信号出力が得られるとと
もに、スイッチング速度も向上させられる。さらに、本
発明に係る光センサ素子を原稿読み取り装置に使用すれ
ば、より正確な信号出力を得ることができるとともに、
信号読み出し速度を速めることも可能であるなど、本発
明は種々の優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る光センサ素子の一実施例を示す断
面模式図である。

【図２】図１に示した光センサ素子の動作を説明するた
めの回路図である。

【図３】本発明に係る光センサ素子の他の実施例を示す
断面模式図である。

【図４】従来の原稿読み取り装置の一例を示す断面模式
図である。

【図５】図４に示した原稿読み取り装置の回路図であ
る。

【図６】図４及び図５に示した原稿読み取り装置の動作
を説明するためのタイムチャートである。

【符号の説明】

１０，２８；光センサ素子１２；基板１４；フォトダイオード（光電変換素子）１６；ブロッキングダイオード（スイッチング素子）１４ａ，１６ａ，２６；下部電極１４ａ₁，１６ａ₁，３０；金属層１４ａ₂，１６ａ₂，３２，３４；透明導電層１４ｂ，１６ｂ；半導体層１４ｃ，１６ｃ；上部電極

Claims

【特許請求の範囲】

【請求項１】基板上に、下部電極と、該下部電極上に堆積される半導体層と、該
半導体層上に堆積される透明な上部電極とから成る光電
変換素子と、下部電極と、該下部電極上に堆積される半導体層と、該
半導体層上に堆積される上部電極とから成るスイッチン
グ素子とが形成されていて、前記光電変換素子と前記スイッチング素子とが直列接続
されて構成される光センサ素子おいて、少なくとも前記スイッチング素子を構成する下部電極
が、１層以上の金属層と、該金属層上に堆積される透明
導電層とから構成されたことを特徴とする光センサ素
子。
【請求項２】前記透明導電層がＩＴＯから成ることを
特徴とする請求項１に記載の光センサ素子。
【請求項３】前記金属層がクロムから成ることを特徴
とする請求項１又は請求項２に記載の光センサ素子。
【請求項４】少なくとも前記光電変換素子を構成する
上部電極がＩＴＯから成ることを特徴とする請求項１乃
至請求項３のいずれかに記載の光センサ素子。
【請求項５】前記光電変換素子と前記スイッチング素
子とはそれぞれダイオード特性を備え、互いに逆極性で
直列接続されていることを特徴とする請求項１乃至請求
項４のいずれかに記載の光センサ素子。
【請求項６】前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの半導体層はプラズマＣＶＤ法
で連続的に堆積されたアモルファスシリコンから成り、
かつ、ｐｉｎ構造にされていることを特徴とする請求項
１乃至請求項５のいずれかに記載の光センサ素子。
【請求項７】前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの下部電極、半導体層及び上部
電極は、それぞれ同時に堆積されたものであることを特
徴とする請求項１乃至請求項６のいずれかに記載の光セ
ンサ素子。
【請求項８】前記基板が光学的に透明であることを特
徴とする請求項１乃至請求項７のいずれかに記載の光セ
ンサ素子。