JPH0621484A - スイッチング素子 - Google Patents
スイッチング素子Info
- Publication number
- JPH0621484A JPH0621484A JP4197624A JP19762492A JPH0621484A JP H0621484 A JPH0621484 A JP H0621484A JP 4197624 A JP4197624 A JP 4197624A JP 19762492 A JP19762492 A JP 19762492A JP H0621484 A JPH0621484 A JP H0621484A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- layer
- transparent conductive
- semiconductor layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 順バイアスから逆バイアスに変化させられた
直後に流れる逆方向電流を低減することにより、スイッ
チング速度を向上させる。 【構成】 ガラス基板１２上に、下部電極１４と、アモ
ルファスシリコンから成るｐｉｎ構造の半導体層１６
と、上部電極１８とが形成されて構成されるスイッチン
グ素子１０において、下部電極１４をクロムなどの金属
層１４ａとＩＴＯなどの透明導電層１４ｂとから構成さ
れる二層構造とし、半導体層１６と透明導電層１４ｂと
の界面を形成した。この界面に形成されると考えられる
電位障壁などによって逆方向電流を阻止し、スイッチン
グ速度を向上させるようにした。
直後に流れる逆方向電流を低減することにより、スイッ
チング速度を向上させる。 【構成】 ガラス基板１２上に、下部電極１４と、アモ
ルファスシリコンから成るｐｉｎ構造の半導体層１６
と、上部電極１８とが形成されて構成されるスイッチン
グ素子１０において、下部電極１４をクロムなどの金属
層１４ａとＩＴＯなどの透明導電層１４ｂとから構成さ
れる二層構造とし、半導体層１６と透明導電層１４ｂと
の界面を形成した。この界面に形成されると考えられる
電位障壁などによって逆方向電流を阻止し、スイッチン
グ速度を向上させるようにした。
Description
【０００１】
【産業上の利用分野】本発明はスイッチング素子に関
し、さらに詳しくは、ガラスなどの基板上に形成される
ダイオードなどのスイッチング素子に関する。
し、さらに詳しくは、ガラスなどの基板上に形成される
ダイオードなどのスイッチング素子に関する。
【０００２】
【従来の技術】たとえば、ファクシミリやイメージスキ
ャナなどの画像読み取り部には、縮小光学系の必要なＣ
ＣＤ型の原稿読み取り装置に代わって、一般に密着型イ
メージセンサと呼ばれる原稿読み取り装置が広く採用さ
れている。たとえば図４に示すように、この原稿読み取
り装置１は、ガラス基板２上に、光電変換素子であるフ
ォトダイオード３と、スイッチング素子であるブロッキ
ングダイオード４と、フォトダイオード３からの電気信
号を読み出すためのチャンネル配線Ｃ1,Ｃ2,...Ｃn と
が形成されて構成されている。
ャナなどの画像読み取り部には、縮小光学系の必要なＣ
ＣＤ型の原稿読み取り装置に代わって、一般に密着型イ
メージセンサと呼ばれる原稿読み取り装置が広く採用さ
れている。たとえば図４に示すように、この原稿読み取
り装置１は、ガラス基板２上に、光電変換素子であるフ
ォトダイオード３と、スイッチング素子であるブロッキ
ングダイオード４と、フォトダイオード３からの電気信
号を読み出すためのチャンネル配線Ｃ1,Ｃ2,...Ｃn と
が形成されて構成されている。
【０００３】これらフォトダイオード３及びブロッキン
グダイオード４は、ともに金属から成る不透明な下部電
極３ａ，４ａと、アモルファスシリコンから成るｐｉｎ
構造の半導体層３ｂ，４ｂと、ＩＴＯ（Indium Tin Oxi
de）から成る透明な上部電極３ｃ，４ｃとが、順に堆積
されて構成されている。また、フォトダイオード３及び
ブロッキングダイオード４は SiOx から成る透明な層間
絶縁膜５により覆われていて、この層間絶縁膜５に形成
されたコンタクトホール６を介して接続配線７によって
逆極性で直列接続されている。一方、フォトダイオード
３を構成する下部電極３ａは、層間絶縁膜５に形成され
たコンタクトホール８を介してチャンネル配線Ｃ1,Ｃ
2,... Ｃn に接続されている。さらに、これら全体は保
護膜９により覆われている。ここで、ブロッキングダイ
オード４の上部電極４ｃが透明になっているのは、フォ
トダイオード３の上部電極３ｃと同時に堆積することに
よって製造工程を簡略化しているためであり、光が入射
するようになっているのではない。したがって、このブ
ロッキングダイオード４全体は光が入射しないように接
続配線７によって覆われている。
グダイオード４は、ともに金属から成る不透明な下部電
極３ａ，４ａと、アモルファスシリコンから成るｐｉｎ
構造の半導体層３ｂ，４ｂと、ＩＴＯ（Indium Tin Oxi
de）から成る透明な上部電極３ｃ，４ｃとが、順に堆積
されて構成されている。また、フォトダイオード３及び
ブロッキングダイオード４は SiOx から成る透明な層間
絶縁膜５により覆われていて、この層間絶縁膜５に形成
されたコンタクトホール６を介して接続配線７によって
逆極性で直列接続されている。一方、フォトダイオード
３を構成する下部電極３ａは、層間絶縁膜５に形成され
たコンタクトホール８を介してチャンネル配線Ｃ1,Ｃ
2,... Ｃn に接続されている。さらに、これら全体は保
護膜９により覆われている。ここで、ブロッキングダイ
オード４の上部電極４ｃが透明になっているのは、フォ
トダイオード３の上部電極３ｃと同時に堆積することに
よって製造工程を簡略化しているためであり、光が入射
するようになっているのではない。したがって、このブ
ロッキングダイオード４全体は光が入射しないように接
続配線７によって覆われている。
【０００４】また、これらフォトダイオード３及びブロ
ッキングダイオード４は、図５に示すように一次元にｍ
×ｎ個配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ
2,... Ｂm に区分されていて、ブロッキングダイオード
４のアノード電極はブロックＢ1,Ｂ2,... Ｂm 内で共通
に接続され、フォトダイオード３のアノード電極はチャ
ンネル配線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ
2,... Ｂm 間で相対的に同一位置にあるもの同士で共通
に接続されている。これらのブロッキングダイオード４
は、フォトダイオード３をブロックＢ1,Ｂ2,... Ｂm ご
とに順次選択するために必要なものである。
ッキングダイオード４は、図５に示すように一次元にｍ
×ｎ個配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ
2,... Ｂm に区分されていて、ブロッキングダイオード
４のアノード電極はブロックＢ1,Ｂ2,... Ｂm 内で共通
に接続され、フォトダイオード３のアノード電極はチャ
ンネル配線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ
2,... Ｂm 間で相対的に同一位置にあるもの同士で共通
に接続されている。これらのブロッキングダイオード４
は、フォトダイオード３をブロックＢ1,Ｂ2,... Ｂm ご
とに順次選択するために必要なものである。
【０００５】この原稿読み取り装置１は電荷蓄積方式で
動作するもので、図６のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm はブロックＢ1,Ｂ2,... Ｂ
m ごとに順番に周期Ｔで印加される。駆動パルスVp1,Vp
2,... Vpm が印加されているときは、そのブロックＢ1,
Ｂ2,... Ｂm 内のブロッキングダイオード４は順バイア
スとなり、そのブロックＢ1,Ｂ2,... Ｂm は読出状態と
なる。一方、駆動パルスVp1,Vp2,... Vpm が印加されて
いないときは、そのブロックＢ1,Ｂ2,... Ｂm内のブロ
ッキングダイオード４は逆バイアスとなり、そのブロッ
クＢ1,Ｂ2,...Ｂm は蓄積状態となる。すなわち、各ブ
ロックＢ1,Ｂ2,... Ｂm は時間ｔの読出状態と、時間Ｔ
−ｔの蓄積状態とを繰り返すことになる。読出状態にな
ったブロックＢ1,Ｂ2,... Ｂm からは、それまでの蓄積
状態の間に入射した光量に相当する出力電流Iout1,Iout
2,... Ioutn がチャンネル配線Ｃ1,Ｃ2,... Ｃn を経て
流れ出し、これら出力電流Iout1,Iout2,... Ioutn は外
部の信号処理回路によって増幅及び積分された後、時系
列的に出力されることになる。たとえば第１ブロックＢ
1 が読出状態になると、第１ブロックＢ1 から出力電流
Iout1,Iout2,... Ioutn が流れ出し、次いで第１ブロッ
クＢ1 が蓄積状態になって第２ブロックＢ2が読出状態
になると、第２ブロックＢ2 から出力電流Iout1,Iout
2,... Ioutn が流れ出すことになる。
動作するもので、図６のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm はブロックＢ1,Ｂ2,... Ｂ
m ごとに順番に周期Ｔで印加される。駆動パルスVp1,Vp
2,... Vpm が印加されているときは、そのブロックＢ1,
Ｂ2,... Ｂm 内のブロッキングダイオード４は順バイア
スとなり、そのブロックＢ1,Ｂ2,... Ｂm は読出状態と
なる。一方、駆動パルスVp1,Vp2,... Vpm が印加されて
いないときは、そのブロックＢ1,Ｂ2,... Ｂm内のブロ
ッキングダイオード４は逆バイアスとなり、そのブロッ
クＢ1,Ｂ2,...Ｂm は蓄積状態となる。すなわち、各ブ
ロックＢ1,Ｂ2,... Ｂm は時間ｔの読出状態と、時間Ｔ
−ｔの蓄積状態とを繰り返すことになる。読出状態にな
ったブロックＢ1,Ｂ2,... Ｂm からは、それまでの蓄積
状態の間に入射した光量に相当する出力電流Iout1,Iout
2,... Ioutn がチャンネル配線Ｃ1,Ｃ2,... Ｃn を経て
流れ出し、これら出力電流Iout1,Iout2,... Ioutn は外
部の信号処理回路によって増幅及び積分された後、時系
列的に出力されることになる。たとえば第１ブロックＢ
1 が読出状態になると、第１ブロックＢ1 から出力電流
Iout1,Iout2,... Ioutn が流れ出し、次いで第１ブロッ
クＢ1 が蓄積状態になって第２ブロックＢ2が読出状態
になると、第２ブロックＢ2 から出力電流Iout1,Iout
2,... Ioutn が流れ出すことになる。
【０００６】
【発明が解決しようとする課題】しかしながら実際は、
ブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状態に切
り換わった直後には、出力電流Iout1,Iout2,... Ioutn
と逆方向に電流（以下「逆方向電流」という。）Ir1,Ir
2,... Irn が流れる。この逆方向電流Ir1,Ir2,... Irn
の大きさは正常な出力電流Iout1,Iout2,... Ioutn の１
０〜２０％に達し、その収束時間Ｔr は１０-3秒のオー
ダーにも達する。このため、たとえば第１ブロックＢ1
と第２ブロックＢ2 とで白が読み取られ、第３ブロック
Ｂ3 で黒が読み取られた場合には、第２ブロックＢ2 が
読出状態になったときに流れる出力電流Iout1,Iout
2,... Ioutn は通常よりも小さくなり、さらに第３ブロ
ックＢ3が読出状態になったときには流れないはずの出
力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。
ブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状態に切
り換わった直後には、出力電流Iout1,Iout2,... Ioutn
と逆方向に電流（以下「逆方向電流」という。）Ir1,Ir
2,... Irn が流れる。この逆方向電流Ir1,Ir2,... Irn
の大きさは正常な出力電流Iout1,Iout2,... Ioutn の１
０〜２０％に達し、その収束時間Ｔr は１０-3秒のオー
ダーにも達する。このため、たとえば第１ブロックＢ1
と第２ブロックＢ2 とで白が読み取られ、第３ブロック
Ｂ3 で黒が読み取られた場合には、第２ブロックＢ2 が
読出状態になったときに流れる出力電流Iout1,Iout
2,... Ioutn は通常よりも小さくなり、さらに第３ブロ
ックＢ3が読出状態になったときには流れないはずの出
力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。
【０００７】この逆方向電流の原因は、ブロッキングダ
イオード４にかかる電圧が順バイアスから逆バイアスに
変化させられても、順バイアス時に注入されたキャリア
は瞬時には消失せず、一定時間だけ逆方向に流れるため
と考えられる。すなわち、ブロッキングダイオード４の
スイッチング速度はこの逆方向電流によって制限を受け
ていると考えられる。
イオード４にかかる電圧が順バイアスから逆バイアスに
変化させられても、順バイアス時に注入されたキャリア
は瞬時には消失せず、一定時間だけ逆方向に流れるため
と考えられる。すなわち、ブロッキングダイオード４の
スイッチング速度はこの逆方向電流によって制限を受け
ていると考えられる。
【０００８】そこで本発明者らは、一般にブロッキング
ダイオードなどのスイッチング素子に伴う逆方向電流を
低減することにより、そのスイッチング速度を向上させ
るため、鋭意研究を重ねた結果、本発明に至った。
ダイオードなどのスイッチング素子に伴う逆方向電流を
低減することにより、そのスイッチング速度を向上させ
るため、鋭意研究を重ねた結果、本発明に至った。
【０００９】
【課題を解決するための手段】本発明に係るスイッチン
グ素子の要旨とするところは、基板上に、下部電極と、
該下部電極上に堆積される半導体層と、該半導体層上に
堆積される上部電極とが形成されて構成されるスイッチ
ング素子において、前記下部電極が、１層以上の金属層
と、該金属層上に堆積される透明導電層とから構成され
たことにある。
グ素子の要旨とするところは、基板上に、下部電極と、
該下部電極上に堆積される半導体層と、該半導体層上に
堆積される上部電極とが形成されて構成されるスイッチ
ング素子において、前記下部電極が、１層以上の金属層
と、該金属層上に堆積される透明導電層とから構成され
たことにある。
【００１０】また、かかるスイッチング素子において、
前記透明導電層がＩＴＯから成ることにある。
前記透明導電層がＩＴＯから成ることにある。
【００１１】また、かかるスイッチング素子において、
前記金属層がクロムから成ることにある。
前記金属層がクロムから成ることにある。
【００１２】また、かかるスイッチング素子において、
前記半導体層がｐｉｎ構造にされていることにある。
前記半導体層がｐｉｎ構造にされていることにある。
【００１３】また、かかるスイッチング素子において、
前記半導体層がアモルファスシリコンから成ることにあ
る。
前記半導体層がアモルファスシリコンから成ることにあ
る。
【００１４】さらに、かかるスイッチング素子におい
て、前記基板が光学的に透明であることにある。
て、前記基板が光学的に透明であることにある。
【００１５】
【作用】かかるスイッチング素子によれば、下部電極が
クロムなどから成る金属層と、ＩＴＯなどから成る透明
導電層とから構成されていて、半導体層と透明導電層と
の界面が形成されている。この界面には、電位障壁や、
透明導電層を構成する物質が半導体層に拡散して生じた
トラップ準位などのバリアが形成されていると考えられ
る。したがって、スイッチング素子にかかる電圧が順バ
イアスから逆バイアスに変化させられたときでも、順バ
イアス時に注入されたキャリアのほとんどはこのバリア
によって阻止されると考えられる。これにより、逆方向
電流は急速に収束させられ、かつ、そのピーク値も小さ
くなり、スイッチング速度が向上させられる。
クロムなどから成る金属層と、ＩＴＯなどから成る透明
導電層とから構成されていて、半導体層と透明導電層と
の界面が形成されている。この界面には、電位障壁や、
透明導電層を構成する物質が半導体層に拡散して生じた
トラップ準位などのバリアが形成されていると考えられ
る。したがって、スイッチング素子にかかる電圧が順バ
イアスから逆バイアスに変化させられたときでも、順バ
イアス時に注入されたキャリアのほとんどはこのバリア
によって阻止されると考えられる。これにより、逆方向
電流は急速に収束させられ、かつ、そのピーク値も小さ
くなり、スイッチング速度が向上させられる。
【００１６】
【実施例】次に、本発明に係るスイッチング素子の実施
例について図面に基づき詳しく説明する。
例について図面に基づき詳しく説明する。
【００１７】図１に示すように、本発明に係るスイッチ
ング素子１０は、ガラスなどから成る光学的に透明な基
板１２上に、二層構造の下部電極１４と、アモルファス
シリコンなどから成る半導体層１６と、ＩＴＯ（Indium
Tin Oxide）などから成る透明な上部電極１８とが形成
されて構成されている。この下部電極１４は、クロムCr
などから成る金属層１４ａと、この金属層１４ａ上に堆
積されるＩＴＯなどから成る透明導電層１４ｂとから構
成されている。この点が本実施例の最大の特徴である。
また、この半導体層１６は、基板１２側から順に、正孔
が多数キャリアとなるｐ型アモルファスシリコン層１６
ａと、真性半導体となるｉ型アモルファスシリコン層１
６ｂと、電子が多数キャリアとなるｎ型アモルファスシ
リコン層１６ｃとが積層され、ｐｉｎ構造にされてい
る。
ング素子１０は、ガラスなどから成る光学的に透明な基
板１２上に、二層構造の下部電極１４と、アモルファス
シリコンなどから成る半導体層１６と、ＩＴＯ（Indium
Tin Oxide）などから成る透明な上部電極１８とが形成
されて構成されている。この下部電極１４は、クロムCr
などから成る金属層１４ａと、この金属層１４ａ上に堆
積されるＩＴＯなどから成る透明導電層１４ｂとから構
成されている。この点が本実施例の最大の特徴である。
また、この半導体層１６は、基板１２側から順に、正孔
が多数キャリアとなるｐ型アモルファスシリコン層１６
ａと、真性半導体となるｉ型アモルファスシリコン層１
６ｂと、電子が多数キャリアとなるｎ型アモルファスシ
リコン層１６ｃとが積層され、ｐｉｎ構造にされてい
る。
【００１８】このスイッチング素子１０を製造するに
は、まず基板１２上に、電子ビームや抵抗加熱による真
空蒸着法、あるいはＤＣやＲＦによるスパッタリング法
などによってクロムCrなどの金属膜を堆積する。次いで
この上に、真空蒸着法やスパッタリング法などによって
ＩＴＯなどの透明導電膜を堆積する。さらにこの上に、
プラズマＣＶＤ法などによって、ｐ型アモルファスシリ
コン膜と、ｉ型アモルファスシリコン膜と、ｎ型アモル
ファスシリコン膜とを連続的に堆積する。そして再度こ
の上に、真空蒸着法やスパッタリング法などによってＩ
ＴＯなどの透明導電膜を堆積する。なお、金属膜及び透
明導電膜の膜厚はそれぞれ数百〜数千Å程度が好ましい
が、これらの膜の特性や、アモルファスシリコン膜の性
能などを考慮して適宜決定されるものである。
は、まず基板１２上に、電子ビームや抵抗加熱による真
空蒸着法、あるいはＤＣやＲＦによるスパッタリング法
などによってクロムCrなどの金属膜を堆積する。次いで
この上に、真空蒸着法やスパッタリング法などによって
ＩＴＯなどの透明導電膜を堆積する。さらにこの上に、
プラズマＣＶＤ法などによって、ｐ型アモルファスシリ
コン膜と、ｉ型アモルファスシリコン膜と、ｎ型アモル
ファスシリコン膜とを連続的に堆積する。そして再度こ
の上に、真空蒸着法やスパッタリング法などによってＩ
ＴＯなどの透明導電膜を堆積する。なお、金属膜及び透
明導電膜の膜厚はそれぞれ数百〜数千Å程度が好ましい
が、これらの膜の特性や、アモルファスシリコン膜の性
能などを考慮して適宜決定されるものである。
【００１９】次いで、上層の透明導電膜と、３層から成
るアモルファスシリコン膜と、下層の透明導電膜とを順
に所定形状にパターン化し、上部電極１８と、半導体層
１６と、下部電極１４の一部である透明導電層１４ｂと
を形成する。たとえばフォトリソグラフィ法によってパ
ターン化する場合は、まず上層の透明導電膜上にレジス
ト液を塗布し、プリベークをした後、所定のパターンが
刻まれたマスクを用いて露光を行なう。そして、現像及
びポストベークを行なった後、上層の透明導電膜をエッ
チングして上部電極１８を形成する。次いで、平行平板
型のエッチング装置を用いてアモルファスシリコン膜を
エッチングする。具体的には、チャンバー内を１０-3To
rr以下まで排気した後、CF4 ガスと O2 ガスを導入し、
圧力を５．０Ｐａに保持しながら１３．５６ＭＨｚの高
周波電源を用いて電極に０．１〜０．７Ｗ／ｃｍ2 の電
力を供給する。これにより、アモルファスシリコン膜を
エッチングして半導体層１６を形成する。そして上層の
透明導電膜と同様に、下層の透明導電膜をエッチングし
て透明導電層１４ｂを形成する。ここで、透明導電膜と
してＩＴＯを用いた場合であれば、塩酸と硝酸の混合液
などによってエッチングをすればよい。
るアモルファスシリコン膜と、下層の透明導電膜とを順
に所定形状にパターン化し、上部電極１８と、半導体層
１６と、下部電極１４の一部である透明導電層１４ｂと
を形成する。たとえばフォトリソグラフィ法によってパ
ターン化する場合は、まず上層の透明導電膜上にレジス
ト液を塗布し、プリベークをした後、所定のパターンが
刻まれたマスクを用いて露光を行なう。そして、現像及
びポストベークを行なった後、上層の透明導電膜をエッ
チングして上部電極１８を形成する。次いで、平行平板
型のエッチング装置を用いてアモルファスシリコン膜を
エッチングする。具体的には、チャンバー内を１０-3To
rr以下まで排気した後、CF4 ガスと O2 ガスを導入し、
圧力を５．０Ｐａに保持しながら１３．５６ＭＨｚの高
周波電源を用いて電極に０．１〜０．７Ｗ／ｃｍ2 の電
力を供給する。これにより、アモルファスシリコン膜を
エッチングして半導体層１６を形成する。そして上層の
透明導電膜と同様に、下層の透明導電膜をエッチングし
て透明導電層１４ｂを形成する。ここで、透明導電膜と
してＩＴＯを用いた場合であれば、塩酸と硝酸の混合液
などによってエッチングをすればよい。
【００２０】次いで、パターニングに用いたレジストを
一旦除去した後、再びフォトリソグラフィ法などによっ
て金属膜を別の所定形状にパターン化し、下部電極１４
の一部である金属層１４ａを形成すれば、下部電極１４
と半導体層１６と上部電極１８とから構成されるスイッ
チング素子１０が製造されることになる。ここで、金属
膜としてクロムCrを用いた場合であれば、硝酸第２セリ
ウムアンモニウムなどによってエッチングをすればよ
い。
一旦除去した後、再びフォトリソグラフィ法などによっ
て金属膜を別の所定形状にパターン化し、下部電極１４
の一部である金属層１４ａを形成すれば、下部電極１４
と半導体層１６と上部電極１８とから構成されるスイッ
チング素子１０が製造されることになる。ここで、金属
膜としてクロムCrを用いた場合であれば、硝酸第２セリ
ウムアンモニウムなどによってエッチングをすればよ
い。
【００２１】ここでは、金属膜と透明導電膜とをブラン
ケット状態で堆積した後、アモルファスシリコン膜を堆
積しているが、このアモルファスシリコン膜を堆積する
前に、透明導電膜だけを先にパターン化して透明導電層
１４ｂを形成しておいてもよい。この場合は、上部電極
１８と半導体層１６とを形成した後、ブランケット状態
の金属膜をパターン化して金属層１４ａを形成すれば、
前述したスイッチング素子１０と同じ構成となる。ま
た、金属層と透明導電層との堆積は真空を破らずに連続
的に行なってもよいし、一度、真空を破って不連続的に
行なってもよい。さらにここでは、主としてフォトリソ
グラフィ法によってパターン化する方法を例示したが、
マスク法などによって最初から不必要な部分には膜が堆
積されないようにして形成してもよく、その製造方法は
何ら限定されるものではない。
ケット状態で堆積した後、アモルファスシリコン膜を堆
積しているが、このアモルファスシリコン膜を堆積する
前に、透明導電膜だけを先にパターン化して透明導電層
１４ｂを形成しておいてもよい。この場合は、上部電極
１８と半導体層１６とを形成した後、ブランケット状態
の金属膜をパターン化して金属層１４ａを形成すれば、
前述したスイッチング素子１０と同じ構成となる。ま
た、金属層と透明導電層との堆積は真空を破らずに連続
的に行なってもよいし、一度、真空を破って不連続的に
行なってもよい。さらにここでは、主としてフォトリソ
グラフィ法によってパターン化する方法を例示したが、
マスク法などによって最初から不必要な部分には膜が堆
積されないようにして形成してもよく、その製造方法は
何ら限定されるものではない。
【００２２】このスイッチング素子１０では、下部電極
１４が金属層１４ａと透明導電層１４ｂとから構成され
ているため、半導体層１６と透明導電層１４ｂとの界面
が形成されている。この界面には、電位障壁や、透明導
電層１４ｂを構成する物質が半導体層１６に拡散して生
じたトラップ準位などのバリアが形成されていると考え
られる。したがって、スイッチング素子にかかる電圧が
順バイアスから逆バイアスに変化させられたときでも、
順バイアス時に注入されたキャリアのほとんどはこのバ
リアによって阻止されると考えられる。これにより、逆
方向電流は１０-5〜１０-6秒のオーダーで収束させら
れ、かつ、そのピーク値も小さくなり、スイッチング速
度が向上させられる。よって、このスイッチング素子１
０を原稿読み取り装置に使用すれば、より正確な信号出
力を得ることができ、さらに信号読み出し速度を速める
ことも可能である。
１４が金属層１４ａと透明導電層１４ｂとから構成され
ているため、半導体層１６と透明導電層１４ｂとの界面
が形成されている。この界面には、電位障壁や、透明導
電層１４ｂを構成する物質が半導体層１６に拡散して生
じたトラップ準位などのバリアが形成されていると考え
られる。したがって、スイッチング素子にかかる電圧が
順バイアスから逆バイアスに変化させられたときでも、
順バイアス時に注入されたキャリアのほとんどはこのバ
リアによって阻止されると考えられる。これにより、逆
方向電流は１０-5〜１０-6秒のオーダーで収束させら
れ、かつ、そのピーク値も小さくなり、スイッチング速
度が向上させられる。よって、このスイッチング素子１
０を原稿読み取り装置に使用すれば、より正確な信号出
力を得ることができ、さらに信号読み出し速度を速める
ことも可能である。
【００２３】以上、本発明に係るスイッチング素子の一
実施例を詳述したが、本発明は上述した実施例に限定さ
れることなく、その他の態様でも実施し得るものであ
る。
実施例を詳述したが、本発明は上述した実施例に限定さ
れることなく、その他の態様でも実施し得るものであ
る。
【００２４】たとえば図２に示すように、ガラスなどの
基板１２上に、金属層１４ａと透明導電層１４ｂとから
構成される下部電極１４と、ｐ型アモルファスシリコン
層２０ａとｉ型アモルファスシリコン層２０ｂとが積層
されて成る半導体層２０と、金属などから成る不透明な
上部電極２２とが形成されて構成されたスイッチング素
子２４でもよい。本例から明らかなように、半導体層は
ｐｉ構造にされていてもよい。要するに本発明は、スイ
ッチング素子を構成する半導体層に透明導電層との界面
を形成することによって、スイッチング素子に生じる逆
方向電流を阻止するようにすればよいのである。
基板１２上に、金属層１４ａと透明導電層１４ｂとから
構成される下部電極１４と、ｐ型アモルファスシリコン
層２０ａとｉ型アモルファスシリコン層２０ｂとが積層
されて成る半導体層２０と、金属などから成る不透明な
上部電極２２とが形成されて構成されたスイッチング素
子２４でもよい。本例から明らかなように、半導体層は
ｐｉ構造にされていてもよい。要するに本発明は、スイ
ッチング素子を構成する半導体層に透明導電層との界面
を形成することによって、スイッチング素子に生じる逆
方向電流を阻止するようにすればよいのである。
【００２５】また図３に示すように、ガラスなどの基板
１２上に、金属層１４ａと透明導電層１４ｂとから構成
される下部電極１４と、ｐ型アモルファスシリコン層２
６ａとｉ型アモルファスシリコン層２６ｂとが積層され
て成る半導体層２６と、絶縁層２８と、金属などから成
る不透明な上部電極２２とが形成されて構成されたスイ
ッチング素子３０でもよい。このスイッチング素子３０
はＭＩＳ型になっていて、上部電極２２は半導体層２６
上に絶縁層２８を介して堆積されている。本例から明ら
かなように、上部電極は半導体層上に直接でなく間接に
堆積されていてもよい。
１２上に、金属層１４ａと透明導電層１４ｂとから構成
される下部電極１４と、ｐ型アモルファスシリコン層２
６ａとｉ型アモルファスシリコン層２６ｂとが積層され
て成る半導体層２６と、絶縁層２８と、金属などから成
る不透明な上部電極２２とが形成されて構成されたスイ
ッチング素子３０でもよい。このスイッチング素子３０
はＭＩＳ型になっていて、上部電極２２は半導体層２６
上に絶縁層２８を介して堆積されている。本例から明ら
かなように、上部電極は半導体層上に直接でなく間接に
堆積されていてもよい。
【００２６】また、これまでの実施例では、金属層１４
ａと透明導電層１４ｂとを異なる形状にしているが、同
一形状にしてもよい。
ａと透明導電層１４ｂとを異なる形状にしているが、同
一形状にしてもよい。
【００２７】さらに、最初に例示した半導体層１６は基
板１２側からｐｉｎの順に積層されているが、これとは
逆にｎｉｐの順に積層され、ｐｉｎ構造にされていても
よい。また、上述したｐｉｎ型、ｐｉ型、ＭＩＳ型以外
に、ｎｉ型、ｐｎ型、ヘテロ接合型、ホモ接合型あるい
はこれらを組み合わせた型などに単層又は多層に堆積し
たものでもよい。さらに、半導体層を構成するアモルフ
ァスシリコンとしては、水素化アモルファスシリコンa-
Si:H、水素化アモルファスシリコンカーバイドa-SiC:H
、アモルファスシリコンナイトライドなどの他、単な
るアモルファスシリコンa-Siなどが好ましいが、シリコ
ンと炭素、ゲルマニウム、スズなどの他の元素との合金
から成るアモルファスシリコン系半導体の非晶質あるい
は微結晶を堆積したものでもよい。すなわち、本発明に
係るスイッチング素子は、少なくとも１つの電位障壁や
ショットキーバリアーなどの表面障壁などを有してい
て、スイッチング機能を備えているものであれば、いか
なる構造にされていてもよい。
板１２側からｐｉｎの順に積層されているが、これとは
逆にｎｉｐの順に積層され、ｐｉｎ構造にされていても
よい。また、上述したｐｉｎ型、ｐｉ型、ＭＩＳ型以外
に、ｎｉ型、ｐｎ型、ヘテロ接合型、ホモ接合型あるい
はこれらを組み合わせた型などに単層又は多層に堆積し
たものでもよい。さらに、半導体層を構成するアモルフ
ァスシリコンとしては、水素化アモルファスシリコンa-
Si:H、水素化アモルファスシリコンカーバイドa-SiC:H
、アモルファスシリコンナイトライドなどの他、単な
るアモルファスシリコンa-Siなどが好ましいが、シリコ
ンと炭素、ゲルマニウム、スズなどの他の元素との合金
から成るアモルファスシリコン系半導体の非晶質あるい
は微結晶を堆積したものでもよい。すなわち、本発明に
係るスイッチング素子は、少なくとも１つの電位障壁や
ショットキーバリアーなどの表面障壁などを有してい
て、スイッチング機能を備えているものであれば、いか
なる構造にされていてもよい。
【００２８】その他、透明導電層の材料としてはＩＴＯ
以外に SnO2 や TiO2 などを用いてもよい。また、金属
層の材料としてはCr以外にNi，Pd，Ti，Mo，Ta，Alなど
を用いてもよく、さらに金属層は１層でもよいが、２層
以上でもよいなど、本発明はその主旨を逸脱しない範囲
内で当業者の知識に基づき種々なる改良、修正、変形を
加えた態様で実施し得るものである。
以外に SnO2 や TiO2 などを用いてもよい。また、金属
層の材料としてはCr以外にNi，Pd，Ti，Mo，Ta，Alなど
を用いてもよく、さらに金属層は１層でもよいが、２層
以上でもよいなど、本発明はその主旨を逸脱しない範囲
内で当業者の知識に基づき種々なる改良、修正、変形を
加えた態様で実施し得るものである。
【００２９】
【発明の効果】本発明に係るスイッチング素子は、下部
電極が１層以上の金属層とその金属層上に堆積される透
明導電層とから構成され、半導体層と透明導電層との界
面が形成されているため、逆方向電流はこの界面に形成
されたバリアによって急速に収束させられ、かつ、その
ピーク値も小さくなる。このため、スイッチング速度が
大幅に向上させられることになる。さらに、本発明に係
るスイッチング素子を原稿読み取り装置に使用すれば、
より正確な信号出力を得ることができるとともに、信号
読み出し速度を速めることも可能であるなど、本発明は
種々の優れた効果を奏する。
電極が１層以上の金属層とその金属層上に堆積される透
明導電層とから構成され、半導体層と透明導電層との界
面が形成されているため、逆方向電流はこの界面に形成
されたバリアによって急速に収束させられ、かつ、その
ピーク値も小さくなる。このため、スイッチング速度が
大幅に向上させられることになる。さらに、本発明に係
るスイッチング素子を原稿読み取り装置に使用すれば、
より正確な信号出力を得ることができるとともに、信号
読み出し速度を速めることも可能であるなど、本発明は
種々の優れた効果を奏する。
【図１】本発明に係るスイッチング素子の一実施例を示
す断面模式図である。
す断面模式図である。
【図２】本発明に係るスイッチング素子の他の実施例を
示す断面模式図である。
示す断面模式図である。
【図３】本発明に係るスイッチング素子の更に他の実施
例を示す断面模式図である。
例を示す断面模式図である。
【図４】従来のスイッチング素子を用いた原稿読み取り
装置の一例を示す断面模式図である。
装置の一例を示す断面模式図である。
【図５】図４に示した原稿読み取り装置の回路図であ
る。
る。
【図６】図４及び図５に示した原稿読み取り装置の動作
を説明するためのタイムチャートである。
を説明するためのタイムチャートである。
１０，２４，３０；スイッチング素子 １２；基板 １４；下部電極 １４ａ；金属層 １４ｂ；透明導電層 １６，２０，２６；半導体層 １８，２２；上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/028 9070−5Ｃ // Ｈ０１Ｌ 31/10 8422−4Ｍ Ｈ０１Ｌ 31/10 Ａ
Claims (6)
- 【請求項１】 基板上に、下部電極と、該下部電極上に
堆積される半導体層と、該半導体層上に堆積される上部
電極とが形成されて構成されるスイッチング素子におい
て、 前記下部電極が、１層以上の金属層と、該金属層上に堆
積される透明導電層とから構成されたことを特徴とする
スイッチング素子。 - 【請求項２】 前記透明導電層がＩＴＯから成ることを
特徴とする請求項１に記載のスイッチング素子。 - 【請求項３】 前記金属層がクロムから成ることを特徴
とする請求項１又は請求項２に記載のスイッチング素
子。 - 【請求項４】 前記半導体層がｐｉｎ構造にされている
ことを特徴とする請求項１乃至請求項３のいずれかに記
載のスイッチング素子。 - 【請求項５】 前記半導体層がアモルファスシリコンか
ら成ることを特徴とする請求項１乃至請求項４のいずれ
かに記載のスイッチング素子。 - 【請求項６】 前記基板が光学的に透明であることを特
徴とする請求項１乃至請求項５のいずれかに記載のスイ
ッチング素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197624A JPH0621484A (ja) | 1992-06-30 | 1992-06-30 | スイッチング素子 |
| EP19930913518 EP0601200A4 (en) | 1992-06-15 | 1993-06-14 | SEMICONDUCTOR ARRANGEMENT. |
| PCT/JP1993/000794 WO1993026046A1 (en) | 1992-06-15 | 1993-06-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197624A JPH0621484A (ja) | 1992-06-30 | 1992-06-30 | スイッチング素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621484A true JPH0621484A (ja) | 1994-01-28 |
Family
ID=16377583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197624A Withdrawn JPH0621484A (ja) | 1992-06-15 | 1992-06-30 | スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012137425A1 (ja) * | 2011-04-04 | 2014-07-28 | 株式会社島津製作所 | Ｘ線検出器 |
-
1992
- 1992-06-30 JP JP4197624A patent/JPH0621484A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012137425A1 (ja) * | 2011-04-04 | 2014-07-28 | 株式会社島津製作所 | Ｘ線検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| US20060223214A1 (en) | Optoelectronic component for converting electromagnetic radiation into a intensity-dependent photocurrent | |
| US5130259A (en) | Infrared staring imaging array and method of manufacture | |
| JPH0783098B2 (ja) | 光イメ−ジ検出器の製造方法及びこの製造方法により製造される２次元マトリクス検出器 | |
| JPS6154756A (ja) | 密着型イメ−ジセンサ | |
| JPH0621484A (ja) | スイッチング素子 | |
| JPH0746721B2 (ja) | イメ−ジセンサおよびその製造方法 | |
| JPH066514A (ja) | スイッチング素子 | |
| JPH0621425A (ja) | 原稿読み取り装置 | |
| JPH04154168A (ja) | イメージセンサの製造方法 | |
| EP0601200A1 (en) | Semiconductor device | |
| JPH0621424A (ja) | 光センサ素子 | |
| JPH06260678A (ja) | 読み取り装置及び該製造方法 | |
| JPH05347398A (ja) | 原稿読み取り装置 | |
| JPH06283698A (ja) | 原稿読み取り装置 | |
| JPH0522516A (ja) | イメージセンサ | |
| JPH06283699A (ja) | 原稿読み取り装置 | |
| JPH0621426A (ja) | 光センサ素子 | |
| JPS6313358B2 (ja) | ||
| US5083171A (en) | Image sensor | |
| JPS6213066A (ja) | 光電変換装置 | |
| JP3398161B2 (ja) | 光電変換装置 | |
| WO1993026046A1 (en) | Semiconductor device | |
| JP2692144B2 (ja) | ラインセンサ | |
| JP2714144B2 (ja) | 光電変換素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |