JPH06283698A - 原稿読み取り装置 - Google Patents
原稿読み取り装置Info
- Publication number
- JPH06283698A JPH06283698A JP5092356A JP9235693A JPH06283698A JP H06283698 A JPH06283698 A JP H06283698A JP 5092356 A JP5092356 A JP 5092356A JP 9235693 A JP9235693 A JP 9235693A JP H06283698 A JPH06283698 A JP H06283698A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- lower electrode
- deposited
- document reading
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 一般に密着型イメージセンサとも呼ばれる原
稿読み取り装置に生じる反転残像を低減させるととも
に、より高速読み出しを可能にする。 【構成】 フォトダイオード１４、ブロッキングダイオ
ード１６及びチャンネル配線Ｃ1,Ｃ2,... Ｃn が形成さ
れて構成された原稿読み取り装置１０において、フォト
ダイオード１４及びブロッキングダイオード１６の下部
電極１４ａ，１６ａの上に半導体層１４ｂ，１６ｂをｎ
型（ｐ型）半導体層１４ｂ1 ，１６ｂ1 、ｐ型（ｎ型）
半導体層１４ａ2 ，１６ａ2 、ｉ型（ｉ型）半導体層１
４ａ3 ，１６ａ3 、ｎ型（ｐ型）半導体層１４ａ4 ，１
６ａ4 の積層構造とした。これにより、ｎ型（ｐ型）半
導体層１４ｂ1 ，１６ｂ1 とｐ型（ｎ型）半導体層１４
ａ2，１６ａ2 との界面に電位障壁などから成るバリア
を形成し、このバリアによって読出状態から蓄積状態に
切り換わった直後に流れる逆方向電流を阻止して、ブロ
ッキングダイオード１６のスイッチング速度を向上させ
るようにした。
稿読み取り装置に生じる反転残像を低減させるととも
に、より高速読み出しを可能にする。 【構成】 フォトダイオード１４、ブロッキングダイオ
ード１６及びチャンネル配線Ｃ1,Ｃ2,... Ｃn が形成さ
れて構成された原稿読み取り装置１０において、フォト
ダイオード１４及びブロッキングダイオード１６の下部
電極１４ａ，１６ａの上に半導体層１４ｂ，１６ｂをｎ
型（ｐ型）半導体層１４ｂ1 ，１６ｂ1 、ｐ型（ｎ型）
半導体層１４ａ2 ，１６ａ2 、ｉ型（ｉ型）半導体層１
４ａ3 ，１６ａ3 、ｎ型（ｐ型）半導体層１４ａ4 ，１
６ａ4 の積層構造とした。これにより、ｎ型（ｐ型）半
導体層１４ｂ1 ，１６ｂ1 とｐ型（ｎ型）半導体層１４
ａ2，１６ａ2 との界面に電位障壁などから成るバリア
を形成し、このバリアによって読出状態から蓄積状態に
切り換わった直後に流れる逆方向電流を阻止して、ブロ
ッキングダイオード１６のスイッチング速度を向上させ
るようにした。
Description
【０００１】
【産業上の利用分野】本発明は原稿読み取り装置に関
し、特に、ファクシミリ、イメージスキャナなどにおい
て、画像情報を入力するための画像読み取り部などに使
用される原稿読み取り装置に関する。
し、特に、ファクシミリ、イメージスキャナなどにおい
て、画像情報を入力するための画像読み取り部などに使
用される原稿読み取り装置に関する。
【０００２】
【従来の技術】近年、ファクシミリなどの画像読み取り
部には、縮小光学系の必要なＣＣＤ型の原稿読み取り装
置に代わって、一般に密着型イメージセンサと呼ばれる
原稿読み取り装置が広く採用されている。
部には、縮小光学系の必要なＣＣＤ型の原稿読み取り装
置に代わって、一般に密着型イメージセンサと呼ばれる
原稿読み取り装置が広く採用されている。
【０００３】たとえば図６に示すように、従来の原稿読
み取り装置１はガラス基板２上に、光電変換素子である
フォトダイオード３と、スイッチング素子であるブロッ
キングダイオード４と、フォトダイオード３からの電気
信号を読み出すためのチャンネル配線Ｃ1,Ｃ2,... Ｃn
とが形成されて構成されている。
み取り装置１はガラス基板２上に、光電変換素子である
フォトダイオード３と、スイッチング素子であるブロッ
キングダイオード４と、フォトダイオード３からの電気
信号を読み出すためのチャンネル配線Ｃ1,Ｃ2,... Ｃn
とが形成されて構成されている。
【０００４】これらフォトダイオード３及びブロッキン
グダイオード４は、ともに金属から成る不透明な下部電
極３ａ，４ａと、アモルファスシリコンから成るｐｉｎ
構造の半導体層３ｂ，４ｂと、ＩＴＯ（Indium Tin Oxi
de）から成る透明な上部電極３ｃ，４ｃとが、順に堆積
されて構成されている。また、フォトダイオード３及び
ブロッキングダイオード４は SiOx から成る透明な層間
絶縁膜５により覆われていて、この層間絶縁膜５に形成
されたコンタクトホール６を介して接続配線７によって
逆極性で直列接続されている。一方、フォトダイオード
３を構成する下部電極３ａは、層間絶縁膜５に形成され
たコンタクトホール８を介してチャンネル配線Ｃ1,Ｃ
2,... Ｃn に接続されている。さらに、これら全体は保
護膜９により覆われて構成されている。
グダイオード４は、ともに金属から成る不透明な下部電
極３ａ，４ａと、アモルファスシリコンから成るｐｉｎ
構造の半導体層３ｂ，４ｂと、ＩＴＯ（Indium Tin Oxi
de）から成る透明な上部電極３ｃ，４ｃとが、順に堆積
されて構成されている。また、フォトダイオード３及び
ブロッキングダイオード４は SiOx から成る透明な層間
絶縁膜５により覆われていて、この層間絶縁膜５に形成
されたコンタクトホール６を介して接続配線７によって
逆極性で直列接続されている。一方、フォトダイオード
３を構成する下部電極３ａは、層間絶縁膜５に形成され
たコンタクトホール８を介してチャンネル配線Ｃ1,Ｃ
2,... Ｃn に接続されている。さらに、これら全体は保
護膜９により覆われて構成されている。
【０００５】また、これらフォトダイオード３及びブロ
ッキングダイオード４は、図７に示すように、一次元に
ｍ×ｎ個配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ
2,...Ｂm に区分されている。そして、ブロッキングダ
イオード４のアノード電極はブロックＢ1,Ｂ2,... Ｂm
内で共通に接続され、フォトダイオード３のアノード電
極はチャンネル配線Ｃ1,Ｃ2,... Ｃn によってブロック
Ｂ1,Ｂ2,... Ｂm 間で相対的に同一位置にあるもの同士
で共通に接続されている。
ッキングダイオード４は、図７に示すように、一次元に
ｍ×ｎ個配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ
2,...Ｂm に区分されている。そして、ブロッキングダ
イオード４のアノード電極はブロックＢ1,Ｂ2,... Ｂm
内で共通に接続され、フォトダイオード３のアノード電
極はチャンネル配線Ｃ1,Ｃ2,... Ｃn によってブロック
Ｂ1,Ｂ2,... Ｂm 間で相対的に同一位置にあるもの同士
で共通に接続されている。
【０００６】この原稿読み取り装置１は電荷蓄積方式で
動作するもので、図８のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm がブロックＢ1,Ｂ2,... Ｂ
m ごとに順番に周期Ｔで印加され、各ブロックＢ1,Ｂ
2,... Ｂm は時間ｔの読出状態と、時間Ｔ−ｔの蓄積状
態とを繰り返すことになる。読出状態になったブロック
Ｂ1,Ｂ2,... Ｂm からは、それまでの蓄積状態の間に入
射した光量に相当する出力電流Iout1,Iout2,... Ioutn
がチャンネル配線Ｃ1,Ｃ2,... Ｃn を経て流れ出し、こ
れら出力電流Iout1,Iout2,... Ioutn は外部の信号処理
回路によって増幅及び積分された後、時系列的に出力さ
れることになる。たとえば第１ブロックＢ1 が読出状態
になると、第１ブロックＢ1 から出力電流Iout1,Iout
2,... Ioutnが流れ出し、次いで第１ブロックＢ1 が蓄
積状態になって第２ブロックＢ2 が読出状態になると、
第２ブロックＢ2 から出力電流Iout1,Iout2,... Ioutn
が流れ出すことになる。
動作するもので、図８のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm がブロックＢ1,Ｂ2,... Ｂ
m ごとに順番に周期Ｔで印加され、各ブロックＢ1,Ｂ
2,... Ｂm は時間ｔの読出状態と、時間Ｔ−ｔの蓄積状
態とを繰り返すことになる。読出状態になったブロック
Ｂ1,Ｂ2,... Ｂm からは、それまでの蓄積状態の間に入
射した光量に相当する出力電流Iout1,Iout2,... Ioutn
がチャンネル配線Ｃ1,Ｃ2,... Ｃn を経て流れ出し、こ
れら出力電流Iout1,Iout2,... Ioutn は外部の信号処理
回路によって増幅及び積分された後、時系列的に出力さ
れることになる。たとえば第１ブロックＢ1 が読出状態
になると、第１ブロックＢ1 から出力電流Iout1,Iout
2,... Ioutnが流れ出し、次いで第１ブロックＢ1 が蓄
積状態になって第２ブロックＢ2 が読出状態になると、
第２ブロックＢ2 から出力電流Iout1,Iout2,... Ioutn
が流れ出すことになる。
【０００７】
【発明が解決しようとする課題】しかしながら実際に
は、ブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状態
に切り換わった直後には、出力電流Iout1,Iout2,... Io
utn と逆方向に電流（以下「逆方向電流」という。）Ir
1,Ir2,... Irn が流れる。この逆方向電流Ir1,Ir2,...
Irn の大きさは正常な出力電流Iout1,Iout2,... Ioutn
の１０〜２０％に達し、その収束時間Ｔr は１０-3秒の
オーダーにも達する。このため、たとえば第１ブロック
Ｂ1 と第２ブロックＢ2 において白が読み取られ、第３
ブロックＢ3で黒が読み取られた場合には、第２ブロッ
クＢ2 が読出状態になったときに流れる出力電流Iout1,
Iout2,... Ioutn は通常よりも小さくなり、さらに第３
ブロックＢ3 が読出状態になったときには流れないはず
の出力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。ただ
し、この場合の第３ブロックＢ3 のように、黒が読み取
られたブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状
態に切り換わった直後には、逆方向電流Ir1,Ir2,... Ir
n は流れない。
は、ブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状態
に切り換わった直後には、出力電流Iout1,Iout2,... Io
utn と逆方向に電流（以下「逆方向電流」という。）Ir
1,Ir2,... Irn が流れる。この逆方向電流Ir1,Ir2,...
Irn の大きさは正常な出力電流Iout1,Iout2,... Ioutn
の１０〜２０％に達し、その収束時間Ｔr は１０-3秒の
オーダーにも達する。このため、たとえば第１ブロック
Ｂ1 と第２ブロックＢ2 において白が読み取られ、第３
ブロックＢ3で黒が読み取られた場合には、第２ブロッ
クＢ2 が読出状態になったときに流れる出力電流Iout1,
Iout2,... Ioutn は通常よりも小さくなり、さらに第３
ブロックＢ3 が読出状態になったときには流れないはず
の出力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。ただ
し、この場合の第３ブロックＢ3 のように、黒が読み取
られたブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状
態に切り換わった直後には、逆方向電流Ir1,Ir2,... Ir
n は流れない。
【０００８】このような現象は再生画像において、白を
読み取った直後に読み取った黒は通常の黒よりも黒く、
黒を読み取った直後に読み取った白は通常の白よりも白
くなって現れるため、「反転残像」と呼ばれている。特
に、第１ブロックＢ1 で白が読み取られ、第２ブロック
Ｂ2 で灰（白の１０〜２０％の明るさ）が読み取られた
場合には、第２ブロックＢ2 からの出力電流Iout1,Iout
2,... Ioutn は黒を示すことになるなど、正確な信号出
力は得られない。また、消費電力の低減などを図るため
低照度下で原稿を読み取らせる傾向にあるが、低照度下
でも反転残像の大きさは低下せず、信号出力の大きさだ
けが低下するので、反転残像の相対的割合は増加すると
いう問題がある。このような状態を可能な限り回避する
ため、駆動パルスVp1,Vp2,... Vpm の幅ｔを長めに取る
必要があるが、信号読み出し速度が遅くなるという問題
があった。
読み取った直後に読み取った黒は通常の黒よりも黒く、
黒を読み取った直後に読み取った白は通常の白よりも白
くなって現れるため、「反転残像」と呼ばれている。特
に、第１ブロックＢ1 で白が読み取られ、第２ブロック
Ｂ2 で灰（白の１０〜２０％の明るさ）が読み取られた
場合には、第２ブロックＢ2 からの出力電流Iout1,Iout
2,... Ioutn は黒を示すことになるなど、正確な信号出
力は得られない。また、消費電力の低減などを図るため
低照度下で原稿を読み取らせる傾向にあるが、低照度下
でも反転残像の大きさは低下せず、信号出力の大きさだ
けが低下するので、反転残像の相対的割合は増加すると
いう問題がある。このような状態を可能な限り回避する
ため、駆動パルスVp1,Vp2,... Vpm の幅ｔを長めに取る
必要があるが、信号読み出し速度が遅くなるという問題
があった。
【０００９】そこで、本発明者らは反転残像を低減する
とともに、より高速読み出しを可能にするため、鋭意研
究を重ねた結果、本発明に至った。
とともに、より高速読み出しを可能にするため、鋭意研
究を重ねた結果、本発明に至った。
【００１０】
【課題を解決するための手段】本発明に係る原稿読み取
り装置の要旨とするところは、基板上に、光電変換素子
と該光電変換素子に直列接続されるスイッチング素子と
から構成される光センサ素子が一次元に複数配列され、
一定個数ごとに複数のブロックに区分されているととも
に、これら光センサ素子のいずれか一方がブロック内で
共通に接続され、当該他方がチャンネル配線によって該
ブロック間で相対的に同一位置にあるもの同士で共通に
接続されていて、前記光電変換素子は下部電極と、該下
部電極上に堆積される半導体層と、該半導体層上に堆積
される透明な上部電極とから成り、前記スイッチング素
子は下部電極と、該下部電極上に堆積される半導体層
と、該半導体層上に堆積される上部電極とから成る原稿
読み取り装置において、少なくとも前記スイッチング素
子を構成する半導体層が、下部電極からｎｐｉｎの積層
構造を有することにある。
り装置の要旨とするところは、基板上に、光電変換素子
と該光電変換素子に直列接続されるスイッチング素子と
から構成される光センサ素子が一次元に複数配列され、
一定個数ごとに複数のブロックに区分されているととも
に、これら光センサ素子のいずれか一方がブロック内で
共通に接続され、当該他方がチャンネル配線によって該
ブロック間で相対的に同一位置にあるもの同士で共通に
接続されていて、前記光電変換素子は下部電極と、該下
部電極上に堆積される半導体層と、該半導体層上に堆積
される透明な上部電極とから成り、前記スイッチング素
子は下部電極と、該下部電極上に堆積される半導体層
と、該半導体層上に堆積される上部電極とから成る原稿
読み取り装置において、少なくとも前記スイッチング素
子を構成する半導体層が、下部電極からｎｐｉｎの積層
構造を有することにある。
【００１１】かかる本発明の原稿読み取り装置におい
て、前記半導体層における最下層のｎ層を構成する半導
体がＩＴＯから成ることにある。
て、前記半導体層における最下層のｎ層を構成する半導
体がＩＴＯから成ることにある。
【００１２】また、本発明に係る原稿読み取り装置の他
の要旨とするところは、基板上に、光電変換素子と該光
電変換素子に直列接続されるスイッチング素子とから構
成される光センサ素子が一次元に複数配列され、一定個
数ごとに複数のブロックに区分されているとともに、こ
れら光センサ素子のいずれか一方がブロック内で共通に
接続され、当該他方がチャンネル配線によって該ブロッ
ク間で相対的に同一位置にあるもの同士で共通に接続さ
れていて、前記光電変換素子は下部電極と、該下部電極
上に堆積される半導体層と、該半導体層上に堆積される
透明な上部電極とから成り、前記スイッチング素子は下
部電極と、該下部電極上に堆積される半導体層と、該半
導体層上に堆積される上部電極とから成る原稿読み取り
装置において、少なくとも前記スイッチング素子を構成
する半導体層が、下部電極からｐｎｉｐの積層構造を有
することにある。
の要旨とするところは、基板上に、光電変換素子と該光
電変換素子に直列接続されるスイッチング素子とから構
成される光センサ素子が一次元に複数配列され、一定個
数ごとに複数のブロックに区分されているとともに、こ
れら光センサ素子のいずれか一方がブロック内で共通に
接続され、当該他方がチャンネル配線によって該ブロッ
ク間で相対的に同一位置にあるもの同士で共通に接続さ
れていて、前記光電変換素子は下部電極と、該下部電極
上に堆積される半導体層と、該半導体層上に堆積される
透明な上部電極とから成り、前記スイッチング素子は下
部電極と、該下部電極上に堆積される半導体層と、該半
導体層上に堆積される上部電極とから成る原稿読み取り
装置において、少なくとも前記スイッチング素子を構成
する半導体層が、下部電極からｐｎｉｐの積層構造を有
することにある。
【００１３】かかる本発明の原稿読み取り装置におい
て、前記半導体層における最下層のｐ層を構成する半導
体が酸化イリジウムから成ることにある。
て、前記半導体層における最下層のｐ層を構成する半導
体が酸化イリジウムから成ることにある。
【００１４】また、かかる本発明の原稿読み取り装置に
おいて、前記光電変換素子と前記スイッチング素子とは
それぞれダイオード特性を備え、互いに逆極性で直列接
続されていることにある。さらに、かかる本発明の原稿
読み取り装置において、前記光電変換素子及び前記スイ
ッチング素子を構成するそれぞれの半導体層はプラズマ
ＣＶＤ法で連続的に堆積されたアモルファスシリコンか
ら成ることにある。
おいて、前記光電変換素子と前記スイッチング素子とは
それぞれダイオード特性を備え、互いに逆極性で直列接
続されていることにある。さらに、かかる本発明の原稿
読み取り装置において、前記光電変換素子及び前記スイ
ッチング素子を構成するそれぞれの半導体層はプラズマ
ＣＶＤ法で連続的に堆積されたアモルファスシリコンか
ら成ることにある。
【００１５】さらに、かかる本発明の原稿読み取り装置
において、前記光電変換素子及び前記スイッチング素子
を構成するそれぞれの下部電極、半導体層及び上部電極
は、それぞれ同時に堆積されたものであることにある。
において、前記光電変換素子及び前記スイッチング素子
を構成するそれぞれの下部電極、半導体層及び上部電極
は、それぞれ同時に堆積されたものであることにある。
【００１６】
【作用】かかる原稿読み取り装置によれば、少なくとも
スイッチング素子を構成する半導体層が下部電極からｎ
1 層、ｐ層、ｉ層、ｎ2 層の順に構成されていて、この
半導体層のｎ1 層とｐ層との界面には、電位障壁などの
バリアが形成されていて、逆方向電流のほとんどはこの
バリアによって阻止されると考えられる。また、読出し
後、ｐｉｎ2 が逆バイアスになったとき、ｎ1 ｐは順方
向になり、キャリアが速やかに消滅し、逆方向電流が低
減されると考えられる。これにより、逆方向電流は急速
に収束させられ、かつ、そのピーク値も小さくなり、ス
イッチング素子のスイッチング速度が向上させられる。
この結果、反転残像は低減させられ、信号読み出し速度
は速められる。
スイッチング素子を構成する半導体層が下部電極からｎ
1 層、ｐ層、ｉ層、ｎ2 層の順に構成されていて、この
半導体層のｎ1 層とｐ層との界面には、電位障壁などの
バリアが形成されていて、逆方向電流のほとんどはこの
バリアによって阻止されると考えられる。また、読出し
後、ｐｉｎ2 が逆バイアスになったとき、ｎ1 ｐは順方
向になり、キャリアが速やかに消滅し、逆方向電流が低
減されると考えられる。これにより、逆方向電流は急速
に収束させられ、かつ、そのピーク値も小さくなり、ス
イッチング素子のスイッチング速度が向上させられる。
この結果、反転残像は低減させられ、信号読み出し速度
は速められる。
【００１７】また、かかる他の原稿読み取り装置によれ
ば、少なくともスイッチング素子を構成する半導体層が
下部電極からｐ1 層、ｎ層、ｉ層、ｐ2 層の順に構成さ
れていて、この半導体層のｐ1 層とｎ層との界面には、
電位障壁などのバリアが形成されていて、逆方向電流の
ほとんどはこのバリアによって阻止されると考えられ
る。また、読出し後、ｎｉｐ2 が逆バイアスになったと
き、ｐ1 ｎは順方向になり、キャリアが速やかに消滅
し、逆方向電流が低減されると考えられる。これによ
り、逆方向電流は急速に収束させられ、かつ、そのピー
ク値も小さくなり、スイッチング素子のスイッチング速
度が向上させられる。この結果、反転残像は低減させら
れ、信号読み出し速度は速められる。
ば、少なくともスイッチング素子を構成する半導体層が
下部電極からｐ1 層、ｎ層、ｉ層、ｐ2 層の順に構成さ
れていて、この半導体層のｐ1 層とｎ層との界面には、
電位障壁などのバリアが形成されていて、逆方向電流の
ほとんどはこのバリアによって阻止されると考えられ
る。また、読出し後、ｎｉｐ2 が逆バイアスになったと
き、ｐ1 ｎは順方向になり、キャリアが速やかに消滅
し、逆方向電流が低減されると考えられる。これによ
り、逆方向電流は急速に収束させられ、かつ、そのピー
ク値も小さくなり、スイッチング素子のスイッチング速
度が向上させられる。この結果、反転残像は低減させら
れ、信号読み出し速度は速められる。
【００１８】
【実施例】次に、本発明に係る原稿読み取り装置の実施
例について図面に基づき詳しく説明する。
例について図面に基づき詳しく説明する。
【００１９】図１及び図２に示すように、本発明に係る
原稿読み取り装置１０はガラスなどから成る基板１２上
に、光電変換素子であるフォトダイオード１４と、スイ
ッチング素子であるブロッキングダイオード１６と、フ
ォトダイオード１４からの電気信号を読み出すためのチ
ャンネル配線Ｃ1,Ｃ2,... Ｃn とが形成されて構成され
ている。ここでは、フォトダイオード１４とブロッキン
グダイオード１６とにより光センサ素子が構成されてい
る。
原稿読み取り装置１０はガラスなどから成る基板１２上
に、光電変換素子であるフォトダイオード１４と、スイ
ッチング素子であるブロッキングダイオード１６と、フ
ォトダイオード１４からの電気信号を読み出すためのチ
ャンネル配線Ｃ1,Ｃ2,... Ｃn とが形成されて構成され
ている。ここでは、フォトダイオード１４とブロッキン
グダイオード１６とにより光センサ素子が構成されてい
る。
【００２０】フォトダイオード１４及びブロッキングダ
イオード１６はともに、Cr，Ni，Pd，Ti，Mo，Alなどの
金属層から成る下部電極１４ａ，１６ａと、アモルファ
スシリコンなどから成るｎ1 ｐｉｎ2 構造の半導体層１
４ｂ，１６ｂと、ＩＴＯ（Indium Tin Oxide）， Sn
O2 ， TiO2 などから成る透明な上部電極１４ｃ，１６
ｃとが順に堆積されて構成されている。また、フォトダ
イオード１４及びブロッキングダイオード１６は SiOx
や SiNx などから成る透明な層間絶縁膜１８により覆わ
れていて、この層間絶縁膜１８に形成されたコンタクト
ホール２０を介して接続配線２２により互いに逆極性で
直列接続されている。すなわち、フォトダイオード１４
とブロッキングダイオード１６とはカソード電極同士で
接続されている。一方、フォトダイオード１４の下部電
極１４ａは層間絶縁膜１８に形成されたコンタクトホー
ル２４を介してチャンネル配線Ｃ1,Ｃ2,... Ｃn に接続
されている。さらに、これら全体は保護膜２６により覆
われている。
イオード１６はともに、Cr，Ni，Pd，Ti，Mo，Alなどの
金属層から成る下部電極１４ａ，１６ａと、アモルファ
スシリコンなどから成るｎ1 ｐｉｎ2 構造の半導体層１
４ｂ，１６ｂと、ＩＴＯ（Indium Tin Oxide）， Sn
O2 ， TiO2 などから成る透明な上部電極１４ｃ，１６
ｃとが順に堆積されて構成されている。また、フォトダ
イオード１４及びブロッキングダイオード１６は SiOx
や SiNx などから成る透明な層間絶縁膜１８により覆わ
れていて、この層間絶縁膜１８に形成されたコンタクト
ホール２０を介して接続配線２２により互いに逆極性で
直列接続されている。すなわち、フォトダイオード１４
とブロッキングダイオード１６とはカソード電極同士で
接続されている。一方、フォトダイオード１４の下部電
極１４ａは層間絶縁膜１８に形成されたコンタクトホー
ル２４を介してチャンネル配線Ｃ1,Ｃ2,... Ｃn に接続
されている。さらに、これら全体は保護膜２６により覆
われている。
【００２１】また従来と同様に、これらフォトダイオー
ド１４及びブロッキングダイオード１６は一次元にｍ×
ｎ個配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ2,...
Ｂmに区分されていて、ブロッキングダイオード１６の
アノード電極はブロックＢ1,Ｂ2,... Ｂm 内で共通に接
続され、フォトダイオード１４のアノード電極はチャン
ネル配線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ
2,... Ｂm 間で相対的に同一位置にあるもの同士で共通
に接続されている。
ド１４及びブロッキングダイオード１６は一次元にｍ×
ｎ個配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ2,...
Ｂmに区分されていて、ブロッキングダイオード１６の
アノード電極はブロックＢ1,Ｂ2,... Ｂm 内で共通に接
続され、フォトダイオード１４のアノード電極はチャン
ネル配線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ
2,... Ｂm 間で相対的に同一位置にあるもの同士で共通
に接続されている。
【００２２】ここで、この原稿読み取り装置１０の製造
方法の一例を簡単に説明する。
方法の一例を簡単に説明する。
【００２３】まず基板１２上に、電子ビームや抵抗加熱
による真空蒸着法、あるいはＤＣやＲＦによるスパッタ
リング法などによって、Cr，Ni，Pd，Ti，Mo，Ta，Alな
どの金属膜（１４ａ，１６ａ）を堆積する。次いでこの
上に、プラズマＣＶＤ法などによって、電子が多数キャ
リアとなるｎ1 型アモルファスシリコン膜（１４ｂ1,
１６ｂ1 ）と、正孔が多数キャリアとなるｐ型アモルフ
ァスシリコン膜（１４ｂ2 , １６ｂ2 ）と、真性半導体
となるｉ型アモルファスシリコン膜（１４ｂ3, １６ｂ
3 ）と、電子が多数キャリアとなるｎ2 型アモルファス
シリコン膜（１４ｂ4 , １６ｂ4 ）とを連続的に堆積す
る。そしてこの上に、真空蒸着法やスパッタリング法な
どによってＩＴＯや SnO2 などの透明導電膜（１４ｃ，
１６ｃ）を堆積する。なお、金属膜及び透明導電膜の膜
厚は数百〜数千Å程度が好ましいが、これらの膜の特性
や、アモルファスシリコン膜の性能などを考慮して適宜
決定されるものである。
による真空蒸着法、あるいはＤＣやＲＦによるスパッタ
リング法などによって、Cr，Ni，Pd，Ti，Mo，Ta，Alな
どの金属膜（１４ａ，１６ａ）を堆積する。次いでこの
上に、プラズマＣＶＤ法などによって、電子が多数キャ
リアとなるｎ1 型アモルファスシリコン膜（１４ｂ1,
１６ｂ1 ）と、正孔が多数キャリアとなるｐ型アモルフ
ァスシリコン膜（１４ｂ2 , １６ｂ2 ）と、真性半導体
となるｉ型アモルファスシリコン膜（１４ｂ3, １６ｂ
3 ）と、電子が多数キャリアとなるｎ2 型アモルファス
シリコン膜（１４ｂ4 , １６ｂ4 ）とを連続的に堆積す
る。そしてこの上に、真空蒸着法やスパッタリング法な
どによってＩＴＯや SnO2 などの透明導電膜（１４ｃ，
１６ｃ）を堆積する。なお、金属膜及び透明導電膜の膜
厚は数百〜数千Å程度が好ましいが、これらの膜の特性
や、アモルファスシリコン膜の性能などを考慮して適宜
決定されるものである。
【００２４】次いで、フォトリソグラフィ法などによっ
て、上層の透明導電膜と、４層から成るアモルファスシ
リコン膜と、下層の金属膜とをそれぞれ所定形状にパタ
ーン化することによって、下部電極１４ａ，１６ａ、半
導体層１４ｂ, １６ｂ及び上部電極１４ｃ，１６ｃから
成るフォトダイオード１４とブロッキングダイオード１
６を形成する。
て、上層の透明導電膜と、４層から成るアモルファスシ
リコン膜と、下層の金属膜とをそれぞれ所定形状にパタ
ーン化することによって、下部電極１４ａ，１６ａ、半
導体層１４ｂ, １６ｂ及び上部電極１４ｃ，１６ｃから
成るフォトダイオード１４とブロッキングダイオード１
６を形成する。
【００２５】次いで、これらフォトダイオード１４とブ
ロッキングダイオード１６の上に、熱ＣＶＤ法，常圧Ｃ
ＶＤ法，プラズマＣＶＤ法，スパッタリング法などによ
ってSiOx や SiNx などを堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化するこ
とによって層間絶縁膜１８を形成する。このとき、フォ
トダイオード１４、ブロッキングダイオード１６及び下
部電極１４ａ上の所定位置にはコンタクトホール２０，
２４を形成するとともに、下部電極１６ａ上の取出電極
２８を形成する領域については層間絶縁膜１８を除去す
る。
ロッキングダイオード１６の上に、熱ＣＶＤ法，常圧Ｃ
ＶＤ法，プラズマＣＶＤ法，スパッタリング法などによ
ってSiOx や SiNx などを堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化するこ
とによって層間絶縁膜１８を形成する。このとき、フォ
トダイオード１４、ブロッキングダイオード１６及び下
部電極１４ａ上の所定位置にはコンタクトホール２０，
２４を形成するとともに、下部電極１６ａ上の取出電極
２８を形成する領域については層間絶縁膜１８を除去す
る。
【００２６】さらにこれらの上に、真空蒸着法やスパッ
タリング法などによってCr，Ni，Pd，Ti，Mo，Ta，Alな
どの金属を単層又は多層に堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化するこ
とによって、接続配線２２とチャンネル配線Ｃ1,Ｃ
2,... Ｃn と取出電極２８とを形成する。これにより、
上部電極１４ｃ，１６ｃ同士が接続配線２２により電気
的に接続され、下部電極１４ａとチャンネル配線Ｃ1,Ｃ
2,... Ｃn とが電気的に接続されることになる。なお、
これらの材料は電気的接続が可能であれば金属でなくて
もよく、特に限定されるものではない。
タリング法などによってCr，Ni，Pd，Ti，Mo，Ta，Alな
どの金属を単層又は多層に堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化するこ
とによって、接続配線２２とチャンネル配線Ｃ1,Ｃ
2,... Ｃn と取出電極２８とを形成する。これにより、
上部電極１４ｃ，１６ｃ同士が接続配線２２により電気
的に接続され、下部電極１４ａとチャンネル配線Ｃ1,Ｃ
2,... Ｃn とが電気的に接続されることになる。なお、
これらの材料は電気的接続が可能であれば金属でなくて
もよく、特に限定されるものではない。
【００２７】最後にこれら全体に、プラズマＣＶＤ法，
スパッタリング法などによって酸化シリコン，窒化シリ
コン，酸化タンタルなどを堆積した後、これをフォトリ
ソグラフィ法によって所定形状にパターン化することに
よって、取出電極２８とチャンネル配線Ｃ1,Ｃ2,... Ｃ
n の取出電極（図示しない）以外の全領域を覆うように
保護膜２６を形成する。この保護膜２６はフォトダイオ
ード１４、ブロッキングダイオード１６、チャンネル配
線Ｃ1,Ｃ2,... Ｃn などを湿度やキズから保護するため
のものである。
スパッタリング法などによって酸化シリコン，窒化シリ
コン，酸化タンタルなどを堆積した後、これをフォトリ
ソグラフィ法によって所定形状にパターン化することに
よって、取出電極２８とチャンネル配線Ｃ1,Ｃ2,... Ｃ
n の取出電極（図示しない）以外の全領域を覆うように
保護膜２６を形成する。この保護膜２６はフォトダイオ
ード１４、ブロッキングダイオード１６、チャンネル配
線Ｃ1,Ｃ2,... Ｃn などを湿度やキズから保護するため
のものである。
【００２８】この原稿読み取り装置１０では、半導体層
１４ｂ，１６ｂがｎ1 型アモルファスシリコン層１４ｂ
1 , １６ｂ1 と、ｐ型アモルファスシリコン層１４
ｂ2 , １６ｂ2 と、ｉ型アモルファスシリコン層１４ｂ
3 , １６ｂ3 と、ｎ2 型アモルファスシリコン層１４ｂ
4 , １６ｂ4 とから構成されていて、半導体層１４ｂ，
１６ｂのｎ1 型アモルファスシリコン層１４ｂ1 , １６
ｂ1 とｐ型アモルファスシリコン層１４ｂ2 , １６ｂ2
との間に界面が形成され、この界面には電位障壁などの
バリアが形成されていると考えられる。
１４ｂ，１６ｂがｎ1 型アモルファスシリコン層１４ｂ
1 , １６ｂ1 と、ｐ型アモルファスシリコン層１４
ｂ2 , １６ｂ2 と、ｉ型アモルファスシリコン層１４ｂ
3 , １６ｂ3 と、ｎ2 型アモルファスシリコン層１４ｂ
4 , １６ｂ4 とから構成されていて、半導体層１４ｂ，
１６ｂのｎ1 型アモルファスシリコン層１４ｂ1 , １６
ｂ1 とｐ型アモルファスシリコン層１４ｂ2 , １６ｂ2
との間に界面が形成され、この界面には電位障壁などの
バリアが形成されていると考えられる。
【００２９】したがって、ブロックＢ1,Ｂ2,... Ｂm が
読出状態から蓄積状態に切り換わった直後に流れる逆方
向電流Ir1,Ir2,... Irn のほとんどは、このバリアによ
って阻止されると考えられる。また読出し後、ｐｉｎ2
が逆バイアスになったとき、ｎ1 ｐは順方向になり、キ
ャリアが速やかに消滅し、逆方向電流が低減されると考
えられる。これにより、逆方向電流Ir1,Ir2,... Irn は
１０-5〜１０-6秒のオーダーで収束させられ、かつ、そ
のピーク値も小さくなる。これにより、ブロッキングダ
イオード１６のスイッチング速度は向上させられ、反転
残像は大幅に低減される。よって、正確な信号出力が得
られることは勿論、信号読み出し速度をより速めること
も可能である。さらに、反転残像は十分に低減されてい
るため、低照度下で原稿を読み取らせた場合でも正確な
信号出力を確保することができ、消費電力の低減などを
図ることもできる。
読出状態から蓄積状態に切り換わった直後に流れる逆方
向電流Ir1,Ir2,... Irn のほとんどは、このバリアによ
って阻止されると考えられる。また読出し後、ｐｉｎ2
が逆バイアスになったとき、ｎ1 ｐは順方向になり、キ
ャリアが速やかに消滅し、逆方向電流が低減されると考
えられる。これにより、逆方向電流Ir1,Ir2,... Irn は
１０-5〜１０-6秒のオーダーで収束させられ、かつ、そ
のピーク値も小さくなる。これにより、ブロッキングダ
イオード１６のスイッチング速度は向上させられ、反転
残像は大幅に低減される。よって、正確な信号出力が得
られることは勿論、信号読み出し速度をより速めること
も可能である。さらに、反転残像は十分に低減されてい
るため、低照度下で原稿を読み取らせた場合でも正確な
信号出力を確保することができ、消費電力の低減などを
図ることもできる。
【００３０】以上、本発明に係る原稿読み取り装置の一
実施例を詳述したが、本発明は上述した実施例に限定さ
れることなく、その他の態様でも実施し得るものであ
る。
実施例を詳述したが、本発明は上述した実施例に限定さ
れることなく、その他の態様でも実施し得るものであ
る。
【００３１】たとえば上述の実施例では、下部電極１４
ａ，１６ａの上に半導体層１４ｂ，１６ｂとしてｎ1 型
アモルファスシリコン層１４ｂ1 , １６ｂ1 と、ｐ型ア
モルファスシリコン層１４ｂ2 , １６ｂ2 と、ｉ型アモ
ルファスシリコン層１４ｂ3, １６ｂ3 と、ｎ2 型アモ
ルファスシリコン層１４ｂ4 , １６ｂ4 を積層していた
が、図３に示すように、最下層のｎ1 型アモルファスシ
リコン層１４ｂ1 , １６ｂ1 に代えて透明導電膜である
ＩＴＯから成るＩＴＯ層１５，１７を形成してもよい。
ＩＴＯ層１５，１７はｎ1 型アモルファスシリコン層１
４ｂ1 , １６ｂ1 と同様に作用し、同様の効果を奏する
ことになる。
ａ，１６ａの上に半導体層１４ｂ，１６ｂとしてｎ1 型
アモルファスシリコン層１４ｂ1 , １６ｂ1 と、ｐ型ア
モルファスシリコン層１４ｂ2 , １６ｂ2 と、ｉ型アモ
ルファスシリコン層１４ｂ3, １６ｂ3 と、ｎ2 型アモ
ルファスシリコン層１４ｂ4 , １６ｂ4 を積層していた
が、図３に示すように、最下層のｎ1 型アモルファスシ
リコン層１４ｂ1 , １６ｂ1 に代えて透明導電膜である
ＩＴＯから成るＩＴＯ層１５，１７を形成してもよい。
ＩＴＯ層１５，１７はｎ1 型アモルファスシリコン層１
４ｂ1 , １６ｂ1 と同様に作用し、同様の効果を奏する
ことになる。
【００３２】また、半導体層１４ｂ，１６ｂは前述した
ように、ｎ1 型アモルファスシリコン層１４ｂ1 , １６
ｂ1 、ｐ型アモルファスシリコン層１４ｂ2 , １６
ｂ2 、ｉ型アモルファスシリコン層１４ｂ3 , １６
ｂ3 、ｎ2 型アモルファスシリコン層１４ｂ4 , １６ｂ
4 の順に積層して形成するだけでなく、ｐ1 型アモルフ
ァスシリコン層１４ｂ1 , １６ｂ1 、ｎ型アモルファス
シリコン層１４ｂ2 , １６ｂ2、ｉ型アモルファスシリ
コン層１４ｂ3 , １６ｂ3 、ｐ2 型アモルファスシリコ
ン層１４ｂ4 , １６ｂ4 の順に積層して形成してもよ
い。半導体層１４ｂ，１６ｂをこのように構成すること
により、ｐ1 型アモルファスシリコン層１４ｂ1 ,１６
ｂ1 とｎ型アモルファスシリコン層１４ｂ2 , １６ｂ2
との界面には電位障壁などのバリアが形成されていると
考えられる。
ように、ｎ1 型アモルファスシリコン層１４ｂ1 , １６
ｂ1 、ｐ型アモルファスシリコン層１４ｂ2 , １６
ｂ2 、ｉ型アモルファスシリコン層１４ｂ3 , １６
ｂ3 、ｎ2 型アモルファスシリコン層１４ｂ4 , １６ｂ
4 の順に積層して形成するだけでなく、ｐ1 型アモルフ
ァスシリコン層１４ｂ1 , １６ｂ1 、ｎ型アモルファス
シリコン層１４ｂ2 , １６ｂ2、ｉ型アモルファスシリ
コン層１４ｂ3 , １６ｂ3 、ｐ2 型アモルファスシリコ
ン層１４ｂ4 , １６ｂ4 の順に積層して形成してもよ
い。半導体層１４ｂ，１６ｂをこのように構成すること
により、ｐ1 型アモルファスシリコン層１４ｂ1 ,１６
ｂ1 とｎ型アモルファスシリコン層１４ｂ2 , １６ｂ2
との界面には電位障壁などのバリアが形成されていると
考えられる。
【００３３】したがって、ブロックＢ1,Ｂ2,... Ｂm が
読出状態から蓄積状態に切り換わった直後に流れる逆方
向電流Ir1,Ir2,... Irn のほとんどは、このバリアによ
って阻止されると考えられる。また読出し後、ｎｉｐ2
が逆バイアスになったとき、ｐ1 ｎは順方向になり、キ
ャリアが速やかに消滅し、逆方向電流が低減されると考
えられる。このため、上述と同様の効果が得られる。
読出状態から蓄積状態に切り換わった直後に流れる逆方
向電流Ir1,Ir2,... Irn のほとんどは、このバリアによ
って阻止されると考えられる。また読出し後、ｎｉｐ2
が逆バイアスになったとき、ｐ1 ｎは順方向になり、キ
ャリアが速やかに消滅し、逆方向電流が低減されると考
えられる。このため、上述と同様の効果が得られる。
【００３４】さらに上述の実施例において、下部電極１
４ａ，１６ａの上に形成される最下層のｐ1 型アモルフ
ァスシリコン層１４ｂ1 , １６ｂ1 に代えて、酸化イリ
ジウムから成る酸化イリジウム層１５，１７によって構
成してもよい。酸化イリジウム層１５，１７はｐ1 型ア
モルファスシリコン層１４ｂ1 , １６ｂ1 と同様に作用
し、同様の効果を奏することになる。
４ａ，１６ａの上に形成される最下層のｐ1 型アモルフ
ァスシリコン層１４ｂ1 , １６ｂ1 に代えて、酸化イリ
ジウムから成る酸化イリジウム層１５，１７によって構
成してもよい。酸化イリジウム層１５，１７はｐ1 型ア
モルファスシリコン層１４ｂ1 , １６ｂ1 と同様に作用
し、同様の効果を奏することになる。
【００３５】次に、上述した実施例では、フォトダイオ
ード１４を構成する上部電極１４ｃと、ブロッキングダ
イオード１６を構成する上部電極１６ｃとが接続配線２
２によって接続されているが、図４に示すように、フォ
トダイオード１４を構成する下部電極３０と、ブロッキ
ングダイオード１６を構成する下部電極３０とが共通に
なっていて、この下部電極３０によってフォトダイオー
ド１４とブロッキングダイオード１６とが接続されて成
る原稿読み取り装置３２でもよい。かかる実施例におい
ても下部電極３０の上に、半導体層１４ｂ，１６ｂとし
てｎ1 型アモルファスシリコン層１４ｂ1 , １６ｂ1 、
ｐ型アモルファスシリコン層１４ｂ2 ,１６ｂ2 、ｉ型
アモルファスシリコン層１４ｂ3 , １６ｂ3 、ｎ2 型ア
モルファスシリコン層１４ｂ4 , １６ｂ4 の順に積層し
て構成し、ｎ1 型アモルファスシリコン層１４ｂ1 , １
６ｂ1 とｐ型アモルファスシリコン層１４ｂ2 , １６ｂ
2の界面が形成されるようにすればよい。また、フォト
ダイオード１４の上部電極１４ｃは引出配線３８によっ
て取り出してチャンネル配線Ｃ1,Ｃ2,... Ｃn に接続
し、ブロッキングダイオード１６の上部電極１６ｃは引
出配線４０によって外部に取り出しておけばよい。本例
では、フォトダイオード１４とブロッキングダイオード
１６とはアノード電極同士で接続され、互いに逆極性で
直列接続されていることになる。
ード１４を構成する上部電極１４ｃと、ブロッキングダ
イオード１６を構成する上部電極１６ｃとが接続配線２
２によって接続されているが、図４に示すように、フォ
トダイオード１４を構成する下部電極３０と、ブロッキ
ングダイオード１６を構成する下部電極３０とが共通に
なっていて、この下部電極３０によってフォトダイオー
ド１４とブロッキングダイオード１６とが接続されて成
る原稿読み取り装置３２でもよい。かかる実施例におい
ても下部電極３０の上に、半導体層１４ｂ，１６ｂとし
てｎ1 型アモルファスシリコン層１４ｂ1 , １６ｂ1 、
ｐ型アモルファスシリコン層１４ｂ2 ,１６ｂ2 、ｉ型
アモルファスシリコン層１４ｂ3 , １６ｂ3 、ｎ2 型ア
モルファスシリコン層１４ｂ4 , １６ｂ4 の順に積層し
て構成し、ｎ1 型アモルファスシリコン層１４ｂ1 , １
６ｂ1 とｐ型アモルファスシリコン層１４ｂ2 , １６ｂ
2の界面が形成されるようにすればよい。また、フォト
ダイオード１４の上部電極１４ｃは引出配線３８によっ
て取り出してチャンネル配線Ｃ1,Ｃ2,... Ｃn に接続
し、ブロッキングダイオード１６の上部電極１６ｃは引
出配線４０によって外部に取り出しておけばよい。本例
では、フォトダイオード１４とブロッキングダイオード
１６とはアノード電極同士で接続され、互いに逆極性で
直列接続されていることになる。
【００３６】また上述の図４に示す実施例において、半
導体層１４ｂ，１６ｂとして、ｐ1型アモルファスシリ
コン層１４ｂ1 , １６ｂ1 、ｎ型アモルファスシリコン
層１４ｂ2 , １６ｂ2 、ｉ型アモルファスシリコン層１
４ｂ3 , １６ｂ3 、ｐ2 型アモルファスシリコン層１４
ｂ4 , １６ｂ4 の順に積層して形成してもよい。半導体
層１４ｂ，１６ｂをこのように構成することにより、ｐ
1 型アモルファスシリコン層１４ｂ1 , １６ｂ1 とｎ型
アモルファスシリコン層１４ｂ2 , １６ｂ2 との界面に
は電位障壁などのバリアが形成されていると考えられ
る。
導体層１４ｂ，１６ｂとして、ｐ1型アモルファスシリ
コン層１４ｂ1 , １６ｂ1 、ｎ型アモルファスシリコン
層１４ｂ2 , １６ｂ2 、ｉ型アモルファスシリコン層１
４ｂ3 , １６ｂ3 、ｐ2 型アモルファスシリコン層１４
ｂ4 , １６ｂ4 の順に積層して形成してもよい。半導体
層１４ｂ，１６ｂをこのように構成することにより、ｐ
1 型アモルファスシリコン層１４ｂ1 , １６ｂ1 とｎ型
アモルファスシリコン層１４ｂ2 , １６ｂ2 との界面に
は電位障壁などのバリアが形成されていると考えられ
る。
【００３７】さらに前述したように、上述のｎ1 ｐｉｎ
2 型の半導体層においては、ｎ1 型のアモルファスシリ
コン層に代えてＩＴＯで構成することができ、あるいは
ｐ1ｎｉｐ2 型の半導体層においては、ｐ1 型のアモル
ファスシリコン層に代えて酸化イリジウムで構成するこ
とができる。それぞれＩＴＯはｎ型アモルファスシリコ
ンと同様に作用し、また酸化イリジウムはｐ型アモルフ
ァスシリコンと同様に作用し、電位障壁による逆方向電
流を阻止し、また、読出し後、半導体層が逆バイアスに
なったとき、ＩＴＯ−ｐ又は酸化イリジウム−ｎは順方
向になり、キャリアが速やかに消滅し、逆方向電流が低
減させられる。その結果、反転残像率は低減することに
なる。
2 型の半導体層においては、ｎ1 型のアモルファスシリ
コン層に代えてＩＴＯで構成することができ、あるいは
ｐ1ｎｉｐ2 型の半導体層においては、ｐ1 型のアモル
ファスシリコン層に代えて酸化イリジウムで構成するこ
とができる。それぞれＩＴＯはｎ型アモルファスシリコ
ンと同様に作用し、また酸化イリジウムはｐ型アモルフ
ァスシリコンと同様に作用し、電位障壁による逆方向電
流を阻止し、また、読出し後、半導体層が逆バイアスに
なったとき、ＩＴＯ−ｐ又は酸化イリジウム−ｎは順方
向になり、キャリアが速やかに消滅し、逆方向電流が低
減させられる。その結果、反転残像率は低減することに
なる。
【００３８】また上述した実施例では、ブロッキングダ
イオード１６のアノード電極又はカソード電極がブロッ
クＢ1,Ｂ2,... Ｂm 内で共通に接続され、フォトダイオ
ード１４のアノード電極又はカソード電極がチャンネル
配線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ2,... Ｂ
m 間で相対的に同一位置にあるもの同士で接続されてい
るが、フォトダイオードとブロッキングダイオードの配
置を逆にして、フォトダイオードのアノード電極又はカ
ソード電極をブロック内で共通に接続し、ブロッキング
ダイオードのアノード電極又はカソード電極をチャンネ
ル配線によってブロック間で相対的に同一位置にあるも
の同士で接続したものでもよい。すなわち、フォトダイ
オード（光電変換素子）とブロッキングダイオード（ス
イッチング素子）とから構成される光センサ素子が一次
元に複数配列され、一定個数ごとに複数のブロックに区
分されていて、これら光センサ素子のいずれか一方がブ
ロック内で共通に接続され、当該他方がチャンネル配線
によってブロック間で相対的に同一位置にあるもの同士
で共通に接続されていればよいのである。
イオード１６のアノード電極又はカソード電極がブロッ
クＢ1,Ｂ2,... Ｂm 内で共通に接続され、フォトダイオ
ード１４のアノード電極又はカソード電極がチャンネル
配線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ2,... Ｂ
m 間で相対的に同一位置にあるもの同士で接続されてい
るが、フォトダイオードとブロッキングダイオードの配
置を逆にして、フォトダイオードのアノード電極又はカ
ソード電極をブロック内で共通に接続し、ブロッキング
ダイオードのアノード電極又はカソード電極をチャンネ
ル配線によってブロック間で相対的に同一位置にあるも
の同士で接続したものでもよい。すなわち、フォトダイ
オード（光電変換素子）とブロッキングダイオード（ス
イッチング素子）とから構成される光センサ素子が一次
元に複数配列され、一定個数ごとに複数のブロックに区
分されていて、これら光センサ素子のいずれか一方がブ
ロック内で共通に接続され、当該他方がチャンネル配線
によってブロック間で相対的に同一位置にあるもの同士
で共通に接続されていればよいのである。
【００３９】さらに上述した実施例では、製造工程の簡
素化などの理由から、フォトダイオード１４及びブロッ
キングダイオード１６を構成するそれぞれの下部電極１
４ａ，１６ａ、半導体層１４ｂ，１６ｂ及び上部電極１
４ｃ，１６ｃは、それぞれ同時に堆積されたもので、そ
れぞれ同じ材料から構成されているが、フォトダイオー
ド１４を構成する上部電極１４ｃは透明でなければなら
ないが、ブロッキングダイオード１６を構成する上部電
極１６ｃは透明でなくてもよい。また、フォトダイオー
ド１４を構成する半導体層１４ｂは、ｎ型半導体層とｐ
型半導体層の順に、あるいはｐ型半導体層とｎ型半導体
層の順に構成されていなくてもよく、少なくともブロッ
キングダイオード（スイッチング素子）１６を構成する
下部電極１６ａがｎ型半導体層とｐ型半導体層の順に、
あるいはｐ型半導体層とｎ型半導体層の順に構成されて
いればよい。すなわち、本発明は、スイッチング素子を
構成する半導体層にｎ型半導体層とｐ型半導体層との界
面、あるいはｐ型半導体層とｎ型半導体層との界面を形
成することによってスイッチング素子に生じる逆方向電
流を阻止するようにすればよいのである。なお、下部電
極は１層でもよいが、２層以上でもよい。
素化などの理由から、フォトダイオード１４及びブロッ
キングダイオード１６を構成するそれぞれの下部電極１
４ａ，１６ａ、半導体層１４ｂ，１６ｂ及び上部電極１
４ｃ，１６ｃは、それぞれ同時に堆積されたもので、そ
れぞれ同じ材料から構成されているが、フォトダイオー
ド１４を構成する上部電極１４ｃは透明でなければなら
ないが、ブロッキングダイオード１６を構成する上部電
極１６ｃは透明でなくてもよい。また、フォトダイオー
ド１４を構成する半導体層１４ｂは、ｎ型半導体層とｐ
型半導体層の順に、あるいはｐ型半導体層とｎ型半導体
層の順に構成されていなくてもよく、少なくともブロッ
キングダイオード（スイッチング素子）１６を構成する
下部電極１６ａがｎ型半導体層とｐ型半導体層の順に、
あるいはｐ型半導体層とｎ型半導体層の順に構成されて
いればよい。すなわち、本発明は、スイッチング素子を
構成する半導体層にｎ型半導体層とｐ型半導体層との界
面、あるいはｐ型半導体層とｎ型半導体層との界面を形
成することによってスイッチング素子に生じる逆方向電
流を阻止するようにすればよいのである。なお、下部電
極は１層でもよいが、２層以上でもよい。
【００４０】また、上述した半導体層１４ｂ，１６ｂは
いずれも基板１２側からｐｎｉｐの順、又はこれとは逆
にｎｐｉｎの順に積層されていればよく、その後はいか
なる構造にされていてもよい。すなわち、ＭＩＳ型、ヘ
テロ接合型、ホモ接合型、ショットキーバリアー型ある
いはこれらを組み合わせた型などに単層又は多層に堆積
したものでもよい。さらに、半導体層を構成するアモル
ファスシリコンとしては、水素化アモルファスシリコン
a-Si:H、水素化アモルファスシリコンカーバイドa-SiC:
H 、アモルファスシリコンナイトライドなどの他、単な
るアモルファスシリコンa-Siなどが好ましいが、シリコ
ンと炭素、ゲルマニウム、スズなどの他の元素との合金
から成るアモルファスシリコン系半導体の非晶質あるい
は微結晶を堆積したものでもよいなど、これらの構造は
何ら限定されるものではない。
いずれも基板１２側からｐｎｉｐの順、又はこれとは逆
にｎｐｉｎの順に積層されていればよく、その後はいか
なる構造にされていてもよい。すなわち、ＭＩＳ型、ヘ
テロ接合型、ホモ接合型、ショットキーバリアー型ある
いはこれらを組み合わせた型などに単層又は多層に堆積
したものでもよい。さらに、半導体層を構成するアモル
ファスシリコンとしては、水素化アモルファスシリコン
a-Si:H、水素化アモルファスシリコンカーバイドa-SiC:
H 、アモルファスシリコンナイトライドなどの他、単な
るアモルファスシリコンa-Siなどが好ましいが、シリコ
ンと炭素、ゲルマニウム、スズなどの他の元素との合金
から成るアモルファスシリコン系半導体の非晶質あるい
は微結晶を堆積したものでもよいなど、これらの構造は
何ら限定されるものではない。
【００４１】その他、光電変換素子をフォトダイオード
のような光起電力型の素子でなく、たとえば光導電型の
素子にしてもよい。また、スイッチング素子をＴＦＴな
どにしてもよいなど、本発明はその主旨を逸脱しない範
囲内で当業者の知識に基づき種々なる改良、修正、変形
を加えた態様で実施し得るものである。
のような光起電力型の素子でなく、たとえば光導電型の
素子にしてもよい。また、スイッチング素子をＴＦＴな
どにしてもよいなど、本発明はその主旨を逸脱しない範
囲内で当業者の知識に基づき種々なる改良、修正、変形
を加えた態様で実施し得るものである。
【００４２】次に、本発明に係る原稿読み取り装置の効
果を確認するため、その実施例と従来の原稿読み取り装
置による比較例とにより、比較実験を行なった。以下こ
れについて説明する。
果を確認するため、その実施例と従来の原稿読み取り装
置による比較例とにより、比較実験を行なった。以下こ
れについて説明する。
【００４３】実施例 基板１２にはコーニング社製の無アルカリガラス（＃７
０５９）を用い、まずこの基板１２上にＤＣスパッタリ
ング法によって下部電極と成る１５００〜２０００Å厚
のクロム膜を堆積した。さらにそのクロム膜の上にｎ型
半導体層の代わりに１２００Å厚のＩＴＯ膜を堆積し
た。具体的には、基板１２をチャンバー内にセットし、
そのチャンバー内を１０-5Torr以下まで排気した後、そ
の基板１２を１００〜２５０℃に保持し、圧力０．１〜
１．０Ｐａ、ＤＣ電力０．１〜１．０Ｗ／ｃｍ2 の下
で、アルゴンガスと酸素ガスとを一定の割合で導入する
ことによって、クロム膜とＩＴＯ膜とを順番に堆積し
た。さらにこの上に、プラズマＣＶＤ法により、５０〜
３００Å厚のｐ型アモルファスシリコン膜と、７０００
〜１２０００Å厚のｉ型アモルファスシリコン膜と、５
０〜３００Å厚のｎ型アモルファスシリコン膜とを順番
に堆積した。そして再度この上に、前述したＩＴＯ膜と
同じ方法で６００Å厚のＩＴＯ膜を堆積した。
０５９）を用い、まずこの基板１２上にＤＣスパッタリ
ング法によって下部電極と成る１５００〜２０００Å厚
のクロム膜を堆積した。さらにそのクロム膜の上にｎ型
半導体層の代わりに１２００Å厚のＩＴＯ膜を堆積し
た。具体的には、基板１２をチャンバー内にセットし、
そのチャンバー内を１０-5Torr以下まで排気した後、そ
の基板１２を１００〜２５０℃に保持し、圧力０．１〜
１．０Ｐａ、ＤＣ電力０．１〜１．０Ｗ／ｃｍ2 の下
で、アルゴンガスと酸素ガスとを一定の割合で導入する
ことによって、クロム膜とＩＴＯ膜とを順番に堆積し
た。さらにこの上に、プラズマＣＶＤ法により、５０〜
３００Å厚のｐ型アモルファスシリコン膜と、７０００
〜１２０００Å厚のｉ型アモルファスシリコン膜と、５
０〜３００Å厚のｎ型アモルファスシリコン膜とを順番
に堆積した。そして再度この上に、前述したＩＴＯ膜と
同じ方法で６００Å厚のＩＴＯ膜を堆積した。
【００４４】次いで図３及び図２に示すように、フォト
リソグラフィ法によって、上層のＩＴＯ膜と、３層から
成るアモルファスシリコン膜と、その下の層のＩＴＯ膜
とを所定形状にパターン化し、上部電極１４ｃ，１６ｃ
と、ＩＴＯ層１５，１７を含む半導体層１４ｂ，１６ｂ
とを形成した。具体的には、上層のＩＴＯ膜上にレジス
ト液を塗布し、プリベークをした後、所定のパターンが
刻まれたマスクを用いて露光を行なった。そして、現像
及びポストベークを行なった後、塩酸と硝酸の混合液に
よって上層のＩＴＯ膜をエッチングした。次いで、平行
平板型のエッチング装置を用いてアモルファスシリコン
膜をエッチングした。ここでは、チャンバー内を１０-3
Torr以下まで排気した後、CF4 ガスと O2 ガスを導入
し、圧力を５．０Ｐａに保持しながら１３．５６ＭＨｚ
の高周波電源を用いて電極に０．１〜０．７Ｗ／ｃｍ2
の電力を供給し、アモルファスシリコン膜をエッチング
した。そして再び、塩酸と硝酸の混合液によってその下
の層のＩＴＯ膜をエッチングした。
リソグラフィ法によって、上層のＩＴＯ膜と、３層から
成るアモルファスシリコン膜と、その下の層のＩＴＯ膜
とを所定形状にパターン化し、上部電極１４ｃ，１６ｃ
と、ＩＴＯ層１５，１７を含む半導体層１４ｂ，１６ｂ
とを形成した。具体的には、上層のＩＴＯ膜上にレジス
ト液を塗布し、プリベークをした後、所定のパターンが
刻まれたマスクを用いて露光を行なった。そして、現像
及びポストベークを行なった後、塩酸と硝酸の混合液に
よって上層のＩＴＯ膜をエッチングした。次いで、平行
平板型のエッチング装置を用いてアモルファスシリコン
膜をエッチングした。ここでは、チャンバー内を１０-3
Torr以下まで排気した後、CF4 ガスと O2 ガスを導入
し、圧力を５．０Ｐａに保持しながら１３．５６ＭＨｚ
の高周波電源を用いて電極に０．１〜０．７Ｗ／ｃｍ2
の電力を供給し、アモルファスシリコン膜をエッチング
した。そして再び、塩酸と硝酸の混合液によってその下
の層のＩＴＯ膜をエッチングした。
【００４５】次に、パターニングに用いたレジストを除
去した後、フォトリソグラフィ法によってクロム膜を所
定形状にパターン化し、下部電極１４ａ，１６ａを形成
した。クロム膜のエッチングには硝酸第２セリウムアン
モニウムを用いた。
去した後、フォトリソグラフィ法によってクロム膜を所
定形状にパターン化し、下部電極１４ａ，１６ａを形成
した。クロム膜のエッチングには硝酸第２セリウムアン
モニウムを用いた。
【００４６】このようにしてフォトダイオード１４とブ
ロッキングダイオード１６とを形成したが、これらの数
はそれぞれ１７２８個とし、これらを３２個ごとに５６
個のブロックに区分した。また図２に示すように、フォ
トダイオード１４のサイズは１０５μｍ×１２５μｍと
し、ブロッキングダイオード１６のサイズは３３μｍ×
３３μｍとした。
ロッキングダイオード１６とを形成したが、これらの数
はそれぞれ１７２８個とし、これらを３２個ごとに５６
個のブロックに区分した。また図２に示すように、フォ
トダイオード１４のサイズは１０５μｍ×１２５μｍと
し、ブロッキングダイオード１６のサイズは３３μｍ×
３３μｍとした。
【００４７】次に、これらフォトダイオード１４とブロ
ッキングダイオード１６の上に、プラズマＣＶＤ法によ
って１．５μｍ厚のシリコン酸化膜を堆積した。すなわ
ち、チャンバー内を１０-2Torr以下まで排気した後、基
板１２を所定温度に加熱保持し、シランガス２０〜６０
sccmと、亜酸化窒素ガス１５０〜３００sccmを導入し、
０．３〜１．２Torrの圧力に保持した（ここで、必要に
応じて窒素ガスを導入することもある。）。その後、圧
力が安定するのを待って、１３．５６ＭＨｚの高周波電
源を用いて基板１２と対面する電極に０．０１〜０．５
Ｗ／ｃｍ2 の電力を供給してシリコン酸化膜を堆積し
た。次いで、フォトリソグラフィ法によって所定形状に
パターン化して層間絶縁膜１８を形成した。ここでのエ
ッチングには平行平板型のエッチング装置を用いた。
ッキングダイオード１６の上に、プラズマＣＶＤ法によ
って１．５μｍ厚のシリコン酸化膜を堆積した。すなわ
ち、チャンバー内を１０-2Torr以下まで排気した後、基
板１２を所定温度に加熱保持し、シランガス２０〜６０
sccmと、亜酸化窒素ガス１５０〜３００sccmを導入し、
０．３〜１．２Torrの圧力に保持した（ここで、必要に
応じて窒素ガスを導入することもある。）。その後、圧
力が安定するのを待って、１３．５６ＭＨｚの高周波電
源を用いて基板１２と対面する電極に０．０１〜０．５
Ｗ／ｃｍ2 の電力を供給してシリコン酸化膜を堆積し
た。次いで、フォトリソグラフィ法によって所定形状に
パターン化して層間絶縁膜１８を形成した。ここでのエ
ッチングには平行平板型のエッチング装置を用いた。
【００４８】さらにこれらの上に、スパッタリング法に
よってCrとAlの２層を堆積し、フォトリソグラフィ法に
よって所定形状にパターン化して、接続配線２２とチャ
ンネル配線Ｃ1,Ｃ2,... Ｃn と取出電極２８とを形成し
た。ここで、Crの膜厚は５００Å厚とし、Alの膜厚は
１．５μｍとした。また、Alのエッチングは燐酸、塩
酸、硝酸及び酢酸の混合液で行ない、Crのエッチングは
硝酸第２セリウムアンモニウムで行なった。
よってCrとAlの２層を堆積し、フォトリソグラフィ法に
よって所定形状にパターン化して、接続配線２２とチャ
ンネル配線Ｃ1,Ｃ2,... Ｃn と取出電極２８とを形成し
た。ここで、Crの膜厚は５００Å厚とし、Alの膜厚は
１．５μｍとした。また、Alのエッチングは燐酸、塩
酸、硝酸及び酢酸の混合液で行ない、Crのエッチングは
硝酸第２セリウムアンモニウムで行なった。
【００４９】最後にこれら全体に、プラズマＣＶＤ法に
よって５０００Å厚のシリコン窒化膜を堆積した。すな
わち、チャンバー内を１０-2Torr以下まで排気した後、
基板１２を所定温度に加熱保持し、シランガス２０〜６
０sccmと、アンモニアガス１５０〜３００sccmを導入
し、０．３〜１．２Torrの圧力に保持した（ここで、必
要に応じて水素ガスや窒素ガスを導入することもあ
る。）。その後、圧力が安定するのを待って、１３．５
６ＭＨｚの高周波電源を用いて基板１２と対向する電極
に０．０１〜０．５Ｗ／ｃｍ2 の電力を供給してシリコ
ン窒化膜を堆積した。次いで、フォトリソグラフィ法に
よって所定形状にパターン化して、保護膜２６を形成し
た。ここでのエッチングにも平行平板型のエッチング装
置を用いた。
よって５０００Å厚のシリコン窒化膜を堆積した。すな
わち、チャンバー内を１０-2Torr以下まで排気した後、
基板１２を所定温度に加熱保持し、シランガス２０〜６
０sccmと、アンモニアガス１５０〜３００sccmを導入
し、０．３〜１．２Torrの圧力に保持した（ここで、必
要に応じて水素ガスや窒素ガスを導入することもあ
る。）。その後、圧力が安定するのを待って、１３．５
６ＭＨｚの高周波電源を用いて基板１２と対向する電極
に０．０１〜０．５Ｗ／ｃｍ2 の電力を供給してシリコ
ン窒化膜を堆積した。次いで、フォトリソグラフィ法に
よって所定形状にパターン化して、保護膜２６を形成し
た。ここでのエッチングにも平行平板型のエッチング装
置を用いた。
【００５０】次に、得られた原稿読み取り装置に駆動回
路と信号処理回路とを接続し、クロックパルスの周波数
を５００ＫＨｚ、読み取り速度を５ｍsec ／lineとし
て、白から黒に変化する原稿を２０ルクスの照度で照明
して読み取らせた。この結果、信号処理回路からは図５
に示すような出力電圧Ｖout が得られた。なお本図にお
いて、実施例の出力電圧Ｖout を実線で示す。
路と信号処理回路とを接続し、クロックパルスの周波数
を５００ＫＨｚ、読み取り速度を５ｍsec ／lineとし
て、白から黒に変化する原稿を２０ルクスの照度で照明
して読み取らせた。この結果、信号処理回路からは図５
に示すような出力電圧Ｖout が得られた。なお本図にお
いて、実施例の出力電圧Ｖout を実線で示す。
【００５１】比較例 従来の原稿読み取り装置としては、図６に示したよう
に、下部電極３ａ，４ａの上に順にｐｉｎ型のアモルフ
ァスシリコンから成る半導体層３ｂ，４ｂを作製した。
すなわち、下部電極３ａ，４ａの上にＩＴＯ層を形成し
ない他は、実施例と同様の条件によりアモルファスシリ
コン膜などを堆積し、これをフォトリソグラフィ法によ
ってパターン化することによって形成した。
に、下部電極３ａ，４ａの上に順にｐｉｎ型のアモルフ
ァスシリコンから成る半導体層３ｂ，４ｂを作製した。
すなわち、下部電極３ａ，４ａの上にＩＴＯ層を形成し
ない他は、実施例と同様の条件によりアモルファスシリ
コン膜などを堆積し、これをフォトリソグラフィ法によ
ってパターン化することによって形成した。
【００５２】次に、実施例と同様にして、得られた原稿
読み取り装置に駆動回路と信号処理回路とを接続し、白
から黒に変化する原稿を読み取らせた。この結果、信号
処理回路からは図５に示すような出力電圧Ｖout が得ら
れた。なお本図において、比較例の出力電圧Ｖout を点
線で示す。
読み取り装置に駆動回路と信号処理回路とを接続し、白
から黒に変化する原稿を読み取らせた。この結果、信号
処理回路からは図５に示すような出力電圧Ｖout が得ら
れた。なお本図において、比較例の出力電圧Ｖout を点
線で示す。
【００５３】このように、白を読み取った直後の出力電
圧Ｖout には反転残像Ｖr が現れ、これが白を読み取っ
た直後に読み取った黒は通常の黒よりも黒くなる原因と
なっている。しかし、実施例の反転残像Ｖr は比較例の
反転残像Ｖr よりも小さくなり、その収束時間も短くな
った。その結果をまとめたものを表１に示す。ここで
は、白に相当する出力電圧Ｖout は１６０〜１８０ｍＶ
であった。
圧Ｖout には反転残像Ｖr が現れ、これが白を読み取っ
た直後に読み取った黒は通常の黒よりも黒くなる原因と
なっている。しかし、実施例の反転残像Ｖr は比較例の
反転残像Ｖr よりも小さくなり、その収束時間も短くな
った。その結果をまとめたものを表１に示す。ここで
は、白に相当する出力電圧Ｖout は１６０〜１８０ｍＶ
であった。
【表１】
【００５４】
【発明の効果】本発明に係る原稿読み取り装置は、少な
くともスイッチング素子を構成する半導体層を下部電極
からｎｐｉｎ又はｐｎｉｐの順に積層して構成し、ｎ型
層とｐ型層との界面、又はｐ型層とｎ型層との界面が形
成されているため、逆方向電流はこの界面に形成された
バリアによって急速に収束させられ、かつ、そのピーク
値も小さくなり、スイッチング素子のスイッチング速度
が向上させられる。このため、反転残像は低減させら
れ、正確な信号出力を得ることができる。特に、低照度
下で原稿を読み取らせる場合に有利で、消費電力の低減
などを図ることもできる。さらに信号読み出し速度を大
幅に速めることも可能であるなど、本発明は種々の優れ
た効果を奏する。
くともスイッチング素子を構成する半導体層を下部電極
からｎｐｉｎ又はｐｎｉｐの順に積層して構成し、ｎ型
層とｐ型層との界面、又はｐ型層とｎ型層との界面が形
成されているため、逆方向電流はこの界面に形成された
バリアによって急速に収束させられ、かつ、そのピーク
値も小さくなり、スイッチング素子のスイッチング速度
が向上させられる。このため、反転残像は低減させら
れ、正確な信号出力を得ることができる。特に、低照度
下で原稿を読み取らせる場合に有利で、消費電力の低減
などを図ることもできる。さらに信号読み出し速度を大
幅に速めることも可能であるなど、本発明は種々の優れ
た効果を奏する。
【図１】本発明に係る原稿読み取り装置の一実施例を示
す断面模式図である。
す断面模式図である。
【図２】図１に示した原稿読み取り装置の要部平面図で
ある。
ある。
【図３】本発明に係る原稿読み取り装置の他の実施例を
示す断面模式図である。
示す断面模式図である。
【図４】本発明に係る原稿読み取り装置の更に他の実施
例を示す断面模式図である。
例を示す断面模式図である。
【図５】本発明の効果を確認するために行なった比較実
験の結果を示すもので、実際に作製した原稿読み取り装
置の出力電圧を示すグラフである。
験の結果を示すもので、実際に作製した原稿読み取り装
置の出力電圧を示すグラフである。
【図６】従来の原稿読み取り装置の一例を示す断面模式
図である。
図である。
【図６】図６に示した原稿読み取り装置の回路図であ
る。
る。
【図７】図６及び図７に示した原稿読み取り装置の動作
を説明するためのタイムチャートである。
を説明するためのタイムチャートである。
１０，３２；原稿読み取り装置 １２；基板 １４；フォトダイオード（光電変換素子） １６；ブロッキングダイオード（スイッチング素子） １４ａ，１６ａ，３０；下部電極 １４ｂ，１６ｂ；半導体層 １４ｂ1 ，１６ｂ1 ；ｎ型半導体層（ｐ型半導体層） １４ｂ2 ，１６ｂ2 ；ｐ型半導体層（ｎ型半導体層） １４ｂ3 ，１６ｂ3 ；ｉ型半導体層（ｉ型半導体層） １４ｂ4 ，１６ｂ4 ；ｎ型半導体層（ｐ型半導体層） １５，１７；ＩＴＯ層（酸化イリジウム層）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明に係る原稿読み取り装置の一実施例を示
す断面模式図である。
す断面模式図である。
【図２】図１に示した原稿読み取り装置の要部平面図で
ある。
ある。
【図３】本発明に係る原稿読み取り装置の他の実施例を
示す断面模式図である。
示す断面模式図である。
【図４】本発明に係る原稿読み取り装置の更に他の実施
例を示す断面模式図である。
例を示す断面模式図である。
【図５】本発明の効果を確認するために行なった比較実
験の結果を示すもので、実際に作製した原稿読み取り装
置の出力電圧を示すグラフである。
験の結果を示すもので、実際に作製した原稿読み取り装
置の出力電圧を示すグラフである。
【図６】従来の原稿読み取り装置の一例を示す断面模式
図である。
図である。
【図７】 図６に示した原稿読み取り装置の回路図であ
る。
る。
【図８】 図６及び図７に示した原稿読み取り装置の動作
を説明するためのタイムチャートである。
を説明するためのタイムチャートである。
【符号の説明】 １０，３２；原稿読み取り装置 １２；基板 １４；フォトダイオード（光電変換素子） １６；ブロッキングダイオード（スイッチング素子） １４ａ，１６ａ，３０；下部電極 １４ｂ，１６ｂ；半導体層 １４ｂ1 ，１６ｂ1 ；ｎ型半導体層（ｐ型半導体層） １４ｂ2 ，１６ｂ2 ；ｐ型半導体層（ｎ型半導体層） １４ｂ3 ，１６ｂ3 ；ｉ型半導体層（ｉ型半導体層） １４ｂ4 ，１６ｂ4 ；ｎ型半導体層（ｐ型半導体層） １５，１７；ＩＴＯ層（酸化イリジウム層）
Claims (7)
- 【請求項１】 基板上に、光電変換素子と該光電変換素
子に直列接続されるスイッチング素子とから構成される
光センサ素子が一次元に複数配列され、一定個数ごとに
複数のブロックに区分されているとともに、 これら光センサ素子のいずれか一方がブロック内で共通
に接続され、当該他方がチャンネル配線によって該ブロ
ック間で相対的に同一位置にあるもの同士で共通に接続
されていて、 前記光電変換素子は下部電極と、該下部電極上に堆積さ
れる半導体層と、該半導体層上に堆積される透明な上部
電極とから成り、 前記スイッチング素子は下部電極と、該下部電極上に堆
積される半導体層と、該半導体層上に堆積される上部電
極とから成る原稿読み取り装置において、 少なくとも前記スイッチング素子を構成する半導体層
が、下部電極からｎｐｉｎの積層構造を有することを特
徴とする原稿読み取り装置。 - 【請求項２】 前記半導体層において、最下層のｎ層を
構成する半導体がＩＴＯから成ることを特徴とする請求
項１に記載の原稿読み取り装置。 - 【請求項３】 基板上に、光電変換素子と該光電変換素
子に直列接続されるスイッチング素子とから構成される
光センサ素子が一次元に複数配列され、一定個数ごとに
複数のブロックに区分されているとともに、 これら光センサ素子のいずれか一方がブロック内で共通
に接続され、当該他方がチャンネル配線によって該ブロ
ック間で相対的に同一位置にあるもの同士で共通に接続
されていて、 前記光電変換素子は下部電極と、該下部電極上に堆積さ
れる半導体層と、該半導体層上に堆積される透明な上部
電極とから成り、 前記スイッチング素子は下部電極と、該下部電極上に堆
積される半導体層と、 該半導体層上に堆積される上部電極とから成る原稿読み
取り装置において、 少なくとも前記スイッチング素子を構成する半導体層
が、下部電極からｐｎｉｐの積層構造を有することを特
徴とする原稿読み取り装置。 - 【請求項４】 前記半導体層において、最下層のｐ層を
構成する半導体が酸化イリジウムから成ることを特徴と
する請求項３に記載の原稿読み取り装置。 - 【請求項５】 前記光電変換素子と前記スイッチング素
子とはそれぞれダイオード特性を備え、互いに逆極性で
直列接続されていることを特徴とする請求項１乃至請求
項４のいずれかに記載の原稿読み取り装置。 - 【請求項６】 前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの半導体層はプラズマＣＶＤ法
で連続的に堆積されたアモルファスシリコンから成るこ
とを特徴とする請求項１乃至請求項５のいずれかに記載
の原稿読み取り装置。 - 【請求項７】 前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの下部電極、半導体層及び上部
電極は、それぞれ同時に堆積されたものであることを特
徴とする請求項１乃至請求項６のいずれかに記載の原稿
読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5092356A JPH06283698A (ja) | 1993-03-25 | 1993-03-25 | 原稿読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5092356A JPH06283698A (ja) | 1993-03-25 | 1993-03-25 | 原稿読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283698A true JPH06283698A (ja) | 1994-10-07 |
Family
ID=14052126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5092356A Withdrawn JPH06283698A (ja) | 1993-03-25 | 1993-03-25 | 原稿読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283698A (ja) |
-
1993
- 1993-03-25 JP JP5092356A patent/JPH06283698A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481353B2 (ja) | ||
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| JPH0783098B2 (ja) | 光イメ−ジ検出器の製造方法及びこの製造方法により製造される２次元マトリクス検出器 | |
| JPS6154756A (ja) | 密着型イメ−ジセンサ | |
| JPH0746721B2 (ja) | イメ−ジセンサおよびその製造方法 | |
| JPH07192663A (ja) | 撮像装置 | |
| JPH06283698A (ja) | 原稿読み取り装置 | |
| JPH0621425A (ja) | 原稿読み取り装置 | |
| JPH07335935A (ja) | 光電変換装置の製造方法 | |
| JPH06283699A (ja) | 原稿読み取り装置 | |
| EP0601200A1 (en) | Semiconductor device | |
| JPH06260678A (ja) | 読み取り装置及び該製造方法 | |
| JPH04154168A (ja) | イメージセンサの製造方法 | |
| JPH05347398A (ja) | 原稿読み取り装置 | |
| JPS61217087A (ja) | 液晶表示装置用非線形抵抗素子 | |
| JPS6213066A (ja) | 光電変換装置 | |
| JPH066514A (ja) | スイッチング素子 | |
| JPH0621484A (ja) | スイッチング素子 | |
| JPH04153623A (ja) | 配線構造 | |
| JP2899052B2 (ja) | 薄膜半導体装置 | |
| JPH0621424A (ja) | 光センサ素子 | |
| JPH0621426A (ja) | 光センサ素子 | |
| JPH06260677A (ja) | 読み取り装置の製造方法 | |
| JP2692144B2 (ja) | ラインセンサ | |
| WO1993026046A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |