JPH0621424A - 光センサ素子 - Google Patents
光センサ素子Info
- Publication number
- JPH0621424A JPH0621424A JP4197621A JP19762192A JPH0621424A JP H0621424 A JPH0621424 A JP H0621424A JP 4197621 A JP4197621 A JP 4197621A JP 19762192 A JP19762192 A JP 19762192A JP H0621424 A JPH0621424 A JP H0621424A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- optical sensor
- blocking diode
- deposited
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 フォトダイオードとブロッキングダイオード
とから構成される光センサ素子に伴う逆方向電流を低減
することにより、正確な信号出力が得られるようにする
とともに、そのスイッチング速度を向上させる。 【構成】 フォトダイオード１４とブロッキングダイオ
ード１６とから構成される光センサ素子１０において、
これらの上部電極１４ｃ，１６ｃだけでなく、下部電極
１４ａ，１６ａもＩＴＯにより形成した。これにより、
周辺からの漏光がブロッキングダイオード１６の半導体
層１６ｂに入射するようにし、再結合速度を速めること
によってスイッチング速度を向上させるようにした。
とから構成される光センサ素子に伴う逆方向電流を低減
することにより、正確な信号出力が得られるようにする
とともに、そのスイッチング速度を向上させる。 【構成】 フォトダイオード１４とブロッキングダイオ
ード１６とから構成される光センサ素子１０において、
これらの上部電極１４ｃ，１６ｃだけでなく、下部電極
１４ａ，１６ａもＩＴＯにより形成した。これにより、
周辺からの漏光がブロッキングダイオード１６の半導体
層１６ｂに入射するようにし、再結合速度を速めること
によってスイッチング速度を向上させるようにした。
Description
【０００１】
【産業上の利用分野】本発明は光センサ素子に関し、さ
らに詳しくは、光電変換素子とスイッチング素子とから
構成される光センサ素子に関する。
らに詳しくは、光電変換素子とスイッチング素子とから
構成される光センサ素子に関する。
【０００２】
【従来の技術】一般に、ファクシミリやイメージセンサ
などの画像読み取り部には、縮小光学系の必要なＣＣＤ
型の原稿読み取り装置に代わって、密着型イメージセン
サと呼ばれる原稿読み取り装置が広く採用されていて、
これには多数の光センサ素子が使用されている。
などの画像読み取り部には、縮小光学系の必要なＣＣＤ
型の原稿読み取り装置に代わって、密着型イメージセン
サと呼ばれる原稿読み取り装置が広く採用されていて、
これには多数の光センサ素子が使用されている。
【０００３】たとえば図４に示すように、従来の原稿読
み取り装置１は、ガラス基板２上に、光電変換素子であ
るフォトダイオード３と、スイッチング素子であるブロ
ッキングダイオード４と、フォトダイオード３からの電
気信号を読み出すためのチャンネル配線Ｃ1,Ｃ2,... Ｃ
n とが形成されて構成されていて、光センサ素子はこれ
らフォトダイオード３とブロッキングダイオード４とか
ら構成されている。
み取り装置１は、ガラス基板２上に、光電変換素子であ
るフォトダイオード３と、スイッチング素子であるブロ
ッキングダイオード４と、フォトダイオード３からの電
気信号を読み出すためのチャンネル配線Ｃ1,Ｃ2,... Ｃ
n とが形成されて構成されていて、光センサ素子はこれ
らフォトダイオード３とブロッキングダイオード４とか
ら構成されている。
【０００４】フォトダイオード３及びブロッキングダイ
オード４は、ともに金属から成る不透明な下部電極３
ａ，４ａと、アモルファスシリコンから成るｐｉｎ構造
の半導体層３ｂ，４ｂと、ＩＴＯ（Indium Tin Oxide）
から成る透明な上部電極３ｃ，４ｃとが、順に堆積され
て構成されている。また、フォトダイオード３及びブロ
ッキングダイオード４は SiOx から成る透明な層間絶縁
膜５により覆われていて、この層間絶縁膜５に形成され
たコンタクトホール６を介して接続配線７によって互い
に逆極性で直列接続されている。
オード４は、ともに金属から成る不透明な下部電極３
ａ，４ａと、アモルファスシリコンから成るｐｉｎ構造
の半導体層３ｂ，４ｂと、ＩＴＯ（Indium Tin Oxide）
から成る透明な上部電極３ｃ，４ｃとが、順に堆積され
て構成されている。また、フォトダイオード３及びブロ
ッキングダイオード４は SiOx から成る透明な層間絶縁
膜５により覆われていて、この層間絶縁膜５に形成され
たコンタクトホール６を介して接続配線７によって互い
に逆極性で直列接続されている。
【０００５】なお、フォトダイオード３を構成する下部
電極３ａは、層間絶縁膜５に形成されたコンタクトホー
ル８を介してチャンネル配線Ｃ1,Ｃ2,... Ｃn に接続さ
れ、さらにこれら全体は保護膜９によって覆われてい
る。
電極３ａは、層間絶縁膜５に形成されたコンタクトホー
ル８を介してチャンネル配線Ｃ1,Ｃ2,... Ｃn に接続さ
れ、さらにこれら全体は保護膜９によって覆われてい
る。
【０００６】これらフォトダイオード３及びブロッキン
グダイオード４は、図５に示すように一次元にｍ×ｎ個
配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ2,... Ｂm
に区分されていて、ブロッキングダイオード４のアノー
ド電極はブロックＢ1,Ｂ2,... Ｂm 内で共通に接続さ
れ、フォトダイオード３のアノード電極はチャンネル配
線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ2,... Ｂm
間で相対的に同一位置にあるもの同士で共通に接続され
ている。
グダイオード４は、図５に示すように一次元にｍ×ｎ個
配列され、ｎ個ごとにｍ個のブロックＢ1,Ｂ2,... Ｂm
に区分されていて、ブロッキングダイオード４のアノー
ド電極はブロックＢ1,Ｂ2,... Ｂm 内で共通に接続さ
れ、フォトダイオード３のアノード電極はチャンネル配
線Ｃ1,Ｃ2,... Ｃn によってブロックＢ1,Ｂ2,... Ｂm
間で相対的に同一位置にあるもの同士で共通に接続され
ている。
【０００７】この原稿読み取り装置１は電荷蓄積方式で
動作するもので、図６のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm がブロックＢ1,Ｂ2,... Ｂ
m ごとに順番に周期Ｔで印加される。この駆動パルスVp
1,Vp2,... Vpm が印加されているときは、そのブロック
Ｂ1,Ｂ2,... Ｂm 内のブロッキングダイオード４は順バ
イアスとなり、フォトダイオード３は逆バイアスとな
る。このため、フォトダイオード３の並列容量は速やか
に充電される。この状態が読出状態である。一方、駆動
パルスVp1,Vp2,... Vpm が印加されていないときは、そ
のブロックＢ1,Ｂ2,... Ｂm 内のブロッキングダイオー
ド４は逆バイアスとなる。したがって、この間にフォト
ダイオード３に光が入射すると、その光量に応じて生じ
た光電流によってフォトダイオード３の並列容量は放電
される。この状態が蓄積状態である。
動作するもので、図６のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm がブロックＢ1,Ｂ2,... Ｂ
m ごとに順番に周期Ｔで印加される。この駆動パルスVp
1,Vp2,... Vpm が印加されているときは、そのブロック
Ｂ1,Ｂ2,... Ｂm 内のブロッキングダイオード４は順バ
イアスとなり、フォトダイオード３は逆バイアスとな
る。このため、フォトダイオード３の並列容量は速やか
に充電される。この状態が読出状態である。一方、駆動
パルスVp1,Vp2,... Vpm が印加されていないときは、そ
のブロックＢ1,Ｂ2,... Ｂm 内のブロッキングダイオー
ド４は逆バイアスとなる。したがって、この間にフォト
ダイオード３に光が入射すると、その光量に応じて生じ
た光電流によってフォトダイオード３の並列容量は放電
される。この状態が蓄積状態である。
【０００８】要するに各ブロックＢ1,Ｂ2,... Ｂm は、
時間ｔの読出状態と、時間Ｔ−ｔの蓄積状態とを繰り返
すのである。読出状態になったブロックＢ1,Ｂ2,... Ｂ
m からは、それまでの蓄積状態の間に入射した光量に相
当する出力電流Iout1,Iout2,... Ioutn がチャンネル配
線Ｃ1,Ｃ2,... Ｃn を経て流れ出す。たとえば第１ブロ
ックＢ1 が読出状態になると、第１ブロックＢ1 から出
力電流Iout1,Iout2,... Ioutn が流れ出し、次いで第１
ブロックＢ1 が蓄積状態になって第２ブロックＢ2 が読
出状態になると、第２ブロックＢ2 から出力電流Iout1,
Iout2,... Ioutn が流れ出す。
時間ｔの読出状態と、時間Ｔ−ｔの蓄積状態とを繰り返
すのである。読出状態になったブロックＢ1,Ｂ2,... Ｂ
m からは、それまでの蓄積状態の間に入射した光量に相
当する出力電流Iout1,Iout2,... Ioutn がチャンネル配
線Ｃ1,Ｃ2,... Ｃn を経て流れ出す。たとえば第１ブロ
ックＢ1 が読出状態になると、第１ブロックＢ1 から出
力電流Iout1,Iout2,... Ioutn が流れ出し、次いで第１
ブロックＢ1 が蓄積状態になって第２ブロックＢ2 が読
出状態になると、第２ブロックＢ2 から出力電流Iout1,
Iout2,... Ioutn が流れ出す。
【０００９】
【発明が解決しようとする課題】しかしながら実際は、
ブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状態に切
り換わった直後には、出力電流Iout1,Iout2,... Ioutn
と逆方向に電流（以下「逆方向電流」という。）Ir1,Ir
2,... Irn が流れる。この逆方向電流Ir1,Ir2,... Irn
の大きさは正常な出力電流Iout1,Iout2,... Ioutn の１
０〜２０％に達し、その収束時間Ｔr は１０-3秒のオー
ダーにも達する。このため、たとえば第１ブロックＢ1
と第２ブロックＢ2 とで白が読み取られ、第３ブロック
Ｂ3 で黒が読み取られた場合には、第２ブロックＢ2 が
読出状態になったときに流れる出力電流Iout1,Iout
2,... Ioutn は通常よりも小さくなり、さらに第３ブロ
ックＢ3が読出状態になったときには流れないはずの出
力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。
ブロックＢ1,Ｂ2,... Ｂm が読出状態から蓄積状態に切
り換わった直後には、出力電流Iout1,Iout2,... Ioutn
と逆方向に電流（以下「逆方向電流」という。）Ir1,Ir
2,... Irn が流れる。この逆方向電流Ir1,Ir2,... Irn
の大きさは正常な出力電流Iout1,Iout2,... Ioutn の１
０〜２０％に達し、その収束時間Ｔr は１０-3秒のオー
ダーにも達する。このため、たとえば第１ブロックＢ1
と第２ブロックＢ2 とで白が読み取られ、第３ブロック
Ｂ3 で黒が読み取られた場合には、第２ブロックＢ2 が
読出状態になったときに流れる出力電流Iout1,Iout
2,... Ioutn は通常よりも小さくなり、さらに第３ブロ
ックＢ3が読出状態になったときには流れないはずの出
力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。
【００１０】この逆方向電流Ir1,Ir2,... Irn の原因
は、ブロッキングダイオード４にかかる電圧が順バイア
スから逆バイアスに変化させられても、順バイアス時に
注入されたキャリアは瞬時には消失させられず、そのキ
ャリアが一定時間だけ逆方向に流れるためと考えられ
る。
は、ブロッキングダイオード４にかかる電圧が順バイア
スから逆バイアスに変化させられても、順バイアス時に
注入されたキャリアは瞬時には消失させられず、そのキ
ャリアが一定時間だけ逆方向に流れるためと考えられ
る。
【００１１】そこで本発明者らは、一般に光センサ素子
に伴う逆方向電流を低減することによって正確な信号出
力が得られるようにするとともに、そのスイッチング速
度を向上させるため、鋭意研究を重ねた結果、本発明に
至った。
に伴う逆方向電流を低減することによって正確な信号出
力が得られるようにするとともに、そのスイッチング速
度を向上させるため、鋭意研究を重ねた結果、本発明に
至った。
【００１２】
【課題を解決するための手段】本発明に係る光センサ素
子の要旨とするところは、基板上に、下部電極と、該下
部電極上に堆積される半導体層と、該半導体層上に堆積
される透明な上部電極とから成る光電変換素子と、下部
電極と、該下部電極上に堆積される半導体層と、該半導
体層上に堆積される上部電極とから成るスイッチング素
子とが形成されていて、前記光電変換素子と前記スイッ
チング素子とが直列接続されて構成される光センサ素子
おいて、少なくとも前記スイッチング素子を構成する下
部電極が透明であることにある。
子の要旨とするところは、基板上に、下部電極と、該下
部電極上に堆積される半導体層と、該半導体層上に堆積
される透明な上部電極とから成る光電変換素子と、下部
電極と、該下部電極上に堆積される半導体層と、該半導
体層上に堆積される上部電極とから成るスイッチング素
子とが形成されていて、前記光電変換素子と前記スイッ
チング素子とが直列接続されて構成される光センサ素子
おいて、少なくとも前記スイッチング素子を構成する下
部電極が透明であることにある。
【００１３】また、かかる光センサ素子において、前記
スイッチング素子を構成する下部電極がＩＴＯから成る
ことにある。
スイッチング素子を構成する下部電極がＩＴＯから成る
ことにある。
【００１４】また、かかる光センサ素子において、少な
くとも前記光電変換素子を構成する上部電極がＩＴＯか
ら成ることにある。
くとも前記光電変換素子を構成する上部電極がＩＴＯか
ら成ることにある。
【００１５】また、かかる光センサ素子において、前記
光電変換素子と前記スイッチング素子とはそれぞれダイ
オード特性を備え、互いに逆極性で直列接続されている
ことにある。
光電変換素子と前記スイッチング素子とはそれぞれダイ
オード特性を備え、互いに逆極性で直列接続されている
ことにある。
【００１６】また、かかる光センサ素子において、前記
光電変換素子及び前記スイッチング素子を構成するそれ
ぞれの半導体層はプラズマＣＶＤ法で連続的に堆積され
たアモルファスシリコンから成り、かつ、ｐｉｎ構造に
されていることにある。
光電変換素子及び前記スイッチング素子を構成するそれ
ぞれの半導体層はプラズマＣＶＤ法で連続的に堆積され
たアモルファスシリコンから成り、かつ、ｐｉｎ構造に
されていることにある。
【００１７】さらに、かかる光センサ素子において、前
記光電変換素子及び前記スイッチング素子を構成するそ
れぞれの下部電極、半導体層及び上部電極は、それぞれ
同時に堆積されたものであることにある。
記光電変換素子及び前記スイッチング素子を構成するそ
れぞれの下部電極、半導体層及び上部電極は、それぞれ
同時に堆積されたものであることにある。
【００１８】
【作用】かかる光センサ素子によれば、スイッチング素
子を構成する下部電極がＩＴＯなどから成り、透明であ
るので、周辺から漏れてきた光はこの下部電極を透過し
て半導体層に入射する。これにより、この半導体層にお
ける再結合準位が増加し、再結合速度が速くなると考え
られる。このため、スイッチング素子にかかる電圧が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失する。この結果、逆方向電流は急速に収束させ
られ、かつ、そのピーク値も小さくなる。よって、正確
な信号出力が得られるとともに、そのスイッチング速度
が向上させられる。
子を構成する下部電極がＩＴＯなどから成り、透明であ
るので、周辺から漏れてきた光はこの下部電極を透過し
て半導体層に入射する。これにより、この半導体層にお
ける再結合準位が増加し、再結合速度が速くなると考え
られる。このため、スイッチング素子にかかる電圧が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失する。この結果、逆方向電流は急速に収束させ
られ、かつ、そのピーク値も小さくなる。よって、正確
な信号出力が得られるとともに、そのスイッチング速度
が向上させられる。
【００１９】
【実施例】次に、本発明に係る光センサ素子の実施例に
ついて図面に基づき詳しく説明する。
ついて図面に基づき詳しく説明する。
【００２０】図１に示すように、本発明に係る光センサ
素子１０は、ガラスなどから成る透光性の基板１２上
に、光電変換素子であるフォトダイオード１４と、スイ
ッチング素子であるブロッキングダイオード１６とが形
成されて構成されている。
素子１０は、ガラスなどから成る透光性の基板１２上
に、光電変換素子であるフォトダイオード１４と、スイ
ッチング素子であるブロッキングダイオード１６とが形
成されて構成されている。
【００２１】これらフォトダイオード１４及びブロッキ
ングダイオード１６は、ともにＩＴＯ（Indium Tin Oxi
de）などから成る透明な下部電極１４ａ，１６ａと、ア
モルファスシリコンなどから成るｐｉｎ構造の半導体層
１４ｂ，１６ｂと、ＩＴＯなどから成る透明な上部電極
１４ｃ，１６ｃとが順に堆積されて構成されている。こ
こで、ブロッキングダイオード１６を構成する下部電極
１６ａと、フォトダイオード１４を構成する下部電極１
４ａとが、ともに透明であることが本実施例の最大の特
徴である。
ングダイオード１６は、ともにＩＴＯ（Indium Tin Oxi
de）などから成る透明な下部電極１４ａ，１６ａと、ア
モルファスシリコンなどから成るｐｉｎ構造の半導体層
１４ｂ，１６ｂと、ＩＴＯなどから成る透明な上部電極
１４ｃ，１６ｃとが順に堆積されて構成されている。こ
こで、ブロッキングダイオード１６を構成する下部電極
１６ａと、フォトダイオード１４を構成する下部電極１
４ａとが、ともに透明であることが本実施例の最大の特
徴である。
【００２２】また、フォトダイオード１４及びブロッキ
ングダイオード１６は SiOx や SiNx などから成る透明
な層間絶縁膜１８により覆われていて、この層間絶縁膜
１８に形成されたコンタクトホール２０を介して接続配
線２２によって互いに逆極性で直列接続されている。す
なわち、フォトダイオード１４とブロッキングダイオー
ド１６とはカソード電極同士で接続されているのであ
る。
ングダイオード１６は SiOx や SiNx などから成る透明
な層間絶縁膜１８により覆われていて、この層間絶縁膜
１８に形成されたコンタクトホール２０を介して接続配
線２２によって互いに逆極性で直列接続されている。す
なわち、フォトダイオード１４とブロッキングダイオー
ド１６とはカソード電極同士で接続されているのであ
る。
【００２３】この光センサ素子１０を製造するには、ま
ず基板１２上に、電子ビームや抵抗加熱による真空蒸着
法、あるいはＤＣやＲＦによるスパッタリング法などに
よってＩＴＯなどの透明導電膜を堆積する。たとえばＤ
Ｃスパッタリング法によってＩＴＯ膜を堆積する場合
は、まず基板１２をチャンバー内にセットし、そのチャ
ンバー内を１０-5Torr以下まで排気する。その後、基板
１２を１００〜２５０℃に保持しながら、圧力０．１〜
１．０Ｐａ、ＤＣ電力０．１〜１．０Ｗ／ｃｍ2の下で
アルゴンガスと酸素ガスとを一定の割合で導入する。こ
れにより、基板１２上にＩＴＯ膜を堆積することができ
る。なお、この透明導電膜の膜厚は、この上に堆積され
るアモルファスシリコン膜の性能やこの透明導電膜の特
性など考慮して適宜決定されるが、ＩＴＯ膜であれば１
２００Å程度が好ましい。
ず基板１２上に、電子ビームや抵抗加熱による真空蒸着
法、あるいはＤＣやＲＦによるスパッタリング法などに
よってＩＴＯなどの透明導電膜を堆積する。たとえばＤ
Ｃスパッタリング法によってＩＴＯ膜を堆積する場合
は、まず基板１２をチャンバー内にセットし、そのチャ
ンバー内を１０-5Torr以下まで排気する。その後、基板
１２を１００〜２５０℃に保持しながら、圧力０．１〜
１．０Ｐａ、ＤＣ電力０．１〜１．０Ｗ／ｃｍ2の下で
アルゴンガスと酸素ガスとを一定の割合で導入する。こ
れにより、基板１２上にＩＴＯ膜を堆積することができ
る。なお、この透明導電膜の膜厚は、この上に堆積され
るアモルファスシリコン膜の性能やこの透明導電膜の特
性など考慮して適宜決定されるが、ＩＴＯ膜であれば１
２００Å程度が好ましい。
【００２４】さらにこの上に、プラズマＣＶＤ法などに
よって、正孔が多数キャリアとなるｐ型アモルファスシ
リコン膜と、真性半導体となるｉ型アモルファスシリコ
ン膜と、電子が多数キャリアとなるｎ型アモルファスシ
リコン膜とを連続的に堆積する。
よって、正孔が多数キャリアとなるｐ型アモルファスシ
リコン膜と、真性半導体となるｉ型アモルファスシリコ
ン膜と、電子が多数キャリアとなるｎ型アモルファスシ
リコン膜とを連続的に堆積する。
【００２５】そして再度この上に、前述した最下層の透
明導電膜と同様に、真空蒸着法やスパッタリング法など
によってＩＴＯなどの透明導電膜を堆積する。なお、こ
の透明導電膜の膜厚は、アモルファスシリコン膜の性能
やこの透明導電膜の特性などを考慮して適宜決定される
もので、数百〜数千Å程度が好ましいが、ＩＴＯ膜であ
れば６００Å程度が好ましい。
明導電膜と同様に、真空蒸着法やスパッタリング法など
によってＩＴＯなどの透明導電膜を堆積する。なお、こ
の透明導電膜の膜厚は、アモルファスシリコン膜の性能
やこの透明導電膜の特性などを考慮して適宜決定される
もので、数百〜数千Å程度が好ましいが、ＩＴＯ膜であ
れば６００Å程度が好ましい。
【００２６】次いで、これらの膜を順にパターン化する
ことによって、下部電極１４ａ，１６ａと半導体層１４
ｂ，１６ｂと上部電極１４ｃ，１６ｃとを形成する。た
とえばフォトリソグラフィ法によってパターン化する場
合は、まず最上層の透明導電膜上にレジスト液を塗布
し、プリベークをした後、所定のパターンが刻まれたマ
スクを用いて露光を行ない、さらに現像及びポストベー
クを行なう。そして、透明導電膜にＩＴＯを用いた場合
であれば、塩酸と硝酸の混合液によってその透明導電膜
をエッチングし、上部電極１４ｃ，１６ｃを形成する。
次に、平行平板型のエッチング装置を用いてアモルファ
スシリコン膜をエッチングする。すなわち、チャンバー
内を１０-3Torr以下まで排気した後、CF4 ガスと O2 ガ
スとを導入し、さらに圧力を５．０Ｐａに保持しながら
１３．５６ＭＨｚの高周波電源を用いて電極に０．１〜
０．７Ｗ／ｃｍ2 の電力を供給する。これにより、アモ
ルファスシリコン膜をエッチングし、半導体層１４ｂ，
１６ｂを形成することができる。さらに、パターニング
に用いたレジストを一旦除去した後、前述した最上層の
透明導電膜と同様に、最下層の透明導電膜もフォトリソ
グラフィ法などによってパターン化し、下部電極１４
ａ，１６ａを形成すれば、フォトダイオード１４とブロ
ッキングダイオード１６とを形成することができる。
ことによって、下部電極１４ａ，１６ａと半導体層１４
ｂ，１６ｂと上部電極１４ｃ，１６ｃとを形成する。た
とえばフォトリソグラフィ法によってパターン化する場
合は、まず最上層の透明導電膜上にレジスト液を塗布
し、プリベークをした後、所定のパターンが刻まれたマ
スクを用いて露光を行ない、さらに現像及びポストベー
クを行なう。そして、透明導電膜にＩＴＯを用いた場合
であれば、塩酸と硝酸の混合液によってその透明導電膜
をエッチングし、上部電極１４ｃ，１６ｃを形成する。
次に、平行平板型のエッチング装置を用いてアモルファ
スシリコン膜をエッチングする。すなわち、チャンバー
内を１０-3Torr以下まで排気した後、CF4 ガスと O2 ガ
スとを導入し、さらに圧力を５．０Ｐａに保持しながら
１３．５６ＭＨｚの高周波電源を用いて電極に０．１〜
０．７Ｗ／ｃｍ2 の電力を供給する。これにより、アモ
ルファスシリコン膜をエッチングし、半導体層１４ｂ，
１６ｂを形成することができる。さらに、パターニング
に用いたレジストを一旦除去した後、前述した最上層の
透明導電膜と同様に、最下層の透明導電膜もフォトリソ
グラフィ法などによってパターン化し、下部電極１４
ａ，１６ａを形成すれば、フォトダイオード１４とブロ
ッキングダイオード１６とを形成することができる。
【００２７】次いで、これらフォトダイオード１４とブ
ロッキングダイオード１６の上に、熱ＣＶＤ法，常圧Ｃ
ＶＤ法，プラズマＣＶＤ法，スパッタリング法などによ
ってSiOx や SiNx などを堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化し、層
間絶縁膜１８を形成する。たとえばプラズマＣＶＤ法で
シリコン酸化膜を堆積する場合は、チャンバー内を１０
-2Torr以下まで排気し、基板１２を所定温度に加熱保持
した後、シランガス２０〜６０sccmと、亜酸化窒素ガス
１５０〜３００sccmを導入し、０．３〜１．２Torrの圧
力に保持する。ここで、必要に応じて水素ガスや窒素ガ
スを導入してもよい。その後、圧力が安定するのを待っ
て、１３．５６ＭＨｚの高周波電源を用いて基板１２と
対面する電極に０．０１〜０．５Ｗ／ｃｍ2 の電力を供
給する。ここで、供給する電力は装置の構造や堆積する
膜質に依存し、また、シリコン酸化膜の場合には平行平
板型のエッチング装置を用いることができる。これによ
りシリコン酸化膜をパターン化し、層間絶縁膜１８を形
成することができる。なお、フォトダイオード１４とブ
ロッキングダイオード１６上のコンタクトホール２０は
このときに形成すればよい。
ロッキングダイオード１６の上に、熱ＣＶＤ法，常圧Ｃ
ＶＤ法，プラズマＣＶＤ法，スパッタリング法などによ
ってSiOx や SiNx などを堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化し、層
間絶縁膜１８を形成する。たとえばプラズマＣＶＤ法で
シリコン酸化膜を堆積する場合は、チャンバー内を１０
-2Torr以下まで排気し、基板１２を所定温度に加熱保持
した後、シランガス２０〜６０sccmと、亜酸化窒素ガス
１５０〜３００sccmを導入し、０．３〜１．２Torrの圧
力に保持する。ここで、必要に応じて水素ガスや窒素ガ
スを導入してもよい。その後、圧力が安定するのを待っ
て、１３．５６ＭＨｚの高周波電源を用いて基板１２と
対面する電極に０．０１〜０．５Ｗ／ｃｍ2 の電力を供
給する。ここで、供給する電力は装置の構造や堆積する
膜質に依存し、また、シリコン酸化膜の場合には平行平
板型のエッチング装置を用いることができる。これによ
りシリコン酸化膜をパターン化し、層間絶縁膜１８を形
成することができる。なお、フォトダイオード１４とブ
ロッキングダイオード１６上のコンタクトホール２０は
このときに形成すればよい。
【００２８】さらにこれらの上に、真空蒸着法やスパッ
タリング法などによってCr，Ni，Pd，Ti，Mo，Ta，Alな
どの金属を単層又は多層に、さらに好ましくは５００Å
厚のCrと１．５μｍ厚のAlとの２層に堆積する。次いで
これをフォトリソグラフィ法などによって所定形状にパ
ターン化し、接続配線２２を形成する。これにより、上
部電極１４ｃ，１６ｃ同士が接続配線２２により電気的
に接続され、フォトダイオード１４とブロッキングダイ
オード１６とから構成される光センサ素子が製造される
ことになる。ここで、AlとCrとの２層膜の場合、Alのエ
ッチングは燐酸、硝酸及び酢酸の混合液で行なえばよ
く、Crのエッチングは硝酸第２セリウムアンモニウムで
行なえばよい。また、これらの材料は電気的接続が可能
であれば金属でなくてもよく、特に限定されるものでは
ない。
タリング法などによってCr，Ni，Pd，Ti，Mo，Ta，Alな
どの金属を単層又は多層に、さらに好ましくは５００Å
厚のCrと１．５μｍ厚のAlとの２層に堆積する。次いで
これをフォトリソグラフィ法などによって所定形状にパ
ターン化し、接続配線２２を形成する。これにより、上
部電極１４ｃ，１６ｃ同士が接続配線２２により電気的
に接続され、フォトダイオード１４とブロッキングダイ
オード１６とから構成される光センサ素子が製造される
ことになる。ここで、AlとCrとの２層膜の場合、Alのエ
ッチングは燐酸、硝酸及び酢酸の混合液で行なえばよ
く、Crのエッチングは硝酸第２セリウムアンモニウムで
行なえばよい。また、これらの材料は電気的接続が可能
であれば金属でなくてもよく、特に限定されるものでは
ない。
【００２９】なおここでは、主としてフォトリソグラフ
ィ法によってパターン化する方法を例示したが、マスク
法などによって最初から不必要な部分には膜が堆積され
ないようにして形成してもよいなど、その製造方法は何
ら限定されるものではない。
ィ法によってパターン化する方法を例示したが、マスク
法などによって最初から不必要な部分には膜が堆積され
ないようにして形成してもよいなど、その製造方法は何
ら限定されるものではない。
【００３０】次に、この光センサ素子１０の動作につい
て説明する。
て説明する。
【００３１】図２(a) に示すように、ブロッキングダイ
オード１６のアノード電極（下部電極１６ａ）がフォト
ダイオード１４のアノード電極（下部電極１４ａ）に対
して正電位Vpにされると、ブロッキングダイオード１６
は順バイアスとなり、フォトダイオード１４は逆バイア
スとなる。これにより、フォトダイオード１４の並列容
量２４は充電され、フォトダイオード１４とブロッキン
グダイオード１６との接続部の電位が高くなる。次いで
図２(b) に示すように、ブロッキングダイオード１６の
アノード電極が接地されると、ブロッキングダイオード
１６は逆バイアスになる。この状態でフォトダイオード
１４に光が入射すると、フォトダイオード１４の並列容
量２４はそこに生じた光電流Ipによって放電される。そ
の後、再びブロッキングダイオード１６のアノード電極
が正電位Vpにされると、ブロッキングダイオード１６は
順バイアスとなり、フォトダイオード１４の並列容量２
４は再び充電される。このとき流れる充電電流が光電流
Ipに相当し、出力電流として流れる。したがって、この
出力電流を検出すればフォトダイオード１４に入射した
光量を検出することになる。
オード１６のアノード電極（下部電極１６ａ）がフォト
ダイオード１４のアノード電極（下部電極１４ａ）に対
して正電位Vpにされると、ブロッキングダイオード１６
は順バイアスとなり、フォトダイオード１４は逆バイア
スとなる。これにより、フォトダイオード１４の並列容
量２４は充電され、フォトダイオード１４とブロッキン
グダイオード１６との接続部の電位が高くなる。次いで
図２(b) に示すように、ブロッキングダイオード１６の
アノード電極が接地されると、ブロッキングダイオード
１６は逆バイアスになる。この状態でフォトダイオード
１４に光が入射すると、フォトダイオード１４の並列容
量２４はそこに生じた光電流Ipによって放電される。そ
の後、再びブロッキングダイオード１６のアノード電極
が正電位Vpにされると、ブロッキングダイオード１６は
順バイアスとなり、フォトダイオード１４の並列容量２
４は再び充電される。このとき流れる充電電流が光電流
Ipに相当し、出力電流として流れる。したがって、この
出力電流を検出すればフォトダイオード１４に入射した
光量を検出することになる。
【００３２】本例では、ブロッキングダイオード１６の
下部電極１６ａが透明で、周辺からの漏光がこの半導体
層１６ｂに入射するため、この半導体層１６ｂにおける
再結合準位は増加し、再結合速度が速くなっていると考
えられる。このため、ブロッキングダイオード１６が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失し、逆方向電流は１０-5〜１０-6秒のオーダー
で収束させられ、かつ、そのピーク値も小さくなる。こ
れにより、光センサ素子１０のスイッチング速度が向上
させられる。なおここで、半導体層１６ｂとＩＴＯなど
との界面を設けたことも少なからず影響すると考えられ
る。
下部電極１６ａが透明で、周辺からの漏光がこの半導体
層１６ｂに入射するため、この半導体層１６ｂにおける
再結合準位は増加し、再結合速度が速くなっていると考
えられる。このため、ブロッキングダイオード１６が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失し、逆方向電流は１０-5〜１０-6秒のオーダー
で収束させられ、かつ、そのピーク値も小さくなる。こ
れにより、光センサ素子１０のスイッチング速度が向上
させられる。なおここで、半導体層１６ｂとＩＴＯなど
との界面を設けたことも少なからず影響すると考えられ
る。
【００３３】以上、本発明に係る光センサ素子の一実施
例を詳述したが、本発明は上述した実施例に限定される
ことなく、その他の態様でも実施し得るものである。
例を詳述したが、本発明は上述した実施例に限定される
ことなく、その他の態様でも実施し得るものである。
【００３４】たとえば上述した実施例では、フォトダイ
オード１４を構成する上部電極１４ｃと、ブロッキング
ダイオード１６を構成する上部電極１６ｃとが接続配線
２２によって接続されているが、図３に示すように、フ
ォトダイオード１４を構成する下部電極２６と、ブロッ
キングダイオード１６を構成する下部電極２６とが共通
になっていて、この下部電極２６によってフォトダイオ
ード１４とブロッキングダイオード１６とが直列接続さ
れて構成された光センサ素子２８でもよい。この場合
は、下部電極２６をＩＴＯなどから形成し、光学的に透
明なものにしておけばよい。また、フォトダイオード１
４の上部電極１４ｃ及びブロッキングダイオード１６の
上部電極１６ｃは、それぞれ引出配線３０，３２によっ
て外部に取り出しておけばよい。なお本例では、フォト
ダイオード１４とブロッキングダイオード１６とはアノ
ード電極同士で接続され、互いに逆極性で直列接続され
ている。
オード１４を構成する上部電極１４ｃと、ブロッキング
ダイオード１６を構成する上部電極１６ｃとが接続配線
２２によって接続されているが、図３に示すように、フ
ォトダイオード１４を構成する下部電極２６と、ブロッ
キングダイオード１６を構成する下部電極２６とが共通
になっていて、この下部電極２６によってフォトダイオ
ード１４とブロッキングダイオード１６とが直列接続さ
れて構成された光センサ素子２８でもよい。この場合
は、下部電極２６をＩＴＯなどから形成し、光学的に透
明なものにしておけばよい。また、フォトダイオード１
４の上部電極１４ｃ及びブロッキングダイオード１６の
上部電極１６ｃは、それぞれ引出配線３０，３２によっ
て外部に取り出しておけばよい。なお本例では、フォト
ダイオード１４とブロッキングダイオード１６とはアノ
ード電極同士で接続され、互いに逆極性で直列接続され
ている。
【００３５】また上述した実施例では、製造工程の簡素
化などの理由から、フォトダイオード１４及びブロッキ
ングダイオード１６を構成する下部電極１４ａ，１６
ａ、半導体層１４ｂ，１６ｂ及び上部電極１４ｃ，１６
ｃは、それぞれ同時に堆積されたもので、それぞれ同じ
材料から構成されているが、フォトダイオード１４を構
成する上部電極１４ｃは透明でなければならないが、ブ
ロッキングダイオード１６を構成する上部電極１６ｃは
透明でなくてもよい。また、フォトダイオード１４を構
成する下部電極１４ａは透明でなくてもよく、少なくと
もブロッキングダイオード（スイッチング素子）１６を
構成する下部電極１６ａが透明であればよい。
化などの理由から、フォトダイオード１４及びブロッキ
ングダイオード１６を構成する下部電極１４ａ，１６
ａ、半導体層１４ｂ，１６ｂ及び上部電極１４ｃ，１６
ｃは、それぞれ同時に堆積されたもので、それぞれ同じ
材料から構成されているが、フォトダイオード１４を構
成する上部電極１４ｃは透明でなければならないが、ブ
ロッキングダイオード１６を構成する上部電極１６ｃは
透明でなくてもよい。また、フォトダイオード１４を構
成する下部電極１４ａは透明でなくてもよく、少なくと
もブロッキングダイオード（スイッチング素子）１６を
構成する下部電極１６ａが透明であればよい。
【００３６】また、上述した半導体層１４ｂ，１６ｂは
いずれも基板１２側からｐｉｎの順に積層されている
が、これとは逆にｎｉｐの順に積層されていて、ｐｉｎ
構造にされていてもよい。その他、半導体層１４ｂ，１
６ｂはｎｉ型、ｐｉ型、ｐｎ型、ＭＩＳ型、ヘテロ接合
型、ホモ接合型、ショットキーバリアー型あるいはこれ
らを組み合わせた型などに単層又は多層に堆積したもの
でもよい。さらに、半導体層を構成するアモルファスシ
リコンとしては、水素化アモルファスシリコンa-Si:H、
水素化アモルファスシリコンカーバイドa-SiC:H 、アモ
ルファスシリコンナイトライドなどの他、単なるアモル
ファスシリコンa-Siなどが好ましいが、シリコンと炭
素、ゲルマニウム、スズなどの他の元素との合金から成
るアモルファスシリコン系半導体の非晶質あるいは微結
晶を堆積したものでもよいなど、これらの構造は何ら限
定されるものではない。
いずれも基板１２側からｐｉｎの順に積層されている
が、これとは逆にｎｉｐの順に積層されていて、ｐｉｎ
構造にされていてもよい。その他、半導体層１４ｂ，１
６ｂはｎｉ型、ｐｉ型、ｐｎ型、ＭＩＳ型、ヘテロ接合
型、ホモ接合型、ショットキーバリアー型あるいはこれ
らを組み合わせた型などに単層又は多層に堆積したもの
でもよい。さらに、半導体層を構成するアモルファスシ
リコンとしては、水素化アモルファスシリコンa-Si:H、
水素化アモルファスシリコンカーバイドa-SiC:H 、アモ
ルファスシリコンナイトライドなどの他、単なるアモル
ファスシリコンa-Siなどが好ましいが、シリコンと炭
素、ゲルマニウム、スズなどの他の元素との合金から成
るアモルファスシリコン系半導体の非晶質あるいは微結
晶を堆積したものでもよいなど、これらの構造は何ら限
定されるものではない。
【００３７】その他、下部電極や上部電極の材料として
は、ＩＴＯ以外に SnO2 や TiO2 などを用いてもよい。
すなわち、透明で導電性を備えた材料であれば何ら限定
されるものでないなど、本発明はその主旨を逸脱しない
範囲内で当業者の知識に基づき種々なる改良、修正、変
形を加えた態様で実施し得るものである。
は、ＩＴＯ以外に SnO2 や TiO2 などを用いてもよい。
すなわち、透明で導電性を備えた材料であれば何ら限定
されるものでないなど、本発明はその主旨を逸脱しない
範囲内で当業者の知識に基づき種々なる改良、修正、変
形を加えた態様で実施し得るものである。
【００３８】
【発明の効果】本発明に係る光センサ素子は、少なくと
もスイッチング素子を構成する下部電極が透明であるた
め、周辺から漏れてきた光がスイッチング素子を構成す
る半導体層に入射し、逆方向電流は急速に収束させら
れ、かつ、そのピーク値も小さくなる。このため、正確
な信号出力が得られるとともに、スイッチング素子のス
イッチング速度は大幅に向上させられる。
もスイッチング素子を構成する下部電極が透明であるた
め、周辺から漏れてきた光がスイッチング素子を構成す
る半導体層に入射し、逆方向電流は急速に収束させら
れ、かつ、そのピーク値も小さくなる。このため、正確
な信号出力が得られるとともに、スイッチング素子のス
イッチング速度は大幅に向上させられる。
【図１】本発明に係る光センサ素子の一実施例を示す断
面模式図である。
面模式図である。
【図２】図１に示した光センサ素子の動作を説明するた
めの回路図である。
めの回路図である。
【図３】本発明に係る光センサ素子の他の実施例を示す
断面模式図である。
断面模式図である。
【図４】従来の光センサ素子を用いた原稿読み取り装置
の一例を示す断面模式図である。
の一例を示す断面模式図である。
【図５】図４に示した原稿読み取り装置の回路図であ
る。
る。
【図６】図４及び図５に示した原稿読み取り装置の動作
を説明するためのタイムチャートである。
を説明するためのタイムチャートである。
１０，２８；光センサ素子 １２；基板 １４；フォトダイオード（光電変換素子） １６；ブロッキングダイオード（スイッチング素子） １４ａ，１６ａ，２６；下部電極 １４ｂ，１６ｂ；半導体層 １４ｃ，１６ｃ；上部電極
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/028 Ｚ 9070−5Ｃ
Claims (6)
- 【請求項１】 基板上に、 下部電極と、該下部電極上に堆積される半導体層と、該
半導体層上に堆積される透明な上部電極とから成る光電
変換素子と、 下部電極と、該下部電極上に堆積される半導体層と、該
半導体層上に堆積される上部電極とから成るスイッチン
グ素子とが形成されていて、 前記光電変換素子と前記スイッチング素子とが直列接続
されて構成される光センサ素子おいて、 少なくとも前記スイッチング素子を構成する下部電極が
透明であることを特徴とする光センサ素子。 - 【請求項２】 前記スイッチング素子を構成する下部電
極がＩＴＯから成ることを特徴とする請求項１に記載の
光センサ素子。 - 【請求項３】 少なくとも前記光電変換素子を構成する
上部電極がＩＴＯから成ることを特徴とする請求項１又
は請求項２に記載の光センサ素子。 - 【請求項４】 前記光電変換素子と前記スイッチング素
子とはそれぞれダイオード特性を備え、互いに逆極性で
直列接続されていることを特徴とする請求項１乃至請求
項３のいずれかに記載の光センサ素子。 - 【請求項５】 前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの半導体層はプラズマＣＶＤ法
で連続的に堆積されたアモルファスシリコンから成り、
かつ、ｐｉｎ構造にされていることを特徴とする請求項
１乃至請求項４のいずれかに記載の光センサ素子。 - 【請求項６】 前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの下部電極、半導体層及び上部
電極は、それぞれ同時に堆積されたものであることを特
徴とする請求項１乃至請求項５のいずれかに記載の光セ
ンサ素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197621A JPH0621424A (ja) | 1992-06-30 | 1992-06-30 | 光センサ素子 |
| PCT/JP1993/000794 WO1993026046A1 (en) | 1992-06-15 | 1993-06-14 | Semiconductor device |
| EP19930913518 EP0601200A4 (en) | 1992-06-15 | 1993-06-14 | SEMICONDUCTOR ARRANGEMENT. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197621A JPH0621424A (ja) | 1992-06-30 | 1992-06-30 | 光センサ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621424A true JPH0621424A (ja) | 1994-01-28 |
Family
ID=16377531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197621A Withdrawn JPH0621424A (ja) | 1992-06-15 | 1992-06-30 | 光センサ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621424A (ja) |
-
1992
- 1992-06-30 JP JP4197621A patent/JPH0621424A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412900A (en) | Method of manufacturing photosensors | |
| JPH06151801A (ja) | 光電変換装置及び光電変換装置の製造方法 | |
| JPH0481353B2 (ja) | ||
| US20060223214A1 (en) | Optoelectronic component for converting electromagnetic radiation into a intensity-dependent photocurrent | |
| US5130259A (en) | Infrared staring imaging array and method of manufacture | |
| US5171994A (en) | Infrared staring imaging array | |
| JPH07192663A (ja) | 撮像装置 | |
| JPH0621424A (ja) | 光センサ素子 | |
| JPH066514A (ja) | スイッチング素子 | |
| JPH0621426A (ja) | 光センサ素子 | |
| EP0601200A1 (en) | Semiconductor device | |
| JPH07335935A (ja) | 光電変換装置の製造方法 | |
| JPH0621425A (ja) | 原稿読み取り装置 | |
| JPH0621484A (ja) | スイッチング素子 | |
| JPH06260678A (ja) | 読み取り装置及び該製造方法 | |
| JPH04154168A (ja) | イメージセンサの製造方法 | |
| JPH05347398A (ja) | 原稿読み取り装置 | |
| JP3398161B2 (ja) | 光電変換装置 | |
| JPH06283698A (ja) | 原稿読み取り装置 | |
| JPS61217087A (ja) | 液晶表示装置用非線形抵抗素子 | |
| JPH06283699A (ja) | 原稿読み取り装置 | |
| JPH0214790B2 (ja) | ||
| JPS6213066A (ja) | 光電変換装置 | |
| JPH06260677A (ja) | 読み取り装置の製造方法 | |
| WO1993026046A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |