JPH0621424A - 光センサ素子 - Google Patents
光センサ素子Info
- Publication number
- JPH0621424A JPH0621424A JP4197621A JP19762192A JPH0621424A JP H0621424 A JPH0621424 A JP H0621424A JP 4197621 A JP4197621 A JP 4197621A JP 19762192 A JP19762192 A JP 19762192A JP H0621424 A JPH0621424 A JP H0621424A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- optical sensor
- blocking diode
- deposited
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 フォトダイオードとブロッキングダイオード
とから構成される光センサ素子に伴う逆方向電流を低減
することにより、正確な信号出力が得られるようにする
とともに、そのスイッチング速度を向上させる。 【構成】 フォトダイオード14とブロッキングダイオ
ード16とから構成される光センサ素子10において、
これらの上部電極14c,16cだけでなく、下部電極
14a,16aもITOにより形成した。これにより、
周辺からの漏光がブロッキングダイオード16の半導体
層16bに入射するようにし、再結合速度を速めること
によってスイッチング速度を向上させるようにした。
とから構成される光センサ素子に伴う逆方向電流を低減
することにより、正確な信号出力が得られるようにする
とともに、そのスイッチング速度を向上させる。 【構成】 フォトダイオード14とブロッキングダイオ
ード16とから構成される光センサ素子10において、
これらの上部電極14c,16cだけでなく、下部電極
14a,16aもITOにより形成した。これにより、
周辺からの漏光がブロッキングダイオード16の半導体
層16bに入射するようにし、再結合速度を速めること
によってスイッチング速度を向上させるようにした。
Description
【0001】
【産業上の利用分野】本発明は光センサ素子に関し、さ
らに詳しくは、光電変換素子とスイッチング素子とから
構成される光センサ素子に関する。
らに詳しくは、光電変換素子とスイッチング素子とから
構成される光センサ素子に関する。
【0002】
【従来の技術】一般に、ファクシミリやイメージセンサ
などの画像読み取り部には、縮小光学系の必要なCCD
型の原稿読み取り装置に代わって、密着型イメージセン
サと呼ばれる原稿読み取り装置が広く採用されていて、
これには多数の光センサ素子が使用されている。
などの画像読み取り部には、縮小光学系の必要なCCD
型の原稿読み取り装置に代わって、密着型イメージセン
サと呼ばれる原稿読み取り装置が広く採用されていて、
これには多数の光センサ素子が使用されている。
【0003】たとえば図4に示すように、従来の原稿読
み取り装置1は、ガラス基板2上に、光電変換素子であ
るフォトダイオード3と、スイッチング素子であるブロ
ッキングダイオード4と、フォトダイオード3からの電
気信号を読み出すためのチャンネル配線C1,C2,... C
n とが形成されて構成されていて、光センサ素子はこれ
らフォトダイオード3とブロッキングダイオード4とか
ら構成されている。
み取り装置1は、ガラス基板2上に、光電変換素子であ
るフォトダイオード3と、スイッチング素子であるブロ
ッキングダイオード4と、フォトダイオード3からの電
気信号を読み出すためのチャンネル配線C1,C2,... C
n とが形成されて構成されていて、光センサ素子はこれ
らフォトダイオード3とブロッキングダイオード4とか
ら構成されている。
【0004】フォトダイオード3及びブロッキングダイ
オード4は、ともに金属から成る不透明な下部電極3
a,4aと、アモルファスシリコンから成るpin構造
の半導体層3b,4bと、ITO(Indium Tin Oxide)
から成る透明な上部電極3c,4cとが、順に堆積され
て構成されている。また、フォトダイオード3及びブロ
ッキングダイオード4は SiOx から成る透明な層間絶縁
膜5により覆われていて、この層間絶縁膜5に形成され
たコンタクトホール6を介して接続配線7によって互い
に逆極性で直列接続されている。
オード4は、ともに金属から成る不透明な下部電極3
a,4aと、アモルファスシリコンから成るpin構造
の半導体層3b,4bと、ITO(Indium Tin Oxide)
から成る透明な上部電極3c,4cとが、順に堆積され
て構成されている。また、フォトダイオード3及びブロ
ッキングダイオード4は SiOx から成る透明な層間絶縁
膜5により覆われていて、この層間絶縁膜5に形成され
たコンタクトホール6を介して接続配線7によって互い
に逆極性で直列接続されている。
【0005】なお、フォトダイオード3を構成する下部
電極3aは、層間絶縁膜5に形成されたコンタクトホー
ル8を介してチャンネル配線C1,C2,... Cn に接続さ
れ、さらにこれら全体は保護膜9によって覆われてい
る。
電極3aは、層間絶縁膜5に形成されたコンタクトホー
ル8を介してチャンネル配線C1,C2,... Cn に接続さ
れ、さらにこれら全体は保護膜9によって覆われてい
る。
【0006】これらフォトダイオード3及びブロッキン
グダイオード4は、図5に示すように一次元にm×n個
配列され、n個ごとにm個のブロックB1,B2,... Bm
に区分されていて、ブロッキングダイオード4のアノー
ド電極はブロックB1,B2,... Bm 内で共通に接続さ
れ、フォトダイオード3のアノード電極はチャンネル配
線C1,C2,... Cn によってブロックB1,B2,... Bm
間で相対的に同一位置にあるもの同士で共通に接続され
ている。
グダイオード4は、図5に示すように一次元にm×n個
配列され、n個ごとにm個のブロックB1,B2,... Bm
に区分されていて、ブロッキングダイオード4のアノー
ド電極はブロックB1,B2,... Bm 内で共通に接続さ
れ、フォトダイオード3のアノード電極はチャンネル配
線C1,C2,... Cn によってブロックB1,B2,... Bm
間で相対的に同一位置にあるもの同士で共通に接続され
ている。
【0007】この原稿読み取り装置1は電荷蓄積方式で
動作するもので、図6のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm がブロックB1,B2,... B
m ごとに順番に周期Tで印加される。この駆動パルスVp
1,Vp2,... Vpm が印加されているときは、そのブロック
B1,B2,... Bm 内のブロッキングダイオード4は順バ
イアスとなり、フォトダイオード3は逆バイアスとな
る。このため、フォトダイオード3の並列容量は速やか
に充電される。この状態が読出状態である。一方、駆動
パルスVp1,Vp2,... Vpm が印加されていないときは、そ
のブロックB1,B2,... Bm 内のブロッキングダイオー
ド4は逆バイアスとなる。したがって、この間にフォト
ダイオード3に光が入射すると、その光量に応じて生じ
た光電流によってフォトダイオード3の並列容量は放電
される。この状態が蓄積状態である。
動作するもので、図6のタイムチャートに示すように、
駆動パルスVp1,Vp2,... Vpm がブロックB1,B2,... B
m ごとに順番に周期Tで印加される。この駆動パルスVp
1,Vp2,... Vpm が印加されているときは、そのブロック
B1,B2,... Bm 内のブロッキングダイオード4は順バ
イアスとなり、フォトダイオード3は逆バイアスとな
る。このため、フォトダイオード3の並列容量は速やか
に充電される。この状態が読出状態である。一方、駆動
パルスVp1,Vp2,... Vpm が印加されていないときは、そ
のブロックB1,B2,... Bm 内のブロッキングダイオー
ド4は逆バイアスとなる。したがって、この間にフォト
ダイオード3に光が入射すると、その光量に応じて生じ
た光電流によってフォトダイオード3の並列容量は放電
される。この状態が蓄積状態である。
【0008】要するに各ブロックB1,B2,... Bm は、
時間tの読出状態と、時間T−tの蓄積状態とを繰り返
すのである。読出状態になったブロックB1,B2,... B
m からは、それまでの蓄積状態の間に入射した光量に相
当する出力電流Iout1,Iout2,... Ioutn がチャンネル配
線C1,C2,... Cn を経て流れ出す。たとえば第1ブロ
ックB1 が読出状態になると、第1ブロックB1 から出
力電流Iout1,Iout2,... Ioutn が流れ出し、次いで第1
ブロックB1 が蓄積状態になって第2ブロックB2 が読
出状態になると、第2ブロックB2 から出力電流Iout1,
Iout2,... Ioutn が流れ出す。
時間tの読出状態と、時間T−tの蓄積状態とを繰り返
すのである。読出状態になったブロックB1,B2,... B
m からは、それまでの蓄積状態の間に入射した光量に相
当する出力電流Iout1,Iout2,... Ioutn がチャンネル配
線C1,C2,... Cn を経て流れ出す。たとえば第1ブロ
ックB1 が読出状態になると、第1ブロックB1 から出
力電流Iout1,Iout2,... Ioutn が流れ出し、次いで第1
ブロックB1 が蓄積状態になって第2ブロックB2 が読
出状態になると、第2ブロックB2 から出力電流Iout1,
Iout2,... Ioutn が流れ出す。
【0009】
【発明が解決しようとする課題】しかしながら実際は、
ブロックB1,B2,... Bm が読出状態から蓄積状態に切
り換わった直後には、出力電流Iout1,Iout2,... Ioutn
と逆方向に電流(以下「逆方向電流」という。)Ir1,Ir
2,... Irn が流れる。この逆方向電流Ir1,Ir2,... Irn
の大きさは正常な出力電流Iout1,Iout2,... Ioutn の1
0〜20%に達し、その収束時間Tr は10-3秒のオー
ダーにも達する。このため、たとえば第1ブロックB1
と第2ブロックB2 とで白が読み取られ、第3ブロック
B3 で黒が読み取られた場合には、第2ブロックB2 が
読出状態になったときに流れる出力電流Iout1,Iout
2,... Ioutn は通常よりも小さくなり、さらに第3ブロ
ックB3が読出状態になったときには流れないはずの出
力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。
ブロックB1,B2,... Bm が読出状態から蓄積状態に切
り換わった直後には、出力電流Iout1,Iout2,... Ioutn
と逆方向に電流(以下「逆方向電流」という。)Ir1,Ir
2,... Irn が流れる。この逆方向電流Ir1,Ir2,... Irn
の大きさは正常な出力電流Iout1,Iout2,... Ioutn の1
0〜20%に達し、その収束時間Tr は10-3秒のオー
ダーにも達する。このため、たとえば第1ブロックB1
と第2ブロックB2 とで白が読み取られ、第3ブロック
B3 で黒が読み取られた場合には、第2ブロックB2 が
読出状態になったときに流れる出力電流Iout1,Iout
2,... Ioutn は通常よりも小さくなり、さらに第3ブロ
ックB3が読出状態になったときには流れないはずの出
力電流Iout1,Iout2,... Ioutn が逆方向電流Ir1,Ir
2,... Irn の分だけ逆方向に流れることになる。
【0010】この逆方向電流Ir1,Ir2,... Irn の原因
は、ブロッキングダイオード4にかかる電圧が順バイア
スから逆バイアスに変化させられても、順バイアス時に
注入されたキャリアは瞬時には消失させられず、そのキ
ャリアが一定時間だけ逆方向に流れるためと考えられ
る。
は、ブロッキングダイオード4にかかる電圧が順バイア
スから逆バイアスに変化させられても、順バイアス時に
注入されたキャリアは瞬時には消失させられず、そのキ
ャリアが一定時間だけ逆方向に流れるためと考えられ
る。
【0011】そこで本発明者らは、一般に光センサ素子
に伴う逆方向電流を低減することによって正確な信号出
力が得られるようにするとともに、そのスイッチング速
度を向上させるため、鋭意研究を重ねた結果、本発明に
至った。
に伴う逆方向電流を低減することによって正確な信号出
力が得られるようにするとともに、そのスイッチング速
度を向上させるため、鋭意研究を重ねた結果、本発明に
至った。
【0012】
【課題を解決するための手段】本発明に係る光センサ素
子の要旨とするところは、基板上に、下部電極と、該下
部電極上に堆積される半導体層と、該半導体層上に堆積
される透明な上部電極とから成る光電変換素子と、下部
電極と、該下部電極上に堆積される半導体層と、該半導
体層上に堆積される上部電極とから成るスイッチング素
子とが形成されていて、前記光電変換素子と前記スイッ
チング素子とが直列接続されて構成される光センサ素子
おいて、少なくとも前記スイッチング素子を構成する下
部電極が透明であることにある。
子の要旨とするところは、基板上に、下部電極と、該下
部電極上に堆積される半導体層と、該半導体層上に堆積
される透明な上部電極とから成る光電変換素子と、下部
電極と、該下部電極上に堆積される半導体層と、該半導
体層上に堆積される上部電極とから成るスイッチング素
子とが形成されていて、前記光電変換素子と前記スイッ
チング素子とが直列接続されて構成される光センサ素子
おいて、少なくとも前記スイッチング素子を構成する下
部電極が透明であることにある。
【0013】また、かかる光センサ素子において、前記
スイッチング素子を構成する下部電極がITOから成る
ことにある。
スイッチング素子を構成する下部電極がITOから成る
ことにある。
【0014】また、かかる光センサ素子において、少な
くとも前記光電変換素子を構成する上部電極がITOか
ら成ることにある。
くとも前記光電変換素子を構成する上部電極がITOか
ら成ることにある。
【0015】また、かかる光センサ素子において、前記
光電変換素子と前記スイッチング素子とはそれぞれダイ
オード特性を備え、互いに逆極性で直列接続されている
ことにある。
光電変換素子と前記スイッチング素子とはそれぞれダイ
オード特性を備え、互いに逆極性で直列接続されている
ことにある。
【0016】また、かかる光センサ素子において、前記
光電変換素子及び前記スイッチング素子を構成するそれ
ぞれの半導体層はプラズマCVD法で連続的に堆積され
たアモルファスシリコンから成り、かつ、pin構造に
されていることにある。
光電変換素子及び前記スイッチング素子を構成するそれ
ぞれの半導体層はプラズマCVD法で連続的に堆積され
たアモルファスシリコンから成り、かつ、pin構造に
されていることにある。
【0017】さらに、かかる光センサ素子において、前
記光電変換素子及び前記スイッチング素子を構成するそ
れぞれの下部電極、半導体層及び上部電極は、それぞれ
同時に堆積されたものであることにある。
記光電変換素子及び前記スイッチング素子を構成するそ
れぞれの下部電極、半導体層及び上部電極は、それぞれ
同時に堆積されたものであることにある。
【0018】
【作用】かかる光センサ素子によれば、スイッチング素
子を構成する下部電極がITOなどから成り、透明であ
るので、周辺から漏れてきた光はこの下部電極を透過し
て半導体層に入射する。これにより、この半導体層にお
ける再結合準位が増加し、再結合速度が速くなると考え
られる。このため、スイッチング素子にかかる電圧が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失する。この結果、逆方向電流は急速に収束させ
られ、かつ、そのピーク値も小さくなる。よって、正確
な信号出力が得られるとともに、そのスイッチング速度
が向上させられる。
子を構成する下部電極がITOなどから成り、透明であ
るので、周辺から漏れてきた光はこの下部電極を透過し
て半導体層に入射する。これにより、この半導体層にお
ける再結合準位が増加し、再結合速度が速くなると考え
られる。このため、スイッチング素子にかかる電圧が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失する。この結果、逆方向電流は急速に収束させ
られ、かつ、そのピーク値も小さくなる。よって、正確
な信号出力が得られるとともに、そのスイッチング速度
が向上させられる。
【0019】
【実施例】次に、本発明に係る光センサ素子の実施例に
ついて図面に基づき詳しく説明する。
ついて図面に基づき詳しく説明する。
【0020】図1に示すように、本発明に係る光センサ
素子10は、ガラスなどから成る透光性の基板12上
に、光電変換素子であるフォトダイオード14と、スイ
ッチング素子であるブロッキングダイオード16とが形
成されて構成されている。
素子10は、ガラスなどから成る透光性の基板12上
に、光電変換素子であるフォトダイオード14と、スイ
ッチング素子であるブロッキングダイオード16とが形
成されて構成されている。
【0021】これらフォトダイオード14及びブロッキ
ングダイオード16は、ともにITO(Indium Tin Oxi
de)などから成る透明な下部電極14a,16aと、ア
モルファスシリコンなどから成るpin構造の半導体層
14b,16bと、ITOなどから成る透明な上部電極
14c,16cとが順に堆積されて構成されている。こ
こで、ブロッキングダイオード16を構成する下部電極
16aと、フォトダイオード14を構成する下部電極1
4aとが、ともに透明であることが本実施例の最大の特
徴である。
ングダイオード16は、ともにITO(Indium Tin Oxi
de)などから成る透明な下部電極14a,16aと、ア
モルファスシリコンなどから成るpin構造の半導体層
14b,16bと、ITOなどから成る透明な上部電極
14c,16cとが順に堆積されて構成されている。こ
こで、ブロッキングダイオード16を構成する下部電極
16aと、フォトダイオード14を構成する下部電極1
4aとが、ともに透明であることが本実施例の最大の特
徴である。
【0022】また、フォトダイオード14及びブロッキ
ングダイオード16は SiOx や SiNx などから成る透明
な層間絶縁膜18により覆われていて、この層間絶縁膜
18に形成されたコンタクトホール20を介して接続配
線22によって互いに逆極性で直列接続されている。す
なわち、フォトダイオード14とブロッキングダイオー
ド16とはカソード電極同士で接続されているのであ
る。
ングダイオード16は SiOx や SiNx などから成る透明
な層間絶縁膜18により覆われていて、この層間絶縁膜
18に形成されたコンタクトホール20を介して接続配
線22によって互いに逆極性で直列接続されている。す
なわち、フォトダイオード14とブロッキングダイオー
ド16とはカソード電極同士で接続されているのであ
る。
【0023】この光センサ素子10を製造するには、ま
ず基板12上に、電子ビームや抵抗加熱による真空蒸着
法、あるいはDCやRFによるスパッタリング法などに
よってITOなどの透明導電膜を堆積する。たとえばD
Cスパッタリング法によってITO膜を堆積する場合
は、まず基板12をチャンバー内にセットし、そのチャ
ンバー内を10-5Torr以下まで排気する。その後、基板
12を100〜250℃に保持しながら、圧力0.1〜
1.0Pa、DC電力0.1〜1.0W/cm2の下で
アルゴンガスと酸素ガスとを一定の割合で導入する。こ
れにより、基板12上にITO膜を堆積することができ
る。なお、この透明導電膜の膜厚は、この上に堆積され
るアモルファスシリコン膜の性能やこの透明導電膜の特
性など考慮して適宜決定されるが、ITO膜であれば1
200Å程度が好ましい。
ず基板12上に、電子ビームや抵抗加熱による真空蒸着
法、あるいはDCやRFによるスパッタリング法などに
よってITOなどの透明導電膜を堆積する。たとえばD
Cスパッタリング法によってITO膜を堆積する場合
は、まず基板12をチャンバー内にセットし、そのチャ
ンバー内を10-5Torr以下まで排気する。その後、基板
12を100〜250℃に保持しながら、圧力0.1〜
1.0Pa、DC電力0.1〜1.0W/cm2の下で
アルゴンガスと酸素ガスとを一定の割合で導入する。こ
れにより、基板12上にITO膜を堆積することができ
る。なお、この透明導電膜の膜厚は、この上に堆積され
るアモルファスシリコン膜の性能やこの透明導電膜の特
性など考慮して適宜決定されるが、ITO膜であれば1
200Å程度が好ましい。
【0024】さらにこの上に、プラズマCVD法などに
よって、正孔が多数キャリアとなるp型アモルファスシ
リコン膜と、真性半導体となるi型アモルファスシリコ
ン膜と、電子が多数キャリアとなるn型アモルファスシ
リコン膜とを連続的に堆積する。
よって、正孔が多数キャリアとなるp型アモルファスシ
リコン膜と、真性半導体となるi型アモルファスシリコ
ン膜と、電子が多数キャリアとなるn型アモルファスシ
リコン膜とを連続的に堆積する。
【0025】そして再度この上に、前述した最下層の透
明導電膜と同様に、真空蒸着法やスパッタリング法など
によってITOなどの透明導電膜を堆積する。なお、こ
の透明導電膜の膜厚は、アモルファスシリコン膜の性能
やこの透明導電膜の特性などを考慮して適宜決定される
もので、数百〜数千Å程度が好ましいが、ITO膜であ
れば600Å程度が好ましい。
明導電膜と同様に、真空蒸着法やスパッタリング法など
によってITOなどの透明導電膜を堆積する。なお、こ
の透明導電膜の膜厚は、アモルファスシリコン膜の性能
やこの透明導電膜の特性などを考慮して適宜決定される
もので、数百〜数千Å程度が好ましいが、ITO膜であ
れば600Å程度が好ましい。
【0026】次いで、これらの膜を順にパターン化する
ことによって、下部電極14a,16aと半導体層14
b,16bと上部電極14c,16cとを形成する。た
とえばフォトリソグラフィ法によってパターン化する場
合は、まず最上層の透明導電膜上にレジスト液を塗布
し、プリベークをした後、所定のパターンが刻まれたマ
スクを用いて露光を行ない、さらに現像及びポストベー
クを行なう。そして、透明導電膜にITOを用いた場合
であれば、塩酸と硝酸の混合液によってその透明導電膜
をエッチングし、上部電極14c,16cを形成する。
次に、平行平板型のエッチング装置を用いてアモルファ
スシリコン膜をエッチングする。すなわち、チャンバー
内を10-3Torr以下まで排気した後、CF4 ガスと O2 ガ
スとを導入し、さらに圧力を5.0Paに保持しながら
13.56MHzの高周波電源を用いて電極に0.1〜
0.7W/cm2 の電力を供給する。これにより、アモ
ルファスシリコン膜をエッチングし、半導体層14b,
16bを形成することができる。さらに、パターニング
に用いたレジストを一旦除去した後、前述した最上層の
透明導電膜と同様に、最下層の透明導電膜もフォトリソ
グラフィ法などによってパターン化し、下部電極14
a,16aを形成すれば、フォトダイオード14とブロ
ッキングダイオード16とを形成することができる。
ことによって、下部電極14a,16aと半導体層14
b,16bと上部電極14c,16cとを形成する。た
とえばフォトリソグラフィ法によってパターン化する場
合は、まず最上層の透明導電膜上にレジスト液を塗布
し、プリベークをした後、所定のパターンが刻まれたマ
スクを用いて露光を行ない、さらに現像及びポストベー
クを行なう。そして、透明導電膜にITOを用いた場合
であれば、塩酸と硝酸の混合液によってその透明導電膜
をエッチングし、上部電極14c,16cを形成する。
次に、平行平板型のエッチング装置を用いてアモルファ
スシリコン膜をエッチングする。すなわち、チャンバー
内を10-3Torr以下まで排気した後、CF4 ガスと O2 ガ
スとを導入し、さらに圧力を5.0Paに保持しながら
13.56MHzの高周波電源を用いて電極に0.1〜
0.7W/cm2 の電力を供給する。これにより、アモ
ルファスシリコン膜をエッチングし、半導体層14b,
16bを形成することができる。さらに、パターニング
に用いたレジストを一旦除去した後、前述した最上層の
透明導電膜と同様に、最下層の透明導電膜もフォトリソ
グラフィ法などによってパターン化し、下部電極14
a,16aを形成すれば、フォトダイオード14とブロ
ッキングダイオード16とを形成することができる。
【0027】次いで、これらフォトダイオード14とブ
ロッキングダイオード16の上に、熱CVD法,常圧C
VD法,プラズマCVD法,スパッタリング法などによ
ってSiOx や SiNx などを堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化し、層
間絶縁膜18を形成する。たとえばプラズマCVD法で
シリコン酸化膜を堆積する場合は、チャンバー内を10
-2Torr以下まで排気し、基板12を所定温度に加熱保持
した後、シランガス20〜60sccmと、亜酸化窒素ガス
150〜300sccmを導入し、0.3〜1.2Torrの圧
力に保持する。ここで、必要に応じて水素ガスや窒素ガ
スを導入してもよい。その後、圧力が安定するのを待っ
て、13.56MHzの高周波電源を用いて基板12と
対面する電極に0.01〜0.5W/cm2 の電力を供
給する。ここで、供給する電力は装置の構造や堆積する
膜質に依存し、また、シリコン酸化膜の場合には平行平
板型のエッチング装置を用いることができる。これによ
りシリコン酸化膜をパターン化し、層間絶縁膜18を形
成することができる。なお、フォトダイオード14とブ
ロッキングダイオード16上のコンタクトホール20は
このときに形成すればよい。
ロッキングダイオード16の上に、熱CVD法,常圧C
VD法,プラズマCVD法,スパッタリング法などによ
ってSiOx や SiNx などを堆積した後、これをフォトリ
ソグラフィ法などによって所定形状にパターン化し、層
間絶縁膜18を形成する。たとえばプラズマCVD法で
シリコン酸化膜を堆積する場合は、チャンバー内を10
-2Torr以下まで排気し、基板12を所定温度に加熱保持
した後、シランガス20〜60sccmと、亜酸化窒素ガス
150〜300sccmを導入し、0.3〜1.2Torrの圧
力に保持する。ここで、必要に応じて水素ガスや窒素ガ
スを導入してもよい。その後、圧力が安定するのを待っ
て、13.56MHzの高周波電源を用いて基板12と
対面する電極に0.01〜0.5W/cm2 の電力を供
給する。ここで、供給する電力は装置の構造や堆積する
膜質に依存し、また、シリコン酸化膜の場合には平行平
板型のエッチング装置を用いることができる。これによ
りシリコン酸化膜をパターン化し、層間絶縁膜18を形
成することができる。なお、フォトダイオード14とブ
ロッキングダイオード16上のコンタクトホール20は
このときに形成すればよい。
【0028】さらにこれらの上に、真空蒸着法やスパッ
タリング法などによってCr,Ni,Pd,Ti,Mo,Ta,Alな
どの金属を単層又は多層に、さらに好ましくは500Å
厚のCrと1.5μm厚のAlとの2層に堆積する。次いで
これをフォトリソグラフィ法などによって所定形状にパ
ターン化し、接続配線22を形成する。これにより、上
部電極14c,16c同士が接続配線22により電気的
に接続され、フォトダイオード14とブロッキングダイ
オード16とから構成される光センサ素子が製造される
ことになる。ここで、AlとCrとの2層膜の場合、Alのエ
ッチングは燐酸、硝酸及び酢酸の混合液で行なえばよ
く、Crのエッチングは硝酸第2セリウムアンモニウムで
行なえばよい。また、これらの材料は電気的接続が可能
であれば金属でなくてもよく、特に限定されるものでは
ない。
タリング法などによってCr,Ni,Pd,Ti,Mo,Ta,Alな
どの金属を単層又は多層に、さらに好ましくは500Å
厚のCrと1.5μm厚のAlとの2層に堆積する。次いで
これをフォトリソグラフィ法などによって所定形状にパ
ターン化し、接続配線22を形成する。これにより、上
部電極14c,16c同士が接続配線22により電気的
に接続され、フォトダイオード14とブロッキングダイ
オード16とから構成される光センサ素子が製造される
ことになる。ここで、AlとCrとの2層膜の場合、Alのエ
ッチングは燐酸、硝酸及び酢酸の混合液で行なえばよ
く、Crのエッチングは硝酸第2セリウムアンモニウムで
行なえばよい。また、これらの材料は電気的接続が可能
であれば金属でなくてもよく、特に限定されるものでは
ない。
【0029】なおここでは、主としてフォトリソグラフ
ィ法によってパターン化する方法を例示したが、マスク
法などによって最初から不必要な部分には膜が堆積され
ないようにして形成してもよいなど、その製造方法は何
ら限定されるものではない。
ィ法によってパターン化する方法を例示したが、マスク
法などによって最初から不必要な部分には膜が堆積され
ないようにして形成してもよいなど、その製造方法は何
ら限定されるものではない。
【0030】次に、この光センサ素子10の動作につい
て説明する。
て説明する。
【0031】図2(a) に示すように、ブロッキングダイ
オード16のアノード電極(下部電極16a)がフォト
ダイオード14のアノード電極(下部電極14a)に対
して正電位Vpにされると、ブロッキングダイオード16
は順バイアスとなり、フォトダイオード14は逆バイア
スとなる。これにより、フォトダイオード14の並列容
量24は充電され、フォトダイオード14とブロッキン
グダイオード16との接続部の電位が高くなる。次いで
図2(b) に示すように、ブロッキングダイオード16の
アノード電極が接地されると、ブロッキングダイオード
16は逆バイアスになる。この状態でフォトダイオード
14に光が入射すると、フォトダイオード14の並列容
量24はそこに生じた光電流Ipによって放電される。そ
の後、再びブロッキングダイオード16のアノード電極
が正電位Vpにされると、ブロッキングダイオード16は
順バイアスとなり、フォトダイオード14の並列容量2
4は再び充電される。このとき流れる充電電流が光電流
Ipに相当し、出力電流として流れる。したがって、この
出力電流を検出すればフォトダイオード14に入射した
光量を検出することになる。
オード16のアノード電極(下部電極16a)がフォト
ダイオード14のアノード電極(下部電極14a)に対
して正電位Vpにされると、ブロッキングダイオード16
は順バイアスとなり、フォトダイオード14は逆バイア
スとなる。これにより、フォトダイオード14の並列容
量24は充電され、フォトダイオード14とブロッキン
グダイオード16との接続部の電位が高くなる。次いで
図2(b) に示すように、ブロッキングダイオード16の
アノード電極が接地されると、ブロッキングダイオード
16は逆バイアスになる。この状態でフォトダイオード
14に光が入射すると、フォトダイオード14の並列容
量24はそこに生じた光電流Ipによって放電される。そ
の後、再びブロッキングダイオード16のアノード電極
が正電位Vpにされると、ブロッキングダイオード16は
順バイアスとなり、フォトダイオード14の並列容量2
4は再び充電される。このとき流れる充電電流が光電流
Ipに相当し、出力電流として流れる。したがって、この
出力電流を検出すればフォトダイオード14に入射した
光量を検出することになる。
【0032】本例では、ブロッキングダイオード16の
下部電極16aが透明で、周辺からの漏光がこの半導体
層16bに入射するため、この半導体層16bにおける
再結合準位は増加し、再結合速度が速くなっていると考
えられる。このため、ブロッキングダイオード16が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失し、逆方向電流は10-5〜10-6秒のオーダー
で収束させられ、かつ、そのピーク値も小さくなる。こ
れにより、光センサ素子10のスイッチング速度が向上
させられる。なおここで、半導体層16bとITOなど
との界面を設けたことも少なからず影響すると考えられ
る。
下部電極16aが透明で、周辺からの漏光がこの半導体
層16bに入射するため、この半導体層16bにおける
再結合準位は増加し、再結合速度が速くなっていると考
えられる。このため、ブロッキングダイオード16が順
バイアスから逆バイアスに変化させられたときでも、順
バイアス時に注入されたキャリアは再結合によって速や
かに消失し、逆方向電流は10-5〜10-6秒のオーダー
で収束させられ、かつ、そのピーク値も小さくなる。こ
れにより、光センサ素子10のスイッチング速度が向上
させられる。なおここで、半導体層16bとITOなど
との界面を設けたことも少なからず影響すると考えられ
る。
【0033】以上、本発明に係る光センサ素子の一実施
例を詳述したが、本発明は上述した実施例に限定される
ことなく、その他の態様でも実施し得るものである。
例を詳述したが、本発明は上述した実施例に限定される
ことなく、その他の態様でも実施し得るものである。
【0034】たとえば上述した実施例では、フォトダイ
オード14を構成する上部電極14cと、ブロッキング
ダイオード16を構成する上部電極16cとが接続配線
22によって接続されているが、図3に示すように、フ
ォトダイオード14を構成する下部電極26と、ブロッ
キングダイオード16を構成する下部電極26とが共通
になっていて、この下部電極26によってフォトダイオ
ード14とブロッキングダイオード16とが直列接続さ
れて構成された光センサ素子28でもよい。この場合
は、下部電極26をITOなどから形成し、光学的に透
明なものにしておけばよい。また、フォトダイオード1
4の上部電極14c及びブロッキングダイオード16の
上部電極16cは、それぞれ引出配線30,32によっ
て外部に取り出しておけばよい。なお本例では、フォト
ダイオード14とブロッキングダイオード16とはアノ
ード電極同士で接続され、互いに逆極性で直列接続され
ている。
オード14を構成する上部電極14cと、ブロッキング
ダイオード16を構成する上部電極16cとが接続配線
22によって接続されているが、図3に示すように、フ
ォトダイオード14を構成する下部電極26と、ブロッ
キングダイオード16を構成する下部電極26とが共通
になっていて、この下部電極26によってフォトダイオ
ード14とブロッキングダイオード16とが直列接続さ
れて構成された光センサ素子28でもよい。この場合
は、下部電極26をITOなどから形成し、光学的に透
明なものにしておけばよい。また、フォトダイオード1
4の上部電極14c及びブロッキングダイオード16の
上部電極16cは、それぞれ引出配線30,32によっ
て外部に取り出しておけばよい。なお本例では、フォト
ダイオード14とブロッキングダイオード16とはアノ
ード電極同士で接続され、互いに逆極性で直列接続され
ている。
【0035】また上述した実施例では、製造工程の簡素
化などの理由から、フォトダイオード14及びブロッキ
ングダイオード16を構成する下部電極14a,16
a、半導体層14b,16b及び上部電極14c,16
cは、それぞれ同時に堆積されたもので、それぞれ同じ
材料から構成されているが、フォトダイオード14を構
成する上部電極14cは透明でなければならないが、ブ
ロッキングダイオード16を構成する上部電極16cは
透明でなくてもよい。また、フォトダイオード14を構
成する下部電極14aは透明でなくてもよく、少なくと
もブロッキングダイオード(スイッチング素子)16を
構成する下部電極16aが透明であればよい。
化などの理由から、フォトダイオード14及びブロッキ
ングダイオード16を構成する下部電極14a,16
a、半導体層14b,16b及び上部電極14c,16
cは、それぞれ同時に堆積されたもので、それぞれ同じ
材料から構成されているが、フォトダイオード14を構
成する上部電極14cは透明でなければならないが、ブ
ロッキングダイオード16を構成する上部電極16cは
透明でなくてもよい。また、フォトダイオード14を構
成する下部電極14aは透明でなくてもよく、少なくと
もブロッキングダイオード(スイッチング素子)16を
構成する下部電極16aが透明であればよい。
【0036】また、上述した半導体層14b,16bは
いずれも基板12側からpinの順に積層されている
が、これとは逆にnipの順に積層されていて、pin
構造にされていてもよい。その他、半導体層14b,1
6bはni型、pi型、pn型、MIS型、ヘテロ接合
型、ホモ接合型、ショットキーバリアー型あるいはこれ
らを組み合わせた型などに単層又は多層に堆積したもの
でもよい。さらに、半導体層を構成するアモルファスシ
リコンとしては、水素化アモルファスシリコンa-Si:H、
水素化アモルファスシリコンカーバイドa-SiC:H 、アモ
ルファスシリコンナイトライドなどの他、単なるアモル
ファスシリコンa-Siなどが好ましいが、シリコンと炭
素、ゲルマニウム、スズなどの他の元素との合金から成
るアモルファスシリコン系半導体の非晶質あるいは微結
晶を堆積したものでもよいなど、これらの構造は何ら限
定されるものではない。
いずれも基板12側からpinの順に積層されている
が、これとは逆にnipの順に積層されていて、pin
構造にされていてもよい。その他、半導体層14b,1
6bはni型、pi型、pn型、MIS型、ヘテロ接合
型、ホモ接合型、ショットキーバリアー型あるいはこれ
らを組み合わせた型などに単層又は多層に堆積したもの
でもよい。さらに、半導体層を構成するアモルファスシ
リコンとしては、水素化アモルファスシリコンa-Si:H、
水素化アモルファスシリコンカーバイドa-SiC:H 、アモ
ルファスシリコンナイトライドなどの他、単なるアモル
ファスシリコンa-Siなどが好ましいが、シリコンと炭
素、ゲルマニウム、スズなどの他の元素との合金から成
るアモルファスシリコン系半導体の非晶質あるいは微結
晶を堆積したものでもよいなど、これらの構造は何ら限
定されるものではない。
【0037】その他、下部電極や上部電極の材料として
は、ITO以外に SnO2 や TiO2 などを用いてもよい。
すなわち、透明で導電性を備えた材料であれば何ら限定
されるものでないなど、本発明はその主旨を逸脱しない
範囲内で当業者の知識に基づき種々なる改良、修正、変
形を加えた態様で実施し得るものである。
は、ITO以外に SnO2 や TiO2 などを用いてもよい。
すなわち、透明で導電性を備えた材料であれば何ら限定
されるものでないなど、本発明はその主旨を逸脱しない
範囲内で当業者の知識に基づき種々なる改良、修正、変
形を加えた態様で実施し得るものである。
【0038】
【発明の効果】本発明に係る光センサ素子は、少なくと
もスイッチング素子を構成する下部電極が透明であるた
め、周辺から漏れてきた光がスイッチング素子を構成す
る半導体層に入射し、逆方向電流は急速に収束させら
れ、かつ、そのピーク値も小さくなる。このため、正確
な信号出力が得られるとともに、スイッチング素子のス
イッチング速度は大幅に向上させられる。
もスイッチング素子を構成する下部電極が透明であるた
め、周辺から漏れてきた光がスイッチング素子を構成す
る半導体層に入射し、逆方向電流は急速に収束させら
れ、かつ、そのピーク値も小さくなる。このため、正確
な信号出力が得られるとともに、スイッチング素子のス
イッチング速度は大幅に向上させられる。
【図1】本発明に係る光センサ素子の一実施例を示す断
面模式図である。
面模式図である。
【図2】図1に示した光センサ素子の動作を説明するた
めの回路図である。
めの回路図である。
【図3】本発明に係る光センサ素子の他の実施例を示す
断面模式図である。
断面模式図である。
【図4】従来の光センサ素子を用いた原稿読み取り装置
の一例を示す断面模式図である。
の一例を示す断面模式図である。
【図5】図4に示した原稿読み取り装置の回路図であ
る。
る。
【図6】図4及び図5に示した原稿読み取り装置の動作
を説明するためのタイムチャートである。
を説明するためのタイムチャートである。
10,28;光センサ素子 12;基板 14;フォトダイオード(光電変換素子) 16;ブロッキングダイオード(スイッチング素子) 14a,16a,26;下部電極 14b,16b;半導体層 14c,16c;上部電極
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/028 Z 9070−5C
Claims (6)
- 【請求項1】 基板上に、 下部電極と、該下部電極上に堆積される半導体層と、該
半導体層上に堆積される透明な上部電極とから成る光電
変換素子と、 下部電極と、該下部電極上に堆積される半導体層と、該
半導体層上に堆積される上部電極とから成るスイッチン
グ素子とが形成されていて、 前記光電変換素子と前記スイッチング素子とが直列接続
されて構成される光センサ素子おいて、 少なくとも前記スイッチング素子を構成する下部電極が
透明であることを特徴とする光センサ素子。 - 【請求項2】 前記スイッチング素子を構成する下部電
極がITOから成ることを特徴とする請求項1に記載の
光センサ素子。 - 【請求項3】 少なくとも前記光電変換素子を構成する
上部電極がITOから成ることを特徴とする請求項1又
は請求項2に記載の光センサ素子。 - 【請求項4】 前記光電変換素子と前記スイッチング素
子とはそれぞれダイオード特性を備え、互いに逆極性で
直列接続されていることを特徴とする請求項1乃至請求
項3のいずれかに記載の光センサ素子。 - 【請求項5】 前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの半導体層はプラズマCVD法
で連続的に堆積されたアモルファスシリコンから成り、
かつ、pin構造にされていることを特徴とする請求項
1乃至請求項4のいずれかに記載の光センサ素子。 - 【請求項6】 前記光電変換素子及び前記スイッチング
素子を構成するそれぞれの下部電極、半導体層及び上部
電極は、それぞれ同時に堆積されたものであることを特
徴とする請求項1乃至請求項5のいずれかに記載の光セ
ンサ素子。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4197621A JPH0621424A (ja) | 1992-06-30 | 1992-06-30 | 光センサ素子 |
PCT/JP1993/000794 WO1993026046A1 (en) | 1992-06-15 | 1993-06-14 | Semiconductor device |
EP19930913518 EP0601200A4 (en) | 1992-06-15 | 1993-06-14 | SEMICONDUCTOR ARRANGEMENT. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4197621A JPH0621424A (ja) | 1992-06-30 | 1992-06-30 | 光センサ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0621424A true JPH0621424A (ja) | 1994-01-28 |
Family
ID=16377531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4197621A Withdrawn JPH0621424A (ja) | 1992-06-15 | 1992-06-30 | 光センサ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0621424A (ja) |
-
1992
- 1992-06-30 JP JP4197621A patent/JPH0621424A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4412900A (en) | Method of manufacturing photosensors | |
JPH06151801A (ja) | 光電変換装置及び光電変換装置の製造方法 | |
JPH0481353B2 (ja) | ||
US20060223214A1 (en) | Optoelectronic component for converting electromagnetic radiation into a intensity-dependent photocurrent | |
US5130259A (en) | Infrared staring imaging array and method of manufacture | |
US5171994A (en) | Infrared staring imaging array | |
JPH07192663A (ja) | 撮像装置 | |
JPH0621424A (ja) | 光センサ素子 | |
JPH066514A (ja) | スイッチング素子 | |
JPH0621426A (ja) | 光センサ素子 | |
EP0601200A1 (en) | Semiconductor device | |
JPH07335935A (ja) | 光電変換装置の製造方法 | |
JPH0621425A (ja) | 原稿読み取り装置 | |
JPH0621484A (ja) | スイッチング素子 | |
JPH06260678A (ja) | 読み取り装置及び該製造方法 | |
JPH04154168A (ja) | イメージセンサの製造方法 | |
JPH05347398A (ja) | 原稿読み取り装置 | |
JP3398161B2 (ja) | 光電変換装置 | |
JPH06283698A (ja) | 原稿読み取り装置 | |
JPS61217087A (ja) | 液晶表示装置用非線形抵抗素子 | |
JPH06283699A (ja) | 原稿読み取り装置 | |
JPH0214790B2 (ja) | ||
JPS6213066A (ja) | 光電変換装置 | |
JPH06260677A (ja) | 読み取り装置の製造方法 | |
WO1993026046A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |