WO1993001615A1 - Silicon wafer and its cleaning method - Google Patents

Silicon wafer and its cleaning method Download PDF

Info

Publication number
WO1993001615A1
WO1993001615A1 PCT/JP1992/000839 JP9200839W WO9301615A1 WO 1993001615 A1 WO1993001615 A1 WO 1993001615A1 JP 9200839 W JP9200839 W JP 9200839W WO 9301615 A1 WO9301615 A1 WO 9301615A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
wafer
oxide film
silicon
thermal oxide
Prior art date
Application number
PCT/JP1992/000839
Other languages
English (en)
French (fr)
Inventor
Tadahiro Ohmi
Original Assignee
Tadahiro Ohmi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tadahiro Ohmi filed Critical Tadahiro Ohmi
Priority to EP92914382A priority Critical patent/EP0592671A1/en
Publication of WO1993001615A1 publication Critical patent/WO1993001615A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Definitions

  • the present invention relates to a silicon wafer for LSI manufacturing, and more particularly to a silicon wafer having a small number of voids on one surface of the wafer.
  • the LSI manufacturing process after the silicon wafer stock first example HoSO ⁇ - H 2 0 2, NH 4 OH-H 2 0 9, HC 1- H. 0. Organic substances, metals, particles, etc. attached to the silicon wafer are removed by washing using various chemicals such as.
  • the above-described cleaning is performed, for example, before diffusion or the like in order to prevent the deterioration of the element characteristics due to the above-described organic substances, metals, particles, and the like.
  • the present inventors have found the following regarding the cleaning method, the surface state of the wafer after cleaning, and the relationship between the device characteristics.
  • the surface roughness Ra of a CZ silicon wafer obtained by slicing a silicon single crystal prepared by the pulling method and mirror-polishing it is approximately 0.1 to 0.4 nm when measured with a scanning tunneling microscope.
  • the surface roughness Ra is the average center line surface roughness, and is the average of the absolute values of the size of the irregularities from the center line obtained by averaging the irregularities.
  • the present inventors vacancies silicon is interposed guessing.
  • the silicon surface is etched by about 80 A by one washing, but if there is a vacancy, isotropic etching is not performed.
  • the large surface roughness of the CZ wafer is due to the large number of vacancies in the crystal.
  • wafers with a diameter of 8 inches or more have a high vacancy density and become rough. It is thought that if the diameter increases, the vacancies will increase due to uneven heat distribution and strain due to gravity, but the true cause is not yet known.
  • the present invention is directed to a silicon wafer capable of forming a higher-performance device for a large-diameter wafer having a diameter of 8 inches or more by suppressing surface roughness of the wafer due to H 2 O 2 cleaning.
  • the purpose is to: Disclosure of the invention
  • a first gist of the present invention resides in a silicon wafer having a thermal oxide film formed on the entire surface of a silicon wafer having a diameter of 8 inches or more obtained by slicing an ingot obtained by a pulling method.
  • the second aspect is present in wafer cleaning method to Toku ⁇ to wash ⁇ thermal oxide film of silicon wafer of the first aspect the ⁇ E hard overall post entirely removed by NH ⁇ OH- H 2 0 2.
  • the silicon wafer obtained in this study is obtained by slicing an ingot manufactured by the pulling method, polishing the mirror, cleaning it, and then heating and oxidizing it in an oxidizing atmosphere such as an oxidation furnace to form a thermal oxide film on the surface.
  • an oxidizing atmosphere such as an oxidation furnace
  • Thermal oxidation treatment is dry oxidation or wet acid that oxidizes in an atmosphere containing moisture. It may be either of These oxidation treatments reduce the vacancy density of the silicon surface layer compared to the bulk vacancy density, and the surface layer becomes a better crystal.
  • NH 4 from the viewpoint of preventing surface roughening for OH- H 2 0 2 cleaning, vacancy density of the surface layer is desirably reduced by one digit or more compared to the bulk.
  • various conditions can be selected by combining the temperature, the concentration of the oxidizing gas and moisture, the flow rate, the time, and the like, but it is preferable that the oxide film thickness is 0.7 m.
  • This 0.7 zm thermal oxide film can be obtained by, for example, wet oxidation at 1000 ° C. for 4 hours. Alternatively, dry oxidation may be used. By forming a 0. 7 / zm or more thermal oxide film, the effect of preventing the surface roughness caused by contact with NH 4 OH- H 2 0 9 solution you further improved.
  • the thickness of the surface layer in which the vacancy density is reduced is 80 OA or more.
  • the above silicon wafer may be removed by etching after forming an oxide film.However, if a thermal oxide film is left on the silicon wafer, the silicon wafer may be damaged by collision with a case etc. during transportation of the silicon wafer or silicon may be removed. It is also possible to prevent particles such as dust from adhering to the surface.
  • FIG. 1 is a graph showing the relationship between NH 4 OH—H 20 cleaning and silicon wafer surface roughness Ra.
  • Figure 2 is a graph showing a current (I D) first voltage (V D) characteristic of the n-channel MOS, (a) shows a conventional example, showing the (b) Example. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows the results of measuring the surface roughness Ra after washing with a scanning tunneling microscope. As comparative examples, it was measured surface roughness R a of conventional ⁇ Eha subjected to NH 4 OH-H than zero second cleaning without forming a thermal oxide film in the same manner. Figure 1 also shows the results.
  • the conventional wafer without a thermal oxide film had a surface roughness of 15 m before washing, but increased to 0.45 m after washing for 10 minutes. The number of washes increased to 0.65; m after repeated washing.
  • the wafer of this example has a surface roughness of 0.2 nm with almost no change in a single cleaning, and maintains a surface state after polishing of 0.35 ⁇ m even after 10 cleanings. Was done.
  • the thickness of the surface layer having a reduced vacancy density is 80 OA or more, and does not adversely affect devices formed on the wafer surface. It is also known that this density is less than 1Z10 of the bulk density. This has been confirmed from the measurement results of the wafer of this example and the conventional wafer using the DLTS method (Deep Level Transient Spectroscopy).
  • the thermal oxide film formed on the silicon wafer of this example exhibited extremely good characteristics as an insulating film as compared with a conventional silicon wafer. Further, using the silicon wafer of the present example having a thermal oxide film of 0.7 m and the silicon wafer of the conventional example, an n-channel MOS having the following shape was formed. Chinanore length: 10
  • Figure 2 shows the current (I D ) -voltage (V D ) characteristics of the fabricated MOS.
  • Uetsu gate oxide has a high oxidation rate, S i-S i 0 atomic Sorane ⁇ f to 2 interface is formed with the progress of oxidation, which is a shall Namame empty ⁇ ? Continue to diffuse into the bulk Conceivable. Therefore, vacancies can be efficiently eliminated by using Etsoni. Also, the formation of a thick SiO 2 of 7 can be performed in a short time of 4 hours, and the process can be shortened. However, a similar effect can be obtained by using dry oxidation, and thus the present invention is not necessarily limited to wet oxidation.
  • an oxide film of 0.7 ⁇ ⁇ m or more is formed, it has been found that an oxide film of 0.7 m or less is effective enough if the L and the wafer are originally low in vacancy. . Therefore, it is needless to say that an oxide film thinner than 0.7 may be used, but considering the variation in vacancy density of the wafer, etc., a stable result can be obtained by forming an oxide film of 0.7 zm or more. be able to.
  • the present invention makes it possible to NH 4 OH- H 2 0 9 cleaning can be suppressed surface roughness due next, a silicon N'weha for high resistance ⁇ Ko having for example, a thin gate oxide film and a capacitor, etc. . It is also possible to prevent the occurrence of scratches due to collision with a case etc. during the transportation of silicon wafers and the attachment of particles such as dust to the silicon surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

明細書
シリコンゥェハー及び洗浄方法
技術分野
本発明は、 LS I製造用シリコンウェハーに係わり、 特にウェハ一表面の空格 子が少ないシリコンウェハ一に関する。 背景技術
LS Iの高集積化及び高性能化が進むにつれて、 より欠陥の少なく、 且つ表面 の凹凸の少ない平滑度の高いシリコンウェハーがますます要求されている。 L S Iの製造プロセスでは、 シリコンウェハー入荷後、 先ず例えば HoSO^— H202， NH4OH-H209, HC 1— H。0。等の種々の薬品を用いシリコンゥ ェハーに付着した有機物、 金属、 粒子等を洗浄除去する。 また、 素子を形成する 工程においても、 上記の有機物、 金属、 粒子等による素子特性の低下を防ぐため に、 例えば拡散等の前には上記洗浄がなされる。
本発明者は、 シリコンウェハーの洗浄方法について研究を重ねた結果、 洗浄方 法、 洗浄後のウェハ一表面状態及び素子特性の関係について以下のことを発見し た。
引上げ法で作製したシリコン単結晶をスライスし、 鏡面研磨して得られる C Z シリコンウェハーの表面の粗さ R aを走査型トンネル顕微鏡で測定すると、 ほぼ 0. 1〜0. 4 nmである。 ここで、 表面粗さ R aは、 平均中心線表面粗さであ り、 凹凸の平均をとつた中心線からの凹凸の大きさの絶対値を平均したものであ る。
ところが、 このウェハーを上記 NH4OH— H„02洗浄するとェピウェハーに 比べ、 表面粗さ Raは増加し、 洗浄を繰り返すと表面粗さはますます増加する。 例えば図 1の破線に示すように表面粗さ R aが 0. I nmのウェハーを
NH4OH— H。02洗浄すると Raは 0. 4 nm以上となる。 10回繰り返すと 0. 6〜0. 7 nm程度まで増加する。 その結果、 形成される素子の特性、 例え ば絶縁膜の絶縁破壊電圧や M 0 S特性等はェピウェハー上に形成する場合に比べ て劣ることが分かった。 この傾向はウェハ一径が大きくなるほど顕著になり、 特 に 8インチ径以上のウェハ一では、 デバイスの特性や信頼性が著しく低下すると いう問題が生じている。
ΝΗ Ο Η— H000洗浄によりシリコンウェハーの表面が荒れることは、 シリ コンの空格子が介在していると本発明者は推測している。 即ち、 1回の洗浄でシ リコン表面は 8 0 A程度ェツチングされるが、 空格子が存在すると等方的なェッ チングが行われず、 空格子により異方性的なエッチングが起こり空格子周辺がよ りエッチングされ、 その結果表面が荒れるものと考えている。 C Zウェハーの表 面荒れが大きくなるのは、 結晶中の空格子が多いためである。 特に、 8インチ径 以上のウェハーは空格子密度が多く荒れがひどくなる。 口径が大きくなると、 引 上げ時の熱の不均一や重力による歪等が原因となり空格子が増えるものと考えら れるが、真の原因はまだ分かっていない。
本発明は、 8インチ径以上の大口径ウェハーに対し、 Ν ί^ Ο Η— H202洗浄 によるゥェハーの表面荒れを抑制し、 より高性能な素子を形成し得るシリコンゥ ェハ一を することを目的とする。 発明の開示
本発明の第 1の要旨は、 引上げ法により したインゴッ トをスライスして得 られた 8ィンチ径以上のシリコンウェハの表面全面に熱酸化膜を形成したことを [とするシリコンウェハーに存在する。
第 2の要旨は、 第 1の要旨のシリコンウェハーの熱酸化膜を全面除去後ゥェ ハー全面を NH^ O H— H202で洗净することを特徵とするウェハー洗浄方法に 存在する。
(作用 3
以下に本発明の作用を説明する。
本究明のシリコンウェハーは、 引上げ法で作製したインゴッ トをスライスし鏡 F磨、 洗浄した後、 例えば酸化炉等の酸化性雰囲気で加熱酸化し、 表面に熱酸 化膜を形成することにより得られる。
熱酸化処理は、 ドライ酸化またはの水分を含んだ雰囲気で酸化するウエッ ト酸 化のどちらでもよい。 これら酸化処理によりシリコン表面層の空格子密度はバル クの空格子密度に比べ減少し、 表面層はより良好な結晶となる。 NH4OH— H202洗浄に対する表面荒れを防止する観点から、 表面層の空格子密度はバルク に比べ 1桁以上少なくするのが望ましい。 この熱酸化処理は、 温度、 酸化性ガス や水分の濃度、 流量、 時間等を組み合わせることにより、 種々の条件を選ぶこと ができるが、 酸化膜厚を 0. 7 mとする条件が望ましい。 この 0. 7 zmの熱 酸化膜は、 例えば 1000°C、 4時間のゥエツト酸化により得られる。 また、 ド ライ酸化を用いても良い。 0. 7 /zm以上の熱酸化膜を形成することにより、 NH4OH— H209液との接触で生じる表面荒れを防止する効果は一層向上す る。
一方、 例えば、 MOSトランジスタ等のデバイス特性を向上させる上から、 上 記空格子密度を減じた表面層の厚さは 80 O A以上とするのが望ましい。
以上の熱酸化膜をエッチング除去した後に、 NH^OH— H202洗净を行って も表面の荒れは抑制され、 この処理を行ったウェハー上に素子を作製すると、 例 えば絶縁破壊電圧、 MO S特性等種々の素子特性は大きく向上する。
この理由としては、 ウェハー表面に酸化膜を形成することにより、 熱酸化によ つて発生する格子間シリコン原子がシリコン単結晶の弓 I上げの際生じる空格子点 に入って空格子を埋め、 その結果空格子点の少ないより完全な結晶となる。 従つ て、 NH OH— H202液と接触してもシリコンのエッチングを加速する空格子 は少なくなるため、 洗浄による表面荒れが抑制されるものと考えられる。
また、 以上のシリコンウェハーは酸化膜形成後ェツチングにより除去してもよ いが、 シリコンウェハー上に熱酸化膜を残しておくと、 シリコンウェハー運搬時 のケース等との衝突による傷の発生やシリコン面へのゴミ等パーティクルの付着 を防ぐことも可能となる。 図面の簡単な説明
図 1は NH4 OH— H20り洗浄とシリコンウェハー表面粗さ Raの関係を示 すグラフである。 図 2は nチャネル MOSの電流 (I D) 一電圧 (VD) 特性を 示すグラフであり、 （a) は従来例を示し、 （b) は実施例を示す。 発明を実施するための最良の形態
(餓例 1)
8インチ径の CZシリコンウェハーを 1000。Cの酸化炉に設置し、 H21 L Zm i n, 021 L/m i nのガスを流して、 4時間加熱し、 ウェハー表面に 0. 7〃mの熱酸ィ匕膜を形成した。
次に、熱酸ィ を弗酸のバッファ溶液 (NH4OH + HF + H20) でエツチン グし、 NH4OH— H90。一 H20 (1 : 1 : 5) 洗浄液で 10分間洗净した。 洗 浄後の表面粗さ R aを走査型トンネル顕微鏡で測定した結果を図 1に示す。 また 比較例として、 熱酸化膜を形成せずに NH4OH-Hり 02洗浄を行った従来のゥ ェハーの表面粗さ R aを同様にして測定した。 その結果も合わせて図 1に示し た。
図 1が示すように熱酸化膜を形成しない従来例のウェハーは、 洗净前は表面粗 さが 15 ^mであったものが、 10分間の洗净で 0. 45 mと増加し、 10回の洗浄を繰り返すと 0. 65； mまで増加した。 一方、 本実施例のゥェ ハーは、 1回の洗浄では 0. 2 nmと殆ど表面粗さは変化せず、 10回行って も、 0. 35 umとウェハー研磨後の表面状態^に維持された。
1回の NH4OH— H202洗净で S iは約 80 Aエッチングされるので、 10 回の洗浄で荒れが増加しないのは表面の 80 OAの層で空 濃度が十分低下し ているためである。 即ち、 本実施例では、 空格子密度の低下している表面層の厚 さは 80 OA以上であり、 ウェハー表面に形成されるデバイスに悪景^ を及ぼす ことはない。 またこの密度はバルク密度の 1Z10以下となっていることが分か つている。 これは、 本実施例のウェハーと従来のウェハに対し、 DLTS法 (Deep Level Transient Spectroscopy) を用いて測定した結果より確認されて いる。 次に、 上記洗浄を 1回行ったウェハー上に熱酸化膜を 9. 8 nm形成 し、 更にその上に A 1電極を形成し、 酸化膜の絶縁破壊強度及び 9. 5MV/ cmの で絶縁破壊を起こす電荷量 QBDを測定した。 これらの結果を表 1に示 す。 (表 1)
1 1 1
1絶縁破壊強度 (MV/cm) 1 QBD (ク -πン /cmつ 1
1 実施例のウェハ— 1 11. 5 1 3. 5 X 102 I
1 従来例のウェハー 1 10. 5 1 6 X 101 1
1 1 1 表から明らかなように、 本実施例のシリコンゥェ 上に作製した熱酸化膜 は、 従来のシリコンウェハーに比べ、 絶縁膜として極めて良好な特性を示した。 更に、 熱酸化膜を 0. 7 m形成した本実施例のシリコンウェハーと従来例の シリコンウェハーを用い、 以下の形状の nチャネル MOSを形成した。 チヤ不ノレ長 ： 10
チャネル幅 ： 100 zm
ゲート酸化膜厚 ： 1 Onm
作製した MOSの電流 (ID) —電圧 (VD) 特性を図 2に示す。 また、 VD = 0. 05 Vの時の ID—ゲート電圧 V6特性から求めた電子の移動度を表 2に示 。
(表 2)
Figure imgf000007_0001
図 2及び表 2から明らかなように、 本実施例のシリコンウェハーを用いること により、 優れた特性の M O S トランジスタを実現することが可能となった。 ま た、 電子移動度は、 バルクの値 （4 0 0 c L/Y - s e c ) に近い値が得ら れ、 «にな tゝ高性能デノ ィスを できる可能性を示した。
ゥエツ ト酸化は、 酸化速度が大きく、 酸化の進行と共に S i— S i 02界面で に空ネ^ f間原子が形成され、 これがバルク内部に拡散していき空^?を生め るものと考えられる。 従ってゥエツ ト酸ィ匕を用いると効率よく空格子を消滅させ ることができる。 また 7 という厚い S i 02形成も 4時間という短い時 間で形成可能であり工程が短縮できる。 しかし同様な効果は、 ドライ酸化を用い ても得ることができるので、 本発明は必ずしもゥエツ ト酸化に限定されるもので はない。
また、 今まで 0 . Ί β m以上形成することを述べたが、 元々空^の少な L、ゥ ェハ一であれば 0 . 7 m以下の酸化膜でも十分効果のあることが分かってい る。 従って、 0 . 7 より薄い酸化膜を用いても良いことはいうまでもなが、 ウェハーの空格子密度のバラツキ等を考えると 0 . 7 z m以上酸化膜を形成する ことにより安定した結果を得ることができる。 産 の利用可能性
本発明により、 NH4O H— H209洗浄による表面荒れを抑制することが可能 となり、 例えば薄いゲート酸化膜やキャパシタ等を有する高性會睛子用のシリコ ンウェハーを することが可能となる。 また、 シリコンウェハー運搬時のケ一 ス等との衝突による傷の発生やシリコン面へのゴミ等パーティクルの付着を防ぐ ことも可言 となる。

Claims

請求の範囲
1 . 引上げ法により作製したインゴッ トをスライスして得られた 8インチ径以 上のシリコンゥェハの表面全面に熱酸化膜を形成したことを特徴とするシリコン ウェハー。
2. 前記熱酸化膜の膜厚が 0. 7 / m以上とすることを特徴とする請求項 1記 載のシリコンウェハー。
3 . 前記熱酸化膜を H 90を含む雰囲気で形成したことを特徵とする請求項 1 または 2記載のシリコンウェハー。
4. 前記シリコンウェハーのバルク部の空格子密度に対し 1 / 1 0以下の空 格子密度とした表面層の厚さが 8 0 0人以上とすることを特徴とする請求項 1乃 至 3のいずれか 1項に記載のシリコンウェハ.一。
5 . 請求項 1乃至 4のいずれか 1項に記載のシリコンウェハーの熱酸化膜を全 面除去後ウェハー全面を Ν ΗΛ Ο Η— H202で洗浄することを特徴とするゥェ 八一洗浄方法
PCT/JP1992/000839 1991-07-02 1992-07-02 Silicon wafer and its cleaning method WO1993001615A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP92914382A EP0592671A1 (en) 1991-07-02 1992-07-02 Silicon wafer and its cleaning method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18814891A JPH0513395A (ja) 1991-07-02 1991-07-02 シリコンウエハ−及び洗浄方法
JP3/188148 1991-07-02

Publications (1)

Publication Number Publication Date
WO1993001615A1 true WO1993001615A1 (en) 1993-01-21

Family

ID=16218592

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/000839 WO1993001615A1 (en) 1991-07-02 1992-07-02 Silicon wafer and its cleaning method

Country Status (3)

Country Link
EP (1) EP0592671A1 (ja)
JP (1) JPH0513395A (ja)
WO (1) WO1993001615A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111842330A (zh) * 2020-07-31 2020-10-30 江苏高照新能源发展有限公司 一种单晶硅片清洗装置及工艺

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348157B1 (en) 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
JP4135780B2 (ja) * 1997-08-29 2008-08-20 ユーシーティー株式会社 薬液定量注入装置および方法
IT1316448B1 (it) 2000-01-19 2003-04-22 Benetton Spa Dispositivo per l'assorbimento di vibrazioni, particolarmente percalzature od attrezzi sportivi.
JP5272496B2 (ja) * 2008-04-25 2013-08-28 信越半導体株式会社 シリコンウェーハの酸化膜形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168237A (ja) * 1982-03-30 1983-10-04 Toshiba Corp シリコン基板
JPS60247928A (ja) * 1984-05-23 1985-12-07 Seiko Instr & Electronics Ltd 半導体基板の洗浄方法
JPS61294824A (ja) * 1985-06-21 1986-12-25 Nec Corp 半導体集積回路の製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168237A (ja) * 1982-03-30 1983-10-04 Toshiba Corp シリコン基板
JPS60247928A (ja) * 1984-05-23 1985-12-07 Seiko Instr & Electronics Ltd 半導体基板の洗浄方法
JPS61294824A (ja) * 1985-06-21 1986-12-25 Nec Corp 半導体集積回路の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111842330A (zh) * 2020-07-31 2020-10-30 江苏高照新能源发展有限公司 一种单晶硅片清洗装置及工艺

Also Published As

Publication number Publication date
EP0592671A1 (en) 1994-04-20
JPH0513395A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
TW468278B (en) Semiconductor substrate and manufacturing method of semiconductor substrate
JP3974547B2 (ja) 半導体装置および半導体装置の製造方法
JP4582982B2 (ja) 基板の処理方法
US20040106268A1 (en) Thermally stable crystalline defect-free germanium boned to silicon and silicon dioxide
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
US5786277A (en) Method of manufacturing a semiconductor device having an oxide film of a high quality on a semiconductor substrate
JPH0793437B2 (ja) 半導体装置のゲート酸化膜形成法
JP5499428B2 (ja) 貼り合わせウェーハの製造方法
JP4162211B2 (ja) シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
JP2010045204A (ja) 半導体基板、半導体装置およびその製造方法
WO1993001615A1 (en) Silicon wafer and its cleaning method
JP3714509B2 (ja) 薄膜エピタキシャルウェーハの製造方法
JP2750063B2 (ja) 半導体界面形成方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JPH04355921A (ja) 半導体装置の製造方法
JP4239324B2 (ja) 張り合わせｓｏｉウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP3048089B2 (ja) シリコン単結晶ウェーハの処理方法
JP5124973B2 (ja) Ｓｏｉウェーハの製造方法
JP2602598B2 (ja) 半導体基板の処理方法
JP2504558B2 (ja) 熱酸化膜の形成方法
JP3535539B2 (ja) 半導体装置の製造方法
JPH07176504A (ja) 半導体装置の製造方法
JP2005302947A (ja) Ｓｏｉ基板の製造方法
JP4602504B2 (ja) 再生シリコンウエハの製造方法及び再生シリコンウエハを用いて半導体装置を製造する方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: US

Ref document number: 1994 167987

Date of ref document: 19940127

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1992914382

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1992914382

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1992914382

Country of ref document: EP