WO1992020094A1 - Direktes substratbonden - Google Patents

Direktes substratbonden Download PDF

Info

Publication number
WO1992020094A1
WO1992020094A1 PCT/DE1992/000365 DE9200365W WO9220094A1 WO 1992020094 A1 WO1992020094 A1 WO 1992020094A1 DE 9200365 W DE9200365 W DE 9200365W WO 9220094 A1 WO9220094 A1 WO 9220094A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
film
plates
silicon
wafers
Prior art date
Application number
PCT/DE1992/000365
Other languages
English (en)
French (fr)
Inventor
Hans Joachim Quenzer
Wolfgang Benecke
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to US08/146,088 priority Critical patent/US5407856A/en
Priority to EP92909291A priority patent/EP0585256B1/de
Priority to JP4508453A priority patent/JPH0828317B2/ja
Priority to DE59207136T priority patent/DE59207136D1/de
Publication of WO1992020094A1 publication Critical patent/WO1992020094A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Definitions

  • the invention relates to a method for producing a firm, areal connection between two wafer plates, at least one of which is made of a semiconducting material, e.g. Silicon.
  • the known joining techniques for wafer plates have a number of different disadvantages: In the known direct substrate bonding processes, temperatures in the range between 700 ° C. and 1100 ° C. are required for the annealing process. Only these high temperatures result in wafer plates adhering firmly, which have sufficient adhesive force for the further processing steps.
  • connection technique is known from US Pat. No. 4,883,215 which functions in a manner similar to the so-called "bursting open” of glass elements.
  • this connection technology it is possible not only to use silicon wafer plates, but also wafer plates made of silicon and insulator materials, e.g. Connect glass or semiconductor oxides.
  • a glass layer can be used as an intermediate layer for connecting two silicon substrates, said glass layer consisting, for example, of pyrex or lead glass layers (thickness approx. 0.5 to 5 ⁇ m), which is sputtered can be applied to one of the two wafers.
  • borosilicate glasses which are produced either by CVD processes or by doping, are also used in the bonding technique by pressing them onto the uncoated wafer at about 460 ° C.
  • the too high processing temperature and the pronounced tendency to separate boric acid on the surface of the borosilicate glass are to be mentioned as problematic, which often makes the wafer-plate connection impossible.
  • the invention has for its object to provide a method for producing a firm, two-dimensional connection between two in particular highly polished wafer plates, at least one of which is made of a semiconducting material, such as e.g. Silicon, is to be specified, which ensures the greatest possible adhesive force between the wafer plates and which permits various wafer-plate material combinations.
  • a semiconducting material such as e.g. Silicon
  • a method for producing a firm, two-dimensional connection between two in particular highly polished (claim 2) wafer plates is specified, at least one of which is made of a semiconducting material, such as e.g. Silicon, which has the following process steps:
  • a film with a residual moisture content of solvents is applied to the cleaned surface of at least one wafer plate, which contains silicates or phosphates, the two wafer surfaces, of which at least one has a film applied, are joined together, the two wafers are annealed at temperatures less than approx. 420 ° C.
  • the resulting connection is characterized by a high mechanical strength as well as a high mechanical and chemical resistance. Measurements have shown that the mechanical adhesive force is in the range
  • Micro structures or sensors or the like are Micro structures or sensors or the like.
  • the tempering can even take place at temperatures between 150 ° C and 300 ° C, while rend when using phosphates, the tempering process at temperatures between 300 ° C and 420 ° C, for example in an oven (claim 5).
  • the tempering process ensures that the intermediate layers set.
  • the water released in the process can e.g. are absorbed by the silicon or silicon oxide surface of the silicon wafer and chemically bonded.
  • this process only works reliably on thin layers (100 100 nm - see claim 4), since otherwise too much water or solvent would lead to the formation of bubbles.
  • the solvent, of which the film has at least a certain residual moisture can in principle be any solvent for the substances to be applied; However, particularly from an environmental point of view, but also from a process point of view, the use of water characterized in claim 3 is particularly preferred.
  • the adhesive force if the wafer surfaces to be joined according to Claim 6 be cleaned and dried before applying the film.
  • the method according to the invention is largely independent of the material of the wafer plates:
  • the wafer plates can have metallized areas.
  • one wafer can be a silicon wafer and the other wafer can be a quartz glass wafer (claim 9), a GaAs wafer (claim 10) or an InP wafer (claim 11), although the list for wafer materials given in the claims is not exhaustive .
  • an oxide intermediate layer or wafer bar which can consist, for example, of a spin-on glass (claims 13 and 14).
  • Claims 15 and 16 give examples of the film material, namely sodium silicate and aluminum phosphate, without restricting their general applicability.
  • the film provided according to the invention can be applied as a liquid film (claim 18). However, it is particularly advantageous if the film material with residual moisture is applied using a dry spin process (.Claim 19).
  • Fig. 3 shows the wafer plates in the assembled state.
  • the wafers are first of all polished so that the surfaces 11 and 21 with which they are to be joined together are "mirror surfaces" with a very low particle density.
  • a highly polished surface of the opposing wafer plates is particularly advantageous.
  • the surfaces 11 and 21 are freed of surface dirt particles by means of a cleaning solution, such as, for example, nitric acid, Pirania etching, ammonia-hydrogen peroxide, RCA cleaning.
  • a cleaning solution such as, for example, nitric acid, Pirania etching, ammonia-hydrogen peroxide, RCA cleaning.
  • the wafers are then rinsed and dried.
  • Known spinning techniques are essentially used here.
  • Fig. 2 shows that in a further step on one of the two wafers, namely on the surface 11 of the wafer 1, a film 3 consisting essentially of silicates or phosphates, such as e.g. Sodium silicate or aluminum phosphate is applied under clean room conditions and in particular is spun on.
  • silicates or phosphates such as e.g. Sodium silicate or aluminum phosphate
  • the film can be applied as a dilute (aqueous) solution or as a film with a certain, relatively small residual moisture content of a solvent, for example water, by means of a so-called dry centrifuge, such as is used in the semiconductor industry to spin paint layers.
  • a solvent for example water
  • the film consists of a homogeneous sodium silicate layer which has a thickness of less than 100 nm.
  • the homogeneity and the small thickness increase the adhesive forces between the two wafer plates.
  • tempering process which is carried out at temperatures up to 420 ° C.
  • temperature process is preferably carried out at temperatures which, when using silicate solutions, are between 150 ° C. and
  • the resulting connection is characterized by a high mechanical strength as well as a high mechanical and chemical resistance. Measurements have shown that the mechanical adhesive force in the

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Element Separation (AREA)

Abstract

Beschrieben wird ein Verfahren zur Herstellung einer festen, flächenhaften Verbindung zwischen zwei Wafer-Platten, von denen mindestens eine aus einem halbleitenden Material, wie z.B. Silizium, besteht. Das Verfahren weist folgende Schritte auf: auf die gereinigte Oberfläche wenigstens einer Wafer-Platte wird ein Film mit einer Restfeuchte an Lösungsmitteln aufgebracht, der Silikate oder Phosphate enthält, die beiden Waferoberflächen, von denen wenigstens auf eine ein Film aufgebracht ist, werden zusammengefügt, die beiden Wafer werden im zusammengefügten Zustand bei Temperaturen kleiner als ca. 420 °C getempert.

Description

Direktes Substratbonden
B e s c h r e i b u n g
Technisches Gebiet
Die Erfindung bezieht sich auf ein Verfahren zur Herstei¬ lung einer festen, flächenhaften Verbindung zwischen zwei Wafer-Platten, von denen mindestens eine aus einem halb¬ leitenden Material, z.B. Silizium, besteht.
' Stand der Technik In der Mikrostrukturtechnik ist es bei der Herstellung komplexer Mikrosysteme, die beispielsweise Sensoren, Akto¬ ren sowie mikroelektronischen Schaltungen aufweisen kön¬ nen, aus Herstellgründen von Vorteil, wenn - getrennt hergestellte und bearbeitete - Wafer-Platten aus gleichem oder unterschiedlichem Material flächig und dauerhaft zu einem komplexen Mikrosystem verbunden werden.
Die Herstellung einer Schichtenfolge beispielsweise mit einem epitaktischen Verfahren hat nämlich den Nachteil, daß die zum Teil sehr komplexen und kostspieligen Epita¬ xieanlagen einen hohen Investitionsaufwand erfordern. Demgegenüber gilt die Herstellung von Halbleiterschichten¬ folgen durch Verbindungstechniken als eine kostengünstige Alternative.
Die bekannten Verbindungstechniken für Wafer-Platten haben jedoch eine Reihe von z.T. unterschiedlichen Nachteilen: Bei den bekannten Direkt-Substrat-Bond-Verfahren sind für den Tempervorgang Temperaturen im Bereich zwischen 700°C und 1100°C erforderlich. Erst diese hohen Temperaturen ergeben nämlich fest zusammenhaftende Wafer-Platten, die für die weiterverarbeitenden Arbeitsschritte eine ausrei¬ chende Haftkräft besitzen.
Hierzu wird beispielsweise auf die EP-A-0 136 050 verwie¬ sen, in der ausdrücklich ausgeführt wird, daß die "zusam- menhaftenden" Silizium-Wafer erst bei Temperaturen von mehr als 600°C die notwendige Haftkraft erreichen.
Ferner ist aus der US-PS 4 883 215 eine Verbindungstechnik bekannt, die ähnlich dem sog. "Aufsprengen" von Glasele¬ menten funktioniert. Mit dieser Verbindungstechnik ist es möglich, nicht nur Silizium-Wafer-Platten, sondern auch Wafer-Platten aus Silizium und aus Isolatormaterialen, wie z.B. Glas oder Halbleiteroxide zu verbinden.
Bei dieser Ver indungstechnik sind zwar keine Tempervor¬ gänge bei hohen Temperaturen erforderlich, die Adhäsions¬ kraft zwischen den Platten ist jedoch für eine Reihe von Einsatzfällen nicht ausreichend.
Weiterhin ist aus der US-PS 4 962 062 ein Verfahren zur Verbindung zweier Halbleiter-Wafer-Platten mittels einer Zwischenschicht bekannt. Bei diesem bekannten Verfahren ist es jedoch erforderlich, in wenigstens eine Oberfläche eine spezielle Ausnehmung einzubringen, durch die die Haftung erst vermittelt wird. Darüberhinaus sind auch bei diesem Verfahren Tempervorgänge bei Temperaturen zwischen ca 500°C und 1200°C erforderlich. Damit ist es auch bei diesem bekannten Verfahren aufgrund hoher der hohen Prozeßtemperaturen und der speziellen Vorbereitung der Waferoberflächen nur mit Schwierigkeiten möglich, Wafer-Platten, die bereits über mikroelektroni¬ sche Oberflächenstrukturen verfügen, - sogenannte prozes¬ sierte Wafer-Platten - zu verbinden, da in der Regel die maximale Temperatur, mit der prozessierte Standard-Silizi¬ um-Substrate noch verarbeitet werden können, bei 420°C liegt.
Diese niedrigen Temperaturen als Tempertemperaturen sind nach dem Stand der Technik nur dann ausreichend, wenn Bonding-Verfahren angewendet werden, die Glas entweder als Substratmaterial oder aber als Zwischenschicht verwenden:
Bei dem sogenannten Anodic-Bonding-Verfahren, wird Pyrex- glas als Substratmaterial bei etwa 300°C mit einem Sili- zium-Wafer durch .Anlegen eines starken elektrischen Feldes verbunden. Nachteilig hierbei ist die notwendige Beschrän¬ kung auf das Substratmaterial Pyrexglas, wodurch sich gegenüber der Verwendung von Silizium eine Vielzahl von Prozessen von selbst verbieten (z.B. anisotropes Ätzen, elektrochemischer Ätzstop) .
Weiterhin ist es bekannt-, daß zum Verbinden zweier Silizi¬ um-Substrate eine Glasschicht als Zwischenschicht verwen¬ det werden kann, die beispielsweise aus Pyrex- oder Blei¬ glasschichten (Dicke ca. 0,5 bis 5 um) besteht, die durch Sputtern auf einen der beiden Wafer aufgebracht werden.
Andererseits finden auch Borsilikatgläser, die entweder über CVD-Prozesse oder durch Dotierung hergestellt werden, in der Bonding-Technik Anwendung, indem sie auf den unbe¬ schichteten Wafer bei etwa 460°C gepreßt werden. Als problematisch sind hierbei die zu hohe Verarbeitungs- temperatur sowie die ausgeprägte Tendenz zu nennen, auf der Borsilikatglasoberfläche Borsäure auszuscheiden, wo¬ durch die Wafer-Plattenverbindung häufig unmöglich gemacht wird.
Alle bekannten auf Bonding-Verfahren beruhenden Verbin¬ dungstechniken weisen damit die Nachteile auf, daß jeweils nur spezielle Wafer-Materialkombinationen bei den einzel¬ nen Verfahren verwendbar sind, daß die Haftkraft zwischen den Wafer-Platten nur begrenzt den .Anforderungen nachge¬ schalteter Arbeitsprozesse genügt, und daß die zum Teil hohen Temperaturen bei den Tempervorgängen von mehr als 420°C die Verbindung "vor-prozessierter" Wafer-Platten unmöglich macht.
Andererseits sind die bekannten "Niedrigtemperatur-Verfah¬ ren" in der Regel auf ein spezielles Substratmaterial beschränkt und darüberhinaus aufwendig und damit kostspie¬ lig durchzuführen.
Beschreibung der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer festen, flächenhaften Verbindung zwischen zwei insbesondere hochpoiierten Wafer-Platten, von denen mindestens eine aus einem halbleitenden Materi¬ al, wie z.B. Silizium, besteht, anzugeben, das eine mög¬ lichst große Haftkraft zwischen den Wafer-Platten gewähr¬ leistet und das verschiedene Wafer-Platten-Materialkombi- nationen zuläßt.
Darüberhinaus sollen die einzelnen Verfahrensschritte einfach und mit den Mitteln bekannter Arbeitsprinzipien anwendbar sein,, so daß das erfindungsgemäße Verfahren kostenünstig ausführbar ist.
Eine erfindungsgemäße Lösung dieser Aufgabe ist im An¬ spruch 1 angegeben. Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Erfindungsgemäß wird ein Verfahren zur Herstellung einer festen, flächenhaften Verbindung zwischen zwei insbesonde¬ re hochpolierten (Anspruch 2) Wafer-Platten angegeben, von denen mindestens eine aus einem halbleitenden Material, wie z.B. Silizium, besteht, das folgende Verfahrensschrit- te aufweist:
auf die gereinigte Oberfläche wenigstens einer Wafer platte wird ein Film mit einer Restfeuchte an Lösungs¬ mitteln aufgebracht, der Silikate oder Phosphate ent¬ hält, die beiden Waferoberflächen, von denen auf wenigstens eine ein Film aufgebracht ist, werden zusammengefügt, die beiden Wafer werden im zusammengefügten Zustand bei Temperaturen kleiner als ca 420°C getempert.
Die so entstandene Verbindung zeichnet sich sowohl durch eine hohe mechanische Festigkeit als auch durch eine große mechanische und chemische Beständigkeit aus. Messungen haben ergeben, daß die mechanische Haftkraft im Bereich
2 zwischen 250 und 300 kg/cm liegt. Diese hohen Haftkräfte ermöglichen somit eine problemlose Weiterbearbeitung der
Wafer-Platten für die Herstellung von z.B. hochkomplexen
MikroStrukturen oder Sensoren oder dgl. mehr.
Bei der Verwendung von Silikaten kann die Temperung sogar bei Temperaturen zwischen 150°C und 300°C erfolgen, wäh- rend bei der Verwendung von Phosphaten der Tempervorgang bei Temperaturen zwischen 300°C und 420°C beispielsweise in einem Ofen erfolgt (Anspruch 5) .
Der Tempervorgang sorgt für ein Abbinden der Zwischen¬ schichten. Das dabei freiwerdende Wasser kann z.B. von der Silizium- oder Siliziumoxid-Oberfläche des Silizium-Wafers aufgenommen und chemisch gebunden werden. Dieser Vorgang funktioniert allerdings nur an dünnen Schichten (≤ 100 nm - s. Anspruch 4) zuverlässig, da andernfalls ein zu großes Wasserangebot bzw. Lösungsmittelangebot zu einer Blasen¬ bildung führen würde.
Als besonders zweckmäßig hat sich erwiesen, die Wafer zu¬ nächst nach ihrer Fixierung bei Raumtemperatur - insbeson¬ dere für ca. 24 Stunden - zu lagern und dann erst zu tem¬ pern (Anspruch 7) .
Durch die Ausbildung einer sehr dünnen Zwischenschicht werden zudem keine nennenswerte mechanische Spannungen hervorgerufen (Anspruch 17) . Dabei ist von besonderem Vorteil, daß die unmittelbar nach dem Zusammenfügen der Waferplatten durch den Film verursachten Haftkräfte jegli¬ che Waferverzüge ausgleichen.
Das Lösungsmittel, von dem der Film zumindest eine gewisse Restfeuchte aufweist, kann im Prinzip jedes beliebige Lösungsmittel für die aufzubringenden Stoffe sein; beson¬ ders bevorzugt ist jedoch gerade unter Umweltgesichtspunk¬ ten, aber auch unter Verfahrensgesichtspunkten die im Anspruch 3 gekennzeichnete Verwendung von Wasser.
In jedem Falle ist es für die Haftkraft von Vorteil, wenn die zusammenzufügenden Waferoberflächen nach .Anspruch 6 vor dem Aufbringen des Films gereinigt und getrocknet werden.
Das erfindungsgemäße Verfahren ist weitgehend unabhängig von dem Material der Wafer-Platten:
Beispielsweise können nach Anspruch 8 die Wafer-Platten metallisierte Bereiche aufweisen.
Weiterhin kann ein Wafer ein Siliziumwafer und das andere Wafer ein Quarzglaswafer (Anspruch 9) , ein GaAs-Wafer (Anspruch 10) oder ein InP-Wafer (Anspruch 11) sein, wobei diese in den Ansprüchen gegebene Aufzählung für Wafer- Materialien nicht vollständig ist.
Die Anwendbarkeit des erfindungsgemäßen Verfahrens für die unterschiedlichsten Materialien ist insbesondere eine Folge der Tatsache, daß bereits bei Temperaturen von ca. 200°C bis 300°C die erreichten Verbindungen außerordent¬ lich fest sind. Damit wird die Möglichkeit eröffnet, Sub¬ strate unterschiedlichster Art zu verbinden, insbesondere solche, die ein unterschiedliches Temperaturverhalten zeigen.
Deshalb können mit dem erfindungsgemäßen Verfahren Verbin¬ dungen zwischen Wafern aus Silizium und Quarzglas herge¬ stellt werden. Ebenso sind Verbindungen mit anderen halb¬ leitenden Materialien oder optisch aktiven Materialien wie z.B. Lithiumniobat möglich (Anspruch 12).
Im letzteren Fall ist es jedoch vorteilhaft, wenn eine Oxid-Zwischenschicht bzw. Waferschient vorgesehen wird, die z.B. aus einem Spin-on-Glas bestehen kann (Ansprüche 13 bzw. 14) . In den Ansprüchen 15 und 16 sind ohne Beschränkung der allgemeinen Anwendbarkeit Beispiele für das Filmmaterial, nämlich Natriumsilikat und Aluminiumphosphat angegeben.
Der erfindungsgemäß vorgesehene Film kann als Flüssig¬ keitsfilm aufgebracht werden (Anspruch 18) . Besonders vorteilhaft ist es jedoch, wenn das mit einer Restfeuchte behaftete Filmmaterial mit einem Trockenschleuderverfahren aufgebracht wird (.Anspruch 19) .
Kurze Beschreibung der Zeichnung
Die Erfindung wird nachstehend anhand eines Ausführungs¬ beispiels anhand der Zeichnung exemplarisch beschrieben, in der zeigen:
Fig. 1 die Waferkonditionierung,
Fig. 2 das Aufbringen eines Films, und
Fig. 3 die Wafer-Platten im zusammengefügten Zustand.
Beschreibung eines Ausführungsbeispiels
Fig. 1 zeigt die Konditionierung der beiden zusammenzufü¬ genden Wafer 1 und 2. Die Wafer werden zunächst hochpo¬ liert, so daß die Oberflächen 11 und 21, mit denen sie zusammengefügt werden sollen, "Spiegeloberflächen" mit sehr geringer Partikeldichte sind. Für eine dauerhafte und feste Verbindung zwischen den Wafer-Platten ist nämlich eine hochpolierte Oberfläche der sich gegenüberliegenden Wafer-Platten von besonderem Vorteil.
In einem anschließenden Reinigungsschritt werden die Ober¬ flächen 11 und 21 mittels einer Reinigungslösung, wie z.B. Salpetersäure, Pirania-Ätze, Ammoniak-Wasserstoffperoxid, RCA-Reinigung, von cberflächigen Schmutzpartikeln befreit. Die Wafer werden sodann gespült und getrocknet. Hierbei wird im wesentlichen auf bekannte Schleudertechniken zu¬ rückgegri fen.
Fig. 2 zeigt, daß in einem weiteren Schritt auf eines der beiden Wafer, nämlich auf die Oberfläche 11 des Wafers 1 ein Film 3, der im wesentlichen aus Silikaten oder Phos¬ phaten, wie z.B. Natriumsilikat oder Aluminium-Phosphat unter Reinraumbedingungen aufgebracht und insbesondere aufgesponnen wird.
Der Film kann dabei als verdünnte (wässrige) Lösung oder als Film mit einer gewissen, relativ kleinen Restfeuchte eines Lösungsmittels, beispielsweise von Wasser mittels einer sog, Trockenschleuder aufgebracht werden, wie sie in der Halbleiterindustrie zum Aufschleudern von Lackschich- ten benutzt wird.
Bei dem gezeigten Ausführungsbeispiel besteht der Film aus einer homogenen Natrium-Silikatschicht, die eine Dicke von weniger als 100 nm aufweist. Durch die Homogenität und die geringe Dicke werden die Haftkräfte zwischen den beiden Wafer-Platten erhöht.
Selbstverständlich ist es auch möglich, auf beide Oberflä¬ chen 11 und 21 jeweils einen Film 3 aufzutragen.
Fig. 3 zeigt, daß die beiden Wafer 1 und 2 mit dem dazwi¬ schen befindlichen Film 3 bei Raumtemperatur aufeinander¬ gelegt werden. Die starke Adhäsion der beiden hydrophilen Oberflächen sorgt für einen sehr innigen Kontakt der bei¬ den Wafer bzw. Substrate 1 und 2 über die gesamte Oberflä¬ che. Bereits die Adhäsionskräfte zwischen den beiden Wa- fern reichen als Fixierung der beiden Wafer 1 und 2 völlig aus und machen ein Verschieben der beiden Oberflächen 11 und 21 gegeneinander unmöglich.
Anschließend erfolgt ein Tempervorgang, der bei Temperatu¬ ren bis zu 420°C ausgeführt wird. Bevorzugt wird der Te¬ mpervorgang jedoch bei Temperaturen ausgeführt, die bei Verwendung von Silikatlösungen zwischen 150°C und
300°C und insbesondere 200°C, bzw. bei Verwendung von Phosphatlösungen zwischen 300°C und
420°C liegen.
Die so entstandene Verbindung zeichnet sich sowohl durch eine hohe mechanische Festigkeit, als auch durch eine große mechanische und chemische Beständigkeit aus. Messun¬ gen haben ergeben, daß die mechanische Haftkraft im Be-
2 reich zwischen (wenigstens) 250 und 300 kg/cm liegt.
Diese sehr hohe Haftkraft ermöglicht eine problemlose Weiterbearbeitung der Wafer-Platten für die Herstellung von z.B. hochkomplexen Mikrostruk'turen oder Sensoren oder dgi. mehr. Die weitere Handhabung der beiden miteinander verbundenen Wafer gestaltet sich damit einfach, da die beiden Wafer durch hohe Verbindungskräfte miteinander verbunden sind.

Claims

P a t e n t a n s p r ü c h e
1. Verfahren zur Herstellung einer festen, flächenhaf¬ ten Verbindung zwischen zwei Wafer-Platten, von denen min¬ destens eine aus einem halbleitenden Material, wie z.B. Silizium, besteht, mit folgenden Schritten: auf die gereinigte Oberfläche (11) wenigstens einer Wafer-Platte (1) wird ein Film (3) mit einer Rest¬ feuchte an Lösungsmitteln aufgebracht, der Silikate oder Phosphate enthält, die beiden Waferoberflächen (11,21), von denen wenig¬ stens auf eine ein Film (3) aufgebracht ist, werden zusammengefügt, die beiden Wafer (1,2) werden im zusammengefügten Zustand bei Temperaturen kleiner als ca 420°C getem¬ pert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die beiden zusammenzufügenden Waferoberflächen hochpoliert sind.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Lösungsmittel Wasser ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schichtdicke des Films maximal 100 nm beträgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Tempervorgang bei Tempera¬ turen ausgeführt wird, die bei Verwendung von Silikatlösungen zwischen 150°C und 300°C, bzw. bei Verwendung von Phosphatlösungen zwischen 300°C und 420°C liegen.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die zusammenzufügenden Wafer- oberflächen vor Aufbringen des Films gereinigt und ge¬ trocknet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die aufeinandergelegter- Wafer- Platten vor dem Tempervorgang ca. 24 Stunden bei Raumtem¬ peratur gelagert werden.
8. Verfahren nach einem der Ansprüche 1 bis 7 , dadurch gekennzeichnet, daß die Wafer-Platten metalli¬ sierte Bereiche aufweisen.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Wafer ein Siliziumwafer und das andere Wafer ein Quarzglaswafer ist.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Wafer ein Siliziumwafer und das andere Wafer ein GaAs-Wafer ist.
11. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Wafer ein Siliziumwafer und das andere" Wafer ein InP-Wafer ist.
12. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Wafer ein Wafer aus einem halbleitenden Material und das andere Wafer aus optisch aktivem Material, wie z.B. Lithiumniobat, ist.
13. Verfahren nach einem der .Ansprüche 1 bis 8, dadurch gekennzeichnet, daß wenigstens ein Wafer auf der zu verbindenden Oberfläche eine Oxidschicht aufweist.
14. Verfahren nach .Anspruch 13, dadurch gekennzeichnet, daß die Oxidschicht ein Spin-on- Glas ist.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß der aufgebrachte Film aus Natriumsilikat besteht.
16. Verfahren nach einem der Ansprüche 1 bis 14, dadurch-gekennzeichnet, daß der aufgebrachte Film aus Aluminiumphosphat besteht.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die unmittelbar nach dem Zu¬ sammenfügen der Wafer-Platten durch den Film verursachten Haftkräfte jegliche Waferverzüge ausgleichen.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß der Film als Flüssigkeitsfilm aufgebracht wird.
19. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß das mit einer Restfeuchte behaftete Filmmaterial mit einem Trockenschleuderverfahren aufgebracht wird.
PCT/DE1992/000365 1991-05-08 1992-05-08 Direktes substratbonden WO1992020094A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/146,088 US5407856A (en) 1991-05-08 1992-05-08 Direct substrate bonding
EP92909291A EP0585256B1 (de) 1991-05-08 1992-05-08 Direktes substratbonden
JP4508453A JPH0828317B2 (ja) 1991-05-08 1992-05-08 直接基板結合方法
DE59207136T DE59207136D1 (de) 1991-05-08 1992-05-08 Direktes substratbonden

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4115046A DE4115046A1 (de) 1991-05-08 1991-05-08 Direktes substratbonden
DEP4115046.5 1991-05-08

Publications (1)

Publication Number Publication Date
WO1992020094A1 true WO1992020094A1 (de) 1992-11-12

Family

ID=6431255

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1992/000365 WO1992020094A1 (de) 1991-05-08 1992-05-08 Direktes substratbonden

Country Status (6)

Country Link
US (1) US5407856A (de)
EP (1) EP0585256B1 (de)
JP (1) JPH0828317B2 (de)
DE (2) DE4115046A1 (de)
SG (1) SG52471A1 (de)
WO (1) WO1992020094A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011141438A1 (de) * 2010-05-11 2011-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum silikatischen bonden von beschichteten und unbeschichteten optischen körpern

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
DE4315795A1 (de) * 1993-05-13 1994-11-17 Zevatech Ag Verfahren zum Fixieren von Bauteilen
US6570221B1 (en) 1993-07-27 2003-05-27 Hyundai Electronics America Bonding of silicon wafers
DE4420024C2 (de) * 1994-06-09 1996-05-30 Heraeus Quarzglas Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement
DE4445348A1 (de) * 1994-12-20 1996-06-27 Daimler Benz Ag Verfahren zum elektrisch leitfähigen Verbinden von Körpern mit planaren Oberflächen
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
US6015980A (en) * 1996-03-08 2000-01-18 The Regents Of The University Of California Metal layered semiconductor laser
US5977604A (en) 1996-03-08 1999-11-02 The Regents Of The University Of California Buried layer in a semiconductor formed by bonding
US6074892A (en) 1996-05-07 2000-06-13 Ciena Corporation Semiconductor hetero-interface photodetector
WO1997043117A1 (en) 1996-05-16 1997-11-20 Lockheed Martin Energy Systems, Inc. Low temperature material bonding technique
JP4144047B2 (ja) * 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法
KR100270611B1 (ko) * 1997-09-11 2001-01-15 박호군 반도체기판의정전열접합방법
GB2333895B (en) * 1998-01-31 2003-02-26 Mitel Semiconductor Ab Pre-fusion oxidized and wafer-bonded vertical cavity laser
US6316332B1 (en) 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US6455398B1 (en) 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6187653B1 (en) 1999-12-17 2001-02-13 Lucent Technologies, Inc. Method for attractive bonding of two crystalline substrates
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
DE10055763A1 (de) * 2000-11-10 2002-05-23 Infineon Technologies Ag Verfahren zur Herstellung einer hochtemperaturfesten Verbindung zwischen zwei Wafern
JP4698018B2 (ja) * 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
WO2003097552A1 (en) 2002-04-30 2003-11-27 Agency For Science Technology And Research A method of wafer/substrate bonding
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
US7361593B2 (en) * 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
US7259466B2 (en) * 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
DE10350038A1 (de) * 2003-10-27 2005-05-25 Robert Bosch Gmbh Verfahren zum anodischen Bonden von Wafern und Vorrichtung
US7153759B2 (en) * 2004-04-20 2006-12-26 Agency For Science Technology And Research Method of fabricating microelectromechanical system structures
KR100841376B1 (ko) * 2007-06-12 2008-06-26 삼성에스디아이 주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
KR100891384B1 (ko) 2007-06-14 2009-04-02 삼성모바일디스플레이주식회사 플렉서블 기판 접합 및 탈착장치
KR100889625B1 (ko) 2007-07-19 2009-03-20 삼성모바일디스플레이주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
DE102007060784A1 (de) * 2007-12-17 2009-06-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Niedertemperaturverfahren zum Fügen von Glas und dergleichen für Optik und Präzisionsmechanik
JP5594522B2 (ja) * 2009-07-03 2014-09-24 日本電気硝子株式会社 電子デバイス製造用ガラスフィルム積層体
KR102090847B1 (ko) * 2012-04-04 2020-03-18 메사추세츠 인스티튜트 오브 테크놀로지 Cmos 및 비 실리콘 장치들의 모놀리식 집적
FR3001225B1 (fr) * 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3606676A (en) * 1969-03-21 1971-09-21 Armco Steel Corp Silicate bonding of magnetic cores
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
DE3516791C1 (de) * 1985-05-09 1987-01-22 Hukla Werke Gmbh Verfahren zum Herstellen eines Hohlkoerpers als Seitenteil fuer Polstermoebel
GB2206445A (en) * 1987-07-01 1989-01-05 Spectrol Reliance Ltd Method of manufacturing dielectrically isolated integrated circuits and circuit elements
US5196375A (en) * 1987-07-24 1993-03-23 Kabushiki Kaisha Toshiba Method for manufacturing bonded semiconductor body
JPH07111940B2 (ja) * 1987-09-11 1995-11-29 日産自動車株式会社 半導体基板の接合方法
JPS6489145A (en) * 1987-09-30 1989-04-03 Toshiba Battery Organic solvent battery
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
US5266135A (en) * 1990-02-07 1993-11-30 Harris Corporation Wafer bonding process employing liquid oxidant
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JPH0574924A (ja) * 1991-09-13 1993-03-26 Nec Corp 誘電体分離基板及びその製造方法

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS. Bd. 56, Nr. 24, 11. Juni 1990, NEW YORK US Seiten 2419 - 2421; E. YABLONOVITCH ET AL.: 'VAN DER WAALS BONDING OF GAAS EPITAXIAL LIFTOFF FILMS ONTO ARBITRARY SUBSTRATES' *
ELECTRONICS LETTERS. Bd. 23, Nr. 1, 2. Januar 1987, STEVENAGE GB Seiten 39 - 40; A.YAMADA ET AL.: 'SOI BY WAFER BONDING WITH SPIN-ON GLASS AS ADHESIVE.' *
EXTENDED ABSTRACTS OF THE 20TH (1988 INTERNATIONAL) CONFERENCE ON SOLID STATE DEVICES AND MATERIALS. 24-26/08/1988 TOKYO 1988 TOKYO Seiten 197 - 200; X. X. LI ET AL.: 'SI ON SIO2 BY SOLID STATE DIFFUSION BONDING (SSDB) TECHNOLOGY' *
JAPANESE JOURNAL OF APPLIED PHYSICS. Bd. 28, Nr. 8, August 1989, TOKYO JP Seiten 1426 - 1443; J. H. HAISMA ET AL.: 'SILICON-ON-INSULATOR WAFER BONDING-WAFER THINNING TECHNOLOGICAL EVALUATIONS' *
JOURNAL OF APPLIED PHYSICS. Bd. 64, Nr. 10, 15. November 1988, NEW-YORK US Seiten 4943 - 4950; W.P. MASZARA ET AL.: 'BONDING OF SILICON WAFERS FOR SILICON-ON-INSULATOR.' *
PATENT ABSTRACTS OF JAPAN vol. 008, no. 226 (E-272)17. Oktober 1984 & JP,A,59 106 121 ( FUJITSU LTD ) 19. Juni 1984 *
PATENT ABSTRACTS OF JAPAN vol. 012, no. 127 (E-602)20. April 1988 & JP,A,62 252 141 ( KYUSHU DENSHI KINZOKU KK ) 2. November 1987 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011141438A1 (de) * 2010-05-11 2011-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum silikatischen bonden von beschichteten und unbeschichteten optischen körpern

Also Published As

Publication number Publication date
US5407856A (en) 1995-04-18
JPH0828317B2 (ja) 1996-03-21
EP0585256B1 (de) 1996-09-11
JPH05509445A (ja) 1993-12-22
DE59207136D1 (de) 1996-10-17
EP0585256A1 (de) 1994-03-09
DE4115046C2 (de) 1993-08-05
DE4115046A1 (de) 1992-11-12
SG52471A1 (en) 1998-09-28

Similar Documents

Publication Publication Date Title
EP0585256B1 (de) Direktes substratbonden
EP1495491B1 (de) Verfahren zum verbinden von substraten und verbundelement
DE4009090C2 (de)
DE4434321C2 (de) Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren
DE69927547T2 (de) Verfahren zur Herstellung von mikro-elektromechanischen Anordnungen hoher Isolation
DE102012206858B4 (de) Verfahren zum Herstellen einer optischen Fenstervorrichtung für eine MEMS-Vorrichtung
DE69722832T2 (de) Verfahren zum Transportieren einer dünnen Schicht von einem Anfangssubstrat auf ein Endsubstrat
EP1371092B1 (de) Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
DE102016218661A1 (de) Verfahren zum Herstellen eines mikromechanischen Inertialsensors
EP0628209B1 (de) Verfahren zum herstellen eines druckdifferenz-sensors
DE19729785C2 (de) Kondensatoranordnung und ihr Herstellungsverfahren
EP3526158A1 (de) Verfahren zum herstellen eines stressentkoppelten mikromechanischen drucksensors
DE4006108A1 (de) Verfahren zum aufbau von mikromechanischen bauelementen in dickschichttechnik
DE102014216746B4 (de) Wafer-level-package eines mems-sensors und verfahren zum herstellen desselben
DE60201408T2 (de) Verfahren zum Verstärken einer mechanischen Mikrostruktur
EP0931331B1 (de) Verfahren zum dauerhaften verbinden von siliziumscheiben
EP0626720B1 (de) Verfahren zur Herstellung eines Plattenstapels aus direkt miteinander verbundenen Siliziumplatten
DE10029035C1 (de) Verfahren zur Bearbeitung eines Wafers
DE10118529C1 (de) Verfahren zur Strukturierung eines aus glasartigem Material bestehenden Flächensubstrats
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE4206173C2 (de) Mikromechanischer Beschleunigungssensor
DE4428808C2 (de) Verfahren zur Herstellung eines Bauelementes nach dem Anodic-Bonding-Verfahren und Bauelement
DE10329866B4 (de) Piezoelektrisches Substrat mit Temperaturkompensation und Verfahren zur Herstellung eines SAW-Bauelements
DE102022212184A1 (de) Mikromechanische Vorrichtung mit Kaverne und elektrisch isolierender Stützstruktur und Verfahren zur Herstellung
EP0255644A1 (de) Verfahren zur Herstellung eines Drucksensors

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU MC NL SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1992909291

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA

WWP Wipo information: published in national office

Ref document number: 1992909291

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08146088

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 1992909291

Country of ref document: EP