WO1990016123A1 - Modem capable de detecter des conditions de synchronisme hors bloc - Google Patents

Modem capable de detecter des conditions de synchronisme hors bloc Download PDF

Info

Publication number
WO1990016123A1
WO1990016123A1 PCT/JP1990/000769 JP9000769W WO9016123A1 WO 1990016123 A1 WO1990016123 A1 WO 1990016123A1 JP 9000769 W JP9000769 W JP 9000769W WO 9016123 A1 WO9016123 A1 WO 9016123A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frame
point
error
transmission
Prior art date
Application number
PCT/JP1990/000769
Other languages
English (en)
French (fr)
Inventor
Yasunao Mizutani
Takashi Kaku
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1151272A external-priority patent/JPH088562B2/ja
Priority claimed from JP1164624A external-priority patent/JP2610999B2/ja
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to EP90909375A priority Critical patent/EP0429674B1/en
Priority to US07/635,520 priority patent/US5319650A/en
Priority to DE69030053T priority patent/DE69030053T2/de
Publication of WO1990016123A1 publication Critical patent/WO1990016123A1/ja
Priority to US08/053,804 priority patent/US5572537A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Definitions

  • the present invention relates to a modulation apparatus for a phase modulation / demodulation method, a quadrature amplitude modulation / demodulation method, or the like.
  • the present invention relates to a device capable of detecting out-of-frame synchronization in synchronous transmission in a modem.
  • the device according to the present invention is used, for example, for a modem device in a data communication terminal.
  • a frame is included in a rasing signal for automatic pull-in of an automatic equalizer on the receiving side performed prior to data transmission.
  • Frame synchronization between transmission and reception is achieved by including a synchronization signal.
  • operation is performed with the synchronized frame phase when receiving the training signal. If frame synchronization is lost due to characteristics fluctuations on the line during data transmission and frame synchronization is lost, data transmission cannot be performed normally, but this frame synchronization loss can be determined only from abnormalities in received data. Therefore, it would be desirable to have a method to detect frame synchronization quickly and accurately.
  • the data transmission speed of a transmission device that uses an analog surface line with a transmission speed of 2400 bps to 19200 bps is generally It is an integral multiple of 2400 bps.
  • the modulation rate which is the time interval for transmitting and receiving data while starting, is different from 2400 bps, and the number of transmission bits that can be modulated and demodulated at one time is an integer
  • an integer multiple of the reference 2400 bps is used.
  • the synchronization of the frame phase between transmission and reception is performed by matching the frame phase of the reception frame with the frame phase of the transmission frame by inserting the frame start signal in the training signal performed prior to data transmission.
  • operation is performed according to the synchronized frame phase when the training signal is received.
  • a modulation synchronization signal is demodulated for each modulation, and frame phase information is generated by counting the number of the demodulation synchronization signals.
  • the clear timing is determined by the frame synchronization signal at the time of receiving the training signal, so that the transmission and reception frame phases can be synchronized without receiving the frame synchronization signal during data transmission. .
  • a main object of the present invention is to perform coordinate image transformation on signal point coordinates on a complex plane, in which a bit sequence from an error control coding unit on a transmitting side is converted, based on frame phase information, and on a receiving side.
  • the received coordinate of the receiving point is subjected to the coordinate rotation opposite to the coordinate rotation based on the frame phase information, and the most likely signal point is determined using the redundancy added by the error control coding means on the transmitting side.
  • Judgment the presence or absence of frame synchronization loss is determined based on the distance between the determined judgment point and the demodulation reception point, thereby quickly detecting that frame synchronization has been lost, and operating the modem.
  • the purpose is to improve the reliability of the system.
  • Bit processing means for outputting a bit string of transmission data at predetermined time intervals
  • Frame phase generating means for generating frame phase information in which an interval of an integer N times the time of the bit string is defined as one frame; redundancy according to a predetermined procedure for a transmission bit string from the bit processing means Error control coding means for coding by adding a degree;
  • a data string-to-coordinate conversion means for converting the bit string from the error control coding means into signal point coordinates on a complex plane
  • Coordinate image conversion means for rotating the converted signal point coordinates based on frame phase information from the frame phase generation means
  • Demodulation means for demodulating reception point coordinates on a complex plane from a reception signal of a communication plane line
  • Frame phase detection means for detecting a frame synchronization signal from the training signal sent from the transmission side and matching the frame phase from the frame phase generation means with the reception frame phase; the frame phase of the frame phase generation means Coordinate rotation means for applying a rotation to the receiving point coordinates in the opposite direction to the coordinate image conversion means on the transmitting side based on the information;-Judgment of the most probable signal point using the redundancy added by the error control coding means on the transmitting side Signal point determining means for correcting an error in the coordinates of the receiving point by performing
  • Frame out-of-synchronization determining means for determining the presence / absence of frame out-of-synchronization based on the distance on the complex plane between the decision point and the demodulation reception point by the maximum likelihood signal point determining means.
  • a receiving device connected to an image on which transmitted data is most likely encoded and phase-modulated and transmitted is provided.
  • Proximity signal point judging means for judging and outputting one of the ideal signal points to be transmitted with respect to the compensated signal output from the compensating means, out of a plurality of ideal signal points.
  • a maximum likelihood signal point determining unit that decodes the maximum likelihood encoded data using the compensated signal output from the compensating unit and determines and outputs the maximum likelihood signal point;
  • Equipment is provided.
  • Error control encoding means for encoding a transmission signal according to a predetermined transition rule for restricting transition of a signal point on a complex plane
  • Modulating means for modulating the coded signal coded by the error control coding means and transmitting the coded signal to a communication line;
  • First transmission signal selection means for transmitting an uncoded signal not coded by the error control coding means for a predetermined time at the start of transmission of transmission data
  • the error control coding means Second transmission signal selecting means for transmitting an encoded predetermined encoded signal for a predetermined time and switching to transmission of transmission data when transmission of the encoded signal is completed;
  • Demodulating means for demodulating a signal point on a complex plane from the received signal of the communication object
  • An evaluation value is set for each of a plurality of transition sequences of the received signal based on the transition rule on the transmitting side, and the evaluation value is updated each time a signal is received, and the maximum value is determined based on the updated evaluation value.
  • Error control signal decoding means for correcting an error of a demodulated signal point by selecting a transition sequence of the received signal;
  • Evaluation numerical value setting means for setting, to the error control signal decoding means, an initial value of an evaluation numerical value updated by the first received coded signal when switching from the uncoded signal to the transmission of the coded signal;
  • a modulation / demodulation device for performing error correction of data transmission,
  • FIG. 1 is a diagram showing a modulation / demodulation device as one embodiment of the present invention
  • FIG. 2 is a waveform diagram showing signal waveforms for explaining the operation of the FIG. 1 device
  • FIG. 3 is a diagram showing a signal point arrangement for trellis coded modulation used for error control coding.
  • FIG. 4 is a diagram showing a modem according to another embodiment of the present invention.
  • FIG. 5 is a waveform diagram showing signal waveforms for explaining the operation of the FIG. 4 apparatus.
  • FIG. 1 An apparatus according to one embodiment of the present invention is shown in FIG. 1
  • FIG. 2 The operation of the FIG. 1 apparatus is illustrated in FIG. 2 and FIG.
  • the transmitting side images the transmitted signal on the complex plane according to the frame phase, and the receiving side rotates the received signal points on the complex plane in the opposite direction to the transmitting side. It is returned to the original state, and it is further determined that frame synchronization has been lost based on the difference between the hard decision distance and the soft decision distance.
  • the hard decision signal point and the soft decision signal point are usually the same point, in which case the difference between the two errors becomes zero, and When this occurs, the loss of synchronization is measured and detected by using the fact that the difference between the two becomes large.
  • the difference can be obtained, for example, when it is lost, and this value is subjected to integration processing or the like, and when the value exceeds a predetermined value, it can be determined that the synchronization is lost.
  • a transmitting side 1 includes a bit processing circuit 10 for outputting a bit sequence of transmission data at a predetermined time interval, and an interval N times an integer of the time interval of the bit sequence.
  • a frame phase generation circuit 12 that generates frame phase information and a training signal that generates a frame synchronization signal prior to data transmission
  • a trellis coding circuit as an error control coding circuit for coding the transmission bit string from the bit processing circuit 10 by adding redundancy according to a predetermined procedure.
  • a data string-to-coordinate conversion circuit 18 for converting the bit string from the error control encoding circuit 16 into a signal point coordinate on a complex plane, and a signal point converted by the data string-to-coordinate conversion circuit 18
  • a coordinate rotation circuit 20 that applies a predetermined coordinate plane rotation to the coordinates based on the frame phase information from the frame phase generation circuit 12, and outputs the output of the coordinate rotation circuit 20 to the communication plane line 6 after phase modulation or quadrature amplitude modulation. Modulation means 24 are provided.
  • the receiving side 2 has a demodulation circuit 26 that demodulates the coordinates of the receiving point on the complex plane from the signal received on the communication line 6 and a frame synchronization signal from the training signal sent from the transmitting side.
  • a frame phase detection circuit 32 that adjusts the delay amount ⁇ of the variable delay circuit 30 so that the frame phase from the frame phase generation circuit 28 matches the reception frame phase from the variable delay circuit 30;
  • a coordinate image conversion circuit 34 for performing rotation of the receiving point coordinates in a direction opposite to the coordinate rotation of the transmitting side based on the frame phase information of the area 28, and the received point coordinates output from the coordinate rotating area 34 are transmitted.
  • the first determination path 36 that determines which signal point is the closest among the signal points on the complex plane as a hard decision, and the redundancy added by the error control coding means 16 on the transmission side Utilize the most (most likely )
  • a second decision circuit 38 that decides the signal point as a soft decision and corrects the error of the coordinates of the reception point, and a decision point and a demodulation reception point on the complex plane by the first and second decision circuits 36 and 38 Frame loss determination circuit that determines the presence or absence of frame loss based on the distance 5 Is provided.
  • the out-of-frame determination circuit 5 determines the frame based on the difference between the distance between the determination point by the first determination circuit 36 and the demodulation reception point and the distance between the determination point of the second determination circuit and the demodulation determination point. Determine that synchronization has been lost.
  • the distance between the decision point of the first decision circuit 36 and the demodulation reception point is calculated as a first decision error E 1 as a hard decision error
  • the distance between the decision point of the second decision circuit 38 and the demodulation reception point is calculated.
  • the average value of the difference “E 1 — E 2” between the first and second decision errors E 1 and E 2 is equal to or greater than a predetermined value.
  • each of the frame phase generation circuits 12 and 32 provided on the transmission and reception sides divides one frame into two parts, a first half frame and a second half frame.
  • the coordinate image transfer circuit 20 on the transmitting side performs predetermined coordinate rotation on the signal point coordinates set in the first half frame, and makes the signal point coordinates included in the second half frame non-image.
  • the coordinate rotation circuit 30 on the receiving side performs predetermined coordinate rotation opposite to that of the transmitting unit to return the coordinates of the receiving point set in the first half frame to the original position, and the receiving point coordinates included in the second half frame are non-rotated.
  • the relationship between the coordinate rotation and the non-image rotation in the first half frame and the second half frame is not limited to this, and conversely, the first half frame can be non-image rotation and the second half frame can be rotation.
  • the generating circuits 12 and 32 generate the same frame information independently of each other and asynchronously.
  • Fig. 1 shows an example of data transmission at a transmission speed of 14400 bps.
  • reference numeral 10 denotes a bit processing area
  • transmission data is given from an appropriate terminal, and the bit processing area 10 separates a bit string of the transmission data for each modulation bit.
  • Outputs after processing such as scrambling. Since the transmission speed of the device shown in FIG. 1 is 14400 bps, 6 bits are obtained by dividing 14400 bps by 2400 bps. Q3n Q2n Ql n 'is output.
  • the 6-bit bit string from the bit processing circuit 10 is supplied to a trellis coding circuit 16 as an error control coding circuit, and the trellis coding circuit 16 adds one redundant bit according to a predetermined rule. It outputs a 7-bit bit string.
  • the trellis encoding circuit 16 inputs the lower two bits “& 2n Qln” of the bit string from the bit string processing circuit 10 to an encoding circuit composed of a differential encoder and a convolutional encoder, and outputs a 3-bit signal. Create a subset "Y2n Y in YOn". The 3-bit subset of the total of 7 bits to the high-order 4 bits-bit string "Q6n Q5n Q4n & 3n Y2n Y in YOrT c to generate a
  • the output of the trellis coding circuit 16 is supplied to a data column-to-coordinate conversion circuit 18 via a switch circuit 42.
  • Switch surface 42 Switches the output of the release code circuit 16 and the training signal generation circuit 14. That is, prior to data transmission, the switch circuit 42 selects the training signal from the training signal generation circuit 14 and receives the training signal from the training signal generation circuit 14 to select the training signal.
  • the frame synchronization signal is included in the training signal generated by the training signal generation circuit 14.
  • the receiving side 2 detects a frame synchronization signal from the training signals and performs frame synchronization control during training.
  • the switch circuit 42 selects the output of the trellis code circuit 16 during data transmission.
  • the data string-to-coordinate conversion circuit 18 converts the 7-bit bit string obtained from the trellis coding circuit 16 into coordinates indicating signal points on a complex plane.
  • the data string-to-coordinate conversion circuit 18 is a signal represented by a black point on a complex plane represented by a binary number of a bit string from the 7-bit trellis coding circuit 16 in accordance with the signal point arrangement shown in FIG.
  • the coordinate data of the point that is, the coordinate data consisting of the amplitude value of the real axis (Re) and the amplitude value of the imaginary axis (I m) is output.
  • A, B, C, and D are signal points for the first half of the training signal for low speed.
  • a coordinate plane conversion circuit 20 is provided following the data string-to-coordinate conversion circuit 18, and the coordinate rotation path 20 is based on the frame phase information from the frame phase generation circuit 12 and is output from the data string-to-coordinate conversion circuit 18.
  • a predetermined rotation on the complex plane is performed on the signal point coordinates.
  • the frame phase generation image path 12 starts when the power is turned on. It operates independently, and as shown in the transmission-side frame phase information (Fig. 2 (2)), the frame phase information obtained by dividing one frame, which is 8 modulation, into the first half frame and the second half frame appear.
  • the coordinate rotation circuit 20 rotates on a complex plane the coordinate of the signal point from the data sequence to the coordinate conversion circuit 18 included in the first half frame A, for example, 0 Is + 90 °, for example, 90 ° clockwise on the complex plane in Fig. 3, and the lower signal coordinates in the next second half frame are not rotated without coordinate rotation. Is repeated every frame.
  • the output of the coordinate rotation circuit 20 is provided to a modulation circuit 24, modulated by phase modulation, quadrature amplitude modulation or the like, and output to a communication line 22. That is, in the modulation image 24, the amplitude value of the real axis (Re) of the signal point coordinates output from the coordinate plane conversion circuit 20 is modulated by sino) t, and the amplitude value of the imaginary axis ( ⁇ ) is advanced by 90 °. The signal is modulated by sinw t, and both are combined and output to communication line 6.
  • a demodulation circuit 26 demodulates signal point coordinates, that is, reception point coordinates, from a reception signal of the communication object 6. Chi words, taken out the amplitude value of the real axis (Re) the received signal and synchronous detection with c 0S 6) t, also taken out the amplitude values of the imaginary axis (1 «) by synchronous detection with sin w t.
  • the demodulation circuit 26 includes a circuit for removing a line deterioration factor, such as an automatic equalizer or CAPC.
  • a frame phase generation circuit 28 detects a frame synchronization signal included in a training signal from the transmission side 1 performed prior to data transmission, and detects a frame phase from the frame phase generation circuit 28 on the reception side 2.
  • the delay amount ⁇ of the variable delay circuit 30 is adjusted so that the information matches the phase of the transmission side frame phase information of the frame phase generation circuit 12 provided on the transmission side 1.
  • each of the frame phase generation circuit 12 provided on the transmission side 1 and the frame phase generation picture 28 provided on the reception side 2 operate independently when the power is turned on, and the one frame is divided into the first half frame and the second half. Frame phase information divided into frames is generated, and the transmitting and receiving side frame phases do not match. Therefore, the frame phase detection circuit 32 knows the transmission-side frame phase based on the frame synchronization signal detected from the training signal, and determines the error of the reception-side frame phase with respect to the transmission-side frame phase. The delay amount is obtained, and the delay amount of the variable delay circuit 30 is adjusted. By the signal delay by the variable delay amount circuit 30, the frame phases of the transmission-side and reception-side frame phase generation circuits 12 and 28 in the independent operation state are matched.
  • the coordinate rotation circuit 34 following the variable delay circuit 30 transmits the reception point coordinates obtained through the variable delay circuit 30 based on the frame phase information from the frame phase generation circuit 28 on a complex plane. A coordinate rotation opposite to the side is performed.
  • the first half frame is subjected to, for example, a face rotation, for example, a rotation of + 90 ° as 0, in the coordinate rotation circuit 20 on the transmission side, and the second half frame is Non-movement Therefore, based on the frame phase information from the frame phase generation circuit 28, the coordinates of the receiving point set in the first half frame are the reverse face rotation 6 from the transmitting side, that is, 1-90 ° coordinate plane rotation as 0. However, the latter half frame is non-rotating.
  • the signal point coordinates that have undergone the coordinate rotation on the transmitting side 100 by the coordinate rotating circuit 34 return to the original signal point coordinates before the coordinate image conversion on the receiving side if the frame synchronization is normally performed.
  • the coordinates of the receiving point from the coordinate rotation circuit 34 are given to a first determination circuit 36 as hard decision means and a second determination circuit 38 as soft decision means.
  • the first determination circuit 36 determines which of the signal points on the complex plane that are likely to be transmitted is the signal point on the complex plane that is closest to the received signal point at that time. The closest coordinate point is output as the judgment point.
  • the second determination circuit 38 uses the redundant bits by the trellis code performed by the trellis code circuit 16 on the transmission side to determine a predetermined signal point on the maximum likelihood complex plane as a reception point. Then, the error at the received signal point is corrected. For example, a numerical value for evaluation is set for each of a plurality of transition sequences of a received signal based on a transition rule according to trellis coding on the transmitting side, and the evaluation value is updated and updated each time a signal is received. The error of the demodulated received signal point is corrected by selecting the most likely transition sequence of the received signal based on the evaluation value. This is called Viterbi decoding determination.
  • the signal points determined by the second determination circuit 38 are supplied to a coordinate-to-data sequence conversion circuit 44, and the coordinate-to-data sequence conversion circuit 44 performs mapping with a binary number of 6-bit data at each signal point arrangement.
  • the matching circuit converts the decision coordinate points into 6-bit data and outputs the data to the bit processing circuit 46.
  • the bit processing circuit 46 performs descrambling processing, etc., and outputs received data to the terminal by connecting data of 6 bits each. ⁇ Furthermore, in the apparatus shown in FIG. Is provided.
  • the frame out-of-synchronization determination circuit 5 is provided with a demodulation reception point from the coordinate rotation circuit 34, a hard decision point from the first determination circuit 36, and a soft decision point from the second determination circuit 38.
  • the out-of-frame determining circuit 5 includes error calculating circuits 50 and 52, a difference calculating circuit 54, an averaging circuit 56, and a determining circuit 58.
  • the error calculation circuit 50 calculates the distance on the complex plane between the demodulated reception point and the determination point of the first determination circuit 36 as a hard decision error E 1.
  • the error calculation circuit 52 calculates the distance on the complex plane between the demodulated reception point and the soft decision point of the second decision circuit 38 as a soft decision error E 2.
  • the hard decision error ⁇ ⁇ 1 and the soft decision error ⁇ 2 calculated by the error measuring circuits 50 and 52 are given to a difference operation circuit 54, and the difference “ ⁇ 2 — ⁇ 1” of the two is given by a difference operation circuit 54. Minode is done.
  • Output of difference calculation circuit 54 Power is applied to the averaging path 56.
  • the averaging circuit 56 for example, an average of the difference values for several frames is obtained.
  • the judgment circuit 58 finally compares the average with a predetermined ⁇ value, and when the average value becomes equal to or more than the Y value, generates a judgment output indicating that the frame is out of synchronization.
  • the switch circuit 42 Prior to data transmission, the switch circuit 42 is switched to the training signal generation circuit 14 side, and a training signal is transmitted from the training signal generation circuit 14 to the reception side 2. Is done.
  • the receiving side 2 receives the training signal from the transmitting side 1 and performs line compensation processing such as pull-in of an automatic equalizer provided in the demodulation circuit 26, and also performs training by the frame phase detection circuit 32.
  • a frame synchronization signal contained in the transmission signal is detected, and the timing of the frame phase of the frame phase generation circuit 12 provided on the transmission side 1 is detected. For this reason, the frame phase detection circuit 32 detects the phase difference between the transmission-side frame phase information and the reception-side frame phase information, that is, the amount of delay, and the frame phase detection circuit 32 The delay amount is adjusted to the detected delay amount ⁇ .
  • the frame phases on the transmitting and receiving sides match.
  • the frame of the received signal obtained through the signal delay of the variable delay circuit 30 by setting the delay amount ⁇ of the variable delay circuit 30 based on the frame synchronization signal is the frame phase information of the frame phase generation path 28. Will be matched.
  • the transmitting side 1 starts data transmission of transmission data from the terminal.
  • a 6-bit bit sequence is extracted from the transmission data in synchronization with the modulation synchronization signal for each modulation, and the length is reduced by encoding the lower 2 bits in the trellis encoding circuit 16.
  • the data is converted into a 7-bit string with one bit added, and output to the data string-to-coordinate conversion circuit 18 via the switch circuit 42.
  • FIG. 4 shows an example of a signal point arrangement of trellis coded modulation.
  • the data string-to-coordinate conversion circuit 18 converts the data into signal point coordinates by a mapping path having a signal point arrangement corresponding to the input 7-bit binary number at this time, and outputs the signal point coordinates to the coordinate rotation circuit 20. .
  • the frame rotation information is given to the coordinate rotation circuit 20 from the frame phase generation circuit 12, and the coordinates of the four signal points in the first half of the frame phase information are defined on the complex plane.
  • a coordinate rotation of 0, for example, + 90 ° is performed as 0, and the coordinates of the four signal points included in the second half frame are output to the modulation circuit 24 as non-rotated.
  • the signal point coordinates sequentially output through the coordinate rotation circuit 20 are converted by the modulation circuit 24 into a real axis.
  • the coordinate value of (Re) is modulated by cos wt, while the coordinate of the imaginary axis (I m) is modulated by sinwt advanced by 90 °, and the combined signal of both is output to the communication object 6.
  • the demodulation circuit 26 demodulates the signal point coordinates from the received signal of the communication line 6, and the variable delay circuit 30 delays the signal by the amount of delay r set at the time of receiving the training signal.
  • the synchronization is given to the coordinate rotation circuit 34 by synchronizing the system phases.
  • the coordinate rotation circuit 34 is based on the phase information from the frame phase generation circuit 28, that is, based on the frame phase information (FIG.
  • the coordinates of the reception point subjected to the coordinate rotation by the coordinate rotation circuit 34 are given to the second determination circuit 38, and most likely by Viterbi decoding processing.
  • the coordinate-to-data sequence conversion circuit 44 converts the error-corrected received signal point to 6-bit data using a mapping circuit, and performs a process such as descrambling in a bit processing circuit 46. Then, it connects the 6-bit data received for each modulation and sends the received data to the appropriate terminal.
  • the frame out-of-synchronization determination circuit 5 uses the determination points from the first determination circuit 36 and the second determination screen 38, which are obtained each time a modulation signal of one modulation is received, and the actual reception points.
  • the hard decision error E 1 and the soft decision error E 2 are calculated in each of the error calculation paths 50 and 52, the difference between them is obtained by the difference circuit 54, and the averaging circuit 56 averages a predetermined number of frames. And the result is sent to the decision circuit 58.
  • both the hard decision error E1 and the soft decision error E2 greatly change due to the characteristics on the line, and if the line characteristics are stable, only the increase in the soft decision error due to the loss of frame synchronization is detected. Loss of frame synchronization can be determined.
  • the characteristics of the line fluctuate greatly. Therefore, by taking the average of the difference between the two decision errors, the error amount caused by the line characteristics is eliminated, and the frame synchronization is accurately lost based on the average value of the change in the soft decision error caused by the frame synchronization loss. Can be determined.
  • the frame phase information is generated by dividing the inside of one frame into the first half and the second half.
  • the invention is not limited to this. It may be the selected frame phase information.
  • the apparatus shown in Fig. 1 is an example in which the rotation of the signal point coordinates is performed 90 'on the complex plane.However, the present invention is not limited to this. The amount of rotation may be used.
  • FIG. 4 An apparatus according to another embodiment of the present invention is shown in FIG. 1. The operation of the FIG. 4 apparatus is illustrated in FIG.
  • the Fig. 4 device is technically closely related to the above Fig. 1 device. 19 Compare with the specified bridge value.
  • the demodulation synchronization signal (Fig. 2 (8)) becomes 7 or less at one frame interval, and the receiving-side frame phase shifts.
  • the modulated signal contained in the rotating frame on the transmitting side corresponds to the non-planar frame without timing on the reverse rotating frame on the receiving side.
  • the modulated signal contained in the non-picture frame on the transmission side corresponds to the reverse rotation frame on the reception side.
  • the frame out-of-synchronization determination circuit 5 since the frame out-of-synchronization is determined based on the average value of the hard decision error E1 and the soft decision error E2, the error amount due to the surface line characteristics is determined. And it is possible to accurately determine out-of-frame synchronization. Switch to output selection of these transmission data.
  • the trellis ⁇ circuit 110 as an error control coding means performs coding for error control according to a transition rule that restricts a transition of a signal point to be transmitted on a complex plane according to a predetermined procedure for a transmission signal. Perform
  • a 6-bit bit string “Q6n Q5n Q4n fi3n Q2n Qln” is given to the trellis coding circuit 110 from the bit processing circuit 300 via the selection switching circuit 180 for each modulation.
  • Can be The low-order 2 bits of this bit string "Q2n QlrT” are encoded using a differential encoder and a convolutional encoder to generate a subset "Y2n Yin Yn” with one redundant bit added
  • the encoded signal is output.
  • the output of the trellis coding circuit 110 is supplied to a bit sequence-to-coordinate conversion circuit 340, which converts the signal point coordinates on the phase plane as a complex plane corresponding to the transmission bit sequence. Is output.
  • the signal point coordinates on the complex plane with respect to the input ⁇ bit string, which is converted by the bit string to coordinate conversion circuit 340 from the trellis coding circuit 110, are as shown in FIG. 3, for example.
  • the output of the bit string-to-coordinate conversion circuit 340 is supplied to a modulation circuit 140 via a selection switch circuit 160 as first transmission signal selection means.
  • the selection switch circuit 160 is a bit sequence to coordinate transformation west. Therefore, in practical use, it is preferable to use the technology of the Fig. 1 device and the technology of the Fig. 4 device together.
  • the transmission side 1 and the reception side 2 are connected via a communication line 6 such as a telephone line, and after encoding user data as transmission data to the transmission side 1 for error control,
  • the signal is modulated by phase modulation or quadrature width modulation and transmitted to the communication plane 6, while the receiving side 2 demodulates the signal received from the communication plane 6 and performs error correction by the maximum likelihood decoding method.
  • Play transmitted data user data
  • the transmission side 1 is provided with a bit processing circuit 300, and transmission data is provided to the bit processing circuit 300 from a user terminal as a transmission terminal, and the transmission data is scrambled. After performing bit processing such as the above, it is divided into the number of bits to be transmitted for each modulation and output.
  • the bit processing unit 300 outputs a bit string “E16n Q5n Q4n Q3 n 02n airT divided into 6 bits per modulation.
  • n is an integer indicating the number of modulations.
  • Reference numeral 180 denotes a selection switch as second transmission signal selection means, and the selection switch 180 outputs an error control code to the output of the bit processing circuit 300 and the output of the high-speed signal generation circuit 280 as an encoded signal generation circuit.
  • Switching to the conversion circuit (trellis code path) 110 That is, the selected switch image path 180 transmits the high-speed signal from the high-speed signal generation circuit 280 for a predetermined time from the time when encoding and decoding are started in a start-up stage prior to transmission of transmission data.
  • Output to trellis coding circuit 110, and then to bit processing circuit 300 The output of the path 340 and the output of the low-speed signal generation circuit 260 as an uncoded signal generation circuit are switched to the modulation circuit 140.
  • the selection switch circuit 160 Selects the output of the low-speed signal generation circuit 260 and sends the low-speed signal to the communication line 6 via the modulation circuit 140 for a fixed period of time, and when the transmission of the low-speed signal ends, the bit string to coordinate conversion
  • the output of the circuit 340 that is, the signal output encoded by the trellis encoding circuit 110 is selected.
  • the modulation circuit 140 generates a modulation signal corresponding to the coordinate input of the transmission signal point on the complex plane. Specifically, the amplitude value of the real axis (Re) at the signal point input coordinate on the complex plane is represented by the amplitude cos wt. Then, the amplitude value of the imaginary axis (I m) is amplitude-modulated by sinwt advanced in phase by 90 °, and these are combined and output to the communication line 6.
  • a demodulation circuit 200 demodulates the modulated signal received from the communication line 6 and outputs the coordinates of the received signal point on the complex plane. That is, the received modulated signal is
  • Cos ⁇ t and sin w t are used for synchronous detection to reproduce the amplitude component of the real number (Be) and the amplitude component of the imaginary number axis (), and detect the coordinate data of the received signal point.
  • the demodulated output of the demodulation circuit 200 that is, the coordinate data of the received signal point is supplied to an error control signal decoding circuit 220 as an error control decoding means, and the transition rule of the signal point restricted on the transmission side is used to determine the final value.
  • the transition rule of the signal point restricted on the transmission side is used to determine the final value.
  • the error control signal demodulation circuit 220 has an evaluation value for each of a plurality of reception sequences determined by the transition rules of signal points restricted on the transmission side, and updates the evaluation value each time a signal is received.
  • the signal sequence of the most likely received signal is selected based on the updated evaluation values, and the error at the received signal point is corrected.
  • the coordinate data of the reception point which has been subjected to the error correction by the maximum likelihood decoding circuit 220, is provided to a coordinate-to-bit string conversion circuit 360.
  • the coordinate-to-bit string conversion circuit 360 outputs a bit string corresponding to the input coordinates of the receiving point on the complex plane. Since the device shown in Fig. 4 is an example of the case of transmitting a bit string of 6 bits per modulation, the bit string "Q6n Q5n Q4n Q3 n Q2n Q liT power is output from the coordinate-to-bit string conversion circuit 360.
  • the bit string output from the coordinate-to-bit string conversion area 360 is supplied to a bit processing circuit 380, and the bit strings divided for each modulation are joined together, and the bits such as descrambling are added together. Performs the processing and outputs the received data to the terminal device on the receiving side.
  • the numerical value setting circuit 240 for evaluation is applied to the error control signal decoding image 220 provided on the receiving side 2. It is provided.
  • the evaluation value setting circuit 240 is updated by the first received high-speed signal when the transmission signal from the transmitting side 1 is switched from an uncoded low-speed signal to an encoded high-speed signal. The new evaluation value is set to the error control signal decoding circuit 220.
  • the evaluation numerical value set by the evaluation numerical value setting means 240 is a predetermined number or more of the high-speed signal decoded from the transmitting side 1. In the case of reception, an evaluation numerical value representing a transition sequence of a received signal which can be taken by the error control signal decoding circuit 220 is used.
  • the selection switch circuit 160 switches to the low-speed signal generation circuit 260 side, and the low-speed signal generation circuit 260
  • the signal is supplied to the modulation circuit 140 via the selection switch circuit 160, and the low-speed signal modulated by the modulation circuit 140 is transmitted to the communication line 6.
  • the received signal from the communication line 6 is demodulated by the demodulation circuit 200 to reproduce the low-speed signal, the error control signal decoding circuit 220 provided on the receiving side 2, the coordinate-to-bit string conversion circuit 360, and bit processing
  • the start operation of the circuit 380 and other necessary circuit parts is performed. At the time of starting by receiving the low-speed signal, the decoding operation by the error control signal decoding circuit 220 is not performed.
  • the selection switch circuit When transmission of the low-speed signal over a certain period of time from time t1, that is, continuous data of a predetermined number of bits is completed, the selection switch circuit
  • the reference numeral 160 disconnects the output of the low-speed signal generation circuit 260 and connects the output of the bit string to coordinate conversion circuit 340 to the modulation circuit 140.
  • the selection switch circuit 180 selects the output of the high-speed signal generation circuit 280 that is activated at the same time, and sets a bit predetermined in this transmission system.
  • the high-speed signal having the pattern is supplied to the error control coding circuit 110.
  • the high-speed signal generation circuit 280 outputs a 6-bit bit string having a fixed bit pattern, and outputs the bit pattern.
  • One is the repetition of the same pattern or the repetition and output of multiple types of bit patterns that change according to a predetermined procedure.
  • the high-speed signal obtained through the selection switch circuit 180 is converted into a 7-bit string to which one redundant bit is added by an encoding process for error control by an entertainment control encoding circuit 110.
  • the bit-to-coordinate conversion circuit 340 converts the data into the coordinate data of the signal point on the complex plane corresponding to the 7-bit string, and modulates the data by the modulation circuit 140 via the selection switch circuit 160. Output to communication object 6.
  • the time of the low-speed signal is not shown on the receiving side. It is measured by a timer, and when a certain time has elapsed, the timing of supply of the signal point coordinate data is known.
  • the error control signal decoding circuit 220 updates the evaluation value set in advance by the evaluation value setting means 240 based on the received and demodulated signal point coordinates. Based on the numerical values, the error of the demodulated signal point coordinates is corrected so that the signal point coordinates follow the transition sequence of the received signal.
  • the error control signal decoding circuit 220 when the first encoded high-speed signal is received, the error control signal decoding circuit 220 also needs to update the evaluation value to be updated because the previously encoded high-speed signal has not been decoded. It does not exist. However, in the apparatus shown in FIG. 4, the evaluation numerical value setting means 240 apparently exceeds the predetermined number. The same situation is created as when the high speed signal was received and the error control signal was decoded. Therefore, in the apparatus shown in FIG. 4, the evaluation value on the receiving side has coherence in view of the transition rule of the transmission signal, and the error control signal decoding circuit is provided even immediately after the transmission switching of the decoded high-speed signal. At 220, correct error correction can be performed.
  • the coordinate of the received signal point whose error has been corrected by the error control signal decoding circuit 220 is converted into a 6-bit bit string by a coordinate-to-bit string conversion circuit 360, and then divided by a bit processing circuit 380 for each modulation. It is converted to the received data that combines the bit strings.
  • the selected switch surface 180 of the transmission side 1 disconnects the output of the high-speed signal generation circuit 280 and bit
  • the output of the signal processing circuit 300 is connected to the error control coding circuit 110, and the transmission data is subjected to bit processing such as scrambling, and then divided into 6-bit strings for each modulation, and error control coding is performed.
  • the signal is output to the circuit 110 and, like the high-speed signal, is coded for error control and sent to the receiver 2.
  • the receiver 2 always corrects the received data by error correction by the error control signal decoding circuit 220. Obtainable.
  • the device shown in Fig. 4 is an example in which data is transmitted after being divided into 6-bit bit strings per modulation.However, the invention is not limited to this, and the number of bits per modulation depends on the transmission speed. Can be appropriately selected according to the conditions.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

明 細 書 フレーム同期外れ検出の可能な変復調装置 〔技術分野〕
本発明は、 位相変復調方式、 直交振幅変復調方式等の変 ¾ 調装置に関する。 特に変復調装置における同期式伝送におけ るフ レーム同期外れの検出が可能な装置に関する。 本発明に よる装置は、 例えばデータ通信の端末における変復調装置用 に用いられる。
〔従来技術〕
位相変復調方式、 直交振幅変復調方式等を採用した同期式 のデータ伝送装置においては、 データ伝送に先立って行なわ れる受信側の自動等化器の自動引き込み等のための レー二 ング信号の中にフレーム同期信号を含ませて送受信間のフレ ーム同期がとられ、 データ伝送中は、 ト レーニング信号受信 時に同期したフレーム位相で動作が行われる。 データ伝送中 の回線上の特性変動等によりフレーム位相がずれてフレーム 同期が外れると、 正常にデータ伝送できな く なるが、 このプ レーム同期外れは受信データの異常からしか判別できない。 したがって、 迅速かつ的確にフレーム同期を検出する方式が あれば、 望ましいことである。
一般に、 2400 bp s〜 19200 b p sの伝送速度のァナログ面線を 使用する伝送装置においては、 データの伝送速度は一般的 2400bpsの整数倍となっている。 このため、 データを罔期し て送受信する時間間隔である変調速度が 2400bpsと異なり、 かつ 1回に変復調できる伝送ビツ ト数が整数の伝送装置にお いては、 基準となる 2400 bpsの整数倍の伝送速度に一致させ るために、 フ レーム位相情報を使用して送受信間でフ レーム 同期した状態でデータ伝送処理を行なう必要がある。
従来、 この送受信間のフ レーム位相の同期は、 データ伝送 に先立って行なわれる ト レーニング信号の中にフ レーム罔期 信号を舍ませて送信倒のフレーム位相に受信倒のフレーム位 相を一致させ、 データ伝送中は ト レーニング信号受信時に同 期したフレーム位相に従って動作させるようになっている。
例えば 8変調で 1 フレームを構成していたとすると、 各変 調毎に変調同期信号が復調され、 この復調同期信号の数を力 ゥ ン トすることでフ レーム位相情報を発生し、 カ ウ ンタ のク リアタイ ミ ングは ト レー二ング信号の受信時のフレーム同期 信号により決められており、 それにより、 データ伝送中にフ レーム同期信号を受けなく とも送受信のフレーム位相の同期 をとることができる。
しかし、 このような従来のフレーム同期方式にあっては、 データ伝送中に雑音による信号波形の歪み、 画線の切断等に よる信号の瞬間的消滅等の特性変動により 1 フ レーム内に存 在する一部の変調信号が失われると、 受信側のフ レーム位相 がずれてフレーム同期が外れてしまい、 いったんフ レーム同 期が外れると、 フ レーム同期は面復せず、 正常にデータ伝送 できなく なり、 このフ レーム同期外れは受信データの異常か . らしか判断できない不具合があった。
' 〔発明の開示〕
本発明の主要な目的は、 送信側における誤り制御符号化手 段からのビッ ト列が変換された複素平面上の信号点座標に、 フレーム位相情報にもとづき座標画転を施し、 受信側におけ る受信点座標に、 フ レーム位相情報にもとづいて該座標回転 と逆の座標回転を施すようにし、 送信側における誤り制御符 号化手段で付加された冗長度を利用して最ゆうの信号点を判 定し、 該判定された判定点と復調受信点の距離にもとづいて フ レーム同期外れの有無を判定し、 それにより、 フ レーム同 期が外れたことを迅速に検出し、 変復調装置の動作の信頼性 を向上させることにある。
本発明においては、
送信側に、
送信データのビッ ト列を所定の時間間隔で出力するビッ ト 処理手段 ;
該ビッ ト列の時間間 の整数 N倍の間隔を 1 フ レームとす るフ レーム位相情報を発生するフ レーム位相発生手段 ; 該ビッ ト処理手段からの送信ビッ ト列に所定の手順に従う 冗長度を付加して符号化する誤り制御符号化手段 ;
、 該誤り制御符号化手段からのビッ ト列を複素平面上の信号 点座標に変換するデータ列対座標変換手段 ;
該変換された信号点座標を該フレーム位相発生手段からの フ レーム位相情報にもとづき座標回転する座標画転手段 ; お よび、
該座標回転手段の出力を位相変調又は直交振幅変調して通 信回線に出力する変調手段 ;
を設け、 受信倒に、
通信面線の受信信号から複素平面上の受信点座標を復調す る復調手段 ;
送信側から送られた ト レーニング信号からフレーム同期信 号を検出し、 フ レーム位相発生手段からのフ レーム位相と受 信フレーム位相とを一致させるフレーム位相検出手段 ; 該フレーム位相発生手段のフレーム位相情報に基づいて受 信点座標に送信側の座標画転手段と逆の回転を施す座標回転 手段 ; - 送信側の誤り制御符号化手段で付加した冗長度を利用して 最ゆうの信号点を判定して受信点座標の誤りを訂正する最ゅ う信号点判定手段 ; および、
該最ゆう信号点判定手段による判定点と復調受信点の複素 平面上での距離に基づいてフレーム同期外れの有無を判定す るフ レーム同期外れ判定手段 ; を設けたことを特徴とするフ レーム同期外れ検出の可能な変復調装置、
が提供される。
本発明においては、 また、 伝送されるデータが最ゆう符号 化され、 位相変調されて伝送される画線に接続される受信装 置が、
位相変調を復調する復調手段、
復調されたベースバン ド信号の面転での信号劣化を補償す る補償手段、
補償手段の出力する補償済信号について、 送信されるべき 理想的な複数の信号点のう ち、 補償済信号が近接する一つの . 信号点を判定出力する近接信号点判定手段、
補償手段の出力する補償済信号を使用して該最ゆう符号化 されたデータを復号化し最ゆう信号点を判定出力する最ゆう 信号点判定手段、
補償済信号と近接信号点判定手段の出力する硬判定信号点 とを比較して第 1 の誤差を作成する手段、
補償済信号と最ゆう信号点判定手段の出力する最ゆう信号 点とを比較して第 2 の誤差を作成する手段、 および、
該第 1 の誤差と第 2の誤差の相違量を抽出する手段、 を備 え、 該相違量に基づいてフ レーム同期外れが検出されること を特徴とするフ レーム同期外れ検出の可能な変復調装藿、 が提供される。
本発明においては、 また、
送信側に、
複素平面上での信号点の遷移を制限する所定の遷移規則に 従って送信信号を符号化する誤り制御符号化手段 ;
該誤り制御符号化手段で符号化された符号化信号を変調し て通信回線に送出させる変調手段 ;
送信データの送信開始時に該誤り制御符号化手段により符 号化されない非符号化信号を所定時間送出させる第 1 の送出 信号選択手段 ;
該非符号化信号の送出終了で該誤り制御符号化手段により 符号化された所定の符号化信号を所定時間送出させると共に 該符号化信号の送出終了で送信データの送出に切換える第 2 の送出信号選択手段 ;
を設け、 受信側に、
該通信画線の受信信号から複素平面上の信号点を復調する 復調手段 ;
該送信側の遷移規則に基づく複数の受信信号の遷移系列の 各々にっき評価用数値が設定され、 信号受信毎に該評価用数 値を更新すると共に更新された評価用数値に基づいて最ゆう の受信信号の遷移系列を選択することにより復調された信号 点の誤りを訂正する誤り制御信号復合手段 ; および、
該非符号化信号から符号化信号の送信に切換えられた際の 最初の受信の符号化信号により更新される評価用数値の初期 値を該誤り制御信号復号手段に対し設定する評価用数値設定 手段、 を設けたことを特徴とするデータ伝送の誤り訂正が行 われる変復調装置、
が提供される。
〔図面の簡単な説明〕
第 1図は本発明の一実施例としての変復調装置を示す図、 第 2図は第 1図装置の動作を説明するための信号波形を示 す波形図、
第 3図は誤り制御符号化に用いられる ト レリ ス符号化変調 用信号点配置を示す図、
第 4図は本発明の他の実施例としての変復調装置を示す図 第 5図は第 4図装置の動作を説明するための信号波形を示 す波形図である。
〔発明実施の最良の形態〕
本発明の一実施例としての装置が第 1図に示される。
第 1図装置の動作が第 2図、 第 3図に図解される。
第 1図装置においては、 送信側で、 送信信号をフ レーム位 相にしたがい複素平面上で画転させ、 受信側では、 受信した 信号点を複素平面上で送信側とは逆に回転して原に戻し、 更 に硬判定の距離と軟判定の距離の差値にもとづいてフ レーム 同期が外れたことを判定する。 該差値を判定する時、 同期外 れが少ない回線では硬判定信号点と軟判定信号点が通常同一 点となり、 その場合、 両者の誤差の差は零となる ことを、 及 び同期外れが生じた際は両者の誤差の差は大き く なることを 使用して、 同期外れを測定検出する。 そのためには、 硬判定 値と受信信号との差、 即ち、 第 1誤差をとり、 次に軟判定値 と受信信号との差、 即ち第 2誤差をとり、 次いで第 1誤差と 第 2誤差との相違を、 例えば滅箕して得、 この値を積分処理 等を行なって、 所定値以上となった時、 同期外れと判断すよ うにする こ とができる。
第 1図装置において、 送信側 1 には、 送信データのビ ッ ト 列を所定の時間間隔で出力する ビ ッ ト処理回路 10と、 ビ ッ ト 列の時間間隔の整数 N倍の間隔を 1 フ レームとするフ レーム 位相情報を発生するフ レーム位相発生画路 12と、 データ伝送 に先立ちフ レーム同期信号を舍む ト レーニ ング信号を発生す る ト レ一ユ ング信号発生回路 14と、 ビッ ト処理回路 10からの 送信ビッ ト列を所定の手順に従う冗長度を付加して符号化す る誤り制御符号化回路としての ト レ リ ス符号回路 16と、 該誤 り制御符号化回路 16からのビッ ト列を複素平面上の信号点座 標に変換するデータ列対座標変換回路 18と、 データ列対座標 変換回路 18で変換された信号点座標にフレーム位相発生回路 12からのフレーム位相情報に基づき所定の座標面転を施す座 標回転回路 20と、 座標回転回路 20の出力を位相変調又は直交 振幅変調して通信面線 6に出力する変調手段 24とを設ける。
受信側 2 には、 通信回線 6の受信信号から複素平面上の受 信点座標を復調する復調回路 26と、 送信側から送られた トレ 一二 ング信号からフ レーム同期信号を検出し、 フ レーム位相 発生回路 28からのフレーム位相と可変遅延回路 30からの受信 フ レーム位相とがー致するように可変遅延画路 30の遅延量 τ を調整するフ レーム位相検出回路 32と、 フレーム位相発生面 路 28のフレーム位相情報に基づいて受信点座標に送信側の座 標回転とは逆の回転を施す座標画転回路 34と、 座標回転画路 34から出力された受信点座標に対し伝送される可能性のある 複素平面上の信号点の中の最も近い信号点はどれかを硬判定 として判定する第 1判定画路 36と、 送信側の誤り制御符号化 手段 16で付加した冗長度を利用して最ゆうの (最ももっとも らしい) 信号点を軟判定として判定して受信点座標の誤りを 訂正する第 2判定回路 38と、 第 1、 第 2判定回路 36 , 38によ る判定点と復調受信点の複素平面上での距離に基づいてフレ ーム同期外れの有無を判定するフ レーム同期外れ判定回路 5 を設ける。
こ こでフレーム同期外れ判定回路 5 は、 第 1判定回路 36に よる判定点と復調受信点の距離と第 2判定回路の判定点と復 調判定点の距離の差にも とづいてフ レーム同期が外れたこと を判定する。
具体的には、 第 1判定回路 36の判定点と復調受信点の距離 を硬判定エラーとしての第 1判定エラー E 1 として算出し、 また第 2判定回路 38の判定点と復調受信点の距離を軟判定ェ ラーとしての第 2判定エラー E 2 として算出し、 第 1 と第 2 の判定ェラー E 1 , E 2 の差 " E 1 — E 2 " の平均値が所定 の閻値以上となった時にフ レーム同期が外れたことを判定す る。
また送受信側に設けたフ レーム位相発生回路 12 , 32の各々 は、 第 2図に示すように、 1 フ レーム内を前半フ レーム と後 半フ レーム との 2 つに分割する フ レーム位相情報を発生する, 送信側の座標画転回路 20は、 前半フ レームに舍まれる信号点 座標に所定の座標回転を施し、 後半フ レームに含まれる信号 点座標は非画転とする。 一方、 受信側の座標回転回路 30は、 前半フレームに舍まれる受信点座標に送信部とは逆の所定の 座標回転を施して元に戻し、 後半フ レームに含まれる受信点 座標は非回転とする。
この前半フ レーム と後半フ レームにおける座標回転と非画 転の閬係は、 これに限らず、 逆に前半フ レームを非画転、 後 半フ レームを回転とすることができる。
更に、 送信側、 受信側にそれぞれ設けられたフ レーム位相 発生回路 12 , 32は、 相互に独立的に、 非同期で、 同一フレー ム情報を発生する。
第 1図装置において、 1 は送信側、 2は受信側であり、 送 信側 1 と受信側 2 は通信回線 6を介して接続される。 第 1図 装置は 14400bpsの伝送速度でデータ伝送を行なう場合の例で ある。
送信側 1 において、 10はビッ ト処理面路であり、 適宜の端 末から送信データが与えられており、 ビッ ト処理面路 10は送 信データのビッ ト列を変調ビッ ト毎に区切り、 スク ラ ンブル 等の処理を行なって出力する。 第 1図装置における伝送速度 は 14400bpsであることから、 14400bpsを 2400bpsで除算して 6 ビッ トが得られる、 すなわち、 ビッ ト処理回路 10は 1変調 当り 6 ビッ トのビッ ト列 " a6n Q5n Q4n Q3n Q2n Ql n 'を出力 する。
ビッ ト処理回路 10からの 6 ビッ トのビッ ト列は誤り制御符 号化回路としての ト レリ ス符号回路 16に与えられ、 ト レリ ス 符号回路 16は所定の規則に従って冗長 1 ビッ トを付加した 7 ビッ トのビッ ト列を出力する。 ト レリ ス符号回路 16はビッ ト 列処理回路 10からのビッ ト列の下位 2 ビッ ト " &2n Qln "を差 動符号器とたたみ込み符号器で成る符号化回路に入力して 3 ビッ トのサブセ ッ ト " Y2n Y i n YOn "を作り出す。 この 3 ビッ トのサブセ ッ トを上位 4 ビッ トに合せて 7 ビッ トのビッ ト列 " Q6n Q5n Q4n & 3n Y2n Y i n YOrTを発生させる c
ト レリ ス符号回路 16の出力は、 スイ ツチ回路 42を介してデ —タ列対座標変換回路 18に与えられる。 スイ ツチ面路 42はト レ リ ス符号回路 16と ト レーニ ング信号発生回路 14の出力を切 り換える。 すなわち、 データ伝送に先立ってスィ ツチ回路 42 は ト レーニ ング信号発生回路 14からの ト レ一ユング信号を選 択し、 ト レ一ニング信号発生回路 14からの ト レ一ユング信号 により受信側 2における自動等化器の引込み等を行なわせる, 第 1図装置にあっては、 ト レーニ ング信号発生回路 14で発 生する ト レーニ ング信号の中にフ レーム同期信号が舍まれて いる。 この ト レーニング信号の中からフレーム同期信号を受 信側 2で検出して ト レーニ ング時にフ レーム同期制御を行な う。 勿論、 スイ ツチ回路 42はデータ伝送中は ト レリ ス符号画 路 16の出力を選択する。
データ列対座標変換回路 18は、 ト レリ ス符号回路 16から得 られた 7 ビッ ト のビッ ト列を複素平面上の信号点を示す座標 に変換する。 例えば、 データ列対座標変換回路 18は第 3図に 示す信号点配置に従って 7 ビ ッ トの ト レ リ ス符号回路 16から のビッ ト列の 2進数で示される複素平面上の黒点で示す信号 点の座標値、 即ち実数軸 ( Re ) の振幅値と虚数軸 (I m ) の振 幅値で成る座標データを出力する。 第 3図の信号点配置図に おいて、 A , B , C , Dは ト レ一二ング信号の前半の低速度 用の信号点となる。
データ列対座標変換回路 18に続いては座標面転回路 20が設 けられ、 座標回転画路 20はフレーム位相発生回路 12からのフ レーム位相情報に基づいてデータ列対座標変換回路 18からの 信号点座標に対し複素平面上における所定の回転を施す。
ここで、 フ レーム位相発生画路 12は電源投入時に始動して 独立的に動作しており、 送信側フ レーム位相情報 (第 2図 ( 2 ) ) に示すように、 8変調となる 1 フレームを前半フレ ームと後半フ レームに分けたフ レーム位相情報を発生する。 このようなフレーム位相発生回路 12からのフレーム位相情報 に対し座標回転回路 20は前半フレーム Aに舍まれるデータ列 対座標変換回路 18からの信号点座標について複素平面上で回 転 β、 例えば 0が + 90° 、 例えば第 3図の複素平面で右回り に 90° 、 の座標画転を施し、 次の後半フ レームに舍まれる下 信号座標については座標回転を行なわない非回転とする処理 を 1 フ レーム毎に反復する。
座標回転回路 20の出力は変調回路 24に与えられ、 位相変調 または直交振幅変調等により変調されて通信回線 22に出力さ れる。 即ち、 変調画路 24においては座標面転回路 20より出力 される信号点座標の実数軸 (Re) の振幅値を sino) t で変調 し、 虚数軸 (Ιιη) の振幅値を 90° 進んだ sinw t で変調し、 両者が合成された後、 通信回線 6 に出力される。
受信側 2 において、 26は復調回路であり、 通信画線 6の受 信信号から信号点座標、 即ち受信点座標を復調する。 すなわ ち、 受信信号を c0S 6) t で同期検波して実数軸 (Re) の振幅 値をとりだし、 また、 sinw t で同期検波して虚数軸 (1«) の振幅値をとりだす。 勿論、 復調回路 26には回線劣化要因を 除去する回路例えば自動等化器、 CAPC等、 が舍まれる。
復調回路 26に続いては、 フ レーム位相の同期制御を行なう ためのフ レーム位相発生回路 28、 可変遅延画路 30及びフレー ム位相検出回路 32が設けられる。 フ レーム位相検出回路 32はデータ伝送に先立って行なわれ る送信側 1 からの ト レーニング信号に舍まれるフ レーム同期 信号を検出し、 受信側 2 のフ レーム位相発生回路 28からのフ レーム位相情報が送信側 1 に設けたフ レーム位相発生回路 12 の送信側フ レーム位相情報の位相に一致するように可変遅延 回路 30の遅延量 τを調整する。
即ち、 送信側 1 に設けたフ レーム位相発生回路 12及び受信 側 2に設けたフ レーム位相発生画路 28のそれぞれは共に電源 投入時に独立的に動作して 1 フ レームを前半フ レームと後半 フ レームに分けたフ レーム位相情報を発生しており、 送信側 と受信側のフ レーム位相は—致していない。 そこでフ レーム 位相検出回路 32においては ト レーニ ング信号の中から検出し たフ レーム同期信号によ り送信側のフ レーム位相が知られ、 送信側フレーム位相に対する受信側フレーム位相の誤差、 即 ち遅延量てが求められて可変遅延回路 30の遅延量が調整され る。 可変遅延量回路 30による信号遅延で独立的な動作状態に ある送信側と受信側のフ レーム位相発生回路 12 , 28のフ レー ム位相が一致させられる。
可変遅延回路 30に続く座標回転回路 34においては、 フ レー ム位相発生回路 28からのフレーム位相情報に基づいて可変遅 延回路 30を介して得られた受信点座標に複素 ¥面上での送信 側とは逆の座標回転が施される。
第 1図装置にあっては、 送信側において、 前半フ レームに ついて送信側の座標回転回路 20で例えば面転 Θ、 例えば 0と して + 90 ° の回転、 を施し、 後半フ レームについては非画転 であることから、 フレーム位相発生回路 28からのフ レーム位 相情報に基づき前半フレームに舍まれる受信点座標について 送信側とは逆の面転 6、 即ち 0 として一 90° の座標面転を施 し、 後半フ レームについては非回転とする。
したがって、 座標回転回路 34により送信側 100 で座標回転 を受けた信号点座標はフ レーム同期が正常に取られていれば 受信側で座標画転前のもとの信号点座標に復帰する。 - 座標回転回路 34からの受信点座標は硬判定手段としての第 1判定回路 36、 軟判定手段としての第 2判定回路 38、 それぞ れに与えられる。
第 1判定回路 36は伝送される可能性のある複素平面上の信 号点の中で、 その時の受信信号点に最も近い複素平面上の信 号点はどれかを判定し、 受信信号点に最も近い座標点を判定 点として出力する。
また、 第 2 の判定回路 38は送信側の ト レリ ス符号回路 16で 行なった ト レリ ス符号による冗長ビッ トを利用し、 最ゆうの 複素平面上の予め定められた信号点を受信点として判定し、 受信信号点の誤りを訂正する。 例えば、 送信側の ト レリ ス符 号化に従う遷移規則に基づく複数の受信信号の遷移系列の各 々にっき評価用数値が設定され、 信号受信毎にこの評価用数 値を更新すると共に更新された評価用数値に基づいて最ゆう の受信信号の遷移系列を選択することにより、 復調された受 信信号点の誤りを訂正する。 これは、 ビイ タビ復号判定と称 される。 ビィ タビ復号判定については例えば参考文献 "The Vi terbi Algorithm"", Proceedings of the IEEE, Vol .61. No. 3 , P . 268〜278 、 米国 I . E . E . E . 1973年 3月発行、 を参照する こ とができる。
第 2判定回路 38で判定された信号点は座標対データ列変換 回路 44に与えられ、 座標対データ列変換回路 44には信号点配 置の各々にっき、 6 ビッ トデータの 2進数をもつマツ ビング 回路を備えており、 このマツ ビング回路により判定座標点を 6 ビッ トデータに変換してビッ ト処理回路 46に出力する。 ビ ッ ト処理回路 46はデスク ラ ンブル処理等を施すと共に 6 ビッ 卜ずつのデータをつないで端末に対し受信データを出力する < 更に第 1 図装置にあっては、 フ レーム同期外れ判定回路 5 が設けられている。 フレーム同期外れ判定回路 5に対しては. 座標回転回路 34からの復調受信点、 第 1判定回路 36からの硬 判定点、 第 2判定回路 38からの軟判定点、 それぞれが与えら れる。
フレーム同期外れ判定回路 5 は、 エラ一計算回路 50 , 52、 差演算回路 54、 平均化回路 56及び判定回路 58で構成される。
エラー計算回路 50は、 復調された受信点と第 1判定回路 36 の判定点の複素平面上における距離を硬判定エラー E 1 とし て計算する。
また、 ェラ一計算回路 52は復調された受信点と第 2判定画 路 38の軟判定点の複素平面上での距離を軟判定エラー E 2 と して計算する。
エラー計箕回路 50 , 52で計算された硬判定エラー Ε ·1 と軟 判定ヱラー Ε 2 は差演算回路 54に与えられ、 差演箕画路 54で 両者の差分 " Ε 2 — Ε 1 " が箕出される。 差演算回路 54の出 力は平均化画路 56に与えられる。 平均化回路 56で、 例えば数 フ レーム分の差分値の平均を得る。 得られた平均にもとづき 最終的に判定回路 58で予め定められた所定の閽値と比較し、 その平均値が閻値以上となったときにフ レーム同期外れの判 定出力を発生させる。
次に、 第 2図の信号波形図を参照して第 1図装置の動作を 説明する。
送信側 1及び受信側 2 の電源を投入すると、 送信側 1 のフ レーム位相発生回路 12及び受信側 2 のフ レーム位相検出回路 32は独立的に動作する状態となって独立に前半フレームと後 半フ レームを示すフ レーム位相情報を発生する (第 2図 ( 2 ) ( 6 ) ) o
データ伝送に先立ってスィ ッチ回路 42がトレ一二ング信号 発生回路 14側に切り換わり、 ト レーニ ング信号発生回路 14よ りフ レーム同期信号を舍む ト レーニング信号が受信側 2 へ送 信される。 受信側 2 は送信側 1 からの ト レーニング信号を受 信して復調回路 26に設けられている自動等化器の引込み等の 回線捕償処理を行なう と共に、 フ レーム位相検出回路 32で ト レーニ ング信号に舍まれるフ レーム同期信号を検出し、 送信 側 1 に設けているフ レーム位相発生回路 12のフ レーム位相の タ イ ミ ングを検出する。 このため、 フ レーム位相検出回路 32 において、 送信側のフレーム位相情報と受信側のフレーム位 相情報との位相差、 即ち遅延量てが検出され、 フ レーム位相 検出回路 32は可変遅延回路 30の遅延量を検出された遅延量 τ に調整する。 従って、 送受信側のフ レーム位相が一致してい な くても、 フ レーム同期信号に基づく可変遅延回路 30の遅延 量 τの設定により可変遅延回路 30の信号遅延を経て得られた 受信信号のフレームはフレーム位相発生画路 28のフレーム位 相情報に一致するようになる。
このような ト レーニング信号の送出が終了すると、 送信側 1 は端末からの送信データのデータ伝送を開始する。
まずビッ 卜処理回路 1 0において、 送信データから変調同期 信号に同期して 1変調毎に 6 ビッ トのビツ ト列を取り出し、 ト レリ ス符号回路 16における下位 2 ビッ トの符号化により宂 長 1 ビッ トを付加した 7 ビッ ト列に変換し、 スィ ッチ回路 42 を介してデータ列対座標変換回路 18に出力する。 ト レリ ス符 号化変調の信号点配置の一例が第 4図に示される。 データ列 対座標変換回路 18は、 このときに入力した 7 ビッ トの 2進数 に対応した信号点配置をもったマ 'ン ピング画路により信号点 座標に変換し、 座標回転回路 20に出力する。
座標回転回路 20に対してはフ レーム位相発生回路 12より フ レーム位相情報が与えられており、 フ レーム位相情報の前半 フ レー に舍まれる 4つの信号点座標につき複素平面上で所 定の座標回転 0、 例えば 0 と して + 90 ° の座標回転を施し、 後半フ レームに舍まれる 4 つの信号点座標については非回転 と して変調回路 24に出力する。 このように座標回転回路 20を 介して順次出力される信号点座標は、 変調回路 24で実数軸
( Re ) の座標値については cos w t で変調され、 一方、 虚数 軸 ( I m ) の座標については 90 ° 進んだ s i n w t で変調され、 両者の合成信号が通信画線 6に出力される。 受信側 2においては、 復調回路 26で通信回線 6 の受信信号 から信号点座標を復調し、 可変遅延回路 30で ト レーニング信 号受信時に設定された遅延量 rの信号遅延を施すことでフレ ーム位相の同期をとつて座標回転回路 34に与える。 座標回転 回路 34はフレーム位相発生回路 28からの位相情報、 即ちフ レ ーム位相情報 (第 2図 ( 6 ) ) に基づき、 1 フ レームの前半 フレームの受信点座標については送信側とは逆の座標回転 Θ、 即ち として一 90 ° の座標回転を施し、 後半フ レームについ ては非回転とする。 従って、 座標回転回路 34から出力された 受信点は送信側における座標回転前の信号点に戻されるよう になる。
座標回転回路 34で座標回転が施された受信点座標は第 2判 定回路 38に与えられ、 ビイ タビ復号処理により最も尤もらし ぃ複素平面上の信号点を判定して復調された受信点の誤りを 訂正し、 座標対データ列変換回路 44でマッビング回路を使用 して誤り訂正された受信信号点を 6 ビッ トデータに変換し、 ビッ ト処理回路 46でデスク ラ ンブル等の処理を施した後、 1 変調毎に受信される 6 ビッ トデータをつないで適宜の端末側 に受信データを送出する。
フ レーム同期外れ判定回路 5にあっては、 1変調の変調信 号を受信する毎に得られる第 1判定回路 36及び第 2判定画路 38からの判定点と実際の受信点とを使用してエラー計算画路 50 , 52のそれぞれで硬判定ェラー E 1及び軟判定エラー E 2 を計算し、 差演箕回路 54で両者の差を求め、 平均化回路 56で 所定フレーム数の平均化を行ない、 その結果を判定回路 58に 即ち、 硬判定エラー E 1及び軟判定エラー E 2 は共に回線上 の特性により大き く変化し、 回線特性が安定している場合に はフ レーム同期外れによる軟判定ェラーの増大のみを検知し てフ レーム同期外れを判定できる。 しかし、 一般に回線上の 特性の変動が大きいことが考慮される。 したがって、 両者の 判定エラーの差の平均を取ることにより回線特性に起因した エラー量を解消させ、 フ レーム同期外れに起因した軟判定ェ ラーの変化分の平均値に基づき正確にフ レーム同期外れを判 定することができる。
尚、 第 1図装置にあっては送受信側のフ レーム位相情報の 前半フ レームについて信号点座標の回転、 逆回転を行ない、 後半フレームについては非画転としているが、 これに限らず. 前半フレームを非回転、 後半フ レームを回転、 逆回転と入れ 換えても同様な効果が得られる。
また、 第 1図装置にあっては、 1 フ レーム内を前半と後半 の 2つに分割したフ レーム位相情報を発生しているが、 これ に限らず、 3分割、 4分割というように適宜選択されたフ レ ーム位相情報であってもよい。
更に第 1図装置は、 信号点座標の回転を複素平面上で 90 ' 行なう場合の例であるが、 これに限らず、 フ レーム同期外れ による軟判定エラーが充分に得られるよう適宜選択された回 転量としてもよい。
本発明の他の実施例としての装置が第 4図に示される。 第 4図装置の動作が第 5図に図解される。
第 4図装置は前記の第 1図装置と技術的に密接に関係して 19 設定されている所定の闥値と比較する。
このような送信側 1 と受信側 2の間のデータ伝送中に通信 回線 6で交換接続等に起因した瞬断により 1 または複数の変 調信号が欠落したとする。 この場合、 復調同期信号 (第 2図 ( 8 ) ) が 1 フレーム間隔で 7 もしく はそれ以下となり、 受 信側のフ レーム位相がずれる。 このように、 受信側のフ レー ム位相がずれると送信側の回転フレームに舍まれる変調信号 が受信側で逆回転フ レームのタイ ミ ングとならずに非面転の フレームに対応し、 または送信側で非画転フレームに舍まれ る変調信号が受信側で逆回転フレームに対応する。 したがつ て、 受信側 2の座標画転画路 34で送信側に対し逆回転を行な つても信号点はもとに戻らなく なる。 このため、 フ レーム位 相がずれたときに第 2判定回路 38の判定点は復調受信点の連 続性が崩れ、 大きな軟判定エラ一 E 2を生ずる。 いったんフ レーム同期が崩れると回復しないため、 平均化回路 56の平均 値が判定回路 58の閽値を上面ることになる。 それにより、 フ レーム同期外れの判定出力を得ることができる。
フ レーム同期外れ判定回路 5 の判定出力が得られた場合に は、 データ伝送不能状態に陥っている。 この場合に、 送受信 側を再起動して ト レーニング信号の送信から再開始させるこ とで正常のデータ伝送に復旧させることができる。
更に、 フ レーム同期外れ判定回路 5にあっては、 硬判定ェ ラー E 1 と軟判定エラー E 2のその平均値に基づいてフレー ム同期外れを判定するため、 面線特性に起因するエラー量を 解消させて正確にフ レーム同期外れを判定することができる らの送信データの出力選択に切り換える。
誤り制御符号化手段としての ト レリ ス捋号回路 110 は送信 信号に対し予め決められたある手順に従い送信する信号点の 複素平面上での遷移を制限する遷移規則に従って誤り制御の ための符号化を行なう。
ト レリ ス符号回路 110 に対しては、 例えば選択切換スィ ッ チ回路 180 を介してビッ ト処理回路 300 より 1変調毎に 6 ビ ッ 卜のビッ ト列 "Q6n Q5n Q4n fi3n Q2n Qln"が与えられる。 このビッ ト列の下位 2 ビッ ト "Q2n QlrTについて差動符号器 とたたみ込み符号器を使用して符号化することで、 冗長 1 ビ ッ トを付加したサブセ ッ ト "Y2n Yin Yn" を発生する。 この サブセ ッ トに上位 4 ビッ ト "Q6n Q5n Q4n Q3n*と合わせた 7 ビッ ト列、 即ち 6 ビッ トに冗長 1 ビッ トを加えたビッ ト列 "Q6n Q5n Q4n Q3n Y2n Yin YOn"と符号化され、 この符号化 された信号が出力される。
ト レリ ス符号回路 110 の出力はビッ ト列対座標変換回路 340 に与えられ、 ビッ ト列対座標変換回路 340 において、 送信ビ ッ ト列に対応する複素平面としての位相平面上の信号点座標 を出力する。
このビッ ト列対座標変換回路 340 により変換される ト レリ ス符号回路 110 からの入力 Ί ビッ ト列に対する複素平面上で の信号点座標は、 例えば第 3図に示すようである。
ビッ ト列対座標変換回路 340 の出力は第 1 の送出信号選択 手段としての選択スィ ツチ回路 160 を介して変調回路 140 に 与えられる。 選択スィ ツチ回路 160 はビツ ト列対座標変換西 21 おり、 実用にあたり、 第 1図装置の技術と第 4図装置の技術 は併用されることが好適である。
第 4図装置において、 送信側 1 と受信側 2は電話酉線等の 通信回線 6を介して接続されており、 送信側 1 に対する送信 データとしてのユーザデータを誤り制御のために符号化した 後に位相変調または直交搌幅変調により変調して通信面線 6 に送出し、 一方、 受信側 2にあっては通信画線 6からの受信 信号を復調し、 最ゆう復号方式により誤り訂正を行なって送 信データ (ユーザデータ) を再生する。
まず送信側 1 を説明すると、 送信側 1 には、 ビッ ト処理画 路 300 が設けられ、 ビッ ト処理回路 300 に対しては送信端末 としてのユーザ端末から送信データが与えられ、 送信データ にスクランブル等のビッ ト処理を行なった後、 1変調毎に送 信するビッ ト数に区切って出力する。 例えば、 ビッ ト処理西 路 300 は 1変調当り 6 ビッ トに区切つたビッ ト列 " E16n Q5n Q4n Q3 n 02n a i rTを出力する。 尚、 nは変調数を示す整数で ある。
180は第 2 の送出信号選択手段としての選択スィ ツチであ り、 選択スィ ツチ 180 はビッ ト処理回路 300 の出力と符号化 信号発生回路としての高速度信号発生回路 280 の出力を誤り 制御符号化回路 ( ト レリ ス符号画路) 110に対し切り換える。 即ち、 選択スィ ツチ画路 180 は送信データの送信に先立つス ター トァ ップ段階で符号化及び復号を開始した時点よ-り所定 時間の間、 高速度信号発生回路 280 からの高速度信号を トレ リ ス符号回路 1 10 に出力し、 その後、 ビッ ト処理回路 300 か 路 340 の出力と非符号化信号発生回路としての低速度信号発 生回路 260 の出力を変調回路 140 に対し切り換えるもので、 送信データの送信に先立つ起動段階で、 まず選択スィ ッチ画 路 160 は低速度信号発生回路 260 の出力を選択して一定時簡 の間、 低速度信号を変調回路 140 を介して通信回線 6に送出 し、 低速度信号の送出が終了するとビッ ト列対座標変換回路 340 の出力、 即ち ト レリ ス符号回路 110 で符号化された信号 出力を選択する。
変調回路 140 は、 複素平面上の送信信号点の座標入力に対 する変調信号を発生し、 具体的には複素平面上の信号点入力 座標における実数軸 (Re ) の振幅値を cos w t で振幅変調し、 また虚数軸 ( I m ) の振幅値を 90 ° 位相が進んだ s i n w t で振 幅変調し、 これらを合成して通信回線 6に出力する。
受信側 2 において、 200は復調回路であり、 通信回線 6か ら受信した変調信号を復調し、 複素平面上における受信信号 点の座標を出力する。 すなわち、 受信された変調信号を
cos ω t と s i n w t の各々で同期検波することで実数蚰 (Be) の振幅成分と虚数軸 ( ) の振幅成分を再生して、 受信信号 点の座標データを検出する。
復調回路 200 の復調出力、 即ち受信信号点の座標データは 誤り制御復合手段としての誤り制御信号復号回路 220 に与え られ、 送信側で制限される信号点の遷移規則を利用し、 最ゅ うの受信信号の遷移系列を選択することにより、 選択された 遷移系列に従った複素平面上の最ゆうの信号点座標を出力す ることで復調回路 200 から得られた受信信号点の誤りを訂正 する。
即ち、 誤り制御信号復調回路 220 は、 送信側で制限される 信号点の遷移規則で定まる複数の受信系列の各々について評 価用数値をもっており、 信号を受信する毎にこの評価用数値 を更新し、 更新された評価用数値により最ゆうの受信信号の 信号系列を選択して受信信号点の誤りを訂正する。
最ゆう復号回路 220 により誤り訂正を受けた受信点の座標 データは、 座標対ビッ ト列変換画路 360 に与えられる。 座標 対ビッ ト列変換回路 360 は入力した複素平面上の受信点座標 に対応するビッ ト列を出力する ものである。 第 4図装置は、 1変調当り 6 ビッ 卜のビッ ト列の伝送の場合の例であるから、 座標対ビッ ト列変換回路 360 からはビッ ト列 " Q6n Q5n Q4n Q3 n Q2n Q l iT力く出力される c
座標対ビッ ト列変換面路 360 から出力されたビッ ト列はビ ッ ト処理回路 380 に与えられ、 1変調毎に区切られたビッ ト 列をつなぎ合わせ、 それとともにデスク ラ ンブル等のビッ ト 処理を施し、 受信側の端末装置に対し受信データを出力する《 更に第 4図装置にあっては、 受信側 2に設けた誤り制御信 号復号画路 220 に対し評価用数値設定回路 240 が設けられて いる。 評価用数値設定回路 240 は、 送信側 1からの送信信号 が符号化されていない低速度信号から符号化された高速度信 号に切り換つた際の、 最初に受信される高速度信号により更 新される評価用数値を誤り制御信号復号回路 220 に対し設定 する。 この評価用数値設定手段 240 で設定する評価用数値と しては、 送信側 1 より復号化された高速度信号を所定数以上 受信した場合に、 誤り制御信号復号回路 220 で取り得る受信 信号の遷移系列を表わす評価用数値を用いる。
第 4図装置の動作が、 第 5図を参照しつつ説明される。 まず、 時刻 t 1 で送信側 1 に対し端末側より転送要求が行 なわれると、 選択スィ ッチ回路 160 が低速度信号発生回路 260 側に切り換わり、 低速度信号発生回路 260 からの低速度信, が選択スィ ツチ回路 160 を介して変調回路 140 に与えられ、 変調回路 140 で変調された低速度信号を通信回線 6 に送出す る。 通信回線 6からの受信信号は、 復調回路 200 で復調され て低速度信号が再生され、 受信側 2に設けている誤り制御信 号復合回路 220 、 座標対ビッ ト列変換回路 360 、 ビッ ト処理 回路 380 、 更に他の必要な回路部の起動動作が行なわれる。 この低速度信号受信による起動時には、 誤り制御信号復合画 路 220 による復号動作は行なわれない。
時刻 t 1 より一定時間、 即ち所定ビッ ト数の連続データに わたる低速度信号の送信が終了すると、 選択スィ ツチ回路
160 は低速度信号発生回路 260 の出力を切り離してビッ ト列 対座標変換回路 340 の出力を変調回路 140 に接続する。 同時 に低速度信号発生回路 260 の終了タイ ミ ングで、 選択スイ ツ チ回路 180 が、 同時に起動されている高速度信号発生回路 280 の出力を選択し、 この伝送系に予め定められているビッ トバ ターンをもつ高速度信号を誤り制御符号化回路 110 に供給す る。
高速度信号発生回路 280 からは固定的に定められたビッ ト バターンをもつ 6 ビッ トのビッ ト列が出力され、 ビッ トバタ 一ンは同一パターンの反復か、 または所定の手順に従って変 化する複数種類のビッ トパターンを反復して出力するかのい ずれかである。
選択スィ ツチ回路 180 を介して得られた高速度信号は、 娯 り制御符号化回路 110 により誤り制御のための符号化処理に より冗長 1 ビッ トを付加した 7 ビッ ト列に変換され、 次のビ ッ ト対座標変換回路 340 において、 7 ビッ ト列に対応する複 素平面上での信号点の座標データに変換され、 選択スィ ツチ 回路 160 を介して変調回路 140 で変調された後、 通信画線 6 に出力される。
受信側 2に復調回路 200 で符号化された最初の高速度信号 が復調され信号点座標データが誤り制御信号復合面路 220 に 供給されると、 受信側において低速度信号の時間が図示され ないタイマで計測され、 一定時間経過したときに、 該信号点 座標データの供給のタイ ミ ングが知られる。 誤り制御信号復 号回路 220 は、 このタイ ミ ングで、 評価用数値設定手段 240 により予め設定されている評価用数値を受信復調された信号 点座標に基づいて更新し、 この更新された評価用数値に基づ いて、 受信信号の遷移系列に従った信号点座標となるように, 復調された信号点座標の誤りを訂正する。
即ち、 最初に符号化された高速度信号を受信した際には、 誤り制御信号復合回路 220 において、 それ以前に符号化され た高速度信号を復号していないために更新すべき評価用数値 も存在しないのである。 しかし、 第 4図装置においては、 評 価用数値設定手段 240 により、 見かけ上、 既に所定数以上の 高速度信号が受信されて誤り制御信号復号されていると同じ 状態が作り出されている。 従って第 4図装置においては、 受 信側における評価用数値が送信信号の遷移規則より見て連繞 性のあるものとなり、 復号化された高速度信号の送信切換え 直後においても誤り制御信号復号回路 220 において、 正しい 誤り訂正を行なう ことができる。
誤り制御信号復号回路 220 で誤りが訂正された受信信号点 座標は、 座標対ビッ ト列変換回路 360 で 6 ビッ トのビッ ト列 に変換された後、 ビッ ト処理回路 380 で変調毎に区切られた ビッ ト列をつなぎ合わせた受信データに変換される。
このような時刻 t 2からの高速度信号の送信が一定時間経 過後の時刻 t 3で終了すると、 送信側 1 の選択スィ 'ンチ面路 180 は高速度信号発生回路 280 の出力を切り離してビッ ト処 理回路 300 の出力を誤り制御符号化回路 1 10 に接続し、 送信 データにスク ラ ンブル等のビッ ト処理を施した後、 1変調毎 の 6 ビッ ト列に区切って誤り制御符号化回路 1 10 に出力し、 高速度信号と同様、 誤り制御のための符号化を施して受信倒 2に送出し、 受信側 2側で誤り制御信号復号回路 220 による 誤り訂正により常に正しい受信データを得ることができる。
尚、 第 4図装置は、 1変調当り 6 ビッ トのビッ ト列に区切 つて伝送する場合の例であるが、 これに限らず、 伝送速度に 応じて 1変調当りのビッ ト数は伝送速度に応じて適宜選択さ れることができる。

Claims

請 求 の 範 囲
(1) 送信側に、
送信データのビッ ト列を所定の時間間隔で出力するビッ ト 処理手段 ;
該ビッ ト列の時間簡隔の整数 N倍の間隔を 1 フ レームとす るフレーム位相情報を発生するフ レーム位相究生手段 ; 該ビッ ト処理手段からの送信ビッ ト列に所定の手顧に従う 冗長度を付加して符号化する誤り制御符号化手段 ;
該誤り制御符号化手段からのビッ ト列を複素平面上の信号 点座標に変換するデータ列対座標変換手段 ;
該変換された信号点座標を該フレーム位相発生手段からの フレーム位相情報にもとづき座標回転する座標回転手段 ; お よび、
該座標面転手段の出力を位相変調又は直交振幅変調して通 信回線に出力する変調手段 ;
を設け、 受信側に、
通信面線の受信信号から複素平面上の受信点座標を復調す る復調手段 ;
送信側から送られた ト レー二ング信号からフ レーム同期信 号を検岀し、 フ レーム位相発生手段からのフ レーム位相と受 信フ レーム位相とを一致させるフ レーム位相検出手段 ; 該フレーム位相発生手段のフレーム位相情報に基づいて受 信点座標に送信側の座標面転手段と逆の回転を施す座標画転 手段 ;
. ,
WO 90/16123 PCT/JP90/00769
29
送信側の誤り制御符号化手段で付加した冗長度を利用して 最ゆうの信号点を判定して受信点座標の誤りを訂正する最ゅ う信号点判定手段 ; および、
該最ゆう信号点判定手段による判定点と復調受信点の複索 平面上での距離に基づいてフレーム同期外れの有無を判定す る フ レーム同期外れ判定手段 ;
を設けたことを特徴とするフ レーム同期外れ検出の可能な変 復調装置。
(2) 該フ レーム同期外れ判定手段は、 該座標回転手段から 出力された受信点座標に対し伝送される可能性のある複素平
: ·
面上の信号点の中の最も近い信号点はどれかを判定する最近 信号点判定手段を舍み該最近信号点判定手段による判定点と 復調受信点との距離と、 該最ゆう信号点判定手段の判定点と 復調受信点との距離の差にもとづいてフ レーム同期が外れた ことを判定する請求項' 1記載の装置。
(3) 該フ レーム同期外れ判定手段は、 該最近信号点判定手 段の判定点と復調受信点との距離を硬判定エラーとしての第 1判定エラーとして算出すると共に、 該最ゆう信号点判定手 段の判定点と復調受信点との距離を軟判定エラーとしての第 2判定エラーとして算出し、 該第 1判定エラーと第 2判定工 ラーの差の平均値が所定のしきい値以上となつた時にフ レー ム同期が外れたことを判定する請求項 1記載の装置。
(4) 送信側のフ レーム位相発生手段及び受信部のフ レーム 位相発生手段の各々は、 1 フ レーム内を前半フ レーム と後半 フ レームの 2 つに分割するフ レーム位相情報を発生し、 該送信側の座標回転手段は前半フレームに舍まれる信号点 座標に所定の座標回転を施し、 後半フ レームに舍まれる信号 点座標は非面転とし、
該受信側の座標面転手段は前半フレームに舍まれる受信点. 座標に送信倒とは逆の所定の座標画転を施し、 後半フ レーム に舍まれる受信点座標は非回転とする請求項 1記載の装置。
(5) 送信側の座標回転手段は前半フ レームに舍まれる信号 点座標を非面転とし、 後半フ レームに舍まれる信号点座標に 所定の画転を施し、
受信側の座標回転手段は前半フ レームに舍まれる受信点座 標を非面転とし、 後半フ レームに含まれる受信点座標に送信 側のと逆の座標画転を施す、—請求項 4記載の装置。
(6) 送信側及び受信側のフ レーム位相発生手段の各々は、 独立的に非同期で同じフ レーム位相情報を発生する、 請求項 1記載の装置。
(7) 伝送されるデータが最ゆう符号化され、 位相変調され て伝送される回線に接続される受信装置が、
位相変調を復調する復調手段、
復調されたベースバン ド信号の回転での信号劣化を補償す る補償手段、
捕償手段の出力する捕償済信号について、 送信されるべき 理想的な複数の信号点のうち、 補償済信号が近接する一つの 信号点を判定出力する近接信号点判定手段、
補償手段の出力する補償済信号を使用して該最ゆう符号化 されたデータを復号化し最ゆう信号点を判定出力する最ゆう 信号点判定手段、
捕償済信号と近接信号点判定手段の出力する硬判定 ft号点 とを比較して第 1 の誤差を作成する手段、
捕償済信号と最ゆう信号点判定手段の出力する最ゆう信号 点とを比較して第 2 の誤差を作成する手段、 および、
該第 1 の誤差と第 2の誤差の相違量を抽出する手段、 を黴 え、 該相違量に基づいてフ レーム同期外れが検出されること を特徴とするフレーム同期外れ検出の可能な変復調装置。
(8) 送信側に、
複素平面上での信号点の遷移を制限する所定の遷移規則に 従って送信信号を符号化する誤り制御符号化手段 ;
該誤り制御符号化手段で符号化された符号化信号を変調し て通信画線に送出させる変調手段 ;
送信データの送信開始時に該誤り制御符号化手段により符 号化されない非符号化信号を所定時間送出させる第 1 の送出 信号選択手段 ;
該非符号化信号の送出終了で該誤り制御符号化手段により 符号化された所定の符号化信号を所定時間送出させると共に 該符号化信号の送出終了で送信データの送出に切換える第 2 の送出信号選択手段 ;
を設け、 受信側に、
該通信回線の受信信号から複素平面上の信号点を復調する 復調手段 ;
該送信側の遷移規則に基づく複数の受信信号の遷移系列の 各々にっき評価用数値が設定され、 信号受信毎に該評価用数 値を更新すると共に更新された評価用数値に基づいて最ゆう の受信信号の遷移系列を選択することにより復調された信号 点の誤りを訂正する誤り制御信号復号手段 ; および、
該非符号化信号から符号化信号の送信に切換えられた際の 最初の受信の符号化信号により更新される評価用数値の初期 値を該誤り制御信号復号手段に対し設定する評価用数値設定 手段、 を設けたことを特徴とするデータ伝送の誤り訂正が行 われる変復調装置。
(9) 該評価用数値設定手段は、 該符号化信号を所定数以上 受信した場合に該誤り制御信号後号手段でとり うる評価用数 値を設定する、 請求項 8記載の装置。
( 10 ) 該第 1 の送出信号発生手段は、 低速度信号発生手段 からの該非符号化信号としての低速度信号を選択送出し、 該 第 2の送出信号選択手段は、 高速度信号発生手段からの該符 号化信号としての高速度信号を選択送出する、 請求項 8記載 の装置。
PCT/JP1990/000769 1989-06-13 1990-06-13 Modem capable de detecter des conditions de synchronisme hors bloc WO1990016123A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP90909375A EP0429674B1 (en) 1989-06-13 1990-06-13 Modem capable of detecting out-of-frame synchronism condition
US07/635,520 US5319650A (en) 1989-06-13 1990-06-13 Modulator-demodulator device capable of detecting an unsynchronized frame state
DE69030053T DE69030053T2 (de) 1989-06-13 1990-06-13 Modem fähig zur detektierung von synchronzuständen ausserhalb eines rahmens
US08/053,804 US5572537A (en) 1989-06-13 1993-04-29 Modulator-demodulator device capable of detecting an unsynchronized frame state based on hard and soft error values

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1151272A JPH088562B2 (ja) 1989-06-13 1989-06-13 フレーム同期外れ検出方式
JP1/151272 1989-06-13
JP1164624A JP2610999B2 (ja) 1989-06-27 1989-06-27 データ伝送装置の誤り制御方式
JP1/164624 1989-06-27

Publications (1)

Publication Number Publication Date
WO1990016123A1 true WO1990016123A1 (fr) 1990-12-27

Family

ID=26480573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/000769 WO1990016123A1 (fr) 1989-06-13 1990-06-13 Modem capable de detecter des conditions de synchronisme hors bloc

Country Status (6)

Country Link
US (3) US5319650A (ja)
EP (2) EP0721265B1 (ja)
CA (1) CA2034007C (ja)
DE (2) DE69033637T2 (ja)
ES (1) ES2098268T3 (ja)
WO (1) WO1990016123A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817785B2 (ja) * 1996-06-20 1998-10-30 日本電気株式会社 自動識別点制御識別器およびその制御方法
US6031873A (en) * 1996-06-24 2000-02-29 3Com Corporation Nested shell mapping
US6101216A (en) * 1997-10-03 2000-08-08 Rockwell International Corporation Splitterless digital subscriber line communication system
US6735724B1 (en) * 1999-04-08 2004-05-11 Texas Instruments Incorporated Detection error estimation and method
JP3545726B2 (ja) * 2001-02-27 2004-07-21 松下電器産業株式会社 受信側装置
EP3624412B1 (en) * 2017-06-27 2022-06-08 Mitsubishi Electric Corporation Likelihood generation device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61118049A (ja) * 1984-11-14 1986-06-05 Fujitsu Ltd デ−タ伝送方式
JPS61137447A (ja) * 1984-12-07 1986-06-25 Mitsubishi Electric Corp 多相psk信号の復号装置
JPS6310837A (ja) * 1986-03-24 1988-01-18 Nec Corp フレ−ム同期はずれ検出方式

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146841A (en) * 1977-09-28 1979-03-27 Harris Corporation Technique for combatting jitter in multiple phase transmission system
CH656760A5 (de) * 1981-11-11 1986-07-15 Landis & Gyr Ag Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers.
US4546322A (en) * 1983-08-24 1985-10-08 Reliance Electric Company Adaptable demodulator for arbitrary amplitude and phase keyed modulation signals
US4756007A (en) * 1984-03-08 1988-07-05 Codex Corporation Adaptive communication rate modem
JPS60213150A (ja) * 1984-04-06 1985-10-25 Nec Corp 符号方式
JPS60214150A (ja) * 1984-04-09 1985-10-26 Fujitsu Ltd デ−タアクセスユニツトの試験方法
JPS6333028A (ja) * 1986-07-26 1988-02-12 Nec Corp 信号検出方式
US5001729A (en) * 1987-05-26 1991-03-19 Hayes Microcomputer Products, Inc. High speed half duplex modem with fast turnaround protocol
US4891806A (en) * 1987-09-18 1990-01-02 Racal Data Communications Inc. Constellation multiplexed inband secondary channel for voiceband modem
US4873766A (en) * 1988-04-25 1989-10-17 Johnston Robert H Power saw
JPH06310837A (ja) * 1993-04-23 1994-11-04 Nec Toyama Ltd 印刷配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61118049A (ja) * 1984-11-14 1986-06-05 Fujitsu Ltd デ−タ伝送方式
JPS61137447A (ja) * 1984-12-07 1986-06-25 Mitsubishi Electric Corp 多相psk信号の復号装置
JPS6310837A (ja) * 1986-03-24 1988-01-18 Nec Corp フレ−ム同期はずれ検出方式

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0429674A4 *

Also Published As

Publication number Publication date
ES2098268T3 (es) 1997-05-01
US5319650A (en) 1994-06-07
EP0429674A4 (en) 1993-05-12
DE69030053D1 (de) 1997-04-10
EP0721265B1 (en) 2000-09-27
DE69033637D1 (de) 2000-11-02
EP0721265A2 (en) 1996-07-10
EP0429674A1 (en) 1991-06-05
US5574737A (en) 1996-11-12
DE69030053T2 (de) 1997-06-12
US5572537A (en) 1996-11-05
CA2034007C (en) 1997-09-09
CA2034007A1 (en) 1990-12-14
DE69033637T2 (de) 2001-02-08
EP0429674B1 (en) 1997-03-05
EP0721265A3 (en) 1996-11-27

Similar Documents

Publication Publication Date Title
JP3093562B2 (ja) 多重レベル/位相変調データの復元方法及びその装置
US5666378A (en) High performance modem using pilot symbols for equalization and frame synchronization
NO315020B1 (no) Fremgangsmate og anordning for a formidle flernivas modulerte data ved bruk av sammenkjedet koding
JPH0799511A (ja) 符号化変調方式
CA1279116C (en) Digital sequence polarity detection with adaptive synchronization
US4726029A (en) Error-correcting modem
WO1990016123A1 (fr) Modem capable de detecter des conditions de synchronisme hors bloc
KR0157546B1 (ko) 디지탈 전송신호의 복원 장치
WO1999044342A1 (fr) Demodulateur de recepteur
US5231639A (en) Frame step-out detecting method for data transmission and system thereof
JPH088562B2 (ja) フレーム同期外れ検出方式
CA2167741C (en) Modulator-demodulator device capable of detecting an unsynchronized frame state
JP4485736B2 (ja) データ復元装置
US5398237A (en) Acquisition and tracking of independent quadrature modulated bitstreams
JP2610999B2 (ja) データ伝送装置の誤り制御方式
JP3029283B2 (ja) フレーム同期方式
JP2847991B2 (ja) データ通信方式
JP2900974B2 (ja) 位相曖昧度除去器
JPH05199270A (ja) ディジタルマイクロ波無線装置
JPH07114424B2 (ja) 搬送波同期復調装置
JPH04291552A (ja) 復調基準位相曖昧度除去システムおよびその受信装置
JPH0865289A (ja) 2値直列データ通信における同期方式
JPH0530144A (ja) 並列データ伝送方式
JPH0465946A (ja) 復調基準位相曖昧度除去方式
JPH02100547A (ja) ディジタル無線用変復調器の伝送品質向上方式

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BE DE ES FR GB

WWE Wipo information: entry into national phase

Ref document number: 2034007

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 1990909375

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1990909375

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1990909375

Country of ref document: EP