JPS61118049A - デ−タ伝送方式 - Google Patents

デ−タ伝送方式

Info

Publication number
JPS61118049A
JPS61118049A JP24010184A JP24010184A JPS61118049A JP S61118049 A JPS61118049 A JP S61118049A JP 24010184 A JP24010184 A JP 24010184A JP 24010184 A JP24010184 A JP 24010184A JP S61118049 A JPS61118049 A JP S61118049A
Authority
JP
Japan
Prior art keywords
circuit
data
bit
bits
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24010184A
Other languages
English (en)
Inventor
Masayoshi Inoue
井上 雅善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24010184A priority Critical patent/JPS61118049A/ja
Publication of JPS61118049A publication Critical patent/JPS61118049A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は4800ビット/秒のシリアルデータを6ビツ
ト毎に区切り、直交振幅変調方式により変調/復調し、
周波数分割により二線式全二重通信を行うモデムに係り
、特に電話回線の帯域を2つに分割して一つの帯域幅を
800 Hzにし、6ビツトを一つのシンボルにまとめ
て800ボーで伝送するモデムのデータ伝送方式に関す
る。
最近、各種情報処理装置の普及に伴い、電話回線を利用
してデータを高速に伝送することが要求されている。通
常情報処理装置が伝送するデータはそのまま電話回線に
乗せることが出来ないため、モデムが使用される。
二線式の電話回線で双方向同時通信を行うモデムは各種
実用化されているが、4800ビット/秒の信号を伝送
するモデムは高価であり、経済的なモデムの出現が望ま
れている。
〔従来の技術〕
二線式全二重通信を行う方式としては、周波数分割方式
、エコーキャンセラ方式、周波数分割子エコーキャンセ
ラ方式の3種類がある。
周波数分割方式は二線式回線に送信用の帯域と受信用の
帯域とを設け、夫々の信号をフィルタにより分離して区
別する。そして4800ビット/秒でデータを伝送する
には広い帯域が必要となる。
エコーキャンセラ方式は受信信号に混入する送傷信号を
打ち消して受信信号のみ取り出すが、非常に複雑な処理
が必要である。
周波数分割+エコーキャンセラ方式は送信帯域と受信帯
域の一部が重畳するもので、受信信号に送信信号の一部
か混入するため、エコーキャンセラはこの重畳部分の送
信信号を打ち消すために使用される。
〔発明が解決しようとする問題点〕
電話回線の使用する帯域は300〜3400Hzと狭く
、この狭い帯域に送信用と受信用の二つの帯域を設けな
ければならい。従って4800ビット/秒でデータを伝
送するのに、十分な送信帯域と受信帯域が取れないため
、周波数分割方式では伝送品質が低下し、誤りの多いデ
ータとなる欠点がある。
又エコーキャンセラ方式及び周波数分割+エコーキャン
セラ方式は上記の如く、エコーキャンセラの処理が非常
に複雑となり、高価であるという欠点がある。
〔問題点を解決するための手段〕
上記問題点は、一定ビツト中の特定ビットをたたみ込み
符号化回路に加えて冗長ビットを付加して変調し、一方
受信側では復調した冗長ビット付きデータを最尤復号回
路により誤り訂正を行って上記の一部ビットとなし、復
調データとして送出するようにした、本発明によるデー
タ伝送方式によって解決される。
〔作用〕
即ち高能率のデータ伝送が可能な直交振幅変調方式を用
い、狭い帯域を使用することで、伝送品質が悪化して増
加する誤りを低下させるため、6ビツト毎に区切ったデ
ータの内2ビットをたたみ込み符号化回路により3ビツ
トとして、送信信号に1ビツトの冗長度を持たせ、最尤
復号回路により確率的に一番確かなデータを復号するよ
うにして、誤りの修正されたデータ伝送を行うものであ
る。
〔実施例〕
第1図は本発明の一実施例を示す回路のブロック図であ
る。
送信データがスクランブラ回路lに入り、ランダム化さ
れる。このランダム化された直列信号のデータはS/P
 (直列/並列)変換回路2において6ピント毎に区切
られると共に並列信号に変換される。
この並列信号は和分回路3で位相成分が付加され、たた
み込み符号化回路4に入る。ここで6ビツトのデータの
中の2ビツトに冗長情報として1ピントを追加した3ビ
ツトが生成される。
この冗長情報1ビツトを追加され、7ビツトとなったデ
ータは信号点発生回路5に入り、第2図アイパターンに
示す如き、128の信号点が得られる。即ち7ビツトを
1シンボルにした時の信号点は128点となる。
信号点発生回路5から送出された信号点はROF(ロー
ルオフフィルタ)6で波形整形され、変調回路7で直交
振幅変調される。この時の周波数は第3図に示す如く、
例えば送信周波数が低い場°  合は1.2KHzであ
り、高い場合は2.4KHzである。
変調回路7から送出されたデータはD/A (ディジタ
ル/アナログ)変換回路8でアナログ信号に変換され、
送信フィルタ9を経て相手のモデムに送出される。この
時の伝送帯域幅は第3図に示す如<800Hzである。
相手モデムから送られるデータは、受信フィルタ10で
不要な周波数を除去されて、A/D (アナログ/ディ
ジタル)変換回路11でディジタル信号に変換される。
搬送波検出回路24はディジタル信号に変換されたデー
タから搬送波を検出し、モデムの起動信号として送出す
る。
又AGC(自動利得調整)回路12により、適正なレベ
ルに増幅されたデータは復調回路13で復調される。こ
の時の周波数は第3図に示す如く、例えば受信周波数が
高ければ2.4KIlzで、低ければ1.2KHzであ
る。
タイミング抽出回路22は復調データからA/D変換回
路11が使用するサンプリング周波数を抽出し、PLL
 (位相同期)回路23により最適タイミングとしてA
/D変換回路11に送る。
復調されたデータはROF 14で波形整形され、AE
QL (自動等化)回路15により、回線の周波数や位
相等の歪を補正され、CAPC(搬送波自動位相制御)
回路で周波数のずれを補正されて判定回路17に入る。
判定回路17は第2図に示す信号点の位置を判定し、誤
差があれば誤差発生回路21が検出してAEQL回路1
5及びCAPC回路16を制御して修正する。
判定回路17で判定された信号点は最尤復号回路18で
最も確かなデータが復号され、6ビツトのデータとなっ
て差分回路19に入る。
差分回路19は和分回路3で付加された位相成分を除き
、デスクランブラ20に送る。デスクランブラ20はラ
ンダム化されたデータを元に戻して送出する。
〔発明の効果〕
以上説明した如く、本発明は最尤復号回路により、1ビ
ツトの冗長情報を持った7ビノトのデータから6ビツト
の誤り訂正されたデータを得るたの、エコーキャンセラ
の如き高価な装置を使用すること無く、4800ビット
/秒のシリアルデータを電話回線で周波数分割方式によ
り伝送することが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路のブロック図、 第2図は7ビツトのデータを1シンボルにした時のアイ
パターンの一例を示す図、 第3図は周波数分割による送信及び受信周波数帯域の一
例を示す図である。 図において、 1はスクランブラ回路、2はS/P変換回路、3は和分
回路、 4はたたみ込み符号化回路、 5は信号点発生回路、 6,14はROF回路、8はD
/A変換回路、  9は送信フィルタ、10は受信フィ
ルタ、  11はA/D変換回路、12はAGC回路、
  13は復調回路、15はAEQL回路、 16はC
APCu路、17は判定回路、    I8は最尤復号
回路、19は差分回路、    20デスクランブラ回
路、21は誤差発生回路、 22はタイミング抽出回路、 23はPLL回路、 24は搬送波検出回路である。

Claims (1)

    【特許請求の範囲】
  1. シリアルデータを一定のビット毎に区切り、直交振幅変
    調し、周波数分割により二線式全二重通信を行うデータ
    伝送方式において、前記一定のビットのシリアルデータ
    の内特定ビットのデータをたたみ込み符号化回路に加え
    て変調して送信し、復調したデータを最尤復号回路によ
    り誤り訂正を行って前記一定のビットのデータとなし、
    復調データとして送出することを特徴とするデータ伝送
    方式。
JP24010184A 1984-11-14 1984-11-14 デ−タ伝送方式 Pending JPS61118049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24010184A JPS61118049A (ja) 1984-11-14 1984-11-14 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24010184A JPS61118049A (ja) 1984-11-14 1984-11-14 デ−タ伝送方式

Publications (1)

Publication Number Publication Date
JPS61118049A true JPS61118049A (ja) 1986-06-05

Family

ID=17054506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24010184A Pending JPS61118049A (ja) 1984-11-14 1984-11-14 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS61118049A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990016123A1 (fr) * 1989-06-13 1990-12-27 Fujitsu Limited Modem capable de detecter des conditions de synchronisme hors bloc

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990016123A1 (fr) * 1989-06-13 1990-12-27 Fujitsu Limited Modem capable de detecter des conditions de synchronisme hors bloc
US5319650A (en) * 1989-06-13 1994-06-07 Fujitsu Limited Modulator-demodulator device capable of detecting an unsynchronized frame state
US5572537A (en) * 1989-06-13 1996-11-05 Fujitsu Limited Modulator-demodulator device capable of detecting an unsynchronized frame state based on hard and soft error values
US5574737A (en) * 1989-06-13 1996-11-12 Fujitsu Limited Modulator-demodulator device capable of detecting an unsynchronized frame state based on hard and soft error values

Similar Documents

Publication Publication Date Title
US5666378A (en) High performance modem using pilot symbols for equalization and frame synchronization
US4523311A (en) Simultaneous transmission of speech and data over an analog channel
US4811357A (en) Secondary channel for digital modems using spread spectrum subliminal induced modulation
US5289476A (en) Transmission mode detection in a modulated communication system
US5052024A (en) Offset frequency multipoint modem and communications network
US6085347A (en) System and method for enhancing modem performance using digital signal processing techniques
US5305384A (en) Apparatus, system and method for transmitting secure signals over narrow spaced channels
US4660193A (en) Digital modulation method for standard broadcast FM subcarrier
US5579305A (en) Asymmetric duplex modem utilizing narrow band echo cancellation
US6556581B1 (en) Ethernet to phase shift key converter
KR100217413B1 (ko) 시분할 듀플렉싱 / 주파수 도약방식을 채용한 무선 통신 시스템
EP0766412A2 (en) Echo canceller using initial training
AU707189B2 (en) Method of bi-directional data transmission via a two-wire line
US5715238A (en) Apparatus and method for detecting a loss of a telecommunications channel connection
US4398062A (en) Apparatus for privacy transmission in system having bandwidth constraint
US5896420A (en) Transmission apparatus having echo cancellation facility
US4644537A (en) Inband coding of secondary data
JPH0456443A (ja) 局部発振装置
JPS61118049A (ja) デ−タ伝送方式
KR101352446B1 (ko) 무선 통신장치, 통신방법 및 통신 시스템
US5309480A (en) Non-coherent quadrature demodulation of MSK signals
WO2000022752A1 (fr) Appareil de transmission et procede de generation de points de signal
US20040151237A1 (en) Satellite communications system
GB2275150A (en) Eye pattern for minimising timing jitter
JP3029283B2 (ja) フレーム同期方式