TWM455165U - 基於ｆｐｇａ之嵌入式電路板檢測系統 - Google Patents

Description

基於FPGA之嵌入式電路板檢測系統

本創作是有關於一種基於FPGA之嵌入式電路板檢測系統，特別是有關於一種能夠以圖形顯示電路板之線路是否導通之檢測系統。

電性檢測在印刷電路板(Printed circuit board，PCB)的製造過程中是十分重要的一環。在空板製作過程中，由於電路板不斷朝高密度、細間距及多層次的方向發展，難免會因為外在因素而產生瑕疵，如：短路、斷路、漏電等，若這些瑕疵在佈建電子元件前被發現，便能夠有效地降低成本的浪費。

習知之印刷電路板檢測方法係藉由拍照之影像式檢測方式，以視覺方式觀測印刷電路板之線路外觀是否有瑕疵，藉此控制產品的品質及良率。

然而，習知之影像式檢測方式並無法檢測多層電路板之內層電路，因此無法檢測電路板之內部線路是否有瑕疵。

有鑑於上述習知技藝之問題，本創作之其中之一目的在於提 供一種基於現場可程式邏輯閘陣列(Field-programmable gate array，FPGA)之嵌入式電路板檢測系統以有效地檢測電路板內部之線路，藉此提高電路板檢測之準確率。此外，藉由FPGA數量龐大且可供使用者自由設定的I/O腳位，更適合較複雜的電路板之佈線結構。

緣是，根據本創作之另一目的，本創作提出一種基於FPGA之嵌入式電路板檢測系統，用以對具有複數條線路之印刷電路板進行電性導通測試。此基於FPGA之嵌入式電路板檢測系統至少包含FPGA晶片、嵌入式裝置及顯示裝置。

續言之，FPGA晶片係電性連接探針床。此FPGA晶片藉由探針床傳送第一檢測訊號至印刷電路板以檢測各個線路之電性導通與否而取得第二檢測訊號。

此外，探針床具有複數個彈性(retractable)探針。此探針床更機械式連接升降裝置以使得探針床之彈性探針選擇性地接觸印刷電路板。因此，若遇到印刷電路板鋪銅不平均或檢測平台有些許落差時，便可利用彈性探針精準碰觸檢測點，以降低檢測時之誤差。

前述之升降裝置係藉由伺服馬達驅動，並且此檢測裝置更藉由FPGA晶片調整伺服馬達之脈波寬度以驅動伺服馬達。

續言之，嵌入式裝置則藉由傳輸介面電性連接FPGA晶片以擷取第二檢測訊號，且嵌入式裝置圖型化第二檢測訊號以取得並傳送第三檢測訊號。其中，FPGA晶片係藉由第一檢測訊號 對每一線路進行編號，藉以使得嵌入式裝置將已編號之線路圖型化。藉以使得檢測人員能夠快速掌握問題點，並且降低不必要的人力浪費。

前述之傳輸介面係選自由國際電機電子工程師協會(IEEE)1394介面、通用序列匯排流(USB)、序列式高階技術附件(SATA)、整合式驅動電子(IDE)、建議標準232(RS232)及小型電腦系統介面(SCSI)所組成之族群。

續言之，顯示裝置係電性連接嵌入式裝置。此顯示裝置接收第三檢測訊號以顯示印刷電路板之線路，並且以圖形顯示各個線路之導通與否。藉此在線式(In-circuit)之電路板檢測系統，可及時發現電路板瑕疵，以有效提高電路板檢測之準確率。

此外，印刷電路板更包含複數個檢測接點及複數個接地接點，檢測接點係藉由線路電性連接於接地接點。其中，FPGA晶片係藉由探針床傳送第一檢測訊號至各個檢測接點，而FPGA晶片係測量各個接地接點之電位以檢測各個線路之導通與否而取得第二檢測訊號。

承上所述，依據本創作之基於FPGA之嵌入式電路板檢測系統，其可具有一或多個下述優點：

(1)本創作之基於FPGA之嵌入式電路板檢測系統藉由線路之圖型化，使得檢測人員能夠快速掌握問題點，並且降低不必要的人力浪費。

(2)本創作之基於FPGA之嵌入式電路板檢測系統，可及時發現電路板瑕疵，以有效提高電路板檢測之準確率。

(3)本創作之基於FPGA之嵌入式電路板檢測系統利用彈性探針精準碰觸檢測點，以降低檢測時之誤差。

茲為使貴審查委員對本創作之技術特徵及所達到之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明如後。

10‧‧‧FPGA晶片

11‧‧‧第一檢測訊號

12‧‧‧第二檢測訊號

20‧‧‧印刷電路板

30‧‧‧探針床

31‧‧‧彈性探針

40‧‧‧嵌入式裝置

41‧‧‧第三檢測訊號

50‧‧‧顯示裝置

60‧‧‧升降裝置

61‧‧‧伺服馬達

71、81、82、91、92‧‧‧線路

72、83、93‧‧‧檢測接點

73、84、85、94、95‧‧‧接地接點

第1圖係為本創作之基於FPGA之嵌入式電路板檢測系統之方塊圖。

第2圖係為本創作之基於FPGA之嵌入式電路板檢測系統之線路是否導通之示意圖。

以下將參照相關圖式，說明依本創作之基於現場可程式邏輯閘陣列(Field-programmable gate array，FPGA)之嵌入式電路板檢測系統之實施例，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。

請參閱第1圖及第2圖，第1圖係為本創作之基於FPGA之嵌入式電路板檢測系統之方塊圖。第2圖係為本創作之基於FPGA之嵌入式電路板檢測系統之線路是否導通之示意圖。此基於FPGA之嵌入式電路板檢測系統至少包含FPGA晶片10、嵌入式裝置40及顯示裝置50。

續言之，FPGA晶片10係電性連接探針床30。此FPGA晶片10可例如藉由探針床30之彈性(retractable)探針31傳送第一檢測訊號11至印刷電路板20之檢測接點72、83、93，藉以測量印刷電路板20之接地接點73、84、85、94、95之電位以檢測線路71、81、82、91、92之電性導通與否而取得第二檢測訊號12。其中，檢測接點72、83、93係藉由線路71、81、82、91、92電性連接於接地接點73、84、85、94、95。

續言之，第一檢測訊號11可例如為電流或電壓。接地接點73、84、85、94、95可例如藉由電阻電性連接於接地端。當FPGA晶片10例如傳送第一檢測訊號11至檢測接點72時，便使得檢測接點72為高電位，若線路71為導通狀態，則接地接點73為高電位。

反之，當FPGA晶片10例如傳送第一檢測訊號11至檢測接點83時，便使得檢測接點83為高電位，若線路82為斷路狀態，則接地接點85為低電位(接地)。藉此便能由接地接點73、84、85、94、95之電位高低以檢測線路71、81、82、91、92之電性導通與否。

此外，探針床30更可例如經由焊接或壓接等方式機械式連接升降裝置60，以使得探針床30之彈性探針31選擇性地接觸印刷電路板20之檢測接點72、83、93及接地接點73、84、85、94、95。其中，彈性探針31可例如為具有彈簧機構之金屬探針，惟本創作不限於此，只要能夠精準接觸每一檢測點之探針，皆應屬本創作所請求保護之範圍。因此，若遇到印刷 電路板20鋪銅不平均或檢測平台有些許落差時，便可利用彈性探針31精準碰觸檢測點，以降低檢測時之誤差。

此外，升降裝置60係可例如藉由伺服馬達61驅動，並且此檢測裝置更可藉由FPGA晶片10調整伺服馬達61之脈波寬度以驅動伺服馬達61，惟本創作不限於此，只要能夠驅動升降裝置60之馬達，皆應屬本創作所請求保護之範圍。

續言之，嵌入式裝置40則藉由傳輸介面電性連接FPGA晶片10以擷取第二檢測訊號12，且嵌入式裝置40圖型化第二檢測訊號12以取得並傳送第三檢測訊號41。其中，FPGA晶片10係藉由第一檢測訊號11對每一線路71、81、82、91、92進行編號，藉以使得嵌入式裝置40將已編號之線路71、81、82、91、92圖型化。

前述之嵌入式裝置40可例如為使用基於三星(Samsung)公司之S3C6410嵌入式晶片之嵌入式開發板，惟本創作不限於此。前述之傳輸介面係選自由國際電機電子工程師協會(IEEE)1394介面、通用序列匯排流(USB)、序列式高階技術附件(SATA)、整合式驅動電子(IDE)、建議標準232(RS232)及小型電腦系統介面(SCSI)所組成之族群，惟本創作不限於此。

續言之，顯示裝置50係電性連接嵌入式裝置40。此顯示裝置50接收第三檢測訊號41以顯示印刷電路板20之線路71、81、82、91、92，並且以圖形顯示各個線路71、81、82、91、 92之導通與否。其中，嵌入式裝置40可例如以視訊圖形陣列(Video GraphicsArray，VGA)或高畫質晰度多媒體介面(High Definition Multimedia Interface，HDMI)輸出至顯示裝置50，而顯示裝置50可例如為液晶顯示器、場發射顯示器、電漿顯示器、電致發光顯示器或真空螢光顯示器，惟本創作不限於此。

舉例而言，顯示裝置50係顯示各個線路71、81、82、91、92在印刷電路板20上之相對位置。若線路71為導通狀態，則顯示裝置50便可例如將線路71以實線表示。

反之，若線路82為斷路狀態，則顯示裝置50便可例如將線路82以虛線表示。惟本創作不限於此，只要能夠在顯示裝置50上區別各個線路71、81、82、91、92之導通與否之顯示方式，皆應屬本創作所請求保護之範圍。藉以使得檢測人員能夠快速掌握問題點，並且降低不必要的人力浪費，更能有效提高電路板檢測之準確率。

以上所述僅為舉例性，而非為限制性者。任何未脫離本創作之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

10‧‧‧FPGA晶片

11‧‧‧第一檢測訊號

12‧‧‧第二檢測訊號

20‧‧‧印刷電路板

30‧‧‧探針床

31‧‧‧彈性探針

40‧‧‧嵌入式裝置

41‧‧‧第三檢測訊號

50‧‧‧顯示裝置

60‧‧‧升降裝置

61‧‧‧伺服馬達

Claims (10)

1. 一種基於現場可程式邏輯閘陣列(Field-programmable gate array，FPGA)之嵌入式電路板檢測系統，用以對具有複數條線路之一印刷電路板進行電性導通測試，該基於FPGA之嵌入式電路板檢測系統包含：一FPGA晶片，係電性連接一探針床，該FPGA晶片藉由該探針床傳送一第一檢測訊號至該印刷電路板以檢測該些線路之電性導通與否而取得一第二檢測訊號；一嵌入式裝置，係藉由一傳輸介面電性連接該FPGA晶片以擷取該第二檢測訊號，且該嵌入式裝置圖型化該第二檢測訊號以取得並傳送一第三檢測訊號，其中該FPGA晶片係藉由該第一檢測訊號對每一該些線路進行編號，藉以使得該嵌入式裝置將已編號之該些線路圖型化；以及一顯示裝置，係電性連接該嵌入式裝置，該顯示裝置接收該第三檢測訊號以顯示該印刷電路板之該些線路之一線路圖。
2. 如申請專利範圍第1項所述之基於FPGA之嵌入式電路板檢測系統，其中該探針床具有複數個彈性探針。
3. 如申請專利範圍第2項所述之基於FPGA之嵌入式電路板檢測系統，其中該探針床更機械式連接一升降裝置以使得該探針床之該些彈性探針選擇性地接觸該印刷電路板。
4. 如申請專利範圍第3項所述之基於FPGA之嵌入式電路板檢測系統，其中該升降裝置係藉由一伺服馬達驅動。
5. 如申請專利範圍第4項所述之基於FPGA之嵌入式電路板檢測 系統，其中該FPGA晶片更藉由調整該伺服馬達之脈波寬度以驅動該伺服馬達。
6. 如申請專利範圍第1項所述之基於FPGA之嵌入式電路板檢測系統，其中該線路圖係顯示該印刷電路板之該些線路，並且以圖形顯示該些線路之導通與否。
7. 如申請專利範圍第1項所述之基於FPGA之嵌入式電路板檢測系統，其中該印刷電路板更包含複數個檢測接點及複數個接地接點，該些檢測接點係藉由該些線路電性連接於該些接地接點。
8. 如申請專利範圍第7項所述之基於FPGA之嵌入式電路板檢測系統，其中該FPGA晶片係藉由該探針床傳送該第一檢測訊號至該些檢測接點。
9. 如申請專利範圍第8項所述之基於FPGA之嵌入式電路板檢測系統，其中該FPGA晶片係測量該些接地接點之電位以檢測該些線路之導通與否而取得該第二檢測訊號。
10. 如申請專利範圍第1項所述之基於FPGA之嵌入式電路板檢測系統，其中該傳輸介面係選自由國際電機電子工程師協會(IEEE)1394介面、通用序列匯排流(USB)、序列式高階技術附件(SATA)、整合式驅動電子(IDE)、建議標準232(RS232)及小型電腦系統介面(SCSI)所組成之族群。