TWM244576U - Chip package structure - Google Patents

Chip package structure Download PDF

Info

Publication number
TWM244576U
TWM244576U TW092212987U TW92212987U TWM244576U TW M244576 U TWM244576 U TW M244576U TW 092212987 U TW092212987 U TW 092212987U TW 92212987 U TW92212987 U TW 92212987U TW M244576 U TWM244576 U TW M244576U
Authority
TW
Taiwan
Prior art keywords
contact
wafer
chip
power
ground
Prior art date
Application number
TW092212987U
Other languages
English (en)
Inventor
Kenny Chang
Hung-Yin Tsai
Nicole Li
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW092212987U priority Critical patent/TWM244576U/zh
Priority to US10/737,011 priority patent/US20050012226A1/en
Publication of TWM244576U publication Critical patent/TWM244576U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

M244576 五、創作說明（1) 【新型所屬之技術領域】 本創作是有關於一種晶片封裝結構，且特別是有關於 一種適用於打線接合型態之晶片封裝結構。 【先前技術】 由於半導體技術的演進，在市場需求提高下，使得半 導體產業不斷地發展出更精密、更快速的電子元件，以目 前半導體封裝的技術而言，比如晶片構裝的技術、晶片載 板（chip carrier)的製作以及被動元件（passive component )的組裝等，均在半導體產業中佔有不可或缺 的地位。 • 就晶片構裝的技術而言，每一顆由晶圓（w a f e r )切 割所形成的裸晶片（d i e )，例如以導線接合（w i r e ψ bonding )或覆晶接合（flip chip bonding)等方式，配 置於一承載器（c a r r i e r )之表面，其中承載器例如為導 、線架 （leadframe) 或基板(substrate )，而晶片之主動 表面（a c t i v e s u r f a c e )則具有多個接合墊，使得晶片之 接合墊得以經由承載器之傳輸線路及接點，而電性連接至 外部之電子裝置。此外，利用打線接合之晶片，其接合墊 與基板之接點作電性連接之後，再形成一封膠材料將晶片 及導線加以包覆，用以保護晶片以及導線，如此即完成一 晶片封裝結構。 請參考第1圖，其繪示習知一種打線接合型態之晶片 封裝結構的局部剖面圖。晶片封裝結構1 0 0主要係由一承 載器1 1 0 、一晶片1 2 0 、多條導線1 3 4 、1 3 6 、1 3 8以及一封
11474twf.ptd 第7頁 M244576 五、創作說明（2) 膠（未繪示）所構成。承載器1 1 〇之表面具有一晶片接合 區1 1 2 ，而晶片1 2 0之背面1 2 2係貼附在晶片接合區1 1 2上， 且晶片1 2 0之主動表面1 2 4具有多個接合墊1 2 6 ，其分別對 應於承載器1 1 0之表面上的多個接點，其中這些接點由内 而外之順序例如為接地接點1 1 4、電源接點1 1 6以及訊號接 點1 1 8等。此外，這些導線1 3 4、1 3 6、1 3 8之兩端則分別對 應連接晶片1 2 0之這些接合墊1 2 6至其所對應之接地接點 1 1 4、電源接點1 1 6以及訊號接點1 1 8。 請參考第2圖，其繪示第1圖之晶片封裝結構的俯視示 意圖。值得注意的是，為了有效提昇晶片封.裝結構1 0 0的 電氣特性，通常是利用表面黏著技術（S u r f a c e ' Μ 〇 u n t Technology, SMT) 小型被動元件(passive componen )1 3 0貼附在承載器1 1 0上，且位於晶片1 2 0之角落區域， 用以減少訊號在切換時所產生之雜訊串音干擾（c r 〇 s s talk)，並維持訊號傳輸品質。其中，被動元件1 3 0例如 為電感元件（inductor)或電容元件（capacitor)，而 被動元件1 3 0跨置於承載器1 1 0之電源接點1 1 6以及接地接 點1 1 4之間，且被動元件1 3 0之二接腳1 3 2 a、1 3 2 b分別連接 至電源接點1 1 6以及接地接點1 1 4。 然而，受限於導線接合之佈線空間，被動元件1 3 0所 在的位置通常是在承載器1 1 0之鄰近晶片1 2 0的角落區域， 或是遠離承載器1 1 0之晶片接合區1 1 2以及訊號接點1 1 8之 間的區域，藉以避免訊號導線1 3 8因接觸到被動元件1 3 0之續’ 接腳132a、132b而發生短路的現象。
11474twf.ptd 第8頁 M244576 五、創作說明（3) 【新型内容】 因此，本創作的目的就是在提供一種晶片封裝結構， 其中導線可以直接跨越於被動元件之上方，用以增加被動 元件之數目，並且不影響導線之佈設空間。 為達本創作之上述目的，本創作提出一種晶片封裝結 構，至少包括一承載器，具有一表面、一電源接點、一接 地接點以及一訊號接點，且表面具有一晶片接合區，而電 源接點、接地接點以及訊號接點均配置於表面，且電源接 點以及接地接點係位於晶片接合區之外圍，而訊號接點係 位於電源接點以及接地接點之較遠離晶片接合區的外側。 此外，一晶片配置於承載器之表面，而晶片具有一主動表 面以及對應之一背面，且晶片係以背面貼附至晶片接合 區，且晶片更具有多個接合墊，其配置於主動表面。另 外，至少一被動元件係跨置於承載器之電源接點以及接地 接點之間，且被動元件具有至少二接腳，其分別連接至電 源接點以及接地接點。再者，多個第一導線之兩端係分別 連接晶片之這些接合墊之一至其所對應之電源接點以及接 地接點，而至少一第二導線之兩端係分別連接晶片之這些 接合墊之另一以及訊號接點，且第二導線係跨越於被動元 件之上方。再者，一封膠係包覆晶片、被動元件、這些弟 一導線以及第二導線。 為達本創作之上述目的，本創作更提出一種晶片承載 結構，至少包括一承載器，其具有一表面、一電源接點、 一接地接點以及一訊號接點，且表面具有一晶片接合區，
11474twf.ptd 第9頁 M244576 五、創作說明（4) 而電源接點、該接地接點以及訊號接點均配置於表面，且 電源接點以及接地接點係位於晶片接合區之外圍，而訊號 接點係位於電源接點以及接地接點之較遠離晶片接合區的 外側。此外，至少一被動元件係跨置於承載器之電源接點 以及接地接點之間，而被動元件具有至少二接腳，其分別 連接至電源接點以及接地接點，且被動元件位於晶>{之接 合墊與相對應之訊號接點之間的區域上。 基於上述，本創作之晶片封裝結構乃是設計將被動元 件鄰近承載器之晶片接合區，並讓導線直接跨越於被動元 件之上方，但不會接觸到被動元件之接腳，故可相對增加 導線之佈設空間。 · 為讓本創作之上述和其他目的、特徵、和優點能更明φ 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 【實施方式】 請參考第3 A及3 B圖，其中第3 A圖繪示本創作一較佳實 施例之一種晶片封裝結構的俯視示意圖，而第3 B圖繪示第 3 A圖之晶片封裝結構的局部剖面圖。晶片封裝結構2 0 0主 要係由一承載器2 1 0 、一晶片2 2 0 、多個被動元件2 3 0 、多 個第一導線2 3 4、2 3 6 、多個第二導線2 3 8以及一封膠（未 繪示）所構成，其中承載器2 1 0例如為一基板，其表面具 有一晶片接合區2 1 2 ，而晶片2 2 0之背面2 2 2係貼附在晶片 接合區212上，且晶片220之主動表面224具有多個接合墊 2 2 6，其分別對應於承載器2 1 0之表面的多個接點，這些接
11474twf.ptd 第10頁 M244576 五、創作說明（5) 點例如為接地接點2 1 4 a、電源接點2 1 6 a以及訊號接點2 1 8 等。 如第3 A及3 B圖所示，在本實施例中，其中電源接點 2 1 6 a以及接地接點2 1 4 a例如分別由環繞於晶片接合區2 1 2 之外圍的一電源環2 1 6以及一接地環2 1 4的局部區域所形 成，以作為連接第一導線2 3 4、2 3 6或被動元件2 3 0之用 (如第3 B圖所示）。此外，訊號接點2 1 8係位於電源接點 2 1 6 a以及接地接點2 1 4 a之一側，而訊號接點2 1 8更相對遠 離晶片接合區2 1 2且位於電源接點2 1 6 a以及接地接點2 1 4 a 之外側，其中電源接點2 1 6 a、接地接點2 1 4 a、訊號接點 218以及晶片接合區212之所暴露的面積可藉由圖案化之一 銲罩層（未繪示）來加以定義。 另外，請參考第3A及3B圖，被動元件230跨置於電源 接點2 1 6 a以及接地接點2 1 4 a之間，且被動元件2 3 0具有至 少二接腳2 3 2 a、2 3 2 b，其利用表面黏著技術（S Μ T )而分 別銲接在電源接點2 1 6 a以及接地接點2 1 4 a之表面，用以減 少訊號在切換時所產生之雜訊串音干擾，並維持訊號傳輸 品質。其中，被動元件2 3 0例如為小型電感元件或電容元 件，而被動元件2 3 0配置於晶片2 2 0之接合墊2 2 6以及訊號 接點2 1 8之間的區域，且被動元件2 3 0鄰近於晶片接合區 2 1 2之一側，而不會影響第二導線2 3 8之佈設空間。因此， 第二導線238可直接跨越於被動元件230之上方，且利用第 二導線2 3 8之本身的弧形，而不會接觸到被動元件2 3 0之接 腳2 3 2 a，故可相對增加承載器2 1 0之空間利用性。再者，
11474twf.ptd 第11頁 M244576 五、創作說明（6) 在本實施例中，第一導線2 3 6亦可跨越於被動元件2 3 0之上 方，使得第一導線2 3 6之一端可銲接在電源接點2 1 6 a上， 而另一第一導線2 3 4之一端則可銲接於被動元件2 3 0之鄰側 的接地接點2 1 4 a上。 由上述之說明可知，本創作之晶片封裝結構係先跨置 至少一被動元件於承載器之電源接點以及接地接點之間， 而被動元件之二接腳分別連接電源接點以及接地接點，且 被動元件更位於鄰近晶片之位置，接著藉由第一導線之兩 端分別連接晶片之接合墊至其所對應之電源接點或接地接 點，並且藉由第二導蜂之兩端來連接晶片之接合墊以及承 載器最外側之訊號接點，同時第二導線將會跨越於被動元 件之上方。最後，完成導線接合製程之晶片與承載器，再 進行封膠製程以形成一封膠將晶片以及第一、第二導線加 以包覆，用以保護晶片以及第一、第二導線，如此即可完 成一晶片封裝結構。 綜上所述，本創作之晶片封裝結構具有下列優點： (1 )被動元件可放置於導線的下方，意即導線可直 接跨越於被動元件之上方，而不會接觸到被動元件之接 腳，且被動元件鄰近於晶片接合區之一側，故可增加被動 元件之數量，並且不影響導線之佈設空間，且相對增加承 載器之空間利用性。 (2 )位於導線下方之被動元件，其二接腳可分別銲 接在承載器之一電源接點以及一接地接點之表面，且相當 接近晶片的電源導線及接地導線之銲點，以達到減少訊號
11474twf.ptd 第12頁 M244576 五、創作說明（7) 在切換時所產生之雜訊串音干擾，並可提昇晶片封裝結構 的電氣特性。 雖然本創作已以一較佳實施例揭露如上，然其並非用 以限定本創作，任何熟習此技藝者，在不脫離本創作之精 神和範圍内，當可作些許之更動與潤飾，因此本創作之保 護範圍當視後附之申請專利範圍所界定者為準。
11474t.wf.ptd 第13頁 M244576 圖式簡單說明 第1圖繪示習知一種打線接合型態之晶片封裝結構的 局部剖面圖。 第2圖繪示第1圖之晶片封裝結構的俯視示意圖。 第3 A圖繪示本創作一較佳實施例之一種晶片封裝結構 的俯視示意圖。 第3 B圖繪示第3 A圖之晶片封裝結構的局部剖面圖。 【圖式標示說明】 1 0 0 :晶片封裝結構 1 1 0 :承載器 1 1 2 :晶片接合區 1 1 4 :接地接點 1 1 6 :電源接點 1 1 8 :訊號接點 120 :晶片 122 :晶片背面 1 2 4 ··主動表面 1 2 6 :接合墊 1 3 0 :被動元件 1 3 2 a、1 3 2 b :接腳 1 3 4、1 3 6、1 3 8 :導線 2 ◦ 0 :晶片封裝結構 2 1 0 :承載器 2 1 2 :晶片接合區 2 1 4 :接地環
11474twf.ptd 第14頁 M244576 圖式簡單說明 2 1 4 a :接地接點 2 1 6 :電源環 2 1 6 b :電源接點
2 18 訊 號 接 點 220 晶 片 222 晶 片 背 面 224 主 動 表 面 226 接 合 墊 230 被 動 元 件 2 3 2 a 、2 32b :接 腳 2 3 4、 ^ 23 6 :第一 導線 2 3 8 : :第 導 線 11474twf·ptd 第15頁

Claims (1)

  1. M244576 六、申請專利範圍 1 . 一種晶片封裝結構，至少包括： 一承載器，具有一表面、一電源接點、一接地接點以 及一訊號接點，且該表面具有一晶片接合區，而該電源接 點、該接地接點以及該訊號接點均配置於該表面，且該電 源接點以及該接地接點係位於鄰近該晶片接合區之外圍， 而該訊號接點係位於該電源接點以及該接地接點之較遠離 該晶片接合區的外側， 一晶片，配置於該承載器之該表面，而該晶片具有一 主動表面以及對應之一背面，且該晶片係以該背面貼附至 該晶片接合區，且該晶片更具有複數個接合墊，其配置於 該主動表面； 至少一被動元件，跨置於該承載器之該電源接點以及 該接地接點之間，該被動元件具有至少二接腳，其分別連 接至該電源接點以及該接地接點； 複數個第一導線，其兩端分別連接該晶片之該些接合 墊之一至其所對應之該電源接點以及該接地接點； 至少一第二導線，其兩端分別連接該晶片之該些接合 墊之另一以及該訊號接點，且該第二導線係跨越於該被動 元件之上方；以及 一封膠，包覆該晶片、該被動元件、該些第一導線以 及該第二導線。 2 .如申請專利範圍第1項所述之晶片封裝結構，其中 該些第一導線之至少一係跨越於該被動元件之上，且其餘 之該些第一導線則位於該被動元件之鄰側。
    1 1474twf. pt.d 第16頁 M244576 六、申請專利範圍 3 .如申請專利範圍第1項所述之晶片封裝結構，其中 該被動元件包括電感元件以及電容元件其中之一。 4 . 一種晶片承載結構，適用於打線接合型態之一晶片 的承載，該晶片具有至少一接合墊，該晶片承載結構至少 包括： 一承載器，具有一表面、一電源接點、一接地接點以 及一訊號接點，且該表面具有一晶片接合區，而該電源接 點、該接地接點以及該訊號接點均配置於該表面，且該電 源接點以及該接地接點係位於鄰近該晶片接合區之外圍， 而該訊號接點係位於該電源接點以及該接地接，點之較遠離 該晶片接合區的外側；以及 至少一被動元件，跨置於該承載器之該電源接點以及Φ 該接地接點之間，該被動元件具有至少二接腳，其分別連 接至該電源接點以及該接地接點，且該被動元件位於該晶 片之該接合墊與相對應之該訊號接點之間的區域上。 5 .如申請專利範圍第4項所述之晶片承載結構，其中 該被動元件包括電感元件以及電容元件其令之一。
    11474twf.ptd 苐17頁
TW092212987U 2003-07-16 2003-07-16 Chip package structure TWM244576U (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092212987U TWM244576U (en) 2003-07-16 2003-07-16 Chip package structure
US10/737,011 US20050012226A1 (en) 2003-07-16 2003-12-15 Chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092212987U TWM244576U (en) 2003-07-16 2003-07-16 Chip package structure

Publications (1)

Publication Number Publication Date
TWM244576U true TWM244576U (en) 2004-09-21

Family

ID=34061314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092212987U TWM244576U (en) 2003-07-16 2003-07-16 Chip package structure

Country Status (2)

Country Link
US (1) US20050012226A1 (zh)
TW (1) TWM244576U (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570868B2 (ja) * 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
TWI333689B (en) * 2007-02-13 2010-11-21 Advanced Semiconductor Eng Semiconductor package
US8922028B2 (en) * 2007-02-13 2014-12-30 Advanced Semiconductor Engineering, Inc. Semiconductor package
CN101620303B (zh) * 2008-06-30 2011-06-08 鸿富锦精密工业（深圳）有限公司 相机模组
TWI411863B (zh) * 2008-07-11 2013-10-11 Hon Hai Prec Ind Co Ltd 相機模組
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476486B1 (en) * 1997-10-30 2002-11-05 Agilent Technologies, Inc. Ball grid array package with supplemental electronic component
US6429536B1 (en) * 2000-07-12 2002-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device
US6518502B2 (en) * 2001-05-10 2003-02-11 Lamina Ceramics, In Ceramic multilayer circuit boards mounted on a patterned metal support substrate
TW522764B (en) * 2001-08-28 2003-03-01 Via Tech Inc Power layout structure on host bridge chip substrate and motherboard

Also Published As

Publication number Publication date
US20050012226A1 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
TW436997B (en) Ball grid array semiconductor package and method for making the same
US6841854B2 (en) Semiconductor device
JP2002110898A (ja) 半導体装置
TWI236112B (en) Chip package structure
TWI395316B (zh) 多晶片模組封裝件
JP2000223653A (ja) チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
US7157292B2 (en) Leadframe for a multi-chip package and method for manufacturing the same
JPH06302653A (ja) 半導体装置
US6242283B1 (en) Wafer level packaging process of semiconductor
TWM244576U (en) Chip package structure
JP3632024B2 (ja) チップパッケージ及びその製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
TW201208035A (en) Multi-chip stacked assembly with ground connection of EMI shielding
JP2000058579A (ja) 半導体装置およびその製造方法
KR100366114B1 (ko) 반도체장치와그의제조방법
KR20010059916A (ko) 멀티칩 모듈 반도체패키지
JP2004281486A (ja) 半導体パッケージ及び同パッケージを用いた半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
TWI382510B (zh) 使用獨立內引腳之半導體封裝構造
TW201247092A (en) Semiconductor package for improving ground connection of electromagnetic shielding layer
TWI234858B (en) Manufacturing process and structure of package substrate
TWI248184B (en) High frequency semiconductor device, method for fabricating the same and lead frame thereof
JP2002164496A (ja) 半導体装置およびその製造方法
JPH07273275A (ja) 半導体装置
TW202143402A (zh) 半導體封裝元件及其製造方法

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model