TWI848731B - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TWI848731B TWI848731B TW112120356A TW112120356A TWI848731B TW I848731 B TWI848731 B TW I848731B TW 112120356 A TW112120356 A TW 112120356A TW 112120356 A TW112120356 A TW 112120356A TW I848731 B TWI848731 B TW I848731B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit line
- layer
- region
- sub
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 217
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 140
- 239000000463 material Substances 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 430
- 230000009286 beneficial effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 12
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 8
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 5
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公開實施例涉及半導體技術領域，提供一種半導體結構及其製造方法，半導體結構包括：沿第一方向依次排布的位元線、電晶體結構和電容結構，電容結構沿第一方向延伸，且電晶體結構和電容結中均包括部分半導體層，半導體層沿所述第一方向延伸；位元線接觸層，位於半導體層遠離電容結構的端面，且位元線接觸層和半導體層包括相同的半導體材料，位元線覆蓋位元線接觸層遠離半導體層的端面，以及至少覆蓋位元線接觸層沿第一方向延伸的部分側壁。本公開實施例至少有利於降低電晶體結構與位元線之間的接觸電阻。
Description
本公開實施例涉及半導體技術領域，特別涉及一種半導體結構及其製造方法。
隨著動態記憶體的集成密度朝著更高的方向發展，在對動態記憶體陣列結構中電晶體的排布方式以及如何縮小動態記憶體陣列結構中單個功能裝置的尺寸進行研究的同時，也需要提高小尺寸的功能裝置的電學性能。
由於動態記憶體中的電晶體結構與位元線的接觸面積較小，且由於電晶體結構與位元線相接觸處的面接較小的緣故，不易對該部分接觸面進行改善，導致電晶體結構與位元線之間的接觸電阻較大。
本公開實施例提供一種半導體結構及其製造方法，至少有利於降低電晶體結構與位元線之間的接觸電阻。
根據本公開一些實施例，本公開實施例一方面提供一種半導體結構，包括：沿第一方向依次排布的位元線、電晶體結構和電容結構，所述電容結構沿所述第一方向延伸，且所述電晶體結構和所述電容結構中均包括部分半導體層，所述半導體層沿所述第一方向延伸；位元線接觸層，位於所述半導體層遠離所述電容結構的端面，且所述位元線接觸層和所述半導體層包括相同的半導體材料，所述位元線覆蓋所述位元線接觸層遠離所述半導體層的端面，以及至少覆蓋所述位元線接觸層沿所述第一方向延伸的部分側壁。
在一些實施例中，所述位元線具有至少一個朝向所述位元線內部凹陷的凹陷區。
在一些實施例中，所述位元線接觸層的材料為金屬半導體材料。
在一些實施例中，所述位元線包括依次堆疊的擴散阻擋層和導電層。
在一些實施例中，多個所述位元線、多個所述電晶體結構以及多個所述電容結構均沿第二方向排布，且所述位元線與所述電晶體結構一一對應，所述電晶體結構與所述電容結構一一對應，多個所述電晶體結構均包括部分閘極結構，所述閘極結構沿所述第二方向延伸，所述第一方向和所述第二方向相交。
在一些實施例中，所述電晶體結構包括沿第三方向間隔排布的多個子電晶體結構，所述電容結構包括沿所述第三方向間隔排布的多個子電容結構，所述半導體層包括沿所述第三方向上間隔排布的多個子半導體層，所述子電晶體結構與所述子電容結構一一對應，且所述子電晶體結構與相對應的所述子電容結構均包括部分所述子半導體層；並且，所述位元線沿所述第三方向延伸，所述位元線與同一所述電晶體結構中的多個所述子電晶體結構電連接，所述子電晶體結構與所述位元線接觸層一一對應。
在一些實施例中，沿所述第一方向上，所述位元線包括相對的第一側和第二側，所述第一側和所述第二側與不同的所述電晶體結構電連接。
在一些實施例中，沿所述第一方向上，所述子半導體層包括第一區、第二區以及第三區，所述第一區遠離所述第二區的端面與所述位元線接觸層相接觸；所述子電晶體結構包括所述第一區、所述第二區以及閘極結構，所述閘極結構環繞所述第二區沿所述第一方向延伸的側壁；所述子電容結構包括第三區和依次堆疊的子下電極層、電容介電層以及上電極層，所述子下電極層環繞所述第三區沿所述第一方向延伸的側壁。
在一些實施例中，沿第二方向上，不同所述電晶體結構中的部分所述子電晶體結構均包括同一閘極結構的部分區域，所述閘極結構沿第二方向延伸，且同一所述電晶體結構中的所述子電晶體結構的數量與所述閘極結構的數量相同，所述第一方向、所述第二方向和所述第三方向兩兩相交；所述半導體結構還包括：字線階梯結構，與所述多個所述閘極結構分別電連接。
在一些實施例中，所述字線階梯結構包括沿所述第三方向上間隔排布的多個臺階結構，所述臺階結構沿所述第二方向延伸，且多個所述臺階結構在所述第二方向上的長度不同，所述臺階結構與所述閘極結構一一對應。
根據本公開一些實施例，本公開實施例另一方面還提供一種半導體結構的製造方法，包括：形成沿第一方向排布的電晶體結構和電容結構，所述電容結構沿所述第一方向延伸，且所述電晶體結構和所述電容結中均包括部分半導體層，所述半導體層沿所述第一方向延伸；形成位元線接觸層，所述位元線接觸層位於所述半導體層遠離所述電容結構的端面，且所述位元線接觸層和所述半導體層包括相同的半導體材料；形成位元線，所述位元線覆蓋所述位元線接觸層遠離所述半導體層的端面，以及至少覆蓋所述位元線接觸層沿所述第一方向延伸的部分側壁。
在一些實施例中，形成所述電晶體結構和電容結構的步驟包括：沿第二方向上，形成多個間隔排布的所述電晶體結構和多個間隔排布的電容結構，且所述位元線與所述電晶體結構一一對應，所述電晶體結構與所述電容結構一一對應，多個所述電晶體結構均包括部分閘極結構，所述閘極結構沿所述第二方向延伸，所述第一方向和所述第二方向相交。
在一些實施例中，形成所述電晶體結構和電容結構的步驟還包括：沿第三方向上，形成多個間隔排布的子電晶體結構、多個間隔排布的子電容結構以及多個間隔排布的子半導體層，其中，至少部分沿所述第三方向排布的所述子電晶體結構構成所述電晶體結構，至少部分沿所述第三方向排布的所述子電容結構構成所述電容結構，至少部分沿所述第三方向排布的所述子半導體層構成所述半導體層。
在一些實施例中，形成所述子電晶體結構和所述子電容結構的步驟包括：提供基板；沿所述第三方向上，在所述基板上依次堆疊形成犧牲層和多個沿所述第三方向間隔排布的初始子半導體層，沿所述第一方向上，所述初始子半導體層包括位元線區、第一區、第二區以及第三區；蝕刻與所述第二區正對的所述犧牲層以露出所述第二區，以及形成閘極結構，所述閘極結構環繞所述第二區沿所述第一方向延伸的側壁；蝕刻與所述第三區正對的所述犧牲層以露出所述第三區，以及形成子下電極層，所述子下電極層環繞所述第三區沿所述第一方向延伸的側壁；在所述子下電極層沿所述第一方向延伸的側壁上依次堆疊形成電容介電層和上電極層；其中，所述第一區、所述第二區以及所述閘極結構構成所述子電晶體結構，所述第三區、所述子下電極層、所述電容介電層以及所述上電極層構成所述子電容結構。
在一些實施例中，形成所述位元線接觸層和所述位元線的步驟包括：蝕刻所述位元線區以及與所述位元線區正對的所述犧牲層，以形成第一凹槽和所述半導體層，且所述半導體層包括沿所述第三方向上間隔排布的多個所述子半導體層，沿所述第一方向上，所述子半導體層包括所述第一區、所述第二區以及所述第三區，所述第一凹槽露出所述第一區遠離所述第二區的端面；在所述第一區露出的端面上形成凸起層，所述凸起層位於所述第一凹槽中，且所述凸起層和所述子半導體層包括相同的半導體材料；對所述凸起層進行金屬化處理，以形成所述位元線接觸層；形成所述位元線，所述位元線填充滿剩餘所述第一凹槽。
在一些實施例中，形成所述凸起層的步驟包括：採用外延生成製程在所述第一區露出的端面上形成所述凸起層。
在一些實施例中，形成所述位元線接觸層和所述位元線的步驟包括：蝕刻所述位元線區以及與所述位元線區正對的所述犧牲層，以形成第一凹槽和所述半導體層，且所述半導體層包括沿所述第三方向上間隔排布的多個所述子半導體層，沿所述第一方向，所述子半導體層包括所述第一區、所述第二區以及所述第三區，所述第一凹槽露出所述第一區遠離所述第二區的端面；對所述第一凹槽露出的所述犧牲層進行蝕刻以形成第二凹槽，所述第二凹槽露出所述第一區沿所述第一方向延伸的部分側壁，且所述第一凹槽和所述第二凹槽連通；對所述第一凹槽和所述第二凹槽露出的所述第一區進行金屬化處理，以形成所述位元線接觸層，所述位元線接觸層至少位於所述第一凹槽中；形成所述位元線，所述位元線填充滿剩餘所述第一凹槽和剩餘所述第二凹槽。
在一些實施例中，形成所述位元線的步驟還包括：形成擴散阻擋層，所述擴散阻擋層保形覆蓋所述位元線接觸層露出的表面，且所述擴散阻擋層圍成第三凹槽，形成導電層，所述導電層填充滿所述第三凹槽。
本公開實施例提供的技術方案至少具有以下優點：
位元線、電晶體結構以及電容結構均沿第一方向排布，且電晶體結構和電容結構中均包括部分半導體層，以構建一種新的位元線、電晶體結構以及電容結構三者之間的排布方式。而且，位元線與半導體層遠離電容結構的端面之間具有位元線接觸層，可以理解的是，半導體層遠離電容結構的端面可以為電晶體結構中源區或汲區的端面，其中，位元線覆蓋位元線接觸層遠離半導體層的端面，且至少覆蓋位元線接觸層沿第一方向延伸的部分側壁，如此，有利於增大位元線接觸層和位元線之間的接觸面積，從而有利於降低位元線與位元線接觸層之間的接觸電阻，以進一步降低位元線與電晶體結構之間的接觸電阻，以提高半導體結構的電學性能。
此外，位元線接觸層和半導體層包括相同的半導體材料，有利於改善位元線接觸層和半導體層之間的界面態缺陷，以提高位元線接觸層和半導體層之間的接觸性能，從而有利於進一步降低位元線與電晶體結構之間的接觸電阻。
由先前技術可知，動態記憶體中電晶體結構與位元線之間的接觸電阻有待降低。
本公開實施提供一種半導體結構及其製造方法，半導體結構中，位元線、電晶體結構以及電容結構均沿第一方向排布，且電晶體結構和電容結構中均包括部分半導體層，以構建一種位元線、電晶體結構以及電容結構三者之間的新布局方式。而且，一方面，位元線與半導體層遠離電容結構的端面之間具有位元線接觸層，可以理解的是，半導體層遠離電容結構的端面可以為電晶體結構中源區或汲區的端面，其中，位元線覆蓋位元線接觸層遠離半導體層的端面且至少覆蓋位元線接觸層沿第一方向延伸的部分側壁，如此，有利於增大位元線接觸層和位元線之間的接觸面積，從而有利於降低位元線與位元線接觸層之間的接觸電阻，以進一步降低位元線與電晶體結構之間的接觸電阻；另一方面，位元線接觸層和半導體層包括相同的半導體材料，有利於改善位元線接觸層和半導體層之間的界面態缺陷，以提高位元線接觸層和半導體層之間的接觸性能，從而有利於進一步降低位元線與電晶體結構之間的接觸電阻。
下面將結合附圖對本公開的各實施例進行詳細的闡述。然而，本領域具有通常知識者可以理解，在本公開各實施例中，為了使讀者更好地理解本公開實施例而提出了許多技術細節。但是，即使沒有這些技術細節和基於以下各實施例的種種變化和修改，也可以實現本公開實施例所要求保護的技術方案。
本公開一實施例提供一種半導體結構，以下將結合附圖對本公開一實施例提供的半導體結構進行詳細說明。圖1為本公開一實施例提供的半導體結構的局部俯視示意圖；圖2為圖1所示的半導體結構沿第一截面方向AA1以及第二截面方向BB1的一種局部剖面示意圖；圖3為圖1所示的半導體結構沿第二截面方向BB1的另一種局部剖面示意圖；圖4為圖1所示的半導體結構沿第三截面方向CC1以及第四截面方向DD1的一種局部剖面示意圖；圖5為圖2和圖3所示的半導體結構中位元線的局部放大示意圖。
參考圖1至圖5，半導體結構包括：沿第一方向X依次排布的位元線100、電晶體結構101和電容結構102，電容結構102沿第一方向X延伸，且電晶體結構101和電容結構102中均包括部分半導體層103，半導體層103所第一方向X延伸；位元線接觸層104，位於半導體層103遠離電容結構102的端面，且位元線接觸層104和半導體層103包括相同的半導體材料，位元線100覆蓋位元線接觸層104遠離半導體層103的端面，以及至少覆蓋位元線接觸層104沿第一方向X延伸的部分側壁。
可以理解的是，半導體層103遠離電容結構102的端面可以為電晶體結構101中源區或汲區的端面，則位元線100覆蓋位元線接觸層104遠離半導體層103的端面，即位元線100覆蓋電晶體結構101中源區或汲區的端面。因而，位元線接觸層104位於半導體層103遠離電容結構102的端面，且位元線100覆蓋電晶體結構101中源區或汲區的端面以及至少覆蓋位元線接觸層104沿第一方向X延伸的部分側壁時，位元線100與位元線接觸層104的多個端面均有接觸，有利於增大位元線接觸層104和位元線100之間的接觸面積，從而有利於降低位元線100與位元線接觸層104之間的接觸電阻，以進一步降低位元線100與電晶體結構101之間的接觸電阻；此外，位元線接觸層104和半導體層103包括相同的半導體材料，有利於改善位元線接觸層104和半導體層103之間的界面態缺陷，以提高位元線接觸層104和半導體層103之間的接觸性能，從而有利於進一步降低位元線100與電晶體結構101之間的接觸電阻，因此，有利於提高半導體結構的電學性能。
在一些實施例中，半導體元素可以包括矽、碳、鍺、砷、鎵、銦中的至少一種。在一個例子中，位元線接觸層104與半導體層103中可以均包括矽元素。
而且，位元線100，電晶體結構101以及電容結構102均沿第一方向X排布，且電晶體結構101和電容結構102中均包括部分半導體層103。可以理解的是，電晶體結構101和電容結構102中共用半導體層103，電晶體結構101中的半導體層103與電容結構102中的半導體層103電連接，從而實現電晶體結構101與電容結構102的電連接，如此有利於構建一種位元線100、電晶體結構101以及電容結構102三者之間的新布局方式。
以下結合圖2、圖3和圖5對位元線100進行詳細說明。
在一些實施例中，參考圖2和圖5，位元線100可以具有至少一個朝向位元線100內部凹陷的凹陷區110。可見，凹陷區110用於容納至少部分位元線接觸層104，從而可以通過凹陷區110增加位元線100側壁的表面積，實現位元線100覆蓋電晶體結構101中源區或汲區的端面以及至少覆蓋位元線接觸層104沿第一方向X延伸的部分側壁，從而有利於增大位元線100與位元線接觸層104之間的接觸面積，以降低位元線100與位元線接觸層104之間的接觸電阻。
在一個例子中，繼續參考圖2和圖5，沿第一方向X上，位元線100具有相對的第一側150和第二側160，位於凹陷區110的第一側150圍成的凹槽的頂面可以與第一側150距離位元線100最遠的頂面齊平。
需要說明的是，圖2和圖5中以一條位元線100包括4個相互間隔的凹陷區110，且每一凹陷區110沿第一方向X上的兩側均向位元線100內部凹陷為示例，在實際應用中，對一條位元線100包括的相互間隔的凹陷區110的數量不做限制，且對單個凹陷區110而言，凹陷區110沿第一方向X上的兩側中可以僅一者向位元線100內部凹陷。
在另一些實施例中，參考圖3和圖5，在位元線100具有至少一個朝向位元線100內部凹陷的凹陷區110的基礎上，位元線100還可以具有至少一個朝向遠離位元線100內部的方向凸起的凸起區120，且位元線100具有參考面a，凸起區120的頂面與凹陷區110的底面位於參考面a在第一方向X上的兩側。可見，凹陷區110和凸起區120共同構成用於容納至少部分位元線接觸層104的凹槽，從而可以通過凹陷區110和凸起區120增加位元線100側壁的表面積，實現位元線100覆蓋電晶體結構101中源區或汲區的端面以及至少覆蓋位元線接觸層104沿第一方向X延伸的部分側壁，從而有利於增大位元線100與位元線接觸層104之間的接觸面積，以降低位元線100與位元線接觸層104之間的接觸電阻。
在一個例子中，繼續參考圖3和圖5，沿第一方向X上，位元線100具有相對的第一側150和第二側160，位於凹陷區110的第一側150圍成的凹槽的底面位於參考面a的一側，位於凸起區120的第二側160遠離位元線100內部的頂面位於參考面的另一側。
需要說明的是，圖3和圖5中以一條位元線100包括4個相互間隔的凹陷區110以及4個相互間隔的凸起區120，凹陷區110和凸起區120接觸連接，且每一凹陷區110沿第一方向X上的兩側均向位元線100內部凹陷，每一凸起區120沿第一方向X上的兩側均向遠離位元線100內部的方向凸起為示例，在實際應用中，對一條位元線100包括的相互間隔的凹陷區110的數量以及相互間隔的凸起區120的數量不做限制，且對單個凹陷區110而言，凹陷區110沿第一方向X上的兩側中可以僅一者向位元線100內部凹陷，對於單個凸起區120而言，凸起區120沿第一方向X上的兩側中可以僅一者向遠離位元線100內部的方向凸起。
在一些實施例中，位元線接觸層104的材料可以為金屬半導體材料。
可以理解的是，金屬半導體材料相較於未金屬化的半導體材料而言，具有相對較小的電阻率，因此，相較於半導體層103而言，位元線接觸層104的電阻率更小，從而有利於降低半導體層103與位元線接觸層104之間的接觸電阻，以及降低位元線接觸層104與位元線100之間的接觸電阻，以降低位元線100與半導體層103之間的接觸電阻，從而進一步改善半導體結構的電學性能。
在一些實施例中，以半導體元素為矽為例，金屬半導體材料可以包括矽化鈷、矽化鎳、矽化鉬、矽化鈦、矽化鎢、矽化鉭或者矽化鉑中的至少一種。
上述兩種實施例中，參考圖5，位元線100包括依次堆疊的擴散阻擋層130和導電層140。其中，擴散阻擋層130有利於阻擋導電層140中的導電材料向位元線接觸層104中的擴散，以保證位元線接觸層104良好的導電性能。在一個例子中，擴散阻擋層130的材料可以為氮化鈦，導電層140的材料可以為多晶矽、鎢或銅等導電材料中的至少一者。
在一些實施例中，參考圖1，多個位元線100、多個電晶體結構101以及多個電容結構102均沿第二方向Y排布，且位元線100與電晶體結構101一一對應，電晶體結構101與電容結構102一一對應，多個電晶體結構101均包括部分閘極結構111，閘極結構111沿第二方向Y延伸，第一方向X和第二方向Y相交。
可以理解的是，閘極結構111用於對電晶體結構101起控制作用，多個電晶體結構101均包括部分閘極結構111，則一閘極結構111可以控制沿第二方向Y排布的多個電晶體結構101，如此，有利於在提高半導體結構中電晶體結構101、位元線100和電容結構102的集成密度的同時，降低半導體結構中對多個裝置的控制複雜度。
需要說明的是，圖1至圖4中以半導體結構包括沿第二方向Y排布的5條位元線100為示例，實際應用中，對半導體結構包括的位元線100的數量不做限制，只需滿足位元線100的數量與電晶體結構101的數量相等即可。
在一些實施例中，參考圖1至圖4，電晶體結構101可以包括沿第三方向Z間隔排布的多個子電晶體結構121，電容結構102包括沿第三方向Z間隔排布的多個子電容結構112，半導體層103包括沿第三方向Z上間隔排布的多個子半導體層113，子電晶體結構121與子電容結構112一一對應，且子電晶體結構121與相對應的子電容結構112均包括部分子半導體層113；並且，位元線100沿第三方向Z延伸，位元線100與同一電晶體結構101中的多個子電晶體結構121電連接，子電晶體結構121與位元線接觸層104一一對應。
可以理解的是，沿第三方向Z可以布局多個子電晶體結構121以及多個子電容結構112，一個子電晶體結構121可以獨立作為一個電晶體單元，一個子電容結構112可以獨立作為一個電容單元，一個電晶體單元和一個電容單元可以構成一儲存單元，如此，有利於通過沿第三方向Z上堆疊子電晶體結構121和子電容結構112提高半導體結構中儲存單元的布局密度，從而提高半導體結構的集成密度。
需要說明的是，圖2至圖4中以一電晶體結構101中沿第三方向Z上堆疊的子電晶體結構121的數量為4個為示例，在實際應用中，對一電晶體結構101中沿第三方向Z上堆疊的子電晶體結構121的數量不做限制，可根據實際需求進行設計，只需滿足子電晶體結構121的數量、子電容結構112和子半導體層113三者的數量一致即可。
在一個例子中，一電晶體結構101中沿第三方向Z上堆疊的子電晶體結構121的數量可以為1個，則該子電晶體結構121即為電晶體結構101，一電容結構102中沿第三方向Z上堆疊的子電容結構112的數量為1個，則該子電容結構112即為電容結構102，一半導體層103中沿第三方向Z上堆疊的子半導體層113的數量為1個，則該子半導體層113即為半導體層103。
在一些實施例中，繼續參考圖2至圖4，沿第一方向X上，位元線100可以包括相對的第一側150和第二側160，第一側150和第二側160與不同的電晶體結構101電連接。如此，兩個電晶體結構101共用一位元線100，有利於在進一步提高半導體結構中電晶體結構101、位元線100和電容結構102的集成密度的同時，進一步降低半導體結構中對多個裝置的控制複雜度。
在一些實施例中，繼續參考圖2至圖4，沿第一方向X上，子半導體層113包括第一區123、第二區133以及第三區143，第一區123遠離第二區133的端面與位元線接觸層104相接觸；子電晶體結構121包括第一區123、第二區133以及閘極結構111，閘極結構111環繞第二區133沿第一方向X延伸的側壁；子電容結構112包括第三區143和依次堆疊的子下電極層122、電容介電層132以及上電極層142，子下電極層122環繞第三區143沿第一方向X延伸的側壁。
在一些實施例中，參考圖2和圖3，閘極結構111可以包括閘介質層131和閘導電層141，其中，閘介質層131環繞第二區133沿第一方向X延伸的側壁，閘導電層141環繞閘介質層131遠離第二區133且沿第一方向X延伸的側壁，且閘導電層141沿第二方向Y延伸，使得一閘導電層141與沿第二方向Y間隔排布的多個子電晶體結構121中的閘介質層131接觸連接。可以理解的是，閘導電層141的材料可以為氮化鈦、鎢或者銀等導電材料中的至少一者，閘介質層131的材料可以為氧化矽、氮化矽或氮氧化矽等絕緣材料中的至少一者。
在一些實施例中，繼續參考圖2和圖3，電晶體結構101中的半導體層103沿第一方向X上依次包括：第一區123、第二區133以及第四區153，其中，第一區123可以為電晶體結構101中源極或汲極中的一者，第四區153可以是源極或汲極中的另一者，第二區133可以作為通道區，第四區153與第三區143接觸連接，以實現子電晶體結構121與子電容結構112之間的電連接。
在一些實施例中，子電容結構112中的下電極層包括第三區143和子下電極層122，其中，子下電極層122環繞第三區143沿第一方向X延伸的至少部分側壁；電容介電層132環繞子下電極層122遠離第三區143且沿第一方向X延伸的側壁；上電極層142環繞子電容介電層132遠離子下電極層122且沿第一方向X延伸的側壁。
在一些實施例中，上電極層142可以包括依次堆疊的擴散阻擋層（圖中未示出）和子上電極層（圖中未示出），其中，擴散阻擋層環繞電容介電層132遠離子下電極層122且沿第一方向X延伸的側壁；子上電極層環繞擴散阻擋層遠離電容介電層132且沿第一方向X延伸的側壁，擴散阻擋層有利於阻擋子上電極層中的導電材料向電容介電層132中的擴散，以保證電容介電層132良好的絕緣性能以及保證子上電極層良好的導電性能。在一個例子中，擴散阻擋層的材料可以為氮化鈦，子上電極層的材料和子下電極層122的材料均可以多晶矽、氮化鈦或鎢等導電材料中的至少一者，電容介電層132的材料可以為鈦酸鍶、氧化鉿、氧化鉻或者氧化鋯等高介電常數的介電材料。
在一些實施例中，參考圖1和圖4，沿第二方向Y上，不同電晶體結構101中的部分子電晶體結構121均包括同一閘極結構111的部分區域，閘極結構111沿第二方向Y延伸，且同一電晶體結構101中的子電晶體結構121的數量與閘極結構111的數量相同，第一方向X、第二方向Y和第三方向Z兩兩相交；半導體結構還可以包括：字線階梯結構105，與多個閘極結構111分別電連接。
可以理解的是，位於同層的沿第二方向Y間隔排布的多個子電晶體結構121中的第二區133均與同一閘極結構111接觸連接，同一電晶體結構101中位於不同層的子電晶體結構121中的第二區133與不同的閘極結構111接觸連接。如此，字線階梯結構105與多個閘極結構111分別電連接。有利於通過字線階梯結構105對不同的閘極結構111實現獨立控制。
在一個例子中，第一方向X、第二方向Y和第三方向Z可以兩兩相互垂直。
在一些實施例中，繼續參考圖1和圖4，字線階梯結構105可以包括沿第三方向Z上間隔排布的多個臺階結構115，臺階結構115沿第二方向Y延伸，且多個臺階結構115在第二方向Y上的長度不同，臺階結構115與閘極結構111一一對應。
其中，閘極結構111與臺階結構115一一對應連接，且多個臺階結構115在第二方向Y上的長度不同，如此，可以通過不同的臺階結構115對不同的閘極結構111進行控制，以實現同一電晶體結構101中不同子電晶體結構121之間的獨立性。
需要說明的是，圖2至圖4中以閘極結構111沿第二方向Y延伸為示例，在實際應用中，可以根據實際需求設計閘極結構111的延伸方向。
在一些實施例中，參考圖2至圖4，半導體結構還可以包括：基板170，沿第三方向Z上位於位元線100、電晶體結構101、電容結構102以及字線階梯結構105的正下方，用於作為位元線100、電晶體結構101、電容結構102以及字線階梯結構105的支撑底座。
在一些實施例中，沿子電晶體結構121指向基板170的方向上，多個臺階結構115在第二方向Y上的長度可以依次增大。
在其他實施例中，臺階結構115可以沿第一方向X延伸，且多個臺階結構115在第一方向X上的長度不同，如此，字線階梯結構105的延伸方向和電容結構102的延伸方向均為第一方向X。一般情况下，對電容量大的電容結構102的需求增加，使得電容結構102在第一方向X上會占用較大的布局長度，因而半導體結構在第一方向X上的布局長度一般由電容結構102在第一方向X上的布局長度決定，因此，字線階梯結構105沿第一方向X延伸有利於增加字線階梯結構105與電容結構102的正對區域，以在降低字線階梯結構105在第二方向Y上的布局寬度的同時，使字線階梯結構105沿第一方向X上儘量多布局，從而有利於在不增加半導體結構在第一方向X上的布局長度的同時，通過降低字線階梯結構105在第二方向Y上的布局長度，以降低半導體結構在第二方向Y上的布局長度，實現對布局空間的合理利用和降低半導體結構總的布局面積，以在一定的布局面積下可以集成更多的電晶體結構101、電容結構102以及字線階梯結構105，從而提高半導體結構的集成密度。
在一些實施例中，參考圖4，臺階結構115可以包括支撑層163、介電層125以及電連接層135，其中，支撑層163和半導體層103可以為一體成型結構，介電層125和閘介質層131可以為一體成型結構，電連接層135和閘導電層141可以為一體成型結構，且電連接層135與閘導電層141接觸連接。
在其他實施例中，臺階結構可以僅包括電連接層，電連接層與閘導電層接觸連接。
在一些實施例中，參考圖2至圖4，半導體結構還可以包括：第一介質層116、第二介質層126和第三介質層136。其中，第一介質層116和第二介質層126共同覆蓋第一區123沿第一方向X延伸的側壁，以實現位元線100與子電晶體結構121之間的電隔離；第一介質層116和第二介質層126還共同覆蓋第四區153沿第一方向X延伸的側壁，以實現子電晶體結構121與子電容結構112之間的電隔離；第一介質層116還位於相鄰的子電晶體結構121之間，以實現相鄰子電晶體結構121之間的電隔離，第一介質層116還位於相鄰的臺階結構115之間，以實現相鄰臺階結構115之間的電隔離，第一介質層116還位於位元線100與基板170之間，以實現為位元線100與基板170之間的電隔離，第二介質層126還可以位於第一介質層116遠離基板170的一側以及第三介質層136遠離基板170的一側；第三介質層136位於相鄰的子電容結構112之間，以實現相鄰子電容結構112之間的電隔離。
需要說明的是，本公開一實施例對第一介質層116、第二介質層126和第三介質層136是單層結構還是疊層結構不做限制，實際應用中，可根據實際需求設定。
在一些實施例中，第一介質層116、第二介質層126和第三介質層136的材料均可以包括氧化矽、氮化矽或氮氧化矽等絕緣材料中的至少一者。在一個例子中，第一介質層116的材料可以為氧化矽，第二介質層126的材料可以為氮化矽，第三介質層136的材料可以為氮氧化矽。
綜上所述，位元線100與位元線接觸層104的多個端面均有接觸，有利於增大位元線接觸層104和位元線100之間的接觸面積，從而有利於降低位元線100與位元線接觸層104之間的接觸電阻，以進一步降低位元線100與電晶體結構101之間的接觸電阻；此外，位元線接觸層104和半導體層103包括相同的半導體材料，有利於改善位元線接觸層104和半導體層103之間的界面態缺陷，以提高位元線接觸層104和半導體層103之間的接觸性能，從而有利於進一步降低位元線100與電晶體結構101之間的接觸電阻，因此，有利於提高半導體結構的電學性能。
本公開另一實施例還提供一種半導體結構的製造方法，用於製備前述實施例提供的半導體結構。以下將結合圖1至圖11對本公開另一實施例提供的半導體結構的製造方法進行詳細說明。圖6至圖11為本公開另一實施例提供的半導體結構的製造方法各步驟對應的局部剖面示意圖。需要說明的是，與前述實施例相同或相應的部分在此不再贅述。
參考圖6至圖11，半導體結構的製造方法包括：形成沿第一方向X排布的電晶體結構101和電容結構102，電容結構102沿第一方向X延伸，且電晶體結構101和電容結構102中均包括部分半導體層103，半導體層103沿第一方向X延伸；形成位元線接觸層104，位元線接觸層104位於半導體層103遠離電容結構102的端面，且位元線接觸層104和半導體層103包括相同的半導體材料；形成位元線100，位元線100覆蓋位元線接觸層104遠離半導體層103的端面，以及至少覆蓋位元線接觸層104沿第一方向X延伸的部分側壁。
在一些實施例中，參考圖1，形成電晶體結構101和電容結構102的步驟可以包括：沿第二方向Y上，形成多個間隔排布的電晶體結構101和多個間隔排布的電容結構102，且位元線100與電晶體結構101一一對應，電晶體結構101與電容結構102一一對應，多個電晶體結構101均包括部分閘極結構111，閘極結構111沿第二方向Y延伸，第一方向X和第二方向Y相交。
在一些實施例中，參考圖6和圖7，形成電晶體結構101和電容結構102的步驟還可以包括：沿第三方向Z上，形成多個間隔排布的子電晶體結構121、多個間隔排布的子電容結構112以及多個間隔排布的子半導體層113，其中，至少部分沿第三方向Z排布的子電晶體結構121構成電晶體結構101，至少部分沿第三方向Z排布的子電容結構112構成電容結構102，至少部分沿第三方向Z排布的子半導體層113構成半導體層103。
如此，有利於形成沿第二方向X和/或第三方向Y間隔排布的子電晶體結構121、子電容結構112和子半導體層113，以提高半導體結構中電晶體結構101、位元線100和電容結構102的集成密度。
在一些實施例中，繼續參考圖6和圖7，形成子電晶體結構121和子電容結構112可以包括如下步驟：提供基板170；沿第三方向Z上，在基板170上形成犧牲層106和多個沿第三方向Z上間隔排布的初始子半導體層173，沿第一方向X上，初始子半導體層173包括位元線區183、第一區123、第二區133以及第三區143；蝕刻與第二區133正對的犧牲層106以露出第二區133，以及形成閘極結構111，閘極結構111環繞第二區133沿第一方向X延伸的側壁；蝕刻與第三區143正對的犧牲層106以露出第三區143，以及形成子下電極層122，子下電極層122環繞第三區143沿第一方向X延伸的側壁；在子下電極層122沿第一方向X延伸的側壁上依次堆疊形成電容介電層132和上電極層142；其中，第一區123、第二區133以及閘極結構111構成子電晶體結構121第三區143、子下電極層122、電容介電層132以及上電極層142構成子電容結構112。
需要說明的是，本公開另一實施例對子電晶體結構121和子電容結構112的具體形成方法以及形成順序不做限制。此外，在形成子電晶體結構121和子電容結構112之後，部分第一介質層116、部分第二介質層126以及第三介質層136已經形成，與位元線區183正對的犧牲層106後續經過蝕刻剩餘的部分也構成第一介質層116和第二介質層126，關於第一介質層116、第二介質層126以及第三介質層136的具體描述請參考前述實施例，在此不再贅述。此外，關於子電晶體結構121和子電容結構112的具體描述也請參考前述實施例，在此不再贅述。
可以理解的是，與第二區133正對的犧牲層106指的是：犧牲層106在基板170上的正投影與第二區133在基板170上的正投影重合的那部分犧牲層106。與第三區143正對的犧牲層106指的是：犧牲層106在基板170上的正投影與第三區143在基板170上的正投影重合的那部分犧牲層106。
在一些實施例中，結合參考圖1和圖7，沿第二方向Y上，不同電晶體結構101中的部分子電晶體結構121均可以包括同一閘極結構111的部分區域，閘極結構111沿第二方向Y延伸，且同一電晶體結構101中的子電晶體結構121的數量與閘極結構111的數量相同，第一方向X、第二方向Y和第三方向Z兩兩相交；製造方法還可以包括：形成字線階梯結構105，字線階梯結構105與多個閘極結構111分別電連接。
需要說明的是，本公開另一實施例對字線階梯結構105的具體形成方法不做限制。此外，關於字線階梯結構105的具體描述請參考前述實施例，在此不再贅述。
以下通過兩個具體的實施例對如何形成位元線100和位元線接觸層104進行詳細說明。
在一些實施例中，形成位元線接觸層104和位元線100可以包括如下步驟：
結合參考圖6和圖8，蝕刻位元線區183以及與位元線區183正對的犧牲層106，以形成第一凹槽107和半導體層103（參考圖1），且半導體層103包括沿第三方向Z上間隔排布的多個子半導體層113，沿第一方向X上，子半導體層113包括第一區123、第二區133以及第三區143，第一凹槽107露出第一區123遠離第二區133的端面。
可以理解的是，與位元線區183正對的犧牲層106指的是：犧牲層106在基板170上的正投影與位元線區183在基板170上的正投影重合的那部分犧牲層106。第一凹槽107用於後續形成位元線接觸層104和位元線100。
參考圖9，在第一區123露出的端面上形成凸起層114，凸起層114位於第一凹槽107中，且凸起層114和子半導體層113包括相同的半導體材料。在一個例子中，凸起層114的材料和子半導體層113的材料均包括矽材料。
在一些實施例中，形成凸起層114的步驟可以包括：採用外延生成製程在第一區123露出的端面上形成凸起層114。
可以理解的是，採用外延生長製程有利於提升凸起層114和第一區123之間的連續性，減少因晶格特性不同或者晶格錯位導致的接觸缺陷，減小因接觸缺陷導致的接觸電阻，提升載流子的傳輸能力和移動速度，進而提高凸起層114和第一區123之間的導電性能，便於後續提高基於凸起層114形成的位元線接觸層104與第一區123之間的導電性能，以及降低半導體結構運行過程中的發熱。
結合參考圖9和圖2，對凸起層114進行金屬化處理，以形成位元線接觸層104。
在一些實施例中，對凸起層114進行金屬化處理的步驟可以包括：在第一凹槽107曝露出的凸起層114表面形成金屬層（圖中未示出），金屬層為後續形成位元線接觸層104提供金屬元素，金屬層還位於剩餘第一凹槽107的表面；進行退火處理，以將凸起層114轉化為位元線接觸層104；在形成位元線接觸層104之後，去除剩餘的金屬層。其中，金屬層的材料可以包括鈷、鎳、鉬、鈦、鎢、鉭或者鉑中的至少一種。
需要說明的是，圖2中以僅凸起層114轉化為位元線接觸層104為示例。在一些實施例中，除了凸起層114轉化為位元線接觸層104之外，與凸起層114接觸連接的第二區133的部分區域也可以被轉化成位元線接觸層104的一部分；或者，在另一些實施例中，僅部分凸起層114被轉化為位元線接觸層104。
可以理解的是，由於凸起層114遠離第一區123的端面以及凸起層114的至少部分側壁均曝露在第一凹槽107中，如此，有利於增大凸起層114被金屬化處理的表面積，從而有利於增大金屬化處理過程中金屬元素向凸起層114以及第一區123中擴散的擴散路徑，提高金屬化處理的效果，有利於提高最終的位元線接觸層104自身的導電性。此外，形成的位元線接觸層104至少部分位於第一凹槽107中，後續在剩餘第一凹槽107中形成位元線100時，有利於使得位元線100覆蓋位元線接觸層104遠離第一區123的端面且至少覆蓋位元線接觸層104沿第一方向X延伸的部分側壁，如此，有利於增大位元線接觸層104和位元線100之間的接觸面積，從而有利於降低位元線100與位元線接觸層104之間的接觸電阻，以進一步降低位元線100與電晶體結構101之間的接觸電阻。
結合參考圖9和圖2，形成位元線100，位元線100填充滿剩餘第一凹槽107。
在另一些實施例中，形成位元線接觸層104和位元線100可以包括如下步驟：
結合參考圖6和圖8，蝕刻位元線區183以及與位元線區183正對的犧牲層106，以形成第一凹槽107和半導體層103（參考圖1），且半導體層103包括沿第三方向Z上間隔排布的多個子半導體層113，沿第一方向X上，子半導體層113包括第一區123、第二區133以及第三區143，第一凹槽107露出第一區123遠離第二區133的端面。
可以理解的是，與位元線區183正對的犧牲層106指的是：犧牲層106在基板170上的正投影與位元線區183在基板170上的正投影重合的那部分犧牲層106。第一凹槽107用於後續形成位元線接觸層104和位元線100。
結合參考圖8和圖10，對第一凹槽107露出的犧牲層106進行蝕刻以形成第二凹槽117，第二凹槽117露出第一區123沿第一方向X延伸的部分側壁，且第一凹槽107和第二凹槽117連通。
如此，有利於通過第一凹槽107和第二凹槽117兩者露出第一區123遠離第二區133的端面以及第一區123沿第一方向X延伸的部分側壁，以提高後續第一區123能夠被金屬化處理的表面積，從而有利於增大金屬化處理過程中金屬元素向第一區123中擴散的擴散路徑，提高金屬化處理的效果，有利於提高最終的位元線接觸層104自身的導電性。
參考圖11，對第一凹槽107和第二凹槽117露出的第一區123進行金屬化處理，以形成位元線接觸層104，位元線接觸層104至少位於第一凹槽107中。
在一些實施例中，對第一區123進行金屬化處理的步驟可以包括：在第一凹槽107和第二凹槽117露出的第一區123表面形成金屬層（圖中未示出），金屬層為後續形成位元線接觸層104提供金屬元素，金屬層還位於剩餘第一凹槽107和剩餘第二凹槽117的表面；進行退火處理，以將部分第一區123轉化為位元線接觸層104；在形成位元線接觸層104之後，去除剩餘的金屬層。其中，金屬層的材料可以包括鈷、鎳、鉬、鈦、鎢、鉭或者鉑中的至少一種。
需要說明的是，圖3中以僅將第一凹槽107和第二凹槽117共同露出的第一區123轉化為位元線接觸層104為示例。在一些實施例中，除了將第一凹槽107和第二凹槽117共同露出的第一區123轉化為位元線接觸層104之外，第二凹槽117未露出的第二區133的部分區域也可以被轉化成位元線接觸層104的一部分；或者，在另一些實施例中，僅將第一凹槽107和第二凹槽117共同露出的第一區123的部分區域轉化為位元線接觸層104。
此外，形成的位元線接觸層104至少部分位於第一凹槽107中，後續在剩餘第一凹槽107和剩餘第二凹槽117中形成位元線100時，有利於使得位元線100覆蓋位元線接觸層104遠離第一區123的端面且至少覆蓋位元線接觸層104沿第一方向X延伸的部分側壁，如此，有利於增大位元線接觸層104和位元線100之間的接觸面積，從而有利於降低位元線100與位元線接觸層104之間的接觸電阻，以進一步降低位元線100與電晶體結構101之間的接觸電阻。
結合參考圖11和圖3，形成位元線100，位元線100填充滿剩餘第一凹槽107和剩餘第二凹槽117。
上述兩種實施例中，參考圖2和圖3，形成位元線100的步驟還可以包括：形成擴散阻擋層130，擴散阻擋層130保形覆蓋位元線接觸層104露出的表面，且擴散阻擋層130圍成第三凹槽；形成導電層140，導電層140填充滿第三凹槽。其中，擴散阻擋層130有利於阻擋導電層140中的導電材料向位元線接觸層104中的擴散，以保證位元線接觸層104良好的導電性能。
在一些實施例中，參考圖2，擴散阻擋層130保形覆蓋第一凹槽107露出的位元線接觸層104的表面以及剩餘第一凹槽107的表面；在另一些實施例中，參考圖3，擴散阻擋層130保形覆蓋第一凹槽107和第二凹槽117共同露出的位元線接觸層104的表面以及剩餘第一凹槽107和剩餘第二凹槽117的表面。
綜上所述，利用本公開另一實施例提高的製造方法形成的半導體結構中，位元線100與位元線接觸層104的多個端面均有接觸，有利於增大位元線接觸層104和位元線100之間的接觸面積，從而有利於降低位元線100與位元線接觸層104之間的接觸電阻，以進一步降低位元線100與電晶體結構101之間的接觸電阻；此外，位元線接觸層104和半導體層103包括相同的半導體材料，有利於改善位元線接觸層104和半導體層103之間的界面態缺陷，以提高位元線接觸層104和半導體層103之間的接觸性能，從而有利於進一步降低位元線100與電晶體結構101之間的接觸電阻，因此，有利於提高半導體結構的電學性能。
本領域具有通常知識者可以理解，上述各實施方式是實現本公開的具體實施例，而在實際應用中，可以在形式上和細節上對其作各種改變，而不偏離本公開實施例的精神和範圍。任何本領域具有通常知識者，在不脫離本公開實施例的精神和範圍內，均可作各自更動與修改，因此本公開實施例的保護範圍應當以申請專利範圍限定的範圍為準。
100:位元線
101:電晶體結構
102:電容結構
103:半導體層
104:位元線接觸層
105:字線階梯結構
106:犧牲層
107:第一凹槽
110:凹陷區
111:閘極結構
112:子電容結構
113:子半導體層
114:凸起層
115:臺階結構
116:第一介質層
117:第二凹槽
120:凸起區
121:子電晶體結構
122:子下電極層
123:第一區
125:介電層
126:第二介質層
130:擴散阻擋層
131:閘介質層
132:子電容介電層
133:第二區
135:電連接層
136:第三介質層
140:導電層
141:閘導電層
142:上電極層
143:第三區
150:第一側
153:第四區
160:第二側
163:支撑層
170:基板
173:子半導體層
183:位元線區
a:參考面
AA1:第一截面方向
BB1:第二截面方向
CC1:第三截面方向
DD1:第四截面方向
X:第一方向
Y:第二方向
Z:第三方向
一個或多個實施例通過與之對應的附圖中的圖片進行示例性說明，這些示例性說明並不構成對實施例的限定，附圖中具有相同參考數字符號的元件表示為類似的元件，除非有特別申明，附圖中的圖不構成比例限制；為了更清楚地說明本公開實施例或傳統技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本公開的一些實施例，對於本領域具有通常知識者來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1為本公開一實施例提供的半導體結構的局部俯視示意圖；
圖2為圖1所示的半導體結構沿第一截面方向AA1以及第二截面方向BB1的一種局部剖面示意圖；
圖3為圖1所示的半導體結構沿第二截面方向BB1的另一種局部剖面示意圖；
圖4為圖1所示的半導體結構沿第三截面方向CC1以及第四截面方向DD1的一種局部剖面示意圖；
圖5為圖2和圖3所示的半導體結構中位元線的局部放大示意圖；
圖6至圖11為本公開另一實施例提供的半導體結構的製造方法之各步驟對應的局部剖面示意圖。
100:位元線
110:凹陷區
120:凸起區
130:擴散阻擋層
140:導電層
a:參考面
Claims (7)
- 一種半導體結構，其特徵在於，包括：沿第一方向依次排布的位元線、電晶體結構和電容結構，所述電容結構沿所述第一方向延伸，且所述電晶體結構和所述電容結構中均包括部分半導體層，所述半導體層沿所述第一方向延伸；位元線接觸層，位於所述半導體層遠離所述電容結構的端面，且所述位元線接觸層和所述半導體層包括相同的半導體材料，所述位元線覆蓋所述位元線接觸層遠離所述半導體層的端面，以及至少覆蓋所述位元線接觸層沿所述第一方向延伸的部分側壁；所述位元線具有至少一個朝向所述位元線內部凹陷的凹陷區，其中，所述位元線接觸層的材料為金屬半導體材料，其中，所述位元線包括依次堆疊的擴散阻擋層和導電層。
- 如請求項1所述的半導體結構，其特徵在於，所述電晶體結構包括沿第三方向間隔排布的多個子電晶體結構，所述電容結構包括沿所述第三方向間隔排布的多個子電容結構，所述半導體層包括沿所述第三方向上間隔排布的多個子半導體層，所述子電晶體結構與所述子電容結構一一對應，且所述子電晶體結構與相對應的所述子電容結構均包括部分所述子半導體層；並且，所述位元線沿所述第三方向延伸，所述位元線與同一所述電晶體結構中的多個所述子電晶體結構電連接，所述子電晶體結構與所述位元線接觸層一一對應。
- 如請求項2所述的半導體結構，其特徵在於，沿所述第一方向上，所述位元線包括相對的第一側和第二側，所述第一側和所述第二側與不同的所述電晶體結構電連接，和/或沿所述第一方向上，所述子半導體層包括第一區、第二區以及第三區，所述第一區遠離所述第二區的端面與所述位元線接觸層相接觸；所述子電晶體結構包括所述第一區、所述第二區以及閘極結構，所述閘極結構環繞所述第二區沿所述第一方向延伸的側壁；所述子電容結構包括所述第三區和依次堆疊的子下電極層、電容介電層以及上電極層，所述子下電極層環繞所述第三區沿所述第一方向延伸的側壁。
- 如請求項2所述的半導體結構，其特徵在於，沿第二方向上，不同所述電晶體結構中的部分所述子電晶體結構均包括同一閘極結構的部分區域，所述閘極結構沿所述第二方向延伸，且同一所述電晶體結構中的所述子電晶體結構的數量與所述閘極結構的數量相同，所述第一方向、所述第二方向和所述第三方向兩兩相交；所述半導體結構還包括：字線階梯結構，與所述多個所述閘極結構分別電連接，其中，所述字線階梯結構包括沿所述第三方向上間隔排布的多個臺階結構，所述臺階結構沿所述第二方向延伸，且多個所述臺階結構在所述第二方向上的長度不同，所述臺階結構與所述閘極結構一一對應。
- 一種半導體結構的製造方法，其特徵在於，包括： 形成沿第一方向排布的電晶體結構和電容結構，所述電容結構沿所述第一方向延伸，且所述電晶體結構和所述電容結中均包括部分半導體層，所述半導體層沿所述第一方向延伸；形成位元線接觸層，所述位元線接觸層位於所述半導體層遠離所述電容結構的端面，且所述位元線接觸層和所述半導體層包括相同的半導體材料；形成位元線，所述位元線覆蓋所述位元線接觸層遠離所述半導體層的端面，以及至少覆蓋所述位元線接觸層沿所述第一方向延伸的部分側壁；形成所述電晶體結構和所述電容結構的步驟包括：沿第二方向上，形成多個間隔排布的所述電晶體結構和多個間隔排布的所述電容結構，且所述位元線與所述電晶體結構一一對應，所述電晶體結構與所述電容結構一一對應，多個所述電晶體結構均包括部分閘極結構，所述閘極結構沿所述第二方向延伸，所述第一方向和所述第二方向相交，其中，形成所述電晶體結構和所述電容結構的步驟還包括：沿第三方向上，形成多個間隔排布的子電晶體結構、多個間隔排布的子電容結構以及多個間隔排布的子半導體層，其中，至少部分沿所述第三方向排布的所述子電晶體結構構成所述電晶體結構，至少部分沿所述第三方向排布的所述子電容結構構成所述電容結構，至少部分沿所述第三方向排布的所述子半導體層構成所述半導體層；形成所述子電晶體結構和所述子電容結構的步驟包括：提供基板；沿所述第三方向上，在所述基板上依次堆疊形成犧牲層和多個沿所述第三方向間隔排布的初始子半導體層，沿所述第一方向 上，所述初始子半導體層包括位元線區、第一區、第二區以及第三區；蝕刻與所述第二區正對的所述犧牲層以露出所述第二區，以及形成閘極結構，所述閘極結構環繞所述第二區沿所述第一方向延伸的側壁；蝕刻與所述第三區正對的所述犧牲層以露出所述第三區，以及形成子下電極層，所述子下電極層環繞所述第三區沿所述第一方向延伸的側壁；在所述子下電極層沿所述第一方向延伸的側壁上依次堆疊形成電容介電層和上電極層；其中，所述第一區、所述第二區以及所述閘極結構構成所述子電晶體結構，所述第三區、所述子下電極層、所述電容介電層以及所述上電極層構成所述子電容結構。
- 如請求項5所述的製造方法，其特徵在於，形成所述位元線接觸層和所述位元線的步驟包括：蝕刻所述位元線區以及與所述位元線區正對的所述犧牲層，以形成第一凹槽和所述半導體層，且所述半導體層包括沿所述第三方向上間隔排布的多個所述子半導體層，沿所述第一方向上，所述子半導體層包括所述第一區、所述第二區以及所述第三區，所述第一凹槽露出所述第一區遠離所述第二區的端面；在所述第一區露出的端面上形成凸起層，所述凸起層位於所述第一凹槽中，且所述凸起層和所述子半導體層包括相同的半導體材料；對所述凸起層進行金屬化處理，以形成所述位元線接觸層；形成所述位元線，所述位元線填充滿剩餘所述第一凹槽， 其中，形成所述凸起層的步驟包括：採用外延生成製程在所述第一區露出的端面上形成所述凸起層。
- 如請求項5所述的製造方法，其特徵在於，形成所述位元線接觸層和所述位元線的步驟包括：蝕刻所述位元線區以及與所述位元線區正對的所述犧牲層，以形成第一凹槽和所述半導體層，且所述半導體層包括沿所述第三方向上間隔排布的多個所述子半導體層，沿所述第一方向，所述子半導體層包括所述第一區、所述第二區以及所述第三區，所述第一凹槽露出所述第一區遠離所述第二區的端面；對所述第一凹槽露出的所述犧牲層進行蝕刻以形成第二凹槽，所述第二凹槽露出所述第一區沿所述第一方向延伸的部分側壁，且所述第一凹槽和所述第二凹槽連通；對所述第一凹槽和所述第二凹槽露出的所述第一區進行金屬化處理，以形成所述位元線接觸層，所述位元線接觸層至少位於所述第一凹槽中；形成所述位元線，所述位元線填充滿剩餘所述第一凹槽和剩餘所述第二凹槽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2022107143301 | 2022-06-22 | ||
| CN202210714330.1A CN117320441A (zh) | 2022-06-22 | 2022-06-22 | 半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202401769A TW202401769A (zh) | 2024-01-01 |
| TWI848731B true TWI848731B (zh) | 2024-07-11 |
Family
ID=89295882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112120356A TWI848731B (zh) | 2022-06-22 | 2023-05-31 | 半導體結構及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117320441A (zh) |
| TW (1) | TWI848731B (zh) |
| WO (1) | WO2023245718A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201644079A (en) * | 2011-05-24 | 2016-12-16 | Macronix Int Co Ltd | Capacitor with 3D NAND memory |
| US20200111793A1 (en) * | 2017-09-29 | 2020-04-09 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
| US20210028184A1 (en) * | 2019-07-23 | 2021-01-28 | SK Hynix Inc. | Semiconductor memory device |
| TW202125771A (zh) * | 2019-12-30 | 2021-07-01 | 南韓商愛思開海力士有限公司 | 記憶裝置及其製造方法 |
| US20220102394A1 (en) * | 2020-09-29 | 2022-03-31 | Micron Technology, Inc. | Single crystal horizontal access device for vertical three-dimensional (3d) memory |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624018B1 (en) * | 2001-04-23 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a DRAM device featuring alternate fin type capacitor structures |
| JP4246929B2 (ja) * | 2001-06-29 | 2009-04-02 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| KR20220050633A (ko) * | 2020-10-16 | 2022-04-25 | 에스케이하이닉스 주식회사 | 3차원 구조의 트랜지스터 소자를 구비하는 반도체 장치 |
| CN114023703B (zh) * | 2022-01-07 | 2022-04-26 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
-
2022
- 2022-06-22 CN CN202210714330.1A patent/CN117320441A/zh active Pending
- 2022-06-30 WO PCT/CN2022/103201 patent/WO2023245718A1/zh active Application Filing
-
2023
- 2023-05-31 TW TW112120356A patent/TWI848731B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201644079A (en) * | 2011-05-24 | 2016-12-16 | Macronix Int Co Ltd | Capacitor with 3D NAND memory |
| US20200111793A1 (en) * | 2017-09-29 | 2020-04-09 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
| US20210028184A1 (en) * | 2019-07-23 | 2021-01-28 | SK Hynix Inc. | Semiconductor memory device |
| TW202125771A (zh) * | 2019-12-30 | 2021-07-01 | 南韓商愛思開海力士有限公司 | 記憶裝置及其製造方法 |
| US20220102394A1 (en) * | 2020-09-29 | 2022-03-31 | Micron Technology, Inc. | Single crystal horizontal access device for vertical three-dimensional (3d) memory |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023245718A1 (zh) | 2023-12-28 |
| CN117320441A (zh) | 2023-12-29 |
| TW202401769A (zh) | 2024-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5520185B2 (ja) | 半導体装置及びその製作方法 | |
| TW202121603A (zh) | 三維記憶體元件及其製作方法 | |
| WO2024174388A1 (zh) | 半导体结构、存储器及其制造方法、电子设备 | |
| WO2023035528A1 (zh) | 半导体结构及其制备方法 | |
| WO2024212546A1 (zh) | 存储器及其制造方法、电子设备 | |
| WO2024198033A1 (zh) | 存储器及其制造方法、电子设备 | |
| US20230209811A1 (en) | Semiconductor structure and method for manufacturing same | |
| TWI848731B (zh) | 半導體結構及其製造方法 | |
| KR20100030216A (ko) | 반도체 소자 및 이의 제조 방법 | |
| US20230422477A1 (en) | Semiconductor structure and manufacturing method therefor | |
| WO2024082568A1 (zh) | 半导体结构及其制造方法 | |
| CN220108614U (zh) | 一种半导体器件 | |
| WO2024198023A1 (zh) | 存储器及其制造方法、电子设备 | |
| TWI802451B (zh) | 半導體結構及其製造方法 | |
| WO2024092867A1 (zh) | 半导体结构及其制造方法 | |
| WO2024146057A1 (zh) | 半导体结构及其制作方法 | |
| TWI857656B (zh) | 半導體結構及其製造方法 | |
| CN118250997B (zh) | 半导体器件及其制备方法和电子设备 | |
| WO2024093138A1 (zh) | 半导体结构及其制造方法 | |
| WO2024216885A1 (zh) | 半导体器件、存储器及其制备方法、电子设备 | |
| CN116367539B (zh) | 半导体器件、存储器及其制备方法、电子设备 | |
| US11856756B2 (en) | Semiconductor structure and manufacturing method thereof | |
| WO2024045266A1 (zh) | 半导体结构的制作方法及其结构 | |
| WO2024066225A1 (zh) | 半导体结构及半导体结构的制备方法 | |
| WO2023151133A1 (zh) | 存储单元结构、存储阵列结构、半导体结构及其制备方法 |