TWI848120B - 蝕刻方法以及蝕刻裝置 - Google Patents

蝕刻方法以及蝕刻裝置 Download PDF

Info

Publication number
TWI848120B
TWI848120B TW109118259A TW109118259A TWI848120B TW I848120 B TWI848120 B TW I848120B TW 109118259 A TW109118259 A TW 109118259A TW 109118259 A TW109118259 A TW 109118259A TW I848120 B TWI848120 B TW I848120B
Authority
TW
Taiwan
Prior art keywords
etching
processing gas
adsorbate
gas
target film
Prior art date
Application number
TW109118259A
Other languages
English (en)
Other versions
TW202105514A (zh
Inventor
田原慈
賈克斯 法各克
前川薫
大野久美子
佐藤渚
雷米 杜莎
湯瑪士 堤洛雪
菲利浦 萊福
蓋爾 安東
Original Assignee
日商東京威力科創股份有限公司
奧爾良大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司, 奧爾良大學 filed Critical 日商東京威力科創股份有限公司
Publication of TW202105514A publication Critical patent/TW202105514A/zh
Application granted granted Critical
Publication of TWI848120B publication Critical patent/TWI848120B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之課題在於適當地控制蝕刻量。 本發明之蝕刻方法包括：物理吸附步驟，其一面將形成有蝕刻對象膜之被處理體冷卻，一面於第1處理氣體之壓力小於該第1處理氣體相對於被處理體之溫度的飽和蒸氣壓之條件下，使基於該第1處理氣體之吸附物物理吸附於蝕刻對象膜；及蝕刻步驟，其藉由第2處理氣體之電漿使吸附物與蝕刻對象膜反應，藉此對蝕刻對象膜進行蝕刻。

Description

蝕刻方法以及蝕刻裝置
本發明係關於一種蝕刻方法以及蝕刻裝置。
作為對蝕刻對象膜進行蝕刻之方法之一，已知有被稱為Quasi-ALE(Quasi-Atomic Layer Etching，準原子層蝕刻)法之方法。Quasi-ALE法使基於處理氣體之聚合物層沈積於蝕刻對象膜，利用稀有氣體之電漿使聚合物層與蝕刻對象膜反應，藉此對蝕刻對象膜進行蝕刻(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2015-173240號公報
[發明所欲解決之問題]
本發明提供一種可適當地控制蝕刻量之技術。 [解決問題之技術手段]
本發明之一態樣之蝕刻方法包括：物理吸附步驟，其係一面使形成有蝕刻對象膜之被處理體冷卻，一面於第1處理氣體之壓力小於該第1處理氣體相對於上述被處理體之溫度的飽和蒸氣壓之條件下，使基於該第1處理氣體之吸附物物理吸附於上述蝕刻對象膜；及蝕刻步驟，其係藉由第2處理氣體之電漿使上述吸附物與上述蝕刻對象膜反應，藉此蝕刻上述蝕刻對象膜。 [發明之效果]
根據本發明，發揮可適當地控制蝕刻量之效果。
以下，參照圖式對各種實施形態進行詳細說明。再者，在各圖式中對於相同或相當之部分附上相同符號。
然，Quasi-ALE法在將基於處理氣體之聚合物層沈積於蝕刻對象膜時，存在沈積於蝕刻對象膜之聚合物層之沈積量隨時間之經過呈線性增加之趨勢。若沈積於蝕刻對象膜之聚合物層之沈積量隨時間之經過線性增加，則很難以原子層為單位控制聚合物層之厚度。結果為Quasi-ALE法存在難以適當地控制與聚合物層反應而被蝕刻之蝕刻對象膜之蝕刻量的問題。
[蝕刻裝置之構成] 首先，根據圖1對實施形態之蝕刻裝置進行說明。圖1係概略性地表示實施形態之蝕刻裝置10之剖面之一例之圖。圖1所示之蝕刻裝置10係電容耦合型蝕刻裝置。
蝕刻裝置10具備腔室12。腔室12具有大致圓筒形狀。腔室12提供其內部空間作為處理空間。在腔室12之內壁面形成有具有耐電漿性之覆膜。該覆膜可為氧化鋁膜或由氧化釔形成之膜。腔室12接地。於腔室12之側壁形成有開口12g。於將晶圓W從腔室12之外部搬入腔室12時、以及將晶圓W從腔室12搬出至腔室12之外部時，晶圓W通過開口12g。為了開閉開口12g，於腔室12之側壁安裝有閘閥14。
於腔室12之底部上設置有支持部15。支持部15具有大致圓筒形狀。支持部15例如包含絕緣材料。支持部15於腔室12內，從腔室12之底部向上方延伸。於腔室12內設置有載台16。載台16藉由支持部15被支持。
載台16載置半導體晶圓(以下稱為「晶圓W」)。晶圓W係被處理體之一例。載台16具有下部電極18及靜電吸盤20。下部電極18包含第1極板18a及第2極板18b。第1極板18a與第2極板18b例如包含鋁等金屬，具有大致圓盤形狀。第2極板18b設置於第1極板18a上，與第1極板18a電性連接。
靜電吸盤20設置於第2極板18b上。靜電吸盤20具有絕緣層及設置於該絕緣層內之膜狀之電極。直流電源22經由開關23電性連接至靜電吸盤20之電極。從直流電源22向靜電吸盤20之電極施加直流電壓。當向靜電吸盤20之電極施加直流電壓時，靜電吸盤20產生靜電引力，將晶圓W吸引至該靜電吸盤20，保持該晶圓W。再者，亦可於靜電吸盤20內內置加熱器，亦可於該加熱器連接設置於腔室12之外部之加熱器電源。
第2極板18b之周緣部上設置有聚焦環24。聚焦環24係大致環狀之板。聚焦環24以包圍晶圓W之邊緣及靜電吸盤20之方式配置。聚焦環24係為了提高蝕刻之均勻性而設置。聚焦環24例如可由矽、石英等材料形成。
第2極板18b之內部設置有流路18f。從設置於腔室12之外部之冷卻器單元經由配管26a對流路18f供給冷媒。供給至流路18f之冷媒經由配管26b返回冷卻器單元。即，使冷媒於流路18f與冷卻器單元之間循環。藉由控制該冷媒之溫度，調整載台16(或靜電吸盤20)之溫度及晶圓W之溫度。再者，作為冷媒，例如可例示Galden(註冊商標)。
於蝕刻裝置10中設置有氣體供給管線28。氣體供給管線28向靜電吸盤20之上表面與晶圓W之背面之間供給來自傳熱氣體供給機構之傳熱氣體，例如He氣。
蝕刻裝置10還具備上部電極30。上部電極30設置於載台16之上方。上部電極30經由構件32支持於腔室12之上部。上部電極30可包括電極板34與支持體36。電極板34之下表面面向腔室12。於電極板34設置有複數個氣體噴出孔34a。該電極板34可由矽或氧化矽等材料形成。
支持體36支持電極板34使其裝卸自如，由鋁等導電性材料形成。於支持體36之內部設置有氣體擴散室36a。連通氣體噴出孔34a之複數個氣體流通孔36b從氣體擴散室36a向下方延伸。於支持體36形成有向氣體擴散室36a引導氣體之氣體導入口36c。氣體供給管38連接至氣體導入口36c。
氣體源群40經由閥門群42及流量控制器群44，連接至氣體供給管38。氣體源群40包含複數個氣體源。複數個氣體源至少包含第1處理氣體之氣體源及第2處理氣體之氣體源。第1處理氣體係要物理吸附於晶圓W之蝕刻對象膜之氣體。第2處理氣體係用於對蝕刻對象膜進行蝕刻之氣體。再者，複數個氣體源亦可包含除第1處理氣體與第2處理氣體以外之氣體源。
閥門群42包含複數個閥門，流量控制器群44包含質量流量控制器或壓力控制式流量控制器等複數個流量控制器。氣體源群40之複數個氣體源各自經由閥門群42之對應之閥門及流量控制器群44之對應之流量控制器，連接至氣體供給管38。
於支持部15與腔室12之側壁之間設置有擋板構件48。擋板構件48例如係板狀之構件，可藉由於鋁製之母材之表面被覆Y2 O3 等陶瓷形成。於擋板構件48形成有貫通該擋板構件48之複數個孔。於擋板構件48之下方，排氣裝置50經由排氣管52連接至腔室12之底部。排氣裝置50具有壓力調整閥等壓力控制器及渦輪分子泵等真空泵，可將腔室12減壓至所需之壓力。
蝕刻裝置10還具備第1高頻電源62及第2高頻電源64。第1高頻電源62係產生電漿生成用第1高頻電力(高頻電能)之電源。第1高頻電力具有例如27～100 MHz範圍內之頻率。第1高頻電源62經由整合器63連接至上部電極30。整合器63具有用於整合第1高頻電源62之輸出阻抗與負載側(上部電極30側)之阻抗之電路。再者，第1高頻電源62亦可經由整合器63連接至下部電極18。
第2高頻電源64係產生用於將離子引入晶圓W之第2高頻電力(高頻電能)之電源。第2高頻電力具有例如400 kHz～13.56 MHz範圍內之頻率。第2高頻電源64經由整合器65連接至下部電極18。整合器65具有用於整合第2高頻電源64之輸出阻抗與負載側(下部電極18側)之阻抗之電路。
藉由控制部70統括性地控制蝕刻裝置10之動作。控制部70設置有具備CPU(Central Processing Unit，中央處理單元)、控制蝕刻裝置之各部之製程控制器71、用戶介面72及記憶部73。
用戶介面72包括供步驟管理者管理蝕刻裝置時進行指令輸入操作之鍵盤、以及可視化地顯示蝕刻裝置之運轉狀況之顯示器等。
記憶部73中儲存有用於藉由製程控制器71之控制來實現由蝕刻裝置執行之各種處理之控制程式(軟體)、及記憶有處理條件資料等的製程配方。控制程式及處理條件資料等製程配方亦可記憶於電腦可讀取之電腦記錄媒體(例如硬碟、CD(Compact Disc，光碟)、軟碟、半導體記憶體等)中，控制程式及處理條件資料等製程配方亦可從其他裝置例如經由專用線路隨時傳輸。
控制部70藉由使製程控制器71基於儲存在記憶部73之控制程式及處理條件資料進行動作，控制裝置整體之動作。
[蝕刻方法] 其次，對藉由蝕刻裝置10蝕刻晶圓W之流程之一例進行說明。蝕刻裝置10首先執行物理吸附步驟。即，蝕刻裝置10一面將形成有蝕刻對象膜之晶圓W冷卻，一面於第1處理氣體之壓力小於第1處理氣體相對於氣體晶圓W之溫度的飽和蒸氣壓之條件下，使基於該第1處理氣體之吸附物物理吸附於蝕刻對象膜。然後，蝕刻裝置10執行蝕刻步驟。即，蝕刻裝置10藉由第2處理氣體之電漿使吸附物與蝕刻對象膜反應，藉此對蝕刻對象膜進行蝕刻。蝕刻對象膜例如係含有矽之膜。作為含有矽之膜，例如可列舉SiO2 膜。第1處理氣體例如為CF系氣體。作為CF系氣體，例如可列舉C4 F8 。第2處理氣體例如為稀有氣體。作為稀有氣體，例如可列舉Ar。再者，物理吸附步驟與蝕刻步驟亦可反覆進行複數個循環。又，於物理吸附步驟與蝕刻步驟之間，亦可執行以第3處理氣體置換第1處理氣體之置換步驟。第3處理氣體例如亦可與第2處理氣體相同。
然而，對蝕刻對象膜進行蝕刻之方法之一之Quasi-ALE法於將基於處理氣體之聚合物層沈積於蝕刻對象膜時，存在沈積於蝕刻對象膜之聚合物層之沈積量隨時間之經過呈線性增加之趨勢。若沈積於蝕刻對象膜之聚合物層之沈積量隨時間之經過而線性增加，則很難以原子層為單位控制聚合物層之厚度。結果為Quasi-ALE法存在難以將與聚合物層反應而被蝕刻之蝕刻對象膜之蝕刻量控制為所需之量的問題。
因此，蝕刻裝置10一面將形成有蝕刻對象膜之晶圓W冷卻，一面於第1處理氣體之壓力小於第1處理氣體相對於晶圓W之溫度的飽和蒸氣壓之條件下，使基於該第1處理氣體之吸附物物理吸附於蝕刻對象膜。因為藉由一面將晶圓W冷卻，一面於第1處理氣體之壓力小於飽和蒸氣壓之條件下，使吸附物物理吸附於蝕刻對象膜，吸附物之吸附量會隨時間之經過飽和至固定值，所以可以原子層為單位高精度地控制吸附物之厚度。作為結果，可適當地控制與吸附物反應而被蝕刻之蝕刻對象膜之蝕刻量為所需之量。
圖2係表示實施形態之第1處理氣體之蒸氣壓曲線之一例之圖。圖2表示作為第1處理氣體之C4 F8 之蒸氣壓曲線。溫度越高，C4 F8 之飽和蒸氣壓越大。因此，晶圓W之溫度越高，基於C4 F8 之吸附物越難物理吸附於蝕刻對象膜。因此，引起足以進行蝕刻之量之物理吸附的晶圓W之溫度具有上限，蝕刻裝置10將晶圓W冷卻至比上限溫度低之溫度。本實施形態之蝕刻裝置10於使用C4 F8 作為第1處理氣體之情形時，將晶圓W冷卻至例如-115℃以下之溫度。
又，於C4 F8 之壓力小於相對於晶圓W之溫度之飽和蒸氣壓之情形時，物理吸附於蝕刻對象膜之吸附物之吸附量隨時間之經過飽和至固定值。該現象稱為吸附平衡。本實施形態之蝕刻裝置10一面將晶圓W冷卻，一面於C4 F8 之壓力小於C4 F8 相對於晶圓W之溫度的飽和蒸氣壓之條件下，使基於C4 F8 之吸附物物理吸附於蝕刻對象膜。例如，蝕刻裝置10一面將晶圓W冷卻至-115℃以下之溫度，一面於C4 F8 之壓力小於C4 F8 相對於晶圓W之溫度的飽和蒸氣壓之條件下，使基於C4 F8 之吸附物物理吸附至蝕刻對象膜。圖2中，以斜線範圍表示晶圓W之溫度為-115℃以下之情形時所設定之C4 F8 之壓力之範圍。因為藉由一面將晶圓W冷卻，一面於C4 F8 之壓力小於飽和蒸氣壓之條件下使吸附物物理吸附於蝕刻對象膜，吸附物之吸附量會隨時間之經過飽和至固定值，所以可以原子層為單位高精度地控制吸附物之厚度。作為結果，可適當地控制與吸附物反應而被蝕刻之蝕刻對象膜之蝕刻量為所需之量。
然後，參照圖3對蝕刻晶圓W之流程之具體例進行說明。圖3係表示實施形態之晶圓W之膜厚之經時變化之一例之圖。於圖3之上側，用曲線圖表示依次反覆執行物理吸附步驟、調整步驟以及蝕刻步驟8個循環時晶圓W之膜厚之經時變化。於圖3之下側，放大表示圖3之上側之曲線圖中與第7個循環對應之部分。於晶圓W上形成有SiO2 膜作為蝕刻對象膜。
蝕刻裝置10使冷媒循環，將晶圓W冷卻至-120℃。然後，蝕刻裝置10一面將晶圓W冷卻，一面於C4 F8 之壓力小於C4 F8 相對於晶圓W之溫度的飽和蒸氣壓之條件下，從氣體源群40向腔室12內供給C4 F8 ，使吸附物物理吸附於蝕刻對象膜。此時，蝕刻裝置10於腔室12內不生成電漿。圖3表示執行第7個循環之物理吸附步驟之期間T1。於晶圓W，物理吸附於蝕刻對象膜之吸附物之吸附量隨時間之經過飽和至固定值，晶圓W之膜厚飽和至固定值。即，物理吸附步驟持續進行特定時間(例如期間T1之時間)，直至吸附物之吸附量飽和為止。再者，蝕刻裝置10於使吸附物物理吸附於蝕刻對象膜時，亦可將腔室12之壁之溫度調整為比晶圓W之溫度高之值。調整腔室12之壁之溫度時例如用加熱器等加熱器件來執行。藉由將腔室12之壁之溫度調整為比晶圓W之溫度高之值，可減少物理吸附於腔室12之壁上之吸附物之吸附量。
蝕刻裝置10使基於C4 F8 之吸附物物理吸附於蝕刻對象膜之後，從氣體源群40向腔室12內供給Ar，以Ar置換C4 F8 。圖3表示執行第7個循環之置換步驟之期間T2。藉由以Ar置換C4 F8 ，降低C4 F8 之分壓，使物理吸附於蝕刻對象膜之吸附物之一部分揮發。隨著物理吸附於蝕刻對象膜之吸附物之一部分揮發，於晶圓W，吸附物之吸附量減少，晶圓W之膜厚減少。但是，吸附物之另一部分不揮發而作為殘留物殘留於蝕刻對象膜上。藉此，將吸附物之厚度調整為特定厚度。
蝕刻裝置10以Ar置換C4 F8 之後，一面從氣體源群40向腔室12內供給Ar，一面從第1高頻電源62向上部電極30施加第1高頻電力，於腔室12內生成Ar電漿，進行蝕刻。此時，蝕刻裝置10亦可從第2高頻電源64向下部電極18施加第2高頻電力。圖3表示執行第7個循環之蝕刻步驟之期間T3。藉由生成Ar電漿，促進Ar離子對蝕刻對象膜上之吸附物的碰撞，引起吸附物與蝕刻對象膜之反應。藉由吸附物與蝕刻對象膜反應，於晶圓W，蝕刻對象膜根據吸附物之厚度被蝕刻，蝕刻對象膜之厚度隨時間之經過減少，晶圓W之膜厚減少。當吸附物與蝕刻對象膜之反應結束時，蝕刻對象膜之厚度停止減少。即，蝕刻步驟持續進行至吸附物與蝕刻對象膜之反應結束為止。
如此，蝕刻裝置10一面將晶圓W冷卻，藉由一面於C4 F8 之壓力小於C4 F8 相對於晶圓W之溫度的飽和蒸氣壓之條件下，使吸附物物理吸附於蝕刻對象膜，可使吸附物之吸附量飽和至固定值。藉此，蝕刻裝置10可以原子層為單位高精度地控制吸附物之厚度，作為結果，可適當地控制與吸附物反應而被蝕刻之蝕刻對象膜之蝕刻量為所需之量。
然，於蝕刻裝置10中，即使於使吸附物物理吸附於蝕刻對象膜之情形時，亦存在於對蝕刻對象膜進行蝕刻之前，吸附物全部揮發之情況。例如，在蝕刻裝置10中，物理吸附於SiO2 膜之基於C4 F8 之吸附物於晶圓W之溫度為相對較高之溫度(例如比-115℃高之溫度)之情形時，存在於進行蝕刻之前吸附物全部揮發之情況。若進行蝕刻之前吸附物全部揮發，則無法實現吸附物與蝕刻對象膜之反應，所以無法實現對蝕刻對象膜進行蝕刻。
圖4係表示藉由橢偏計測定晶圓W之溫度為-110℃時SiO2 膜上之吸附物之厚度之經時變化的結果之曲線圖。圖5係表示藉由QMS測定晶圓W之溫度為-110℃時SiO2 膜附近之氣體成分之強度之經時變化的結果之曲線圖。圖4與圖5係改變向腔室12內供給之C4 F8 之壓力，測定SiO2 膜上之吸附物之厚度及SiO2 膜附近之氣體成分之強度所得之結果。圖4及圖5中，藉由曲線圖表示每一C4 F8 之壓力下，SiO2 膜上之吸附物之厚度之經時變化及SiO2 膜附近之氣體成分之強度之經時變化。
圖4之曲線圖表示晶圓W之溫度為-110℃之情形時，藉由向腔室12內供給C4 F8 ，使基於C4 F8 之吸附物物理吸附於SiO2 膜的情形。圖5之曲線圖表示晶圓W之溫度為-110℃之情形時，暫時物理吸附於SiO2 膜之全部吸附物於C4 F8 排氣開始後作為氣體成分快速揮發的情形。
圖6係表示藉由橢偏計測定晶圓W之溫度為-115℃時SiO2 膜上之吸附物之厚度之經時變化的結果之曲線圖。圖7係表示藉由QMS測定晶圓W之溫度為-115℃時SiO2 膜附近之氣體成分之強度之經時變化的結果之曲線圖。圖6與圖7係改變向腔室12內供給之C4 F8 之壓力，測定SiO2 膜上之吸附物之厚度與SiO2 膜附近之氣體成分之強度之結果。圖6與圖7中，藉由曲線圖表示每一C4 F8 之壓力下，SiO2 膜上之吸附物之厚度之經時變化及SiO2 膜附近之氣體成分之強度之經時變化。
圖6之曲線圖表示晶圓W之溫度為-115℃之情形時，藉由向腔室12內供給C4 F8 ，使基於C4 F8 之吸附物物理吸附於SiO2 膜的情形。圖7之曲線圖表示晶圓W之溫度為-115℃之情形時，暫時物理吸附於SiO2 膜之吸附物於C4 F8 排氣開始後作為氣體成分緩慢揮發的情形。圖4、圖5、圖6及圖7顯示：晶圓W之溫度為-115℃之情形與晶圓W之溫度為-110℃之情形相比較，可使暫時物理吸附於SiO2 膜之吸附物殘留於SiO2 膜上之時間變長。
圖8係表示藉由橢偏計測定晶圓W之溫度為-120℃時SiO2 膜上之吸附物之厚度之經時變化的結果之曲線圖。圖9係表示藉由QMS測定晶圓W之溫度為-120℃時SiO2 膜附近之氣體成分之強度之經時變化的結果之曲線圖。圖8與圖9係改變向腔室12內供給之C4 F8 之壓力，測定SiO2 膜上之吸附物之厚度與SiO2 膜附近之氣體成分之強度所得之結果。圖8與圖9中，藉由曲線圖表示每一C4 F8 之壓力下，SiO2 膜上之吸附物之厚度之經時變化及SiO2 膜附近之氣體成分之強度之經時變化。
圖8之曲線圖表示晶圓W之溫度為-120℃之情形時，藉由向腔室12內供給C4 F8 ，使基於C4 F8 之吸附物物理吸附於SiO2 膜的情形。圖9之曲線圖表示晶圓W之溫度為-120℃之情形時，暫時物理吸附於SiO2 膜之吸附物於C4 F8 排氣開始後作為氣體成分緩慢揮發。圖6、圖7、圖8及圖9顯示：晶圓W之溫度為-120℃之情形與晶圓W之溫度為-115℃之情形相比較，可使暫時物理吸附於SiO2 膜之吸附物殘留於SiO2 膜上之時間變長。
因此，本實施形態之蝕刻裝置10一面將晶圓W冷卻至-115℃以下之溫度，一面使吸附物物理吸附於蝕刻對象膜。藉此，可避免於進行蝕刻之前吸附物全部揮發之事態，所以可穩定地實現對蝕刻對象膜進行蝕刻。
但是，即使於將晶圓W冷卻至-115℃以下之溫度之情形時，於作為第1處理氣體之C4 F8 之壓力充分低於C4 F8 相對於晶圓W之溫度之飽和蒸氣壓之情形時，基於C4 F8 之吸附物亦容易揮發。例如，於C4 F8 之壓力小於0.5 Pa之情形時，基於C4 F8 之吸附物容易揮發。因此，本實施形態之蝕刻裝置10於第1處理氣體之壓力為根據第1處理氣體之種類而預先設定之下限值以上、且小於第1處理氣體之飽和蒸氣壓之條件下使吸附物物理吸附於蝕刻對象膜。例如，於第1處理氣體為C4 F8 之情形時，根據第1處理氣體之種類而預先設定之下限值例如為0.5 Pa。藉由將第1處理氣體之壓力設為根據第1處理氣體之種類而預先設定之下限值以上，可抑制吸附物之揮發。
接著，對本實施形態之蝕刻方法之流程進行簡單說明。圖10係表示實施形態之蝕刻方法之流程之一例之流程圖。
蝕刻裝置10使冷媒於流路18f與冷卻器單元之間循環，將載台16與晶圓W冷卻至-115℃以下(步驟S11)。
蝕刻裝置10一面將晶圓W冷卻，一面於C4 F8 之壓力小於C4 F8 相對於晶圓W之溫度的飽和蒸氣壓之條件下，從氣體源群40向腔室12內供給C4 F8 ，使吸附物物理吸附於蝕刻對象膜(步驟S12)。步驟S12係物理吸附步驟之一例。步驟S12中之C4 F8 係第1處理氣體之一例。
蝕刻裝置10從氣體源群40向腔室12內供給Ar，以Ar置換C4 F8 (步驟S13)。藉由以Ar置換C4 F8 ，減少C4 F8 之分壓，使物理吸附於蝕刻對象膜之吸附物之一部分揮發。吸附物之另一部分不揮發而作為殘留物殘留於蝕刻對象膜上。藉此，將吸附物之厚度調整為特定厚度。步驟S13係置換步驟之一例。步驟S13中之Ar係第3處理氣體之一例。
蝕刻裝置10一面從氣體源群40向腔室12內供給Ar，一面從第1高頻電源62向上部電極30施加第1高頻電力，於腔室12內生成Ar電漿，對蝕刻對象膜進行蝕刻(步驟S14)。步驟S14係蝕刻步驟之一例。步驟S14中之Ar係第2處理氣體之一例。
蝕刻裝置10判定步驟S12～S14是否反覆進行了複數個循環(步驟S15)。於步驟S12～S14未反覆進行複數個循環之情形時(步驟S15否(No))，蝕刻裝置10將處理移至步驟S12。藉此，將物理吸附步驟、置換步驟及蝕刻步驟反覆進行複數個循環。
另一方面，於步驟S12～S14執行了複數個循環之情形時(步驟S15是(Yes))，蝕刻裝置10結束蝕刻方法。
如上所述，本實施形態之蝕刻方法包括物理吸附步驟與蝕刻步驟。物理吸附步驟一面將形成有蝕刻對象膜之被處理體冷卻，一面於第1處理氣體之壓力小於該第1處理氣體相對於被處理體之溫度的飽和蒸氣壓之條件下，使基於該第1處理氣體之吸附物物理吸附於蝕刻對象膜。蝕刻步驟藉由第2處理氣體之電漿使吸附物與蝕刻對象膜反應，對蝕刻對象膜進行蝕刻。藉此，可以原子層為單位高精度地控制吸附物之厚度，作為結果，可適當地控制與吸附物反應而被蝕刻之蝕刻對象膜之蝕刻量為所需之量。藉此，可提高被處理體之面內蝕刻量之均勻性，並且抑制每一被處理體之蝕刻量之偏差。
又，於本實施形態之蝕刻方法中，物理吸附步驟將使吸附物物理吸附於蝕刻對象膜時配置被處理體之腔室之壁的溫度調整為比被處理體之溫度高之值。藉此，可減少物理吸附於腔室之壁之吸附物之吸附量。
又，於本實施形態之蝕刻方法中，物理吸附步驟持續進行至吸附物之吸附量飽和為止。藉此，可控制吸附物之厚度為所需之厚度。
又，於本實施形態之蝕刻方法中，物理吸附步驟與蝕刻步驟反覆進行複數個循環。藉此，可將反覆進行之各循環中之蝕刻量控制為所需之量。
又，本實施形態之蝕刻方法還包括以第3處理氣體置換第1處理氣體之置換步驟。藉此，可抑制殘留氣體之影響導致產生蝕刻不良。
又，於本實施形態之蝕刻方法中，第3處理氣體與第2處理氣體相同。藉此，可抑制因切換處理氣體之產生之蝕刻不良。
又，於本實施形態之蝕刻方法中，蝕刻步驟持續進行至吸附物與蝕刻對象膜反應結束為止。藉此，可實現自我控制之蝕刻。
又，於本實施形態之蝕刻方法中，第1處理氣體包括CF系氣體。藉此，可適當地控制與基於CF系氣體之吸附物反應而被蝕刻之蝕刻對象膜之蝕刻量為所需之量。
又，於本實施形態之蝕刻方法中，物理吸附步驟一面將被處理體冷卻至-115℃以下之溫度，一面使吸附物物理吸附於蝕刻對象膜。藉此，可避免於進行蝕刻之前吸附物全部揮發之事態，所以可穩定地實現對蝕刻對象膜進行蝕刻。
又，於本實施形態之蝕刻方法中，物理吸附步驟於第1處理氣體之壓力為根據第1處理氣體之種類而預先設定之下限值以上、且小於第1處理氣體之飽和蒸氣壓之條件下，使吸附物物理吸附於蝕刻對象膜。藉此，可抑制吸附物之揮發。
又，於本實施形態之蝕刻方法中，第1處理氣體為C4 F8 ，第1處理氣體之壓力為0.5 Pa以上。藉此，可抑制基於C4 F8 之吸附物之揮發。
又，於本實施形態之蝕刻方法中，第2處理氣體包括稀有氣體。藉此，可藉由稀有氣體之電漿使吸附物與蝕刻對象膜反應。
[其他] 再者，本申請案所揭示之技術不限於上述實施形態，可於其主旨之範圍內進行多種變化。
例如，於上述實施形態中，物理吸附步驟以1個步驟執行，但亦可以2個步驟執行。例如，物理吸附步驟亦可包括第1步驟與第2步驟。於第1步驟中，於第1處理氣體之壓力為高於使吸附物之吸附量飽和之壓力之值之條件下，使吸附物物理吸附。於第2步驟中，於第1處理氣體之壓力為使上述吸附物之吸附量飽和之壓力之條件下，使上述吸附物物理吸附。藉此，可縮短吸附物之吸附量飽和至固定值所需之時間。
又，於上述實施形態中，反覆進行物理吸附步驟與蝕刻步驟時，雖然第1處理氣體之壓力與被處理體(晶圓W)之溫度沒有改變，但本發明之技術不限於此。例如，亦可於每次反覆進行物理吸附步驟與蝕刻步驟時，改變第1處理氣體之壓力與被處理體之溫度中之至少一者。藉此，可隨著蝕刻之進行改變蝕刻量。
又，於上述實施形態中，雖然揭示了於物理吸附步驟與蝕刻步驟之間進行以第3處理氣體置換第1處理氣體之置換步驟之例，但本發明之技術不限於此。例如，亦可於物理吸附步驟與蝕刻步驟之間包含排出第1處理氣體之排氣步驟。
又，於上述實施形態中，亦可於蝕刻步驟之後包含排出第2處理氣體之排氣步驟。又，於上述實施形態中，亦可於蝕刻步驟之後包含以第4處理氣體置換第2處理氣體之置換步驟。
再者，應該認為本文揭示之實施形態之所有內容係例示而不具限制性。實際上，上述實施形態可以多種形態具體呈現。又，上述實施形態可於不脫離隨附之申請專利範圍及其主旨範圍內以各種形態進行省略、替換、變更。
10:蝕刻裝置 12:腔室 12g:開口 14:閘閥 16:載台 18:下部電極 18a:第1極板 18b:第2極板 18f:流路 20:靜電吸盤 22:直流電源 23:開關 24:聚焦環 26a:配管 26b:配管 28:氣體供給管線 30:上部電極 32:構件 34:電極板 34a:氣體噴出孔 36:支持體 36a:氣體擴散室 36b:氣體流通孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 42:閥門群 44:流量控制器群 50:排氣裝置 52:排氣管 62:第1高頻電源 63:整合器 64:第2高頻電源 70:控制部 71:製程控制器 72:用戶介面 73:記憶部 W:晶圓
圖1係概略性地表示實施形態之蝕刻裝置之剖面之一例之圖。 圖2係表示實施形態之第1處理氣體之蒸氣壓曲線之一例之圖。 圖3係表示實施形態之晶圓之膜厚之經時變化之一例之圖。 圖4係表示藉由橢偏計測定晶圓之溫度為-110℃時SiO2 膜上之吸附物之厚度之經時變化之結果之曲線圖。 圖5係表示藉由QMS(Quadrupole Mass Spectrometer，四極質譜儀)測定晶圓之溫度為-110℃時SiO2 膜附近之氣體成分之強度之經時變化之結果之曲線圖。 圖6係表示藉由橢偏計測定晶圓之溫度為-115℃時SiO2 膜上之吸附物之厚度之經時變化的結果之曲線圖。 圖7係表示藉由QMS測定晶圓之溫度為-115℃時SiO2 膜附近之氣體成分之強度之經時變化的結果之曲線圖。 圖8係表示藉由橢偏計測定晶圓之溫度為-120℃時SiO2 膜上之吸附物之厚度之經時變化之結果之曲線圖。 圖9係表示藉由QMS測定晶圓之溫度為-120℃時SiO2 膜附近之氣體成分之強度之經時變化的結果之曲線圖。 圖10係表示實施形態之蝕刻方法之流程之一例之流程圖。

Claims (18)

  1. 一種蝕刻方法，其包括：物理吸附步驟，其係一面使形成有蝕刻對象膜之被處理體冷卻，一面於第1處理氣體之壓力小於該第1處理氣體相對於上述被處理體之溫度的飽和蒸氣壓之條件下，使基於該第1處理氣體之吸附物物理吸附於上述蝕刻對象膜；及蝕刻步驟，其係藉由第2處理氣體之電漿使上述吸附物與上述蝕刻對象膜反應，藉此蝕刻上述蝕刻對象膜。
  2. 如請求項1之蝕刻方法，其中上述物理吸附步驟在使上述吸附物物理吸附於上述蝕刻對象膜時，將配置上述被處理體之腔室之壁之溫度調整為高於上述被處理體之溫度之值。
  3. 如請求項1或2之蝕刻方法，其中上述物理吸附步驟持續進行至上述吸附物之吸附量飽和為止。
  4. 如請求項1或2之蝕刻方法，其中上述物理吸附步驟包括：第1步驟，其係於上述第1處理氣體之壓力為高於使上述吸附物之吸附量飽和之壓力之值之條件下，使上述吸附物物理吸附；及第2步驟，其係於上述第1處理氣體之壓力為使上述吸附物之吸附量飽和之壓力之條件下，使上述吸附物物理吸附。
  5. 如請求項1或2之蝕刻方法，其中上述物理吸附步驟與上述蝕刻步驟反覆進行複數個循環。
  6. 如請求項5之蝕刻方法，其中每次反覆進行上述物理吸附步驟與上述蝕刻步驟時，在上述物理吸附步驟中，改變上述第1處理氣體之壓力與上述被處理體之溫度中之至少一者。
  7. 如請求項1或2之蝕刻方法，其中上述物理吸附步驟與上述蝕刻步驟之間，還包括排出上述第1處理氣體之排氣步驟。
  8. 如請求項1或2之蝕刻方法，其中上述物理吸附步驟與上述蝕刻步驟之間，還包括以第3處理氣體置換上述第1處理氣體之置換步驟。
  9. 如請求項8之蝕刻方法，其中上述第3處理氣體與上述第2處理氣體相同。
  10. 如請求項1或2之蝕刻方法，其中上述蝕刻步驟持續進行至上述吸附物與上述蝕刻對象膜之反應結束為止。
  11. 如請求項1或2之蝕刻方法，其中上述蝕刻步驟之後，還包括排出上述第2處理氣體之排氣步驟。
  12. 如請求項1或2之蝕刻方法，其中上述蝕刻步驟之後，還包括以第4處 理氣體置換上述第2處理氣體之置換步驟。
  13. 如請求項1或2之蝕刻方法，其中上述第1處理氣體包含CF系氣體。
  14. 如請求項1或2之蝕刻方法，其中上述物理吸附步驟係一面將上述被處理體冷卻至-115℃以下之溫度，一面使上述吸附物物理吸附於上述蝕刻對象膜。
  15. 如請求項1或2之蝕刻方法，其中上述物理吸附步驟中，上述第1處理氣體之壓力係根據上述第1處理氣體之種類而預先設定之下限值以上，且在小於上述第1處理氣體之飽和蒸氣壓之條件下使上述吸附物物理吸附於上述蝕刻對象膜。
  16. 如請求項15之蝕刻方法，其中上述第1處理氣體為C4F8，上述第1處理氣體之壓力為0.5Pa以上。
  17. 如請求項1或2之蝕刻方法，其中上述第2處理氣體包含稀有氣體。
  18. 一種蝕刻裝置，其具有：腔室，其配置被處理體；排氣部，其用於使上述腔室內減壓；氣體供給部，其用於向上述腔室內供給處理氣體；控制部，其執行物理吸附步驟以及蝕刻步驟，該物理吸附步驟係一 面將形成有蝕刻對象膜之被處理體冷卻，一面於第1處理氣體之壓力小於該第1處理氣體相對於上述被處理體之溫度的飽和蒸氣壓之條件下，使基於該第1處理氣體之吸附物物理吸附於上述蝕刻對象膜；上述蝕刻步驟係藉由第2處理氣體之電漿使上述吸附物與上述蝕刻對象膜反應，藉此蝕刻上述蝕刻對象膜。
TW109118259A 2019-06-13 2020-06-01 蝕刻方法以及蝕刻裝置 TWI848120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019109990 2019-06-13
JP2019-109990 2019-06-13

Publications (2)

Publication Number Publication Date
TW202105514A TW202105514A (zh) 2021-02-01
TWI848120B true TWI848120B (zh) 2024-07-11

Family

ID=73780759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118259A TWI848120B (zh) 2019-06-13 2020-06-01 蝕刻方法以及蝕刻裝置

Country Status (7)

Country Link
US (1) US20220102160A1 (zh)
EP (1) EP3985714A4 (zh)
JP (1) JP7160291B2 (zh)
KR (1) KR20220020806A (zh)
CN (1) CN113966546A (zh)
TW (1) TWI848120B (zh)
WO (1) WO2020250751A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054490A1 (ja) * 2017-09-15 2019-03-21 関東電化工業株式会社 酸ハロゲン化物を用いた原子層エッチング

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235912A (ja) * 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
CN108780748B (zh) 2016-03-17 2023-02-17 日本瑞翁株式会社 等离子体蚀刻方法
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US10062563B2 (en) * 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US9793135B1 (en) * 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US11205576B2 (en) 2016-07-25 2021-12-21 Tokyo Electron Limited Monolayer film mediated precision material etch
US10566212B2 (en) * 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054490A1 (ja) * 2017-09-15 2019-03-21 関東電化工業株式会社 酸ハロゲン化物を用いた原子層エッチング

Also Published As

Publication number Publication date
EP3985714A1 (en) 2022-04-20
EP3985714A4 (en) 2023-07-19
TW202105514A (zh) 2021-02-01
JPWO2020250751A1 (zh) 2020-12-17
KR20220020806A (ko) 2022-02-21
CN113966546A (zh) 2022-01-21
JP7160291B2 (ja) 2022-10-25
WO2020250751A1 (ja) 2020-12-17
US20220102160A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US20210104413A1 (en) Method of etching silicon containing films selectively against each other
US10770308B2 (en) Etching method
KR101375966B1 (ko) 산화물 재료 제거 처리 시스템과 방법, 및 컴퓨터 판독 가능한 매체
JP6499001B2 (ja) 多孔質膜をエッチングする方法
US9087676B2 (en) Plasma processing method and plasma processing apparatus
TWI748360B (zh) 電漿處理方法及電漿處理裝置
KR101898079B1 (ko) 플라즈마 처리 장치
US9253862B2 (en) Plasma processing method and plasma processing apparatus
JP6976352B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20120010980A (ko) 플라즈마 처리 방법 및 기억 매체
JP2016207770A (ja) 被処理体を処理する方法
JP2011530170A (ja) チャンバのプラズマ洗浄プロセス方法
US8328981B2 (en) Method for heating a focus ring in a plasma apparatus by high frequency power while no plasma being generated
TWI848120B (zh) 蝕刻方法以及蝕刻裝置
KR20210032904A (ko) 실리콘 산화막을 에칭하는 방법 및 플라즈마 처리 장치
CN109923648B (zh) 处理被处理体的方法
TW202032662A (zh) 電漿處理方法及電漿處理裝置
WO2022201546A1 (ja) 処理装置、プログラム及び半導体装置の製造方法
JP2014075281A (ja) プラズマ処理装置及び温度制御方法
JP2021086959A (ja) クリーニング用のレシピ作成方法およびクリーニング方法
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007081052A (ja) プラズマ処理方法および装置