CN113966546A - 蚀刻方法和蚀刻装置 - Google Patents

蚀刻方法和蚀刻装置 Download PDF

Info

Publication number
CN113966546A
CN113966546A CN202080041655.7A CN202080041655A CN113966546A CN 113966546 A CN113966546 A CN 113966546A CN 202080041655 A CN202080041655 A CN 202080041655A CN 113966546 A CN113966546 A CN 113966546A
Authority
CN
China
Prior art keywords
process gas
etching
film
adsorbate
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080041655.7A
Other languages
English (en)
Inventor
田原慈
雅各·法盖
前川薫
大野久美子
佐藤渚
雷米·杜萨特
托马斯·蒂洛彻
菲利普·勒福舍
盖尔·安托万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universite dOrleans
Tokyo Electron Ltd
Original Assignee
Universite dOrleans
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universite dOrleans, Tokyo Electron Ltd filed Critical Universite dOrleans
Publication of CN113966546A publication Critical patent/CN113966546A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

蚀刻方法包括：物理吸附工序，一边将形成有蚀刻对象膜的被处理体进行冷却，一边在第一处理气体的压力比针对被处理体的温度的该第一处理气体的饱和蒸气压小的条件下使基于该第一处理气体的吸附质物理吸附于蚀刻对象膜；以及蚀刻工序，利用第二处理气体的等离子体来使吸附质与蚀刻对象膜进行反应，由此对蚀刻对象膜进行蚀刻。

Description

蚀刻方法和蚀刻装置
技术领域
本公开涉及一种蚀刻方法和蚀刻装置。
背景技术
作为对蚀刻对象膜进行蚀刻的方法之一，已知一种被称为Quasi-ALE(AtomicLayer Etching：原子层蚀刻)法的方法。在Quasi-ALE法中，使基于处理气体的聚合物层堆积于蚀刻对象膜，利用稀有气体的等离子体来使聚合物层与蚀刻对象膜进行反应，由此对蚀刻对象膜进行蚀刻(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015-173240号公报
发明内容
发明要解决的问题
本公开提供一种能够适当地控制蚀刻量的技术。
用于解决问题的方案
本公开的一个方式的蚀刻方法包括：物理吸附工序，一边将形成有蚀刻对象膜的被处理体进行冷却，一边在第一处理气体的压力比针对所述被处理体的温度的该第一处理气体的饱和蒸气压小的条件下使基于该第一处理气体的吸附质物理吸附于所述蚀刻对象膜；以及蚀刻工序，利用第二处理气体的等离子体来使所述吸附质与所述蚀刻对象膜进行反应，由此对所述蚀刻对象膜进行蚀刻。
发明的效果
根据本公开，发挥能够适当地控制蚀刻量这样的效果。
附图说明
图1是概要性地示出实施方式所涉及的蚀刻装置的截面的一例的图。
图2是示出实施方式所涉及的第一处理气体的蒸气压曲线的一例的图。
图3是示出实施方式所涉及的晶圆的膜厚的随时间的变化的一例的图。
图4是示出利用椭偏仪来测定晶圆的温度为-110℃的情况下的SiO2膜上的吸附质的厚度的随时间的变化所得到的结果的曲线图。
图5是示出利用QMS来测定晶圆的温度为-110℃的情况下的SiO2膜附近的气体成分的强度的随时间的变化所得到的结果的曲线图。
图6是示出利用椭偏仪来测定晶圆的温度为-115℃的情况下的SiO2膜上的吸附质的厚度的随时间的变化所得到的结果的曲线图。
图7是示出利用QMS来测定晶圆的温度为-115℃的情况下的SiO2膜附近的气体成分的强度的随时间的变化所得到的结果的曲线图。
图8是示出利用椭偏仪来测定晶圆的温度为-120℃的情况下的SiO2膜上的吸附质的厚度的随时间的变化所得到的结果的曲线图。
图9是示出利用QMS来测定晶圆的温度为-120℃的情况下的SiO2膜附近的气体成分的强度的随时间的变化所得到的结果的曲线图。
图10是示出实施方式所涉及的蚀刻方法的流程的一例的流程图。
具体实施方式
下面，参照附图来详细说明各种实施方式。此外，在各附图中对相同或相当的部分标注相同的附图标记。
另外，在Quasi-ALE法中，在使基于处理气体的聚合物层堆积于蚀刻对象膜时，存在堆积于蚀刻对象膜的聚合物层的堆积量随着时间的经过而线性地增加的倾向。若堆积于蚀刻对象膜的聚合物层的堆积量随着时间的经过而线性地增加，则难以以原子层单位控制聚合物层的厚度。作为结果，Quasi-ALE法存在难以适当地控制通过与聚合物层进行反应来蚀刻的蚀刻对象膜的蚀刻量这样的问题。
[蚀刻装置的结构]
首先，基于图1来说明实施方式所涉及的蚀刻装置。图1是概要性地示出实施方式所涉及的蚀刻装置10的截面的一例的图。图1所示的蚀刻装置10是电容耦合型蚀刻装置。
蚀刻装置10具备腔室12。腔室12具有大致圆筒形状。腔室12提供其内部空间来作为处理空间。在腔室12的内壁面形成有具有耐等离子体性的覆膜。该覆膜可以是耐酸铝膜或者由氧化钇形成的膜。腔室12接地。在腔室12的侧壁形成有开口12g。在从腔室12的外部向腔室12搬入晶圆W时以及从腔室12向腔室12的外部搬出晶圆W时，晶圆W通过开口12g。在腔室12的侧壁安装有闸阀14，以进行开口12g的打开和关闭。
腔室12的底部上设置有支承部15。支承部15具有大致圆筒形状。支承部15例如由绝缘材料构成。支承部15在腔室12内从腔室12的底部向上方延伸。在腔室12内设置有载置台16。载置台16被支承部15支承。
载置台16用于载置半导体晶圆(下面称为“晶圆W”。)。晶圆W是被处理体的一例。载置台16具有下部电极18和静电吸盘20。下部电极18包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝之类的金属构成，具有大致圆盘形状。第二板18b设置于第一板18a上，与第一板18a电连接。
静电吸盘20设置于第二板18b上。静电吸盘20具有绝缘层以及设置于该绝缘层内的膜状的电极。静电吸盘20的电极经由开关23而与直流电源22电连接。从直流电源22向静电吸盘20的电极施加直流电压。当向静电吸盘20的电极施加直流电压时，静电吸盘20产生静电引力来将晶圆W吸引至该静电吸盘20，并保持该晶圆W。此外，在静电吸盘20内也可以内置加热器，该加热器也可以与设置于腔室12的外部的加热器电源连接。
在第二板18b的周缘部上设置有聚焦环24。聚焦环24为大致环状的板。聚焦环24以包围晶圆W的边缘和静电吸盘20的方式配置。设置聚焦环24是为了提高蚀刻的均匀性。聚焦环24例如可以由硅、石英之类的材料形成。
在第二板18b的内部设置有流路18f。从设置于腔室12的外部的冷却单元经由配管26a向流路18f供给制冷剂。被供给到流路18f的制冷剂经由配管26b返回冷却单元。即，制冷剂在流路18f与冷却单元之间循环。通过控制该制冷剂的温度，来调整载置台16(或静电吸盘20)的温度和晶圆W的温度。此外，作为制冷剂，例如例示Galden(注册商标)。
在蚀刻装置10设置有气体供给线路28。气体供给线路28用于将来自传热气体供给机构的传热气体、例如He气体供给到静电吸盘20的上表面与晶圆W的背面之间。
蚀刻装置10还具备上部电极30。上部电极30设置于载置台16的上方。上部电极30经由构件32被支承于腔室12的上部。上部电极30可以包括电极板34和支承体36。电极板34的下表面与腔室12面对。在电极板34设置有多个气体喷出孔34a。该电极板34可由硅或氧化硅之类的材料形成。
支承体36将电极板34以装卸自如的方式支承，支承体36由铝之类的导电性材料形成。支承体36的内部设置有气体扩散室36a。与气体喷出孔34a连通的多个气体流通孔36b从气体扩散室36a向下方延伸。在支承体36形成有用于向气体扩散室36a导入气体的气体导入口36c。气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42及流量控制器组44而与气体源组40连接。气体源组40包括多个气体源。多个气体源至少包括第一处理气体的气体源和第二处理气体的气体源。第一处理气体是物理吸附于晶圆W的蚀刻对象膜的气体。第二处理气体是用于对蚀刻对象膜进行蚀刻的气体。此外，多个气体源也可以包括第一处理气体及第二处理气体以外的气体的气体源。
阀组42包括多个阀，流量控制器组44包括质量流量控制器或压力控制式的流量控制器之类的多个流量控制器。气体源组40的多个气体源分别经由阀组42中的对应的阀以及流量控制器组44中的对应的流量控制器而与气体供给管38连接。
在支承部15与腔室12的侧壁之间设置有隔板构件48。隔板构件48例如是板状的构件，可通过在铝制的母材的表面覆盖Y2O3等陶瓷来形成。在隔板构件48形成有贯穿该隔板构件48的多个孔。在隔板构件48的下方且腔室12的底部，经由排气管52连接有排气装置50。排气装置50具有压力调整阀之类的压力控制器以及涡轮分子泵之类的真空泵，能够将腔室12减压至期望的压力。
蚀刻装置10还具备第一高频电源62和第二高频电源64。第一高频电源62是产生用于生成等离子体的第一高频电力(高频电能)的电源。第一高频电力例如具有27MHz～100MHz的范围内的频率。第一高频电源62经由匹配器63而与上部电极30连接。匹配器63具有用于使第一高频电源62的输出阻抗与负载侧(上部电极30侧)的阻抗匹配的电路。此外，第一高频电源62也可以经由匹配器63而与下部电极18连接。
第二高频电源64是产生用于向晶圆W吸引离子的第二高频电力(高频电能)的电源。第二高频电力例如具有400kHz～13.56MHz的范围内的频率。第二高频电源64经由匹配器65而与下部电极18连接。匹配器65具有用于使第二高频电源64的输出阻抗与负载侧(下部电极18侧)的阻抗匹配的电路。
蚀刻装置10的动作由控制部70统一控制。控制部70具备CPU(Central ProcessingUnit：中央处理器)，设置有用户接口72、存储部73以及控制蚀刻装置的各部的工艺控制器71。
用户接口72供工序管理者为了管理蚀刻装置而进行命令的输入操作的键盘、可视化地显示蚀刻装置的运行状况的显示器等构成。
在存储部73中保存有制程，该制程中存储有用于通过工艺控制器71的控制来实现由蚀刻装置执行的各种处理的控制程序(软件)、处理条件数据等。控制程序、处理条件数据等的制程被存储在计算机可读的计算机记录介质(例如硬盘、CD、软盘、半导体存储器等)中。控制程序、处理条件数据等的制程也可以从其它装置例如经由专用线路而被实时传输。
控制部70使工艺控制器71基于存储部73中保存的控制程序、处理条件数据进行动作，由此控制装置整体的动作。
[蚀刻方法]
接着，说明利用蚀刻装置10来蚀刻晶圆W的流程的一例。蚀刻装置10首先执行物理吸附工序。即，蚀刻装置10一边将形成有蚀刻对象膜的晶圆W进行冷却，一边在第一处理气体的压力比针对晶圆W的温度的第一处理气体的饱和蒸气压小的条件下使基于该第一处理气体的吸附质物理吸附于蚀刻对象膜。然后，蚀刻装置10执行蚀刻工序。即，蚀刻装置10利用第二处理气体的等离子体来使吸附质与蚀刻对象膜进行反应，由此对蚀刻对象膜进行蚀刻。蚀刻对象膜例如是含硅膜。作为含硅膜，例如可列举SiO2膜。第一处理气体例如是CF系气体。作为CF系气体，例如可列举C4F8。第二处理气体例如是稀有气体。作为稀有气体，例如可列举Ar。此外，也可以将物理吸附工序和蚀刻工序重复进行多个循环。另外，也可以在物理吸附工序与蚀刻工序之间执行通过第三处理气体来置换第一处理气体的置换工序。第三处理气体例如也可以与第二处理气体相同。
另外，在作为对蚀刻对象膜进行蚀刻的方法之一的Quasi-ALE法中，在基于处理气体的聚合物层堆积于蚀刻对象膜时，存在堆积于蚀刻对象膜的聚合物层的堆积量随着时间的经过而线性地增加的倾向。若堆积于蚀刻对象膜的聚合物层的堆积量随着时间的经过而线性地增加，则难以以原子层单位控制聚合物层的厚度。作为结果，Quasi-ALE法存在难以将通过与聚合物层进行反应来蚀刻的蚀刻对象膜的蚀刻量控制为期望的量这样的问题。
因此，蚀刻装置10一边将形成有蚀刻对象膜的晶圆W进行冷却，一边在第一处理气体的压力比针对晶圆W的温度的第一处理气体的饱和蒸气压小的条件下使基于该第一处理气体的吸附质物理吸附于蚀刻对象膜。通过一边将晶圆W进行冷却一边在第一处理气体的压力小于饱和蒸气压的条件下使吸附质物理吸附于蚀刻对象膜，吸附质的吸附量随着时间的经过而饱和为固定值，因此能够以原子层单位高精度地控制吸附质的厚度。作为结果，能够将通过与吸附质进行反应来蚀刻的蚀刻对象膜的蚀刻量适当地控制为期望的量。
图2是示出实施方式所涉及的第一处理气体的蒸气压曲线的一例的图。图2中示出作为第一处理气体的C4F8的蒸气压曲线。温度越高，则C4F8的饱和蒸气压越大。因此，晶圆W的温度越高，则基于C4F8的吸附质越难以物理吸附于蚀刻对象膜。由此，引起足以有助于蚀刻的量的物理吸附的晶圆W温度存在上限，蚀刻装置10将晶圆W冷却至比上限温度低的温度。在将C4F8用作第一处理气体的情况下，本实施方式的蚀刻装置10将晶圆W冷却至例如-115℃以下的温度。
另外，在C4F8的压力比针对晶圆W的温度的饱和蒸气压小的情况下，物理吸附于蚀刻对象膜的吸附质的吸附量随时间的经过而饱和为固定值。该现象被称为吸附平衡。本实施方式的蚀刻装置10一边将晶圆W进行冷却，一边在C4F8的压力比针对晶圆W的温度的C4F8的饱和蒸气压小的条件下使基于C4F8的吸附质物理吸附于蚀刻对象膜。例如，蚀刻装置10一边将晶圆W冷却至-115℃以下的温度，一边在C4F8的压力比针对晶圆W的温度的C4F8的饱和蒸气压小的条件下使基于C4F8的吸附质物理吸附于蚀刻对象膜。图2中用斜线的范围示出在晶圆W的温度为-115℃以下的情况下设定的C4F8的压力的范围。通过一边将晶圆W进行冷却一边在C4F8的压力比饱和蒸气压小的条件下使吸附质物理吸附于蚀刻对象膜，吸附质的吸附量随时间的经过而饱和为固定值，因此能够以原子层单位高精度地控制吸附质的厚度。作为结果，能够将通过与吸附质进行反应来蚀刻的蚀刻对象膜的蚀刻量适当地控制为期望的量。
接着，参照图3来说明蚀刻晶圆W的流程的具体例。图3是示出实施方式所涉及的晶圆W的膜厚的随时间的变化的一例的图。在图3的上侧，用曲线图示出了将物理吸附工序、调整工序以及蚀刻工序重复执行了8个循环的情况下的晶圆W的膜厚的随时间的变化。在图3的下侧，放大地示出了图3的上侧的曲线图中的与第7个循环相当的部分。在晶圆W形成有作为蚀刻对象膜的SiO2膜。
蚀刻装置10使制冷剂循环来将晶圆W冷却至-120℃。然后，蚀刻装置10一边将晶圆W进行冷却，一边在C4F8的压力比针对晶圆W的温度的C4F8的饱和蒸气压小的条件下从气体源组40向腔室12内供给C4F8，来使吸附质物理吸附于蚀刻对象膜。此时，蚀刻装置10不在腔室12内生成等离子体。图3中示出执行第7个循环的物理吸附工序的期间T1。晶圆W的物理吸附于蚀刻对象膜的吸附质的吸附量随时间的经过而饱和为固定值，晶圆W的膜厚饱和为固定值。也就是说，将物理吸附工序持续进行规定时间(例如期间T1的时间)，直到吸附质的吸附量饱和为止。此外，在使吸附质物理吸附于蚀刻对象膜时，蚀刻装置10也可以将腔室12的壁的温度调整为比晶圆W的温度高的值。例如能够使用加热器等加热单元来执行对腔室12的壁的温度的调整。通过将腔室12的壁的温度调整为比晶圆W的温度高的值，能够降低物理吸附于腔室12的壁的吸附质的吸附量。
蚀刻装置10在使基于C4F8的吸附质物理吸附于蚀刻对象膜之后，从气体源组40向腔室12内供给Ar，通过Ar来置换C4F8。图3中示出执行第7个循环的置换工序的期间T2。通过Ar来置换C4F8，由此C4F8的分压减少，物理吸附于蚀刻对象膜的吸附质的一部分挥发。伴随着物理吸附于蚀刻对象膜的吸附质的一部分挥发，晶圆W的吸附质的吸附量减少，晶圆W的膜厚减少。但是，吸附质的另一部分不挥发，作为残留物残留于蚀刻对象膜。由此，吸附质的厚度被调整为规定的厚度。
蚀刻装置10在通过Ar来置换C4F8之后，从气体源组40向腔室12内供给Ar并且从第一高频电源62向上部电极30施加第一高频电力，来在腔室12内生成Ar的等离子体以进行蚀刻。此时，蚀刻装置10也可以从第二高频电源64向下部电极18施加第二高频电力。图3中示出执行第7个循环的蚀刻工序的期间T3。通过生成Ar的等离子体，来促进Ar离子撞击蚀刻对象膜上的吸附质，引起吸附质与蚀刻对象膜的反应。通过吸附质与蚀刻对象膜进行反应，来与吸附质的厚度相应地对晶圆W的蚀刻对象膜进行蚀刻，蚀刻对象膜的厚度随时间的经过而减少，晶圆W的膜厚减少。当吸附质与蚀刻对象膜的反应完成时，蚀刻对象膜的厚度的减少停止。也就是说，持续进行蚀刻工序，直到吸附质与蚀刻对象膜的反应完成为止。
这样，蚀刻装置10一边将晶圆W进行冷却，一边在C4F8的压力比针对晶圆W的温度的C4F8的饱和蒸气压小的条件下使吸附质物理吸附于蚀刻对象膜，由此能够使吸附质的吸附量饱和为固定值。由此，蚀刻装置10能够以原子层单位高精度地控制吸附质的厚度，作为结果，能够将通过与吸附质进行反应来蚀刻的蚀刻对象膜的蚀刻量适当地控制为期望的量。
另外，在蚀刻装置10中，即使在已使吸附质物理吸附于蚀刻对象膜的情况下，有时吸附质也会在进行蚀刻对象膜的蚀刻之前全部挥发。例如，在蚀刻装置10中，在晶圆W的温度为比较高的温度(例如高于-115℃的温度)的情况下，关于物理吸附于SiO2膜的基于C4F8的吸附质，有时吸附质在进行蚀刻之前全部挥发。若吸附质在进行蚀刻之前全部挥发，则无法实现吸附质与蚀刻对象膜的反应，因此无法实现蚀刻对象膜的蚀刻。
图4是示出利用椭偏仪来测定晶圆W的温度为-110℃的情况下的SiO2膜上的吸附质的厚度的随时间的变化所得到的结果的曲线图。图5是示出利用QMS(Quadrupole MassSpectrometer：四级杆质谱仪)来测定晶圆W的温度为-110℃的情况下的SiO2膜附近的气体成分的强度的随时间的变化所得到的结果的曲线图。图4和图5是改变向腔室12内供给的C4F8的压力并测定SiO2膜上的吸附质的厚度及SiO2膜附近的气体成分的强度所得到的结果。在图4和图5中，针对C4F8的每个压力，用曲线图示出SiO2膜上的吸附质的厚度的随时间的变化以及SiO2膜附近的气体成分的强度的随时间的变化。
图4的曲线图示出以下情况：在晶圆W的温度为-110℃的情况下，通过向腔室12内供给C4F8来使基于C4F8的吸附质于被SiO2膜。图5的曲线图示出以下情况：在晶圆W的温度为-110℃的情况下，在开始C4F8的排气之后，暂时物理吸附于SiO2膜的吸附质全部作为气体成分迅速挥发。
图6是示出利用椭偏仪来测定晶圆W的温度为-115℃的情况下的SiO2膜上的吸附质的厚度的随时间的变化所得到的结果的曲线图。图7是示出利用QMS来测定晶圆W的温度为-115℃的情况下的SiO2膜附近的气体成分的强度的随时间的变化所得到的结果的曲线图。图6和图7是改变向腔室12内供给的C4F8的压力并测定SiO2膜上的吸附质的厚度及SiO2膜附近的气体成分的强度所得到的结果。在图6和图7中，针对C4F8的每个压力，用曲线图示出SiO2膜上的吸附质的厚度的随时间的变化以及SiO2膜附近的气体成分的强度的随时间的变化。
图6的曲线图示出以下情况：在晶圆W的温度为-115℃的情况下，通过向腔室12内供给C4F8来使基于C4F8的吸附质物理吸附于SiO2膜。图7的曲线图示出以下情况：在晶圆W的温度为-115℃的情况下，在开始C4F8的排气之后，暂时物理吸附于SiO2膜的吸附质全部作为气体成分迅速挥发。图4、图5、图6以及图7示出以下情况：与晶圆W的温度为-110℃的情况相比较，在晶圆W的温度为-115℃的情况下能够延长暂时物理吸附于SiO2膜的吸附质残留在SiO2膜上的时间。
图8是示出利用椭偏仪来测定晶圆W的温度为-120℃的情况下的SiO2膜上的吸附质的厚度的随时间的变化所得到的结果的曲线图。图9是示出利用QMS来测定晶圆W的温度为-120℃的情况下的SiO2膜附近的气体成分的强度的随时间的变化所得到的结果的曲线图。图8和图9是改变向腔室12内供给的C4F8的压力并测定SiO2膜上的吸附质的厚度及SiO2膜附近的气体成分的强度所得到的结果。在图8和图9中，针对C4F8的每个压力，用曲线图示出SiO2膜上的吸附质的厚度的随时间的变化以及SiO2膜附近的气体成分的强度的随时间的变化。
图8的曲线图示出以下情况：在晶圆W的温度为-120℃的情况下，通过向腔室12内供给C4F8来使基于C4F8的吸附质物理吸附于SiO2膜。图9的曲线图示出以下情况：在晶圆W的温度为-120℃的情况下，在开始C4F8的排气之后，暂时物理吸附于SiO2膜的吸附质全部作为气体成分迅速挥发。图6、图7、图8以及图9示出以下情况：与晶圆W的温度为-115℃的情况相比较，在晶圆W的温度为-120℃的情况下能够延长暂时物理吸附于SiO2膜的吸附质残留在SiO2膜上的时间。
因此，本实施方式的蚀刻装置10一边将晶圆W冷却至-115℃以下的温度，一边使吸附质物理吸附于蚀刻对象膜。由此，能够避免吸附质在进行蚀刻之前全部挥发的事态，因此能够稳定地实现蚀刻对象膜的蚀刻。
但是，即使在将晶圆W冷却至-115℃以下的温度的情况下，在作为第一处理气体的C4F8的压力相比于针对晶圆W的温度的C4F8的饱和蒸气压足够低的情况下，基于C4F8的吸附质也变得容易挥发。例如，在C4F8的压力小于0.5Pa的情况下，基于C4F8的吸附质变得容易挥发。因此，本实施方式的蚀刻装置10在第一处理气体的压力为根据第一处理气体的种类预先决定的下限值以上且小于第一处理气体的饱和蒸气压的条件下，使吸附质物理吸附于蚀刻对象膜。例如，在第一处理气体为C4F8的情况下，根据第一处理气体的种类预先决定的下限值例如为0.5Pa。通过将第一处理气体的压力设为根据第一处理气体的种类预先决定的下限值以上，能够抑制吸附质的挥发。
接着，简单说明本实施方式所涉及的蚀刻方法的流程。图10是示出实施方式所涉及的蚀刻方法的流程的一例的流程图。
蚀刻装置10使制冷剂在流路18f与冷却单元之间循环，来将载置台16和晶圆W冷却至-115℃以下(步骤S11)。
蚀刻装置10一边将晶圆W进行冷却，一边在C4F8的压力比针对晶圆W的温度的C4F8的饱和蒸气压的条件下从气体源组40向腔室12内供给C4F8，来使吸附质物理吸附于蚀刻对象膜(步骤S12)。步骤S12是物理吸附工序的一例。步骤S12中的C4F8是第一处理气体的一例。
蚀刻装置10从气体源组40向腔室12内供给Ar，通过Ar来置换C4F8(步骤S13)。通过Ar来置换C4F8，由此C4F8的分压减小，物理吸附于蚀刻对象膜的吸附质的一部分挥发。吸附质的另一部分不挥发，作为残留物残留于蚀刻对象膜。由此，将吸附质的厚度调整为规定的厚度。步骤S13是置换工序的一例。步骤S13中的Ar是第三处理气体的一例。
蚀刻装置10从气体源组40向腔室12内供给Ar，并且从第一高频电源62向上部电极30施加第一高频电力，来在腔室12内生成Ar的等离子体，以对蚀刻对象膜进行蚀刻(步骤S14)。步骤S14是蚀刻工序的一例。步骤S14中的Ar是第二处理气体的一例。
蚀刻装置10判定是否将步骤S12～S14重复进行了多个循环(步骤S15)。在未将步骤S12～S14重复进行多个循环的情况下(步骤S15中为“否”)，蚀刻装置10将处理转到步骤S12。由此，将物理吸附工序、置换工序以及蚀刻工序重复进行多个循环。
另一方面，在将步骤S12～S14执行了多个循环的情况下(步骤S15中为“是”)，蚀刻装置10结束蚀刻方法。
如以上那样，本实施方式所涉及的蚀刻方法包括物理吸附工序和蚀刻工序。在物理吸附工序中，一边将形成有蚀刻对象膜的被处理体进行冷却，一边在第一处理气体的压力比针对被处理体的温度的该第一处理气体的饱和蒸气压的条件下使基于该第一处理气体的吸附质物理吸附于蚀刻对象膜。在蚀刻工序中，利用第二处理气体的等离子体来使吸附质与蚀刻对象膜进行反应，由此对蚀刻对象膜进行蚀刻。由此，能够以原子层单位高精度地控制吸附质的厚度，作为结果，能够将通过与吸附质进行反应来蚀刻的蚀刻对象膜的蚀刻量适当地控制为期望的量。由此，能够提高被处理体的面内的蚀刻量的均匀性，并且能够抑制每个被处理体的蚀刻量的差异。
另外，在本实施方式所涉及的蚀刻方法中，在物理吸附工序中，在使吸附质物理吸附于蚀刻对象膜时，将配置被处理体的腔室的壁的温度调整为比被处理体的温度高的值。由此，能够降低物理吸附于室的壁的吸附质的吸附量。
另外，在本实施方式所涉及的蚀刻方法中，持续进行物理吸附工序，直到吸附质的吸附量饱和为止。由此，能够将吸附质的厚度控制为期望的厚度。
另外，在本实施方式所涉及的蚀刻方法中，将物理吸附工序和蚀刻工序重复进行多个循环。由此，能够将重复进行的各循环中的蚀刻量控制为期望的量。
另外，本实施方式所涉及的蚀刻方法还包括通过第三处理气体来置换第一处理气体的置换工序。由此，能够抑制由残留气体的影响导致的蚀刻不良的发生。
另外，在本实施方式所涉及的蚀刻方法中，第三处理气体与第二处理气体相同。由此，能够抑制由处理气体的切换引起的蚀刻不良的发生。
另外，在本实施方式所涉及的蚀刻方法中，持续进行蚀刻工序，直到吸附质与蚀刻对象膜的反应完成为止。由此，能够实现自控制的蚀刻。
另外，在本实施方式所涉及的蚀刻方法中，第一处理气体包括CF系气体。由此，能够将通过与基于CF系气体的吸附质进行反应来蚀刻的蚀刻对象膜的蚀刻量适当地控制为期望的量。
另外，在本实施方式所涉及的蚀刻方法中，在物理吸附工序中，一边将被处理体冷却至-115℃以下的温度，一边使吸附质物理吸附于蚀刻对象膜。由此，由于能够避免吸附质在进行蚀刻之前全部挥发的事态，因此能够稳定地实现蚀刻对象膜的蚀刻。
另外，在本实施方式所涉及的蚀刻方法中，在物理吸附工序中，在第一处理气体的压力为根据第一处理气体的种类预先决定的下限值以上且小于第一处理气体的饱和蒸气压的条件下，使吸附质物理吸附于蚀刻对象膜。由此，能够抑制吸附质的挥发。
另外，在本实施方式所涉及的蚀刻方法中，第一处理气体是C4F8，第一处理气体的压力为0.5Pa以上。由此，能够抑制基于C4F8的吸附质的挥发。
另外，在本实施方式所涉及的蚀刻方法中，第二处理气体包括稀有气体。由此，能够利用稀有气体的等离子体来使吸附质与蚀刻对象膜进行反应。
[其它]
此外，本申请中公开的技术不限定于上述的实施方式，在其主旨的范围内能够进行多种变形。
例如，在上述的实施方式中，通过一个步骤来执行物理吸附工序，但是也可以通过两个步骤来执行物理吸附工序。例如，物理吸附工序也可以包括第一工序和第二工序。在第一工序中，在第一处理气体的压力为比使吸附质的吸附量饱和的压力高的值的条件下对吸附质进行物理吸附。在第二工序中，在第一处理气体的压力为使所述吸附质的吸附量饱和的压力的条件下对上述吸附质进行物理吸附。由此，能够缩短直到吸附质的吸附量饱和为固定值为止所需要的时间。
另外，在上述的实施方式中，在重复物理吸附工序和蚀刻工序时，不变更第一处理气体的压力和被处理体(晶圆W)的温度，但是不限于公开的技术。例如，也可以是，每当重复物理吸附工序和蚀刻工序时，变更第一处理气体的压力和被处理体的温度之中的至少一方。由此，能够使蚀刻量随着蚀刻的进行发生变化。
另外，在上述的实施方式中，示出了在物理吸附工序与蚀刻工序之间进行通过第三处理气体来置换第一处理气体的置换工序的例子，但是不限于公开的技术。例如，也可以在物理吸附工序与蚀刻工序之间包括对第一处理气体进行排气的排气工序。
另外，在上述的实施方式中，也可以在蚀刻工序之后包括对第二处理气体进行排气的排气工序。另外，在上述的实施方式中，也可以在蚀刻工序之后包括通过第四处理气体来置换第二处理气体的置换工序。
此外，本次公开的实施方式在所有方面均为例示，而非限制性的。实际上，上述的实施方式能够以多种方式来实现。另外，上述的实施方式在不脱离所附的权利要求书及其主旨的范围内能够以各种方式进行省略、置换、变更。
附图标记说明
10：蚀刻装置；12：腔室；16：载置台；18：下部电极；18f：流路；20：静电吸盘；30：上部电极；40：气体源组；50：排气装置；62：第一高频电源；64：第二高频电源；70：控制部。

Claims (18)

1.一种蚀刻方法，包括以下工序：
物理吸附工序，一边将形成有蚀刻对象膜的被处理体进行冷却，一边在第一处理气体的压力比针对所述被处理体的温度的该第一处理气体的饱和蒸气压小的条件下使基于该第一处理气体的吸附质物理吸附于所述蚀刻对象膜；以及
蚀刻工序，利用第二处理气体的等离子体来使所述吸附质与所述蚀刻对象膜进行反应，由此对所述蚀刻对象膜进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其中，
在所述物理吸附工序中，在使所述吸附质物理吸附于所述蚀刻对象膜时，将配置所述被处理体的腔室的壁的温度调整为比所述被处理体的温度高的值。
3.根据权利要求1或2所述的蚀刻方法，其中，
持续进行所述物理吸附工序，直到所述吸附质的吸附量饱和为止。
4.根据权利要求1所述的蚀刻方法，其中，所述物理吸附工序包括以下工序：
第一工序，在所述第一处理气体的压力为比使所述吸附质的吸附量饱和的压力高的值的条件下对所述吸附质进行物理吸附；以及
第二工序，在所述第一处理气体的压力为使所述吸附质的吸附量饱和的压力的条件下对所述吸附质进行物理吸附。
5.根据权利要求1所述的蚀刻方法，其中，
将所述物理吸附工序和所述蚀刻工序重复进行多个循环。
6.根据权利要求5所述的蚀刻方法，其中，
每当重复所述物理吸附工序和所述蚀刻工序时，在所述物理吸附工序中，变更所述第一处理气体的压力和所述被处理体的温度中的至少一方。
7.根据权利要求1所述的蚀刻方法，其中，
在所述物理吸附工序与所述蚀刻工序之间还包括对所述第一处理气体进行排气的排气工序。
8.根据权利要求1所述的蚀刻方法，其中，
在所述物理吸附工序与所述蚀刻工序之间还包括通过第三处理气体来置换所述第一处理气体的置换工序。
9.根据权利要求8所述的蚀刻方法，其中，
所述第三处理气体与所述第二处理气体相同。
10.根据权利要求1所述的蚀刻方法，其中，
持续进行所述蚀刻工序，直到所述吸附质与所述蚀刻对象膜的反应完成为止。
11.根据权利要求1所述的蚀刻方法，其中，
在所述蚀刻工序之后还包括对所述第二处理气体进行排气的排气工序。
12.根据权利要求1所述的蚀刻方法，其中，
在所述蚀刻工序之后还包括通过第四处理气体来置换所述第二处理气体的置换工序。
13.根据权利要求1所述的蚀刻方法，其特征在于，
所述第一处理气体包括CF系气体。
14.根据权利要求1所述的蚀刻方法，其中，
在所述物理吸附工序中，一边将所述被处理体冷却至-115℃以下的温度，一边使所述吸附质物理吸附于所述蚀刻对象膜。
15.根据权利要求1所述的蚀刻方法，其中，
在所述物理吸附工序中，在所述第一处理气体的压力为预先根据所述第一处理气体的种类决定出的下限值以上且小于所述第一处理气体的饱和蒸气压的条件下，使所述吸附质物理吸附于所述蚀刻对象膜。
16.根据权利要求15所述的蚀刻方法，其中，
所述第一处理气体为C4F8，
所述第一处理气体的压力为0.5Pa以上。
17.根据权利要求1所述的蚀刻方法，其中，
所述第二处理气体包括稀有气体。
18.一种蚀刻装置，具有：
腔室，被处理体配置于所述腔室；
排气部，其用于将所述腔室内减压；
气体供给部，其用于向所述腔室内供给处理气体；以及
控制部，其执行物理吸附工序和蚀刻工序，在所述物理吸附工序中，一边将形成有蚀刻对象膜的被处理体进行冷却，一边在第一处理气体的压力比针对所述被处理体的温度的该第一处理气体的饱和蒸气压小的条件下使基于该第一处理气体的吸附质物理吸附于所述蚀刻对象膜，在所述蚀刻工序中，利用第二处理气体的等离子体来使所述吸附质与所述蚀刻对象膜进行反应，由此对所述蚀刻对象膜进行蚀刻。
CN202080041655.7A 2019-06-13 2020-06-02 蚀刻方法和蚀刻装置 Pending CN113966546A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019109990 2019-06-13
JP2019-109990 2019-06-13
PCT/JP2020/021769 WO2020250751A1 (ja) 2019-06-13 2020-06-02 エッチング方法、及びエッチング装置

Publications (1)

Publication Number Publication Date
CN113966546A true CN113966546A (zh) 2022-01-21

Family

ID=73780759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080041655.7A Pending CN113966546A (zh) 2019-06-13 2020-06-02 蚀刻方法和蚀刻装置

Country Status (6)

Country Link
US (1) US20220102160A1 (zh)
EP (1) EP3985714A4 (zh)
JP (1) JP7160291B2 (zh)
KR (1) KR20220020806A (zh)
CN (1) CN113966546A (zh)
WO (1) WO2020250751A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235912A (ja) * 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
WO2017159512A1 (ja) * 2016-03-17 2017-09-21 日本ゼオン株式会社 プラズマエッチング方法
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US10062563B2 (en) * 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US9793135B1 (en) * 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
WO2018022510A1 (en) * 2016-07-25 2018-02-01 Tokyo Electron Limited Monolayer film mediated precision material etch
US10566212B2 (en) * 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
TWI757545B (zh) * 2017-09-15 2022-03-11 日商關東電化工業股份有限公司 使用酸鹵化物之原子層蝕刻

Also Published As

Publication number Publication date
US20220102160A1 (en) 2022-03-31
JP7160291B2 (ja) 2022-10-25
TW202105514A (zh) 2021-02-01
EP3985714A1 (en) 2022-04-20
JPWO2020250751A1 (zh) 2020-12-17
KR20220020806A (ko) 2022-02-21
WO2020250751A1 (ja) 2020-12-17
EP3985714A4 (en) 2023-07-19

Similar Documents

Publication Publication Date Title
US11264208B2 (en) Plasma processing apparatus and method for controlling radio-frequency power supply of plasma processing apparatus
US10770308B2 (en) Etching method
US9859126B2 (en) Method for processing target object
JP5956933B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN109219866B (zh) 蚀刻方法
JP2020092036A (ja) 制御方法及びプラズマ処理装置
CN111527591B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US20190198336A1 (en) Etching method
US20190237305A1 (en) Method for applying dc voltage and plasma processing apparatus
US8328981B2 (en) Method for heating a focus ring in a plasma apparatus by high frequency power while no plasma being generated
CN110616416A (zh) 基板处理方法及基板处理装置
US11251048B2 (en) Plasma processing method and plasma processing apparatus
CN111564355B (zh) 等离子体处理装置和等离子体处理方法
US11721522B2 (en) Plasma processing method and plasma processing apparatus
CN109923648B (zh) 处理被处理体的方法
CN113966546A (zh) 蚀刻方法和蚀刻装置
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
TWI848120B (zh) 蝕刻方法以及蝕刻裝置
CN111326395A (zh) 等离子体处理方法和等离子体处理装置
JP2014075281A (ja) プラズマ処理装置及び温度制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination