TWI844391B - 封裝結構及其製作方法 - Google Patents
封裝結構及其製作方法 Download PDFInfo
- Publication number
- TWI844391B TWI844391B TW112121646A TW112121646A TWI844391B TW I844391 B TWI844391 B TW I844391B TW 112121646 A TW112121646 A TW 112121646A TW 112121646 A TW112121646 A TW 112121646A TW I844391 B TWI844391 B TW I844391B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- circuit component
- component
- photonic
- electronic
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000013307 optical fiber Substances 0.000 claims abstract description 27
- 230000017525 heat dissipation Effects 0.000 claims abstract description 14
- 238000004806 packaging method and process Methods 0.000 claims description 100
- 239000010409 thin film Substances 0.000 claims description 63
- 238000001816 cooling Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 7
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 7
- 239000000835 fiber Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 4
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
Abstract
一種封裝結構，包括一電路板、一封裝基板、一電子/光子組件、一薄膜重佈層、一散熱組件以及一光纖組件。封裝基板配置於電路板上且與電路板電性連接。電子/光子組件包括一專用積體電路組件、一電子積體電路組件以及一光子積體電路組件。電子積體電路組件與光子積體電路組件堆疊地配置於封裝基板上且透過薄膜重佈層與封裝基板電性連接。電子積體電路組件於薄膜重佈層上的正投影重疊於光子積體電路組件於薄膜重佈層上的正投影。散熱組件配置於電子/光子組件上。光纖組件配置於封裝基板上，且光連接光子積體電路組件。
Description
本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種封裝結構及其製作方法。
近年來，高性能計算(high-performance computing；HPC)變得更加流行，且廣泛用於先進網路和伺服器應用，特別是用於需要高資料速率、逐漸增加的頻寬以及逐漸降低的時延的人工智慧(artificial intelligence；AI)相關的產品。人們對於包含高性能計算(HPC)的封裝結構所採用的高密度(high density，HD)封裝載板的期待及要求也越來越多，例如是對金屬層的線寬和線距的要求越來越細，以及對重配置線路層的介電層厚度的要求越來越薄。然而，以目前的增層封裝基板(build-up package substrate)是無法滿足上述的要求。因此，為了滿足上述的要求，目前有業界提出將專用積體電路組件、電子積體電路組件以及光子積體電
路組件併排放置在薄膜重佈層以透過薄膜重佈層來彼此電性連接。然而，因為專用積體電路組件、電子積體電路組件以及光子積體電路組件是呈現併排放置，因此所需的薄膜重佈層的面積較大，進而無法縮小封裝基板的面積。再者，也因為上述的排列設置方式，導致電性傳輸路徑較遠，無法具有較佳的電性表現。此外，有業界更進一步提出在增層封裝基板上增加矽穿孔中介基板(through-silicon via(TSV)-interposer)，但是矽穿孔中介基板的價錢缺非常昂貴。
本發明提供一種封裝結構，其可解決前先技術的問題，且具有較低的成本。
本發明還提供一種封裝結構的製作方法，用以製作上述的封裝結構。
本發明的封裝結構，其包括一電路板、一封裝基板、一電子/光子組件、一薄膜重佈層(或有機中介層)、一散熱組件以及一光纖組件。封裝基板配置於電路板上且與電路板電性連接。電子/光子組件包括一專用積體電路組件、一電子積體電路組件以及一光子積體電路組件。專用積體電路組件配置於封裝基板上且與封裝基板電性連接。電子積體電路組件與光子積體電路組件堆疊地配置於封裝基板上且與封裝基板電性連接。薄膜重佈層(或有機中介層)配置於電子積體電路組件與光子積體電路組件之間。
電子積體電路組件與光子積體電路組件透過薄膜重佈層與封裝基板電性連接。電子積體電路組件於薄膜重佈層上的正投影重疊於光子積體電路組件於薄膜重佈層上的正投影。散熱組件配置於電子/光子組件上。光纖組件配置於封裝基板上，且光連接光子積體電路組件。
在本發明的一實施例中，上述的光子積體電路組件位於薄膜重佈層與封裝基板之間。
在本發明的一實施例中，上述的封裝基板包括一容置凹槽，部分光子積體電路組件位於容置凹槽內。
在本發明的一實施例中，上述的散熱組件包括一第一散熱器、一第二散熱器、一第一熱電致冷片以及一第二熱電致冷片。第一散熱器配置於專用積體電路組件上。第二散熱器配置於電子積體電路組件上。第一熱電致冷片配置於第一散熱器上，且位於第一散熱器與專用積體電路組件之間。第二熱電致冷片配置於第二散熱器上，且位於第二散熱器與電子積體電路組件之間。
在本發明的一實施例中，上述的散熱組件還包括多個第一熱介面材料以及多個第二熱介面材料。第一熱介面材料分別配置於第一熱電致冷片與第一散熱器之間，以及第一熱電致冷片與專用積體電路組件之間。第二熱介面材料分別配置於第二熱電致冷片與第二散熱器之間，以及第二熱電致冷片與電子積體電路組件之間。
在本發明的一實施例中，上述的電子積體電路組件位於
薄膜重佈層與封裝基板之間。
在本發明的一實施例中，上述的封裝基板包括一容置凹槽，部分電子積體電路組件位於容置凹槽內。
在本發明的一實施例中，上述的散熱組件包括一第一散熱器、一第二散熱器、一第一熱電致冷片以及一第二熱電致冷片。第一散熱器配置於專用積體電路組件上。第二散熱器配置於光子積體電路組件上。第一熱電致冷片配置於第一散熱器上，且位於第一散熱器與專用積體電路組件之間。第二熱電致冷片配置於第二散熱器上，且位於第二散熱器與光子積體電路組件之間。
在本發明的一實施例中，上述的散熱組件還包括多個第一熱介面材料以及多個第二熱介面材料。第一熱介面材料分別配置於第一熱電致冷片與第一散熱器之間，以及第一熱電致冷片與專用積體電路組件之間。第二熱介面材料分別配置於第二熱電致冷片與第二散熱器之間，以及第二熱電致冷片與光子積體電路組件之間。
在本發明的一實施例中，上述的封裝結構還包括多個第一導電件、多個第二導電件以及多個第三導電件。第一導電件配置於封裝基板與電路板之間，其中封裝基板透過第一導電件與電路板電性連接。第二導電件配置於薄膜重佈層與封裝基板之間、薄膜重佈層與光子積體電路組件之間以及薄膜重佈層與電子積體電路組件之間。電子積體電路組件與光子積體電路組件透過第二導電件與薄膜重佈層電性連接。薄膜重佈層透過第二導電件與封
裝基板電性連接。第三導電件配置於專用積體電路組件與封裝基板之間。專用積體電路組件透過第三導電件與封裝基板電性連接。每一第一導電件、每一第二導電件及每一第三導電件分別包括一焊球或一C4凸塊。
在本發明的一實施例中，上述的封裝結構還包括一底膠，配置於專用積體電路組件與封裝基板之間，且包覆第三導電件。
在本發明的一實施例中，上述的光纖組件包括一光纖連接器、一光耦合器以及一光纖纜線。光纖連接器配置於封裝基板上且與封裝基板機械連接。光纖纜線穿過光纖連接器且透過光耦合器光性連接至光子積體電路組件。
本發明的封裝結構的製作方法，其包括以下步驟。提供專用積體電路組件晶圓的晶圓凸塊，且分割成單獨的專用積體電路組件。使用暫時玻璃載板製造有機中介層，且分割單獨的有機中介層。提供電子積體電路組件晶圓的晶圓凸塊以及光子積體電路組件晶圓的晶圓凸塊，且分割成單獨的電子積體電路組件以及單獨的光子積體電路組件。將單獨的電子積體電路組件或單獨的光子積體電路組件連接到帶有暫時玻璃載板的單獨的有機中介層上。取下暫時玻璃載板，且將單獨的電子積體電路組件或單獨的光子積體電路組件連接到有機中介層的底部，之後電鍍銅柱和焊帽。將專用積體電路組件和電子積體電路組件或光子積體電路組件三維堆疊連接至有/無容置凹槽的封裝基板上，然後使用焊球連
接到電路板上。在專用積體電路組件和電子積體電路組件或光子積體電路組件上應用熱管理系統。
基於上述，在本發明的封裝結構的設計中，電子/光子組件的專用積體電路組件配置於封裝基板上且與封裝基板電性連接，而電子/光子組件的電子積體電路組件與光子積體電路組件堆疊地配置於封裝基板上且透過薄膜重佈層與封裝基板電性連接。相較於現有技術中以增層封裝基板或矽穿孔中介基板而言，本發明的封裝結構除了可滿足人們對於高密度封裝結構的期待及要求之外，亦具有較低的成本、高性能且可使用較小的封裝基板。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100a、100b、100c、100d:封裝結構
110:電路板
120a、120b:封裝基板
122:容置凹槽
130a、130b、130c、130d:電子/光子組件
132:專用積體電路組件
134a、134b、134c、134d:電子積體電路組件
136a、136b、136c、136d:光子積體電路組件
140:薄膜重佈層
142:圖案化線路層
144:介電層
145:導電盲孔
146:第一接墊
148:第二接墊
149:防焊層
150a、150b:散熱組件
151、153:第一熱介面材料
152:第一散熱器
154a、154b:第二散熱器
156:第一熱電致冷片
157、159:第二熱介面材料
158a、158b:第二熱電致冷片
160:光纖組件
162:光纖連接器
164:光耦合器
166:光纖纜線
170:第一導電件
175:第二導電件
180:第三導電件
185:底膠
E:電子模塊
S11、S12、S13、S20、S30、S40、S50:步驟
圖1是依照本發明的一實施例的一種封裝結構的剖面示意圖。
圖2是依照本發明的另一實施例的一種封裝結構的剖面示意圖。
圖3是依照本發明的另一實施例的一種封裝結構的剖面示意圖。
圖4是依照本發明的另一實施例的一種封裝結構的剖面示意圖。
圖5是依照本發明的一實施例的一種封裝結構的製作方法的流程示意圖。
本發明實施例可配合圖式一併理解，本發明的圖式亦被視為揭露說明之一部分。應理解的是，本發明的圖式並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸以便清楚表現出本發明的特徵。
圖1是依照本發明的一實施例的一種封裝結構的剖面示意圖。請參考圖1，在本實施例中，封裝結構100a包括一電路板110、一封裝基板120a、一電子/光子組件130a、一薄膜重佈層140、一散熱組件150a以及一光纖組件160。封裝基板120a配置於電路板110上且與電路板110電性連接。電子/光子組件130a包括一專用積體電路組件132、一電子積體電路組件134a以及一光子積體電路組件136a。專用積體電路組件132配置於封裝基板120a上且與封裝基板120a電性連接。電子積體電路組件134a與光子積體電路組件136a堆疊地配置於封裝基板120a上且與封裝基板120a電性連接。薄膜重佈層140配置於電子積體電路組件134a與光子積體電路組件136a之間。電子積體電路組件134a與光子積體電路組件136a透過薄膜重佈層140與封裝基板120a電性連接。電子積體電路組件134a於薄膜重佈層140上的正投影重疊於光子積體電路組件136a於薄膜重佈層140上的正投影。散熱組件150a
配置於電子/光子組件130a上。光纖組件160配置於封裝基板120a上，且光連接光子積體電路組件136a。於一實施例中，亦可以有機中介層(organic interposer)來取代薄膜重佈層140，此仍屬於本發明所欲保護的範圍。
簡言之，本實施例的專用積體電路組件132是配置於封裝基板120a上且與封裝基板120a電性連接，而電子積體電路組件134a與光子積體電路組件136a是堆疊地配置於封裝基板120a上且透過薄膜重佈層140與封裝基板120a電性連接。相較於現有技術中以增層封裝基板或矽穿孔中介基板而言，本實施例的封裝結構100a除了可滿足人們對於高密度封裝結構的期待及要求之外，薄膜重佈層140的成本低於現有技術中的矽穿孔中介基板，亦可具有較低的成本，且薄膜重佈層140的設置於電子積體電路組件134a與光子積體電路組件136a之間，可有效地縮小使用封裝基板120a的面積，即可使用較小的封裝基板120a，且具有較佳的電性表現。
詳細來說，請再參考圖1，在本實施例中，光子積體電路組件136a具體化位於薄膜重佈層140與封裝基板120a之間。薄膜重佈層140包括多層圖案化線路層142、多層介電層144、多個第一接墊146、多個第二接墊148、多個導電盲孔145以及一防焊層149。圖案化線路層142與介電層144交替堆疊，其中圖案化線路層142的線寬與線距皆例如是2微米、5微米或10微米，意即圖案化線路層142為細線路層。較佳地，薄膜重佈層140的佈線
密度大於封裝基板120a的佈線密度，而封裝基板120a的佈線密度大於電路板110的佈線密度。介電層144的材質可例如是有機材料、玻璃或陶瓷，但不以此為限。第一接墊146的表面露出且與最鄰近電子/光子組件130a的介電層144的表面切齊。第二接墊148直接與圖案化線路層142電性連接，其中第二接墊148的表面露出且與防焊層149的表面切齊。導電盲孔145穿過介電層144且電性連接於圖案化線路層142之間以及圖案化線路層142與第一接墊146之間。
再者，本實施例的散熱組件150a包括一第一散熱器152、一第二散熱器154a、一第一熱電致冷片156以及一第二熱電致冷片158a。第一散熱器152配置於專用積體電路組件132上。第二散熱器154a配置於電子積體電路組件134a上。第一熱電致冷片156配置於第一散熱器152上，且位於第一散熱器152與專用積體電路組件132之間。第二熱電致冷片158a配置於第二散熱器154a上，且位於第二散熱器154a與電子積體電路組件134a之間。
更進一步來說，本實施例的散熱組件150a還包括多個第一熱介面材料151、153以及多個第二熱介面材料157、159。第一熱介面材料151配置於第一熱電致冷片156與第一散熱器152之間，而第一熱介面材料153配置於第一熱電致冷片156與專用積體電路組件132之間。第二熱介面材料157配置於第二熱電致冷片158a與第二散熱器154a之間，而第二熱介面材料159配置於第二熱電致冷片158a與電子積體電路組件134a之間。
再者，本實施例的封裝結構100a還包括多個第一導電件170、多個第二導電件175以及多個第三導電件180。第一導電件170配置於封裝基板120a與電路板110之間，其中封裝基板120a透過第一導電件170與電路板110電性連接。第二導電件175配置於薄膜重佈層140與封裝基板120a之間、薄膜重佈層140與光子積體電路組件136a之間以及薄膜重佈層140與電子積體電路組件134a之間。電子積體電路組件134a與光子積體電路組件136a透過第二導電件175與薄膜重佈層140電性連接。薄膜重佈層140透過第二導電件175與封裝基板120a電性連接。第三導電件180配置於專用積體電路組件132與封裝基板120a之間。專用積體電路組件132透過第三導電件180與封裝基板120a電性連接。每一第一導電件170、每一第二導電件175以及每一第三導電件180分別例如是一焊球或一C4凸塊，於此並不加以限制。此外，本實施例的封裝結構100a還包括一底膠185，配置於專用積體電路組件132與封裝基板120a之間，且包覆第三導電件180。
須說明的是，由於薄膜重佈層140與封裝基板120a、光子積體電路組件136a以及電子積體電路組件134a的熱膨脹係數相當，因此於薄膜重佈層140與封裝基板120a之間、薄膜重佈層140與光子積體電路組件136a之間以及薄膜重佈層140與電子積體電路組件134a之間無須設置底膠。
另外，請再參考圖1，本實施例的光纖組件160包括一光纖連接器162、一光耦合器164以及一光纖纜線166。光纖連接器
162配置於封裝基板120a上且與封裝基板120a機械連接。光纖纜線166穿過光纖連接器162且透過光耦合器164光性連接至光子積體電路組件136a。
圖5是依照本發明的一實施例的一種封裝結構的製作方法的流程示意圖。請同時參考圖1與圖5，在封裝結構100a的製程上，首先，步驟S11，提供專用積體電路組件晶圓的晶圓凸塊，且分割成單獨的專用積體電路組件；步驟S12，使用暫時玻璃載板製造有機中介層(或薄膜重佈層)，且分割單獨的有機中介層；步驟S13，提供電子積體電路組件晶圓的晶圓凸塊以及光子積體電路組件晶圓的晶圓凸塊，且分割成單獨的電子積體電路組件以及單獨的光子積體電路組件。上述步驟S11、步驟S12以及步驟S13沒有先後順序。
接著，步驟S20，將單獨的電子積體電路組件134a或單獨的光子積體電路組件136a連接到帶有暫時玻璃載板的單獨的有機中介層(或薄膜重佈層140)上。
接著，步驟S30，取下暫時玻璃載板，且將單獨的電子積體電路組件134a或單獨的光子積體電路組件136a連接到有機中介層(或薄膜重佈層140)的底部，之後電鍍銅柱和焊帽。電子積體電路組件134a以及光子積體電路組件136a分別配置於薄膜重佈層140的相對兩側上而定義出一電子模塊E。此時，電子積體電路組件134a於薄膜重佈層140上的正投影重疊於光子積體電路組件136a於薄膜重佈層140上的正投影。
之後，步驟S40，將專用積體電路組件132和電子積體電路組件134a或光子積體電路組件136a三維堆疊連接至有/無容置凹槽的封裝基板120a上，然後使用焊球(如第一導電件170)連接到電路板110上。將專用積體電路組件132以及電子模塊E配置於封裝基板120a，其中專用積體電路組件132以及電子模塊E分別與封裝基板120a電性連接。詳細來說，專用積體電路組件132可透過形成在專用積體電路組件132與封裝基板120a之間的第三導電件180而接合至封裝基板120a上且與封裝基板120a電性連接，其中每一第三導電件180可例如是焊球或C4凸塊。電子模塊E則可透過形成在薄膜重佈層140與封裝基板120a之間的第二導電件175而接合至封裝基板120a上且與封裝基板120a電性連接。
最後，步驟S50，在專用積體電路組件132和電子積體電路組件134a或光子積體電路組件136a上應用熱管理系統。意即，配置散熱組件150a於電子/光子組件130a上。緊接著，配置光纖組件160於封裝基板120a上，其中光纖組件160光連接光子積體電路組件136a。至此，已完成封裝結構100a的製作。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依照本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1與圖2，本實施例的封裝結構100b與圖
1的封裝結構100a相似，兩者的差異在於：在本實施例中，光子積體電路組件136b的厚度大於前述實施例的光子積體電路組件136a的厚度，因此封裝基板120b可包括一容置凹槽122，而部分光子積體電路組件136b可位於容置凹槽122內。此時，電子/光子組件130b的電子積體電路組件134b與光子積體電路組件136b仍堆疊地配置於封裝基板120b上，且電子積體電路組件134b於薄膜重佈層140上的正投影完全重疊於光子積體電路組件136b於薄膜重佈層140上的正投影。
在製程上，請同時參考圖2以及圖5，本實施例的封裝結構100b的製作方法與上述的封裝結構100a的製作方法相似，兩者的差異在於：在本實施例中，於步驟S13，可直接提供形成有容置凹槽122的封裝基板120b，以對應後續的光子積體電路組件136b。
圖3是依照本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖1與圖3，本實施例的封裝結構100c與圖1的封裝結構100a相似，兩者的差異在於：在本實施例中，電子/光子組件130c的電子積體電路組件134c位於薄膜重佈層140與封裝基板120a之間。再者，散熱組件150b的第二散熱器154b配置於光子積體電路組件136c上。散熱組件150b的第二熱電致冷片158b配置於第二散熱器154b上，且位於第二散熱器154b與光子積體電路組件136c之間。此外，散熱組件150b的第二熱介面材料157配置於第二熱電致冷片158b與第二散熱器154b之間，
而散熱組件150b的第二熱介面材料157配置於第二熱電致冷片158b與光子積體電路組件136c之間。
圖4是依照本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖3與圖4，本實施例的封裝結構100d與圖3的封裝結構100c相似，兩者的差異在於：在本實施例中，電子積體電路組件134d的厚度大於前述實施例的電子積體電路組件134c的厚度，因此封裝基板120b可包括一容置凹槽122，而部分電子積體電路組件134d可位於容置凹槽122內。此時，電子/光子組件130d的電子積體電路組件134d與光子積體電路組件136d仍堆疊地配置於封裝基板120b上，且光子積體電路組件136d於薄膜重佈層140上的正投影完全重疊於電子積體電路組件134d於薄膜重佈層140上的正投影。
綜上所述，在本發明的封裝結構的設計中，電子/光子組件的專用積體電路組件配置於封裝基板上且與封裝基板電性連接，而電子/光子組件的電子積體電路組件與光子積體電路組件堆疊地配置於封裝基板上且透過薄膜重佈層與封裝基板電性連接。相較於現有技術中以增層封裝基板或矽穿孔中介基板而言，本發明的封裝結構除了可滿足人們對於高密度封裝結構的期待及要求之外，亦具有較低的成本、高性能且可使用較小的封裝基板。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍
當視後附的申請專利範圍所界定者為準。
100a:封裝結構
110:電路板
120a:封裝基板
130a:電子/光子組件
132:專用積體電路組件
134a:電子積體電路組件
136a:光子積體電路組件
140:薄膜重佈層
142:圖案化線路層
144:介電層
145:導電盲孔
146:第一接墊
148:第二接墊
149:防焊層
150a:散熱組件
151、153:第一熱介面材料
152:第一散熱器
154a:第二散熱器
156:第一熱電致冷片
157、159:第二熱介面材料
158a:第二熱電致冷片
160:光纖組件
162:光纖連接器
164:光耦合器
166:光纖纜線
170:第一導電件
175:第二導電件
180:第三導電件
185:底膠
E:電子模塊
Claims (13)
- 一種封裝結構，包括：一電路板；一封裝基板，配置於該電路板上，且與該電路板電性連接；一電子/光子組件，包括一專用積體電路組件、一電子積體電路組件以及一光子積體電路組件，該專用積體電路組件配置於該封裝基板上且與該封裝基板電性連接，而該電子積體電路組件與該光子積體電路組件堆疊地配置於該封裝基板上且與該封裝基板電性連接；一薄膜重佈層，僅配置於該電子積體電路組件與該光子積體電路組件之間，其中該電子積體電路組件與該光子積體電路組件透過該薄膜重佈層與該封裝基板電性連接，且該電子積體電路組件於該薄膜重佈層上的正投影重疊於該光子積體電路組件於該薄膜重佈層上的正投影；一散熱組件，配置於該電子/光子組件上；以及一光纖組件，配置於該封裝基板上，且光連接該光子積體電路組件。
- 如請求項1所述的封裝結構，其中該光子積體電路組件位於該薄膜重佈層與該封裝基板之間。
- 如請求項2所述的封裝結構，其中該封裝基板包括一容置凹槽，部分該光子積體電路組件位於該容置凹槽內。
- 如請求項2所述的封裝結構，其中該散熱組件包括： 一第一散熱器，配置於該專用積體電路組件上；一第二散熱器，配置於該電子積體電路組件上；一第一熱電致冷片，配置於該第一散熱器上，且位於該第一散熱器與該專用積體電路組件之間；以及一第二熱電致冷片，配置於該第二散熱器上，且位於該第二散熱器與該電子積體電路組件之間。
- 如請求項4所述的封裝結構，其中該散熱組件更包括：多個第一熱介面材料，分別配置於該第一熱電致冷片與該第一散熱器之間，以及該第一熱電致冷片與該專用積體電路組件之間；以及多個第二熱介面材料，分別配置於該第二熱電致冷片與該第二散熱器之間，以及該第二熱電致冷片與該電子積體電路組件之間。
- 如請求項1所述的封裝結構，其中該電子積體電路組件位於該薄膜重佈層與該封裝基板之間。
- 如請求項6所述的封裝結構，其中該封裝基板包括一容置凹槽，部分該電子積體電路組件位於該容置凹槽內。
- 如請求項6所述的封裝結構，其中該散熱組件包括：一第一散熱器，配置於該專用積體電路組件上；一第二散熱器，配置於該光子積體電路組件上；一第一熱電致冷片，配置於該第一散熱器上，且位於該第一散熱器與該專用積體電路組件之間；以及 一第二熱電致冷片，配置於該第二散熱器上，且位於該第二散熱器與該光子積體電路組件之間。
- 如請求項8所述的封裝結構，其中該散熱組件更包括：多個第一熱介面材料，分別配置於該第一熱電致冷片與該第一散熱器之間，以及該第一熱電致冷片與該專用積體電路組件之間；以及多個第二熱介面材料，分別配置於該第二熱電致冷片與該第二散熱器之間，以及該第二熱電致冷片與該光子積體電路組件之間。
- 如請求項1所述的封裝結構，更包括：多個第一導電件，配置於該封裝基板與該電路板之間，其中該封裝基板透過該些第一導電件與該電路板電性連接；多個第二導電件，配置於該薄膜重佈層與該封裝基板之間、該薄膜重佈層與該光子積體電路組件之間以及該薄膜重佈層與該電子積體電路組件之間，其中該電子積體電路組件與該光子積體電路組件透過該些第二導電件與該薄膜重佈層電性連接，而該薄膜重佈層透過該些第二導電件與該封裝基板電性連接；以及多個第三導電件，配置於該專用積體電路組件與該封裝基板之間，其中該專用積體電路組件透過該些第三導電件與該封裝基板電性連接，且各該第一導電件、各該第二導電件以及各該第三導電件分別包括一焊球或一C4凸塊。
- 如請求項10所述的封裝結構，更包括： 一底膠，配置於該專用積體電路組件與該封裝基板之間，且包覆該些第三導電件。
- 如請求項1所述的封裝結構，其中該光纖組件包括一光纖連接器、一光耦合器以及一光纖纜線，該光纖連接器配置於該封裝基板上且與該封裝基板機械連接，該光纖纜線穿過該光纖連接器且透過該光耦合器光性連接至該光子積體電路組件。
- 一種封裝結構的製作方法，包括：提供專用積體電路組件晶圓的晶圓凸塊，且分割成單獨的專用積體電路組件；使用暫時玻璃載板製造有機中介層，且分割單獨的有機中介層；提供電子積體電路組件晶圓的晶圓凸塊以及光子積體電路組件晶圓的晶圓凸塊，且分割成單獨的電子積體電路組件以及單獨的光子積體電路組件；將單獨的該電子積體電路組件或單獨的該光子積體電路組件連接到帶有該暫時玻璃載板的單獨的該有機中介層上；取下該暫時玻璃載板，且將單獨的該電子積體電路組件或單獨的該光子積體電路組件連接到該有機中介層的底部，之後電鍍銅柱和焊帽，其中該有機中介層僅配置於單獨的該電子積體電路組件與單獨的該光子積體電路組件之間；將該專用積體電路組件和該電子積體電路組件或該光子積體電路組件三維堆疊連接至有/無容置凹槽的封裝基板上，然後使用 焊球連接到電路板上；以及在該專用積體電路組件和該電子積體電路組件或該光子積體電路組件上應用熱管理系統。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112121646A TWI844391B (zh) | 2023-06-09 | 2023-06-09 | 封裝結構及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112121646A TWI844391B (zh) | 2023-06-09 | 2023-06-09 | 封裝結構及其製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI844391B true TWI844391B (zh) | 2024-06-01 |
Family
ID=92541500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112121646A TWI844391B (zh) | 2023-06-09 | 2023-06-09 | 封裝結構及其製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI844391B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW535299B (en) * | 2000-07-18 | 2003-06-01 | Intel Corp | Optical input/output for integrated circuit devices |
| TW200904286A (en) * | 2007-07-04 | 2009-01-16 | Ind Tech Res Inst | Optoelectric hybrid circuit board and manufacture thereof |
| US20190146166A1 (en) * | 2017-07-27 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semicondcutor packages |
| US20190326266A1 (en) * | 2018-04-24 | 2019-10-24 | Cisco Technology, Inc. | Integrated circuit bridge for photonics and electrical chip integration |
| TW202018896A (zh) * | 2018-06-27 | 2020-05-16 | 台灣積體電路製造股份有限公司 | 光收發器及其製造方法 |
| US20220246502A1 (en) * | 2020-04-01 | 2022-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure with photonic die and method |
| US20220334310A1 (en) * | 2021-04-16 | 2022-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and process for photonic packages |
| US20220342150A1 (en) * | 2021-04-22 | 2022-10-27 | Intel Corporation | Photonic integrated circuit packaging architecture |
| US20220373734A1 (en) * | 2021-05-18 | 2022-11-24 | Intel Corporation | Integrated circuit package interposers with photonic & electrical routing |
| US20230092821A1 (en) * | 2021-09-22 | 2023-03-23 | Intel Corporation | Photonic integrated circuit packaging architectures |
| US20230121954A1 (en) * | 2021-10-15 | 2023-04-20 | Advanced Semiconductor Engineering, Inc. | Optoelectronic package structure and method for manufacturing the same |
-
2023
- 2023-06-09 TW TW112121646A patent/TWI844391B/zh active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW535299B (en) * | 2000-07-18 | 2003-06-01 | Intel Corp | Optical input/output for integrated circuit devices |
| TW200904286A (en) * | 2007-07-04 | 2009-01-16 | Ind Tech Res Inst | Optoelectric hybrid circuit board and manufacture thereof |
| US20190146166A1 (en) * | 2017-07-27 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semicondcutor packages |
| US20190326266A1 (en) * | 2018-04-24 | 2019-10-24 | Cisco Technology, Inc. | Integrated circuit bridge for photonics and electrical chip integration |
| TW202018896A (zh) * | 2018-06-27 | 2020-05-16 | 台灣積體電路製造股份有限公司 | 光收發器及其製造方法 |
| US20220246502A1 (en) * | 2020-04-01 | 2022-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure with photonic die and method |
| US20220334310A1 (en) * | 2021-04-16 | 2022-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and process for photonic packages |
| US20220342150A1 (en) * | 2021-04-22 | 2022-10-27 | Intel Corporation | Photonic integrated circuit packaging architecture |
| US20220373734A1 (en) * | 2021-05-18 | 2022-11-24 | Intel Corporation | Integrated circuit package interposers with photonic & electrical routing |
| US20230092821A1 (en) * | 2021-09-22 | 2023-03-23 | Intel Corporation | Photonic integrated circuit packaging architectures |
| US20230121954A1 (en) * | 2021-10-15 | 2023-04-20 | Advanced Semiconductor Engineering, Inc. | Optoelectronic package structure and method for manufacturing the same |
| CN115995431A (zh) * | 2021-10-15 | 2023-04-21 | 日月光半导体制造股份有限公司 | 光电封装结构和其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8368230B2 (en) | Electronic part and method of manufacturing the same | |
| US11784175B2 (en) | Integrated circuit bridge for photonics and electrical chip integration | |
| JP5882326B2 (ja) | 傾斜スタックチップパッケージにおける光通信 | |
| JP6000952B2 (ja) | 静的屈曲部を有する傾斜スタックチップパッケージ | |
| TWI496270B (zh) | 半導體封裝件及其製法 | |
| US8703600B2 (en) | Electronic component and method of connecting with multi-profile bumps | |
| KR100890073B1 (ko) | 수직으로 적층된 반도체 장치 및 그 제조 방법 | |
| JP2014512695A (ja) | 成形された低ｃｔｅ誘電体を有するインターポーザ | |
| TWI622142B (zh) | 晶片封裝體以及晶片封裝方法 | |
| KR20080106082A (ko) | 다이 수용 오프닝을 갖는 ｃｍｏｓ 이미지 센서 칩 스케일패키지 및 그 방법 | |
| US9558964B2 (en) | Method of fabricating low CTE interposer without TSV structure | |
| CN105633049B (zh) | 封装结构的制法 | |
| US20210250534A1 (en) | Imaging device | |
| TW202316608A (zh) | 半導體裝置 | |
| US20220051963A1 (en) | Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure | |
| US9859234B2 (en) | Methods and structures to repair device warpage | |
| TWI844391B (zh) | 封裝結構及其製作方法 | |
| US9691693B2 (en) | Carrier-less silicon interposer using photo patterned polymer as substrate | |
| WO2022246603A1 (zh) | 一种芯片封装结构、其制作方法及电子设备 | |
| US20230402441A1 (en) | Package structure and manufacturing method thereof | |
| TW201813036A (zh) | 電子封裝件及其製法 | |
| US20240282683A1 (en) | Electronic package, package substrate and manufacturing method thereof | |
| TWI856619B (zh) | 多晶片封裝方法 | |
| TWI776710B (zh) | 中介層及半導體封裝 | |
| TW202308087A (zh) | 封裝元件 |