TWI842296B - 封裝基板及其製法 - Google Patents

封裝基板及其製法 Download PDF

Info

Publication number
TWI842296B
TWI842296B TW111149797A TW111149797A TWI842296B TW I842296 B TWI842296 B TW I842296B TW 111149797 A TW111149797 A TW 111149797A TW 111149797 A TW111149797 A TW 111149797A TW I842296 B TWI842296 B TW I842296B
Authority
TW
Taiwan
Prior art keywords
circuit
layer
insulating layer
circuit structure
core board
Prior art date
Application number
TW111149797A
Other languages
English (en)
Other versions
TW202427693A (zh
Inventor
張垂弘
陳敏堯
陳盈儒
Original Assignee
大陸商芯愛科技（南京）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商芯愛科技（南京）有限公司 filed Critical 大陸商芯愛科技（南京）有限公司
Priority to TW111149797A priority Critical patent/TWI842296B/zh
Priority to CN202310018764.2A priority patent/CN118280947A/zh
Priority to US18/394,736 priority patent/US20240213137A1/en
Application granted granted Critical
Publication of TWI842296B publication Critical patent/TWI842296B/zh
Publication of TW202427693A publication Critical patent/TW202427693A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝基板，係於核心板體上形成第一線路結構，再將第二線路結構形成於該第一線路結構上，以藉由ABF材製作該第二線路結構之第二絕緣層，其不同於該第一線路結構之第一絕緣層之成形材質，故利用ABF材之第二絕緣層能形成細線路/細間距之第二線路層，以達到多層細線路之目的。

Description

封裝基板及其製法
本發明係有關一種承載晶片用之封裝基板，尤指一種具有ABF之封裝基板及其製法。
目前應用於晶片封裝領域之技術，包含有例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等型態的封裝模組。隨著終端產品的功能需求增加，半導體晶片需具備更多的輸入/輸出(I/O)接點，因而用於承載半導體晶片的封裝基板之外接墊之數量亦相對應增加。
圖1係為習知封裝基板1之剖視圖。如圖1所示，該封裝基板1係包括一核心板體10，其具有相對之第一側10a及第二側10b，且該核心板體10之第一側10a與第二側10b形成有線路結構11，其中，該線路結構係包含複數絕緣層111及複數形成於各該絕緣層111上之線路層110，且該核心板體10係具有複數連通該第一側10a與第二側10b之導電通孔100，以電性連接該些線路層110。
目前線路結構11均採用常規增層法(build-up process)製作，以於具玻纖之預浸材(Prepreg，簡稱PP)上進行佈線，藉此形成對稱式封裝基板1。
然而，習知封裝基板1中，以具玻纖之PP材作為絕緣層111難以形成細線路/細間距之線路層110，故該封裝基板1難以符合多層細線路之需求，導致電子產品之功能發展受限。
因此，如何克服上述習知製法的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝基板，係包括：核心板體，係具有相對之第一側與第二側、及至少一連通該第一側與第二側之導電通孔；第一線路結構，係設於該核心板體之第一側上，其中，該第一線路結構係包含至少一形成於該核心板體上之第一絕緣層及設於該第一絕緣層上且電性連接該導電通孔之第一線路層；以及第二線路結構，係設於該第一線路結構上，其中，該第二線路結構係包含至少一形成於該第一絕緣層上之第二絕緣層及設於該第二絕緣層上且電性連接該第一線路層之第二線路層，且形成該第二絕緣層之材質係為味之素增層膜(Ajinomoto build-up film)，其不同於形成該第一絕緣層之材質。
本發明亦提供一種封裝基板之製法，係包括：提供一核心板體，其具有相對之第一側與第二側；形成第一線路結構於該核心板體之第一側上，其中，該第一線路結構係包含至少一形成於該核心板體上之第一絕緣層及設於該第一絕緣層上之第一線路層，且該核心板體係具有至少一連通該第一側與第二側以電性連接該第一線路層之導電通孔；以及形成第二線路結構於該第一線路結構上，其中，該第二線路結構係包含至少一形成於該第一絕緣層上之第二絕緣 層及設於該第二絕緣層上且電性連接該第一線路層之第二線路層，且形成該第二絕緣層之材質係為味之素增層膜(Ajinomoto build-up film)，其不同於形成該第一絕緣層之材質。
前述之封裝基板及其製法中，該第一線路結構復包含複數設於該第一絕緣層中且電性連接該第一線路層之第一導電盲孔。
前述之封裝基板及其製法中，該導電通孔係延伸至該第一線路結構中以電性連接該第一線路層。
前述之封裝基板及其製法中，該第一線路結構復形成於該核心板體之第二側上。進一步，該第二線路結構復形成於該核心板體之第二側上之第一線路結構上。
由上可知，本發明之封裝基板及其製法，主要藉由第一絕緣層與第二絕緣層之材質相異之設計，以利用PP材之第一絕緣層提供良好的剛性與尺寸穩定性，且利用ABF材之第二絕緣層能形成細線路/細間距之第二線路層，故相較於習知技術，該封裝基板能達到多層細線路與薄型化且不會發生翹曲之目的。
1,2,3,4,5,6:封裝基板
10,20:核心板體
10a,20a:第一側
10b,20b:第二側
100,200,300:導電通孔
11:線路結構
110:線路層
111:絕緣層
2a,3a,6a:核心結構
200a:塞孔材料
201,202:內線路層
21a,21b,31a,31b,61:第一線路結構
210:第一線路層
211:第一絕緣層
2110:第一開孔
212:第一導電盲孔
22a,22b,42,52,62:第二線路結構
220:第二線路層
221:第二絕緣層
2210:第二開孔
220:第二導電盲孔
30:穿孔
40:第一支撐板
41:第二支撐板
9:承載件
9a:第一表面
9b:第二表面
90:板體
91:銅箔
92:剝離層
d0,d1:厚度
圖1係為習知封裝基板之剖視圖。
圖2A至圖2F係為本發明之封裝基板之製法之第一實施例之剖面示意圖。
圖3A至圖3E係為本發明之封裝基板之製法之第二實施例之剖面示意圖。
圖4A至圖4D係為本發明之封裝基板之製法之第三實施例之剖面示意圖。
圖5A至圖5D係為本發明之封裝基板之製法之第四實施例之剖面示意圖。
圖6A至圖6E係為本發明之封裝基板之製法之第五實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2F係為本發明之封裝基板2之製法之第一實施例的剖面示意圖。
如圖2A所示，提供一核心板體20，其具有相對之第一側20a及第二側20b，並於該核心板體20之第一側20a及第二側20b上佈設有內線路層 201,202，且該核心板體20係具有複數連通該第一側20a與第二側20b之導電通孔200，以令該導電通孔200電性連接該些內線路層201,202。
於本實施例中，該核心板體20可為包含雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide triazine，簡稱BT)、具玻纖之預浸材(Prepreg，簡稱PP)之有機聚合板材或其它板材，且該導電通孔200中係為中空柱狀，其可於中空處填滿塞孔材料200a，其中，該塞孔材料200a之種類繁多，如導電膠、油墨等，並無特別限制。應可理解地，於其他實施例中，該導電通孔200亦可為實心金屬柱體，而無需填入塞孔材料200a。
如圖2B所示，於該核心板體20之第一側20a與第二側20b上分別形成，例如藉由壓合第一絕緣層211，使該內線路層201,202嵌埋於該第一絕緣層211中。接著，於各該第一絕緣層211上以如雷射方式或其它方式形成複數第一開孔2110，以令該些內線路層201,202之部分表面外露於該些第一開孔2110。
於本實施例中，各該第一絕緣層211係為介電層，如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、具玻纖之預浸材(Prepreg，簡稱PP)或其它等介電材。
如圖2C所示，進行圖案化製程，以於各該第一絕緣層211上形成第一線路層210，並於該些第一開孔2110中形成電性連接該內線路層201,202與該第一線路層210之複數第一導電盲孔212。
於本實施例中，採用增層法(build-up process)製作該第一線路層210、第一導電盲孔212與第一絕緣層211，以令該第一線路層210、第一導電盲孔212與第一絕緣層211可作為第一線路結構21a,21b，使該核心板體20及其第一側 20a與第二側20b上之第一線路結構21a,21b作為一核心結構2a。例如，該第一線路層210與該第一導電盲孔212係可採用電鍍金屬(如銅材)或其它方式一體成形。
應可理解地，利用增層法，該些第一線路結構21a,21b可依需求增設多層該第一絕緣層211，以製作多層第一線路層210。
如圖2D至圖2F所示，於該核心結構2a之相對兩側之第一線路結構21a,21b上分別形成一第二線路結構22a,22b，以形成對稱式封裝基板2。
於本實施例中，各該第二線路結構22a,22b係包含至少一形成於該第一絕緣層211上之第二絕緣層221、形成於該第二絕緣層221上之第二線路層220、及複數形成於該第二絕緣層221中之第二導電盲孔222，以令該第二導電盲孔222電性連接該第二線路層220與第一線路層210。例如，採用增層法製作該第二線路結構22a,22b，以於該第二絕緣層221上形成複數外露該第一線路層210之第二開孔2210，故當電鍍形成該第二線路層220於該第二絕緣層221上時，一併於該些第二開孔2210中電鍍形成該些第二導電盲孔222。
再者，形成該第二絕緣層221之材質與形成該第一絕緣層211之材質係不相同。例如，形成該第二絕緣層221之材質係為味之素增層膜(Ajinomoto build-up film，簡稱ABF)，而形成該第一絕緣層211之材質係為預浸材(PP)，故該第二絕緣層221之熱膨脹係數(Coefficient of Thermal Expansion，簡稱CTE)小於該第一絕緣層211之CTE。進一步，該第二絕緣層221之厚度亦小於該第一絕緣層211之厚度。甚至於，該第二線路層220之厚度亦不同於該第一線路層210之厚度。
另外，該封裝基板2之相對兩側之用途不同，故該些第二線路結構22a,22b之殘銅率不同。例如，對應該第一側20a之第二線路結構22a係作為用以接 置半導體晶片之置晶側(圖略)，且對應該第二側20b之第二線路結構22b係作為用以接置電路板之植球側(圖略)，故該置晶側之佈線密度高於該植球側之佈線密度，因而該置晶側之第二線路結構22a最外側之第二線路層220之殘銅率大於該植球側之第二線路結構22b最外側之第二線路層220之殘銅率。
因此，本發明之製法係藉由製程中以上下兩側對稱方式進行相關作業，故即使採用不同材質或不同CTE之介質材料進行增層作業，仍可藉由材料搭配與對稱方式之增層法，以降低該封裝基板2於製作過程中發生翹曲的狀況，使該封裝基板2於後續製程中接置半導體晶片(圖略)時，兩者能有效接合，以提升製程良率。
再者，於該核心板體20上形成具玻纖之PP材(第一絕緣層211)，以形成良好的剛性與尺寸穩定性，且藉由對稱方式可進行多層佈線規格之覆晶球柵陣列封裝(Flip Chip Ball Grid Array，簡稱FCBGA)型封裝基板2之製作，故即使各層佈線(第一與第二線路層210,220)的鋪銅面積(或殘銅率)與銅厚度不相同，仍可避免翹曲的發生。
又，藉由不含玻纖之介層材料作為增層材料(如ABF)，因無玻纖之限制，以利於形成更細小雷射開孔(第二開孔2210)或更小之細線路/細間距(L/S)之佈線(第二線路層220)，且利於形成厚度更薄的第二線路結構22a,22b(第二絕緣層221或第二線路層220)，以達到薄化整體封裝基板2之目的，故該封裝基板2可實現多層細線路與薄型化設計。
圖3A至圖3E係為本發明之封裝基板3之製法之第二實施例的剖面示意圖。本實施例與第一實施例之差異在於導電通孔300之製程，其它製程大致相同，故不再贅述相同處。
如圖3A所示，提供一核心板體20，其具有相對之第一側20a及第二側20b，並於該核心板體20之第一側20a及第二側20b上佈設有內線路層201,202。
如圖3B所示，於該核心板體20之第一側20a與第二側20b上分別形成，例如藉由壓合第一絕緣層211，使該內線路層201,202嵌埋於該第一絕緣層211中。
如圖3C所示，形成複數貫穿該核心板體20與各該第一絕緣層211之穿孔30。
於本實施例中，該些穿孔30係穿過該核心板體20之第一側20a與第二側20b上之部分該內線路層201,202。
如圖3D所示，於各該第一絕緣層211上形成第一線路層210，並於該些穿孔30中形成電性連接該內線路層201,202與該第一線路層210之導電通孔300。
於本實施例中，該些導電通孔300之相對兩端部係取代該第一導電盲孔212，以令該第一線路層210與第一絕緣層211作為第一線路結構31a,31b，使該核心板體20及其第一側20a與第二側20b上之第一線路結構31a,31b作為一核心結構3a。
如圖3E所示，於該核心結構3a之相對兩側之第一線路結構31a,31b上分別形成一第二線路結構22a,22b，以形成對稱式封裝基板3。
因此，本發明之製法係藉由製程中以上下兩側對稱方式進行相關作業，故即使採用不同材質或不同CTE之介質材料進行增層作業，仍可藉由材料搭配與對稱方式之增層法，以降低該封裝基板3於製作過程中發生翹曲的狀況， 使該封裝基板3於後續製程中接置半導體晶片(圖略)時，兩者能有效接合，以提升製程良率。
再者，於該BT材之核心板體20上形成具玻纖之PP材(第一絕緣層211)，以形成良好的剛性與尺寸穩定性，且藉由對稱方式可進行多層佈線規格之覆晶球柵陣列封裝(Flip Chip Ball Grid Array，簡稱FCBGA)型封裝基板2之製作，故即使各層佈線(第一與第二線路層210,220)的鋪銅面積(或殘銅率)與銅厚度不相同，仍可避免翹曲的發生。
又，藉由不含玻纖之介層材料作為增層材料(如ABF)，因無玻纖之限制，以利於形成更細小雷射開孔(第二開孔2210)或更小之細線路/細間距(L/S)之佈線(第二線路層220)，且利於形成厚度更薄的第二線路結構22a,22b(第二絕緣層221或第二線路層220)，以達到薄化整體封裝基板3之目的，故該封裝基板3可實現多層細線路與薄型化設計。
圖4A至圖4D係為本發明之封裝基板4之製法之第三實施例的剖面示意圖。本實施例與第一實施例之差異在於第二線路結構42之製程，其它製程大致相同，故不再贅述相同處。
如圖4A所示，提供一如圖2D所示之核心結構2a。
如圖4B所示，於該核心結構2a之其中一側(如第二側20b)之第一線路結構21b上形成第一支撐板40，於該核心結構2a之另一側(如第一側20a)之第一線路結構21a上形成一第二線路結構42。
於本實施例中，該第二線路結構42係包含至少一第二絕緣層221、形成於該第二絕緣層221上之第二線路層220、及複數形成於該第二絕緣層221中之第二導電盲孔222，以令該第二導電盲孔222電性連接該第二線路層220與第一 線路層210。例如，採用增層法製作該第二線路結構42，故可先將該第二絕緣層221與該第一支撐板40同時壓合於該核心結構2a之第一側20a與第二側20b上，再製作該第二線路層220與該第二導電盲孔222。
再者，可依需求形成多層第二線路層220，如圖4C所示，故當增設一層第二線路層220之前，可先於該核心結構2a之第一側20a與第二側20b上分別壓合另一第二絕緣層221與第二支撐板41，以平衡該核心結構2a之相對兩側之應力，而得以避免該核心結構2a於製程中發生翹曲問題。進一步，該些支撐板之厚度可不相同，如位於外側的第二支撐板41之厚度d1大於位於內側的第一支撐板40之厚度d0，以利於抑制翹曲程度。
又，形成該第一與第二支撐板40,41之材質可為環氧樹脂(epoxy)、PI、FR4、金屬或其它具剛性支撐的可回收性材料。
如圖4D所示，移除該第一支撐板40与第二支撐板41，以獲取不對稱式封裝基板4。
因此，本發明之製法藉由該第一與第二支撐板40,41之設計，以避免於壓合該第二絕緣層221之過程中，因非對稱式結構而發生翹曲問題。
再者，使用具玻纖之PP材作為該核心結構2a之材料，以具有維持預定尺寸之穩定性與熱穩定性，並搭配無玻纖的介電層(第二絕緣層221)作為增層材料(如ABF)，以利於細線路與微型孔之佈線(第二線路層220)製程，故該封裝基板4可實現多層細線路與薄型化設計。
另外，使用相對應厚度可回收材料的第一與第二支撐板40,41作為支撐件，以避免製程中的翹曲(warpage)，因而無需使用傳統厚度極厚的暫時性承載件(如銅箔基板)，因而能大幅節省材料成本。
圖5A至圖5D係為本發明之封裝基板4之製法之第四實施例的剖面示意圖。本實施例與第四實施例之差異在於生產方式，其它製程大致相同，故不再贅述相同處。
如圖5A所示，提供一承載件9及複數如圖2D所示之核心結構2a，其中，該承載件9係具有相對之第一表面9a及第二表面9b。
於本實施例中，該承載件9係為暫時性載板，其板體90可為銅箔基板或其它板材。例如，該承載件9係為一銅箔基板，其包含銅箔91，且於該銅箔91上可依需求設有一如介電層之剝離層92。
如圖5B所示，將該些核心結構2a以壓合方式對稱形成於該承載件9之第一表面9a及第二表面9b上，使該核心結構2a以其第二側20b之第一線路結構21b結合該剝離層92，且該核心結構2a之第一側20a之第一線路結構21a朝外。
於本實施例中，該剝離層92包覆該第二側20b之第一線路結構21b之第一線路層210，使該第二側20b之第一線路結構21b之第一線路層210嵌埋於該剝離層92中。
如圖5C所示，於各該核心結構2a之第一側20a之第一線路結構21a上分別形成一第二線路結構52。
於本實施例中，該第二線路層220、第二導電盲孔222與第二絕緣層221係作為第二線路結構52，使該第二線路結構52如同圖4C所示之第二線路結構42。例如，採用增層法製作該第二線路結構52，故可先將各該第二絕緣層221同時壓合於該核心結構2a之第一側20a與第二側20b上，再製作該第二線路層220與該第二導電盲孔222。
如圖5D所示，移除該承載件9，以獲取複數封裝基板5，其結構如圖4D所示之不對稱式封裝基板4。
因此，本發明之製法藉由同時於該承載件9之相對兩側壓合該第二絕緣層221，以避免因非對稱式結構而發生翹曲問題。
再者，藉由該承載件9之使用，以於製作該封裝基板5之過程中，可同時於該承載件9之第一表面9a與第二表面9b上進行相關作業，故能提高產能。
又，使用具玻纖之PP材作為該核心結構2a之材料，以具有維持預定尺寸之穩定性與熱穩定性，並搭配無玻纖的介電層(第二絕緣層221)作為增層材料(如ABF)，以利於細線路與微型孔之佈線(第二線路層220)製程，故該封裝基板5可實現多層細線路與薄型化設計。
圖6A至圖6E係為本發明之封裝基板6之製法之第五實施例的剖面示意圖。本實施例與第四實施例之差異在於壓合製程，其它製程大致相同，故不再贅述相同處。
如圖6A所示，提供一承載件9及複數如圖2A所示之核心板體20。
如圖6B所示，將該核心板體2及該些核心板體20以壓合方式對稱形成於該承載件9之第一表面9a及第二表面9b上，使該核心板體20以其第二側20b結合該剝離層92，且該核心板體20之第一側20a朝外。
於本實施例中，該剝離層92包覆該核心板體20之第二側20b之內線路層202，使該內線路層202嵌埋於該剝離層92中。
如圖6C所示，於各該核心板體20之第一側20a上形成第一線路結構61。
於本實施例中，該第一線路層210、第一導電盲孔212與第一絕緣層211係作為第一線路結構61，使該第一線路結構61如同圖2C所示之第一線路結構21a，以令該核心板體20及其第一側20a上之第一線路結構61作為一核心結構6a。
如圖6D所示，於各該核心結構6a之第一線路結構61上形成一第二線路結構62。
於本實施例中，該第二線路層220、第二導電盲孔222與第二絕緣層221係作為第二線路結構62，使該第二線路結構62如同圖2F所示之第二線路結構22a。
如圖6E所示，移除該承載件9，以獲取複數個不對稱式封裝基板6，且外露出該核心板體20之第二側20b之內線路層202。
因此，本發明之製法藉由同時於該承載件9之相對兩側壓合該第二絕緣層221，以避免因非對稱式結構而發生翹曲問題。
再者，藉由該承載件9之使用，以於製作該封裝基板6之過程中，可同時於該承載件9之第一表面9a與第二表面9b上進行相關作業，故能提高產能。
又，使用具玻纖之PP材作為該核心板體20與該第一絕緣層211之材料，以具有維持預定尺寸之穩定性與熱穩定性，並搭配無玻纖的介電層(第二絕緣層221)作為增層材料(如ABF)，以利於細線路與微型孔之佈線(第二線路層220)製程，故該封裝基板6可實現多層細線路與薄型化設計。
另一方面，由第三至第五實施例可知，本發明之封裝基板4,5,6之設計自由度高，可依需求任意組合各種佈線規格之線路結構。
本發明亦提供一種封裝基板2,3,4,5,6，係包括：一具有相對之第一側20a及第二側20b之核心板體20、設於該核心板體20第一側20a之第一線路結構21a,31a,61、以及設於該第一線路結構21a,31a,61上之第二線路結構22a,42,52,62。
所述之核心板體20係具有至少一連通該第一側20a與第二側20b之導電通孔200,300。
所述之第一線路結構21a,31a,61係包含至少一形成於該核心板體20上之第一絕緣層211及設於該第一絕緣層211上且電性連接該導電通孔200,300之第一線路層210。
所述之第二線路結構22a,42,52,62係包含至少一形成於該第一絕緣層211上之第二絕緣層221及設於該第二絕緣層221上且電性連接該第一線路層210之第二線路層220，且形成該第二絕緣層220之材質係為味之素增層膜(Ajinomoto build-up film)，其不同於形成該第一絕緣層210之材質。
於一實施例中，該第一線路結構21a,61復包含複數設於該第一絕緣層211中且電性連接該第一線路層210之第一導電盲孔212。
於一實施例中，該導電通孔300係延伸至該第一線路結構21中以電性連接該第一線路層210。
於一實施例中，該第一線路結構21b,31b復設於該核心板體20之第二側20b上。進一步，該第二線路結構22b復設於該核心板體20之第二側20b上之第一線路結構21b,31b上，以形成對稱式封裝基板2,3。
綜上所述，本發明之封裝基板及其製法，係藉由第一絕緣層與第二絕緣層之材質相異之設計，以利用PP材之第一絕緣層提供良好的剛性與尺寸 穩定性，且利用ABF材之第二絕緣層能形成細線路/細間距之第二線路層，故相較於習知技術，該封裝基板能達到多層細線路與薄型化且不會發生翹曲之目的。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:封裝基板
20:核心板體
20a:第一側
20b:第二側
200:導電通孔
201,202:內線路層
21a,21b:第一線路結構
210:第一線路層
211:第一絕緣層
212:第一導電盲孔
22a,22b:第二線路結構
220:第二線路層
221:第二絕緣層
222:第二導電盲孔

Claims (10)

  1. 一種封裝基板，係包括：核心板體，係具有相對之第一側與第二側、及至少一連通該第一側與第二側之導電通孔；第一線路結構，係設於該核心板體之第一側上，其中，該第一線路結構係包含至少一形成於該核心板體上之第一絕緣層及設於該第一絕緣層上且電性連接該導電通孔之第一線路層；以及第二線路結構，係設於該第一線路結構上，其中，該第二線路結構係包含至少一形成於該第一絕緣層上之第二絕緣層及設於該第二絕緣層上且電性連接該第一線路層之第二線路層，且形成該第二絕緣層之材質係為味之素增層膜(Ajinomoto build-up film)，形成該第一絕緣層之材質係為預浸材，以令該第二絕緣層之熱膨脹係數小於該第一絕緣層之熱膨脹係數。
  2. 如請求項1所述之封裝基板，其中，該第一線路結構復包含複數設於該第一絕緣層中且電性連接該第一線路層之第一導電盲孔。
  3. 如請求項1所述之封裝基板，其中，該導電通孔係延伸至該第一線路結構中以電性連接該第一線路層。
  4. 如請求項1所述之封裝基板，其中，該第一線路結構復設於該核心板體之第二側上。
  5. 如請求項4所述之封裝基板，其中，該第二線路結構復設於該核心板體之第二側上之第一線路結構上。
  6. 一種封裝基板之製法，係包括：提供一核心板體，其具有相對之第一側與第二側； 形成第一線路結構於該核心板體之第一側上，其中，該第一線路結構係包含至少一形成於該核心板體上之第一絕緣層及設於該第一絕緣層上之第一線路層，且該核心板體係具有至少一連通該第一側與第二側以電性連接該第一線路層之導電通孔；以及形成第二線路結構於該第一線路結構上，其中，該第二線路結構係包含至少一形成於該第一絕緣層上之第二絕緣層及設於該第二絕緣層上且電性連接該第一線路層之第二線路層，且形成該第二絕緣層之材質係為味之素增層膜(Ajinomoto build-up film)，形成該第一絕緣層之材質係為預浸材，以令該第二絕緣層之熱膨脹係數小於該第一絕緣層之熱膨脹係數。
  7. 如請求項6所述之封裝基板之製法，其中，該第一線路結構復包含複數設於該第一絕緣層中且電性連接該第一線路層之第一導電盲孔。
  8. 如請求項6所述之封裝基板之製法，其中，該導電通孔係延伸至該第一線路結構中以電性連接該第一線路層。
  9. 如請求項6所述之封裝基板之製法，其中，該第一線路結構復形成於該核心板體之第二側上。
  10. 如請求項9所述之封裝基板之製法，其中，該第二線路結構復形成於該核心板體之第二側上之第一線路結構上。
TW111149797A 2022-12-23 2022-12-23 封裝基板及其製法 TWI842296B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111149797A TWI842296B (zh) 2022-12-23 2022-12-23 封裝基板及其製法
CN202310018764.2A CN118280947A (zh) 2022-12-23 2023-01-06 封装基板及其制法
US18/394,736 US20240213137A1 (en) 2022-12-23 2023-12-22 Package substrate and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111149797A TWI842296B (zh) 2022-12-23 2022-12-23 封裝基板及其製法

Publications (2)

Publication Number Publication Date
TWI842296B true TWI842296B (zh) 2024-05-11
TW202427693A TW202427693A (zh) 2024-07-01

Family

ID=91583923

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149797A TWI842296B (zh) 2022-12-23 2022-12-23 封裝基板及其製法

Country Status (3)

Country Link
US (1) US20240213137A1 (zh)
CN (1) CN118280947A (zh)
TW (1) TWI842296B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809059A (zh) * 2020-06-11 2021-12-17 日月光半导体制造股份有限公司 衬底结构和其形成方法以及半导体封装结构
TW202213653A (zh) * 2020-05-29 2022-04-01 美商高通公司 多芯基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202213653A (zh) * 2020-05-29 2022-04-01 美商高通公司 多芯基板
CN113809059A (zh) * 2020-06-11 2021-12-17 日月光半导体制造股份有限公司 衬底结构和其形成方法以及半导体封装结构

Also Published As

Publication number Publication date
CN118280947A (zh) 2024-07-02
TW202427693A (zh) 2024-07-01
US20240213137A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US9484224B2 (en) Method of fabricating a circuit board structure
TWI402954B (zh) Assembly board and semiconductor module
US7089660B2 (en) Method of fabricating a circuit board
JP2019197881A (ja) フリップチップパッケージ基板の製造方法及びその構造
JP2015207580A (ja) 配線基板およびその製造方法
TW201947722A (zh) 覆晶封裝基板
TWI738069B (zh) 覆晶封裝基板及其製法
TWI759120B (zh) 中介基板及其製法
WO2024125036A1 (zh) 封装结构、芯片、电子设备、封装结构的制造方法及芯片封装方法
US20240079303A1 (en) Semiconductor package substrate with hybrid core structure and methods for making the same
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
TWI842296B (zh) 封裝基板及其製法
TWI829353B (zh) 封裝基板及其製法
TWI416680B (zh) 封裝基板及其製法
TWI752820B (zh) 電路板結構及其製作方法
TWI851135B (zh) 承載結構之製法
TWI794034B (zh) 基板結構
TWI846342B (zh) 電子封裝件及其承載基板與製法
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
TWI850976B (zh) 電子封裝件及其封裝基板與製法
TWI835561B (zh) 電子封裝件及其封裝基板與製法
US20240243048A1 (en) Electronic package, package substrate and manufacturing method thereof
TW201442181A (zh) 晶片封裝基板及其製作方法
TWI832667B (zh) 電子封裝件及其製法
US20240243021A1 (en) Package carrier and manufacturing method thereof and chip package structure