TW202213653A - 多芯基板 - Google Patents

多芯基板 Download PDF

Info

Publication number
TW202213653A
TW202213653A TW110119478A TW110119478A TW202213653A TW 202213653 A TW202213653 A TW 202213653A TW 110119478 A TW110119478 A TW 110119478A TW 110119478 A TW110119478 A TW 110119478A TW 202213653 A TW202213653 A TW 202213653A
Authority
TW
Taiwan
Prior art keywords
layer
core
build
eps
package
Prior art date
Application number
TW110119478A
Other languages
English (en)
Inventor
瓊雷伊維拉爾巴 比奧
志杰 王
安尼奇 佩托
弘博 魏
姜歸源
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202213653A publication Critical patent/TW202213653A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

揭示各種封裝配置及其製造方法。在一些態樣中，封裝可以包括芯層和直接附接到該芯層的第一側的第一層，其中第一裝置嵌入在第一層中。第二層可以直接附接到芯層的與第一側相對的第二側，其中第二被動裝置嵌入在第二層中。第一堆積層可以與芯層相對地直接附接到第一層，且第二堆積層可以與芯層相對地直接附接到第二層。

Description

多芯基板
本專利申請案主張於2020年5月29日提出申請的題為「MULTICORE SUBSTRATE」的美國臨時專利申請案第63/031,881號的權益，該申請案轉讓給其受讓人並藉由引用的方式整體上明確地併入本文。
本揭示內容整體上係關於基板，且更具體而言，但非排他地，係關於多芯基板。
積體電路封裝如今廣泛用於電子電路中。例如，當今廣泛使用人工智慧（AI）、計算和伺服器封裝。然而，由於該等類型的封裝的剛度要求，該等封裝傳統上在基板中具有厚的層壓芯。該厚芯對從板到封裝中的半導體晶粒上的邏輯的電力輸送有影響。存在現有的傳統解決方案，諸如晶粒側電容器（DSC）、焊盤側電容器（LSC）和嵌入式被動基板（EPS）。不幸的是，該等傳統方法仍然具有許多限制，諸如：DSC-側向連接，不利於輸電網路；LSC-由於厚的芯和用樹脂浸漬的更多層玻璃纖維（預浸料坯）而遠離晶粒邏輯，效果較差；和EPS-優於LSC，但是仍然遠離邏輯，因為對於該等產品，基板的總層為8-20。
因此，需要克服傳統方法的缺陷的包括由此提供的方法、系統和裝置的系統、裝置和方法。
以下提出了與本文所揭示的裝置和方法相關聯的一或多個態樣及/或實例有關的簡化概述。因此，不應將以下概述視為與所有預期的態樣及/或實例相關的廣泛綜述，亦不應將以下概述視為標識與所有預期的態樣及/或實例相關的關鍵或重要元素或描述與任何特定態樣及/或實例相關聯的範圍。因此，以下發明內容的唯一目的是在以下呈現的實施方式之前以簡化形式呈現與關於本文揭示的裝置和方法的一或多個態樣及/或實例有關的某些概念。
在一態樣中，一種封裝包括：芯層；第一層，其直接附接到該芯層的第一側；第二層，其直接附接到該芯層的第二側，該芯層的該第二側與該芯層的該第一側相對；第一堆積層，其與該芯層相對地直接附接到該第一層；第二堆積層，其與該芯層相對地直接附接到該第二層；在該第一層中的第一被動設備；及在第二層中的第二被動設備。
在另一態樣中，一種裝置包括封裝基板，該封裝基板包括芯結構；第一嵌入式被動基板（EPS）層，其直接附接到該芯結構的第一側，其中第一被動裝置嵌入在該第一層中；第二EPS層，其直接附接到該芯結構的與該芯結構的該第一側相對的第二側，其中第二被動設備嵌入在該第二EPS層中；第一堆積層，其與該芯結構相對地直接附接到該第一層；及第二堆積層，其與該芯結構相對地直接附接到該第二EPS層。
在又一態樣中，一種封裝，包括：用於絕緣的構件；用於嵌入的第一構件，其直接附接到該用於絕緣的構件的第一側；用於嵌入的第二構件，其直接附接到該用於絕緣的構件的第二側，該用於絕緣的構件的該第二側與該用於絕緣的構件的該第一側相對；用於支撐的第一構件，其與該用於絕緣的構件相對地直接附接到該用於嵌入的第一構件；用於支撐的第二構件，其與該用於絕緣的構件相對地直接附接到該用於嵌入的第二構件；第一被動設備，其在該用於嵌入的第一構件中；及第二被動設備，其在該用於嵌入的第二構件中。
在又一態樣中，一種用於製造封裝的方法，該方法包括：提供芯層；直接在該芯層的第一側上形成第一層；直接在該芯層的第二側上形成第二層，該芯層的該第二側與該芯層的該第一側相對；將第一被動設備嵌入該第一層中；將第二被動設備嵌入第二層中；直接在該第一層上與該芯層相對地形成第一堆積層；及直接在該第二層上與該芯層相對地形成第二堆積層。
在又一態樣中，一種包括指令的非暫時性電腦可讀取媒體，該等指令在由處理器執行時使該處理器執行方法，該方法包括：提供芯層；直接在該芯層的第一側上形成第一層；直接在該芯層的第二側上形成第二層，該芯層的該第二側與該芯層的該第一側相對；將第一被動設備嵌入該第一層中；將第二被動設備嵌入第二層中；直接在該第一層上與該芯層相對地形成第一堆積層；及直接在該第二層上與該芯層相對地形成第二堆積層。
基於附圖和實施方式，與本文揭示的裝置和方法相關聯的其他特徵和優點對本領域技藝人士將是顯而易見的。
本文所揭示的方法、裝置和系統減輕了傳統方法、裝置和系統的缺點以及其他先前未標示的需要。本文的實例提供了比從嵌入式被動基板、焊盤側電容器或晶粒側電容器可獲得的更接近半導體晶粒的連接性、比非預封裝/嵌入式部件更好的間距佈置、高密度配置、結構對稱性、更好的機械穩定性，並且不需要用於焊盤側被動裝置的球柵陣列去PoP製程。本文描述的實例具有優於傳統方法的顯著改進，包括但不限於：允許電容器更靠近晶粒芯附接以獲得更好的功率分配網路（PDN）效能；借助在基板芯的相對側處的平衡嵌入式被動結構/位置的更好的翹曲管理；藉由去除晶粒側被動裝置實現封裝尺寸減小；避免由於焊盤側被動裝置而引起的球柵陣列（BGA）引腳去除或去PoP；有助於電和機械穩定性；由於BGA焊球高度的高度限制，與焊盤側被動裝置相比，多層陶瓷電容器（MLCC）選擇的靈活性。應當理解，儘管本文的實例可以示出BGA配置的實施方式，但是本揭示內容的範圍不限於具有BGA的封裝/設備，而是亦可以被實現或應用於類似的配置，諸如焊盤柵格陣列（LGA）配置（例如，用於伺服器設備）。
圖1示出根據本揭示內容的至少一個態樣的示例性封裝。如圖1所示，封裝100可以包括基板110，其包括：芯層120；第一層130，直接附接到芯層120的第一側122；第二層140，直接附接到芯層120的與芯層120的第一側122相對的第二側124；第一堆積層150，與芯層120相對地直接附接到第一層130；及第二堆積層160，與芯層120相對地直接附接到第二層140。封裝100亦可以包括在第一層130中的第一複數個被動設備170；及第二層140中的第二複數個被動設備180。儘管圖示多個被動設備，但是應當理解，在每個設備層中可以使用單個被動設備。
此外，封裝100亦可以包括半導體晶粒190，與第一層130相對地在第一堆積層150上；複數個焊球195，與第二層140相對地在第二堆積層160上。此外，第一複數個被動設備170和第二複數個被動設備180可以對稱地位於芯層120的相對側上，從而允許與諸如板上電感器的其他設備的更緊密的連接；芯層120可以包括複數個層壓層（包括絕緣層和金屬層），諸如10或16個，例如；第一層130及/或第二層140可以包括一或複數個介電層，諸如2個；第一堆積層150及/或第二堆積層160可以包括複數個薄介電層，諸如2層，其可以是預浸料坯層、Ajinomoto堆積膜（ABF）、樹脂塗覆的銅（RCC）堆積膜或其他合適的材料、以及一或多個金屬化結構（未示出），以將晶粒降低到被動z高度或佈線距離。在以下揭示內容和相關附圖中更詳細地論述了示例第一和第二堆積層的細節。該封裝可併入到選自由音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器和機動車輛中的設備組成的組的設備中。
圖2A和圖2B示出根據本揭示內容的至少一個態樣的另外的示例性封裝。如圖2A所示，封裝200（例如，封裝100）可以包括基板210，包括：芯層220；第一層230，具有在相對側上的介電層232和234，並且藉由介電層232直接附接到芯層220的第一側；第二層240，具有在相對側上的介電層242和244，並且藉由介電層242直接附接到與芯層220的第一側相對的芯層220的第二側；第一堆積層250，藉由介電層234與芯層220相對地直接附接到第一層230；第二堆積層260，藉由介電層244與芯層220相對地直接附接到第二層240。第一層230亦包括第一複數個被動設備270；並且第二層240包括第二複數個被動設備280。另外，第一堆積層250可以包括藉由第一複數個過孔272耦接到第一複數個被動設備270的第一金屬化結構255（例如，再分佈結構或層）。第二堆積層260可以包括藉由第二複數個過孔282耦接到第二複數個被動設備280的第二金屬化結構265。第一電鍍通孔（plated through hole, PTH）222和第二PTH 224可用於將第一金屬化結構255電耦接到第二金屬化結構265及/或其間（例如，在芯220、第一層230及/或第二層230中）的任何金屬層或結構。例如，圖2A的圖示可以被認為是裸晶粒封裝配置。
例如，如圖2B所示，封裝200亦可包括蓋292，以保護晶粒290，並且對於有蓋封裝配置，利用第一黏合層294將蓋附接到封裝200，並且利用第二黏合層296將蓋附接到晶粒290。例如，當蓋292被配置為散熱器時，第一黏合層294可以是熱黏合劑，並且第二黏合層296可以是絕熱體。儘管圖示多個被動設備，但是應當理解，在每個設備層中可以使用單個被動設備。
圖3A至圖3L示出根據本揭示內容的至少一個態樣的用於製造封裝的示例性部分方法。如圖3A所示，部分方法300可以開始於提供或形成第一層330，並從第一層330剝離諸如銅的材料。如圖3B所示，部分方法300可以繼續以形成一或多個空腔302並施加膠帶304。如圖3C所示，部分方法300可繼續以在每個空腔302中附接第一複數個被動設備370。如圖3D所示，部分方法300可以繼續以層壓至少一層第一介電質306。應該理解，該製程可以用於產生第二層。如圖3E所示，部分方法300可以繼續以將至少一層第一介電質306附接/層壓到芯層320，並且將至少一層第二介電質308與介電質306相對地附接/層壓到芯層320。如圖3F所示，部分方法300可以繼續以分離膠帶304、清潔結構、層壓至少一層第三介電質312與金屬層313（例如，銅箔）以及層壓至少一層第四介電質314與金屬層315（例如，銅箔）。如圖3G所示，部分方法300可以繼續以形成第一電鍍通孔（PTH）322和第二PTH 324。另外，可以形成第一複數個過孔372以將第一複數個被動設備370耦接到金屬層313。同樣，可以形成第二複數個過孔382以將第二複數個被動設備380耦接到金屬層315。如圖3H所示，部分方法300可以繼續以形成具有第一金屬化結構355的第一堆積層350（例如，具有Ajinomoto堆積膜（ABF）），以及形成具有第二金屬化結構365的第二堆積層360。如圖3I所示，部分方法300可以繼續以將半導體晶粒390（積體電路、邏輯電路、或類似者）附接到第一堆積層350。對於裸晶粒配置，部分方法300可如圖3J所示以在第二堆積層360上附接焊球395而結束。可替換地，對於有蓋封裝配置，部分方法300可如圖3K所示繼續，其中附接蓋392包括施加第一黏合層394和第二黏合層396。對於有蓋晶粒配置，部分方法300可以如圖3L所示以在第二堆積層360上附接焊球395而結束。
圖4A至圖4C示出根據本揭示內容的至少一個態樣的用於製造封裝的另外的示例性方法。如圖4A所示，部分方法400（例如，方法300）可以在方塊402中，接收進入的晶圓。部分方法400可以在方塊404中繼續以背面研磨晶圓並用膠帶層壓。部分方法400可以在方塊406中繼續以另外的背面研磨。部分方法400可以在方塊408中繼續以鐳射開槽。部分方法400可以在方塊410中繼續以切割晶圓。部分方法400可以在方塊412中繼續以預烘焙當前基板結構。部分方法400可以在方塊414中繼續以電漿清潔當前基板結構。部分方法400可以在方塊416中繼續以助焊劑噴射和回流。部分方法400可以在方塊418中繼續以助焊劑浸漬和熱壓（TC）接合。部分方法400可以在方塊420中繼續以去焊。部分方法400可以在方塊422中繼續以預烘焙底部填充和另一電漿清潔製程。部分方法400可以在方塊424中繼續以添加額外底部填充並固化底部填充。
如圖4B所示，部分方法400可以在方塊426中繼續以施加或分配黏合劑和熱介面材料。部分方法400可以替代地在方塊428中繼續以附接蓋或包覆成型，諸如對於有蓋晶粒配置。部分方法400可以在方塊430中繼續以固化黏合劑及/或模製物。部分方法400可以在方塊432中繼續以用鐳射標記。部分方法400可以在方塊434中繼續以利用回流和清潔製程進行用於附接焊球的預清潔。部分方法400可以在方塊436中繼續以利用安裝和回流製程附接焊球。部分方法400可以在方塊438中繼續以進行最終視覺檢查（FVI）過程。部分方法400可以在方塊440中繼續以進行積體電路部件測試（例如，ICOS）過程。部分方法400可以在方塊442中以自動測試設備（ATE）及/或線上O/S過程結束。
如圖4C所示，部分方法450可以在方塊452中開始以提供芯層。部分方法450可以在方塊454中繼續以直接在芯層的第一側上形成第一層。部分方法450可以在方塊456中繼續以直接在芯層的第二側上形成第二層，芯層的第二側與芯層的第一側相對。部分方法450可以在方塊458中繼續以將第一被動設備嵌入第一層中。部分方法450可以在方塊460中繼續以將第二被動設備嵌入第二層中。部分方法450可以在方塊462中繼續以與芯層相對地直接在第一層上形成第一堆積層。部分方法450可以在方塊464中以與芯層相對地直接在第二層上形成第二堆積層結束。
圖5示出根據本揭示內容的至少一個態樣的另外的封裝配置。如圖5所示，封裝500可包括包含芯結構520的基板510，芯結構可包括由設置在第一芯層521和第二芯層523之間的中心介電質525分離的第一芯層521和第二芯層523。將瞭解，芯結構可以僅包含單個芯層，諸如關於圖1至圖3L所示的。另外，將瞭解，術語「芯結構」可與「芯層」互換使用，且如本文所使用的，芯層可包括多個芯層，因此，即使示出為單個層，但應理解，本文所揭示的各個態樣涵蓋包括一或多個層的配置。
返回參考圖5，第一嵌入式被動基板（EPS）層530具有EPS芯531以及在EPS芯531的相對側上的介電層532和534，並且藉由介電層532直接附接到第一芯層521的第一側。第二EPS層540具有EPS芯541，其中介電層542和544在EPS芯541的相對側上，並且藉由介電層542直接附接到第二芯層523的與第一芯層521的第一側相對的第二側。第一堆積層550藉由介電層534與第一芯層521相對地直接附接到第一EPS層530。為了方便起見，第一堆積層550僅被示為單層，然而，第一堆積層550可包括多層，並且在一些態樣中可類似於前述堆積層中的任何一個。第二堆積層560藉由介電層544與第二芯層523相對地直接附接到第二EPS層540。為了方便起見，第二堆積層560僅被示為單層，然而，第一堆積層550可包括多層，並且在一些態樣中可類似於前述堆積層中的任何一個。第一EPS層530亦包括第一複數個被動設備570；並且第二EPS層540包括第二複數個被動設備580。另外，第一堆積層550可包括第一金屬化結構（例如，再分佈結構或層，未示出，但類似於上文論述的配置）。第一堆積層550藉由第一複數個過孔572耦接到第一複數個被動設備570。第二堆積層560可包括第二金屬化結構（例如，再分佈結構或層，未示出，但類似於上文論述的配置）。第二堆積層560藉由第二複數個過孔582耦接到第二複數個被動設備580。第一電鍍通孔（PTH）522和第二PTH 524可以用於將第一堆積層550電耦接到第二堆積層560及/或其間（例如，在第一芯層521、第二芯層523、第一EPS層530及/或第二EPS層540中）的任何金屬層或結構。圖5的圖示示出根據本文揭示的各個態樣的封裝配置的一部分，例如，可添加金屬化層、晶粒、蓋、焊球及/或其他部件以形成封裝。
因此，將瞭解，本文所揭示的各個態樣可包括包含封裝基板（110、210、510）的裝置（例如，100、200、500），該封裝基板（110、210、510）可包括芯結構（120、220、520）；第一嵌入式被動基板（EPS）層（130、230、530），直接附接到芯結構（120、220、520）的第一側，其中第一被動設備嵌入在第一層中；第二EPS層，直接附接到芯結構（120、220、520）的與芯結構（120、220、520）的第一側相對的第二側，其中第二被動設備嵌入在第二EPS層中；第一堆積層，與芯結構（120、220、520）相對地直接附接到第一層；及第二堆積層，與芯結構（120、220、520）相對地直接附接到第二EPS層。如上文論述，芯結構（120、220、520）可包括第一芯層（例如，單個芯層）或者亦可包括一或多個附加芯層，諸如第二芯層和設置在第一芯層和第二芯層之間的中心介電質。
將瞭解，芯層可由任何合適的材料形成，諸如具有1、2或更多個芯的覆銅層壓板（CCL）芯，並且亦可包括2個或更多個預浸料坯層。芯厚度的範圍可以是從100 μm到1.2 mm厚。EPS層的厚度可以在10 μm至1.2 mm的範圍內。堆積層（例如，預浸料坯、Ajinomoto堆積膜（ABF）、樹脂塗覆的銅（RCC）堆積膜等）的厚度可在15 μm至45 μm的範圍內。
將瞭解，所揭示的各個態樣包括提供各種技術優點。例如，本文的多芯基板實例提供了比從設備被動基板、焊盤側電容器或晶粒側電容器可獲得的更接近半導體晶粒的連接性。另外，各個態樣提供比非預封裝/設備部件更好的間距佈置、高密度配置、結構對稱性、及更好的機械穩定性。另外，由於封裝基板包括嵌入式被動設備，所以不使用焊盤側（外部連接側）上的區域，並且對於焊盤側被動設備不需要球柵陣列減少。
圖6示出根據本揭示內容的至少一個態樣的示例性行動設備。現在參考圖6，描繪根據示例性態樣配置的行動設備的方塊圖，且將其大體上指定為行動設備600。在一些態樣中，行動設備600可以被配置為無線通訊設備。如圖所示，行動設備600包括處理器601，其可以被配置為實現本文在一些態樣中描述的方法。處理器601被示為包括指令流水線612、緩衝器處理單元（BPU）608、分支指令佇列（BIQ）611和限流器610，如本領域所公知的。為了清楚起見，已經從處理器601的該視圖中省略了該等區塊的其他公知細節（例如，計數器、入口、置信欄位、加權和、比較器等）。
處理器601可以經由鏈路通訊地耦接到記憶體632，該鏈路可以是晶粒到晶粒或晶片到晶片鏈路。行動設備600亦包括顯示器628和顯示器控制器626，其中顯示器控制器626耦接到處理器601和顯示器628。
在一些態樣中，圖6可以包括耦接到處理器601的編碼器/解碼器（CODEC）634（例如，音訊及/或語音CODEC）；耦接到CODEC 634的揚聲器636和麥克風638；及耦接到無線天線642和處理器601的無線控制器640（其可以包括數據機）。
在特定態樣中，在存在上述區塊中的一或多個的情況下，處理器601、顯示器控制器626、記憶體632、CODEC 634和無線控制器640可以被包括在系統級封裝或片上系統設備622中。輸入設備630（例如，實體或虛擬鍵盤）、電源供應器644（例如，電池）、顯示器628、輸入設備630、揚聲器636、麥克風638、無線天線642和電源供應器644可在片上系統設備622外部，且可耦接到片上系統設備622的部件，諸如介面或控制器。
應注意，儘管圖6描繪行動設備，但處理器601和記憶體632亦可以集成到機上盒、音樂播放機、視訊播放機、娛樂單元、導航設備、個人數位助理（PDA）、固定位置資料單元、電腦、膝上型電腦、平板電腦、通訊設備、行動電話或其他類似設備中。
圖7示出根據本揭示內容的至少一個態樣的可以與上述集成設備、半導體設備、積體電路、晶粒、仲介層、封裝或堆疊式封裝（PoP）中的任何一個集成的各種電子設備。例如，行動電話設備702、筆記型電腦設備704和固定位置終端設備706可以包括如本文所述的集成設備700。集成設備700可以是例如本文描述的積體電路、晶粒、集成設備、集成設備封裝、積體電路設備、設備封裝、積體電路（IC）封裝、堆疊式封裝設備中的任何一種。圖7中所示的設備702、704、706僅僅是示例性的。其他電子設備亦可以以集成設備700為特徵，包括但不限於一組設備（例如，電子設備），其包括行動設備、掌上型個人通訊系統（PCS）單元、諸如個人數位助理的可攜式資料單元、具備全球定位系統（GPS）功能的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、諸如儀錶讀取設備的固定位置資料單元、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備、伺服器、路由器、實施於機動車輛（例如，自主車輛）中的電子設備或儲存或提取資料或電腦指令的任何其他設備或其任何組合。
將瞭解，本文揭示的各個態樣可以描述為本領域技藝人士所描述及/或認識到的結構、材料及/或設備的功能等同變換。此外，應當注意，在說明書或請求項中揭示的方法、系統和裝置可以由包括用於執行該方法的相應動作的構件的設備來實現。例如，在一個態樣中，一種裝置可以包括用於絕緣的構件（例如，芯層）；用於嵌入的第一構件（例如，第一層），其直接附接到該用於絕緣的構件的第一側；用於嵌入的第二構件（例如，第二層），其直接附接到該用於絕緣的構件的第二側，該用於絕緣的構件的該第二側與該用於絕緣的構件的該第一側相對；用於支撐的第一構件（例如，第一堆積層），其與該用於絕緣的構件相對地直接附接到該用於嵌入的第一構件；用於支撐的第二構件（例如，第二堆積層），其與該用於絕緣的構件相對地直接附接到該用於嵌入的第二構件；第一被動設備，其在該用於嵌入的第一構件中；及第二被動設備，其在該用於嵌入的第二構件中。將瞭解，上述態樣僅作為實例提供，並且所要求保護的各個態樣不限於作為實例引用的具體參考及/或說明。
圖1至圖7中所示的一或多個部件、過程、特徵及/或功能可被重新排列及/或組合成單個部件、過程、特徵或功能，或被結合在若干部件、過程或功能中。在不脫離本揭示內容的情況下，亦可以添加附加的元件、部件、過程及/或功能。亦應當注意，圖1至圖7和本揭示內容中的其對應描述不限於晶粒及/或IC。在一些實施方式中，圖1至圖6及其對應的描述可用於製造、建立、提供及/或生產集成設備。在一些實施方式中，一種設備可以包括晶粒、集成設備、晶粒封裝、積體電路（IC）、設備封裝、積體電路（IC）封裝、晶圓、半導體設備、堆疊式封裝（PoP）設備及/或仲介層。設備（諸如晶粒）的主動側是包含設備的主動部件（例如電晶體、電阻器、電容器、電感器等）的設備的一部分，該等主動部件執行設備的操作或功能。設備的背面是設備的與主動側相對的側。如本文所使用的，金屬化結構可以包括金屬層、過孔、焊盤或其間具有介電質的跡線，諸如再分佈層或RDL。
如本文所使用的，術語「使用者設備」（或「UE」）、「使用者設備」、「使用者終端」、「客戶端設備」、「通訊設備」、「無線設備」、「無線通訊設備」、「手持設備」、「行動設備」、「行動終端」、「行動站」、「手持機」、「存取終端」、「用戶設備」、「用戶終端」、「用戶站」、「終端」及其變型可以可互換地代表能夠接收無線通訊及/或導航信號的任何合適的行動或固定設備。該等術語包括但不限於音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、機動車輛中的機動設備及/或通常由人攜帶及/或具有通訊能力（例如，無線、蜂巢、紅外、短程無線電等）的其他類型的可攜式電子設備。該等術語亦意欲包括與另一設備通訊的設備，該另一設備可諸如藉由短程無線、紅外、有線連接、或其他連接來接收無線通訊及/或導航信號，而不管衛星信號接收、輔助資料接收、及/或位置相關處理是發生在該設備處還是發生在該另一設備處。此外，該等術語意欲包括所有設備，包括無線和有線通訊設備，其能夠經由無線電存取網路（RAN）與核心網通訊，並且經由核心網，UE可以與諸如網際網路的外部網路和其他UE連接。當然，對於UE而言，連接到核心網及/或網際網路的其他機制亦是可能的，諸如經由有線存取網路、無線區域網路（WLAN）（例如，基於IEEE 802.11等）等等。UE可以由多種類型的設備中的任何一種來體現，包括但不限於印刷電路（PC）卡、緊湊型快閃記憶體設備、外部或內部數據機、無線或有線電話、智慧型電話、平板電腦、追蹤設備、資產標籤等。UE可以經由其向RAN發送信號的通訊鏈路被稱為上行鏈路通道（例如，反向傳輸量通道、反向控制通道、存取通道等）。RAN可以經由其向UE發送信號的通訊鏈路被稱為下行鏈路或前向鏈路通道（例如，傳呼通道、控制通道、廣播通道、前向傳輸量通道等）。如本文所使用的，術語傳輸量通道（TCH）可以指上行鏈路/反向或下行鏈路/前向傳輸量通道。
電子設備之間的無線通訊可以基於不同的技術，諸如分碼多工存取（CDMA）、W-CDMA、分時多工存取（TDMA）、分頻多工存取（FDMA）、正交分頻多工（OFDM）、行動通訊全球系統（GSM）、3GPP長期進化（LTE）、藍芽（BT）、低功耗藍芽（BLE）、IEEE 802.11（Wi-Fi）和IEEE 802.15.4（Zigbee/執行緒）或可以在無線通訊網路或資料通訊網路中使用的其他協定。低功耗藍芽（亦稱為藍芽LE、BLE和藍芽智慧）是由藍芽特別興趣小組設計和銷售的無線個人區域網路技術，意欲提供顯著降低的功耗和成本，同時保持類似的通訊範圍。BLE在2010年經由採用藍芽核心規範版本4.0被合併到主藍芽標準中，並且在藍芽5中被更新（兩者皆整體上明確地併入本文）。
詞語「示例性」在本文中用於意味著「用作示例、實例或說明」。在本文中描述為「示例性」的任何細節不應被解釋為優於其他實例。同樣，術語「實例」並不意味著所有實例皆包括所論述的特徵、優點或操作模式。此外，特定特徵及/或結構可以與一或多個其他特徵及/或結構組合。此外，由此描述的裝置的至少一部分可以被配置為執行由此描述的方法的至少一部分。
本文所用的術語是為了描述具體實例的目的，而不是意欲限制本揭示內容的實例。如本文所用，單數形式「一」、「一個」和「該」意欲亦包括複數形式，除非上下文另有明確指示。亦將理解，術語「包括(comprises)」、「包括(comprising)」、「包含(includes)」及/或「包含(including)」在本文中使用時指定所陳述的特徵、整數、動作、操作、元件及/或部件的存在，但不排除一或多個其他特徵、整數、動作、操作、元件、部件及/或其組的存在或添加。
應當注意，術語「連接」、「耦接」或其任何變型意味著元件之間的直接或間接的任何連接或耦接，並且可以涵蓋經由中間元件「連接」或「耦接」在一起的兩個元件之間存在中間元件。
本文中使用諸如「第一」、「第二」等的名稱對元件的任何引用不限制彼等元件的數量及/或順序。相反，該等名稱被用作區分兩個或兩個以上元件及/或元件的實例的方便方法。此外，除非另有說明，否則一組元件可以包括一或多個元件。
本申請案中沒有任何陳述或示出的描述意欲將任何部件、動作、特徵、益處、優點或等同變換貢獻給公眾，不管是否在請求項中敘述了該部件、動作、特徵、益處、優點或等同變換。
儘管已經結合設備描述了一些態樣，但是不言而喻，該等態樣亦構成對應方法的描述，並且因此設備的區塊或部件亦應當被理解為對應的方法動作或方法動作的特徵。與之類似，結合方法動作或作為方法動作描述的態樣亦構成對應設備的對應區塊或細節或特徵的描述。方法動作中的一些或全部可以由硬體裝置（或使用硬體裝置）執行，諸如，例如微處理器、可程式設計電腦或電子電路。在至少一個態樣中，可以由此種裝置執行一些或複數個最重要的方法動作。
此外，將瞭解，在一些實例中，單個動作可以被細分成複數個子動作或包含複數個子動作。此種子動作可以包含在單個動作的揭示中，並且是單個動作的揭示的一部分。
在以上詳細描述中，可以看出，在實例中將不同的特徵分組在一起。此種揭示方式不應被理解為示例條款具有比在每個條款中明確提及的特徵更多的特徵的意圖。相反，本揭示內容的各個態樣可以包括比所揭示的單個示例條款的所有特徵更少的特徵。因此，以下條款應當由此被認為被併入說明書中，其中每個條款本身可以作為單獨的實例。儘管每個從屬條款在條款中可以涉及與其他條款之一的特定組合，但是該從屬條款的（一或多個）態樣不限於該特定組合。將瞭解，其他示例條款亦可以包括該從屬條款態樣與任何其他從屬條款或獨立條款的標的的組合，或者任何特徵與其他從屬和獨立條款的組合。本文揭示的各個態樣明確地包括該等組合，除非明確地表達或能夠容易地推斷出不是意欲進行特定組合（例如矛盾的態樣，諸如將元件定義為絕緣體和導體兩者）。此外，亦意欲條款的各態樣可以被包括在任何其他獨立條款中，即使該條款不直接取決於該獨立條款。
在以下編號的條款中描述實施方式實例：
條款1.一種封裝包括：芯層；第一層，直接附接到該芯層的第一側，其中第一設備嵌入在該第一層中；第二層，直接附接到該芯層的與該第一側相對的第二側，其中第二被動設備嵌入在該第二層中；第一堆積層，與該芯層相對地直接附接到該第一層；及第二堆積層，與該芯層相對地直接附接到該第二層。 條款2.如條款1所述的封裝，進一步包括在該第一堆積層上與該第一層相對的半導體晶粒。 條款3.如條款1至2中任一項所述的封裝，進一步包括在該第二堆積層上與該第二層相對的複數個焊球。 條款4.如條款1至3中任一項所述的封裝，其中第一被動設備和該第二被動設備對稱地位於芯層的相對側上。 條款5.如條款1至4中任一項所述的封裝，其中該芯層包括複數個層壓層。 條款6.如條款1至5中任一項所述的封裝，其中該第一層包括複數個介電層。 條款7.如條款1至6中任一項所述的封裝，其中該第二層包括複數個介電層。 條款8.如條款1至7中任一項所述的封裝，其中該第一堆積層包括複數個預浸料坯層。 條款9.如條款1至8中任一項所述的封裝，其中該第二堆積層包括複數個預浸料坯層。 條款10.如條款1至9中任一項所述的封裝，其中該封裝被併入到選自由音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器和機動車輛中的設備組成的群組的設備中。 條款11. 一種裝置，包括封裝基板，該封裝基板包括：芯結構；第一嵌入式被動基板（EPS）層，直接附接到該芯結構的第一側，其中第一被動設備嵌入在該第一層中；第二EPS層，直接附接到該芯結構的與該芯結構的該第一側相對的第二側，其中第二被動設備嵌入在該第二EPS層中；第一堆積層，與該芯結構相對地直接附接到該第一層；及第二堆積層，與該芯結構相對地直接附接到該第二EPS層。 條款12.如條款11所述的裝置，其中該芯結構包括：第一芯層。 條款13.如條款12所述的裝置，其中該芯結構進一步包括：第二芯層；及中心介電質，設置在該第一芯層和該第二芯層之間。 條款14.如條款11至13中任一項所述的裝置，進一步包括與第一EPS層相對地耦接到該封裝基板的第一堆積層的半導體晶粒。 條款15.如條款11至14中任一項所述的裝置，其中該第一被動設備和該第二被動設備對稱地位於該芯結構的相對側上。 條款16.如條款11至15中任一項所述的裝置，其中第一EPS層包括：第一複數個介電層。 條款17.如條款16所述的裝置，其中該第一EPS層進一步包括：第一EPS芯，設置在該第一複數個介電層中的兩個介電層之間，其中該第一被動設備設置在該第一EPS芯中的腔體中。 條款18.如條款17所述的裝置，其中該第二EPS層包括：第二複數個介電層。 條款19.如條款18所述的裝置，其中該第二EPS層進一步包括：第二EPS芯，設置在該第二複數個介電層中的兩個介電層之間，其中該第二被動設備設置在該第二EPS芯中的腔體中。 條款20.如條款11至19中任一項所述的裝置，其中該第一堆積層包括一或多個金屬化結構。 條款21.如條款20所述的裝置，其中該第一堆積層包括複數個預浸料坯層、Ajinomoto堆積膜或樹脂塗覆的銅堆積膜。 條款22.如條款20至21任一項所述的裝置，其中該第二堆積層包括複數個預浸料坯層、Ajinomoto堆積膜或樹脂塗覆的銅堆積膜。 條款23.如條款11至22中任一項所述的裝置，進一步包括：第一電鍍通孔（PTH），被設置成穿過該芯結構、該第一層和該第二層，其中該第一PTH耦接到該第一堆積層和該第二堆積層。 條款24.如條款23所述的裝置，進一步包括：第二PTH，被設置成穿過該芯結構、該第一層和該第二層，其中該第二PTH耦接到該第一堆積層和該第二堆積層，並且其中該第一被動設備和該第二被動設備各自設置在該第一PTH和該第二PTH之間。 條款25.如條款11至24中任一項所述的裝置，進一步包括：第一複數個過孔，設置在該第一被動設備與該第一堆積層之間且被配置為將該第一被動設備電耦接到該第一堆積層。 條款26.如條款25所述的裝置，進一步包括：第二複數個過孔，設置在該第二被動設備與該第二堆積層之間且被配置為將該第二被動設備電耦接到該第二堆積層。 條款27.如條款11至26中任一項所述的裝置，其中該第一堆積層包括第一金屬化結構，被配置為提供設置在該第一堆積層上的晶粒與該第一被動設備之間的電耦合，並且其中該第二堆積層包括第二金屬化結構，被配置為提供該第二被動設備與耦接到該第二堆積層的至少一個焊球之間的電耦合。 條款28.如條款11至27中任一項所述的裝置，其中裝置選自由音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器和機動車輛中的設備組成的群組。 條款29. 一種用於製造封裝的方法，該方法包括：提供芯層；直接在該芯層的第一側上形成第一層；直接在該芯層的第二側上形成第二層，該芯層的該第二側與該芯層的該第一側相對；將第一被動設備嵌入該第一層中；將第二被動設備嵌入第二層中；直接在該第一層上與該芯層相對地形成第一堆積層；及直接在該第二層上與該芯層相對地形成第二堆積層。 條款30.如條款29所述的方法，其中將該第一被動設備嵌入該第一層中進一步包括：提供第一嵌入式被動基板（EPS）芯；在該第一EPS芯中形成第一腔體；將該第一被動設備放置在該第一腔體中；及在該第一EPS芯、該第一被動設備和該第一腔體上方沉積第一介電質，並且其中將該第二被動設備嵌入第二層中進一步包括：提供第二EPS芯；在該第二EPS芯中形成第二腔體；將該第二被動設備放置在該第二腔體中；及在該第二EPS芯、該第二被動設備和該第二腔體上方沉積第二介電質。
儘管前述揭示內容展示本揭示內容的說明性實例，但應注意，可在不脫離如所附申請專利範圍界定的本揭示內容的範圍的情況下在本文中作出各種改變和修改。根據本文所述的本揭示內容的實例的方法請求項的功能及/或動作無需以任何特定次序執行。另外，將不詳細描述或可以省略眾所周知的元件，以免使本文所揭示的態樣和實例的相關細節混淆。此外，儘管本揭示內容的元件可以單數形式描述或要求保護，但除非明確陳述限於單數形式，否則亦涵蓋複數形式。
100:封裝 110:基板 120:芯層 122:第一側 124:第二側 130:第一層 140:第二層 150:第一堆積層 160:第二堆積層 170:被動設備 180:被動設備 190:半導體晶粒 195:焊球 200:封裝 210:基板 220:芯層 222:電鍍通孔 224:電鍍通孔 230:第一層 232:介電層 234:介電層 240:第二層 242:介電層 244:介電層 250:第一堆積層 255:金屬化結構 260:第二堆積層 265:金屬化結構 270:被動設備 272:過孔 280:被動設備 282:過孔 290:晶粒 292:蓋 294:黏合層 296:黏合層 300:部分方法 302:空腔 304:膠帶 306:第一介電質 308:第二介電質 312:第三介電質 313:金屬層 314:第四介電質 315:金屬層 320:芯層 322:電鍍通孔 324:電鍍通孔 330:第一層 350:第一堆積層 355:第一金屬化結構 360:第二堆積層 365:第二金屬化結構 370:被動設備 372:過孔 380:被動設備 382:過孔 390:半導體晶粒 392:蓋 394:第一黏合層 395:焊球 396:第二黏合層 400:部分方法 402:方塊 404:方塊 406:方塊 408:方塊 410:方塊 412:方塊 414:方塊 416:方塊 418:方塊 420:方塊 422:方塊 424:方塊 426:方塊 428:方塊 430:方塊 432:方塊 434:方塊 436:方塊 438:方塊 440:方塊 442:方塊 450:部分方法 452:方塊 454:方塊 456:方塊 458:方塊 460:方塊 462:方塊 464:方塊 500:封裝 510:基板 520:芯結構 521:第一芯層 522:第一電鍍通孔（PTH） 523:第二芯層 524:第二PTH 525:中心介電質 530:第一嵌入式被動基板（EPS）層 531:EPS芯 532:介電層 534:介電層 540:第二EPS層 541:EPS芯 542:介電層 544:介電層 550:第一堆積層 560:第二堆積層 570:被動設備 572:過孔 580:被動設備 582:過孔 600:行動設備 601:處理器 608:緩衝器處理單元（BPU） 610:限流器 611:分支指令佇列（BIQ） 612:指令流水線 622:片上系統設備 626:顯示器控制器 628:顯示器 630:輸入設備 632:記憶體 634:CODEC 636:揚聲器 638:麥克風 640:無線控制器 642:無線天線 644:電源供應器 700:集成設備 702:行動電話設備 704:筆記型電腦設備 706:固定位置終端設備
當結合附圖考慮時，由於藉由參考以下實施方式將更好地理解本揭示內容的各態樣及其許多伴隨的優點，因此將容易獲得對本揭示內容的各態樣及其許多伴隨的優點的更完整的理解，附圖僅出於說明而非限制本揭示內容而呈現，在附圖中：
圖1示出根據本揭示內容的至少一個態樣的封裝；
圖2A和圖2B示出根據本揭示內容的至少一個態樣的另外的封裝；
圖3A至圖3L示出根據本揭示內容的至少一個態樣的用於製造封裝的方法；
圖4A至圖4C示出根據本揭示內容的至少一個態樣的用於製造封裝的另外的方法；
圖5示出根據本揭示內容的至少一個態樣的另外的封裝配置；
圖6示出根據本揭示內容的至少一個態樣的示例性行動設備；及
圖7示出根據本揭示內容的至少一個態樣的可以與上述方法、設備、半導體設備、積體電路、晶粒、仲介層、封裝或堆疊式封裝（PoP）中的任何一個集成的各種電子設備。
根據一般慣例，附圖所描繪的特徵可能未按比例繪製。因此，為了清楚起見，所描繪的特徵的尺寸可以任意地擴大或縮小。根據一般慣例，為了清楚起見，簡化了一些附圖。因此，附圖可能未描繪特定裝置或方法的所有部件。此外，在整個說明書和附圖中，相似的元件符號表示相似的特徵。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:封裝
210:基板
220:芯層
222:電鍍通孔
224:電鍍通孔
230:第一層
232:介電層
234:介電層
240:第二層
242:介電層
244:介電層
250:第一堆積層
255:金屬化結構
260:第二堆積層
265:金屬化結構
270:被動設備
272:過孔
280:被動設備
282:過孔
290:晶粒

Claims (30)

  1. 一種封裝，包括： 一芯層； 一第一層，其直接附接到該芯層的一第一側，其中一第一設備嵌入在該第一層中； 一第二層，其直接附接到該芯層的、與該第一側相對的一第二側，其中一第二被動設備嵌入在該第二層中； 一第一堆積層，其與該芯層相對地直接附接到該第一層；及 一第二堆積層，其與該芯層相對地直接附接到該第二層。
  2. 如請求項1所述的封裝，進一步包括在該第一堆積層上與該第一層相對的一半導體晶粒。
  3. 如請求項1所述的封裝，進一步包括在該第二堆積層上與該第二層相對的複數個焊球。
  4. 如請求項1所述的封裝，其中該第一被動設備和該第二被動設備對稱地位於該芯層的相對側上。
  5. 如請求項1所述的封裝，其中該芯層包括複數個層壓層。
  6. 如請求項1所述的封裝，其中該第一層包括複數個介電層。
  7. 如請求項1所述的封裝，其中該第二層包括複數個介電層。
  8. 如請求項1所述的封裝，其中該第一堆積層包括複數個預浸料坯層。
  9. 如請求項1所述的封裝，其中該第二堆積層包括複數個預浸料坯層。
  10. 如請求項1所述的封裝，其中該封裝被併入到選自由一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器和一機動車輛中的一設備組成的該群組一的一設備中。
  11. 一種包括一封裝基板的裝置，該封裝基板包括： 一芯結構； 一第一嵌入式被動基板（EPS）層，其直接附接到該芯結構的一第一側，其中一第一被動設備嵌入在該第一層中； 一第二EPS層，其直接附接到該芯結構的、與該芯結構的該第一側相對的一第二側，其中一第二被動設備嵌入在該第二EPS層中； 一第一堆積層，其與該芯結構相對地直接附接到該第一層；及 一第二堆積層，其與該芯結構相對地直接附接到該第二EPS層。
  12. 如請求項11所述的裝置，其中該芯結構包括： 一第一芯層。
  13. 如請求項12所述的裝置，其中該芯結構進一步包括： 一第二芯層；及 一中心介電質，其設置在該第一芯層和該第二芯層之間。
  14. 如請求項11所述的裝置，進一步包括與該第一EPS層相對地耦接到該封裝基板的該第一堆積層的一半導體晶粒。
  15. 如請求項11所述的裝置，其中該第一被動設備和該第二被動設備對稱地位於該芯結構的相對側上。
  16. 如請求項11所述的裝置，其中該第一EPS層包括： 第一複數個介電層。
  17. 如請求項16所述的裝置，其中該第一EPS層進一步包括： 一第一EPS芯，其設置在該第一複數個介電層中的兩個介電層之間，其中該第一被動設備設置在該第一EPS芯中的一腔體中。
  18. 如請求項17所述的裝置，其中該第二EPS層包括： 第二複數個介電層。
  19. 如請求項18所述的裝置，其中該第二EPS層進一步包括： 一第二EPS芯，其設置在該第二複數個介電層中的兩個介電層之間，其中該第二被動設備設置在該第二EPS芯中的一腔體中。
  20. 如請求項11所述的裝置，其中該第一堆積層包括一或多個金屬化結構。
  21. 如請求項20所述的裝置，其中該第一堆積層包括複數個預浸料坯層、Ajinomoto堆積膜或樹脂塗覆的銅堆積膜。
  22. 如請求項20所述的裝置，其中該第二堆積層包括複數個預浸料坯層、Ajinomoto堆積膜或樹脂塗覆的銅堆積膜。
  23. 如請求項11所述的裝置，進一步包括： 一第一電鍍通孔（PTH），其被設置成穿過該芯結構、該第一層和該第二層，其中該第一PTH耦接到該第一堆積層和該第二堆積層。
  24. 如請求項23所述的裝置，進一步包括： 一第二PTH，其被設置成穿過該芯結構、該第一層和該第二層，其中該第二PTH耦接到該第一堆積層和該第二堆積層，並且 其中該第一被動設備和該第二被動設備各自設置在該第一PTH和該第二PTH之間。
  25. 如請求項11所述的裝置，進一步包括： 第一複數個過孔，其設置在該第一被動設備與該第一堆積層之間並且被配置為將該第一被動設備電耦接到該第一堆積層。
  26. 如請求項25所述的裝置，進一步包括： 第二複數個過孔，其設置在該第二被動設備與該第二堆積層之間並且被配置為將該第二被動設備電耦接到該第二堆積層。
  27. 如請求項11所述的裝置，其中該第一堆積層包括一第一金屬化結構，其被配置為提供設置在該第一堆積層上的一晶粒與該第一被動設備之間的電耦合，並且 其中該第二堆積層包括一第二金屬化結構，其被配置為提供該第二被動設備與耦接到該第二堆積層的至少一個焊球之間的電耦合。
  28. 如請求項11所述的裝置，其中該裝置選自由一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器和一機動車輛中的一設備組成的群組。
  29. 一種用於製造一封裝的方法，該方法包括以下步驟： 提供一芯層； 直接在該芯層的一第一側上形成一第一層； 直接在該芯層的一第二側上形成一第二層，該芯層的該第二側與該芯層的該第一側相對； 將第一被動設備嵌入該第一層中； 將第二被動設備嵌入該第二層中； 直接在該第一層上與該芯層相對地形成一第一堆積層；及 直接在該第二層上與該芯層相對地形成一第二堆積層。
  30. 如請求項29所述的方法，其中將該第一被動設備嵌入該第一層中進一步包括以下步驟： 提供一第一嵌入式被動基板（EPS）芯； 在該第一EPS芯中形成一第一腔體； 將該第一被動設備放置在該第一腔體中；及 在該第一EPS芯、該第一被動設備和該第一腔體上方沉積一第一介電質， 並且 其中將該第二被動設備嵌入該第二層中進一步包括以下步驟： 提供一第二EPS芯； 在該第二EPS芯中形成一第二腔體； 將該第二被動設備放置在該第二腔體中；及 在該第二EPS芯、該第二被動設備和該第二腔體上方沉積一第二介電質。
TW110119478A 2020-05-29 2021-05-28 多芯基板 TW202213653A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063031881P 2020-05-29 2020-05-29
US63/031,881 2020-05-29
US17/332,962 US20210375736A1 (en) 2020-05-29 2021-05-27 Multicore substrate
US17/332,962 2021-05-27

Publications (1)

Publication Number Publication Date
TW202213653A true TW202213653A (zh) 2022-04-01

Family

ID=78705489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110119478A TW202213653A (zh) 2020-05-29 2021-05-28 多芯基板

Country Status (7)

Country Link
US (1) US20210375736A1 (zh)
EP (1) EP4158690A1 (zh)
KR (1) KR20230019093A (zh)
CN (1) CN115552599A (zh)
BR (1) BR112022023249A2 (zh)
TW (1) TW202213653A (zh)
WO (1) WO2021243195A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI842296B (zh) * 2022-12-23 2024-05-11 大陸商芯愛科技（南京）有限公司 封裝基板及其製法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499548B2 (ja) * 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2017157792A (ja) * 2016-03-04 2017-09-07 イビデン株式会社 電子部品内蔵基板及びその製造方法
JP2019165072A (ja) * 2018-03-19 2019-09-26 富士通株式会社 配線基板、半導体モジュール及び配線基板の製造方法
KR102542617B1 (ko) * 2018-06-08 2023-06-14 삼성전자주식회사 반도체 패키지, 패키지 온 패키지 장치 및 이의 제조 방법
US10998247B2 (en) * 2018-08-16 2021-05-04 Samsung Electronics Co., Ltd. Board with embedded passive component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI842296B (zh) * 2022-12-23 2024-05-11 大陸商芯愛科技（南京）有限公司 封裝基板及其製法

Also Published As

Publication number Publication date
US20210375736A1 (en) 2021-12-02
CN115552599A (zh) 2022-12-30
WO2021243195A1 (en) 2021-12-02
EP4158690A1 (en) 2023-04-05
BR112022023249A2 (pt) 2022-12-20
KR20230019093A (ko) 2023-02-07

Similar Documents

Publication Publication Date Title
US11923257B2 (en) Hybrid microelectronic substrates
US20110164391A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US20160302308A1 (en) Printed circuit board, electronic component module and method of manufacturing the same
TWI730021B (zh) 積體電路封裝體及計算總成
TW202129879A (zh) 超低輪廓堆疊重分布層半導體封裝
CN108369944B (zh) 混合微电子衬底及用于制造其的方法
TW202220136A (zh) 混合焊盤尺寸和焊盤設計
TW202213653A (zh) 多芯基板
TW202211411A (zh) 包括嵌入在阻焊層中的互連的基板
TW202230677A (zh) 包括嵌入阻焊層中的互連的基板
US10410940B2 (en) Semiconductor package with cavity
TW202221874A (zh) X.5層基板
US11640952B2 (en) Electronic component embedded substrate
US20210407919A1 (en) Hybrid metallization and laminate structure
TW202207389A (zh) 具有嵌入絕緣層內的局部高密度佈線區域的封裝
US11527498B2 (en) Bump pad structure
US20240274516A1 (en) Interposer with solder resist posts
US20230187360A1 (en) Substrate including bridge and electronic device
CN115336020B (zh) 玻璃基板的热路径
US20230209707A1 (en) Printed circuit board, printed circuit board with carrier and method for manufacturing printed circuit board package
US20220399307A1 (en) Electronic substrate core having an embedded laser stop to control depth of an ultra-deep cavity
TW202247406A (zh) 圓形接合指狀焊盤
Matsuura et al. Influence of Temporary Rigid Carrier Structure on Warpage during Wafer/Panel level packaging
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器