TWI838650B - 驅動器電路及其驅動方法、陣列基板和顯示裝置 - Google Patents

Abstract

本公開提供一種驅動器電路及其驅動方法、陣列基板和顯示裝置，屬於顯示技術領域。本公開提供的驅動器電路包括邏輯控制模組、資料引腳和至少兩個輸出引腳；所述資料引腳用於接收驅動資料；所述邏輯控制模組被配置為根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號，所述驅動控制信號用於控制流經對應的所述輸出引腳的電流。本公開提供的驅動器電路可以減少陣列基板中驅動器電路的數量。

Description

驅動器電路及其驅動方法、陣列基板和顯示裝置

出於所有目的，本申請要求於2021年6月21日遞交的國際專利申請PCT/CN2021/101304的優先權，在此全文引用上述國際專利申請公開的內容以作為本申請的一部分。本公開涉及顯示技術領域，具體而言，涉及一種驅動器電路及其驅動方法、陣列基板和顯示裝置。

在液晶顯示裝置中，可以採用具有局域調光功能的LED（發光二極體）陣列基板作為背光源。透過將驅動晶片集成在LED陣列基板上，可以克服傳統的被動式行列掃描的控制方式所導致的控制複雜度較高和LED陣列發光不連續易閃爍的問題。

需要說明的是，在上述背景技術部分公開的資訊僅用於加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的資訊。

本公開的目的在於克服上述現有技術的不足，提供一種驅動器電路及其驅動方法、陣列基板和顯示裝置，減少陣列基板上驅動器電路的用量。

根據本公開的一個方面，提供一種驅動器電路，包括邏輯控制模組、資料引腳和至少兩個輸出引腳；所述資料引腳用於接收驅動資料；所述邏輯控制模組被配置為根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號，所述驅動控制信號用於控制流經對應的所述輸出引腳的電流。

根據本公開的一種實施方式，所述驅動資料包括位址資訊和驅動資訊； 所述邏輯控制模組還被配置為，當所述驅動資料的位址資訊與所述驅動器電路的位址資訊匹配時，獲取所述驅動資料的驅動資訊，並根據所述驅動資料的驅動資訊生成所述驅動控制信號。

根據本公開的一種實施方式，所述驅動器電路還包括位址引腳和中繼引腳； 所述位址引腳能夠接收位址信號； 所述邏輯控制模組還被配置為，根據所述位址信號配置所述驅動器電路的位址資訊，並生成中繼信號；所述中繼信號能夠作為接續的驅動器電路的位址信號； 所述中繼引腳用於輸出所述中繼信號。

根據本公開的一種實施方式，所述輸出引腳的數量為四個；所述驅動器電路還包括接地引腳和晶片電源引腳；所述接地引腳用於向所述驅動器電路載入接地電壓；所述晶片電源引腳用於向所述驅動器電路載入用於驅動所述驅動器電路工作的晶片電源電壓； 其中，所述驅動器電路的各個引腳排行成兩個引腳行，每個所述引腳行包括直線排列的多個引腳；至少一個所述引腳行包括五個引腳； 四個所述輸出引腳均位於所述引腳行的端部；所述晶片電源引腳和所述資料引腳位於不同的所述引腳行中；所述位址引腳和所述中繼引腳位於同一所述引腳行中。

根據本公開的另一個方面，提供一種驅動器電路的驅動方法，其中，所述驅動器電路包括至少兩個輸出引腳；所述驅動器電路的驅動方法包括： 在器件控制階段，接收驅動資料，根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號，所述驅動控制信號用於控制流經對應的所述輸出引腳的電流。

根據本公開的一種實施方式，所述驅動資料包括位址資訊和驅動資訊；所述驅動器電路的驅動方法還包括： 在位址配置階段，接收位址信號，根據所述位址信號配置所述驅動器電路的位址資訊，並生成和輸出中繼信號；所述中繼信號能夠作為接續的驅動器電路的位址信號； 根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號包括： 當所述驅動資料的位址資訊與所述驅動器電路的位址資訊匹配時，獲取所述驅動資料的驅動資訊，並根據所述驅動資料的驅動資訊生成所述驅動控制信號。

根據本公開的另一個方面，提供一種陣列基板，包括陣列設置的多個器件控制區域；在任意一個所述器件控制區域內，所述陣列基板設置有上述的驅動器電路，以及設置有與所述驅動器電路的各個所述輸出引腳一一對應連接的器件單元；任意一個所述器件單元包括一個功能元件或者多個電連接的功能元件。

根據本公開的一種實施方式，所述器件控制區域排列成多個器件控制區域行；任意一個所述器件控制區域行包括沿行方向依次排列的多個器件控制區域； 在任意一個所述器件控制區域行，所述陣列基板設置有沿所述行方向延伸的器件電源走線和驅動資料走線；所述器件單元的一端與所述器件電源走線電連接，另一端與對應的所述輸出引腳電連接；所述資料引腳與所述驅動資料走線電連接。

根據本公開的一種實施方式，位於同一所述器件控制區域行中的各個所述驅動器電路依次串接(cascade)；所述驅動器電路還包括位址引腳和中繼引腳； 在任意一個所述器件控制區域行，所述陣列基板設置有與各個所述驅動器電路一一對應的多個位址走線，且各個所述位址走線沿所述行方向延伸； 所述驅動器電路的位址引腳與對應的所述位址走線電連接，上一級所述驅動器電路的中繼引腳與下一級所述驅動器電路對應的所述位址走線電連接。

根據本公開的一種實施方式，在任意一個所述器件控制區域行，所述陣列基板還設置有沿所述行方向延伸的晶片電源走線和接地電壓走線； 所述驅動器電路還包括晶片電源引腳和接地引腳，所述晶片電源引腳用於向所述驅動器電路載入用於驅動所述驅動器電路工作的晶片電源電壓；所述晶片電源走線與所述晶片電源引腳電連接；所述接地引腳用於向所述驅動器電路載入接地電壓，所述接地引腳與所述接地電壓走線電連接。

根據本公開的一種實施方式，在任意一個所述器件控制區域行，所述器件單元排列成兩個器件單元行，任意一個所述器件單元行包括沿所述行方向依次排列的多個器件單元； 在任意一個所述器件控制區域行中，所述器件電源走線的數量為兩個；兩個所述器件電源走線分別位於所述接地電壓走線的兩側，且與兩個所述器件單元行一一對應設置； 所述器件單元行中的各個所述器件單元，均電連接至對應的所述器件電源走線。

根據本公開的一種實施方式，在任意一個所述器件控制區域行中，所述位址走線、所述驅動資料走線和所述晶片電源走線均位於所述器件電源走線與所述接地電壓走線之間。

根據本公開的一種實施方式，在至少一個所述器件控制區域行中，所述陣列基板還設置有反饋走線；在所述器件控制區域行中，最後一級所述驅動器電路的中繼引腳，與所述反饋走線電連接；所述反饋走線位於所述器件電源走線和所述接地電壓走線之間。

根據本公開的一種實施方式，相鄰兩個所述器件控制區域行中，相鄰的兩個所述器件電源走線相互連接成一個走線。

根據本公開的一種實施方式，所述陣列基板包括依次層疊設置的襯底基板、驅動電路層和器件層； 其中，所述驅動電路層包括依次層疊於所述襯底基板的驅動走線層、第一絕緣層和金屬佈線層；所述驅動走線層的厚度大於所述金屬佈線層的厚度； 所述接地電壓走線、所述器件電源走線、所述晶片電源走線、所述驅動資料走線和所述位址走線位於所述驅動走線層； 所述金屬佈線層設置有器件焊盤、晶片焊盤和佈線走線；所述功能元件和所述驅動器電路位於所述器件層；所述功能元件與所述器件焊盤結合(bonding)連接，所述驅動器電路與所述晶片焊盤結合連接，所述器件焊盤和所述晶片焊盤與所述驅動走線層之間，透過所述佈線走線電連接。

根據本公開的另一個方面，提供一種顯示裝置，包括上述的陣列基板。

應當理解的是，以上的一般描述和後文的細節描述僅是示例性和解釋性的，並不能限制本公開。

現在將參考附圖更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應被理解為限於在此闡述的實施方式；相反，提供這些實施方式使得本公開將全面和完整，並將示例實施方式的構思全面地傳達給本領域的技術人員。圖中相同的附圖標記表示相同或類似的結構，因而將省略它們的詳細描述。此外，附圖僅為本公開的示意性圖解，並非一定是按比例繪製。

在圖中，為了清晰，可能誇大了區域和層的厚度。在圖中相同的附圖標記表示相同或類似的結構，因而將省略它們的詳細描述。所描述的特徵、結構或特性可以以任何合適的方式結合在一個或更多實施例中。在下面的描述中，提供許多具體細節從而給出對本公開的實施例的充分理解。然而，本領域技術人員將意識到，可以實踐本公開的技術方案而沒有所述特定細節中的一個或更多，或者可以採用其它的方法、組元、材料等。在其它情況下，不詳細示出或描述公知結構、材料或者操作以避免模糊本公開的主要技術創意。

當某結構在其它結構“上”時，有可能是指某結構一體形成於其它結構上，或指某結構“直接”設置在其它結構上，或指某結構透過另一結構“間接”設置在其它結構上。

用語“一個”、“一”、“該”、和“至少一個”用以表示存在一個或多個要素/組成部分/等；用語“包括”和“具有”用以表示開放式的包括在內的意思並且是指除了列出的要素/組成部分/等之外還可存在另外的要素/組成部分/等；用語“第一”、“第二”和“第三”等僅作為標記使用，不是對其對象的數量限制。

本公開提供一種驅動器電路以及應用該驅動器電路的陣列基板和顯示裝置。圖1為陣列基板在局部位置的原理示意圖。參見圖1，本公開提供的陣列基板包括陣列設置的多個器件控制區域AA；在任意一個器件控制區域AA內，陣列基板設置有驅動器電路MIC和驅動器電路MIC所驅動的器件單元EC。參見圖8，任意一個器件單元EC可以包括一個功能元件或者存在電連接關係的多個功能元件FE。可選地，參見圖1，器件控制區域AA排列成多個器件控制區域行BB；任意一個器件控制區域行BB包括沿行方向依次排列的多個器件控制區域AA。進一步地，在一個器件控制區域行BB中，各個驅動器電路MIC可以沿行方向直線排列。

可以理解的是，圖1僅僅用於示意出驅動器電路MIC、器件單元EC和各個走線之間的電連接關係。在圖1中，為了更為清晰的展示電連接關係，驅動器電路MIC、器件單元EC和各個走線的尺寸並不是按照比例進行繪製的，驅動器電路MIC、器件單元EC和各個走線之間的相對位置關係也不是按照實際位置進行示出的。

可選地，在本公開中，驅動器電路MIC可以為一種積體電路，尤其是可以為一種具有引腳的封裝晶片。

在本公開中，功能元件可以為電流驅動型的電子元件，例如可以為發熱元件、發光元件、發聲元件等，也可以為實現感測功能的電子元件，例如光敏元件、熱敏元件、聲電換能元件等。任意一個器件單元EC可以包括一種功能元件，也可以包括多種不同的電子元件。任意兩個器件單元EC所包含的功能元件的數量、種類、相對位置和電連接方式，可以相同，也可以不相同。

可選地，參見圖1，各個器件單元EC可以陣列分佈，以便提高器件單元EC分佈的均一性，提高陣列基板的均一性。在本公開的一些實施方式中，器件單元EC中的功能元件為同一種功能元件，例如均是發光元件。在陣列基板上，各個功能元件陣列分佈，進而保證功能元件在整個陣列基板上分佈的均一性，進一步提高陣列基板的均一性。進一步地，各個器件單元EC中，功能元件的數量、種類、相對位置和電連接方式完全相同，例如均為發光元件；如此，各個器件單元EC相同，利於陣列基板的驅動和調試。

可選地，器件單元EC中的至少部分功能元件可以為發光元件，例如可以為LED（發光二極體）、Micro LED（微發光二極體）、mini LED（迷你發光二極體）、OLED（有機電致發光二極體）、QD-OLED（量子點-有機電致發光二極體）、QLED（量子點發光二極體）、PLED（有機高分子電致發光二極體）等。在該實施方式中，該陣列基板可以在驅動器電路MIC的驅動下發光，進而可以應用於顯示裝置、照明裝置等設備中。

在一些實施方式中，器件單元EC中的各個功能元件均為發光元件，且陣列基板上的各個發光元件陣列分佈；顯示裝置可以為液晶顯示裝置，其包括層疊的液晶顯示模組和背光模組，該陣列基板可以作為背光模組的背光源。在該實施方式中，各個器件單元EC可以在驅動器電路MIC的驅動下獨立工作，使得各個器件單元EC可以獨立發光；如此，該顯示裝置可以實現局域調光（local dimming），實現HDR（High-Dynamic Range）效果，提高顯示裝置的顯示品質。在任意一個器件單元EC中，功能元件的數量和電連接方式均相同。如此，可以保證發光元件在陣列基板上分佈的均一性，利於提高陣列基板發光的均一性，降低背光模組調試的難度。

在另外的一些實施方式中，顯示裝置可以為Micro LED顯示裝置。其中，作為功能元件的發光元件（例如Micro LED、LED等）可以發光以直接顯示圖案。在一種實施方式中，發光元件可以為能夠發出相同顏色光線的發光元件，例如可以均為藍色LED、紅色LED、綠色LED或者黃色LED。如此，該顯示裝置可以為單色的顯示裝置，其可以為儀器錶盤、信號指示屏等顯示裝置。在另外的一些實施方式中，發光元件可以包括多種不同顏色的發光元件，例如可以包括紅色LED、綠色LED、藍色LED、黃色LED等中的至少兩種，且不同顏色的發光元件可以被各自獨立控制。如此，該顯示裝置可以透過混光而進行彩色顯示。

進一步地，在本公開的一種實施方式中，陣列基板上的各個功能元件按照行列方向等間距陣列分佈。具體的，各個功能元件可以排列成多個元件列，各個元件列沿行方向等間距排列，且每個元件列包括沿列方向等間距排列的多個功能元件。各個功能元件還可以排列成多個元件行，各個元件行沿列方向等間距排列，且每個元件行包括沿行方向等間距排列的多個功能元件。如此，可以進一步提高功能元件在陣列基板上分佈的均一性。

可選地，在陣列基板的至少部分區域，各個驅動器電路MIC陣列分佈。如此，可以降低陣列基板的設計和製備的難度，並降低陣列基板的調試難度，降低陣列基板及顯示裝置的成本。在一些實施方式中，在陣列基板上，各個驅動器電路MIC陣列分佈。進一步地，各個驅動器電路MIC相對於其所驅動的器件單元EC的相對位置，可以相同。在另外一些實施方式中，參見圖9，陣列基板可以包括相鄰的第一區域C1和第二區域C2。其中，位於第一區域中的各個驅動器電路MIC陣列分佈；位於第二區域中的驅動器電路MIC陣列分佈；驅動器電路MIC在第一區域和第二區域整體上不呈陣列分佈。進一步地，第一區域C1中的驅動器電路MIC相對於其所驅動的器件單元EC的相對位置，與第二區域C2中的驅動器電路MIC相對於其所驅動的器件單元EC的相對位置，可以不同。進一步地，陣列基板具有結合區，結合區內設置有用於與外部電路(例如電路板、柔性電路板、覆晶薄膜等)結合連接的電路板結合焊盤。第二區域可以位於陣列基板靠近結合區的一端，第一區域可以位於第二區域遠離結合區的一側。

示例性地，在本公開的一種實施方式中，如圖9所示，驅動器電路MIC具有兩個輸出引腳OUTP(例如Out1、Out2等)，以驅動兩個器件單元EC。陣列基板設置有扇出區和結合區，扇出區內具有與結合區中的電路板結合焊盤電連接的扇出走線，扇出走線還與驅動驅動器電路MIC和器件單元EC的驅動走線電連接。其中，陣列基板中，最靠近結合區的各個器件控制區域AA組成第二區域C2，其餘控制區域AA可以組成第一區域C1。如此，第二區域C2可以與扇出區交疊，尤其是第二區域C2中的各個器件單元EC可以與扇出區交疊。第二區域C2中的控制區域AA中，驅動器電路MIC可以位於兩個器件單元EC遠離結合區的一側。第一區域C1中的控制區域AA中，驅動器電路MIC可以位於兩個器件單元EC靠近結合區的一側。

可以理解的是，本公開的陣列基板集成有驅動器件單元的驅動器電路，這可以簡化驅動陣列基板的外部電路並簡化其控制方法，利於外部電路的小型化。尤其是，這一方面可以減小外部電路中的積體電路的體積進而降低積體電路的成本，另一方面可以減小外部電路中電路板的面積。

參見圖3，本公開提供的驅動器電路MIC包括邏輯控制模組CTR、資料引腳DataP和至少兩個輸出引腳OUTP；資料引腳DataP用於接收驅動資料Data；邏輯控制模組CTR被配置為根據驅動資料Data生成與各個輸出引腳OUTP一一對應的驅動控制信號，驅動控制信號用於控制流經對應的輸出引腳OUTP的電流。參見圖1和圖3，在任意一個器件控制區域AA中，陣列基板上的器件單元EC與驅動器電路MIC的各個輸出引腳OUTP一一對應設置。在整個陣列基板上，各個器件單元EC與各個輸出引腳OUTP一一對應設置。

如此，驅動器電路MIC可以透過如下的驅動方法進行驅動：在器件控制階段，接收驅動資料Data，根據驅動資料Data生成與各個輸出引腳OUTP一一對應的驅動控制信號，驅動控制信號用於控制流經對應的輸出引腳OUTP的電流。

根據該驅動方法，驅動器電路MIC的邏輯控制模組CTR可以根據驅動資料Data控制流經輸出引腳OUTP的電流，進而控制流經與輸出引腳OUTP電連接的器件單元EC的驅動電流，實現對器件單元EC的控制和驅動。本公開的驅動器電路MIC可以同時驅動至少兩個器件單元EC，進而可以減少陣列基板中驅動器電路MIC的數量，降低陣列基板的成本。不僅如此，由於驅動器電路MIC的用量減少，還可以降低陣列基板的製備難度，減少驅動器電路結合良率對陣列基板的良率的影響，進而提高陣列基板的良率。當存在多個陣列排列的驅動器電路MIC時，多個驅動器MIC可以同時向其所連接的多個器件單元EC提供驅動信號，即讓多個受不同驅動器MIC驅動的器件單元EC同時工作。可以理解的是，為了保證驅動器電路MIC的穩定性並延長驅動器電路MIC的使用壽命，本公開所說的“同時驅動”和“同時工作”，可以在時間上存在納秒量級的先後順序。

在本公開的一種實施方式中，參見圖3，一個驅動器電路MIC設置有四個輸出引腳OUTP，即設置有第一輸出引腳Out1、第二輸出引腳Out2、第三輸出引腳Out3、第四輸出引腳Out4。如此，本公開的驅動器電路MIC可以同時驅動四個器件單元EC；相較於一個驅動器電路MIC驅動一個器件單元EC的方案，可以使得驅動器電路MIC的數量減少至1/4，大大降驅動器電路MIC的用量，進而降低陣列基板的成本。

可以理解的是，儘管本公開的驅動器電路MIC相較於僅設置一個輸出引腳的驅動器電路具有略大的體積，但是由於本公開可以大幅度減小驅動器電路MIC的用量，進而可以在驅動器電路MIC整體面積占比的降低、驅動器電路MIC結合效率的提升和陣列基板良率的提升方面獲得顯著的改善。示例性地，在本公開的一種實施方式中，本公開的驅動器電路MIC具有四個輸出引腳OUTP，其面積為僅具有一個輸出引腳OUTP的驅動器電路MIC的兩倍；然而，本公開的驅動器電路MIC的用量可以減少至1/4，進而使得本公開的陣列基板中驅動器電路MIC的面積占比降低至1/2（相對於1個驅動器電路MIC驅動一個器件單元EC的陣列基板）。

參見圖1，在任意一個器件控制區域行BB，陣列基板設置有沿行方向延伸的器件電源走線VLEDL和驅動資料走線DataL；器件單元EC的一端與器件電源走線VLEDL電連接，另一端與對應的輸出引腳OUTP（例如Out1~Out4中的任意一個）電連接；資料引腳DataP與驅動資料走線DataL電連接。

可選地，在任意一個器件控制區域行BB，器件單元EC排列成兩個器件單元行，任意一個器件單元行包括沿行方向依次排列的多個器件單元EC；在任意一個器件控制區域行BB中，器件電源走線VLEDL的數量為兩個；兩個器件電源走線VLEDL與兩個器件單元行一一對應設置；器件單元行中的各個器件單元EC，分別與距離自己最近的器件電源走線VLEDL（即該器件單元EC對應的器件電源走線VLEDL）相連接。

進一步地，在本公開的一種實施方式中，相鄰兩個控制區域行中，相鄰的兩個器件電源走線VLEDL可以相互連接成一個走線，即相鄰兩個器件電源走線VLEDL合併為一個器件電源走線VLEDL’。如此，該合併的器件電源走線VLEDL’可以與兩個器件單元行對應設置，兩個器件單元行上的器件單元EC均連接至該合併的器件電源走線VLEDL’。該合併的器件電源走線VLEDL’的寬度可以大於與位於最靠近陣列基板邊緣的器件單元行連接的器件電源走線VLEDL，合併的器件電源走線VLEDL’可以包括鏤空部；當然的，該合併的器件電源走線VLEDL’的寬度也可以與位於最靠近陣列基板邊緣的器件單元行連接的器件電源走線VLEDL的寬度相同。

在該實施方式中，外部電路（例如電路板）可以向驅動資料走線DataL提供驅動資料Data，進而驅動資料走線DataL將驅動資料Data傳輸至資料引腳DataP；外部電路還可以透過器件電源走線VLEDL向器件單元EC提供器件電源電壓VLED。進一步地，驅動器電路MIC包括接地引腳GNDP，接地引腳GNDP用於向驅動器電路MIC載入接地電壓GND。在任意一個器件控制區域行BB，陣列基板設置有沿行方向延伸的接地電壓走線GNDL，接地引腳GNDP與接地電壓走線GNDL電連接；外部電路可以向接地電壓走線GNDL載入接地電壓GND，進而將接地電壓GND載入至驅動器電路MIC。如此，器件單元EC相當於連接於器件電源走線VLEDL和接地電壓走線GNDL之間；邏輯控制模組CTR透過輸出引腳OUTP控制器件單元EC的電流路徑的導通或者截止，進而控制透過器件單元EC和輸出引腳OUTP的電流。

可選地，在任意一個器件控制區域行BB中，器件電源走線VLEDL的數量為兩個；兩個器件電源走線VLEDL分別位於接地電壓走線GNDL的兩側。

可選地，在任意一個器件控制區域行BB中，驅動器電路MIC可以與接地電壓走線GNDL交疊設置，以利用接地電壓走線GNDL上載入的接地電壓GND為驅動器電路MIC提供電磁遮罩。

可選地，參見圖3，邏輯控制模組CTR可以包括控制模組CLM和與各個輸出引腳OUTP一一對應設置的調變模組（例如圖3中的PWMM1~PWMM4）。各個調變模組與對應的輸出引腳OUTP電連接。控制模組CLM被配置為根據驅動資料Data生成與各個調變模組一一對應的驅動控制信號，驅動控制信號用於控制對應的調變模組的導通或者截止，進而控制輸出引腳OUTP與接地電壓走線GNDL之前的電通路或者電斷路，進而實現對器件單元EC的控制。在一些實施方式中，驅動控制信號透過對調變模組的控制，可以使得流經調變模組（以及與調變模組連接的輸出引腳OUTP、器件單元EC）的信號為一種脈衝寬度調變信號；驅動控制信號可以用於對該脈衝寬度調變信號的調變，例如調整該脈衝寬度調變信號的占空比等因素，進而控制流經輸出引腳OUTP和器件單元EC的平均電流。

示例性地，在本公開的一種實施方式中，參見圖1~圖3，驅動器電路MIC包括四個輸出引腳OUTP，分別為第一輸出引腳Out1~第四輸出引腳Out4；邏輯控制模組CTR包括四個調變模組，即第一調變模組PWMM1、第二調變模組PWMM2、第三調變模組PWMM3、第四調變模組PWMM4。第一輸出引腳Out1~第四輸出引腳Out4與第一調變模組PWMM1~第四調變模組PWMM4一一對應地連接。控制模組CLM用於根據驅動資料Data生成第一驅動控制信號、第二驅動控制信號、第三驅動控制信號、第四驅動控制信號，並分別傳輸至第一調變模組PWMM1、第二調變模組PWMM2、第三調變模組PWMM3和第四調變模組PWMM4。

第一調變模組PWMM1與第一輸出引腳Out1電連接，並能夠在第一驅動控制信號的控制下導通或者截止，使得第一輸出引腳Out1與接地電壓走線GNDL之間導通或者斷開。當第一調變模組PWMM1導通時，接地電壓走線GNDL、第一輸出引腳Out1、與第一輸出引腳Out1電連接的器件單元EC和器件電源走線VLEDL構成信號回路，器件單元EC工作；當第一調變模組PWMM1截止時，上述信號回路斷開，器件單元EC不工作。如此，第一調變模組PWMM1可以在第一驅動控制信號的控制下對流經器件單元EC的電流進行調變，使得流經器件單元EC的電流呈現為一種脈衝寬度調變信號。第一調變模組PWMM1可以根據第一驅動控制信號對流經器件單元EC的脈衝寬度調變信號的占空比等因素進行調變，進而控制器件單元EC的工作狀態。當器件單元EC含有LED時，透過增加脈衝寬度調變信號的占空比，可以提高LED在一個顯示幀內的發光總時長，進而提高LED在該顯示幀內的總發光亮度，使得陣列基板在該區域的亮度增大；反之，透過降低脈衝寬度調變信號的占空比，可以降低LED在一個顯示幀內的發光總時長，進而降低LED在該顯示幀內的總發光亮度，使得陣列基板在該區域的亮度減小。

相應的，第二調變模組PWMM2與第二輸出引腳Out2電連接，並能夠在第二驅動控制信號的控制下導通或者截止，進而使得流經與第二輸出引腳Out2連接的器件單元EC的電流呈現為一種脈衝寬度調變信號。第三調變模組PWMM3與第三輸出引腳Out3電連接，並能夠在第三驅動控制信號的控制下導通或者截止，進而使得流經與第三輸出引腳Out3連接的器件單元EC的電流呈現為一種脈衝寬度調變信號。第四調變模組PWMM4與第四輸出引腳Out4電連接，並能夠在第四驅動控制信號的控制下導通或者截止，進而使得流經與第四輸出引腳Out4連接的器件單元EC的電流呈現為一種脈衝寬度調變信號。

在本公開的一種實施方式中，第一調變模組PWMM1~第四調變模組PWMM4可以為開關元件，例如可以為MOS（金屬-氧化物半導體場效應電晶體）、TFT（薄膜電晶體）等電晶體；第一驅動控制信號~第四驅動控制信號可以為脈衝寬度調變信號，開關元件在脈衝寬度調變信號的控制下導通或者截止。

可選地，在本公開中，參見圖3，第一調變模組PWMM1~第四調變模組PWMM4可以透過資料匯流排DB與控制模組CLM電連接，也可以分別透過資料走線與控制模組電連接，亦或透過其他方式與控制模組實現電連接，本公開對此不做特殊的限制。

在本公開的一種實施方式中，控制模組CLM可以包括資料鏈結（Data Link）電路和控制邏輯模組（Control Logic）電路，資料鏈結電路用於與控制模組CLM以外的電路/模組或者結構進行電連接，例如用於與位址引腳Di_in、資料引腳DataP和資料匯流排DB進行電連接，控制邏輯模組電路用於透過資料鏈結電路接收外部的信號（例如資料引腳DataP輸入的位址信號、資料引腳DataP輸入的驅動資料Data），以及用於生成驅動控制信號（例如輸出第一驅動控制信號~第五驅動控制信號）並透過資料鏈結電路輸出。

在一些實施方式中，驅動資料Data包括位址資訊和驅動資訊；邏輯控制模組CTR還被配置為，當驅動資料Data的位址資訊與驅動器電路MIC的位址資訊匹配時，獲取驅動資料Data的驅動資訊，並根據驅動資料Data的驅動資訊生成驅動控制信號。

如此，驅動器電路MIC的驅動方法還可以包括：在位址配置階段，接收位址信號，根據位址信號配置驅動器電路MIC的位址資訊，並生成和輸出中繼信號；中繼信號能夠作為接續的驅動器電路MIC的位址信號。在器件控制階段，根據驅動資料Data生成與各個輸出引腳OUTP一一對應的驅動控制信號可以透過如下方法實現：當驅動資料Data的位址資訊與驅動器電路MIC的位址資訊匹配時，獲取驅動資料Data的驅動資訊，並根據驅動資料Data的驅動資訊生成驅動控制信號。

可選地，外部電路（例如電路板）上可以設置有編碼器，邏輯控制模組CTR可以設置有解碼器。編碼器可以按照4b/5b編碼協定、8b/10b編碼協定或者其他編碼協定進行編碼，以生成驅動資料Data並傳輸至驅動資料走線DataL。邏輯控制模組CTR的解碼器可以對驅動資料Data進行解碼，進而獲得驅動資料Data中的位址資訊和驅動資訊。

如此，在陣列基板上，參見圖1，多個驅動器電路MIC的資料引腳DataP可以連接至同一驅動資料走線DataL；驅動資料走線DataL上可以載入多個不同的驅動資料Data，各個驅動器電路MIC可以根據配置的位址資訊確定所對應的驅動資料Data，並根據各自對應的驅動資料Data來驅動各自所連接的器件單元EC。在本公開中，驅動器電路MIC可以透過資料引腳DataP來接收驅動資料Data，陣列基板可以透過驅動資料走線DataL來傳輸驅動資料Data，因此避免了採用SPI（Serial Peripheral interface，串列週邊設備介面）進行資料傳輸而導致焊盤、走線數量太多的問題，進而可以簡化陣列基板、外部電路和驅動器電路MIC的結構，降低陣列基板和驅動器電路MIC的成本。在本公開的一種實施方式中，參見圖1，在一個器件控制區域行BB設置有一行驅動器電路MIC和一根驅動資料走線DataL，各個驅動器電路MIC的資料引腳DataP均連接至該驅動資料走線DataL。

可選地，在本公開中，驅動器電路MIC中可以預先配置有位址資訊，也可以在上電後配置位址資訊。在本公開的一種實施方式中，在上電後，可以為各個驅動器電路MIC分配位址資訊，且該位址資訊可以為一種動態位址。

示例性地，參見圖1和圖3，驅動器電路MIC還可以包括位址引腳Di_in和中繼引腳Di_out。其中，位址引腳Di_in能夠接收位址信號；邏輯控制模組CTR還被配置為，根據位址信號配置驅動器電路MIC的位址資訊，並生成中繼信號；中繼信號能夠作為接續的驅動器電路MIC的位址信號；中繼引腳Di_out用於輸出中繼信號。在本公開中，當驅動器電路MIC串接時，下一級驅動器電路MIC為上一級驅動器電路MIC的接續的驅動器電路MIC。如此，當陣列基板上多個驅動器電路MIC依次串接時，上一級驅動器電路MIC可以根據自身的位址資訊為下一級驅動器電路MIC配置位址資訊，進而實現為串接的驅動器電路MIC分配動態位址。

在本公開的一種實施方式中，位址資訊可以為一種數位信號，其可以被調變入位址信號中。當一個驅動器電路MIC接收位址信號後，可以解析並獲得、儲存該位址信號中的位址資訊，還可以使位址資訊遞增1或另一固定量並將遞增後的位址資訊（新的位址資訊）調變為中繼信號，該中繼信號作為下一級驅動器電路MIC的位址信號。當然地，驅動器電路MIC還可以採用其他不同的函數以生成新的位址資訊。

在本公開的一種實施方式中，參見圖3，邏輯控制模組CTR還可以包括第五調變模組PWMM5，第五調變模組PWMM5與中繼引腳Di_out電連接。控制模組CLM可以從位址引腳Di_in接收位址信號，並根據位址信號生成並傳輸中繼控制信號至第五調變模組PWMM5；第五調變模組PWMM5可以回應中繼控制信號而生成一中繼信號並載入至中繼引腳Di_out。

在本公開中，第五調變模組PWMM5可以透過資料匯流排DB與控制模組CLM電連接，也可以透過專用的資料走線與控制模組電連接，亦或還可以透過其他方式與控制模組實現電連接，本公開對此不做特殊的限制。

示例性地，參見圖3，在本公開的一種實施方式中，驅動器電路MIC還包括資料匯流排DB；第一調變模組PWMM1~第五調變模組PWMM5、控制模組CLM均與資料匯流排DB連接，進而使得控制模組DB與第一調變模組PWMM1~第五調變模組PWMM5進行交互。

在本公開的一種實施方式中，第五調變模組PWMM5可以包括開關元件，例如可以包括MOS（金屬-氧化物半導體場效應電晶體）、TFT（薄膜電晶體）等電晶體；中繼控制信號可以為脈衝寬度調變信號，開關元件在脈衝寬度調變信號的控制下導通或者截止。當開關元件導通時，第五調變模組PWMM5可以輸出電流或者電壓；當開關元件截止時，第五調變模組PWMM5可以不輸出電流或者電壓。如此，第五調變模組PWMM5可以調變出一個脈衝寬度調變信號作為中繼信號。

可選地，參見圖1，位於同一器件控制區域行BB中的各個驅動器電路MIC依次串接；在任意一個器件控制區域行BB，陣列基板設置有與各個驅動器電路MIC一一對應的多個位址走線ADDRL，且各個位址走線ADDRL沿行方向延伸；驅動器電路MIC的位址引腳Di_in與對應的位址走線ADDRL電連接，上一級驅動器電路MIC的中繼引腳Di_out與下一級驅動器電路MIC對應的位址走線ADDRL電連接。如此，在該器件控制區域行BB中，串接的驅動器電路MIC之間可以透過位址走線ADDRL進行電連接，上一級驅動器電路MIC的中繼信號可以載入至下一級驅動器電路MIC對應的位址走線ADDRL上，並作為下一級驅動器電路MIC的位址信號。進一步地，外部電路可以向第一級驅動器電路MIC對應的位址走線ADDRL載入位址信號。

參見圖1，在本公開的一種實施方式中，在任意一個器件控制區域行BB中，各個位址走線ADDRL的延伸方向相同。換言之，各個位址走線ADDRL的延伸線可以重合。如此，在列方向上，各個位址走線ADDRL可以僅佔用一個位址走線ADDRL的寬度，避免了位址走線ADDRL在列方向上佔用太大的佈線空間，利於增大器件電源走線VLEDL、接地電壓走線GNDL等走線的寬度以降低這些走線的片電阻(square resistance)。

參見圖1，在本公開的一種實施方式中，在任意一個器件控制區域行BB中，各個位址走線ADDRL位於器件電源走線VLEDL和接地電壓走線GNDL之間。

在本公開的一種實施方式中，參見圖1，在至少一個器件控制區域行BB中，陣列基板還設置有反饋走線FBL。在依次串接的多個驅動器電路MIC中，最後一級的驅動器電路MIC的中繼引腳Di_out可以連接至反饋走線FBL。

進一步地，陣列基板可以包括多個信號通道，每個信號通道包括一個器件控制區域行BB或者依次相鄰的多個器件控制區域行BB。在一個信號通道內，各個驅動器電路MIC依次串接。在任意一個信號通道內，陣列基板可以設置有至少一個反饋走線FBL，以便使得該信號通道內的最後一級驅動器電路MIC的中繼引腳Di_out與反饋走線FBL電連接。示例性地，參見圖1，一個信號通道包括一個器件控制區域行BB。再示例性地，參見圖1，任意一個器件控制區域行BB具有一個反饋走線FBL。可選地，在器件控制區域行BB中，反饋走線FBL位於接地電壓走線GNDL和器件電源走線VLEDL之間。

可選地，參見圖1和圖3，驅動器電路MIC還包括晶片電源引腳VCCP；晶片電源引腳VCCP用於向驅動器電路MIC載入用於驅動驅動器電路MIC工作的晶片電源電壓VCC。進一步地，驅動器電路MIC還可以包括電源模組PWRM，晶片電源引腳VCCP可以將晶片電源電壓VCC載入至電源模組PWRM，電源模組被配置將電力分配至驅動器電路MIC的各個電路中，以保障驅動器電路MIC的電力供應。

參見圖1，在器件控制區域行BB，陣列基板可以設置有沿行方向延伸的晶片電源走線VCCL，外部電路可以透過晶片電源走線VCCL向驅動器電路MIC載入晶片電源電壓VCC。進一步地，參見圖1，晶片電源走線VCCL位於器件電源走線VLEDL和接地電壓走線GNDL之間。

在該實施方式中，陣列基板採用不同的走線分別載入晶片電源電壓VCC和驅動資料Data，可以簡化驅動器電路內部的電路結構，無需在驅動器電路內設置電力調節電路（該電力調節電路用於基於電源信號中的直流分量生成晶片電源電壓並基於電源信號中的調變分量生成驅動資料），進而利於減小驅動器電路的面積。另外，這種設置方式還可以簡化外部電路結構，既可以避免設置將晶片電源電壓和驅動資料調變成電力線載波通信的調變電路，還可以降低對所晶片電源電壓的品質要求。因此，本公開的驅動器電路和陣列基板的設置方式，可以簡化驅動器電路和外部電路的結構並降低其成本。不僅如此，陣列基板採用不同的走線分別載入晶片電源電壓VCC和驅動資料Data，還可以保證晶片電源電壓VCC和驅動資料Data的信號品質，進而利於提高陣列基板的穩定性和局域調光的精准性。

當然的，在本公開的其他實施方式中，驅動器電路MIC的資料引腳DataP和晶片電源引腳VCCP也可以合併為一個電源引腳；陣列基板可以設置有電源走線，電源引腳與電源走線電連接。其中，外部電路（例如電路板）可以將晶片電源電壓VCC和驅動資料Data調變成電力線載波通信信號，並傳輸至電源走線；電源走線將電力線載波通信信號傳輸至驅動器電路MIC。驅動器電路MIC被配置為，根據電力線載波通信信號，生成晶片電源電壓VCC和驅動資料Data，並根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號。進一步地，驅動器電路內設置電力調節電路，該電力調節電路用於基於電力線載波通信信號中的直流分量生成晶片電源電壓VCC，且用於基於電力線載波通信信號PWR中的調變分量生成驅動資料Data。

在一種示例性地實施方式中，參見圖2和圖3，驅動器電路MIC包括至少兩個輸出引腳OUTP、資料引腳DataP、位址引腳Di_in、中繼引腳Di_out、接地引腳GNDP和晶片電源引腳VCCP。參見圖4~圖6，驅動器電路MIC可以透過如下步驟S110~步驟S140所示的驅動方法來驅動所連接的器件單元EC，進而驅動陣列基板。

步驟S110，在上電階段T1，接收晶片電源電壓VCC。在該步驟中，外部電路可以向晶片電源走線VCCL載入晶片電源電壓VCC，晶片電源電壓VCC可以透過晶片電源引腳VCCP載入至驅動器電路MIC，以便為驅動器電路MIC供電。如此，驅動器電路MIC處於上電狀態。

可選地，本公開的顯示裝置在工作時，外部電路可以同時向各個晶片電源走線VCCL載入晶片電源電壓VCC，進而使得陣列基板的各個驅動器電路MIC同時上電。

可選地，當顯示裝置開機並使得外部電路（例如驅動陣列基板的電路板）上電後，該外部電路可以向晶片電源走線VCCL載入晶片電源電壓VCC，進而使得驅動器電路MIC上電和顯示裝置開機保持同步。

步驟S120，在位址配置階段T2，接收位址信號，根據位址信號配置驅動器電路MIC的位址資訊，並生成和輸出中繼信號。中繼信號能夠作為下一級驅動器電路MIC（即接續的驅動器電路MIC）的位址信號。其中，驅動器電路MIC可以透過位址引腳Di_in接收所連接的位址走線ADDRL上的位址信號。當該位址走線ADDRL與外部電路電連接時，該位址信號可以為外部電路載入至位址走線ADDRL上的位址信號；當該位址走線ADDRL與上一級驅動器電路MIC電連接時，該位址走線ADDRL上的位址信號可以為上一級驅動器電路MIC所輸出的中繼信號。其中，驅動器電路MIC可以透過中繼引腳Di_out輸出中繼信號。

示例性地，參見圖5，在串接的驅動器電路MIC中，Di_out（n-1）為第n-1級驅動器電路MIC的中繼引腳Di_out；Di_in（n）為第n級驅動器電路MIC的位址引腳Di_in；Di_out（n）為第n級驅動器電路MIC的中繼引腳Di_out；Di_in（n+1）為第n+1級驅動器電路MIC的位址引腳Di_in。參見圖5，在位址配置階段T2，Di_out（n-1）和Di_in（n）上載入相同的信號，即第n-1級驅動器電路MIC輸出的中繼信號作為第n級驅動器電路MIC的位址信號；Di_out（n）和Di_in（n+1）上載入相同的信號，即第n級驅動器電路MIC輸出的中繼信號作為第n+1級驅動器電路MIC的位址信號。在該示例中，2≤n≤N-1；其中，n為正整數，N為具有串接關係的多個驅動器電路MIC的總數。

在步驟S120中，在依次串接的多個驅動器電路MIC中，外部電路可以向第一級驅動器電路MIC載入位址信號，使得第一級驅動器電路MIC配置位址資訊；然後，上一級驅動器電路MIC向下一級驅動器電路MIC輸出作為位址信號的中繼信號，以使得下一級驅動器電路MIC配置位址資訊，直至最後一個驅動器電路MIC配置位址資訊，如此實現對各個驅動器電路MIC配置位址資訊。

步驟S130，在驅動配置階段T3，接收驅動配置信號，並根據驅動配置信號對驅動器電路MIC進行初始化配置。其中，外部電路可以向驅動資料走線DataL載入驅動配置信號，驅動器電路MIC可以透過資料引腳DataP載入該驅動配置信號。

可選地，連接於同一驅動資料走線DataL上的各個驅動器電路MIC，可以同時接收驅動配置信號並進行初始化配置。

可選地，外部電路可以同時向各個驅動資料走線DataL載入驅動配置信號，以便使得各個驅動器電路MIC可以同時接收驅動配置信號並完成初始化配置，減少陣列基板對驅動器電路MIC進行初始化配置的時間。

步驟S140，在器件控制階段T4，接收驅動資料Data，根據驅動資料Data生成與各個輸出引腳OUTP一一對應的驅動控制信號，驅動控制信號用於控制流經對應的輸出引腳OUTP的電流。如此，在器件電源走線VLEDL上載入的器件電源電壓VLED的作用下，驅動器電路MIC可以控制流經器件單元EC的電流，達成根據驅動資料Data驅動所連接的各個器件單元EC的目的。在步驟S140中，外部電路可以向驅動資料走線DataL載入驅動資料Data，驅動器電路MIC透過資料引腳DataP接收驅動資料Data。

在本公開的一種實施方式中，驅動資料Data包括位址資訊和驅動資訊。當驅動資料Data的位址資訊與驅動器電路MIC的位址資訊匹配時，獲取驅動資料Data的驅動資訊，並根據驅動資料Data的驅動資訊生成驅動控制信號。

可選地，驅動器電路MIC的驅動方法還可以包括步驟S150，在下電階段T5，驅動器電路MIC處於下電狀態，不工作。可選地，可以不向晶片電源走線VCCL載入晶片電源電壓VCC，進而使得驅動器電路MIC處於下電狀態。進一步可選地，當驅動陣列基板的外部電路下電時，驅動器電路IC下電。換言之，當顯示裝置關機時，驅動器電路IC可以下電而處於下電階段。

可選地，圖7為陣列基板在驅動過程示意圖。參見圖7，陣列基板在工作時，還可以包括，在器件控制階段T4之前，向器件電源走線VLEDL載入器件電源電壓VLED。如此，器件單元EC可以在驅動器電路MIC的控制下工作，例如發光元件可以在驅動器電路MIC的控制下發光。

在本公開的一些實施方式中，輸出引腳OUTP的數量為四個；驅動器電路MIC還包括資料引腳DataP、位址引腳Di_in、中繼引腳Di_out、接地引腳GNDP和晶片電源引腳VCCP。如此，在器件控制區域行BB中，陣列基板可以設置有與資料引腳DataP電連接的驅動資料走線DataL、位址引腳Di_in或者中繼引腳Di_out電連接的位址走線ADDRL、與接地引腳GNDP電連接的接地電壓走線GNDL、與晶片電源引腳VCCP電連接的晶片電源走線VCCL，以及包括用於向器件單元EC載入器件電源電壓VLED的器件電源走線VLEDL。

在該實施方式中，驅動器電路MIC的各個引腳可以排列成多行，以利於驅動器電路MIC的製備。例如，驅動器電路MIC的各個引腳可以排列成三行（每行三個引腳）或者排列成兩行。

在本公開的一種實施方式中，驅動器電路MIC的各個引腳（例如包括接地引腳GNDP、晶片電源引腳VCCP、資料引腳DataP、位址引腳Di_in、中繼引腳Di_out和輸出引腳OUTP等）排列成兩個引腳行，每個引腳行包括直線排行的多個引腳；至少一個引腳行包括五個引腳。換言之，其中一個引腳行包括五個引腳，另一個引腳行可以包括其餘引腳。其中，四個輸出引腳OUTP均位於引腳行的端部；以利於四個輸出引腳OUTP分別與四個器件單元EC電連接。

可選地，驅動器電路MIC具有兩個接地引腳GNDP。這樣，驅動器電路MIC包括十個引腳，每個引腳行包括五個引腳，這利於各個引腳的均一性，便於驅動器電路MIC的製備。進一步地，兩個接地引腳GNDP位於同一引腳行以利於佈線。更進一步地，兩個接地引腳GNDP相鄰設置。可以理解的是，驅動器電路MIC也可以具有一個接地引腳GNDP，驅動器電路MIC具有九個引腳。進一步地，具有接地引腳GNDP的引腳行，具有四個引腳。

可選地，晶片電源引腳VCCP和資料引腳DataP位於不同的引腳行中；如此，晶片電源引腳VCCP和資料引腳DataP可以分別位於接地電壓走線GNDL的兩側。當然的，晶片電源引腳VCCP和資料引腳DataP也可以位於同一引腳行中；這樣，晶片電源走線VCCL和驅動資料走線DataL可以位於接地電壓走線GNDL的同一側。

可選地，位址引腳Di_in和中繼引腳Di_out位於同一引腳行中。如此，上一級驅動器電路MIC的中繼引腳Di_out與下一級驅動器電路MIC的位址引腳Di_in均連接至同一位址走線ADDRL時，陣列基板的佈線更為簡單方便，可以減少走線之間的交疊面積，提高陣列基板的良率。

示例性地的，在本公開的一種實施方式中，參見圖2，一個引腳行可以包括依次排列的位址引腳Di_in、晶片電源引腳VCCP和中繼引腳Di_out；另一個引腳行可以包括資料引腳DataP和接地引腳GNDP。可以理解的是，該示例僅為驅動器電路MIC的引腳排列的一種方式，該驅動器電路MIC的引腳還可以透過其他方式進行排列，例如一個引腳行中設置位址引腳Di_in、資料引腳DataP和中繼引腳Di_out，而另一個引腳行中設置晶片電源引腳VCCP和接地引腳GNDP等。

可選地，驅動器電路MIC的引腳與驅動器電路MIC的邊緣之間的距離可以為25~40微米，以利於驅動器電路的製備並避免該距離太大而增大驅動器電路的面積。

在本公開中，可以將引腳行中引腳的排列方向定義為第一方向，將兩個引腳行的排列方向定義為第二方向。可選地，在同一引腳行中，相鄰兩個引腳之間的距離，可以為引腳在第一方向上的尺寸的0.8~1.2倍。如此，一方面可以擴大引腳與晶片焊盤在結合時的工藝視窗，減少對準偏差引起的結合不良；另一方面避免兩個引腳之間的間距太大而導致驅動器電路面積增大，進而減小驅動器電路面積以降低陣列基板的成本。示例性地，驅動器電路的引腳在第一方向上的尺寸可以在80~120微米範圍內，相鄰兩個引腳在第一方向上的間距可以在80~100微米範圍內。

可選地，相鄰兩個引腳行之間的距離，可以為引腳在第二方向上的尺寸的0.8~1.2倍。如此，一方面可以擴大引腳與晶片焊盤在結合時的工藝視窗，減少對準偏差引起的結合不良；另一方面避免兩個引腳之間的間距太大而導致驅動器電路面積增大，進而減小驅動器電路面積以降低陣列基板的成本。示例性地，驅動器電路的引腳在第二方向上的尺寸可以在120~150微米範圍內，相鄰兩個引腳在第二方向上的間距可以在130~170微米範圍內。

圖12為本公開一種驅動器電路MIC的示例。在該示例中，僅僅示出了第一調變模組PWMM1而未示出其他的調變模組。參見圖12，在該示例中，驅動器電路MIC可以包括電壓調節電路C310、低壓差穩壓器C330、振盪器C340、控制模組CLM、位址驅動器C360、調光電路C370、電晶體C375和亮度控制電路C380。在各種實施方式中，驅動器電路MIC可以包括附加的、更少的或不同的部件。

電壓調節電路C310將在晶片電源引腳VCCP處接收晶片電源電壓VCC進行調節，以獲得晶片電源電壓VCC中的直流分量，以生成供電電壓。在示例實施方式中，電壓調節電路C310包括跟隨有源跟隨器的一階RC濾波器。供電電壓被提供給低壓差穩壓器C330。低壓差穩壓器C330將供電電壓轉換為用於為振盪器C340、控制模組CLM和其他部件(未示出)供電的穩定的直流電壓(其可以逐步降低電壓)。在示例實施方式中，穩定直流電壓可以是1.8伏。振盪器C340提供時脈信號，時脈信號的最大頻率例如可以為10MHz左右。

控制模組CLM接收來自資料引腳DataP的驅動資料Data、來自低壓差穩壓器C330的直流電壓和來自振盪器C340的時脈信號。取決於陣列基板的工作階段，控制模組CLM還可以從在位址引腳Di_in處接收的位址信號中接收數位資料；控制模組CLM可以輸出使能信號C352、遞增的資料信號C354、PWM時脈選擇信號C356和最大電流信號C358。在位址配置階段，控制模組CLM啟動使能信號C352以啟用位址驅動器C360。控制模組CLM經由位址引腳Di_in接收位址信號，儲存該位址，並且將表示傳出位址的遞增後的資料信號C354提供到位址驅動器C360。當在位址配置階段使能信號C352被啟動的情況下，位址驅動器C360將遞增後的資料信號C354緩存到中繼引腳Di_out。控制模組CLM可以控制調光電路C370以在位址配置階段關斷電晶體C375以有效地阻斷來自器件單元的電流路徑。

在器件控制階段和驅動配置階段期間，控制模組CLM將使能信號C352去啟動並且位址驅動器C360的輸出是三態以有效地將其從中繼引腳Di_out解耦。在器件控制階段期間，PWM時脈選擇信號C356指定用於由PWM調光電路C370控制PWM調光的占空比。基於所選擇的占空比，PWM調光電路C370控制電晶體C375的導通狀態和截止狀態的定時。在電晶體C375的導通狀態期間，建立透過電晶體C375從輸出引腳OUTP(耦接至器件單元，圖12中以Out1為示例)到接地引腳GNDP的電流路徑，並且亮度控制電路C380彙集經過器件單元的功能元件的驅動器電流。在電晶體C375的截止狀態期間，電流路徑被中斷以阻止電流流過器件單元。當電晶體C375處於導通狀態時，亮度控制電路C380從控制模組CLM接收最大電流信號C358並且控制流過功能元件(從輸出引腳OUTP至接地引腳GNDP)的電流電平。在器件控制階段期間，控制模組CLM控制PWM調光電路C370的占空比和亮度控制電路C380的最大電流C358以將器件單元中的LED設置為期望亮度。

可以理解的是，驅動器電路MIC中還可以包括壓控恒流電路（圖中未示出），壓控恒流電路的輸入參考電壓和輸入參考電流，可以由晶片電源引腳VCCP處接收晶片電源電壓VCC生成。壓控恒流電路可以與亮度控制電路C380電連接。

參見圖12，在調變模組中設置有短路檢測器和斷路檢測器，其中，斷路檢測器由虛斷方式連接的運算放大器構成，用於檢測器件單元與驅動器電路MIC之間是否發生斷路，其中， Vopen端可以為懸空信號端。短路檢測器由虛短方式連接的運算放大器構成，來檢測器件單元與驅動器電路MIC之間是否發生短路，其中，Vshort的電位可以與器件電源走線VLEDL傳輸的電源電壓VLED的電位相同。

任意一個信號通道內，各器件單元與驅動器電路MIC之間發生短路和斷路等資訊，會彙集至其對應的驅動器電路MIC的控制模組CLM中，再透過該驅動器電路MIC的中繼引腳Di_out（例如將資訊按照編碼規則依次附加在資料信號 C354的後面），逐級傳輸，直至由最後一級的驅動器電路MIC的中繼引腳Di_out輸出，並透過反饋走線FBL連接到外部電路。外部電路可以對反饋資訊進行回應，及時發現驅動器電路MIC或者器件單元EC的異常。

在一些實施例中，在上電階段和/或位址配置階段，信號通道內的CRC（迴圈冗餘校驗碼）校驗資訊，也可以透過同樣的方式，由最後一級的驅動器電路MIC的中繼引腳Di_out輸出，並透過反饋走線FBL連接到外部電路。外部電路可以對反饋資訊進行回應，及時發現驅動器電路MIC或者器件單元EC的異常。

在一些實施例中，如圖12所示，驅動器電路MIC還包括資料選擇器MUX和類比數位轉換器ADC。驅動器電路MIC透過多個輸出引腳OutP在與對應連接器件單元EC和器件電源走線VLEDL構成信號回路時，可以將多個信號回路的電信號傳輸給資料選擇器MUX，並分時依次經由類比數位轉換器ADC處理後傳遞給控制模組CLM，再透過該驅動器電路MIC的中繼引腳Di_out（例如將多個信號回路的電信號按照順序以及編碼規則附加在資料信號C354的後面），逐級傳輸，直至由最後一級的驅動器電路MIC的中繼引腳Di_out輸出，並透過反饋走線FBL連接到外部電路。外部電路可以對反饋資訊進行回應，調節其所輸出的信號電平（例如器件電源電壓VLED的電平），進而降低陣列基板的功耗。

參見圖12，驅動器電路MIC還可以設置有過熱關機感測器TSD和過熱關機（Thermal Shutdown）控制器TS。過熱關機感測器TSD用於檢測驅動器電路MIC的內部溫度。當驅動器電路MIC的內部溫度達到預設的保護溫度（一般設置在150℃~170℃之間）時，過熱關機控制器TS工作以關閉驅動器電路MIC的輸出，降低驅動器電路MIC的功耗，進而降低驅動器電路MIC的內部溫度。當驅動器電路MIC的內部溫度降低至預設的重啟溫度（重啟溫度=保護溫度-延遲溫度）時，驅動器電路MIC將重新輸出。其中，延遲溫度一般設置在15~30∘範圍內。過熱關機（Thermal Shutdown）控制器TS可以與資料選擇器MUX相連接，進而可以透過資料選擇器MUX將異常資訊反饋給控制模組CLM，以控制驅動器電路MIC的工作狀態。

在一些實施方式中，在顯示裝置中，外部電路還可以包括用於驅動陣列基板的控制電路D110。參見圖13，控制電路D110生成用以控制陣列基板的位址信號ADDR和驅動資料Data，並且經由驅動走線(VLEDL/ADDRL/GNDL/DataL等)將這些信號提供給驅動器電路MIC。控制電路D110可以包括定時控制器D210和橋接器D220。在各種實施方式中，控制電路D110可以包括附加的、更少的或不同的部件。例如，在一些實施方式中，可以使用現場可程式閘陣列(FPGA)和/或PHY塊來實現控制電路D110。控制電路D110由輸入電壓(VP)供電，並且連接至地(GND)。控制電路D110可以使用主動式矩陣(AM)驅動方法或被動式矩陣(PM)驅動方法來控制顯示裝置。

定時控制器D210生成指示用於驅動陣列基板的的畫素的值和用於驅動畫素的定時的圖像控制信號D215。例如，定時控制器D210控制圖像幀或視頻幀的定時，並且控制驅動圖像幀或視頻幀內的器件單元(例如可以為位於LED燈區內的LED)中的每個器件單元的定時。此外，定時控制器D210控制在給定圖像幀或視頻幀期間用於驅動LED燈區中每個LED燈區的亮度。圖像控制信號D215被定時控制器D210提供給橋接器D220。

橋接器D220將圖像控制信號D215轉換為位址信號ADDR和驅動資料Data的驅動器控制信號。例如，橋接器D220可以根據上述控制方案在定址模式期間生成用於驅動器電路MIC組中的第一驅動器電路MIC的位址信號ADDR。

在膜層結構的角度上，參見圖10，陣列基板可以包括依次層疊的襯底基板11、驅動電路層200和器件層300，驅動電路層可以設置有結合焊盤，例如設置有用於結合功能元件的器件焊盤、用於結合驅動器電路MIC的晶片焊盤和用於結合外部電路的電路板焊盤等。器件層包括各個功能元件和各個驅動器電路MIC，各個功能元件與器件焊盤結合連接，各個驅動器電路MIC與晶片焊盤結合連接。在本公開中，用於與同一驅動器電路MIC的各個引腳結合連接的晶片焊盤可以組成一個晶片焊盤組。如此，陣列基板的驅動電路層可以包括多個晶片焊盤組，各個晶片焊盤組與各個驅動器電路MIC一一對應地結合連接。

在本公開的一些實施方式中，驅動器電路MIC可以包括至少兩個輸出引腳OUTP、位址引腳Di_in、中繼引腳Di_out、晶片電源引腳VCCP、資料引腳DataP、接地引腳GNDP。相應的，一個晶片焊盤組可以包括用於與各個輸出引腳OUTP結合連接的輸出焊盤、與位址引腳Di_in結合連接的位址焊盤、與中繼引腳Di_out結合連接的中繼焊盤、與晶片電源引腳VCCP結合連接的晶片電源焊盤、與資料引腳DataP結合連接的資料焊盤、與接地引腳GNDP結合連接的接地引腳等。進一步地，在驅動器電路MIC中，接地引腳GNDP的數量為兩個且相鄰設置；相應地，接地引腳的數量為兩個且相鄰設置。如此，可以保證接地引腳GNDP與接地電壓走線GNDL之間的充分電連接（例如具有較大的連接面積和較小的接觸電阻、較小的阻抗等），提高載入至驅動器電路MIC上的接地電壓GND的穩定性。另外，設置兩個接地引腳GNDP還可以避免設置面積太大的接地引腳GNDP，進而避免接地引腳GNDP面積太大而導致與接地引腳之間容易出現結合力不足的不良。

在陣列基板上，晶片焊盤組中的晶片焊盤的設置方式，可以根據驅動器電路MIC的引腳排列方式進行設置，以能夠滿足驅動器電路MIC與晶片焊盤組的結合為准，本公開對此不做特殊的限制。

在本公開中，襯底基板11可以為無機材料的襯底基板，也可以為有機材料的襯底基板，或者可以為有機材料和無機材料層疊複合而成的襯底基板。舉例而言，在本公開的一種實施方式中，襯底基板的材料可以為鈉鈣玻璃(soda-lime glass)、石英玻璃、藍寶石玻璃等玻璃材料，或者可以為不銹鋼、鋁、鎳等金屬材料。在本公開的另一種實施方式中，襯底基板的材料可以為聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚碸(Polyether sulfone，PES)、聚醯亞胺、聚醯胺、聚縮醛、聚碳酸酯(Poly carbonate，PC)、聚對苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)或其組合。

可選地，參見圖10和圖11，驅動電路層200可以包括依次層疊於襯底基板11一側的驅動走線層102、第一絕緣層117和金屬佈線層105。其中，驅動走線層102可以形成有用於載入信號的驅動走線（例如接地電壓走線GNDL、器件電源走線VLEDL、位址走線ADDRL、驅動資料走線DataL、晶片電源走線VCCL、反饋走線FBL等）；金屬佈線層105可以形成結合焊盤（例如101/107）和佈線走線WW。其中，佈線走線WW可以用於結合焊盤之間（例如器件單元EC的各個功能元件對應的器件焊盤之間）、結合焊盤與驅動走線之間（例如晶片焊盤與驅動走線之間、器件焊盤與驅動走線之間）的電連接。其中，驅動走線與佈線走線之間，可以透過貫穿第一絕緣層117的過孔電連接。在本公開的一種實施方式中，驅動走線層的厚度可以大於金屬佈線層，以便降低驅動走線的片電阻，降低信號在驅動走線上的壓降。

可選的，驅動走線層102的厚度約為1.5μm~7μm，其材料可以包括銅，例如可以透過濺射的方式形成例如MoNb/Cu/MoNb的疊層材料，疊層中靠近襯底基板的一側材料為MoNb，厚度大約在300Å左右，主要用於提高膜層與襯底基板的黏附力，疊層的中間層材料為Cu，為電信號傳遞通道的優選材料，遠離襯底基板一側的材料為MoNb，厚度大約在200Å左右，可以用於保護中間層，防止電阻率低的中間層表面曝露發生氧化。由於單次濺射的厚度一般不超過1μm，因此在製作超過1μm的驅動走線層時，需要多次濺射來形成。此外，驅動走線層還可以透過電鍍的方式形成，具體地，可以先利用MoNiTi形成種子層，以提高後續電鍍工藝中金屬晶粒的成核密度，之後再透過電鍍製作電阻率低的銅，之後再製作防氧化層，材料可以為MoNiTi。可選地，驅動走線層遠離襯底基板一側的表面可以被第一絕緣層覆蓋，以保證電氣通路的可靠性和穩定性。

可選的，金屬佈線層105設置有用於與電子元件（例如功能元件、驅動器電路MIC和外部電路）結合的焊盤（例如用於結合功能元件的器件焊盤、用於結合驅動器電路MIC的晶片焊盤和用於結合外部電路的電路板焊盤）。金屬佈線層的膜層厚度大約在6000Å左右。為了防止從陣列基板製程到將電子元件設置在基板上的製程過程中，焊盤曝露在空氣中可能會產生氧化的問題，可以只在焊盤曝露的表面區域設置防氧化材料層，即焊盤區域的表面會比佈線走線所在區域多出一層結構；或者將金屬佈線層整體設置為至少兩層結構的疊層結構，其遠離襯底基板的膜層材料為防氧化的金屬或者合金材料，具體地可以由例如MoNb/Cu/CuNi的疊層結構構成，疊層中的底層材料MoNb主要用於提高黏附力，疊層中的中間層Cu由於電阻率低主要用於傳遞電信號，疊層中的頂層CuNi既可以防止中間層氧化，又可以保證與電子元件連接的牢固性。佈線走線遠離襯底基板一側的表面會被第二絕緣層108覆蓋，以保證電氣通路的可靠性和穩定性。

示例性地，驅動佈線層中，驅動走線可以包括器件電源走線VLEDL、接地電壓走線GNDL、位址走線ADDRL、晶片電源走線VCCL、驅動資料走線DataL等。其中，輸出引腳OUTP與器件單元EC的器件焊盤之間、位址焊盤與位址走線ADDRL之間、晶片電源焊盤與晶片電源走線VCCL之間、資料焊盤與驅動資料走線DataL之間、器件單元EC的器件焊盤與器件電源走線VLEDL之間、部分位址焊盤與位址走線ADDRL之間均透過佈線走線電連接。

在一些實施方式中，接地焊盤與接地電壓走線GNDL之間可以透過佈線走線電連接。當然的，在本公開的其他實施方式中，接地焊盤與接地電壓走線GNDL之間也可以透過過孔直接連接。

可選地，陣列基板還可以包括位於襯底基板11與驅動走線層102之間的緩衝層109，以及包括位於第一絕緣層117與金屬佈線層105之間的第一平坦層110，依次位於第二絕緣層108背離金屬佈線層一側的第二平坦層111和反射層112，位於周邊區的結合焊盤107上的透明電極113，以及位於透明電極113與外部電路（例如柔性電路板FPC）之間的異方性導電膠114。其中，緩衝層109可以避免襯底基板中的雜質對驅動走線層導電性能的影響，第一平坦層110可以為第二導電層104的製作提供一個平坦的表面，第二平坦層110可以為後續結合功能元件FE和驅動器電路MIC提供一個平坦的表面，反射層112的材料可以為白色油墨，用於提高陣列基板的反射率以減小光損耗，透明電極113和異方性導電膠114用於實現周邊區的結合焊盤107（例如電路板結合焊盤）與柔性電路板FPC的電連接。襯底基板的材料可以為玻璃、石英、塑膠、聚醯亞胺、PET、PMMA等材質。

圖11為本公開的陣列基板的另外一些實施方式中的結構示意圖。在圖11中，並未示出各個功能元件和驅動器電路。參見圖11，陣列基板可以包括：襯底基板11；位於襯底基板11上的緩衝層109；位於緩衝層109遠離襯底基板一側的驅動走線層102；位於驅動走線層102遠離襯底基板一側的第一絕緣層117；位於第一絕緣層117遠離襯底基板一側的第一平坦層110；位於第一平坦層110遠離襯底基板一側的第二導電層105；位於第二導電層105遠離襯底基板一側的第二絕緣層116；和位於第二絕緣層116遠離襯底基板一側的第二平坦層111。

如圖11所示，第二絕緣層116位於第一平坦層110與第二平坦層111之間。在第二平坦層111的材質為有機絕緣材料的情況下，可以在第二絕緣層116中設置有多個放氣孔1160。該多個放氣孔1160分別曝露位於下方的第一平坦層110的一部分。在製造所述陣列基板的過程中，透過放氣孔1160，聚集於第一平坦層110中的氣體可以得到釋放，從而可以避免陣列基板的膜層出現翹曲、剝離等問題，從而能夠提高產品良率。

例如，在圖11所示的實施例中，設置有多個放氣孔1160，但是，這僅是示意性的，而不是對本公開實施例的限制。在其他實施例中，可以設置更多數量或更少數量的放氣孔。

在本公開的一些實施方式中，參見圖10，陣列基板還可以包括位於器件層遠離襯底基板一側的封裝層13。封裝層13包括用於將功能元件FE封裝在襯底基板上的層狀結構。在一些示例性實施例中，將封裝膠塗覆在陣列基板中功能元件FE的表面，乾燥後形成所述封裝層13。所述封裝膠的材料可以包括透明的光固化或熱固化樹脂，即，所述封裝層13的材料可以為透明保護膠。在一些實施例中，封裝層13可以包括多個透明保護結構30。

參見圖10，功能元件FE的引腳分別透過焊錫膏T與器件焊盤101連接，各個器件焊盤101再根據功能元件所在電氣回路中的位置進行連接。

需要說明的是，儘管在附圖中以特定順序描述了本公開中驅動器電路的驅動方法的各個步驟，但是，這並非要求或者暗示必須按照該特定順序來執行這些步驟，或是必須執行全部所示的步驟才能實現期望的結果。附加的或備選的，可以省略某些步驟，將多個步驟合併為一個步驟執行，以及/或者將一個步驟分解為多個步驟執行等。

本領域技術人員在考慮說明書及實踐這裡公開的發明後，將容易想到本公開的其它實施方案。本申請旨在涵蓋本公開的任何變型、用途或者適應性變化，這些變型、用途或者適應性變化遵循本公開的一般性原理並包括本公開未公開的本技術領域中的公知常識或慣用技術手段。說明書和實施例僅被視為示例性的，本公開的真正範圍和精神由所附的申請專利範圍指出。

AA:器件控制區域 BB:器件控制區域行 MIC:驅動器電路 OUTP:輸出引腳 Out1:第一輸出引腳 Out2:第二輸出引腳 Out3:第三輸出引腳 Out4:第四輸出引腳 DataP:數據引腳 DataL:驅動資料走線 VLEDL:器件電源走線 Di_in:位址引腳 Di_out:中繼引腳 ADDRL:位址走線 FBL:反饋走線 GNDP:接地引腳 GNDL:接地電壓走線 VCCP:晶片電源引腳 VCCL:晶片電源走線 CTR:邏輯控制模組 PWMM1:第一調變模組 PWMM2:第二調變模組 PWMM3:第三調變模組 PWMM4:第四調變模組 PWMM5:第五調變模組

此處的附圖被併入說明書中並構成本說明書的一部分，示出了符合本公開的實施例，並與說明書一起用於解釋本公開的原理。顯而易見地，下面描述中的附圖僅僅是本公開的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。 圖1為本公開一種實施方式中陣列基板在局部位置的原理示意圖。 圖2為本公開一種實施方式中驅動器電路的引腳排列示意圖。 圖3為本公開一種實施方式中驅動器電路的原理示意圖。 圖4為本公開一種實施方式中驅動器電路的時序示意圖。 圖5為本公開一種實施方式中串接的驅動器電路的時序示意圖。 圖6為本公開一種實施方式中驅動器電路的驅動方法的流程示意圖。 圖7為本公開一種實施方式中陣列基板的驅動過程示意圖。 圖8為本公開一種實施方式中，一個控制區域的結構示意圖。 圖9為本公開一種實施方式中，臨近結合區的兩個控制區域的結構示意圖。 圖10為本公開一種實施方式中，陣列基板的結構示意圖。 圖11為本公開一種實施方式中，臨近結合區的兩個控制區域的結構示意圖，圖11中未示出器件層。 圖12為本公開一種實施方式中，驅動器電路的原理示意圖。 圖13為本公開一種實施方式中，控制電路的原理示意圖。

AA:器件控制區域

BB:器件控制區域行

MIC:驅動器電路

Out1:第一輸出引腳

Out2:第二輸出引腳

Out3:第三輸出引腳

Out4:第四輸出引腳

DataP:數據引腳

DataL:驅動資料走線

VLEDL:器件電源走線

Di_in:位址引腳

Di_out:中繼引腳

ADDRL:位址走線

FBL:反饋走線

GNDP:接地引腳

GNDL:接地電壓走線

VCCP:晶片電源引腳

VCCL:晶片電源走線

Claims (15)

1. 一種驅動器電路，包括邏輯控制模組、資料引腳和至少兩個輸出引腳；所述資料引腳用於接收驅動資料；所述邏輯控制模組被配置為根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號，所述驅動控制信號用於控制流經對應的所述輸出引腳的電流，其中，所述驅動資料包括位址資訊和驅動資訊；所述邏輯控制模組還被配置為，當所述驅動資料的位址資訊與所述驅動器電路的位址資訊匹配時，獲取所述驅動資料的驅動資訊，並根據所述驅動資料的驅動資訊生成所述驅動控制信號。
2. 如請求項1所述的驅動器電路，其中，所述驅動器電路還包括位址引腳和中繼引腳；所述位址引腳能夠接收位址信號；所述邏輯控制模組還被配置為，根據所述位址信號配置所述驅動器電路的位址資訊，並生成中繼信號；所述中繼信號能夠作為接續的驅動器電路的位址信號；所述中繼引腳用於輸出所述中繼信號。
3. 如請求項2所述的驅動器電路，其中，所述輸出引腳的數量為四個；所述驅動器電路還包括接地引腳和晶片電源引腳；所述接地引腳用於向所述驅動器電路載入接地電壓；所述晶片電源引腳用於向所述驅動器電路載入用於驅動所述驅動器電路工作的晶片電源電壓；其中，所述驅動器電路的各個引腳排行成兩個引腳行，每個所述引腳行包括直線排列的多個引腳；至少一個所述引腳行包括五個引腳；四個所述輸出引腳均位於所述引腳行的端部；所述晶片電源引腳和所述資料引腳位於不同的所述引腳行中；所述位址引腳和所述中繼引腳位於同一所述 引腳行中。
4. 一種驅動器電路的驅動方法，其中，所述驅動器電路包括至少兩個輸出引腳；所述驅動器電路的驅動方法包括：在器件控制階段，接收驅動資料，根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號，所述驅動控制信號用於控制流經對應的所述輸出引腳的電流，其中，所述驅動資料包括位址資訊和驅動資訊；根據所述驅動資料生成與各個所述輸出引腳一一對應的驅動控制信號包括：當所述驅動資料的位址資訊與所述驅動器電路的位址資訊匹配時，獲取所述驅動資料的驅動資訊，並根據所述驅動資料的驅動資訊生成所述驅動控制信號。
5. 如請求項4所述的驅動器電路的驅動方法，其中，所述驅動器電路的驅動方法還包括：在位址配置階段，接收位址信號，根據所述位址信號配置所述驅動器電路的位址資訊，並生成和輸出中繼信號；所述中繼信號能夠作為接續的驅動器電路的位址信號。
6. 一種陣列基板，包括陣列設置的多個器件控制區域；在任意一個所述器件控制區域內，所述陣列基板設置有請求項1~3中任意一項所述的驅動器電路，以及設置有與所述驅動器電路的各個所述輸出引腳一一對應連接的器件單元；任意一個所述器件單元包括一個功能元件或者多個電連接的功能元件。
7. 如請求項6所述的陣列基板，其中，所述多個器件控制區域排列成多個器件控制區域行；任意一個所述器件控制區域行包括沿行方向依次排列的多個器件控制區域；在任意一個所述器件控制區域行，所述陣列基板設置有沿所述行方向延伸 的器件電源走線和驅動資料走線；所述器件單元的一端與所述器件電源走線電連接，另一端與對應的所述輸出引腳電連接；所述資料引腳與所述驅動資料走線電連接。
8. 如請求項7所述的陣列基板，其中，位於同一所述器件控制區域行中的各個所述驅動器電路依次串接；所述驅動器電路還包括位址引腳和中繼引腳；在任意一個所述器件控制區域行，所述陣列基板設置有與各個所述驅動器電路一一對應的多個位址走線，且各個所述位址走線沿所述行方向延伸；所述驅動器電路的位址引腳與對應的所述位址走線電連接，上一級所述驅動器電路的中繼引腳與下一級所述驅動器電路對應的所述位址走線電連接。
9. 如請求項8所述的陣列基板，其中，在任意一個所述器件控制區域行，所述陣列基板還設置有沿所述行方向延伸的晶片電源走線和接地電壓走線；所述驅動器電路還包括晶片電源引腳和接地引腳，所述晶片電源引腳用於向所述驅動器電路載入用於驅動所述驅動器電路工作的晶片電源電壓；所述晶片電源走線與所述晶片電源引腳電連接；所述接地引腳用於向所述驅動器電路載入接地電壓，所述接地引腳與所述接地電壓走線電連接。
10. 如請求項9所述的陣列基板，其中，在任意一個所述器件控制區域行，所述器件單元排列成兩個器件單元行，任意一個所述器件單元行包括沿所述行方向依次排列的多個器件單元；在任意一個所述器件控制區域行中，所述器件電源走線的數量為兩個；兩個所述器件電源走線分別位於所述接地電壓走線的兩側，且與兩個所述器件單元行一一對應設置；所述器件單元行中的各個所述器件單元，均電連接至對應的所述器件電源 走線。
11. 如請求項10所述的陣列基板，其中，在任意一個所述器件控制區域行中，所述位址走線位於所述器件電源走線與所述接地電壓走線之間。
12. 如請求項10所述的陣列基板，其中，在至少一個所述器件控制區域行中，所述陣列基板還設置有反饋走線；在所述器件控制區域行中，最後一級所述驅動器電路的中繼引腳，與所述反饋走線電連接；所述反饋走線位於所述器件電源走線和所述接地電壓走線之間。
13. 如請求項10所述的陣列基板，其中，相鄰兩個所述器件控制區域行中，相鄰的兩個所述器件電源走線相互連接成一個走線。
14. 如請求項10所述的陣列基板，其中，所述陣列基板包括依次層疊設置的襯底基板、驅動電路層和器件層；其中，所述驅動電路層包括依次層疊於所述襯底基板的驅動走線層、第一絕緣層和金屬佈線層；所述驅動走線層的厚度大於所述金屬佈線層的厚度；所述接地電壓走線、所述器件電源走線、所述晶片電源走線、所述驅動資料走線和所述位址走線位於所述驅動走線層；所述金屬佈線層設置有器件焊盤、晶片焊盤和佈線走線；所述功能元件和所述驅動器電路位於所述器件層；所述功能元件與所述器件焊盤結合連接，所述驅動器電路與所述晶片焊盤結合連接，所述器件焊盤和所述晶片焊盤與所述驅動走線層之間，透過所述佈線走線電連接。
15. 一種顯示裝置，包括請求項6-14中任意一項所述的陣列基板。

Images