TWI833902B - 晶圓之加工方法 - Google Patents

晶圓之加工方法 Download PDF

Info

Publication number
TWI833902B
TWI833902B TW109104658A TW109104658A TWI833902B TW I833902 B TWI833902 B TW I833902B TW 109104658 A TW109104658 A TW 109104658A TW 109104658 A TW109104658 A TW 109104658A TW I833902 B TWI833902 B TW I833902B
Authority
TW
Taiwan
Prior art keywords
wafer
grinding
layer
polishing
processing method
Prior art date
Application number
TW109104658A
Other languages
English (en)
Other versions
TW202046397A (zh
Inventor
飯田英一
西田吉輝
千東謙太
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202046397A publication Critical patent/TW202046397A/zh
Application granted granted Critical
Publication of TWI833902B publication Critical patent/TWI833902B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本發明係一種晶圓之加工方法，其課題為提供：可提升裝置晶片的抗折強度之晶圓之加工方法。 解決手段為晶圓之加工方法係具備：貼著保護膠帶於晶圓的表面側之保護構件貼著步驟，和藉由保護膠帶而以夾盤保持晶圓，研削晶圓之背面側而薄化至特定厚度之研削步驟，和以研磨墊而研磨在研削步驟而研削之晶圓的背面側，再除去在研削步驟所形成之破碎層的研磨步驟，和對於在研磨步驟而研磨之晶圓的背面側，供給作成電漿狀態的非活性氣體，再除去晶圓的背面側之加工失真的表層的電漿加工步驟。

Description

晶圓之加工方法
本發明係有關晶圓之加工方法。
裝置晶片係朝薄化，小型化進展，但隨時要求抗折強度的提升。在薄化半導體裝置晶圓時，經由研磨石之破碎層則有降低抗折強度，而實施經由研磨，除去破碎層而使抗折強度提升的手法。但，當除去破碎層時，將喪失晶片的凝聚效應，在記憶體裝置等中係成為裝置不良的原因。因此，發明凝聚乾式拋光之手法(例如，參照專利文獻1)。
專利文獻1所示之手法係以含有研磨粒之研磨墊片，進行乾式研磨的手法，而形成經由研磨除去破碎層之同時，發揮凝聚效果程度小的傷的構成。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利第4871617號公報
[發明欲解決之課題]
但更期望裝置晶片的抗折強度之提升。
因而，本發明之目的係提供：可提升裝置晶片的抗折強度之晶圓的加工方法。 [為了解決課題之手段]
當經由本發明時，加以提供：在半導體基板的表面，於格子狀的分割預定線與由該分割預定線所區隔之各範圍，形成有裝置之晶圓的加工方法，其中，具備：於晶圓的表面側，貼著保護構件之保護構件貼著步驟，和藉由該保護構件，將晶圓以夾盤保持，將晶圓的背面側進行研削而薄化至特定的厚度之研削步驟，和將以該研削步驟而研削之晶圓的背面側，由研磨墊片進行研磨，除去在該研削步驟所形成之破碎層的研磨步驟，和於在該研磨步驟而研磨的晶圓之背面側，供給做成電漿狀態之非活性氣體，除去晶圓的背面側表面之電漿加工步驟之晶圓的加工方法。
理想係在該研磨步驟中，使用含有研磨粒的該研磨墊片，研磨晶圓之背面側，除去在該研削步驟所形成之破碎層同時，以該研磨粒而形成成為凝聚層之細微的加工失真。
理想係在該電漿加工步驟中，於晶圓的背面側表層，形成非晶形層所成之預備凝聚層。
理想為前述晶圓之加工方法係更具備：在實施該研削步驟之前，對於該半導體基板而言，沿著該分割預定線而照射具有透過性之波長的雷射光線，將沿著該分割預定線的改質層，形成於晶圓內部之改質層形成步驟，經由根據該研削步驟之研削應力，將該改質層作為折斷起點而分割晶圓。
理想為前述晶圓之加工方法係更具備：在實施該研削步驟之前，自晶圓的表面側，沿著該分割預定線，以切削刀刃而形成超過精加工厚度之深度的切削溝之切削步驟，在該研削步驟中，該切削溝則表現於背面側而加以分割晶圓。 [發明效果]
本申請發明之晶圓之加工方法係可得到可提升裝置晶片的抗折強度之效果。
以下，對於本發明之實施形態，參照圖面同時加以詳細說明。並非經由記載於以下的實施形態之內容而加以限定本發明者。另外，對於以下所記載之構成要素，係包含該業者容易想定之構成，實質上同一之構成。更且，以下所記載之構成係可做適宜組合者。另外，在不脫離本發明之內容範圍，可進行構成之各種省略，置換或變更者。
(第1實施形態) 依據圖式而加以說明有關本發明之第1實施形態之晶圓之加工方法。圖1係顯示有關第1實施形態之晶圓之加工方法之加工對象的晶圓之一例的斜視圖。圖2係顯示有關第1實施形態之晶圓之加工方法之流程的流程圖。
有關第1實施形態之晶圓之加工方法係圖1所示之晶圓1之加工方法。晶圓1係將矽，藍寶石，或砷化鎵等作為半導體基板2之圓板狀的半導體晶圓或光裝置晶圓。然而，在第1實施形態中，晶圓1之半導體基板2係經由矽而加以構成。晶圓1係如圖1所示，在半導體基板2的表面3，於格子狀的分割預定線4與由該分割預定線4所區隔之各範圍，形成有裝置5。
裝置5係例如為IC(Integrated Circuit)、或LSI (Large Scale Integration)等之集成電路、CCD(Charge Coupled Device)、或CMOS(Complementary Metal Oxide Semiconductor)等之圖像感知器。
有關第1實施形態之晶圓之加工方法係沿著分割預定線4而將晶圓1分割成各個裝置晶片6之同時，將裝置晶片6薄化至完成厚度100之方法。然而，裝置晶片6係經由半導體基板2之一部分，和形成於半導體基板2之表面3的裝置5而加以構成。晶圓之加工方法係如圖2所示，具備：保護構件貼著步驟ST1，和預備研削步驟ST2，和改質層形成步驟ST3，和研削步驟ST4，和研磨步驟ST5，和電漿加工步驟ST6。
(保護構件貼著步驟) 圖3係顯示圖2所示之晶圓之加工方法之保護構件貼著步驟之斜視圖。圖4係顯示圖2所示之晶圓之加工方法之保護構件貼著步驟後之晶圓的斜視圖。保護構件貼著步驟ST1係貼著保護構件之保護膠帶20於晶圓1之表面3側的步驟。
在第1實施形態中，在保護構件貼著步驟ST1中，如圖3及圖4所示，將與晶圓1同徑的保護膠帶20貼著於晶圓1之表面3。在第1實施形態中，作為保護構件而使用保護膠帶20，但在本發明中，保護構件係未加以限定於保護膠帶20。晶圓之加工方法係如圖4所示，當貼著保護膠帶20於晶圓1之表面3時，進入至預備研削步驟ST2。
(預備研削步驟) 圖5係顯示圖2所示之晶圓之加工方法之預備研削步驟之側剖面圖。預備研削步驟ST2係在改質層形成步驟ST3，研削步驟ST4及研磨步驟ST5之前，預定研削晶圓1之半導體基板2的背面7之步驟。
在第1實施形態中，在預備研削步驟ST2中，研削裝置30則於夾盤31之保持面32，藉由保護膠帶20而吸附保持在晶圓1之半導體基板2的表面3側。在切削步驟ST10中，如圖5所示，經由心軸33而旋轉預備研削用的研削輪組34，且使夾盤31旋轉於軸心周圍，自研削液噴嘴35供給研削液36之同時，使研削輪組34之預備研削用研磨石37接觸於晶圓1之半導體基板2的背面7，以特定的傳送速度而接近於夾盤31，由預備研削用研磨石37而研削晶圓1的背面7。
在預備研削步驟ST2中，以後述之雷射光線44，接近於晶圓1表面3，將雷射光線44集光於晶圓1之內部的所期望深度(高度)而至成為可形成改質層8之特定的厚度為止，研削晶圓1。在第1實施形態中，晶圓之加工方法係至特定的厚度為止研削晶圓1時，進入至改質層形成步驟ST3。
(改質層形成步驟) 圖6係顯示圖2所示之晶圓之加工方法之改質層形成步驟之側剖面圖。改質層形成步驟ST3係在實施研削步驟ST4之前，對於晶圓1之半導體基板2而言，將具有透過性之波長(在實施形態中，1300nm~1064nm）之雷射光線44，自晶圓1之半導體基板2的背面7側，沿著分割預定線4而進行照射，形成沿著分割預定線4之改質層8於晶圓1之半導體基板2的內部之步驟。
然而，改質層8係指：密度，折射率，機械性強度或其他的物理特性則成為與周圍此等不同之狀態的範圍者，可例示熔融處理範圍，龜裂範圍，絕緣破壞範圍，折射率變化範圍，及此等範圍混入存在之範圍等。另外，改質層8係機械強度等則較晶圓1之其他部分為低。
在第1實施形態中，在改質層形成步驟ST3中，雷射加工裝置40則藉由保護膠帶20而吸附保持晶圓1之半導體基板2之表面3側於夾盤41的保持面42。在改質層形成步驟ST3中，雷射加工裝置40則沿著分割預定線4而相對性地使夾盤41與雷射光線照射單元43移動的同時，如圖6所示，將雷射光線照射單元43之集光點44-1設定於半導體基板2之內部，沿著分割預定線4而照射脈衝狀的雷射光線44。
在第1實施形態中，在改質層形成步驟ST3中，雷射加工裝置40則對於吸附保持於夾盤41之晶圓1而言，呈將雷射光線照射單元43，自圖6中以點線所示之位置朝向圖6中以實線所示之位置地，使夾盤41移動同時，照射雷射光線44。在改質層形成步驟ST3中，雷射光線44則具有對於晶圓1而言，具有透過性的波長之故，如圖6所示，沿分割預定線4而形成改質層8於半導體基板2的內部。在改質層形成步驟ST3中，改質層8係形成於在研削步驟ST4加以除去之晶圓1內部的範圍。另外，在本發明中，在改質層形成步驟ST3之前，且在保護構件貼著步驟ST1之前，形成以雷射光線而消蝕加工形成裝置5之半導體基板2的表面3之機能層，再加以除去沿著分割預定線4之機能層的雷射加工溝亦可。
在改質層形成步驟ST3中，當沿著所有的分割預定線4而形成改質層8於半導體基板2之內部時，解除雷射光線44之照射，夾盤41之吸附保持，進入至研削步驟ST4。研削步驟ST4係經由圖7所示之研削研磨裝置50而加以實施。
(研削研磨裝置) 圖7係顯示實施圖2所示之晶圓之加工方法之研削步驟及研磨步驟之研削研磨裝置的構成例的斜視圖。研削研磨裝置50係如圖7所示，主要具備：裝置主體51，和第1研削單元52，和第2研削單元53，和研磨單元54，和加以設置於旋轉台55上之例如4個的夾盤56，和卡匣57，58，和位置調整單元59，和搬入單元60，和搬出單元61，和洗淨單元62，和搬出入單元63，和未圖示之控制單元。
第1研削單元52係經由使具有裝著於心軸下端之研削研磨石52-1的研削輪組52-2旋轉之同時，沿著與垂直方向平行之Z軸方向而按壓於保持在粗研削位置302的夾盤56之晶圓1的背面7之時，為了粗研削晶圓1之背面7之構成。同樣地，第2研削單元53係經由使具有裝著於心軸下端之研削研磨石53-1的研削輪組53-2旋轉之同時，沿著Z軸方向而按壓於保持於位置在精加工研削位置303的夾盤56之粗研削完成之晶圓1的背面7之時，為了精加工研削晶圓1之背面7之構成。
然而，在第1實施形態中，第1研削單元52及第2研削單元53的研削輪組52-2，53-2的旋轉中心之軸心，和夾盤56之旋轉中心的軸心係相互幾乎平行之同時，對於水平方向拉開間隔而加以配置。然而，在第1實施形態中，研削單元52，53係供給純水等之研削液52-4，53-4 (圖8所示)於晶圓1之同時，研削晶圓1之背面7。
研磨單元54係如圖7所示，使裝著於心軸下端之研磨工具54-2的研磨墊片54-1，對向於夾盤56之保持面而加以配置。研磨單元54係使研磨工具54-2旋轉之同時，對於保持在位置於研磨位置304之夾盤56的保持面之精加工研削完成之晶圓1的背面7，沿著Z軸方向進行按壓。研磨單元54係經由研磨工具54-2之研磨墊片54-1則對於晶圓1的背面7，沿著Z軸方向進行按壓之時，為了研磨晶圓1之背面7的構成。
研磨墊片54-1係分散研磨粒於具有研磨布，橡膠或彈性體等之柔軟性的基底材而加以構成。在第1實施形態中，研磨墊片54-1的研磨粒係將硬度則與晶圓1同等以上者作為條件，此係意味硬度則與晶圓1相同程度，或者雖較晶圓1為高，但幾乎與晶圓1無差之硬度，而硬度則特別較晶圓1為高之構成係加以除外。接著，研磨粒之條件係粒徑為5μm以下，塊狀形狀，而此等係粒徑為微小，並且，形狀則未具有銳利的角之立方八面體等之多面體狀，意味比較接近於球狀者。順道一提，與塊狀形狀相反具有銳利的角之構成係稱為多稜角形狀，此多稜角形狀之研磨粒係在本發明中為不適當。
另外，在第1實施形態中，研磨粒係所謂一般研磨粒，具體而言，對於晶圓1之半導體基板2為矽之情況，加以選擇與矽的莫氏硬度：7同等以上之構成，例如，加以使用多結晶或者單結晶的氧化矽(SiO2 )。另外，亦可使用莫氏硬度為9的GC(綠碳化矽)或WA(白鋼鋁石)之一般研磨粒，但莫氏硬度為10的金剛鑽係過硬而不適用。
另外，在第1實施形態中，研磨單元54係未供給研磨液等之加工液，而對於晶圓1之背面7，施以乾式研磨，所謂乾式拋光。
旋轉台55係加以設置於裝置主體51上面之圓盤狀的平台，而在水平面內可旋轉地加以設置，以特定的時間加以旋轉驅動。對於此旋轉台55上，係例如，4個夾盤56則例如在90度之相位角，等間隔地加以配設。此等4個夾盤56係具備真空吸著盤於保持面的夾盤構造者，於保持面，藉由保護膠帶20，真空吸附載置有表面3側之晶圓1而保持。此等夾盤56係對於研削時及研磨時，係將與垂直方向平行的軸作為旋轉軸，經由旋轉驅動機構而在水平面內加以旋轉驅動。如此之夾盤56係經由旋轉台55的旋轉，加以依序移動至搬入搬出位置301，粗研削位置302，精加工研削位置303，研磨位置304，搬入搬出位置301。
卡匣57，58係為了收納具有複數的槽之晶圓1的收容器。一方的卡匣57係收容貼著有保護膠帶20於研削研磨前的表面3之晶圓1，而另一方的卡匣58係收容研削研磨後之晶圓1。另外，位置調整單元59係加以暫時放置自卡匣57所取出之晶圓1，為了進行其中心位置調整之平台。
搬入單元60係具有吸附墊，吸附保持在位置調整單元59所位置調整之研削研磨前的晶圓1而搬入至位置在搬入搬出位置301之夾盤56上。搬出單元61係將保持於位置在搬入搬出位置301之夾盤56上之研削研磨後的晶圓1，進行吸附保持，然後搬出於洗淨單元62。
搬出入單元63係例如，具備圓形型手部63-1之拾取機械臂，經由圓形型手部63-1而保持吸附晶圓1，搬送晶圓1。具體而言，搬出入單元63係自卡匣57搬出研削研磨前之晶圓1至位置調整單元59之同時，自洗淨單元62搬入研削研磨後之晶圓1至卡匣58。洗淨單元62係洗淨研削研磨後的晶圓1，除去附著於研削及研磨後之加工面之研削屑及研磨屑等之污染。
控制單元係各控制構成研削研磨裝置50之上述的構成要素之構成。即，控制單元係研削研磨裝置50執行對於晶圓1之研磨動作之構成。控制單元係可執行電腦程式之電腦。控制單元係具有：具有如CPU(central processing unit)之微處理器的演算處理裝置，和具有如ROM(read only memory)或RAM(random access memory)之記憶體的記憶裝置，和輸出入介面裝置。控制單元之演算處理裝置係執行記憶於記憶裝置之電腦程式，生成為了控制研削研磨裝置50之控制信號。控制單元之演算處理裝置係藉由輸出入介面裝置而輸出所生成之控制信號於研削研磨裝置50之各構成要素。
(研削步驟) 圖8係顯示圖2所示之晶圓之加工方法之研削步驟之側剖面圖。研削步驟ST4係藉由保護膠帶20而將晶圓1吸附保持在夾盤56之保護面，再將晶圓1之背面7側進行研削薄化至特定的厚度之步驟。在第1實施形態中，研削步驟ST4係將收容貼著保護膠帶20於表面3之晶圓1的卡匣57，和未收容晶圓1之卡匣58安裝於研削研磨裝置50之裝置主體51，運算子則將加工內容資訊登錄至控制單元，當自運算子輸入加工動作之開始指示時，經由研削研磨裝置50而加以實施。
在研削步驟ST4中，研削研磨裝置50則自卡匣57使晶圓1取出於搬出入單元63，再搬出於位置調整單元59，對於位置調整單元59進行晶圓1之中心位置調整。在研削步驟ST4中，研削研磨裝置50則使對於搬入單元60進行中心位置調整之晶圓1，搬入至位置在搬入搬出位置301之夾盤56上。
在研削步驟ST4中，研削研磨裝置50則藉由保護膠帶20而吸附保持晶圓1之表面3側於夾盤56，使背面7露出，以旋轉台55依序搬送晶圓1於粗研削位置302，精加工研削位置303。在研削步驟ST4中，研削研磨裝置50則在粗研削位置302及精加工研削位置303中，如圖8所示，經由心軸而旋轉研削輪組52-2，53-2，且旋轉夾盤56於軸心周圍同時，自研削液噴嘴52-3，53-3供給研削液52-4，53-4同時，經由使研削研磨石52-1，53-1接觸於晶圓1之半導體基板2的背面7，以特定的傳送速度而接近於夾盤56之時，以研削研磨石52-1，53-1，對於晶圓1之背面7依序施以粗研削，精加工研削。在研削步驟ST4中，至成為特定厚度研削晶圓1。
另外，在第1實施形態中，在研削步驟ST4中，經由來自在研削步驟ST4之粗研削位置302的第1研削單元52之研削輪組52-2，53-2產生作用之研削應力，將改質層8做成切斷起點，沿著分割預定線4而分割晶圓1為各個裝置晶片6。在第1實施形態中，晶圓之加工方法係至特定的厚度為止研削晶圓1時，進入至研磨步驟ST5。然而，研削步驟ST4後之晶圓1係形成未圖示之破碎層於背面7的表層。破碎層係結晶缺陷，偏差等之加工失真。
(研磨步驟) 圖9係顯示圖2所示之晶圓之加工方法之研磨步驟之側剖面圖。圖10係擴大顯示圖2所示之晶圓之加工方法之研磨步驟後之晶圓要部的剖面圖。研磨步驟ST5係以研磨墊54-1而研磨在研削步驟ST4研削之晶圓1的背面7側，除去在研削步驟ST4加以形成之破碎層的步驟。在第1實施形態中，研磨步驟ST5係以含有研磨粒之研磨墊54-1而研磨在研削步驟ST4研磨之晶圓1之背面7側，再除去在研削步驟ST4加以形成之破碎層之同時，以研磨粒形成成為凝聚層10之細微的加工失真11的步驟。
在第1實施形態中，凝聚層10係捕捉將附著於晶圓1的銅(Cu)離子等之金屬作為主要之不純物，發揮抑制經由裝置5之不純物的金屬汙染之所謂凝聚能力。加工失真11係形成於晶圓1之半導體基板2的背面7之表層的細微之結晶缺陷，偏差。加工失真11之結晶缺陷，偏差係較破碎層之結晶缺陷，偏差為小。
在研磨步驟ST5中，研削研磨裝置50則旋轉旋轉台55，使保持精加工研削後之晶圓1的夾盤56移動於研磨位置304，在研磨位置304中，如圖9所示，經由心軸而旋轉研磨工具54-2，且旋轉夾盤56於軸心周圍同時，經由使研磨墊54-1接觸於晶圓1之半導體基板2的背面7，以特定的傳送速度接近於夾盤56之時，以研磨墊54-1，對於晶圓1之背面7施以乾式研磨。在研磨步驟ST5中，研削研磨裝置50則特定時間進行乾式研磨時，經由研磨單元54而結束研磨，將經由研磨單元54而加以研磨之晶圓1，定位於搬入搬出位置301，再經由搬出單元61而搬入至洗淨單元62，在洗淨單元62進行洗淨，再將洗淨後之晶圓1，在搬出入單元63而搬入至卡匣58。
晶圓之加工方法係進入至電漿加工步驟ST6。然而，研磨步驟ST5後之晶圓1係如圖10所示，於背面7之表層，加以形成成為凝聚層10之細微的結晶缺陷，偏差等之細微之加工失真11。
如此，在研削步驟ST4及研磨步驟ST5中，研削研磨裝置50係以旋轉台55，將晶圓1依序搬送於粗研削位置302，精加工研削位置303，研磨位置304及搬入搬出位置301，再依序實施粗研磨，精加工研削，研磨，而將晶圓1之背面7高精確度地進行平坦化。然而，研削研磨裝置50係旋轉台55每次90度旋轉，研削研磨前的晶圓1則加以搬入至搬入搬出位置301之夾盤56。研削研磨裝置50係當對於卡匣57內之所有的晶圓1施以研削研磨時，結束加工動作。
(電漿加工步驟) 圖11係顯示在圖2所示之晶圓之加工方法之電漿加工步驟所使用之電漿裝置之構成的剖面圖。圖12係擴大顯示圖2所示之晶圓之加工方法之電漿加工步驟中之晶圓要部的剖面圖。圖13係擴大顯示圖2所示之晶圓之加工方法之電漿加工步驟後之晶圓要部的剖面圖。
電漿加工步驟ST6係圖11所示之電漿裝置70則對於在研磨步驟ST5研磨之晶圓1的背面7側，供給做成電漿狀態之非活性氣體400(圖12所示)，再將晶圓1進行電漿加工，除去構成晶圓1之背面7側的表層的矽401之同時，形成凝聚層10之步驟。在第1實施形態中，電漿加工步驟ST6係電漿加工晶圓1，除去構成晶圓1之背面7側的加工失真11之表層的矽401之步驟。在電漿加工步驟ST6中，電漿裝置70則於構成位置在電漿蝕刻處理室71內的密閉空間72內之下部電極73的夾盤74(靜電夾盤、ESC：Electrostatic chuck）上，藉由保護膠帶20而載置晶圓1之表面3側，施加電力至電極75，76，吸附保持晶圓1於夾盤74上。
在電漿加工步驟ST6中，電漿裝置70則密閉電漿蝕刻處理室71內的密閉空間72，作動氣體排出單元77而將密閉空間72內進行真空排氣，將密閉空間72之壓力維持為特定的壓力同時，使冷媒供給單元78作動而使冷媒之氦氣循環於設置於下部電極73內之冷媒導入通路79，冷卻通路80及冷媒排出通路81，控制下部電極73之異常升溫。
在電漿加工步驟ST6中，作動非活性氣體供給單元82而將非活性氣體，自上部電極84之複數的噴出口85，朝向保持於下部電極73之夾盤74上的晶圓1而進行噴出。並且，在電漿加工步驟ST6中，電漿裝置則在供給非活性氣體的狀態，自高頻率電源83，施加維持製作電漿於上部電極84之高頻率電力，再自高頻率電源83，施加為了導入離子於下部電極73之高頻率電力。經由此，於下部電極73與上部電極84之間的空間，產生有做成電漿狀態之非活性氣體400(圖12所示)，做成此電漿狀態之非活性氣體400則衝突於晶圓1之背面7。然而，在第1實施形態中，電漿裝置70則作為非活性氣體，供給氬氣，但在本發明中，非活性氣體係不限定於氬氣。
在第1實施形態中，在電漿加工步驟ST6中，如圖12所示，將夾盤74之保持面的表層帶電為負402，吸附保持晶圓1於夾盤74之保持面，做成帶電為正的電漿狀態之非活性氣體400則吸引至晶圓1，對於背面7產生衝突。如此，在電漿加工步驟ST6中，除去晶圓1之背面7側的加工失真11之表層的矽401之同時，使加工失真11的表層變質成微少之結晶偏差層之非晶形狀的非晶形層12-1，再於背面7側的加工失真11的表層，形成非晶形層12-1所成之預備凝聚層12(圖13所示)。非晶形層12-1係賦予較加工失真11為小之結晶缺陷，偏差而構成非晶形狀的層，捕捉將含有於晶圓1的銅(Cu)離子等之金屬作為主要之不純物，發揮控制經由裝置5之不純物的金屬汙染之所謂凝聚能力。由如此作為，晶圓1係形成含有加工失真11與預備凝聚層12於半導體基板2之背面7的凝聚層10。
晶圓之加工方法係當特定時間，使做成電漿狀態之非活性氣體400產生衝突於晶圓1之背面7時而結束。然而，電漿加工步驟後之晶圓1係如圖13所示，薄化至精加工厚度100之同時，於背面7之表層形成含有預備凝聚層12與加工失真11之凝聚層10。
有關第1實施形態之晶圓之加工方法係在進行乾式研磨之研磨步驟ST5中，形成成為凝聚層10之細微的加工失真11，在電漿加工步驟ST6中，由實施使用非活性氣體之電漿加工者，除去加以研磨之晶圓1之背面7的細微之加工失真11的表層。其結果，有關第1實施形態之晶圓之加工方法係即使賦予凝聚能力，亦可提升裝置晶片6之抗折強度。
另外，有關第1實施形態之晶圓之加工方法係在電漿加工步驟ST6中，因經由電漿加工而除去細微之加工失真11的表層之同時，形成結晶缺陷，偏差則較加工失真11為小之預備凝聚層12之故，可較具備僅由經由研磨步驟ST5而加以形成之加工失真11所成之凝聚層10的裝置晶片，使抗折強度提升者。
更且，晶圓之加工方法係由電漿加工，於半導體基板2之背面7，形成含有預備凝聚層12之凝聚層10之故，比較於隨機地形成細微的傷痕之加工失真層，亦可得到普遍確實地形成凝聚層10於背面7全面之效果。
另外，晶圓之加工方法係使用同一之研削研磨裝置50而進行研削步驟ST4與研磨步驟ST5，在研磨步驟ST5後至電漿裝置為止之搬送中，對於晶圓1產生有金屬汙染的風險，但在研磨步驟ST5中，亦有經由既已形成之加工失真11而可迴避裝置晶片6之金屬汙染的效果。
另外，晶圓之加工方法係在電漿加工步驟ST6中，因實施經由非活性氣體的電漿加工之故，比較於使用SF6 等之氣體的情況，不需要排氣氣體的無害化處理，而亦有可簡略化設備之效果。
(第2實施形態) 依據圖面而加以說明有關本發明之第2實施形態之晶圓之加工方法。圖14係顯示有關第2實施形態之晶圓之加工方法之流程的流程圖。圖15係顯示圖14所示之晶圓之加工方法之切削步驟之側剖面圖。在圖14及圖15係對於與第1實施形態同一部分，附上同一符號而省略說明。
有關第2實施形態之晶圓之加工方法係如圖14所示，取代於改質層形成步驟ST3，而具備切削步驟ST10以外，與第1實施形態相同。切削步驟ST10係在實施研削步驟ST4之前，自晶圓1之半導體基板2的表面3側，沿著分割預定線4，以切削刃94，形成超過精加工厚度100之深度的切削溝9之步驟。在第2實施形態中，晶圓之加工方法係在保護構件貼著步驟ST1之前實施切削步驟ST10，但在本發明中，如為在研削步驟ST4之前，亦可在預備研削步驟ST2之後實施。
在第2實施形態中，在切削步驟ST10中，於晶圓1之背面7，貼著切割膠帶21，切削裝置90則於夾盤91的保持面92，藉由切割膠帶21而吸附保持晶圓1之背面7側。在切削步驟ST10中，如圖15所示，在切削步驟ST10中，切削裝置90則使夾盤91與切削單元93之切削刀刃94，沿著分割預定線4而相對地移動之同時，如圖15所示，使切削刀刃94，自表面3切入超過精加工100之深度，形成切削溝9。在本發明中，在切削步驟ST10中，未貼著切割膠帶21於背面7而進行切削加工亦可。
在第2實施形態中，在切削步驟ST10中，切削裝置90則對於吸附保持於夾盤91之晶圓1而言，將切削刀刃94，呈自在圖15中以二點鎖鏈線所示之位置朝向於在圖15中以實線所示之位置地，使夾盤91移動的同時，沿著分割預定線4切入於晶圓1。
在切削步驟ST10中，當沿著所有的分割預定線4而形成切削溝9於半導體基板2時，解除使用切削刀刃94之切削，夾盤91之吸附保持，進入至保護構件貼著步驟ST1。在有關第2實施形態之晶圓之加工方法之保護構件貼著步驟ST1中，在貼著保護膠帶20於晶圓1之表面3之後，自背面7側剝離切割膠帶21。另外，在有關第2實施形態之晶圓之加工方法之研削步驟ST4中，切削溝9則表現出背面7側，晶圓1則分割為各個裝置晶片6。另外，在本發明中，在切削步驟ST10之前，且在保護構件貼著步驟ST1之前，形成以雷射光線而消蝕加工形成裝置5之半導體基板2的表面3之機能層，再形成沿著分割預定線4而加以除去機能層的雷射加工溝亦可。然而，此情況，雷射加工溝係較切削溝9為寬幅。
有關第2實施形態之晶圓之加工方法係在進行乾式研磨之研磨步驟ST5中，形成成為凝聚層10之細微的加工失真11，在電漿加工步驟ST6中，由實施使用非活性氣體之電漿加工者，除去加以研磨之晶圓1之背面7的細微之加工失真11的表層。其結果，有關第2實施形態之晶圓之加工方法係與第1實施形態同樣地，可提升裝置晶片6之抗折強度。
接著，本發明之發明者等係確認到經由第1實施形態之晶圓之加工方法之效果。將結果示於以下的表1。
在確認中，測定比較例1，比較例2，本發明品1，及本發明品2之裝置晶片6的抗折強度。比較例1係使用DISCO股份有限公司製之製品名DPEG的研磨工具，實施保護構件貼著步驟ST1，預備研削步驟ST2，改質層形成步驟ST3，研削步驟ST4及研磨步驟ST5，形成僅由加工失真11所成之凝聚層10。比較例2係使用DISCO股份有限公司製之製品名DP08的研磨工具，實施保護構件貼著步驟ST1，預備研削步驟ST2，改質層形成步驟ST3，研削步驟ST4及研磨步驟ST5，形成僅由加工失真11所成之凝聚層10。
本發明品1係使用DISCO股份有限公司製之製品名DPEG的研磨工具，實施保護構件貼著步驟ST1，預備研削步驟ST2，改質層形成步驟ST3，研削步驟ST4及研磨步驟ST5，電漿加工步驟ST6，形成含有加工失真11與預備凝聚層12之凝聚層10。本發明品2係使用股份有限公司DISCO製之製品名DP08的研磨工具，實施保護構件貼著步驟ST1，預備研削步驟ST2，改質層形成步驟ST3，研削步驟ST4及研磨步驟ST5，電漿加工步驟ST6，形成含有加工失真11與預備凝聚層12之凝聚層10。
另外，表1係在各比較例1，比較例2，本發明品1，及本發明品2中，製造複數尺寸為10mm×10mm，且厚度為25μm之裝置晶片6，經由將支點間的距離作為1.4mm之三點彎曲而測定各裝置晶片6之抗折強度，顯示複數之裝置晶片6的抗折強度之平均值。
如根據表1，對於比較例1之抗折強度為1350MPa而言，本發明品1之抗折強度為2107MPa，而本發明品1之抗折強度則超過比較例1之抗折強度的1.5倍。如根據表1，對於比較例2之抗折強度為1670MPa而言，本發明品2之抗折強度為3631MPa，而本發明品2之抗折強度則超過比較例2之抗折強度的2.1倍。
隨之，如根據表1，由在研磨步驟ST5後實施電漿加工步驟ST6者，了解到可提升裝置晶片6之抗折強度者。
然而，本發明係並不限定於上述實施形態者。即，在不脫離本發明之架構的範圍，可做各種變形而實施者。例如，在上述實施形態中，在研磨步驟ST5中，實施所謂乾式研磨，形成細微之加工失真11於背面7，但在本發明中，在研磨步驟ST5中，供給CMP(化學機械研磨：Chemical Mechanical Polishing)加工等之加工液同時，研磨背面7，未形成加工失真11而除去在研削步驟ST4所形成之破碎層亦可。即，研磨步驟ST5係以研磨墊而研磨在研削步驟ST4而研削之晶圓1之背面7側，再除去在研削步驟ST4所形成之破碎層之步驟，而電漿加工步驟ST6係對於在研磨步驟ST5而研磨之晶圓1的背面7側，供給作成電漿狀態之非活性氣體400，再於晶圓1之背面7側，形成凝聚層10之步驟亦可。另外，本發明之研磨步驟ST5係不限於CMP研磨，而以含有二氧化矽等之研磨粒於研磨布或彈性體之研磨墊，如記載於日本特開2002-283243號公報地，含有二氧化矽，氧化鋁，矽酸鎂石，滑石，莫來石，立方晶氮化硼，金鋼石，氮化矽，碳化矽，碳化硼，碳酸鋇，碳酸鈣，氧化鐵，氧化鎂，氧化鋯，氧化鈰，氧化鉻，氧化錫，氧化鈦之中之1種或2種以上的研磨粒的研磨墊，進行乾式研磨(乾式拋光)亦可。
1:晶圓 2:半導體基板 3:表面 4:分割預定線 5:裝置 6:裝置晶片 7:背面 8:改質層 9:切削溝 10:凝聚層 11:加工失真 12:預備凝聚層 12-1:非晶形層 20:保護膠帶(保護構件) 44:雷射光線 54-1:研磨墊 56:夾盤 100:精加工厚度 400:作成電漿狀態之非活性氣體 ST1:保護構件貼著步驟 ST3:改質層形成步驟 ST4:研削步驟 ST5:研磨步驟 ST6:電漿加工步驟 ST10:切削步驟
[圖1]係顯示有關第1實施形態之晶圓之加工方法之加工對象的晶圓之一例的斜視圖。 [圖2]係顯示有關第1實施形態之晶圓之加工方法之流程的流程圖。 [圖3]係顯示圖2所示之晶圓之加工方法之保護構件貼著步驟之斜視圖。 [圖4]係顯示圖2所示之晶圓之加工方法之保護構件貼著步驟後之晶圓的斜視圖。 [圖5]係顯示圖2所示之晶圓之加工方法之預備研削步驟之側剖面圖。 [圖6]係顯示圖2所示之晶圓之加工方法之改質形成步驟之側剖面圖。 [圖7]係顯示實施圖2所示之晶圓之加工方法之研削步驟及研磨步驟之研削研磨裝置的構成例的斜視圖。 [圖8]係顯示圖2所示之晶圓之加工方法之研削步驟之側剖面圖。 [圖9]係顯示圖2所示之晶圓之加工方法之研磨步驟之側剖面圖。 [圖10]係擴大顯示圖2所示之晶圓之加工方法之研磨步驟後之晶圓要部的剖面圖。 [圖11]係顯示在圖2所示之晶圓之加工方法之電漿加工步驟所使用之電漿裝置之構成的剖面圖。 [圖12]係擴大顯示圖2所示之晶圓之加工方法之電漿加工步驟中之晶圓要部的剖面圖。 [圖13]係擴大顯示圖2所示之晶圓之加工方法之電漿加工步驟後之晶圓要部的剖面圖。 [圖14]係顯示有關第2實施形態之晶圓之加工方法之流程的流程圖。 [圖15]係顯示圖14所示之晶圓之加工方法之切削步驟之側剖面圖。

Claims (3)

  1. 一種晶圓之加工方法，係在半導體基板的表面，於格子狀的複數之分割預定線與由該分割預定線所區隔之各範圍，形成裝置之晶圓之加工方法，其中具備：貼著保護構件於晶圓的表面側之保護構件貼著步驟，和藉由該保護構件而以夾盤保持晶圓，研削晶圓之背面側而薄化至特定厚度之研削步驟，和以包含研磨粒之研磨墊而研磨在該研削步驟而研削之晶圓的背面側，再除去在該研削步驟所形成之破碎層，以研磨粒，形成成為較該破碎層結晶缺陷、偏差為小之凝聚層的加工失真的研磨步驟，和對於在該研磨步驟而研磨之晶圓的背面側，供給作成電漿狀態的非活性氣體，除去晶圓的背面側之該加工失真之表層的同時，使該加工失真之表層變質成結晶失真層，且賦予較該加工失真為小之結晶缺陷、偏差的非晶質狀之非晶質層，於背面側之該加工失真之表層，形成由該非晶與層所成預備凝聚層的電漿加工步驟。
  2. 如請求項1之晶圓之加工方法，其中更具備：在實施該研削步驟之前，對於該半導體基板而言，沿著該分割預定線而照射具有透過性之波長的雷射光線，將沿著該分割預定線的改質層，形成於晶圓內部之改質層形成步驟，經由根據該研削步驟之研削應力，將該改質層作為折斷起點而分割晶圓。
  3. 如請求項1之晶圓之加工方法，其中更具備：在實施該研削步驟之前，自晶圓的表面側，沿著該分割預定線，以切削刀刃而形成超過精加工厚度之深度的切削溝之切削步驟，在該研削步驟中，該切削溝則表現於背面側而加以分割晶圓。
TW109104658A 2019-02-15 2020-02-14 晶圓之加工方法 TWI833902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-025839 2019-02-15
JP2019025839A JP7304708B2 (ja) 2019-02-15 2019-02-15 ウェーハの加工方法

Publications (2)

Publication Number Publication Date
TW202046397A TW202046397A (zh) 2020-12-16
TWI833902B true TWI833902B (zh) 2024-03-01

Family

ID=72126057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104658A TWI833902B (zh) 2019-02-15 2020-02-14 晶圓之加工方法

Country Status (5)

Country Link
JP (1) JP7304708B2 (zh)
KR (1) KR20200099971A (zh)
CN (1) CN111584352A (zh)
SG (1) SG10202001105SA (zh)
TW (1) TWI833902B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法
JP2015041628A (ja) * 2013-08-20 2015-03-02 株式会社ディスコ 分割方法
JP2017034129A (ja) * 2015-08-03 2017-02-09 株式会社ディスコ 被加工物の加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871617B2 (ja) 2006-03-09 2012-02-08 株式会社ディスコ ウエーハの加工方法
JP6746230B2 (ja) 2016-12-09 2020-08-26 株式会社ディスコ ウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法
JP2015041628A (ja) * 2013-08-20 2015-03-02 株式会社ディスコ 分割方法
JP2017034129A (ja) * 2015-08-03 2017-02-09 株式会社ディスコ 被加工物の加工方法

Also Published As

Publication number Publication date
JP7304708B2 (ja) 2023-07-07
TW202046397A (zh) 2020-12-16
SG10202001105SA (en) 2020-09-29
KR20200099971A (ko) 2020-08-25
CN111584352A (zh) 2020-08-25
JP2020136401A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
JP5916513B2 (ja) 板状物の加工方法
JP5963537B2 (ja) シリコンウエーハの加工方法
CN107895693B (zh) 晶片的加工方法
JP2010225987A (ja) ウェーハの研磨方法及び研磨パッド
JP6192778B2 (ja) シリコンウエーハの加工装置
JP5498857B2 (ja) ウェーハの加工方法
TW201824376A (zh) 晶圓及晶圓的加工方法
JP2017092135A (ja) デバイスの製造方法
KR102320761B1 (ko) 웨이퍼의 가공 방법 및 연마 장치
CN108081118B (zh) 晶片的加工方法
JP2006303329A (ja) シリコン基板の薄板加工方法およびそれに用いられる加工装置
TWI833902B (zh) 晶圓之加工方法
JP5907797B2 (ja) ウエーハの加工方法
JP2011031359A (ja) 研磨工具、研磨装置および研磨加工方法
US20200391337A1 (en) Grinding apparatus and use method of grinding apparatus
JP2018056500A (ja) 板状物の加工方法
JP6941420B2 (ja) ウェハの表面処理装置
TW202042967A (zh) 被加工物的加工方法
JP7301472B2 (ja) ウェーハの加工方法
JP2002134450A (ja) ウエハの薄厚加工方法及び装置
KR20180035671A (ko) 디바이스 웨이퍼의 가공 방법
JP2023082509A (ja) 加工方法及び加工装置
JP2020061501A (ja) ウェーハの加工方法
JP6120596B2 (ja) 加工方法