CN111584352A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN111584352A
CN111584352A CN202010088142.3A CN202010088142A CN111584352A CN 111584352 A CN111584352 A CN 111584352A CN 202010088142 A CN202010088142 A CN 202010088142A CN 111584352 A CN111584352 A CN 111584352A
Authority
CN
China
Prior art keywords
wafer
grinding
processing
polishing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010088142.3A
Other languages
English (en)
Inventor
饭田英一
西田吉辉
千东谦太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2019-025839 priority Critical
Priority to JP2019025839A priority patent/JP2020136401A/ja
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN111584352A publication Critical patent/CN111584352A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes

Abstract

提供晶片的加工方法,能够提高器件芯片的抗弯强度。晶片的加工方法具有如下的步骤:保护部件粘贴步骤,在晶片的正面侧粘贴保护带;磨削步骤,隔着保护带将晶片保持在卡盘工作台上,对晶片的背面侧进行磨削而薄化至规定的厚度;研磨步骤,利用研磨垫对通过磨削步骤进行了磨削的晶片的背面侧进行研磨,将通过磨削步骤而形成的破碎层去除;以及等离子体加工步骤,向通过研磨步骤进行了研磨的晶片的背面侧提供处于等离子体状态的惰性气体,将晶片的背面侧的加工应变的表层去除。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法。
背景技术
器件芯片正在不断薄化、小型化,但始终要求提高抗弯强度。在对半导体器件晶片进行薄化时,由磨削磨具形成的破碎层会使抗弯强度降低,因此实施通过研磨将破碎层去除而提高抗弯强度的方法。但是,当将破碎层去除时,会失去芯片的去疵效果,在存储器器件等中成为器件不良的原因。因此,提出了所谓去疵干式抛光的方法(例如,参照专利文献1)。
专利文献1所示的方法是利用包含磨粒的研磨垫进行干式研磨的方法,在通过研磨将破碎层去除的同时形成可发挥去疵效果的程度的小的伤痕。
专利文献1:日本特许第4871617号公报
但是,希望进一步提高器件芯片的抗弯强度。
发明内容
因此,本发明的目的在于,提供能够提高器件芯片的抗弯强度的晶片的加工方法。
根据本发明,提供晶片的加工方法,该晶片在半导体基板的正面上形成有格子状的多条分割预定线,在由该分割预定线划分的各区域中形成有器件,其中,该晶片的加工方法具有如下的步骤:保护部件粘贴步骤,在晶片的正面侧粘贴保护部件;磨削步骤,隔着该保护部件将晶片保持在卡盘工作台上,对晶片的背面侧进行磨削而薄化至规定的厚度;研磨步骤,利用研磨垫对通过该磨削步骤进行了磨削的晶片的背面侧进行研磨,将通过该磨削步骤而形成的破碎层去除;以及等离子体加工步骤,向通过该研磨步骤进行了研磨的晶片的背面侧提供处于等离子体状态的惰性气体,将晶片的背面侧的表层去除。
优选在该研磨步骤中,使用包含磨粒的该研磨垫对晶片的背面侧进行研磨,将通过该磨削步骤而形成的破碎层去除并且利用该磨粒形成作为去疵层的微细的加工应变。
优选在该等离子体加工步骤中,在晶片的背面侧的表层形成由无定形层构成的预备去疵层。
优选所述晶片的加工方法还具有如下的改质层形成步骤:在实施该磨削步骤之前,沿着该分割预定线照射对于该半导体基板具有透过性的波长的激光光线,在晶片的内部形成沿着该分割预定线的改质层,通过因该磨削步骤而产生的磨削应力,晶片以该改质层为断裂起点而被分割。
优选所述晶片的加工方法还具有如下的切削步骤:在实施该磨削步骤之前,从晶片的正面侧沿着该分割预定线利用切削刀具形成深度超过完工厚度的切削槽,在该磨削步骤中,该切削槽在晶片的背面侧露出而将晶片分割。
本申请发明的晶片的加工方法起到能够提高器件芯片的抗弯强度这一效果。
附图说明
图1是示出第1实施方式的晶片的加工方法的加工对象的晶片的一例的立体图。
图2是示出第1实施方式的晶片的加工方法的流程的流程图。
图3是示出图2所示的晶片的加工方法的保护部件粘贴步骤的立体图。
图4是图2所示的晶片的加工方法的保护部件粘贴步骤后的晶片的立体图。
图5是示出图2所示的晶片的加工方法的预备磨削步骤的侧剖视图。
图6是示出图2所示的晶片的加工方法的改质层形成步骤的侧剖视图。
图7是示出实施图2所示的晶片的加工方法的磨削步骤和研磨步骤的磨削研磨装置的结构例的立体图。
图8是示出图2所示的晶片的加工方法的磨削步骤的侧剖视图。
图9是示出图2所示的晶片的加工方法的研磨步骤的侧剖视图。
图10是将图2所示的晶片的加工方法的研磨步骤后的晶片的主要部分放大而示出的剖视图。
图11是示出在图2所示的晶片的加工方法的等离子体加工步骤中使用的等离子体装置的结构的剖视图。
图12是将图2所示的晶片的加工方法的等离子体加工步骤中的晶片的主要部分放大而示出的剖视图。
图13是将图2所示的晶片的加工方法的等离子体加工步骤后的晶片的主要部分放大而示出的剖视图。
图14是示出第2实施方式的晶片的加工方法的流程的流程图。
图15是示出图14所示的晶片的加工方法的切削步骤的侧剖视图。
标号说明
1:晶片;2:半导体基板;3:正面;4:分割预定线;5:器件;6:器件芯片;7:背面;8:改质层;9:切削槽;10:去疵层;11:加工应变;12:预备去疵层;12-1:无定形层;20:保护带(保护部件);44:激光光线;54-1:研磨垫;56:卡盘工作台;100:完工厚度;400:处于等离子体状态的惰性气体;ST1:保护部件粘贴步骤;ST3:改质层形成步骤;ST4:磨削步骤;ST5:研磨步骤;ST6:等离子体加工步骤;ST10:切削步骤。
具体实施方式
以下,参照附图对本发明的实施方式进行详细说明。本发明并不受以下的实施方式所记载的内容限定。并且,在以下记载的构成要素中包含本技术领域人员能够容易想到的、实质上相同的构成要素。此外,以下记载的结构可以适当组合。并且,能够在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
〔第1实施方式〕
根据附图对本发明的第1实施方式的晶片的加工方法进行说明。图1是示出第1实施方式的晶片的加工方法的加工对象的晶片的一例的立体图。图2是示出第1实施方式的晶片的加工方法的流程的流程图。
第1实施方式的晶片的加工方法是图1所示的晶片1的加工方法。晶片1是以硅、蓝宝石或砷化镓等为半导体基板2的圆板状的半导体晶片或光器件晶片。另外,在第1实施方式中,晶片1的半导体基板2由硅构成。如图1所示,晶片1在半导体基板2的正面3上形成有格子状的分割预定线4,在由分割预定线4划分的各区域形成有器件5。
器件5例如是IC(Integrated Circuit:集成电路)、LSI(Large ScaleIntegration:大规模集成)等集成电路、CCD(Charge Coupled Device:电荷耦合器件)、CMOS(Complementary Metal Oxide Semiconductor:互补金属氧化物半导体)等图像传感器。
第1实施方式的晶片的加工方法是将晶片1沿着分割预定线4分割成各个器件芯片6并且将器件芯片6薄化至完工厚度100的方法。另外,器件芯片6由半导体基板2的一部分和形成在半导体基板2的正面3上的器件5构成。如图2所示,晶片的加工方法具有保护部件粘贴步骤ST1、预备磨削步骤ST2、改质层形成步骤ST3、磨削步骤ST4、研磨步骤ST5以及等离子体加工步骤ST6。
(保护部件粘贴步骤)
图3是示出图2所示的晶片的加工方法的保护部件粘贴步骤的立体图。图4是图2所示的晶片的加工方法的保护部件粘贴步骤后的晶片的立体图。保护部件粘贴步骤ST1是在晶片1的正面3侧粘贴作为保护部件的保护带20的步骤。
在第1实施方式中,在保护部件粘贴步骤ST1中,如图3和图4所示,将直径与晶片1相同的保护带20粘贴在晶片1的正面3上。在第1实施方式中,使用保护带20作为保护部件,但在本发明中,保护部件并不限于保护带20。如图4所示,当在晶片1的正面3上粘贴保护带20时,晶片的加工方法进入到预备磨削步骤ST2。
(预备磨削步骤)
图5是示出图2所示的晶片的加工方法的预备磨削步骤的侧剖视图。预备磨削步骤ST2是在改质层形成步骤ST3、磨削步骤ST4以及研磨步骤ST5之前预先对晶片1的半导体基板2的背面7进行磨削的步骤。
在第1实施方式中,在预备磨削步骤ST2中,磨削装置30将晶片1的半导体基板2的正面3侧隔着保护带20吸引保持在卡盘工作台31的保持面32上。在切削步骤ST10中,如图5所示,通过主轴33使预备磨削用的磨削磨轮34进行旋转并且使卡盘工作台31绕轴心进行旋转,一边从磨削液喷嘴35提供磨削液36,一边使磨削磨轮34的预备磨削用磨具37与晶片1的半导体基板2的背面7抵接并以规定的进给速度接近卡盘工作台31,利用预备磨削用磨具37对晶片1的背面7进行磨削。
在预备磨削步骤ST2中,对晶片1进行磨削直到成为能够利用后述的激光光线44使激光光线44聚光在接近晶片1的正面3的晶片1的内部的期望的深度(高度)并形成改质层8的规定的厚度。在第1实施方式中,当将晶片1磨削到规定的厚度时,晶片的加工方法进入到改质层形成步骤ST3。
(改质层形成步骤)
图6是示出图2所示的晶片的加工方法的改质层形成步骤的侧剖视图。改质层形成步骤ST3是如下的步骤:在实施磨削步骤ST4之前,从晶片1的半导体基板2的背面7侧沿着分割预定线4照射对于晶片1的半导体基板2具有透过性的波长(在实施方式中为1300nm~1064nm)的激光光线44,在晶片1的半导体基板2的内部形成沿着分割预定线4的改质层8。
另外,改质层8是指密度、折射率、机械强度、其他物理特性处于与周围的各性质不同的状态的区域,能够例示熔融处理区域、裂纹区域、绝缘破坏区域、折射率变化区域以及这些区域混在一起的区域等。并且,改质层8的机械强度等比晶片1的其他部分低。
在第1实施方式中,在改质层形成步骤ST3中,激光加工装置40将晶片1的半导体基板2的正面3侧隔着保护带20吸引保持在卡盘工作台41的保持面42上。在改质层形成步骤ST3中,激光加工装置40一边使卡盘工作台41和激光光线照射单元43沿着分割预定线4相对地移动,一边如图6所示,将激光光线照射单元43的聚光点44-1设定在半导体基板2的内部而沿着分割预定线4照射脉冲状的激光光线44。
在第1实施方式中,在改质层形成步骤ST3中,激光加工装置40一边使卡盘工作台41移动以使激光光线照射单元43相对于卡盘工作台41所吸引保持的晶片1从图6中所虚线所示的位置朝向图6中实线所示的位置,一边照射激光光线44。在改质层形成步骤ST3中,由于激光光线44具有对于晶片1具有透过性的波长,所以如图6所示,在半导体基板2的内部沿着分割预定线4形成改质层8。在改质层形成步骤ST3中,改质层8形成于在磨削步骤ST4中被去除的晶片1内部的区域。并且,在本发明中,也可以是,在改质层形成步骤ST3之前并且在保护部件粘贴步骤ST1之前,利用激光光线对形成器件5的半导体基板2的正面3的功能层进行烧蚀加工,形成被去除了沿着分割预定线4的功能层的激光加工槽。
在改质层形成步骤ST3中,当沿着全部分割预定线4在半导体基板2的内部形成改质层8时,解除激光光线44的照射和卡盘工作台41的吸引保持而进入到磨削步骤ST4。磨削步骤ST4是由图7所示的磨削研磨装置50实施的。
(磨削研磨装置)
图7是示出实施图2所示的晶片的加工方法的磨削步骤和研磨步骤的磨削研磨装置的结构例的立体图。如图7所示,磨削研磨装置50主要具有:装置主体51、第1磨削单元52、第2磨削单元53、研磨单元54、设置在旋转工作台55上的例如4个卡盘工作台56、盒57、58、对位单元59、搬入单元60、搬出单元61、清洗单元62、搬出搬入单元63以及未图示的控制单元。
第1磨削单元52用于一边使具有安装在主轴的下端的磨削磨具52-1的磨削磨轮52-2旋转一边对保持在粗磨削位置302的卡盘工作台56上的晶片1的背面7沿着与铅直方向平行的Z轴方向进行按压从而对晶片1的背面7进行粗磨削。同样地,第2磨削单元53用于一边使具有安装在主轴的下端的磨削磨具53-1的磨削磨轮53-2旋转一边对保持在位于精磨削位置303的卡盘工作台56上的完成粗磨削的晶片1的背面7沿着Z轴方向进行按压从而对晶片1的背面7进行精磨削。
另外,在第1实施方式中,第1磨削单元52和第2磨削单元53的磨削磨轮52-2、53-2的旋转中心即轴心与卡盘工作台56的旋转中心即轴心大致互相平行,并且沿水平方向隔开间隔而配置。另外,在第1实施方式中,磨削单元52、53一边向晶片1提供纯水等磨削液52-4、53-4(图8所示)一边对晶片1的背面7进行磨削。
如图7所示,研磨单元54使安装在主轴的下端的研磨工具54-2的研磨垫54-1与卡盘工作台56的保持面对置而配置。研磨单元54一边使研磨工具54-2旋转,一边沿着Z轴方向按压位于研磨位置304的卡盘工作台56的保持面上所保持的完成精磨削的晶片1的背面7。研磨单元54用于使研磨工具54-2的研磨垫54-1沿着Z轴方向按压晶片1的背面7从而对晶片1的背面7进行研磨。
研磨垫54-1是使磨粒分散在研磨布、橡胶或弹性体等具有柔软性的基材中而构成的。在第1实施方式中,以研磨垫54-1的磨粒的硬度为与晶片1同等以上为条件,这里是指硬度与晶片1相同的程度或者虽然比晶片1高但与晶片1相比没有太大变化的硬度,将硬度明显比晶片1高的排除在外。接着,磨粒的条件是粒径为5μm以下且呈块状形状,这里是指粒径微小并且形状为不具有锐利的角的立方八面体等多面体状且比较接近球状。另外,与块状形状相反地具有锐利的角被称为角接触形状,该角接触形状的磨粒在本发明中是不适当的。
并且,在第1实施方式中,磨粒是所谓的一般磨粒,具体而言,在晶片1的半导体基板2为硅的情况下,选择硅的莫氏硬度:与7同等以上的材料,例如使用多晶或单晶的氧化硅(SiO2)。并且,也可以使用莫氏硬度为9的GC(绿色金刚砂)或WA(白色金刚砂)之类的一般磨粒,但莫氏硬度为10的钻石太硬,不适合。
并且,在第1实施方式中,研磨单元54在不提供研磨液等加工液的情况下对晶片1的背面7实施干式研磨、所谓的干式抛光。
旋转工作台55是设置在装置主体51的上表面的圆盘状的工作台,被设置成能够在水平面内旋转,按照规定的定时被旋转驱动。在该旋转工作台55上例如以90度的相位角等间隔地配设有例如4个卡盘工作台56。这4个卡盘工作台56是在保持面上具有真空卡盘的卡盘工作台构造,对正面3侧隔着保护带20而载置在保持面上的晶片1进行真空吸附而保持。这些卡盘工作台56在磨削时和研磨时以与铅直方向平行的轴为旋转轴,通过旋转驱动机构在水平面内被旋转驱动。这样的卡盘工作台56通过旋转工作台55的旋转而依次移动到搬入搬出位置301、粗磨削位置302、精磨削位置303、研磨位置304以及搬入搬出位置301。
盒57、58是具有多个插槽的用于收纳晶片1的收纳容器。一个盒57对磨削研磨前的正面3上粘贴有保护带20的晶片1进行收纳。另一个盒58对磨削研磨后的晶片1进行收纳。并且,对位单元59是供从盒57取出的晶片1暂时放置而用于进行其中心对位的工作台。
搬入单元60具有吸附垫,对已由对位单元59对位后的磨削研磨前的晶片1进行吸附保持而搬入到位于搬入搬出位置301的卡盘工作台56上。搬出单元61将位于搬入搬出位置301的卡盘工作台56上所保持的磨削研磨后的晶片1进行吸附保持而搬出到清洗单元62。
搬出搬入单元63例如是具有圆形型机械手63-1的机器人拾取器,通过圆形型机械手63-1对晶片1进行吸附保持而对晶片1进行搬送。具体来说,搬出搬入单元63将磨削研磨前的晶片1从盒57向对位单元59搬出,并且将磨削研磨后的晶片1从清洗单元62向盒58搬入。清洗单元62对磨削研磨后的晶片1进行清洗,将附着在磨削和研磨后的加工面上的磨削屑和研磨屑等污染物去除。
控制单元对构成磨削研磨装置50的上述构成要素分别进行控制。即,控制单元使磨削研磨装置50执行针对晶片1的研磨动作。控制单元是能够执行计算机程序的计算机。控制单元具有:运算处理装置,其具有CPU(central processing unit:中央处理单元)那样的微处理器;存储装置,其具有ROM(read only memory:只读存储器)或RAM(random accessmemory:随机存取存储器)那样的存储器;以及输入输出接口装置。控制单元的运算处理装置执行存储在存储装置中的计算机程序而生成用于对磨削研磨装置50进行控制的控制信号。控制单元的运算处理装置将所生成的控制信号经由输入输出接口装置而输出到磨削研磨装置50的各构成要素。
(磨削步骤)
图8是示出图2所示的晶片的加工方法的磨削步骤的侧剖视图。磨削步骤ST4是如下的步骤:隔着保护带20将晶片1吸引保持在卡盘工作台56的保持面上,对晶片1的背面7侧进行磨削而薄化至规定的厚度。在第1实施方式中,将收纳有正面3上粘贴着保护带20的晶片1的盒57和未收纳晶片1的盒58安装在磨削研磨装置50的装置主体51上,操作人员将加工内容信息登记在控制单元中,当从操作人员输入加工动作的开始指示时,通过磨削研磨装置50来实施磨削步骤ST4。
在磨削步骤ST4中,磨削研磨装置50使搬出搬入单元63从盒57中取出晶片1并向对位单元59搬出,使对位单元59进行晶片1的中心对位。在磨削步骤ST4中,磨削研磨装置50使搬入单元60将进行了中心对位的晶片1搬入到位于搬入搬出位置301的卡盘工作台56上。
在磨削步骤ST4中,磨削研磨装置50将晶片1的正面3侧隔着保护带20吸引保持在卡盘工作台56上,使背面7露出而利用旋转工作台55将晶片1依次搬送到粗磨削位置302和精磨削位置303。在磨削步骤ST4中,磨削研磨装置50在粗磨削位置302和精磨削位置303中如图8所示那样一边通过主轴使磨削磨轮52-2、53-2进行旋转并且使卡盘工作台56绕轴心进行旋转,一边从磨削液喷嘴52-3、53-3提供磨削液52-4、53-4,并且使磨削磨具52-1、53-1与晶片1的半导体基板2的背面7抵接而以规定的进给速度接近卡盘工作台56,由此,利用磨削磨具52-1、53-1依次对晶片1的背面7实施粗磨削和精磨削。在磨削步骤ST4中,对晶片1进行磨削直到成为规定的厚度。
并且,在第1实施方式中,在磨削步骤ST4中,通过从磨削步骤ST4的粗磨削位置302处的第1磨削单元52的磨削磨轮52-2、53-2作用的磨削应力,晶片1以改质层8为断裂起点沿着分割预定线4被分割成各个器件芯片6。在第1实施方式中,当将晶片1磨削至规定的厚度时,晶片的加工方法进入到研磨步骤ST5。另外,磨削步骤ST4后的晶片1在背面7的表层形成有未图示的破碎层。破碎层是晶体缺陷及应变等加工应变。
(研磨步骤)
图9是示出图2所示的晶片的加工方法的研磨步骤的侧剖视图。图10是将图2所示的晶片的加工方法的研磨步骤后的晶片的主要部分放大而示出的剖视图。研磨步骤ST5是如下的步骤:利用研磨垫54-1对在磨削步骤ST4中磨削后的晶片1的背面7侧进行研磨,将在磨削步骤ST4中形成的破碎层去除。在第1实施方式中,研磨步骤ST5是如下的步骤:利用包含磨粒的研磨垫54-1对在磨削步骤ST4中磨削的晶片1的背面7侧进行研磨,将在磨削步骤ST4中形成的破碎层去除并且利用磨粒形成作为去疵层10的微细的加工应变11。
在第1实施方式中,去疵层10是发挥出捕捉以附着于晶片1的铜(Cu)离子等金属为主的杂质而抑制由器件5的杂质导致的金属污染的所谓去疵能力的层。加工应变11是形成在晶片1的半导体基板2的背面7的表层中的微细的晶体缺陷及应变。加工应变11的晶体缺陷及应变比破碎层的晶体缺陷及应变小。
在研磨步骤ST5中,磨削研磨装置50使旋转工作台55旋转而使保持着精磨削后的晶片1的卡盘工作台56移动到研磨位置304,在研磨位置304,如图9所示,一边通过主轴使研磨工具54-2进行旋转并且使卡盘工作台56绕轴心进行旋转,一边使研磨垫54-1与晶片1的半导体基板2的背面7抵接而以规定的进给速度接近卡盘工作台56,由此,利用研磨垫54-1对晶片1的背面7施加干式研磨。在研磨步骤ST5中,当磨削研磨装置50进行了规定的时间的干式研磨时,通过研磨单元54结束研磨,将由研磨单元54研磨的晶片1定位于搬入搬出位置301,并通过搬出单元61搬入到清洗单元62,利用清洗单元62进行清洗,利用搬出搬入单元63将清洗后的晶片1向盒58搬入。
晶片的加工方法进入到等离子体加工步骤ST6。另外,如图10所示,研磨步骤ST5后的晶片1在背面7的表层形成有作为去疵层10的微细的晶体缺陷及应变等微细的加工应变11。
这样,在磨削步骤ST4和研磨步骤ST5中,磨削研磨装置50利用旋转工作台55将晶片1依次搬送到粗磨削位置302、精磨削位置303、研磨位置304以及搬入搬出位置301,依次实施粗磨削、精磨削、研磨而使晶片1的背面7高精度地平坦化。另外,在磨削研磨装置50每次使旋转工作台55旋转90度时,磨削研磨前的晶片1被搬入到搬入搬出位置301的卡盘工作台56。当对盒57内的全部的晶片1实施了磨削研磨时,磨削研磨装置50结束加工动作。
(等离子体加工步骤)
图11是示出在图2所示的晶片的加工方法的等离子体加工步骤中使用的等离子体装置的结构的剖视图。图12是将图2所示的晶片的加工方法的等离子体加工步骤中的晶片的主要部分放大而示出的剖视图。图13是将图2所示的晶片的加工方法的等离子体加工步骤后的晶片的主要部分放大而示出的剖视图。
等离子体加工步骤ST6是如下的步骤:图11所示的等离子体装置70向在研磨步骤ST5中研磨后的晶片1的背面7侧提供处于等离子体状态的惰性气体400(图12所示),对晶片1进行等离子体加工而将构成晶片1的背面7侧的表层的硅401去除,并且形成去疵层10。在第1实施方式中,等离子体加工步骤ST6是对晶片1进行等离子体加工而将构成晶片1的背面7侧的加工应变11的表层的硅401去除的步骤。在等离子体加工步骤ST6中,等离子体装置70在位于等离子体蚀刻腔室71内的密闭空间72内的构成下部电极73的卡盘工作台74(静电卡盘、ESC:Electrostatic chuck)上隔着保护带20载置晶片1的正面3侧,对电极75、76施加电力而将晶片1吸附保持在卡盘工作台74上。
在等离子体加工步骤ST6中,等离子体装置70将等离子体蚀刻腔室71内的密闭空间72密闭,使气体排出单元77进行动作而对密闭空间72内进行真空排气,从而将密闭空间72的压力维持为规定的压力,并且使制冷剂提供单元78进行动作而使作为制冷剂的氦气在设置于下部电极73内的制冷剂导入通路79、冷却通路80以及制冷剂排出通路81中循环,抑制下部电极73的异常升温。
在等离子体加工步骤ST6中,使惰性气体提供单元82进行动作而从上部电极84的多个喷出口85朝向下部电极73的卡盘工作台74上所保持的晶片1喷出惰性气体。然后,在等离子体加工步骤ST6中,等离子体装置在提供惰性气体的状态下从高频电源83对上部电极84施加生成并维持等离子体的高频电力,从高频电源83向下部电极73施加用于吸引离子的高频电力。由此,在下部电极73与上部电极84之间的空间中产生处于等离子体状态的惰性气体400(图12所示),处于该等离子体状态的惰性气体400与晶片1的背面7发生碰撞。另外,在第1实施方式中,等离子体装置70提供氩气作为惰性气体,但在本发明中,惰性气体并不限于氩气。
在第1实施方式中,在等离子体加工步骤ST6中,如图12所示,使卡盘工作台74的保持面的表层带负电402而使晶片1吸附保持在卡盘工作台74的保持面上,处于带正电的等离子体状态的惰性气体400被晶片1吸引而与背面7发生碰撞。于是,在等离子体加工步骤ST6中,晶片1的背面7侧的加工应变11的表层的硅401被去除,并且使加工应变11的表层变质成作为微小的晶体应变层的无定形(amorphous)状的无定形层12-1,在背面7侧的加工应变11的表层形成由无定形层12-1构成的预备去疵层12(图13所示)。无定形层12-1是被赋予比加工应变11小的晶体缺陷及应变而形成无定形状的层,其发挥出捕捉晶片1所含有的以铜(Cu)离子等金属为主的杂质而抑制由器件5的杂质导致的金属污染的所谓去疵能力。这样,晶片1在半导体基板2的背面7形成包含加工应变11和预备去疵层12在内的去疵层10。
当按照规定的时间使处于等离子体状态的惰性气体400与晶片1的背面7发生碰撞时,晶片的加工方法结束。另外,如图13所示,等离子体加工步骤后的晶片1薄化至完工厚度100,并且在背面7的表层形成有包含预备去疵层12和加工应变11在内的去疵层10。
第1实施方式的晶片的加工方法中,在进行干式研磨的研磨步骤ST5中形成作为去疵层10的微细的加工应变11,在等离子体加工步骤ST6中实施使用了惰性气体的等离子体加工,由此,将研磨后的晶片1的背面7的微细的加工应变11的表层去除。其结果是,即使赋予去疵能力,第1实施方式的晶片的加工方法也能够提高器件芯片6的抗弯强度。
并且,第1实施方式的晶片的加工方法中,在等离子体加工步骤ST6中通过等离子体加工将微细的加工应变11的表层去除,并且形成与加工应变11相比晶体缺陷及应变更小的预备去疵层12,因此与具有仅由通过研磨步骤ST5形成的加工应变11构成的去疵层10的器件芯片相比,能够提高抗弯强度。
此外,晶片的加工方法中,在等离子体加工中在半导体基板2的背面7形成包含预备去疵层12在内的去疵层10,因此与随机地形成微细的伤痕的加工应变层相比,还起到了能够在背面7的整个面上可靠地形成去疵层10的效果。
并且,晶片的加工方法还具有如下的效果:使用同一磨削研磨装置50来进行磨削步骤ST4和研磨步骤ST5,在研磨步骤ST5后向等离子体装置的搬送过程中会产生对晶片1带来金属污染的风险,但通过在研磨步骤ST5中已经形成的加工应变11来避免器件芯片6的金属污染。
并且,晶片的加工方法在等离子体加工步骤ST6中实施基于惰性气体的等离子体加工,因此与使用SF6等气体的情况相比,不需要排气气体的无害化处理,还具有能够简化设备的效果。
〔第2实施方式〕
根据附图对本发明的第2实施方式的晶片的加工方法进行说明。图14是示出第2实施方式的晶片的加工方法的流程的流程图。图15是示出图14所示的晶片的加工方法的切削步骤的侧剖视图。另外,图14和图15对与第1实施方式相同的部分标注相同的符号而省略说明。
如图14所示,第2实施方式的晶片的加工方法除了具有切削步骤ST10来代替改质层形成步骤ST3以外与第1实施方式相同。切削步骤ST10是如下的步骤:在实施磨削步骤ST4之前,从晶片1的半导体基板2的正面3侧沿着分割预定线4利用切削刀具94形成深度超过完工厚度100的切削槽9。在第2实施方式中,晶片的加工方法是在保护部件粘贴步骤ST1之前实施切削步骤ST10,但在本发明中,只要在磨削步骤ST4之前,则也可以在预备磨削步骤ST2之后实施切削步骤ST10。
在第2实施方式中,在切削步骤ST10中,在晶片1的背面7上粘贴划片带21,切削装置90将晶片1的背面7侧隔着划片带21吸引保持在卡盘工作台91的保持面92上。在切削步骤ST10中,如图15所示,在切削步骤ST10中,切削装置90一边使卡盘工作台91和切削单元93的切削刀具94沿着分割预定线4相对地移动,一边如图15所示,使切削刀具94从正面3切入至超过完工厚度100的深度而形成切削槽9。在本发明中,在切削步骤ST10中,也可以不对背面7粘贴划片带21便进行切削加工。
在第2实施方式中,在切削步骤ST10中,切削装置90一边使卡盘工作台91移动以使切削刀具94相对于卡盘工作台91所吸引保持的晶片1从图15中双点划线所示的位置朝向图15中实线所示的位置,一边沿着分割预定线4切入晶片1。
在切削步骤ST10中,当沿着全部的分割预定线4在半导体基板2上形成切削槽9时,解除使用了切削刀具94的切削和卡盘工作台91的吸引保持而进入到保护部件粘贴步骤ST1。在第2实施方式的晶片的加工方法的保护部件粘贴步骤ST1中,在晶片1的正面3上粘贴了保护带20之后,从背面7侧剥离划片带21。并且,在第2实施方式的晶片的加工方法的磨削步骤ST4中,切削槽9在背面7侧露出而将晶片1分割成各个器件芯片6。并且,在本发明中,也可以是,在切削步骤ST10之前且在保护部件粘贴步骤ST1之前,利用激光光线对形成器件5的半导体基板2的正面3的功能层进行烧蚀加工,沿着分割预定线4形成去除了功能层的激光加工槽。另外,在该情况下,激光加工槽的宽度比切削槽9宽。
第2实施方式的晶片的加工方法在进行干式研磨的研磨步骤ST5中形成作为去疵层10的微细的加工应变11,在等离子体加工步骤ST6中实施使用了惰性气体的等离子体加工,由此,将研磨后的晶片1的背面7的微细的加工应变11的表层去除。其结果是,与第1实施方式同样地,第2实施方式的晶片的加工方法能够提高器件芯片6的抗弯强度。
接着,本发明的发明人确认了第1实施方式的晶片的加工方法的效果。结果在以下的表1中示出。
【表1】
抗弯强度
比较例1 1350MPa
比较例2 1670MPa
本发明产品1 2107MPa
本发明产品2 3631MPa
在确认中,测定了比较例1、比较例2、本发明产品1以及本发明产品2的器件芯片6的抗弯强度。关于比较例1,使用株式会社迪斯科生产的产品名为DPEG的研磨工具来实施保护部件粘贴步骤ST1、预备磨削步骤ST2、改质层形成步骤ST3、磨削步骤ST4以及研磨步骤ST5,形成仅由加工应变11构成的去疵层10。关于比较例2,使用株式会社迪斯科生产的产品名为DP08的研磨工具来实施保护部件粘贴步骤ST1、预备磨削步骤ST2、改质层形成步骤ST3、磨削步骤ST4以及研磨步骤ST5,形成仅由加工应变11构成的去疵层10。
关于本发明产品1,使用株式会社迪斯科生产的产品名为DPEG的研磨工具来实施保护部件粘贴步骤ST1、预备磨削步骤ST2、改质层形成步骤ST3、磨削步骤ST4、研磨步骤ST5以及等离子体加工步骤ST6,形成包含加工应变11和预备去疵层12的去疵层10。关于本发明产品2,使用株式会社迪斯科生产的产品名为DP08的研磨工具来实施保护部件粘贴步骤ST1、预备磨削步骤ST2、改质层形成步骤ST3、磨削步骤ST4、研磨步骤ST5以及等离子体加工步骤ST6,形成包含加工应变11和预备去疵层12的去疵层10。
并且,在比较例1、比较例2、本发明产品1以及本发明产品2中,分别制造多个大小为10mm×10mm并且厚度为25μm的器件芯片6,通过以支点间的距离为1.4mm的三点弯曲来测定各器件芯片6的抗弯强度,表1示出了多个器件芯片6的抗弯强度的平均值。
根据表1,比较例1的抗弯强度为1350MPa,与此相对,本发明产品1的抗弯强度为2107MPa,本发明产品1的抗弯强度超过了比较例1的抗弯强度的1.5倍。根据表1,比较例2的抗弯强度为1670MPa,与此相对,本发明产品2的抗弯强度为3631MPa,本发明产品2的抗弯强度超过了比较例2的抗弯强度的2.1倍。
因此,根据表1可知,通过在研磨步骤ST5之后实施等离子体加工步骤ST6,能够提高器件芯片6的抗弯强度。
另外,本发明并不限定于上述实施方式。即,能够在不脱离本发明的主旨的范围内进行各种变形而实施。例如,在上述实施方式中,在研磨步骤ST5中实施所谓的干式研磨而在背面7上形成微细的加工应变11,但在本发明中,在研磨步骤ST5中,也可以一边提供CMP(化学机械研磨:Chemical Mechanical Polishing)加工等的加工液一边对背面7进行研磨,在不形成加工应变11的情况下将在磨削步骤ST4中形成的破碎层去除。即,研磨步骤ST5可以是利用研磨垫对在磨削步骤ST4中磨削后的晶片1的背面7侧进行研磨而将在磨削步骤ST4中形成的破碎层去除的步骤,等离子体加工步骤ST6可以是对在研磨步骤ST5中研磨后的晶片1的背面7侧提供处于等离子体状态的惰性气体400而在晶片1的背面7侧形成去疵层10的步骤。并且,本发明的研磨步骤ST5并不限于CMP研磨,也可以利用在研磨布或弹性体中包含二氧化硅等磨粒的研磨垫、如日本特开2002-283243号公报记载的那样包含二氧化硅、氧化铝、镁橄榄石、滑石、莫来石、立方晶氮化硼、金刚石、氮化硅、碳化硅、碳化硼、碳酸钡、碳酸钙、氧化铁、氧化镁、氧化锆、氧化铈、氧化铬、氧化锡、氧化钛中的1种或2种以上的磨粒的研磨垫来进行干式研磨(干式抛光)。

Claims (5)

1.一种晶片的加工方法,该晶片在半导体基板的正面上形成有格子状的多条分割预定线,在由该分割预定线划分的各区域中形成有器件,其中,
该晶片的加工方法具有如下的步骤:
保护部件粘贴步骤,在晶片的正面侧粘贴保护部件;
磨削步骤,隔着该保护部件将晶片保持在卡盘工作台上,对晶片的背面侧进行磨削而薄化至规定的厚度;
研磨步骤,利用研磨垫对通过该磨削步骤进行了磨削的晶片的背面侧进行研磨,将通过该磨削步骤而形成的破碎层去除;以及
等离子体加工步骤,向通过该研磨步骤进行了研磨的晶片的背面侧提供处于等离子体状态的惰性气体,将晶片的背面侧的表层去除。
2.根据权利要求1所述的晶片的加工方法,其中,
在该研磨步骤中,使用包含磨粒的该研磨垫对晶片的背面侧进行研磨,将通过该磨削步骤而形成的破碎层去除并且利用该磨粒形成作为去疵层的微细的加工应变。
3.根据权利要求1所述的晶片的加工方法,其中,
在该等离子体加工步骤中,在晶片的背面侧的表层形成由无定形层构成的预备去疵层。
4.根据权利要求1所述的晶片的加工方法,其中,
该晶片的加工方法还具有如下的改质层形成步骤:在实施该磨削步骤之前,沿着该分割预定线照射对于该半导体基板具有透过性的波长的激光光线,在晶片的内部形成沿着该分割预定线的改质层,
通过因该磨削步骤而产生的磨削应力,晶片以该改质层为断裂起点而被分割。
5.根据权利要求1所述的晶片的加工方法,其中,
该晶片的加工方法具有如下的切削步骤:在实施该磨削步骤之前,从晶片的正面侧沿着该分割预定线利用切削刀具形成深度超过完工厚度的切削槽,
在该磨削步骤中,该切削槽在晶片的背面侧露出而将晶片分割。
CN202010088142.3A 2019-02-15 2020-02-12 晶片的加工方法 Pending CN111584352A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019-025839 2019-02-15
JP2019025839A JP2020136401A (ja) 2019-02-15 2019-02-15 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
CN111584352A true CN111584352A (zh) 2020-08-25

Family

ID=72126057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088142.3A Pending CN111584352A (zh) 2019-02-15 2020-02-12 晶片的加工方法

Country Status (5)

Country Link
JP (1) JP2020136401A (zh)
KR (1) KR20200099971A (zh)
CN (1) CN111584352A (zh)
SG (1) SG10202001105SA (zh)
TW (1) TW202046397A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871617B2 (ja) 2006-03-09 2012-02-08 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
JP2020136401A (ja) 2020-08-31
KR20200099971A (ko) 2020-08-25
TW202046397A (zh) 2020-12-16
SG10202001105SA (en) 2020-09-29

Similar Documents

Publication Publication Date Title
JP5916513B2 (ja) 板状物の加工方法
JP6192778B2 (ja) シリコンウエーハの加工装置
JP2006344878A (ja) 加工装置および加工方法
JP5963537B2 (ja) シリコンウエーハの加工方法
JP2007214457A (ja) ウェーハ加工装置及び方法
JP2007242902A (ja) ウエーハの加工方法
JP5498857B2 (ja) ウェーハの加工方法
KR20170016285A (ko) 피가공물의 가공 방법
KR20180057545A (ko) 웨이퍼의 가공 방법
CN111584352A (zh) 晶片的加工方法
CN107891358B (zh) 晶片的加工方法和研磨装置
JP2011031359A (ja) 研磨工具、研磨装置および研磨加工方法
JP4913484B2 (ja) 半導体ウエーハの研磨加工方法
JP2019186363A (ja) ウェーハの加工方法
JP5907797B2 (ja) ウエーハの加工方法
KR102320761B1 (ko) 웨이퍼의 가공 방법 및 연마 장치
JP2019012848A (ja) ウェハ加工方法及びウェハ加工システム
JP6548928B2 (ja) 被加工物の研削方法及び研削装置
JP2020061501A (ja) ウェーハの加工方法
JP2006303329A (ja) シリコン基板の薄板加工方法およびそれに用いられる加工装置
JP2020110906A (ja) 被加工物の加工方法
JP2008183659A (ja) 研削装置
TW202111793A (zh) 晶圓加工方法
KR20180035671A (ko) 디바이스 웨이퍼의 가공 방법
KR102255728B1 (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication