TWI832553B - 顯示面板與其製作方法 - Google Patents

顯示面板與其製作方法 Download PDF

Info

Publication number
TWI832553B
TWI832553B TW111143261A TW111143261A TWI832553B TW I832553 B TWI832553 B TW I832553B TW 111143261 A TW111143261 A TW 111143261A TW 111143261 A TW111143261 A TW 111143261A TW I832553 B TWI832553 B TW I832553B
Authority
TW
Taiwan
Prior art keywords
material layer
photosensitive material
opening
slope
electrode pad
Prior art date
Application number
TW111143261A
Other languages
English (en)
Other versions
TW202419940A (zh
Inventor
陳玠鳴
余宙桓
簡伯儒
廖達文
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111143261A priority Critical patent/TWI832553B/zh
Priority to CN202310359021.1A priority patent/CN116190540A/zh
Priority to US18/480,645 priority patent/US20240162406A1/en
Application granted granted Critical
Publication of TWI832553B publication Critical patent/TWI832553B/zh
Publication of TW202419940A publication Critical patent/TW202419940A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

顯示面板包含陣列基板、發光二極體晶片、感光材料層與透明導電層。陣列基板包含第一電極墊與相鄰第一電極墊的第二電極墊，且第一電極墊與第二電極墊用以提供不同電位。發光二極體晶片包含位於相對兩側的第一電極與第二電極，第一電極電性連接第一電極墊。感光材料層在陣列基板上且包圍發光二極體晶片，並包含暴露第二電極墊的開口，感光材料層的開口的側壁具有第一部分與第二部分，第一部分的斜率比第二部分的斜率大，且第一部分於陣列基板的正投影比第二部分於陣列基板的正投影小。透明導電層在感光材料層上並連接第二電極墊與第二電極。

Description

顯示面板與其製作方法
本揭露的一些實施方式是關於一種顯示面板與其製作方法。
發光二極體顯示器為現今常見的顯示器之一。一般而言，製造發光二極體顯示器時，需進行巨量轉移製程，以將大量的發光二極體晶片轉移至特定載板上。接著，在發光二極體晶片與載板上形成透明導電層，以將發光二極體晶片的電極與載板上的電極電性連接。當發光二極體晶片的電極與載板上的電極無法有效連接時，便容易造成發光二極體晶片不亮。
本揭露的一些實施方式提供一種顯示面板，包含陣列基板、發光二極體晶片、第一感光材料層與第一透明導電層。陣列基板包含載板、介電層堆疊、第一電極墊與第二電極墊。介電層堆疊在載板上。第一電極墊在介電層堆疊上。第二電極墊在介電層堆疊上並相鄰第一電極墊，且第一電極墊與第二電極墊用以提供不同電位。發光二極體晶片包含位於相對兩側的第一電極與第二電極，第一電極電性連接第一電極墊。第一感光材料層在陣列基板上且包圍發光二極體晶片，第一感光材料層包含暴露第二電極墊的開口，第一感光材料層的開口的側壁具有第一部分與第二部分，第一感光材料層的開口的側壁的第一部分的第一斜率比第一感光材料層的開口的側壁的第二部分的第二斜率還大，且第一感光材料層的開口的側壁的第一部分於陣列基板的正投影比第一感光材料層的開口的側壁的第二部分於陣列基板的正投影還小。第一透明導電層在第一感光材料層上，並電性連接第二電極墊與第二電極。
在一些實施方式中，顯示面板更包含第二感光材料層，在第一感光材料層上且包圍發光二極體晶片。第二感光材料層包含暴露第二電極墊與部分的第一感光材料層的開口，第二感光材料層的開口的側壁具有第一部分與第二部分，第二感光材料層的開口的側壁的第一部分的第一斜率比第二感光材料層的開口的側壁的第二部分的第二斜率還大。
在一些實施方式中，第一斜率大於1，且第二斜率小於1。
在一些實施方式中，第一感光材料層的開口的側壁更具有第三部分與第四部分，第一感光材料層的開口的側壁的第二部分的第二斜率與第四部分的第四斜率比第一感光材料層的開口的側壁的第三部分的第三斜率還小。
在一些實施方式中，第二感光材料層的開口的該側壁更具有第三部分與第四部分，第二感光材料層的該開口的側壁的第二部分的第二斜率與第四部分的第四斜率比第二感光材料層的開口的側壁的第三部分的第三斜率還小。
本揭露的一些實施方式提供一種顯示面板，包含陣列基板、發光二極體晶片、第一感光材料層、第一透明導電層、第二感光材料層與第二透明導電層。陣列基板包含載板、介電層堆疊、第一電極墊與第二電極墊。介電層堆疊在載板上。第一電極墊在介電層堆疊上。第二電極墊在介電層堆疊上並相鄰第一電極墊，且第一電極墊與第二電極墊用以提供不同電位。發光二極體晶片包含位於相對兩側的第一電極與第二電極，第一電極電性連接第一電極墊。第一感光材料層在陣列基板上且包圍發光二極體晶片，第一感光材料層包含暴露第二電極墊的開口。第一透明導電層在第一感光材料層上，並接觸第二電極墊。第二感光材料層在第一透明導電層上且包圍發光二極體晶片，第二感光材料層包含暴露第二電極墊的開口與部分的第一透明導電層。第二透明導電層在第二感光材料層上與第一透明導電層上。
在一些實施方式中，顯示面板更包含氮化層，在第一感光材料層與第一透明導電層之間。
本揭露的一些實施方式提供一種形成顯示面板的方法，包含放置發光二極體晶片於陣列基板上，其中發光二極體晶片包含位於相對兩側的第一電極與第二電極，第一電極電性連接陣列基板的第一電極墊。形成第一感光材料層於陣列基板上，且第一感光材料層圍繞發光二極體晶片。藉由第一狹縫型光罩曝光第一感光材料層。顯影第一感光材料層，使得第一感光材料層包含暴露第二電極墊的一開口，第一感光材料層的開口的側壁具有第一部分與第二部分，第一感光材料層的開口的側壁的第一部分的第一斜率比第一感光材料層的開口的側壁的第二部分的第二斜率還大。形成第一透明導電層於第一感光材料層上，第一透明導電層電性連接發光二極體晶片的第二電極與該陣列基板的第二電極墊。
在一些實施方式中，藉由第一狹縫型光罩曝光第一感光材料層包含調整第一狹縫型光罩的複數個狹縫之間的間距。
在一些實施方式中，方法更包含在形成第一透明導電層之後，形成第二感光材料層於第一感光材料層與陣列基板上，且第二感光材料層圍繞發光二極體晶片。藉由第二狹縫型光罩曝光第二感光材料層。顯影第二感光材料層，使得第二感光材料層包含暴露第二電極墊的開口，第二感光材料層的該開口的側壁具有第一部分與第二部分，第二感光材料層的開口的側壁的第一部分的第一斜率比第二感光材料層的開口的側壁的第二部分的第二斜率還大。
在一些實施方式中，第一透明導電層更形成在第二感光材料層上。
在一些實施方式中，方法更包含形成第二透明導電層於第二感光材料層上，第二透明導電層電性連接發光二極體晶片的第二電極與陣列基板的第二電極墊。
本揭露的一些實施方式可用於減少顯示面板的透明導電層斷線的風險。具體而言，可降低透明導電層的坡度來降低透明導電層斷線的風險。如此一來，可減少發光二極體晶片因透明導電層斷線而不亮的機率。
為使熟悉本揭露所屬技術領域之一般技藝者能更進一步了解本揭露，下文特列舉本揭露之較佳實施例，並配合所附圖式，詳細說明本揭露的構成內容及所欲達成之功效。
本揭露的一些實施方式可用於減少顯示面板的透明導電層斷線的風險。具體而言，可降低透明導電層的坡度來降低透明導電層斷線的風險。如此一來，可減少發光二極體晶片因透明導電層斷線而不亮的機率。
第1圖繪示本揭露的一些實施方式的顯示面板100的橫截面視圖。顯示面板100包含陣列基板110、發光二極體晶片120、第一感光材料層132與第一透明導電層142。
陣列基板110為包含驅動元件的面板，舉例而言，陣列基板110包含載板112、介電層堆疊114、第一電極墊116與第二電極墊118。介電層堆疊114在載板112上。第一電極墊116在介電層堆疊114上。第二電極墊118在介電層堆疊114上並相鄰第一電極墊116，且第一電極墊116與第二電極墊118用以提供不同電位。在一些實施方式中，如第1圖所示，陣列基板110可包含主動元件119，例如薄膜電晶體(thin film transistor，TFT)。在另一些實施方式中，陣列基板110也可包含其他的驅動元件例如微晶片(micro chip)，又或者主動元件可以不位於如第1圖所示的位置，例如主動元件可位於載板112的下方，並以雙面走線的方式驅動顯示面板100。在一些實施方式中，陣列基板110包含在介電層堆疊114之間的介電層115，且介電層115可由氮化矽製成。在一些實施方式中，介電層堆疊114可由介電材料，例如氧化矽製成。第一電極墊116與第二電極墊118可由導電材料，例如金屬製成。
發光二極體晶片120包含位於相對兩側的第一電極122與第二電極124。第一電極122電性連接該第一電極墊116。第二電極124電性連接第二電極墊118。發光二極體晶片120。具體而言，第一電極122與第二電極124可位於發光二極體晶片120的半導體層126的相對兩側。發光二極體晶片120可放置於第一電極墊116上，使得第一電極122直接接觸第一電極墊116。在一些實施方式中，第一電極122與第二電極124可由金屬，例如鎳、錫、金，製成。具體而言，陣列基板110可更包含第一通孔件150與第二通孔件160。第一通孔件150與第二通孔件160位於介電層堆疊114中。第一通孔件150電性連接主動元件119與發光二極體晶片120的第一電極122。第二通孔件160電性連接接地電極(未繪示)與發光二極體晶片120的第二電極124。應注意，雖然第1圖繪示在不同介電層堆疊114上的第二通孔件160不互連，但在不同於第1圖所繪示的橫截面上，在不同介電層堆疊114上的第二通孔件160仍會互相連接。
第一感光材料層132在陣列基板110上且包圍發光二極體晶片120。第一感光材料層132包含暴露第二電極墊118的開口O1。第一感光材料層132的開口O1的側壁具有第一部分P11與第二部分P12。第一部分P11較靠近第二電極墊118，第二部分P12較遠離較靠近第二電極墊118，且第一部分P11連接第二部分P12。第2圖繪示第一感光材料層132的開口O1的第一部分P11與第二部分P12的輪廓。第一感光材料層132的開口O1的側壁的第一部分P11的第一斜率S11比第一感光材料層132的開口O1的側壁的第二部分P12的第二斜率S12還大，且第一感光材料層132的開口O1的側壁的第一部分P11於陣列基板110的正投影TL11比第一感光材料層132的開口O1的側壁的第二部分P12於陣列基板110的正投影TL12還小。換句話說，第一部分P11與第二部分P12可構成一個階梯狀結構。如此一來，可減緩第一感光材料層132的爬坡程度，使得後續形成在第一感光材料層132上的第一透明導電層142的坡度可減緩。在一些實施方式中，第一斜率S11大於1，且第二斜率S12小於1。在一些實施方式中，第一斜率S11不超過1.2。若第一斜率S11與第二斜率S12不在上述揭露的範圍之內，則第一感光材料層132爬坡程度較大，容易使得第一透明導電層142斷裂。
回到第1圖，第一透明導電層142在第一感光材料層132上，並電性連接第二電極墊118與第二電極124。第一透明導電層142可由透明導電材料，例如氧化銦錫(ITO)製成。第一透明導電層142共形地覆蓋發光二極體晶片120、第一感光材料層132與第二電極墊118，使得第一透明導電層142可電性連接第二電極墊118與第二電極124。由於第一透明導電層142共形地覆蓋第一感光材料層132，因此第一感光材料層132的輪廓可決定第一透明導電層142的坡度。當第一感光材料層132的斜率、正投影如第2圖所示時，則第一透明導電層142較不易斷線，發光二極體晶片120也較不容易不亮。
第3圖繪示本揭露的另一些實施方式的顯示面板100的橫截面視圖。顯示面板100可更包含第二感光材料層134。第二感光材料層134在第一感光材料層132上且包圍發光二極體晶片120。第二感光材料層134包含暴露第二電極墊118與部分的第一感光材料層132的開口O2。第二感光材料層134的開口O2的側壁具有第一部分P21與第二部分P22。第一部分P21較靠近第二電極墊118，第二部分P22較遠離第二電極墊118，且第一部分P21連接第二部分P22。第4圖繪示第二感光材料層134的開口O2的第一部分P21與第二部分P22的輪廓。第二感光材料層134的開口O2的側壁的第一部分P21的第一斜率S21比第二感光材料層134的開口O2的側壁的第二部分P22的第二斜率S22還大，且第二感光材料層134的開口O2的側壁的第一部分P21於陣列基板110的正投影TL21比第二感光材料層134的開口O2的側壁的第二部分P22於陣列基板110的正投影TL22還小。換句話說，第一部分P21與第二部分P22可構成一個階梯狀結構。如此一來，可減緩第二感光材料層134的爬坡程度，使得後續形成在第二感光材料層134上的第一透明導電層142的坡度可減緩。在一些實施方式中，第一斜率S21大於1，且第二斜率S22小於1。在一些實施方式中，第一斜率S21不超過1.2。若第一斜率S21與第二斜率S22不在上述揭露的範圍之內，則第二感光材料層134爬坡程度較大，容易使得第一透明導電層142斷裂。
回到第3圖，第一透明導電層142在第一感光材料層132與第二感光材料層134上，並電性連接第二電極墊118與第二電極124。由於第一透明導電層142共形地覆蓋第一感光材料層132與第二感光材料層134，因此第一感光材料層132與第二感光材料層134的輪廓可決定第一透明導電層142的坡度。當第一感光材料層132的斜率、正投影與第二感光材料層134的斜率、正投影如第4圖所示時，則第一透明導電層142較不易斷線，發光二極體晶片120也較不容易失效。
第5圖至第8圖繪示本揭露的一些實施方式的顯示面板100(如第1圖的顯示面板100)的製造方式的橫截面視圖。參考第5圖，放置發光二極體晶片120於陣列基板110上。發光二極體晶片120包含位於相對兩側的第一電極122與第二電極124，第一電極122電性連接陣列基板110的第一電極墊116。具體而言，可藉由巨量轉移(mass transfer)將發光二極體晶片120轉移至陣列基板110上，並將發光二極體晶片120的第一電極122放置在陣列基板110的第一電極墊116上。
參考第6圖，形成第一感光材料層132’於陣列基板110上，且第一感光材料層132’圍繞發光二極體晶片120。第一感光材料層132’由可利用光微影製程圖案化的材料製成。在一些實施方式中，第一感光材料層132’可由有機材料，例如壓克力樹脂，製成。在一些實施方式中，第一感光材料層132’可含有感光劑、溶劑(例如丙二醇甲醚醋酸酯(PGMEA))與添加劑(例如黏著促進劑、硬化促進劑或界面活性劑)。在一些實施方式中，第一感光材料層132’可覆蓋發光二極體晶片120的第二電極124。在一些實施方式中，可藉由旋轉塗佈製程來形成第一感光材料層132’。
參考第7圖，藉由第一狹縫型光罩PM1曝光第一感光材料層132’，並顯影第一感光材料層132’，使得第一感光材料層132’包含暴露第二電極墊118的開口O1，且顯影過後的第一感光材料層132’為第一感光材料層132。具體而言，藉由第一狹縫型光罩PM1曝光第一感光材料層132’包含調整第一狹縫型光罩PM1的狹縫之間的間距，以改變第一感光材料層132’被曝光的材料的深度。舉例而言，較小的間距D11使得在單位長度下的第一感光材料層132’接受較多的曝光，使得第一感光材料層132’的曝光深度較深。較大的間距D12使得在單位長度下的第一感光材料層132’接受較少的曝光，使得第一感光材料層132’的曝光深度較淺。此外，藉由第一狹縫型光罩PM1曝光第一感光材料層132’也可包含調整第一狹縫型光罩PM1的狹縫的大小。舉例而言，較大的狹縫SL11寬度可使第一感光材料層132’接受較多的曝光。較小的狹縫SL12寬度可使第一感光材料層132’接受較少的曝光。在一些實施方式中，第二電極墊118上方的狹縫SL11較大，且狹縫之間的間距D11較小。第一電極墊116上方的狹縫SL12較小，且狹縫之間的間距D12較大。當曝光第一感光材料層132’之後，便可顯影第一感光材料層132’，使得第一感光材料層132包含暴露第二電極墊118的開口O1。第一感光材料層132的開口O1的側壁具有第一部分P11與第二部分P12。第一感光材料層132的開口O1的側壁的第一部分P11的第一斜率S11比第一感光材料層132的開口O1的側壁的第二部分P12的第二斜率S12還大(參考第2圖)。如此一來，便可藉由光罩的狹縫大小與狹縫之間的間距大小來調整第一感光材料層132的輪廓。
參考第8圖，形成第一透明導電層142於第一感光材料層132上。第一透明導電層142電性連接發光二極體晶片120的第二電極124與陣列基板110的第二電極墊118。至此，發光二極體晶片120的第一電極122與第二電極124分別電性連接至陣列基板110的第一電極墊116與第二電極墊118。
第9圖至第11圖繪示本揭露的另一些實施方式的顯示面板100(如第3圖的顯示面板100)的製造方式的橫截面視圖。具體而言，可在完成第7圖的製程之後，接著進行第9圖至第11圖的製程，以形成第3圖的顯示面板100。
參考第9圖，形成第二感光材料層134’於第一感光材料層132與陣列基板110上，且第二感光材料層134’圍繞發光二極體晶片120。第二感光材料層134’可與第一感光材料層132’相同或類似的材料製成，且第二感光材料層134’的製程可與第一感光材料層132’的製程類似。因此，第二感光材料層134’的相關細節不在此贅述。在一些實施方式中，第二感光材料層134’可覆蓋發光二極體晶片120的第二電極124。
參考第10圖，藉由第二狹縫型光罩PM2曝光第二感光材料層134’，並顯影第二感光材料層134’，使得第二感光材料層134’包含暴露第二電極墊118的開口O2，且顯影過後的第二感光材料層134’為第二感光材料層134。具體而言，藉由第二狹縫型光罩PM2曝光第二感光材料層134’包含調整第二狹縫型光罩PM2的狹縫之間的間距，以改變第二感光材料層134’被曝光的材料的深度。舉例而言，較小的間距D21使得在單位長度下的第二感光材料層134’接受較多的曝光，使得第二感光材料層134’的曝光深度較深。較大的間距D22使得在單位長度下的第二感光材料層134’接受較少的曝光，使得第二感光材料層134’的曝光深度較淺。此外，藉由第二狹縫型光罩PM2曝光第二感光材料層134’也可包含調整第二狹縫型光罩PM2的狹縫的大小。舉例而言，較大的狹縫SL21寬度可使第二感光材料層134’接受較多的曝光。較小的狹縫SL22寬度可使第二感光材料層134’接受較少的曝光。在一些實施方式中，第二電極墊118上方的狹縫SL21較大，且狹縫之間的間距D21較小。第一電極墊116上方的狹縫SL22較小，且狹縫之間的間距D22較大。當曝光第二感光材料層134’之後，便可顯影第二感光材料層134’，使得第二感光材料層134包含暴露第二電極墊118的開口O2。第二感光材料層134的開口O2的側壁具有第一部分P21與第二部分P22。第二感光材料層134的開口O2的側壁的第一部分P21的第一斜率S21比第二感光材料層134的開口O2的側壁的第二部分P22的第二斜率S22還大(參考第4圖)。如此一來，便可藉由光罩的狹縫大小與狹縫之間的間距大小來調整第二感光材料層134的輪廓。
參考第11圖，形成第一透明導電層142於第一感光材料層132與第二感光材料層134上。第一透明導電層142電性連接發光二極體晶片120的第二電極124與陣列基板110的第二電極墊118。至此，發光二極體晶片120的第一電極122與第二電極124分別電性連接至陣列基板110的第一電極墊116與第二電極墊118。
第12圖繪示本揭露的另一些實施方式的顯示面板100的橫截面視圖。第12圖的顯示面板100與第1圖的顯示面板100類似，差別在於第12圖的顯示面板100的第一感光材料層132的開口O1的側壁更具有第三部分P13、第四部分P14、第五部分P15與第六部分P16。第一部分P11最靠近第二電極墊118，第六部分P16最遠離第二電極墊118，且第一部分P11連接第二部分P12，第二部分P12連接第三部分P13，第三部分P13連接第四部分P14，第四部分P14連接第五部分P15，第五部分P15連接第六部分P16(參考第13圖)。第13圖繪示第12圖的顯示面板100的第一感光材料層132的區域M的輪廓。第一感光材料層132的開口O1的側壁的第三部分P13的第三斜率S13比第一感光材料層132的開口O1的側壁的第二部分P12的第二斜率S12與第四部分P14的第四斜率S14還大。第一感光材料層132的開口O1的側壁的第五部分P15的第五斜率S15比第一感光材料層132的開口O1的側壁的第四部分P14的第四斜率S14與第六部分P16的第六斜率S16還大。如此一來，可減緩第一感光材料層132的爬坡程度，使得後續形成在第一感光材料層132上的第一透明導電層142的坡度可減緩。在一些實施方式中，第一斜率S11、第三斜率S13與第五斜率S15大於1，且第二斜率S12、第四斜率S14與第六斜率S16小於1。在一些實施方式中，第一斜率S11、第三斜率S13與第五斜率S15不超過1.2。第12圖的顯示面板100與第1圖的顯示面板100的形成方式亦類似，兩者的差別在於在曝光第一感光材料層時所使用的第一狹縫型光罩的狹縫大小與狹縫之間的間距大小的不同。換句話說，第12圖的顯示面板100的第一感光材料層132可包含多個階梯狀結構，例如三個階梯狀結構，而第1圖的顯示面板100的第一感光材料層132可僅包含一個階梯狀結構。
第14圖繪示本揭露的另一些實施方式的顯示面板100的橫截面視圖。第14圖的顯示面板100與第12圖的顯示面板100類似，差別在於第12圖的顯示面板100更包含第二感光材料層134。第15圖繪示第14圖的顯示面板100的第一感光材料層132與第二感光材料層134的區域N的輪廓。第二感光材料層134的開口O2的側壁具有第一部分P21、第二部分P22、第三部分P23與第四部分P24。第二感光材料層134的開口O2的側壁的第一部分P21的第一斜率S21比第二感光材料層134的開口O2的側壁的第二部分P22的第二斜率S22還大。第二感光材料層134的開口O2的側壁的第二部分P22的第二斜率S22與第四部分P24的第四斜率S24比第二感光材料層134的開口O2的側壁的第三部分P23的第三斜率S23還小。如此一來，可減緩第二感光材料層134的爬坡程度，使得後續形成在第一感光材料層132與第二感光材料層134上的第一透明導電層142的坡度可減緩。在一些實施方式中，第一斜率S21與第三斜率S23大於1，且第二斜率S22與第四斜率S24小於1。在一些實施方式中，第一斜率S21與第三斜率S23不超過1.2。第14圖的顯示面板100與第1圖的顯示面板100的形成方式亦類似，兩者的差別在於在曝光第一感光材料層與第二感光材料層時所使用的第一狹縫型光罩的狹縫大小與狹縫之間的間距大小的不同。換句話說，第14圖的顯示面板100的第二感光材料層134也可包含多個階梯狀結構，例如兩個階梯狀結構。
第16圖繪示本揭露的另一些實施方式的顯示面板100的橫截面視圖。第16圖的顯示面板100與第14圖的顯示面板100類似，差別在於第16圖的顯示面板100更包含第二透明導電層144。在第16圖的顯示面板100中，第一透明導電層142在第一感光材料層132上並接觸第二電極墊118。第二感光材料層134在第一透明導電層142上，且第二透明導電層144在第二感光材料層134與第一透明導電層142上。第二透明導電層144的材料與第一透明導電層142類似或相同。第16圖的顯示面板100與第14圖的顯示面板100的形成方式亦類似，兩者的差別在於在形成第16圖的顯示面板100時，在形成第二感光材料層134之前，先在第一感光材料層132上形成第一透明導電層142。接著，在第一透明導電層142上形成第二感光材料層134。接著，形成第二透明導電層144於第二感光材料層134上。第二透明導電層144電性連接發光二極體晶片120的第二電極124與陣列基板110的第二電極墊118。當顯示面板100同時具有第一透明導電層142與第二透明導電層144時，可降低因其中一層透明導電層斷裂而使得發光二極體晶片120不亮的機率。
第17圖繪示本揭露的另一些實施方式的顯示面板100的橫截面視圖。第17圖的顯示面板100與第14圖的顯示面板100類似，差別在於第17圖的顯示面板100更包含氮化層180，氮化層180在第一感光材料層132與第一透明導電層142之間。在一些實施方式中，氮化層180更在第一感光材料層132與第二感光材料層134之間。第17圖的顯示面板100與第14圖的顯示面板100的形成方式亦類似，兩者的差別在於在形成第17圖的顯示面板100時，在形成第一透明導電層142之前，先在第一感光材料層132上形成氮化層180。接著，在氮化層180上形成第二感光材料層134。接著，形成第一透明導電層142於第二感光材料層134上。當顯示面板100具有氮化層180時，可降低第一透明導電層142腐蝕的機率，或是降低因底下的感光材料層不平整而使得第一透明導電層142斷線的機率。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100:顯示面板 110:陣列基板 112:載板 114:介電層堆疊 115:介電層 116:第一電極墊 118:第二電極墊 119:主動元件 120:發光二極體晶片 122:第一電極 124:第二電極 126:半導體層 132:第一感光材料層 132’:第一感光材料層 134:第二感光材料層 134’:第二感光材料層 142:第一透明導電層 144:第二透明導電層 150:第一通孔件 160:第二通孔件 180:氮化層 D11:間距 D12:間距 D21:間距 D22:間距 M:區域 N:區域 O1:開口 O2:開口 P11:第一部分 P12:第二部分 P13:第三部分 P14:第四部分 P15:第五部分 P16:第六部分 P21:第一部分 P22:第二部分 P23:第三部分 P24:第四部分 PM1:第一狹縫型光罩 PM2:第二狹縫型光罩 S11:第一斜率 S12:第二斜率 S13:第三斜率 S14:第四斜率 S15:第五斜率 S16:第六斜率 S21:第一斜率 S22:第二斜率 S23:第三斜率 S24:第四斜率 SL11:狹縫 SL12:狹縫 SL21:狹縫 SL22:狹縫 TL11:正投影 TL12:正投影 TL21:正投影 TL22:正投影
第1圖繪示本揭露的一些實施方式的顯示面板的橫截面視圖。 第2圖繪示第一感光材料層的開口的第一部分與第二部分的輪廓。 第3圖繪示本揭露的另一些實施方式的顯示面板的橫截面視圖。 第4圖繪示第二感光材料層的開口的第一部分與第二部分的輪廓。 第5圖至第8圖繪示本揭露的一些實施方式的顯示面板的製造方式的橫截面視圖。 第9圖至第11圖繪示本揭露的另一些實施方式的顯示面板的製造方式的橫截面視圖。 第12圖繪示本揭露的另一些實施方式的顯示面板的橫截面視圖。 第13圖繪示第12圖的顯示面板的第一感光材料層的區域M的輪廓。 第14圖繪示本揭露的另一些實施方式的顯示面板的橫截面視圖。 第15圖繪示第14圖的顯示面板的第一感光材料層與第二感光材料層的區域N的輪廓。 第16圖繪示本揭露的另一些實施方式的顯示面板的橫截面視圖。 第17圖繪示本揭露的另一些實施方式的顯示面板的橫截面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:顯示面板
110:陣列基板
112:載板
114:介電層堆疊
115:介電層
116:第一電極墊
118:第二電極墊
119:主動元件
120:發光二極體晶片
122:第一電極
124:第二電極
126:半導體層
132:第一感光材料層
142:第一透明導電層
150:第一通孔件
160:第二通孔件
O1:開口
P11:第一部分
P12:第二部分

Claims (10)

  1. 一種顯示面板，包含：一陣列基板，包含：一載板；一介電層堆疊，在該載板上；一第一電極墊，在該介電層堆疊上；以及一第二電極墊，在該介電層堆疊上並相鄰該第一電極墊，且該第一電極墊與該第二電極墊用以提供不同電位；一發光二極體晶片，該發光二極體晶片包含位於相對兩側的一第一電極與一第二電極，該第一電極電性連接該第一電極墊；一第一感光材料層，在該陣列基板上且包圍該發光二極體晶片，該第一感光材料層包含暴露該第二電極墊的一開口，該第一感光材料層的該開口的一側壁具有一第一部分與一第二部分，該第一感光材料層的該開口的該側壁的該第一部分的一第一斜率比該第一感光材料層的該開口的該側壁的該第二部分的一第二斜率還大，且該第一感光材料層的該開口的該側壁的該第一部分於該陣列基板的一正投影比該第一感光材料層的該開口的該側壁的該第二部分於該陣列基板的一正投影還小；以及一第一透明導電層，在該第一感光材料層上，並電性連接該第二電極墊與該第二電極。
  2. 如請求項1所述之顯示面板，更包含一第二感光材料層，在該第一感光材料層上且包圍該發光二極體晶片，該第二感光材料層包含暴露該第二電極墊與部分的該第一感光材料層的一開口，該第二感光材料層的該開口的一側壁具有一第一部分與一第二部分，該第二感光材料層的該開口的該側壁的該第一部分的一第一斜率比該第二感光材料層的該開口的該側壁的該第二部分的一第二斜率還大。
  3. 如請求項2所述之顯示面板，其中該第一斜率大於1，且該第二斜率小於1。
  4. 如請求項2所述之顯示面板，其中該第一感光材料層的該開口的該側壁更具有一第三部分與一第四部分，該第一感光材料層的該開口的該側壁的該第二部分的該第二斜率與該第四部分的一第四斜率比該第一感光材料層的該開口的該側壁的該第三部分的一第三斜率還小。
  5. 如請求項2所述之顯示面板，其中該第二感光材料層的該開口的該側壁更具有一第三部分與一第四部分，該第二感光材料層的該開口的該側壁的該第二部分的該第二斜率與該第四部分的一第四斜率比該第二感光材料層的該開口的該側壁的該第三部分的一第三斜率還小。
  6. 一種顯示面板，包含：一陣列基板，包含：一載板；一主動元件，在該載板上；一介電層堆疊，在該主動元件與該載板上；一第一電極墊，在該介電層堆疊上並電性連接該主動元件；以及一第二電極墊，在該介電層堆疊上並相鄰該第一電極墊；一發光二極體晶片，該發光二極體晶片包含位於相對兩側的一第一電極與一第二電極，該第一電極電性連接該第一電極墊；一第一感光材料層，在該陣列基板上且包圍該發光二極體晶片，該第一感光材料層包含暴露該第二電極墊的一開口，該第一感光材料層的該開口的一側壁具有一第一部分與一第二部分，該第一感光材料層的該開口的該側壁的該第一部分的一第一斜率比該第一感光材料層的該開口的該側壁的該第二部分的一第二斜率還大；一第一透明導電層，在該第一感光材料層上，並接觸該第二電極墊；一第二感光材料層，在該第一透明導電層上且包圍該發光二極體晶片，該第二感光材料層包含暴露該第二電極墊的一開口與部分的該第一透明導電層；以及一第二透明導電層，在該第二感光材料層上與該第一透 明導電層上。
  7. 如請求項6所述之顯示面板，更包含一氮化層，在該第一感光材料層與該第一透明導電層之間。
  8. 形成一種顯示面板的方法，包含：放置一發光二極體晶片於一陣列基板上，其中該發光二極體晶片包含位於相對兩側的一第一電極與一第二電極，該第一電極電性連接該陣列基板的一第一電極墊；形成一第一感光材料層於該陣列基板上，且該第一感光材料層圍繞該發光二極體晶片；藉由一第一狹縫型光罩曝光該第一感光材料層；顯影該第一感光材料層，使得該第一感光材料層包含暴露該第二電極墊的一開口，該第一感光材料層的該開口的一側壁具有一第一部分與一第二部分，該第一感光材料層的該開口的該側壁的該第一部分的一第一斜率比該第一感光材料層的該開口的該側壁的該第二部分的一第二斜率還大；以及形成一第一透明導電層於該第一感光材料層上，該第一透明導電層電性連接該發光二極體晶片的該第二電極與該陣列基板的一第二電極墊。
  9. 如請求項8所述之方法，其中藉由該第一狹縫型光罩曝光該第一感光材料層包含調整該第一狹縫型光 罩的複數個狹縫之間的間距。
  10. 如請求項8所述之方法，更包含：在形成該第一透明導電層之後，形成一第二感光材料層於該第一感光材料層與該陣列基板上，且該第二感光材料層圍繞該發光二極體晶片；藉由一第二狹縫型光罩曝光該第二感光材料層；顯影該第二感光材料層，使得該第二感光材料層包含暴露該第二電極墊的一開口，該第二感光材料層的該開口的一側壁具有一第一部分與一第二部分，該第二感光材料層的該開口的該側壁的該第一部分的一第一斜率比該第二感光材料層的該開口的該側壁的該第二部分的一第二斜率還大；以及形成一第二透明導電層於該第二感光材料層上，該第二透明導電層電性連接該發光二極體晶片的該第二電極與該陣列基板的該第二電極墊。
TW111143261A 2022-11-11 2022-11-11 顯示面板與其製作方法 TWI832553B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111143261A TWI832553B (zh) 2022-11-11 2022-11-11 顯示面板與其製作方法
CN202310359021.1A CN116190540A (zh) 2022-11-11 2023-04-06 显示面板与其制作方法
US18/480,645 US20240162406A1 (en) 2022-11-11 2023-10-04 Display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111143261A TWI832553B (zh) 2022-11-11 2022-11-11 顯示面板與其製作方法

Publications (2)

Publication Number Publication Date
TWI832553B true TWI832553B (zh) 2024-02-11
TW202419940A TW202419940A (zh) 2024-05-16

Family

ID=86447479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111143261A TWI832553B (zh) 2022-11-11 2022-11-11 顯示面板與其製作方法

Country Status (3)

Country Link
US (1) US20240162406A1 (zh)
CN (1) CN116190540A (zh)
TW (1) TWI832553B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN106066549A (zh) * 2015-04-23 2016-11-02 株式会社半导体能源研究所 电子设备
CN114460809A (zh) * 2016-03-18 2022-05-10 东丽株式会社 负型感光性树脂组合物、固化膜、具备固化膜的显示装置、及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN106066549A (zh) * 2015-04-23 2016-11-02 株式会社半导体能源研究所 电子设备
CN114460809A (zh) * 2016-03-18 2022-05-10 东丽株式会社 负型感光性树脂组合物、固化膜、具备固化膜的显示装置、及其制造方法

Also Published As

Publication number Publication date
US20240162406A1 (en) 2024-05-16
CN116190540A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US11937444B2 (en) Flexible display substrate having first and second bonding regions, display panel, display device, and manufacturing method
WO2020186932A1 (zh) 发光器件及其制造方法、显示装置
US8563980B2 (en) Array substrate and manufacturing method
TWI671572B (zh) 顯示面板及其製造方法
WO2021093681A1 (zh) 显示背板及其制作方法和显示装置
WO2018223654A1 (zh) 阵列基板及其制作方法和显示装置
WO2023098293A1 (zh) 显示基板及其制作方法和显示装置
US20240038934A1 (en) Display substrate and method for manufacturing the same
TWI832553B (zh) 顯示面板與其製作方法
CN111584511B (zh) 阵列基板及其制造方法、显示装置
WO2019009360A1 (ja) 発光装置及び有機ｅｌ装置、並びにこれらの製造方法
TWI712844B (zh) 元件基板及其製造方法
WO2013131390A1 (zh) Tft阵列基板及其制造方法和显示装置
US20220399433A1 (en) Display Substrate and Display Apparatus
US20220068980A1 (en) Driving backplane and method for manufacturing the same, and display device
US20220068899A1 (en) Display panel and preparation method thereof
US20230345772A1 (en) Display substrate and manufacturing method thereof, and display device
WO2022183602A1 (zh) 一种Mini LED背光板的制作方法及Mini LED背光板
CN113658976A (zh) 显示装置及制造显示装置的方法
CN114171552A (zh) 显示基板及其制造方法和显示装置
US11869904B2 (en) Array substrate, method for fabricating same, and display device
JP7354296B2 (ja) 表示装置
US11825600B2 (en) Printed circuit board, display device, and manufacturing method of display device
WO2023184244A1 (zh) 显示基板及显示装置
US11374036B2 (en) Array substrate, manufacturing method thereof, and display device