CN111584511B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN111584511B
CN111584511B CN202010407047.5A CN202010407047A CN111584511B CN 111584511 B CN111584511 B CN 111584511B CN 202010407047 A CN202010407047 A CN 202010407047A CN 111584511 B CN111584511 B CN 111584511B
Authority
CN
China
Prior art keywords
layer
conductive
substrate
array
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010407047.5A
Other languages
English (en)
Other versions
CN111584511A (zh
Inventor
李嘉
刘俊领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010407047.5A priority Critical patent/CN111584511B/zh
Priority to US16/962,070 priority patent/US11374036B2/en
Priority to PCT/CN2020/100036 priority patent/WO2021227219A1/zh
Publication of CN111584511A publication Critical patent/CN111584511A/zh
Application granted granted Critical
Publication of CN111584511B publication Critical patent/CN111584511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板及其制造方法、显示装置,所述阵列基板包括:基板;阵列层,阵列层包括设置于基板上的导电垫以及导电电极,导电垫用于与待绑定于阵列基板上的驱动芯片电性连接,导电电极用于与待绑定于阵列基板上的发光元件连接;防划伤层,防划伤层设置于阵列层远离基板的一侧,防划伤层具有第一镂空区和第二镂空区,第一镂空区对应导电垫,第二镂空区对应导电电极。通过在阵列层远离基板的一侧设置防划伤层,以避免将驱动芯片以及发光元件绑定于阵列基板的过程中对阵列层上的线路造成划伤。

Description

阵列基板及其制造方法、显示装置
技术领域
本申请涉及显示技术领域,尤其涉及一种阵列基板及其制造方法、显示装置。
背景技术
微型化发光二极管发展成未来显示技术的热点之一,和目前的液晶显示装置(Liquid Crystal Display,LCD)、有机发光二极管(Organic Light Emitting Diode,OLED)显示器件相比,微型化发光二极管具有反应快、高色域、高PPI、低能耗等优势,但其技术难点多且技术复杂,特别是其关键技术巨量转移技术、发光二极管颗粒微型化成为技术瓶颈,而亚毫米发光二极管(Mini-LED)背板作为微型化发光二极管与背板结合的产物,具有高对比度、高显色性能等可与有机发光二极管相媲美的特点,成本仅为有机发光二极管的60%左右,相对有机发光二极管更易实施,所以亚毫米发光二极管成为各大面板厂商布局热点。
亚毫米发光二极管背板需要通过清洗、沉积、涂胶、曝光、显影、蚀刻、剥离以及检测切割等制程等完成,在进行亚毫米发光二极管背板制作完成后的切割、亚毫米发光二极管转移、覆晶薄膜绑定等过程会出现亚毫米发光二极管背板划伤等情况,导致亚毫米发光二极管背板出现短路以及断路的显示不良,严重影响产品整体良率。
因此,有必要解决亚毫米发光二极管背板在切割、亚毫米发光二极管转移、覆晶薄膜绑定等过程中易被划伤的问题。
发明内容
本申请的目的在于提供一种阵列基板及其制造方法、显示装置,以解决阵列基板在切割、发光元件转移以及覆晶薄膜绑定过程中易被划伤的问题。
为实现上述目的,本申请提供一种阵列基板,所述阵列基板包括:
基板;
阵列层,所述阵列层包括设置于所述基板上的导电垫以及导电电极,所述导电垫用于与待绑定于所述阵列基板上的驱动芯片电性连接,所述导电电极用于与待绑定于所述阵列基板上的发光元件连接;
防划伤层,所述防划伤层设置于所述阵列层远离所述基板的一侧,所述防划伤层具有第一镂空区和第二镂空区,所述第一镂空区对应所述导电垫,所述第二镂空区对应所述导电电极。
在上述阵列基板中,所述防划伤层的制备材料为石墨烯或改性石墨烯中的至少一种。
在上述阵列基板中,所述阵列层还包括薄膜晶体管,所述防划伤层对应所述薄膜晶体管设置。
在上述阵列基板中,所述防划伤层的杨氏模量大于或等于0.1TPa。
在上述阵列基板中,所述防划伤层的厚度为50埃-2000埃。
在上述阵列基板中,所述导电垫和所述导电电极同层设置。
在上述阵列基板中,所述导电垫和所述导电电极均包括第一导电子层和所述第二导电子层,所述第二导电子层位于所述第一导电子层远离所述基板的一侧,所述第二导电子层用于防止所述第一导电子层氧化。
在上述阵列基板中,所述发光元件为亚毫米发光二极管或微型发光二极管。
一种阵列基板的制造方法,所述制造方法包括如下步骤:
于基板上形成阵列层,所述阵列层包括设置于所述基板上的导电垫以及导电电极;
于所述阵列层远离所述基板的一侧形成防划伤层;
去除所述防划伤层对应所述导电垫以及所述导电电极的部分,且使所述导电垫以及所述导电电极显露;
将覆晶薄膜绑定于所述导电垫上,且将发光元件绑定于所述导电电极上,所述覆晶薄膜包括驱动芯片,得所述阵列基板。
一种显示装置,所述显示装置包括上述阵列基板。
有益效果:本申请提供一种阵列基板及其制造方法、显示装置,所述阵列基板包括:基板;阵列层,阵列层包括设置于基板上的导电垫以及导电电极,导电垫用于与待绑定于阵列基板上的驱动芯片电性连接,导电电极用于与待绑定于阵列基板上的发光元件连接;防划伤层,防划伤层设置于阵列层远离基板的一侧,防划伤层具有第一镂空区和第二镂空区,第一镂空区对应导电垫,第二镂空区对应导电电极。通过在阵列层远离基板的一侧设置防划伤层,以避免将驱动芯片以及发光元件绑定于阵列基板的过程中对阵列层上的线路造成划伤导致基板出现短路、断路的显示不良,严重影响产品的整体良率。
附图说明
图1为本申请实施例阵列基板的制造方法的流程示意图;
图2A-2D为制造本申请实施例阵列基板的过程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请提供一种阵列基板,所述阵列基板包括:
基板;
阵列层,所述阵列层包括设置于所述基板上的导电垫以及导电电极,所述导电垫用于与待绑定于所述阵列基板上的驱动芯片电性连接,所述导电电极用于与待绑定于所述阵列基板上的发光元件连接;
防划伤层,所述防划伤层设置于所述阵列层远离所述基板的一侧,所述防划伤层具有第一镂空区和第二镂空区,所述第一镂空区对应所述导电垫,所述第二镂空区对应所述导电电极。
本申请阵列基板通过在阵列层远离基板的一侧形成防划伤层,以在切割制程、发光元件绑定制程以及覆晶薄膜绑定制程中对阵列层上的线路起到保护作用,提高阵列基板的良率。
在一些实施例中,所述防划伤层的制备材料为石墨烯或改性石墨烯中的至少一种。石墨烯具有厚度薄、坚硬的优点,且具有良好的韧性,可以弯曲。石墨烯的杨氏模量达到1.0TPa,拉伸强度为130GPa。改性石墨烯,例如氢等离子改性的还原石墨烯具有良好的强度,平均模量达到0.25TPa。由于石墨烯及石墨烯改性材料具有坚硬且具有韧性的优点,使得防划伤层在阵列基板的制造过程中被划伤或碰撞受损较小,起到包括阵列层的线路,防止线路短路或者断路的问题。
在一些实施例中,防划伤层包括第一防划伤层和第二防划伤层,第一防划伤层的杨氏模量大于第二防划伤层的杨氏模量,第一防划伤层位于第二防划伤层远离基板的一侧,以使得防划伤层具有良好的防划伤作用的同时,便于后续防划伤层的图案化。例如第一防划伤层的制备材料为石墨烯,第二防划伤层的制备材料为还原石墨烯。第二防划伤层的制备材料为还原石墨烯,由于还原石墨烯相对于石墨烯具有更多的官能团,有利于提高防划伤层与阵列层之间的附着力。第一防划伤层的制备材料为石墨烯,由于石墨烯具有良好的稳定性,例如高温稳定性以及化学稳定性等,有利于提高防划伤层的稳定性。
在一些实施例中,所述阵列层还包括薄膜晶体管,所述防划伤层对应所述薄膜晶体管设置。阵列基板还可以包括数据线以及扫描线等电路,以驱动发光元件发光。防划伤层对应薄膜晶体管设置,可以对薄膜晶体管中的膜层起到保护作用。
在一些实施例中,薄膜晶体管可以为蚀刻阻挡型薄膜晶体管,也可以为背沟道薄膜晶体管。薄膜晶体管包括栅极、有源层、源漏电极以及栅极绝缘层,栅极绝缘层设置于栅极以及有源层之间,源漏电极与有源层电性连接。
在一些实施例中,所述防划伤层的杨氏模量大于或等于0.1TPa,以使得防划伤层相对于普通的无机材料例如氮化硅等具有良好的防划伤效果。防划伤层的杨氏模量可以为0.15TPa、0.5TPa、0.75TPa、1TPa以及2TPa。
在一些实施例中,所述防划伤层的厚度为50埃-2000埃,以使得防划伤层起到防划伤作用的同时,更容易制备得到且图案化防划伤层的时间缩短,简化制程。例如防划伤层的厚度为100埃、150埃、800埃、1000埃以及1500埃。
在一些实施例中,所述导电垫和所述导电电极同层设置,以使得导电垫以及导电电极可以通过相同的制程形成,有利于简化制程。
在一些实施例中,所述导电垫和所述导电电极均包括第一导电子层和所述第二导电子层,所述第二导电子层位于所述第一导电子层远离所述基板的一侧,所述第二导电子层用于防止所述第一导电子层氧化,以使得导电垫和导电电极具有良好的导电性的同时,避免导电垫以及导电电极出现氧化。
在一些实施例中,第一导电子层的制备材料为铜或铜合金,第二导电子层的制备材料为MoTiNi合金、MoTi合金或MoNi合金。第二导电子层的制备材料为MoTiNi合金使得导电垫以及导电电极具有更好的抗氧化性。
在一些实施例中,所述导电垫和所述导电电极均还包括第三导电子层,第三导电子层位于第一导电子层靠近基板的一侧,第三导电层的制备材料为Mo或Mo合金,以防止第一导电子层为铜层时出现扩散。
在一些实施例中,所述发光元件为亚毫米发光二极管(Mini LED)或微型发光二极管(Micro LED)。
本申请还提供一种显示装置。显示装置可以为液晶显示装置,液晶显示装置包括背光模组,背光模组包括上述阵列基板。显示装置也可以为无机发光二极管显示面板,无机发光二极管显示面板包括上述阵列基板。
本申请还提供一种阵列基板的制造方法,阵列基板的制造方法的流程图如图1所示,制造方法包括如下步骤:
S101:于基板上形成阵列层,所述阵列层包括设置于所述基板上的导电垫以及导电电极。
S102:于所述阵列层远离所述基板的一侧形成防划伤层。
S103:去除所述防划伤层对应所述导电垫以及所述导电电极的部分,且使所述导电垫以及所述导电电极显露。
S104:将覆晶薄膜绑定于所述导电垫上,且将发光元件绑定于所述导电电极上,所述覆晶薄膜包括驱动芯片,得所述阵列基板。
本申请阵列基板的制造方法通过在阵列层远离基板的一侧形成防划伤层,且去除防划伤层对应导电电极以及导电垫的部分,且使导电电极以及导电垫显露后,将发光元件绑定于导电电极上,将覆晶薄膜绑定于导电垫上,以避免在绑定发光元件以及覆晶薄膜的过程中对阵列层上的线路造成损伤,提高产品的良率。
以下以薄膜晶体管为背沟道蚀刻型薄膜晶体管为例,对阵列基板的制造方法进行详述。
S201:如图2A所示,在基板上形成栅极以及第一导电构件。
具体地,在基板100上形成整面的第一导电层,采用第一道黄光制程对第一导电层进行图案化,以得到栅极1011以及第一导电构件1012。其中,第一道黄光制程包括于第一导电层上形成整面的光阻层,利用第一光罩对光阻层进行曝光,且利用显影液进行显影,蚀刻未被光阻层覆盖的第一导电层,剥离剩余的光阻层。其中,第一导电层包括依次叠置于基板100上的钼或钼合金层以及铜或铜合金层,例如第一导电层为依次叠置于基板100上的钼层以及铜层。
S202:如图2B所示,依次形成覆盖栅极、第一导电构件以及基板的栅极绝缘层和半导体层,且在栅极绝缘层和半导体层上形成对应第一导电构件设置的第一接触孔。
具体地,形成覆盖栅极1011、第一导电构件1012以及基板100的整面栅极绝缘层102后,在栅极绝缘层102上形成整面的半导体层。栅极绝缘层102的制备材料为氮化硅。半导体层包括a-Si层1031以及n掺杂的a-Si层1032,n掺杂的a-Si层1032位于远离基板100的一侧。再通过光阻涂布、曝光、显影、蚀刻以及剥离的第二道黄光制程以于第一导电构件1012的上方形成贯穿半导体层以及栅极绝缘层102的第一接触孔100a。
S203:如图2C所示,于第一接触孔中以及半导体层上形成整面的第二导电层,利用构图工艺形成第二导电构件、有源层、源漏电极以及导电垫,第二导电构件通过第一接触孔与第一导电构件接触,源漏电极与有源层接触。
具体地,于第一接触孔100a中以及半导体层上形成整面的第二导电层后,采用半色调灰阶掩膜(Half Tone)工艺以及两次干法蚀刻以及两次湿法蚀刻,以制备得到第二导电构件1041、有源层1033、源漏电极1042以及导电垫1043,第二导电构件1041通过第一接触孔100a与第一导电构件1012接触,源漏电极1042与有源层1033接触。第二导电层包括依次叠置于半导体层上的Mo层、铜层以及MoTiNi合金层。
其中,半色调灰阶掩膜(Half Tone)工艺是在第二导电层上形成整面的光层之后,利用半色调灰阶掩膜半对光阻层定义光阻全保留区、光阻半保留区以及光阻完全去除区,其中,待形成第二导电构件1041、源漏电极1042以及导电垫1043的位置为光阻全保留区,待形成有源层1033的沟道的位置为光阻半保留区,待形成源漏电极1042中的源电极和待形成第二导电构件1041之间的区域以及待形成源漏电极1042的漏电极和待形成导电电极1043之间的区域为光阻完全去除区。第一次干法蚀刻是蚀刻光阻完全去除区的第二导电层,第一次湿法蚀刻是蚀刻光阻完全去除区的半导体层。第二次干法蚀刻是蚀刻光阻半保留区的第二导电层,第二次湿法蚀刻是蚀刻光阻半保留区的n掺杂的a-Si层1032。
S204:如图2D所示,依次形成覆盖第二导电构件、源漏电极、导电垫以及栅极绝缘层的钝化层以及防划伤层,且去除第二导电构件以及导电垫对应的钝化层以及防划伤层。
具体地,形成覆盖第二导电构件1041、源漏电极1042、导电垫1043以及栅极绝缘层102的整面钝化层105,于钝化层105上形成整面的防划伤层106,采用第三道黄光制程去除第二导电构件1041以及导电垫1043对应的钝化层105以及防划伤层106,以使第二导电构件1041以及导电垫1043显露。钝化层105的制备材料为氮化硅以及氧化硅中的至少一种。防划伤层106的制备材料为石墨烯或改性石墨烯。
S205:将发光元件绑定于导电电极上,且将覆晶薄膜绑定于第二导电构件上。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种阵列基板,其特征在于,所述阵列基板包括:
基板;
阵列层,所述阵列层包括设置于所述基板上的导电垫以及导电电极,所述导电垫用于与待绑定于所述阵列基板上的驱动芯片电性连接,所述导电电极用于与待绑定于所述阵列基板上的发光元件连接;
防划伤层,所述防划伤层设置于所述阵列层远离所述基板的一侧,所述防划伤层具有第一镂空区和第二镂空区,所述第一镂空区对应所述导电垫,所述第二镂空区对应所述导电电极, 所述防划伤层的制备材料为石墨烯或改性石墨烯中的至少一种。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列层还包括薄膜晶体管,所述防划伤层对应所述薄膜晶体管设置。
3.根据权利要求1所述的阵列基板,其特征在于,所述防划伤层的杨氏模量大于或等于0.1TPa。
4.根据权利要求1所述的阵列基板,其特征在于,所述防划伤层的厚度为50埃-2000埃。
5.根据权利要求1所述的阵列基板,其特征在于,所述导电垫和所述导电电极同层设置。
6.根据权利要求5所述的阵列基板,其特征在于,所述导电垫和所述导电电极均包括第一导电子层和第二导电子层,所述第二导电子层位于所述第一导电子层远离所述基板的一侧,所述第二导电子层用于防止所述第一导电子层氧化。
7.根据权利要求1所述的阵列基板,其特征在于,所述发光元件为亚毫米发光二极管或微型发光二极管。
8.一种阵列基板的制造方法,其特征在于,所述制造方法包括如下步骤:
于基板上形成阵列层,所述阵列层包括设置于所述基板上的导电垫以及导电电极;
于所述阵列层远离所述基板的一侧形成防划伤层,所述防划伤层的制备材料为石墨烯或改性石墨烯中的至少一种;
去除所述防划伤层对应所述导电垫以及所述导电电极的部分,且使所述导电垫以及所述导电电极显露;
将覆晶薄膜绑定于所述导电垫上,且将发光元件绑定于所述导电电极上,所述覆晶薄膜包括驱动芯片,得所述阵列基板。
9.一种显示装置,其特征在于,所述显示装置包括权利要求1-7任一项所述的阵列基板。
CN202010407047.5A 2020-05-14 2020-05-14 阵列基板及其制造方法、显示装置 Active CN111584511B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010407047.5A CN111584511B (zh) 2020-05-14 2020-05-14 阵列基板及其制造方法、显示装置
US16/962,070 US11374036B2 (en) 2020-05-14 2020-07-03 Array substrate, manufacturing method thereof, and display device
PCT/CN2020/100036 WO2021227219A1 (zh) 2020-05-14 2020-07-03 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010407047.5A CN111584511B (zh) 2020-05-14 2020-05-14 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN111584511A CN111584511A (zh) 2020-08-25
CN111584511B true CN111584511B (zh) 2021-08-03

Family

ID=72110931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010407047.5A Active CN111584511B (zh) 2020-05-14 2020-05-14 阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
CN (1) CN111584511B (zh)
WO (1) WO2021227219A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242413B (zh) * 2020-10-10 2022-10-04 武汉华星光电技术有限公司 灯板及显示装置
CN112596316B (zh) * 2020-12-21 2022-12-09 京东方科技集团股份有限公司 阵列基板及制备方法、显示面板及制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600497A (zh) * 2019-10-22 2019-12-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111063693A (zh) * 2019-12-05 2020-04-24 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863364A (zh) * 2016-09-22 2018-03-30 上海新昇半导体科技有限公司 显示屏的保护层及其形成方法以及显示屏及其形成方法
CN108183156A (zh) * 2017-12-26 2018-06-19 深圳市华星光电技术有限公司 微型发光二极管显示面板及其制作方法
US20200075816A1 (en) * 2018-08-30 2020-03-05 Oregon State University Micro-led apparatus with enhanced illumination, and method for forming such
CN110085621B (zh) * 2019-05-15 2021-03-26 京东方科技集团股份有限公司 电子设备、显示面板、驱动背板及其制造方法
CN111613634B (zh) * 2020-05-26 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600497A (zh) * 2019-10-22 2019-12-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111063693A (zh) * 2019-12-05 2020-04-24 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN111584511A (zh) 2020-08-25
WO2021227219A1 (zh) 2021-11-18

Similar Documents

Publication Publication Date Title
KR100811685B1 (ko) 픽셀 어레이 기판
KR100789090B1 (ko) 액정표시장치 제조방법
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
US11189646B2 (en) Display substrate including signal line electrically connected to conductive pattern through the plurality of via holes
CN111477638B (zh) 阵列基板及其制造方法、显示装置
CN111524859B (zh) 阵列基板及其制造方法、显示装置
CN111584511B (zh) 阵列基板及其制造方法、显示装置
CN101355095A (zh) 有机薄膜晶体管阵列面板及其制造方法
TW201818561A (zh) 發光裝置與其製作方法
US20150380445A1 (en) Array substrate and method for manufacturing the same
CN111584512B (zh) 阵列基板及其制造方法、显示装置
CN113345837A (zh) 一种显示面板的制作方法及显示面板
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
CN108447916B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
CN111524904A (zh) 阵列基板及其制造方法、显示装置
CN112420765B (zh) 灯板及其制造方法、显示装置
US7585712B2 (en) Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate
US11817463B2 (en) Driving backplane and method for manufacturing the same, and display device
KR100303443B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
CN110085606B (zh) 阵列基板及其制备方法
US11374036B2 (en) Array substrate, manufacturing method thereof, and display device
CN113488512A (zh) 显示面板及其制备方法
CN111312743A (zh) 微发光二极管阵列基板及其制备方法
US11869904B2 (en) Array substrate, method for fabricating same, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant