TWI830820B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI830820B
TWI830820B TW108142590A TW108142590A TWI830820B TW I830820 B TWI830820 B TW I830820B TW 108142590 A TW108142590 A TW 108142590A TW 108142590 A TW108142590 A TW 108142590A TW I830820 B TWI830820 B TW I830820B
Authority
TW
Taiwan
Prior art keywords
pattern
epitaxial
fin
height
contact
Prior art date
Application number
TW108142590A
Other languages
English (en)
Other versions
TW202027272A (zh
Inventor
鄭鍾基
鄭載勳
安燦根
李潤錫
洪秀憲
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202027272A publication Critical patent/TW202027272A/zh
Application granted granted Critical
Publication of TWI830820B publication Critical patent/TWI830820B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置包括：第一鰭型圖案，位於基板的第一區中。第一鰭型圖案包括間隔開的多個鰭，所述多個鰭具有由第一溝槽界定的各自的側壁。設置有第一閘極結構，第一閘極結構與第一鰭型圖案相交。設置有第二鰭型圖案，第二鰭型圖案位於基板的第二區中。第二鰭型圖案包括具有由第二溝槽界定的側壁的鰭。設置有第二閘極結構，第二閘極結構與第二鰭型圖案相交。場絕緣膜填充第一溝槽的至少一部分及第二溝槽的至少一部分。場絕緣膜具有：第一上表面，接觸第一鰭型圖案的至少一個側壁且與第一溝槽的底部間隔開第一高度；以及第二上表面，接觸第二鰭型圖案的側壁且與第二溝槽的底部間隔開不同於第一高度的第二高度。

Description

半導體裝置
本發明是有關於半導體裝置及其形成方法。 [優先權申請案的參考]
本申請案主張於2018年12月28日提出申請的韓國專利申請案第10-2018-0171528號的優先權，所述韓國專利申請案的揭露內容併入本案供參考。
作為用於提高半導體裝置的密度的多種比例縮放技術（scaling technology）中的一種，已提出多閘極電晶體（multi-gate transistor），所述多閘極電晶體可使用鰭形矽本體（fin-shaped silicon body）及絕緣的閘極實施，所述絕緣的閘極形成於所述鰭形矽本體的表面上且可被控制成藉此調製鰭形矽本體內的半導體主動/通道區的導電性。由於多閘極電晶體可利用三維通道，因此相對易於執行比例縮放。另外，即使不增大多閘極電晶體的閘極長度，亦可改善電流控制能力。最終，可有效地抑制短通道效應（short channel effect，SCE），在短通道效應中，所施加的汲極電壓會對通道區的電位產生不利影響。
本發明概念的態樣提供一種其中接觸件的接觸電阻減小的半導體裝置及一種用於製作所述半導體裝置的方法。
本發明概念的態樣亦提供一種具有經改善的通道遷移率（channel mobility）的半導體裝置及一種用於製作所述半導體裝置的方法。
根據本發明概念的一些態樣，一種半導體裝置包括：第一鰭型圖案，在基板的第一區中，所述第一鰭型圖案包括多個鰭，所述多個鰭各自在第一方向上延伸且具有由第一溝槽界定的側壁。設置有第一閘極結構，所述第一閘極結構與所述第一鰭型圖案相交且在第二方向上延伸。所述基板的第二區中設置有第二鰭型圖案，所述第二鰭型圖案包括在第三方向上延伸且具有由第二溝槽界定的側壁的單個鰭。設置有第二閘極結構，所述第二閘極結構與所述第二鰭型圖案相交且在第四方向上延伸。在所述基板上設置有場絕緣膜，其填充所述第一溝槽的至少一部分及所述第二溝槽的至少一部分。所述場絕緣膜包括第一上表面及第二上表面，所述第一上表面接觸所述第一鰭型圖案的側壁，所述第二上表面接觸所述第二鰭型圖案的側壁。自所述第一溝槽的底部至所述場絕緣膜的所述第一上表面的第一高度可不同於自所述第二溝槽的底部至所述場絕緣膜的所述第二上表面的第二高度。
根據本發明概念的一些態樣，一種半導體裝置包括：第一鰭型圖案，在基板的第一區中在第一方向上延伸；第二鰭型圖案，在所述基板的第二區中在第三方向上延伸；場絕緣膜，環繞所述第一鰭型圖案及所述第二鰭型圖案的至少一部分；第一閘極結構，位於所述場絕緣膜上，與所述第一鰭型圖案相交且在第二方向上延伸；以及第二閘極結構，位於所述場絕緣膜上，與所述第二鰭型圖案相交且在第四方向上延伸。亦設置有第一磊晶圖案，所述第一磊晶圖案在所述第一鰭型圖案上在所述第一方向上間隔開。設置有第二磊晶圖案，所述第二磊晶圖案在所述第二鰭型圖案上在所述第三方向上間隔開。所述場絕緣膜包括：第一部分，位於所述第一閘極結構下方；第二部分，設置於所述第一部分的至少一側上；第三部分，位於所述第二閘極結構下方；以及第四部分，設置於所述第三部分的至少一側上。所述第一部分具有自所述基板的上表面至所述第一閘極結構的底部的第一厚度。所述第二部分具有自所述基板的所述上表面至所述場絕緣膜的上表面的第二厚度。所述第三部分具有自所述基板的所述上表面至所述第二閘極結構的底部的第三厚度。所述第四部分具有自所述基板的所述上表面至所述場絕緣膜的所述上表面的第四厚度。所述第一厚度與所述第二厚度之間的差可小於所述第三厚度與所述第四厚度之間的差。所述第一磊晶圖案的第一體積可小於所述第二磊晶圖案的第二體積。
根據本發明概念的一些態樣，提供一種半導體裝置，所述半導體裝置包括：第一鰭型圖案，在第一方向上延伸；第二鰭型圖案，在第三方向上延伸；第一閘極結構，與所述第一鰭型圖案相交且在第二方向上延伸；第二閘極結構，與所述第二鰭型圖案相交且在第四方向上延伸；場絕緣膜，環繞所述第一鰭型圖案及所述第二鰭型圖案的至少一部分；第一磊晶圖案，位於所述第一鰭型圖案上；以及第二磊晶圖案，位於所述第二鰭型圖案上。所述第一鰭型圖案的下表面在所述第二方向上的第一寬度可小於所述第二鰭型圖案的下表面在所述第四方向上的第二寬度，且所述第一磊晶圖案的第一體積可小於所述第二磊晶圖案的第二體積。
根據本發明概念的一些附加態樣，提供一種用於製作半導體裝置的方法，所述方法包括：在基板的第一區中形成在第一方向上延伸的第一鰭型圖案；在所述基板的第二區中形成在第三方向上延伸的第二鰭型圖案；形成環繞所述第一鰭型圖案及所述第二鰭型圖案的至少一部分的場絕緣膜；形成與所述第一鰭型圖案相交且在第二方向上延伸的第一虛設閘極；形成與所述第二鰭型圖案相交且在第四方向上延伸的第二虛設閘極；使用所述第一虛設閘極在所述第一鰭型圖案上形成在所述第一方向上間隔開的第一磊晶區；使用所述第二虛設閘極在所述第二鰭型圖案上形成在所述第三方向上間隔開的第二磊晶區；形成覆蓋所述第一區的所述場絕緣膜、所述第一鰭型圖案及所述第一磊晶區的硬罩幕；以及對所述第二區進行蝕刻以使所述第二區的所述場絕緣膜凹陷。
根據本發明概念的一些附加態樣，一種用於製作半導體裝置的方法包括：在基板的第一區中形成在第一方向上延伸的多個第一半導體圖案；在所述基板的第二區中形成在第三方向上延伸的多個第二半導體圖案，在所述第一區中，在所述多個第一半導體圖案的側壁上形成在第二方向上間隔開的多個第一罩幕圖案；在所述第二區中，在所述多個第二半導體圖案的側壁上形成在第四方向上間隔開的多個第二罩幕圖案；使用所述多個第一罩幕圖案在所述第一區中形成在所述第一方向上延伸的第一鰭型圖案；使用所述多個第二罩幕圖案在所述第二區中形成在所述第三方向上延伸的第二鰭型圖案；對所述第一鰭型圖案的至少一部分進行蝕刻以在所述第一鰭型圖案上形成第一磊晶區；對所述第二鰭型圖案的至少一部分進行蝕刻以在所述第二鰭型圖案上形成第二磊晶區；以及填充所述第一磊晶區及所述第二磊晶區以形成第一磊晶圖案及第二磊晶圖案。所述多個第一罩幕圖案在所述第二方向上的第一寬度可不同於所述多個第二罩幕圖案在所述第四方向上的第二寬度。第一磊晶圖案的體積與第二磊晶圖案的體積亦可彼此不同。
然而，本發明概念的態樣並非僅限於本文中所述者。藉由參照以下給出的本發明概念的詳細說明，本發明概念的以上及其他態樣對於本發明概念所屬技術中具有通常知識者而言將變得更顯而易見。
圖1是用於闡釋根據一些實施例的半導體裝置的示例性佈局圖。圖2A及圖2B是沿圖1的線A-A'及B-B'截取的剖視圖。圖3是沿圖1的線C-C'及D-D'截取的剖視圖。圖4是沿圖1的線E-E'及F-F'截取的剖視圖。圖5是圖4的區R的放大圖。圖6是圖4的區S的放大圖。圖7是沿圖1的線G-G'及H-H'截取的剖視圖。為便於闡釋起見，在圖1中省略一些構成元件，例如第一層間絕緣膜至第三層間絕緣膜。將參照圖1至圖7闡述根據一些實施例的半導體裝置。
根據一些實施例的半導體裝置可包括基板100、場絕緣膜105、第一鰭型圖案110、第二鰭型圖案120、第一閘極結構G1、第二閘極結構G2、第一磊晶圖案310、第二磊晶圖案340、第一接觸件CT1、第二接觸件CT2、第一閘極保護層320及第二閘極保護層350、第一層間絕緣膜330、第二層間絕緣膜360及第三層間絕緣膜370。
基板100可為塊狀矽或絕緣體上矽（silicon-on-insulator，SOI）。作為另一種選擇，基板100可為矽基板或者可包含其他材料，例如矽鍺、絕緣體上矽鍺（silicon germanium on insulator，SGOI）、銻化銦、碲化鉛化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。或者，基板100可具有形成於基礎基板上的磊晶層。
場絕緣膜105可包括例如以下膜中的至少一者：氧化膜、氮化膜、氧氮化膜及其任意組合。
第一閘極結構G1可包括第一閘極絕緣膜205、第一閘極電極210及第一閘極間隔件GS1。第二閘極結構G2可包括第二閘極絕緣膜215、第二閘極電極220及第二閘極間隔件GS2。
第一閘極絕緣膜205及第二閘極絕緣膜215中的每一者可包含以下材料中的至少一者：氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅，但實施例並非僅限於此。
第一閘極電極210及第二閘極電極220中的每一者可包含導電材料。第一閘極電極210與第二閘極電極220可包含相同的材料或者可包含不同的材料。在圖式中的一些圖式中，儘管第一閘極電極210及第二閘極電極220被示出為單個膜，但此僅是為便於闡釋起見，且實施例並非僅限於此。舉例而言，第一閘極電極210及第二閘極電極220可為多組件及/或多層膜。舉例而言，第一閘極電極210及第二閘極電極220可包括：功函數導電膜，用於調節功函數；以及填充導電膜，用於填充由功函數導電膜形成的空間。第一閘極電極210及第二閘極電極220可包含例如以下材料中的至少一者：TiN、WN、TaN、Ru、TiC、TaC、Ti、Ag、Al、TiAl、TiAlN、TiAlC、TaCN、TaSiN、Mn、Zr、W及其組合。作為另一種選擇，第一閘極電極210及第二閘極電極220可包含矽（Si）、矽鍺（SiGe）或除金屬以外的類似材料。第一閘極電極210及第二閘極電極220可例如藉由替換製程（replacement process）（或後閘極製程（gate last process））形成，但實施例並非僅限於此。
第一閘極間隔件GS1及第二閘極間隔件GS2可包含例如以下材料中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO2 ）、碳氮氧化矽（SiOCN）、碳氮化矽（SiCN）和其組合，但實施例並非僅限於此。在圖式中的一些圖式中，第一閘極間隔件GS1及第二閘極間隔件GS2被示出為單膜結構，但實施例並非僅限於此，且第一閘極間隔件GS1及第二閘極間隔件GS2可具有多膜結構。
舉例而言，當基板100是P型金屬氧化物半導體（PMOS）區時，第一磊晶圖案310及/或第二磊晶圖案340可包含p型雜質或用於防止p型雜質擴散的雜質。舉例而言，第一磊晶圖案310及/或第二磊晶圖案340可包含以下材料中的至少一者：硼（B）、碳（C）、銦（In）、鎵（Ga）、鋁（Al）及其組合。另外，當基板100是PMOS區時，第一磊晶圖案310及/或第二磊晶圖案340可包含壓縮應力材料（compressive stress material）。舉例而言，第一磊晶圖案310及/或第二磊晶圖案340可包含矽鍺（SiGe），矽鍺在第一磊晶圖案310及/或第二磊晶圖案340中提供壓縮應力。
相反，當基板100是N型金屬氧化物半導體（NMOS）區時，源極/汲極區可包含n型雜質或用於防止n型雜質擴散的雜質。舉例而言，第一磊晶圖案310及/或第二磊晶圖案340可包含以下材料中的至少一者：磷（P）、銻（Sb）、砷（As）及其組合。另外，當基板100是NMOS區時，第一磊晶圖案310及/或第二磊晶圖案340可包含拉伸應力材料。舉例而言，第一磊晶圖案310及/或第二磊晶圖案340可包含例如碳化矽（SiC）。第一磊晶圖案310及第二磊晶圖案340可使用選擇性磊晶生長（Selective Epitaxial Growth，SEG）製程形成，但實施例並非僅限於此。
第一接觸件CT1及第二接觸件CT2可分別連接至第一磊晶圖案310及第二磊晶圖案340。第一接觸件CT1及第二接觸件CT2可包含金屬材料。儘管未示出，但第一接觸件CT1及第二接觸件CT2可包含金屬障壁及矽化物。矽化物可形成於其中第一接觸件CT1及第二接觸件CT2分別連接至第一磊晶圖案310及第二磊晶圖案340的一部分中。
第一閘極保護層320及第二閘極保護層350可分別防止第一閘極結構G1及第二閘極結構G2接觸其他結構。根據一些實施例，第一閘極保護層320及第二閘極保護層350可不包含氧化物，但實施例並非僅限於此。
第一層間絕緣膜330至第三層間絕緣膜370可包含例如以下材料中的至少一者：氧化矽、氮化矽、氮氧化矽及低介電常數材料。低介電常數材料可包括但不限於例如以下材料：可流動氧化物（Flowable Oxide，FOX）、東燃矽氮烷（Tonen SilaZane，TOSZ）、未經摻雜的二氧化矽玻璃（Undoped Silica Glass，USG）、硼二氧化矽玻璃（Borosilica Glass，BSG）、磷二氧化矽玻璃（PhosphoSilica Glass，PSG）、硼磷二氧化矽玻璃（Boro Phospho Silica Glass，BPSG）、電漿增強原矽酸四乙酯（Plasma Enhanced Tetra Ethyl Ortho Silicate，PETEOS）、氟矽酸鹽玻璃（Fluoride Silicate Glass，FSG）、摻雜有碳的氧化矽（Carbon Doped Silicon Oxide，CDO）、乾凝膠（Xerogel）、氣凝膠（Aerogel）、非晶氟化碳、有機矽酸鹽玻璃（Organo Silicate Glass，OSG）、派瑞林（Parylene）、雙-苯並環丁烯（bis-benzocyclobutenes，BCB）、SiLK、聚醯亞胺、多孔聚合物材料及其組合。
參照圖1，基板100可包括第一區I及第二區II。根據一些實施例，在第一區I及第二區II中可佈置有導電類型相同的半導體結構，或者可佈置有導電類型彼此不同的半導體結構。舉例而言，第一區I及第二區II二者可為PMOS區或NMOS區。在另一實例中，若第一區I是PMOS區，則第二區II可為NMOS區。作為另一種選擇，當第一區I是NMOS區時，第二區II可為PMOS區。
根據一些實施例，第一區I及第二區II可為其中佈置有用於執行不同功能的半導體結構的區。舉例而言，第一區I可為靜態隨機存取記憶體（static random access memory，SRAM）區，且第二區II可為較小密度邏輯區。然而，實施例並非僅限於此，且本發明概念的技術領域中具有通常知識者可視需要以適當的方式區分第一區I與第二區II。
在第一區I中，第一鰭型圖案110可沿第一方向X1延伸。第一鰭型圖案110可包括多個鰭。舉例而言，第一鰭型圖案110中所包括的多個鰭可沿第二方向Y1彼此間隔開，且可沿第一方向X1延伸。第一鰭型圖案110的下表面可在第二方向Y1上具有第一寬度W1。在第一區I中，第一溝槽T1可沿第二方向Y1彼此間隔開，且可沿第一方向X1延伸。第一溝槽T1可界定第一鰭型圖案110的相應的側壁。
在第二區II中，第二鰭型圖案120可沿第三方向X2延伸。第二鰭型圖案120可包括一個鰭。第二鰭型圖案120的下表面可在第四方向Y2上具有第二寬度W2。舉例而言，第一鰭型圖案110的下表面的第一寬度W1與第二鰭型圖案120的下表面的第二寬度W2可相同。在下文中，高度、寬度及/或深度「相同」的表述意指包括由於處理誤差及量測誤差引起的微小差異。在第二區II中，第二溝槽T2可沿第三方向X2延伸。第二溝槽T2可界定第二鰭型圖案120的側壁。第一方向X1與第三方向X2可為相同的方向或不同的方向。另外，第二方向Y1與第四方向Y2可為相同的方向或不同的方向。
根據一些實施例，第一鰭型圖案110及第二鰭型圖案120可藉由對基板100進行蝕刻來形成，但實施例並非僅限於此。舉例而言，第一鰭型圖案110及第二鰭型圖案120可藉由在基板100上生長磊晶材料來形成。另外，根據一些實施例，第一鰭型圖案110中所包括的所述多個鰭與第二鰭型圖案120中所包括的鰭可藉由相同的製程形成。舉例而言，可在基板100的第一區I及第二區II中形成多個鰭，且可移除形成於第二區II中的所述多個鰭中的一些鰭以形成第二鰭型圖案120。
第一閘極結構G1可與第一鰭型圖案110相交。舉例而言，第一閘極結構G1在第一區I中在第二方向Y1上延伸且可與第一鰭型圖案110相交。第二閘極結構G2可與第二鰭型圖案120相交。舉例而言，第二閘極結構G2可在第二區II中在第四方向Y2上延伸且可與第二鰭型圖案120相交。
第一接觸件CT1可與第一鰭型圖案110相交。舉例而言，第一接觸件CT1可在第一區I中在第二方向Y1上延伸且可與第一鰭型圖案110相交。第二接觸件CT2可與第二鰭型圖案120相交。舉例而言，第二接觸件CT2可在第二區II中在第四方向Y2上延伸且可與第二鰭型圖案120相交。
參照圖1及圖2A，在第一區I中，第一鰭型圖案110可在第五方向Z1上自基板100突出。第一鰭型圖案110的側壁可由第一溝槽T1界定。在第一閘極結構G1之下，第一鰭型圖案110的高度被界定成第一高度H11。在第二區II中，第二鰭型圖案120可在第六方向Z2上自基板100突出。第二鰭型圖案120的側壁可由第二溝槽T2界定。在第二閘極結構G2之下，第二鰭型圖案120的高度被界定成第二高度H21。第五方向Z1與第六方向Z2可為相同的方向。根據一些實施例，第一高度H11與第二高度H21可彼此相同。
場絕緣膜105可環繞第一鰭型圖案110及第二鰭型圖案120的至少一部分。換言之，場絕緣膜105可填充第一溝槽T1的至少一部分及第二溝槽T2的至少一部分。
在第一區I中，第一閘極絕緣膜205可在第二方向Y1上延伸。第一閘極絕緣膜205可形成於第一鰭型圖案110及場絕緣膜105上。舉例而言，第一閘極絕緣膜205可沿場絕緣膜105的輪廓及第一鰭型圖案110的側壁的一部分形成。在第二區II中，第二閘極絕緣膜215可在第四方向Y2上延伸。第二閘極絕緣膜215可形成於第二鰭型圖案120及場絕緣膜105上。舉例而言，第二閘極絕緣膜215可沿場絕緣膜105的輪廓及第二鰭型圖案120的側壁的一部分形成。
在第一區I中，第一閘極電極210可在第二方向Y1上延伸。第一閘極電極210可形成於第一閘極絕緣膜205上。在第二區II中，第二閘極電極220可在第四方向Y2上延伸。第二閘極電極220可形成於第二閘極絕緣膜215上。
參照圖2B，在第一區I中可界定第一主動區ACT1。舉例而言，第一主動區ACT1可由第一深溝槽DT1界定。在第二區II中可界定第二主動區ACT2。舉例而言，第二主動區ACT2可由第二深溝槽DT2界定。在下文中，為便於闡釋起見，未單獨示出主動區，但本發明概念的技術領域中具有通常知識者可適當地形成深溝槽來界定主動區。
參照圖3，在第一區I中，第一閘極間隔件GS1可在第一方向X1上間隔開。舉例而言，第一閘極間隔件GS1可形成於第一閘極電極210上，以在第一方向X1上間隔開。第一閘極絕緣膜205可沿第一閘極間隔件GS1的至少一個側壁延伸。在第二區II中，第二閘極間隔件GS2可在第三方向X2上間隔開。舉例而言，第二閘極間隔件GS2可形成於第二閘極電極220上，以在第三方向X2上間隔開。第二閘極絕緣膜215可沿第二閘極間隔件GS2的至少一個側壁延伸。
在第一區I中，第一磊晶圖案310可形成於第一鰭型圖案110上。第一磊晶圖案310可在第一方向X1上間隔開。在第一磊晶圖案310之下，第一鰭型圖案110的高度被界定成第三高度H12。在第二區II中，第二磊晶圖案340可形成於第二鰭型圖案120上。第二磊晶圖案340可在第三方向X2上間隔開。在第二磊晶圖案340之下，第二鰭型圖案120的高度被界定成第四高度H22。根據一些實施例，第三高度H12與第四高度H22可相等。第一磊晶圖案310及第二磊晶圖案340可為自第一閘極結構G1的底表面及第二閘極結構G2的底表面向上突出的升高的源極區及汲極區，但實施例並非僅限於此。
在第一區I中，第一接觸件CT1可形成於第一磊晶圖案310上。第一接觸件CT1可藉由填充形成於第一磊晶圖案310的至少一部分中的第一凹陷部RC1來形成。第一凹陷部RC1的深度被界定成第一深度D1。第一深度D1可為自第三層間絕緣膜370的底表面至第一凹陷部RC1的下表面的深度。
在第二區II中，第二接觸件CT2可形成於第二磊晶圖案340上。第二接觸件CT2可藉由填充形成於第二磊晶圖案340的至少一部分中的第二凹陷部RC2來形成。第二凹陷部RC2的深度被界定成第二深度D2。第二深度D2可為自第三層間絕緣膜370的底表面至第二凹陷部RC2的下表面的深度。根據一些實施例，第一深度D1與第二深度D2可相同。
第一層間絕緣膜330可形成於第一磊晶圖案310及第一接觸件CT1上。舉例而言，第一層間絕緣膜330可形成於第一接觸件CT1與第一閘極結構G1之間。然而，實施例並非僅限於此，且與所示實例不同，第一層間絕緣膜330可不形成於第一接觸件CT1與第一閘極結構G1之間。第二層間絕緣膜360可形成於第二磊晶圖案340及第二接觸件CT2上。舉例而言，第二層間絕緣膜360可形成於第二接觸件CT2與第二閘極結構G2之間。類似地，與所示實例不同，第二層間絕緣膜360可不形成於第二接觸件CT2與第二閘極結構G2之間。
第一閘極保護層320可形成於第一閘極結構G1上。第二閘極保護層350可形成於第二閘極結構G2上。第三層間絕緣膜370可形成於第一接觸件CT1、第一層間絕緣膜330、第一閘極保護層320、第二接觸件CT2、第二層間絕緣膜360及第二閘極保護層350上。
將參照圖4至圖7來提供說明。為便於闡釋起見，對一些用語進行定義。將其中場絕緣膜105與第一鰭型圖案110的側壁彼此接觸的一部分界定成場絕緣膜的第一上表面105u1。將其中場絕緣膜105與第二鰭型圖案120的側壁彼此接觸的一部分界定成場絕緣膜的第二上表面105u2。在其中第一磊晶圖案310具有其中多個磊晶圖案融合於一起的形狀的情形中，藉由將第一磊晶圖案310的總體積除以融合於一起的磊晶圖案的數目來界定第一磊晶圖案310的第一體積。舉例而言，在圖4的情形中，第一磊晶圖案310的第一體積意指其中將第一磊晶圖案310的總體積除以3的體積。另一方面，當第一磊晶圖案310包括僅一個磊晶圖案時，第一磊晶圖案310的第一體積意指第一磊晶圖案310的總體積。類似地，若第二磊晶圖案340包括僅一個磊晶圖案，則第二磊晶圖案340的第二體積意指第二磊晶圖案340的總體積。在其中第一磊晶圖案310具有其中多個磊晶圖案融合於一起的形狀的情形中，第一磊晶圖案310的第三寬度W3意指基於所述多個融合於一起的磊晶圖案之中佈置於最外側處的磊晶圖案的第一中心線CL1而距鄰近第一中心線CL1的側表面310s的寬度。當第一磊晶圖案310包括僅一個磊晶圖案時，第一磊晶圖案310的第三寬度W3意指基於第一磊晶圖案310的第一中心線CL1而距鄰近第一中心線CL1的側表面310s的寬度。當第二磊晶圖案340包括僅一個磊晶圖案時，第二磊晶圖案340的第四寬度W4意指基於第二磊晶圖案340的第二中心線CL2而距鄰近第二中心線CL2的第二磊晶圖案的側表面340s的寬度。在其中第一磊晶圖案310具有其中多個磊晶圖案融合於一起的形狀的情形中，由藉由將其中第一磊晶圖案310接觸第一接觸件CT1的整個面積除以融合於一起的磊晶圖案的數目而得到的值來界定其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1。舉例而言，在圖4的情形中，其中第一磊晶圖案310接觸第一接觸件CT1的第一面積CTA1意指藉由將其中第一磊晶圖案310接觸第一接觸件CT1的整個面積除以3而得到的面積。當第一磊晶圖案310包括僅一個磊晶圖案時，將其中第一磊晶圖案310接觸第一接觸件CT1的整個面積界定成第一面積CTA1。當第二磊晶圖案340包括僅一個磊晶圖案時，將其中第二磊晶圖案340接觸第二接觸件CT2的整個面積界定成第二面積CTA2。
參照圖4至圖6，在第一區I中，第一磊晶圖案310可具有其中多個磊晶圖案融合於一起的形狀。第一磊晶圖案310可自場絕緣膜的第一上表面105u1生長。自第一溝槽T1的底表面至場絕緣膜的第一上表面105u1的高度被界定成第五高度H1。根據一些實施例，第一鰭型圖案110的第三高度H12可相同於第五高度H1，但實施例並非僅限於此。
在第二區II中，第二磊晶圖案340可自場絕緣膜的第二上表面105u2生長。自第二溝槽T2的底表面至場絕緣膜的第二上表面105u2的高度可為第六高度H2。根據一些實施例，第六高度H2可不同於第二鰭型圖案120的第四高度H22。舉例而言，第六高度H2可小於第二鰭型圖案120的第四高度H22，如藉由圖4所示。
因此，如上文針對圖1至圖6所述，提供一種積體電路裝置，所述積體電路裝置包括：第一鰭型圖案，位於基板的第一區（I）中。第一鰭型圖案110包括間隔開的多個鰭，所述多個鰭在第一方向上延伸且具有由基板中的第一溝槽界定的相應的側壁。設置有第一閘極結構G1，第一閘極結構G1與第一鰭型圖案相交且在第二方向上延伸。設置有第二鰭型圖案，所述第二鰭型圖案位於基板的第二區（II）中。第二鰭型圖案120包括鰭，所述鰭在第三方向上延伸且具有由基板中的第二溝槽界定的側壁。設置有第二閘極結構G2，第二閘極結構G2與第二鰭型圖案相交且在第四方向上延伸。設置有場絕緣膜105，場絕緣膜105填充第一溝槽的至少一部分及第二溝槽的至少一部分。場絕緣膜105具有第一上表面及第二上表面，所述第一上表面接觸第一鰭型圖案的至少一個側壁且與第一溝槽的底部間隔開第五高度H1，所述第二上表面接觸第二鰭型圖案的側壁且與第二溝槽的底部間隔開第六高度H2，第六高度H2不同於第五高度H1。亦設置有第一磊晶圖案310及第二磊晶圖案340，所述第一磊晶圖案在所述多個鰭中的各別的鰭上延伸，且至少局部地一起融合成單一磊晶圖案310，第二磊晶圖案340在第二鰭型圖案上延伸。
作為另一種選擇，該些圖示出具有第一鰭式場效電晶體（fin field effect transistor，FINFET）的積體電路裝置，所述積體電路裝置包括：間隔開的多個鰭形通道區110，彼此平行延伸；以及第一閘極結構G1，與間隔開的所述多個鰭形通道區110交疊。設置有多個源極側磊晶半導體區，所述多個源極側磊晶半導體區至少局部地一起融合成單一磊晶圖案310，單一磊晶圖案310接觸間隔開的所述多個鰭形通道區的源極側端部。設置有源極接觸件CT1，所述源極接觸件CT1藉由所述多個源極側磊晶半導體區電性耦合至間隔開的所述多個鰭形通道區110的源極側端部。
參照圖7，在第一區I中，場絕緣膜105可包括：第一部分105P1，位於第一閘極結構G1之下；以及第二部分105P2，位於第一部分105P1的至少一個側壁上。場絕緣膜105的第一部分105P1可具有自基板100的上表面至場絕緣膜105的上表面（或者至第一閘極結構G1的底部）的第一厚度THK1，且場絕緣膜105的第二部分105P2可具有自基板100的上表面至場絕緣膜105的上表面的第二厚度THK2。第一厚度THK1與第二厚度THK2可相差第一台階差（step difference）D3。在第二區II中，場絕緣膜105可包括：第三部分105P3，位於第二閘極結構G2之下；以及第四部分105P4，位於第三部分105P3的至少一個側壁上。場絕緣膜105的第三部分105P3可具有自基板100的上表面至場絕緣膜105的上表面（或者至第二閘極結構G2的底部）的第三厚度THK3，且場絕緣膜105的第四部分105P4可具有自基板100的上表面至場絕緣膜105的上表面的第四厚度。第三厚度THK3與第四厚度THK4可相差第二台階差D4。
根據一些實施例，第五高度H1可大於第六高度H2。當第五高度H1大於第六高度H2時，第一台階差D3可小於第二台階差D4。由於第一磊晶圖案310及第二磊晶圖案340分別自場絕緣膜的第一上表面105u1及第二上表面105u2生長，因此第二磊晶圖案340可自低於第一磊晶圖案310的位置生長。因此，當第五高度H1大於第六高度H2或者當第一台階差D3小於第二台階差D4時，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。另外，其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1小於其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2。
為改善積集度，需要利用包括僅一個鰭的半導體結構。然而，若包括僅一個鰭，則由於磊晶圖案的體積減小，因此可能無法保證充足的驅動電流。然而，根據一些實施例，在第二區II的半導體結構中，由於第二磊晶圖案340的體積相對大，因此自第二磊晶圖案340施加至通道區的應力可增大。因此，在第二區II中可增加通道區的遷移率。由於在第二區II中增加通道區的遷移率，因此第二區II中所包括的半導體結構的驅動電流可增大。此外，其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2大於其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1，第二磊晶圖案340與第二接觸件CT2之間的接觸電阻可減小。因此，儘管形成於第二區II中的半導體結構包括僅一個鰭，但由於第二磊晶圖案340的第二體積（或第四寬度W4或第二面積CTA2）大，因此可保證必要的驅動電流。
圖8至圖16是用於闡釋根據一些實施例的半導體裝置的說明性圖。為便於闡釋起見，將省略或簡要闡釋與上述內容重複或類似的內容。
將參照圖8闡述根據一些實施例的半導體裝置。與圖2A及圖2B中所示的實例不同，餘留鰭120R可形成於基板100的第二區II中。餘留鰭120R可藉由在形成第二鰭型圖案120時所移除的鰭的一部分的剩餘部分來形成。
將參照圖1、圖3及圖9闡述根據一些實施例的半導體裝置。根據一些實施例，第一凹陷部RC1的第一深度D1可大於第二凹陷部RC2的第二深度D2。換言之，根據一些實施例的半導體裝置可為其中在使用圖1至圖7闡述的半導體裝置中，第二凹陷部RC2的第二深度D2被減小的半導體裝置。此時，其中第一磊晶圖案310接觸第一接觸件CT1的第一面積CTA1相同於其中第二磊晶圖案340接觸第二接觸件CT2的第二面積CTA2。
根據一些實施例，由於第二凹陷部RC2的第二深度D2小於第一凹陷部RC1的第一深度D1，因此可減少形成第二凹陷部RC2的負擔。亦即，在將第二磊晶圖案340與第二接觸件CT2之間的接觸電阻維持在第一磊晶圖案310與第一接觸件CT1之間的接觸電阻的水平的同時，可減少形成第二凹陷部RC2的負擔。此時，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。
將參照圖1、圖3及圖10闡述根據一些實施例的半導體裝置。根據一些實施例，第二接觸件CT2可被形成為覆蓋第二磊晶圖案340的一個側壁。換言之，根據一些實施例的半導體裝置可為其中在使用圖1至圖7闡述的半導體裝置中第二接觸件CT2的形狀被改變的半導體裝置。此時，其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2可增大。
根據一些實施例，可減小第二磊晶圖案340與第二接觸件CT2之間的接觸電阻。此時，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。
將參照圖1、圖3及圖11闡述根據一些實施例的半導體裝置。根據一些實施例，第二接觸件CT2可延伸至場絕緣膜105的上表面。換言之，根據一些實施例的半導體裝置可為其中在使用圖1至圖7闡述的半導體裝置中第二接觸件CT2的形狀被改變的半導體裝置。此時，其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2可增大。
將參照圖1、圖12及圖13闡述根據一些實施例的半導體裝置。根據一些實施例，第一鰭型圖案110的第三高度H12可大於第二鰭型圖案120的第四高度H22。根據一些實施例，當自第二溝槽T2的底表面至場絕緣膜的第二上表面105u2的第六高度H2減小時，第二鰭型圖案120的第四高度H22亦可減小。此時，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。另外，其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1可小於其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2。
將參照圖1、圖12及圖14闡述根據一些實施例的半導體裝置。根據一些實施例，第一凹陷部RC1的第一深度D1可大於第二凹陷部RC2的第二深度D2。換言之，根據一些實施例的半導體裝置可為其中在使用圖1、圖12及圖13的半導體裝置中第二凹陷部RC2的第二深度D2減小的半導體裝置。其中第一磊晶圖案310接觸第一接觸件CT1的第一面積CTA1可相同於其中第二磊晶圖案340接觸第二接觸件CT2的第二面積CTA2。第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。
將參照圖1、圖12及圖15闡述根據一些實施例的半導體裝置。根據一些實施例，第二接觸件CT2可被形成為覆蓋第二磊晶圖案340的一個側壁。換言之，根據一些實施例的半導體裝置可為其中在使用圖1、圖12及圖13的半導體裝置中第二接觸件CT2的形狀被改變的半導體裝置。由於第二接觸件CT2環繞第二磊晶圖案340的一個側壁，因此其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2可增大。第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。
將參照圖1、圖12及圖16闡述根據一些實施例的半導體裝置。根據一些實施例，第二接觸件CT2可延伸至場絕緣膜105的上表面。換言之，根據一些實施例的半導體裝置可為其中在使用圖1、圖12及圖13闡述的半導體裝置中第二接觸件CT2的形狀被改變的半導體裝置。此時，其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2可增大。此時，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。
圖17是用於闡述根據一些實施例的半導體裝置的示例性佈局圖。圖18至圖20是沿圖17的線J-J'及K-K'截取的剖視圖。為便於闡釋起見，省略第一接觸件CT1、第二接觸件CT2及第一層間絕緣膜330至第三層間絕緣膜370。另外，為便於闡釋起見，將省略或簡要闡釋重複或類似的內容。
參照圖17，下表面上具有第一寬度W1的第一鰭型圖案110可在第一方向X1上延伸，且下表面上具有第二寬度W2的第二鰭型圖案120可在第三方向X2上延伸。第一寬度W1與第二寬度W2可彼此不同。舉例而言，第二寬度W2可大於第一寬度W1，如圖所示。第一閘極結構G1可與第一鰭型圖案110相交且在第二方向Y1上延伸。第二閘極結構G2可與第二鰭型圖案120相交且在第四方向Y2上延伸。
將參照圖17及圖18闡述根據一些實施例的半導體裝置。根據一些實施例，第一鰭型圖案110的第三高度H12與第二鰭型圖案120的第四高度H22可相同。此外，自第一溝槽T1的底表面至場絕緣膜的第一上表面105u1的第五高度H1可相同於自第二溝槽T2的底表面至場絕緣膜的第二上表面105u2的第六高度H2。然而，第一鰭型圖案110的下表面的第一寬度W1可小於第二鰭型圖案120的下表面的第二寬度W2。因此，其中第一鰭型圖案110接觸第一磊晶圖案310的面積可小於其中第二鰭型圖案120接觸第二磊晶圖案340的面積。換言之，第一磊晶圖案310的底表面在第二方向Y1上的寬度可小於第二磊晶圖案340的底表面在第四方向Y2上的寬度。由於第一磊晶圖案310與第二磊晶圖案340在相同的方向上（即，以相同的角度）生長，因此具有較小的底表面寬度的第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。類似地，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。另外，其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1可小於其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2。
將參照圖17及圖19闡述根據一些實施例的半導體裝置。根據一些實施例，自第一溝槽T1的底表面至場絕緣膜的第一上表面105u1的第五高度H1可大於自第二溝槽T2的底表面至場絕緣膜的第二上表面105u2的第六高度H2。換言之，根據一些實施例的半導體裝置可被形成為使得場絕緣膜的第二上表面105u2的第六高度H2低於使用圖17及圖18的半導體裝置。根據一些實施例，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。另外，其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1可小於其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2。
將參照圖17及圖20闡述根據一些實施例的半導體裝置。根據一些實施例，第一鰭型圖案110的第三高度H12可大於第二鰭型圖案120的第四高度H22。換言之，根據一些實施例的半導體裝置可被形成為使得第二鰭型圖案120的第四高度H22低於使用圖17及圖19闡述的半導體裝置。根據一些實施例，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。另外，其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1可小於其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2。
圖21是用於示出根據一些實施例的半導體裝置的示例性佈局圖。圖22至圖30是用於闡釋根據一些實施例的半導體裝置的示例性剖視圖。為便於闡釋起見，將省略或簡要闡釋重複或類似的內容。
參照圖21，在基板100的第一區I中，第一鰭型圖案110可由第一溝槽T1界定。舉例而言，第一鰭型圖案110的側壁可由第一溝槽T1界定。第一鰭型圖案110可在第一方向X1上延伸。在基板100的第二區II中，第二鰭型圖案120可由第二溝槽T2界定。舉例而言，第二鰭型圖案120的側壁可由第二溝槽T2界定。第二鰭型圖案120可在第三方向X2上延伸。根據一些實施例，第一鰭型圖案110及第二鰭型圖案120中的每一者可包括一個鰭。沿圖21的線C-C'及D-D'截取的剖視圖可相同於上述圖3或圖12。
將參照圖21、圖22及圖23闡述根據一些實施例的半導體裝置。根據一些實施例，第一鰭型圖案110的第一高度H11可相同於第二鰭型圖案120的第二高度H21。另外，第一鰭型圖案110的第三高度H12可相同於第二鰭型圖案120的第四高度H22。此外，第一鰭型圖案110的下表面的第一寬度W1可相同於第二鰭型圖案120的下表面的第二寬度W2。
根據一些實施例，自第一溝槽T1的底表面至場絕緣膜的第一上表面105u1的第五高度H1可大於自第二溝槽T2的底表面至場絕緣膜的第二上表面105u2的第六高度H2。此時，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。另外，其中第一磊晶圖案310與第一接觸件CT1彼此接觸的第一面積CTA1可小於其中第二磊晶圖案340與第二接觸件CT2彼此接觸的第二面積CTA2。
根據一些實施例，第一鰭型圖案110及第二鰭型圖案120二者可包括單個鰭。然而，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。在其中積集度相對高的情形中，存在一種可能：體積大於第一磊晶圖案310的體積的第二磊晶圖案340可能與鄰近的半導體結構短路。因此，第一區I中所包括的半導體結構可設置於具有相對高的積集度的區（例如，SRAM區）中，且第二區II中所包括的半導體結構可設置於具有相對低的積集度的區（例如，邏輯區）中。
將使用圖21、圖22及圖24闡述根據一些實施例的半導體裝置。根據一些實施例，第一凹陷部RC1的第一深度D1可大於第二凹陷部RC2的第二深度D2。換言之，根據一些實施例的半導體裝置可為其中在參照圖21、圖22及圖23闡述的半導體裝置中第二凹陷部RC2的第二深度D2減小的半導體裝置。此時，其中第一磊晶圖案310接觸第一接觸件CT1的第一面積CTA1可相同於其中第二磊晶圖案340接觸第二接觸件CT2的第二面積CTA2。根據一些實施例，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積。另外，第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。
將參照圖21、圖22及圖25闡述根據一些實施例的半導體裝置。根據一些實施例，第一接觸件CT1可被形成為覆蓋第一磊晶圖案310的側壁的一部分且第二接觸件CT2可被形成為覆蓋第二磊晶圖案340的側壁的一部分。換言之，根據一些實施例的半導體裝置可為其中在參照圖21、圖22及圖23闡述的半導體裝置中第一接觸件CT1的形狀及第二接觸件CT2的形狀被改變的半導體裝置。
將參照圖21、圖22及圖26闡述根據一些實施例的裝置。根據一些實施例，第一接觸件CT1及第二接觸件CT2中的每一者可延伸至場絕緣膜105且可接觸場絕緣膜105。換言之，根據一些實施例的半導體裝置可為其中在參照圖21、圖22及圖25闡述的半導體裝置中第一接觸件CT1的形狀及第二接觸件CT2的形狀被改變的半導體裝置。
將參照圖21、圖22及圖27闡述根據一些實施例的半導體裝置。根據一些實施例，第一鰭型圖案110的第三高度H12可大於第二鰭型圖案120的第四高度H22。根據一些實施例的半導體裝置可為其中在參照圖21、圖22及圖23闡述的半導體裝置中第二鰭型圖案120的第四高度H22減小的半導體裝置。
將參照圖21、圖22及圖28闡述根據一些實施例的半導體裝置。根據一些實施例，第一凹陷部RC1的第一深度D1可大於第二凹陷部RC2的第二深度D2。根據一些實施例的半導體裝置可為其中在參照圖21、圖22及圖24闡述的半導體裝置中第二鰭型圖案120的第四高度H22減小的半導體裝置。
將參照圖21、圖22及圖29闡述根據一些實施例的半導體裝置。根據一些實施例，第一接觸件CT1被形成為覆蓋第一磊晶圖案310的側壁一部分且第二接觸件CT2被形成為覆蓋第二磊晶圖案340的側壁的一部分。根據一些實施例的半導體裝置可為其中在參照圖21、圖22及圖25闡述的半導體裝置中第二鰭型圖案120的第四高度H22減小的半導體裝置。
將參照圖21、圖22及圖30闡述根據一些實施例的半導體裝置。根據一些實施例，第一接觸件CT1及第二接觸件CT2中的每一者延伸至場絕緣膜105且可接觸場絕緣膜105。根據一些實施例的半導體裝置可為其中在參照圖21、圖22及圖26闡述的半導體裝置中第二鰭型圖案120的第四高度H22減小的半導體裝置。
圖31是用於闡釋根據一些實施例的半導體裝置的示例性佈局圖。圖32至圖34是沿圖31的線P-P'及Q-Q'截取的剖視圖。為便於闡釋起見，省略第一接觸件CT1、第二接觸件CT2及第一層間絕緣膜330至第三層間絕緣膜370。另外，為便於闡釋起見，將省略或簡要闡釋重複或類似的內容。
參照圖31，下表面上具有第一寬度W1的第一鰭型圖案110可在第一方向X1上延伸，且下表面上具有第二寬度W2的第二鰭型圖案120可在第三方向X2上延伸。第二寬度W2可大於第一寬度W1。第一鰭型圖案110可由第一溝槽T1界定，且第二鰭型圖案120可由第二溝槽T2界定。第一鰭型圖案110及第二鰭型圖案120可包括僅一個鰭。第一閘極結構G1可與第一鰭型圖案110相交且在第二方向Y1上延伸。第二閘極結構G2可與第二鰭型圖案120相交且在第四方向Y2上延伸。
根據圖32的半導體裝置除第一鰭型圖案110包括單個鰭之外，可類似於根據圖18的半導體裝置。根據圖33的半導體裝置除第一鰭型圖案110包括單個鰭之外，可類似於根據圖19的半導體裝置。根據圖34的半導體裝置除第一鰭型圖案110包括單個鰭之外，可類似於根據圖20的半導體裝置。因此，將省略圖32至圖34的詳細說明。
圖35至圖37是用於闡釋根據一些實施例的用於區分第一鰭型圖案的下表面的第一寬度與第二鰭型圖案的下表面的第二寬度的方法的示例性圖。參照圖35，在基板100的第一區I及第二區II中形成各自在第一方向X1及第三方向X2上延伸的半導體圖案3510。在第一區I中，在半導體圖案3510的兩個側壁上形成具有第五寬度W5的第一罩幕圖案3520。在第二區II中，在半導體圖案3510的兩個側壁上形成具有第六寬度W6的第二罩幕圖案3530。根據一些實施例，第五寬度W5與第六寬度W6可彼此不同。舉例而言，第五寬度W5可小於第六寬度W6。舉例而言，在基板100的第一區I及第二區II中形成具有第五寬度W5的第一罩幕圖案3520，且可以硬罩幕覆蓋基板100的第一區I。隨後，可對形成於基板100的第二區II中的第一罩幕圖案3520執行附加氣相沉積（或磊晶）製程，從而形成具有大於第五寬度W5的第六寬度W6的第二罩幕圖案3530。在另一實例中，在基板100的第一區I及第二區II中形成具有第六寬度W6的第二罩幕圖案3530，且可以硬罩幕覆蓋基板100的第二區II。隨後，可對形成於基板的第一區I中的第二罩幕圖案3530執行附加蝕刻製程，從而形成具有第五寬度W5的第一罩幕圖案3520。然而，實施例並非僅限於此，且本發明概念的技術領域中具有通常知識者可適當地形成具有第五寬度W5的第一罩幕圖案3520及具有第六寬度W6的第二罩幕圖案3530。
參照圖36，移除形成於基板100的第一區I及第二區II上的半導體圖案3510。在第一區I中，使用第一罩幕圖案3520形成第一溝槽T1。在第二區II中，使用第二罩幕圖案3530形成第二溝槽T2。第一溝槽T1與第二溝槽T2可形成於相同的製程中，但實施例並非僅限於此。
參照圖37，可藉由移除第一罩幕圖案3520來形成第一鰭型圖案110。可藉由移除第二罩幕圖案3530且藉由移除形成於基板100的第二區II中的鰭的一部分來形成第二鰭型圖案120。
圖38至圖42是用於闡釋根據一些實施例的用於製作半導體裝置的方法的示例性圖。參照圖38，在基板100的第一區I中形成第一鰭型圖案110，且在基板100的第二區II中形成第二鰭型圖案120。隨後，將場絕緣膜105形成為環繞第一鰭型圖案110及第二鰭型圖案120的一部分。舉例而言，可藉由填充第一溝槽T1及第二溝槽T2的至少一部分形成場絕緣膜105。
參照圖39，形成與第一鰭型圖案110相交的第一虛設閘極結構DG1及與第二鰭型圖案120相交的第二虛設閘極結構DG2。第一虛設閘極結構DG1可包括第一虛設閘極間隔件DS1、第一虛設閘極電極DE1及第一頂蓋膜CP1。第二虛設閘極結構DG2可包括第二虛設閘極間隔件DS2、第二虛設閘極電極DE2及第二頂蓋膜CP2。
參照圖40，使用第一虛設閘極結構DG1及第二虛設閘極結構DG2，在第一區I及第二區II中形成第一磊晶區。
參照圖41，形成覆蓋基板100的第一區I的第一硬罩幕4110，且使用第二虛設閘極結構DG2執行附加蝕刻製程。舉例而言，對第二區II的第一磊晶區進行蝕刻以形成第二磊晶區。第一區I的第一磊晶區可為其中形成有第一磊晶圖案310的區，且第二區II的第二磊晶區可為其中形成有第二磊晶圖案340的區。當形成第二磊晶區時，對第二區II的場絕緣膜105進行蝕刻，且場絕緣膜的第二上表面105u2的第六高度H2減小。儘管在圖式中示出當形成第二磊晶區時第二鰭型圖案120未被蝕刻，但實施例並非僅限於此。舉例而言，在一些實施例中，當形成第二磊晶區時，亦對第二鰭型圖案120進行蝕刻，且第二鰭型圖案120的第四高度H22可減小。
參照圖42，移除第一區I的第一硬罩幕4110，且形成第一磊晶圖案310及第二磊晶圖案340。此時，第一磊晶圖案310的第一體積可小於第二磊晶圖案340的第二體積，且第一磊晶圖案310的第三寬度W3可小於第二磊晶圖案340的第四寬度W4。場絕緣膜105的第一部分105P1與第二部分105P2之間的第一台階差D3可小於場絕緣膜105的第三部分105P3與第四部分105P4之間的第二台階差D4。
綜上所述，熟習此項技術者應理解，在不實質上背離本發明概念的原理的條件下，可對較佳實施例作出許多變化及修改。因此，本發明的所揭露的較佳實施例僅用於一般意義及闡述性意義，而並非用於限制目的。
100:基板 105:場絕緣膜 105P1:第一部分 105P2:第二部分 105P3:第三部分 105P4:第四部分 105u1:第一上表面 105u2:第二上表面 110:第一鰭型圖案/鰭形通道區 120:第二鰭型圖案 120R:餘留鰭 205:第一閘極絕緣膜 210:第一閘極電極 215:第二閘極絕緣膜 220:第二閘極電極 310:第一磊晶圖案/單一磊晶圖案 310s、340s:側表面 320:第一閘極保護層 330:第一層間絕緣膜 340:第二磊晶圖案 350:第二閘極保護層 360:第二層間絕緣膜 370:第三層間絕緣膜 3510:半導體圖案 3520:第一罩幕圖案 3530:第二罩幕圖案 4110:第一硬罩幕 ACT1:第一主動區 ACT2:第二主動區 CL1:第一中心線 CL2:第二中心線 CP1:第一頂蓋膜 CP2:第二頂蓋膜 CT1:第一接觸件/源極接觸件 CT2:第二接觸件 CTA1:第一面積 CTA2:第二面積 D1:第一深度 D2:第二深度 D3:第一台階差 D4:第二台階差 DE1:第一虛設閘極電極 DE2:第二虛設閘極電極 DG1:第一虛設閘極結構 DG2:第二虛設閘極結構 DS1:第一虛設閘極間隔件 DS2:第二虛設閘極間隔件 DT1:第一深溝槽 DT2:第二深溝槽 G1:第一閘極結構 G2:第二閘極結構 GS1:第一閘極間隔件 GS2:第二閘極間隔件 H1:第五高度 H2:第六高度 H11:第一高度 H12:第三高度 H21:第二高度 H22:第四高度 I:第一區 II:第二區 R、S:區 RC1:第一凹陷部 RC2:第二凹陷部 T1:第一溝槽 T2:第二溝槽 THK1:第一厚度 THK2:第二厚度 THK3:第三厚度 THK4:第四厚度 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 W5:第五寬度 W6:第六寬度 X1:第一方向 X2:第三方向 Y1:第二方向 Y2:第四方向 Z1:第五方向 Z2:第六方向
藉由參照附圖詳細闡述本發明概念的示例性實施例，本發明概念的以上及其他態樣以及特徵將變得更顯而易見。 圖1是用於闡釋根據一些實施例的半導體裝置的示例性佈局圖。 圖2A及圖2B是沿圖1的線A-A'及B-B'截取的剖視圖。 圖3是沿圖1的線C-C'及D-D'截取的剖視圖。 圖4是沿圖1的線E-E'及F-F'截取的剖視圖。 圖5是圖4的區R的放大圖。 圖6是圖4的區S的放大圖。 圖7是沿圖1的線G-G'及H-H'截取的剖視圖。 圖8至圖16是用於闡釋根據一些實施例的半導體裝置的說明性圖。 圖17是用於闡述根據一些實施例的半導體裝置的示例性佈局圖。 圖18至圖20是沿圖17的線J-J'及K-K'截取的剖視圖。 圖21是用於示出根據一些實施例的半導體裝置的示例性佈局圖。 圖22至圖30是用於闡釋根據一些實施例的半導體裝置的示例性剖視圖。 圖31是用於闡釋根據一些實施例的半導體裝置的示例性佈局圖。 圖32至圖34是沿圖31的線P-P'及Q-Q'截取的剖視圖。 圖35至圖37是用於闡釋根據一些實施例的用於區分第一鰭型圖案的下表面的第一寬度與第二鰭型圖案的下表面的第二寬度的方法的示例性圖。 圖38至圖42是用於闡釋根據一些實施例的用於製作半導體裝置的方法的示例性圖。
110:第一鰭型圖案/鰭形通道區
120:第二鰭型圖案
CT1:第一接觸件/源極接觸件
CT2:第二接觸件
G1:第一閘極結構/絕緣閘極電極
G2:第二閘極結構
I:第一區
II:第二區
T1:第一溝槽
T2:第二溝槽
W1:第一寬度
W2:第二寬度
X1:第一方向
X2:第三方向
Y1:第二方向
Y2:第四方向
Z1:第五方向
Z2:第六方向

Claims (16)

  1. 一種半導體裝置，包括：第一鰭型圖案，在基板的第一區中，所述第一鰭型圖案包括間隔開的多個鰭，所述多個鰭在第一方向上延伸且具有各自的由所述基板中的第一溝槽界定的側壁；第一閘極結構，與所述第一鰭型圖案相交且在第二方向上延伸；第二鰭型圖案，在所述基板的第二區中，所述第二鰭型圖案包括在第三方向上延伸且具有由所述基板中的第二溝槽界定的側壁的鰭；第二閘極結構，與所述第二鰭型圖案相交且在第四方向上延伸；第一磊晶圖案，在所述多個鰭中的各別的鰭上延伸且至少局部地一起融合成單一磊晶圖案；以及第二磊晶圖案，在所述第二鰭型圖案上；第一接觸件，接觸所述第一磊晶圖案；第二接觸件，接觸所述第二磊晶圖案，其中藉由將其中所述第一磊晶圖案與所述第一接觸件彼此接觸的整個面積除以所述多個磊晶圖案的數目而得到的第一面積不同於第二面積，所述第二面積是其中所述第二磊晶圖案與所述第二接觸件彼此接觸的整個面積；以及場絕緣膜，填充所述第一溝槽的至少一部分及所述第二溝槽 的至少一部分，所述場絕緣膜具有第一上表面及第二上表面，所述第一上表面接觸所述第一鰭型圖案的至少一個側壁且與所述第一溝槽的底部間隔開第一高度，所述第二上表面接觸所述第二鰭型圖案的側壁且與所述第二溝槽的底部間隔開第二高度，所述第二高度不同於所述第一高度。
  2. 如申請專利範圍第1項所述的半導體裝置，其中等於所述單一磊晶圖案的總體積除以所述第一磊晶圖案的所述數目的第一體積不等於所述第二磊晶圖案的第二體積。
  3. 如申請專利範圍第2項所述的半導體裝置，其中所述第一高度大於所述第二高度，且所述第一體積小於所述第二體積。
  4. 一種半導體裝置，包括：第一鰭型圖案，在基板的第一區中，所述第一鰭型圖案包括多個鰭，所述多個鰭各自在第一方向上延伸且具有由第一溝槽界定的側壁；第一閘極結構，與所述第一鰭型圖案相交且在第二方向上延伸；第二鰭型圖案，在所述基板的第二區中，所述第二鰭型圖案包括單個鰭，所述單個鰭在第三方向上延伸且具有由第二溝槽界定的側壁；第二閘極結構，與所述第二鰭型圖案相交且在第四方向上延伸；場絕緣膜，在所述基板上，所述場絕緣膜填充所述第一溝槽 的至少一部分及所述第二溝槽的至少一部分；第一磊晶圖案，在所述第一鰭型圖案上在所述第一方向上彼此間隔開，所述第一磊晶圖案具有其中多個磊晶圖案融合於一起的形狀；第二磊晶圖案，在所述第二鰭型圖案上在所述第三方向上彼此間隔開；第一接觸件，接觸所述第一磊晶圖案；以及第二接觸件，接觸所述第二磊晶圖案，其中藉由將其中所述第一磊晶圖案與所述第一接觸件彼此接觸的整個面積除以所述多個磊晶圖案的數目而得到的第一面積不同於第二面積，所述第二面積是其中所述第二磊晶圖案與所述第二接觸件彼此接觸的整個面積，其中所述場絕緣膜包括第一上表面及第二上表面，所述第一上表面接觸所述第一鰭型圖案的側壁，所述第二上表面接觸所述第二鰭型圖案的側壁，且自所述第一溝槽的底部至所述場絕緣膜的所述第一上表面的第一高度不同於自所述第二溝槽的底部至所述場絕緣膜的所述第二上表面的第二高度。
  5. 如申請專利範圍第4項所述的半導體裝置，其中藉由將所述第一磊晶圖案的總體積除以所述多個磊晶圖案的數目而得到的第一體積不同於第二體積，所述第二體積是所述第二磊晶圖案的總體積。
  6. 如申請專利範圍第5項所述的半導體裝置，其中所述第一高度大於所述第二高度，且所述第一體積小於所述第二體積。
  7. 如申請專利範圍第6項所述的半導體裝置，其中在所述第一磊晶圖案上的所述第一鰭型圖案的第三高度大於在所述第二磊晶圖案上的所述第二鰭型圖案的第四高度。
  8. 如申請專利範圍第4項所述的半導體裝置，其中所述第一磊晶圖案的所述多個磊晶圖案之中設置於最外側處的磊晶圖案在所述第二方向上具有第一寬度，且所述第二磊晶圖案在所述第四方向上具有第二寬度，且所述第一寬度與所述第二寬度彼此不同。
  9. 如申請專利範圍第8項所述的半導體裝置，其中所述第一高度大於所述第二高度，且所述第一寬度小於所述第二寬度。
  10. 如申請專利範圍第4項所述的半導體裝置，其中所述第一高度大於所述第二高度，且所述第一面積小於所述第二面積。
  11. 如申請專利範圍第4項所述的半導體裝置，更包括：層間絕緣膜，在所述第一磊晶圖案及所述第二磊晶圖案上；第一凹陷部，在所述層間絕緣膜內延伸至所述第一磊晶圖案中；以及第二凹陷部，在所述層間絕緣膜內延伸至所述第二磊晶圖案中，其中所述第一凹陷部的第一深度不同於所述第二凹陷部的第二深度。
  12. 如申請專利範圍第11項所述的半導體裝置，其中所述第一高度大於所述第二高度，且所述第一深度大於所述第二深度。
  13. 如申請專利範圍第4項所述的半導體裝置，其中所述第一鰭型圖案的下表面在所述第二方向上的第三寬度小於所述第二鰭型圖案的下表面在所述第四方向上的第四寬度。
  14. 一種半導體裝置，包括：第一鰭型圖案，在第一方向上延伸；第二鰭型圖案，在第三方向上延伸；第一閘極結構，與所述第一鰭型圖案相交且在第二方向上延伸；第二閘極結構，與所述第二鰭型圖案相交且在第四方向上延伸；場絕緣膜，環繞所述第二鰭型圖案及所述第一鰭型圖案的至少一部分；第一磊晶圖案，在所述第一鰭型圖案上；以及第二磊晶圖案，在所述第二鰭型圖案上，其中所述第一鰭型圖案的下表面在所述第二方向上的第一寬度小於所述第二鰭型圖案的下表面在所述第四方向上的第二寬度，且所述第一磊晶圖案的第一體積小於所述第二磊晶圖案的第二體積，其中所述第一鰭型圖案包括多個鰭，所述第二鰭型圖案包括 一個鰭，所述第一磊晶圖案具有其中多個磊晶圖案融合於一起的形狀，且其中所述場絕緣膜與融合的所述第一磊晶圖案彼此接觸的第一高度大於所述第二磊晶圖案與所述場絕緣膜彼此接觸的第二高度。
  15. 如申請專利範圍第14項所述的半導體裝置，其中所述第一磊晶圖案在所述第二方向上的第三寬度小於所述第二磊晶圖案在所述第四方向上的第四寬度。
  16. 如申請專利範圍第14項所述的半導體裝置，其中所述第一體積是藉由將所述第一磊晶圖案的總體積除以所述多個磊晶圖案的數目而得到，且所述第二體積是所述第二磊晶圖案的總體積。
TW108142590A 2018-12-28 2019-11-22 半導體裝置 TWI830820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0171528 2018-12-28
KR1020180171528A KR102582074B1 (ko) 2018-12-28 2018-12-28 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW202027272A TW202027272A (zh) 2020-07-16
TWI830820B true TWI830820B (zh) 2024-02-01

Family

ID=71123184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142590A TWI830820B (zh) 2018-12-28 2019-11-22 半導體裝置

Country Status (4)

Country Link
US (1) US11482523B2 (zh)
KR (1) KR102582074B1 (zh)
CN (1) CN111384049A (zh)
TW (1) TWI830820B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220028681A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 반도체 장치
KR20220113560A (ko) 2021-02-05 2022-08-16 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201721744A (zh) * 2015-09-04 2017-06-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US20170194149A1 (en) * 2015-12-30 2017-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
TW201737419A (zh) * 2016-01-29 2017-10-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583398B2 (en) 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US9831345B2 (en) 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
KR102158962B1 (ko) * 2014-05-08 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9159630B1 (en) 2014-07-14 2015-10-13 Globalfoundries Inc. Fin field-effect transistor (FinFET) device formed using a single spacer, double hardmask scheme
US9793404B2 (en) 2015-11-30 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon germanium p-channel FinFET stressor structure and method of making same
JP6591291B2 (ja) 2016-01-07 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9887130B2 (en) 2016-01-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
KR102592326B1 (ko) 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10049936B2 (en) * 2016-12-15 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having merged epitaxial features with Arc-like bottom surface and method of making the same
KR102579874B1 (ko) * 2016-12-27 2023-09-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9887094B1 (en) 2017-05-03 2018-02-06 Globalfoundries Inc. Methods of forming EPI semiconductor material on the source/drain regions of a FinFET device
US10658242B2 (en) * 2017-11-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with Fin structures
US10692770B2 (en) * 2018-05-30 2020-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Geometry for threshold voltage tuning on semiconductor device
US11205597B2 (en) * 2018-09-28 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10957604B2 (en) * 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
EP3660891B1 (en) * 2018-11-27 2023-06-07 IMEC vzw A method for forming a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201721744A (zh) * 2015-09-04 2017-06-16 台灣積體電路製造股份有限公司 半導體裝置與其製造方法
US20170194149A1 (en) * 2015-12-30 2017-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
TW201737419A (zh) * 2016-01-29 2017-10-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
US11482523B2 (en) 2022-10-25
CN111384049A (zh) 2020-07-07
KR20200081717A (ko) 2020-07-08
KR102582074B1 (ko) 2023-09-21
US20200212035A1 (en) 2020-07-02
TW202027272A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
US11923456B2 (en) Semiconductor devices
TWI716375B (zh) 半導體裝置
US11804490B2 (en) Method for fabricating semiconductor device
KR102471539B1 (ko) 반도체 장치 및 그 제조 방법
US9972717B2 (en) Semiconductor device and method of fabricating the same
TWI685103B (zh) 半導體元件
US9679965B1 (en) Semiconductor device having a gate all around structure and a method for fabricating the same
KR20170061233A (ko) 반도체 소자
US11705521B2 (en) Semiconductor devices
KR102557549B1 (ko) 반도체 장치 및 그 제조 방법
KR102376718B1 (ko) 자기 정렬 컨택을 포함하는 반도체 장치 및 그 제조 방법
KR102577262B1 (ko) 확산 방지 영역을 갖는 반도체 소자
KR102575366B1 (ko) 반도체 장치 및 그 제조 방법
US11101269B2 (en) Semiconductor device and method for fabricating the same
KR102553251B1 (ko) 반도체 장치 및 그 제조 방법
TWI830820B (zh) 半導體裝置
US11195917B2 (en) Semiconductor device
CN107799597B (zh) 半导体器件
KR102491538B1 (ko) 반도체 장치 및 그 제조 방법
US20220130982A1 (en) Semiconductor devices and methods of manufacturing the same
JP2024132978A (ja) 半導体装置