TWI830528B - 封裝及其形成方法 - Google Patents

封裝及其形成方法 Download PDF

Info

Publication number
TWI830528B
TWI830528B TW111146926A TW111146926A TWI830528B TW I830528 B TWI830528 B TW I830528B TW 111146926 A TW111146926 A TW 111146926A TW 111146926 A TW111146926 A TW 111146926A TW I830528 B TWI830528 B TW I830528B
Authority
TW
Taiwan
Prior art keywords
package
optical
optical die
component
top surface
Prior art date
Application number
TW111146926A
Other languages
English (en)
Other versions
TW202333312A (zh
Inventor
余振華
吳俊毅
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202333312A publication Critical patent/TW202333312A/zh
Application granted granted Critical
Publication of TWI830528B publication Critical patent/TWI830528B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Abstract

一種方法，包括形成封裝，封裝包括光學晶粒及貼合到光學晶粒的保護層。光學晶粒包括微透鏡，保護層與微透鏡位在光學晶粒的相同一側上。方法還包括將封裝包封在包封體中，平坦化包封體以暴露保護層，以及移除保護層以在包封體中形成凹槽。光學晶粒下伏於凹槽，微透鏡朝向凹槽。

Description

封裝及其形成方法
本揭露實施例是有關於一種封裝，以及一種形成封裝的方法。
電性傳訊和處理以及光學傳訊和處理是用於信號傳輸和處理的技術。近年來，光學傳訊和處理已經應用於越來越多的應用中，且通常與電性傳訊和處理組合以提供成熟的應用。因此封裝可包括光學(光子)晶粒及電子晶粒二者，其中光學(光子)晶粒包括光學元件，電子晶粒包括電子元件。
本揭露實施例的一種形成封裝的方法，所述方法包括以下步驟。形成包括光學晶粒及貼合到所述光學晶粒的保護層的第一封裝，其中所述光學晶粒包括微透鏡，且其中所述保護層及所述微透鏡位在所述光學晶粒的相同一側上。將所述第一封裝包封在第一包封體中。平坦化所述第一包封體以暴露所述保護層。移除所述保護層以在所述第一包封體中形成凹槽，其中所述光學晶 粒下伏於所述凹槽，所述微透鏡朝向所述凹槽。
本揭露實施例的一種封裝，包括第一封裝組件、第二封裝組件以及第一包封體。第一封裝組件中包括多個重佈線路。第二封裝組件位於所述第一封裝組件之上並接合到所述第一封裝組件，其中所述第二封裝組件包括光學晶粒，所述光學晶粒包括微透鏡，其中所述微透鏡朝上。第一包封體位於所述第一封裝組件之上並將所述光學晶粒包封在其中，其中所述光學晶粒的第一頂面被凹陷低於所述第一包封體的第二頂面以形成凹槽，且其中所述光學晶粒被所述凹槽暴露。
本揭露實施例的一種封裝，包括光學晶粒、封裝組件、第一模製化合物以及內連線結構。所述光學晶粒包括半導體基底、位於所述半導體基底的頂面處的微透鏡以及下伏於所述半導體基底的第一內連線結構。所述封裝組件包括元件晶粒。所述第一模製化合物將所述光學晶粒及所述封裝組件模製於其中，其中所述光學晶粒的第一頂面被凹陷低於所述第一模製化合物的第二頂面及所述封裝組件的第三頂面的二者。所述內連線結構下伏於所述光學晶粒及所述封裝組件並接合到所述光學晶粒及所述封裝組件。
10、76:載體
12、78:離型膜
14:晶粒貼合膜(DAF)
14TS:頂面
16:光學晶粒
18、48:基底
18BS:背面
20:微透鏡
22:保護層
24:內連線結構
25、58、58’:凹槽
26、30、53、86:電性連接件
28、56、92:包封體
28A、56A:基材料
28B、56B:填充劑粒子
31、74:區域
34:重構光學晶圓
34’、60’、72:封裝
36:切割膠帶
38:框架
42、44、46、66、66’:封裝組件
50:穿孔
52、82:介電層
54:導電特徵
55、59:虛線
56E、58E:邊緣
60:重構晶圓
62、64、70:切割道
68:底部填充劑
71:光纖
75:界面
80:重佈線路結構
84:重佈線路
90:堆疊元件晶粒
200、300:製程流程
202、204、206、208、210、212、214、216、218、220、222、224、226、228、302、316、318、320、322、324、326、328、330、332:製程
D1、D2:深度
T1、T2、T3:厚度
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，圖式中的各種特徵 並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1至圖12示出根據一些實施例的包括光學晶粒及附加晶粒的封裝形成中的中間階段的橫截面圖。
圖13至圖19示出根據一些實施例的包括光學晶粒及附加晶粒的封裝形成中的中間階段的橫截面圖。
圖20示出根據一些實施例的包括光學晶粒及附加晶粒的封裝形成中的中間結構。
圖21示出根據一些實施例的包括光學晶粒的封裝的底視圖。
圖22及圖23示出根據一些實施例的從包括光學晶粒的封裝中移除保護層之前及之後的俯視圖。
圖24及圖25示出根據一些實施例的封裝的部分的放大圖。
圖26示出根據一些實施例的用於形成包括光學晶粒及附加晶粒的封裝的製程流程。
圖27示出根據替代實施例的用於形成包括光學晶粒及附加晶粒的封裝的製程流程。
以下揭露提供用於實施所提供標的的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本發明。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第 一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。除圖中所繪示的取向之外，所述空間相對性用語還旨在囊括器件在使用或操作中的不同取向。裝置可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性闡述語可同樣相應地進行解釋。
提供了包括光學晶粒及附加晶粒的封裝以及形成該封裝的方法。根據本揭露的一些實施例，形成光學晶粒，其包括在光學晶粒的背面上的微透鏡。在光學晶粒的背面上貼合/形成保護層(可為晶粒貼合膜)。光學晶粒以其前表面朝向另一封裝組件與封裝組件接合。接著將光學晶粒及保護層包封在包封體中，並使包封體平坦化。然後移除保護層以暴露光學晶粒。通過採用保護層，光學晶粒在平坦化製程中沒有被平坦化，且微透鏡不會被平坦化損壞或污染。損壞或污染可能會降低光纖附接後的傳輸性 能。本文中所論述的實施例是為了提供實例以便實現或使用本揭露的主題，且此領域中具有通常知識者將易於理解，可在保持處於不同實施例的預期範圍內的同時作出潤飾。下文中的圖示及示意性實施例中，相同的參考編號及符號指代相同組件。儘管方法實施例可被論述成以特定次序執行；然而其他方法實施例可以任何邏輯次序執行。
圖1至圖12示出根據本揭露的一些實施例的包括光學晶粒的封裝形成中的中間階段的橫截面圖。相應的製程也示意性地反映於圖26所示的製程流程中。
參考圖1，在載體10上形成離型膜12。載體10可為玻璃載體、有機載體等。在載體10上塗覆離型膜12以用於將光學晶粒貼合到載體10。離型膜12可由聚合物系的材料(例如光熱轉換(Light-To-Heat-Conversion；LTHC)材料)形成，其可在隨後的製程中分解。
在離型膜12上放置或形成晶粒貼合膜(Die-Attach Film；DAF)14。相應的製程在如圖26所示的製程流程200中示出為製程202。DAF 14為可黏附到下伏的離型膜12及隨後放置的光學晶粒的黏著膜。DAF 14用作保護層以在後續製程中保護光學晶粒，因此也被稱為保護層。如將在隨後的段落中根據替代實施例所論述的，用於保護光學晶粒的保護層也可由DAF之外的其他材料形成。根據一些實施例，DAF 14可包括例如聚合物、樹脂、環氧樹脂等的有機材料。DAF 14的厚度可大於約2μm，且可介於 約2μm與約50μm之間的範圍內。
參考圖2，將多個光學晶粒16貼合到DAF 14。相應的製程在如圖26所示的製程流程200中示出為製程204。根據一些實施例，光學晶粒16包括半導體基底18、微透鏡20、內連線結構24及電性連接件26。儘管示出一個微透鏡20，但在光學晶粒16的每一個中可能有多個微透鏡。根據一些實施例，光學晶粒16可在其中包括光學模塊。
下文中簡要論述光學晶粒16中的一個，且該論述也適用於其他光學晶粒16。根據一些實施例，基底18可為透明的半導體基底，例如矽基底。內連線結構24可包括多個介電層以及位於所述多個介電層中的金屬線及通孔。諸如矽波導、非矽波導、光柵耦合器等的光學元件也可形成在介電層中。光學晶粒16中的光學元件可光學耦合到微透鏡20。光學晶粒16可包括也可不包括光電二極管及/或諸如控制器、驅動器、放大器等或其組合的電子元件。
微透鏡20可形成為基底18的積體部分，例如，通過蝕刻基底18使得基底18的一部分具有彎曲的表面以充當微透鏡。根據一些實施例，微透鏡20從基底18的背面18BS(所示的底面)凹陷，其中背面18BS也是相應的光學晶粒16的背面。根據替代實施例，微透鏡20突出於基底18的背面18BS。舉例來說，圖25使用虛線示出突出的微透鏡20的實例，其突出於基底18的背面18BS。根據一些實施例，在微透鏡20上形成透明的保護層22。 根據一些示例性實施例，透明的保護層22可由氧化矽形成。
多個光學晶粒16的背面18BS接觸DAF 14。根據一些實施例，DAF 14部分地延伸到基底18中的凹槽中，微透鏡20位於凹槽中。因此，DAF 14可通過氣隙(air gap)與微透鏡20間隔開。根據替代實施例，DAF 14延伸到凹槽並完全佔據凹槽以接觸微透鏡20。當微透鏡20是突出的微透鏡時，微透鏡20延伸到DAF 14中。根據一些實施例，光學晶粒16被輕微壓靠並壓入DAF 14。由於DAF 14由柔性材料形成，相鄰光學晶粒16之間的空間中的DAF 14的一些小部分可比DAF 14的頂面的其餘部分突出得更高。此外，由於在放置光學晶粒16時DAF 14被擠壓，相鄰光學晶粒16之間的DAF 14的頂面可為彎曲的，如虛線頂面14TS所示。
接著，如圖3所示，將光學晶粒16包封在包封體28中。相應的製程在如圖26所示的製程流程200中示出為製程206。包封體28可包括模製化合物、模製底部填充劑、環氧樹脂及/或樹脂。包封體28可包括基材料28A(圖24)以及在基材料28A中的填充劑粒子28B。基材料28A可為聚合物、樹脂、環氧樹脂等。填充劑粒子28B可為SiO2、Al2O3、二氧化矽等的介電顆粒，且可具有球形形狀。此外，球狀填充劑粒子28B可具有相同或不同的直徑。包封體28具有接觸DAF 14的頂面的底面，且包封體28的頂面高於光學晶粒16的頂面。
在隨後的步驟中，如圖4所示，對包封體28進行例如 化學機械研磨(Chemical Mechanical Polish；CMP)製程或機械磨削製程的平坦化製程，直到電性連接件26被暴露。相應的製程在如圖26所示的製程流程200中示出為製程208。由於平坦化製程，電性連接件26的頂面與包封體28的頂面實質上齊平(共面)。
接著，如圖5所示，形成電性連接件30。相應的製程在如圖26所示的製程流程200中示出為製程210。根據一些實施例，在電性連接件26上直接形成電性連接件30。根據替代實施例，前側重佈線路結構(未示出)可形成為接觸光學晶粒16，並將電性連接件30電性連接到電性連接件26。舉例來說，前側重佈線路結構可使用與圖16中所示的重佈線路結構80的形成基本相同的製程及材料來形成。根據一些實施例，電性連接件30包括接合墊、金屬柱(其可為微凸塊)及/或類似物，且可包括在接合墊或金屬柱上的焊料區。在本說明書中，離型膜12之上的結構被稱為重構光學晶圓34，所述結構包括光學晶粒16、包封體28、DAF 14及電性連接件30。
根據替代實施例，電性連接件26從光學晶粒16的頂部介電層的頂面突出，且包封體28將延伸到電性連接件26之間的區域31中以環繞並接觸電連接件26。根據這些實施例，可形成或不形成電性連接件30。區域31中的包封體的部分中的厚度T1可介於約5μm與約50μm之間的範圍內，且可介於約10μm與約20μm之間的範圍內。
接著，將重構光學晶圓34從載體10剝離。相應的製程 在如圖26所示的製程流程200中示出為製程212。根據一些實施例，為了將重構光學晶圓34剝離，將諸如雷射束的光束投射在離型膜12上，且離型膜12在光束的熱量下分解。重構光學晶圓34因此從載體10釋放。所得的重構光學晶圓34示於圖6。
在隨後的製程中，如圖7所示，將重構光學晶圓34放置在切割膠帶36上，所述切割膠帶36被固定在框架38上。相應的製程在如圖26所示的製程流程200中示出為製程214。然後通過沿著切割道64的鋸切製程對重構光學晶圓34進行單體化，從而將重構光學晶圓34分離為離散封裝34'。相應的製程在如圖26所示的製程流程200中示出為製程216。根據一些實施例，光學晶粒16側面上的包封體28的厚度T2可介於約5μm與約100μm之間的範圍內，且可介於約40μm與約60μm之間的範圍內。
參考圖8，將封裝34'接合到封裝組件42，封裝組件42包括用於路由(routing)電信號的重佈線路。此外，將封裝組件44及封裝組件46結合到封裝組件42。相應的製程在如圖26所示的製程流程200中示出為製程218。接合可為通過焊料接合、直接金屬對金屬接合、混合接合等。在本說明書中，封裝34'也被稱為封裝組件。
根據一些實施例，封裝組件42為中介物，因此在下文中被稱為中介物(封裝組件42)，同時封裝組件42也可為另一種類型的封裝組件，例如封裝基底、封裝等。儘管圖8示出一組封裝組件(封裝34’、封裝組件44及封裝組件46)，但接合可能處 於晶圓級。舉例來說，中介物(封裝組件42)可為包括彼此相同的多個中介物的未鋸切的中介物晶圓的一部分，其中一個被示出。可有接合到封裝組件42的多組封裝組件，每組封裝組件包括封裝組件(封裝34’、封裝組件44及封裝組件46)。此外，儘管在圖8的橫截面圖中示出一個封裝34'，但如圖22及圖23所示作為實例，每組封裝組件中可有多個封裝34'。
中介物(封裝組件42)可包括基底48及穿透基底48的穿孔50。基底48可為半導體基底，例如矽基底。介電層52形成在基底48的相對兩側，導電特徵54形成在介電層52中。導電特徵54可包括重佈線路(Redistribution Lines，RDLs)，重佈線路包括金屬線及金屬焊盤。在中介物(封裝組件42)的底面處形成電性連接件53，且電性連接件53電性連接到封裝34'、封裝組件44及封裝組件46。
此外，封裝34'可通過導電特徵54電性連接到封裝組件44及封裝組件46。舉例來說，虛線55被繪製以表示包括RDL的電性連接，且電性連接封裝組件(封裝34’、封裝組件44及封裝組件46)。
根據一些實施例，封裝組件44及封裝組件46可包括元件晶粒、其中封裝有元件晶粒的封裝、包括積體為系統的多個積體電路(或元件晶粒)的系統晶片(System-on-Chip；SoC)晶粒等。封裝組件44及封裝組件46中的元件晶粒可為或可包括邏輯晶粒、記憶體晶粒、輸入-輸出晶粒、積體被動元件(Integrated Passive Devices，IPDs)等，或其組合。舉例來說，封裝組件44及封裝組件46中的邏輯晶粒可為中央處理單元(Central Processing Unit；CPU)晶粒，圖形處理單元(Graphic Processing Unit；GPU)晶粒，移動應用晶粒，微控制單元(Micro Control Unit；MCU)晶粒，基帶(BaseBand；BB)晶粒，應用處理器(Application processor；AP)晶粒等。封裝組件44及封裝組件46中的記憶體晶粒可包括靜態隨機存取記憶體(Static Random-Access Memory；SRAM)晶粒、動態隨機存取記憶體(Dynamic Random-Access Memory；DRAM)晶粒等。封裝組件44及封裝組件46中的元件晶粒可包括半導體基底及內連線結構。在一個實例中，封裝組件44及封裝組件46可包括高帶寬記憶體(High-Bandwidth Memory；HBM)封裝(封裝組件44)及處理器晶粒(封裝組件46)。
封裝組件44及封裝組件46還可包括電子晶粒(E-dies)，電子晶粒包括用於與光學晶粒16介接的積體電路，例如用於控制光學晶粒16的操作的電路。舉例來說，封裝組件44及封裝組件46可包括控制器、驅動器、放大器等或其組合。根據一些實施例，封裝組件44及封裝組件46中的一些可包括提供串行器/解串器(Serializer/Deserializer；SerDes)功能的電子積體電路(Electronic Integrated Circuits；EIC)。相應的封裝組件44及封裝組件46可作為光信號與電信號之間的I/O介面的一部分。
根據一些實施例，底部填充劑(未示出)被分配到中介物(封裝組件42)與上覆的封裝34'、封裝組件44及封裝組件46 之間的間隙中。根據替代實施例，不分配底部填充劑，且包封體56(圖9)可為填充間隙的模製底部填充劑。
根據替代實施例，保護層可直接沉積或施加在光學晶圓的背面上。保護層可包括有機材料(例如聚合物)或無機材料。替代地，保護層可由無機材料形成或包括無機材料，例如氮化矽、碳化矽、氮氧化矽等。接著將光學晶圓及其上的保護層直接鋸切為封裝34'。結果，每一封裝34'包括一個光學晶粒16及在相應的光學晶粒16的背面上的一塊保護層。除了不存在包封體28，且保護層的側壁與光學晶粒16的相應側壁齊平，所得的封裝34'基本上與圖8中所示的相同。
接著，如圖9所示，包封體56被分配以包封封裝組件(封裝34’、封裝組件44及封裝組件46)。相應的製程在如圖26所示的製程流程200中示出為製程220。包封體56完全覆蓋封裝34'、封裝組件44及封裝組件46。包封體56可包括模製化合物、模製底部填充劑、環氧樹脂及/或樹脂。包封體56還可包括基材料(基材料56A，圖24及圖25)以及在基材料56A中的填充劑粒子56B。基材料56A可為聚合物、樹脂、環氧樹脂等。填充劑粒子56B可為SiO2、Al2O3、二氧化矽等的介電顆粒，且可具有球形形狀。此外，球狀填充劑粒子可具有相同或不同的直徑。包封體56具有接觸DAF 14的頂面的底面。包封體56的頂面高於封裝34'、封裝組件44及封裝組件46的頂面。
根據一些實施例，包封體56與包封體28相同。舉例來 說，包封體28及包封體56中的基材料及填充劑粒子可彼此相同。根據替代實施例，包封體28不同於包封體56。例如，包封體28中的基材料及/或填充劑粒子可能與包封體56中的不同。無論包封體28及包封體56彼此相同或不同，如將參考圖24所論述的，包封體28與包封體56之間會有可區別的界面。
接著，如圖10所示，對包封體56進行例如CMP製程或機械磨削製程的平坦化製程。相應的製程在如圖26所示的製程流程200中示出為製程222。可執行平坦化製程直到DAF 14被暴露。DAF 14的薄頂部部分也可被移除。此外，當平坦化製程停止時，至少保留部分的DAF 14。因此，光學晶粒16未被研磨，且其中的微透鏡20不受平坦化製程造成的損壞的影響。剩餘的DAF 14可具有厚度T3。選擇原始的DAF 14的厚度及平坦化製程(例如過研磨(over-polishing)的速率)，使剩餘的DAF 14(平坦化後)的厚度T3足夠大，以留下足夠的製程裕度(process margin)而不研磨光學晶粒16。因此，無論微透鏡20是凹陷的還是突出的，都能確保微透鏡20不被損壞。根據一些實施例，厚度T3大於約2μm，且可介於約2μm與約50μm之間的範圍內。
此外，選擇封裝組件44及封裝組件46的厚度，使得這些組件也不受到平坦化製程損壞。根據一些實施例，如圖10所示，封裝組件44及封裝組件46的頂面在平坦化製程之後被暴露。根據替代實施例，在平坦化製程之後，封裝組件44及封裝組件46的部分或全部嵌置在包封體56中，且包封體56具有覆蓋這些封 裝組件的部分或全部的薄層。
根據其中封裝34'不包括包封體28的一些實施例，光學晶粒16及DAF 14的側壁與包封體56實體接觸。相應的結構如圖25所示，只是圖25中的凹槽58在圖10所示的製程中仍填充有DAF 14。
接著移除DAF 14。相應的製程在如圖26所示的製程流程200中示出為製程224。所得的結構如圖11所示。移除的DAF 14所留下的空間形成凹槽58。因此，微透鏡20(或保護層22，如果存在)被凹槽58所暴露。可通過乾式蝕刻製程或濕式蝕刻製程來執行蝕刻。選擇蝕刻化學物質(etching chemical)，使其不腐蝕包封體28及包封體56，也不腐蝕基底18及保護層22。根據一些實施例，DAF 14的移除通過濕式蝕刻製程來進行，例如，使用二甲基亞碸(dimethyl sulfoxide)、四甲基氫氧化銨(tetramethylazanium hydroxide)等作為蝕刻化學物質。
根據一些實施例，凹槽58的深度D1大於約2μm，且可介於約2μm與約50μm之間的範圍內。包封體56的朝向凹槽58的邊緣56E可為直的且與封裝34'的邊緣垂直對齊。舉例來說，根據其中封裝34'包括包封體28的一些實施例，包封體56的邊緣56E與包封體28的外部邊緣齊平。根據其中封裝34'不包括包封體28的替代實施例，包封體56的邊緣56E與光學晶粒16的相應邊緣齊平。
此外，凹槽58可包括在光學晶粒16的頂面(背面18BS) 下方延伸的一些部分。下文中將凹槽58的低於頂面(背面18BS)的部分表示為凹槽58’。凹槽58’的深度D2取決於將多少光學晶粒16壓入DAF 14(如圖2所示)。根據一些實施例，深度D2大於約1μm，且可介於約1μm與約50μm之間的範圍內。當從圖11所示結構的頂部看時，凹槽58’可形成為環繞光學晶粒16的凹槽環。此外，如圖2所示，凹槽58’的底部由DAF 14的形狀決定，且如圖24中的虛線59所示的可為凹面的及圓化(rounded)的。當其為凹面的及圓化的時，凹槽58’的底部(虛線59)的一些外部部分可逐漸低於相應的內部部分。這是由圖2及圖7中所示的製程造成的。
在本說明書中，圖11中所示的結構被稱為重構晶圓60。重構晶圓60包括多個相同的封裝組件組，每組包括封裝34’，且在一個實例中可包括封裝組件44及封裝組件46。接著可沿切割道62執行單體化製程以將重構晶圓60分成多個封裝60'。相應的製程在如圖26所示的製程流程200中示出為製程226。
圖12示出將封裝60'接合到另一封裝組件66上。相應的製程在如圖26所示的製程流程200中示出為製程228。根據一些實施例，封裝組件66是晶圓級組件，其中包括多個相同的封裝組件66’。例如，封裝組件66可為封裝基底條帶，其中包括多個封裝基底(封裝組件66’)。封裝基底(封裝組件66’)可為包括芯的帶芯(cored)封裝基底，或者可為其中不具有芯的無芯(core-less)封裝基底。帶芯封裝基底可包括有機基底或陶瓷基 底。根據替代實施例，封裝組件66處於晶粒級。封裝組件66其中可沒有例如晶體管及二極管的主動元件。封裝組件66中也可沒有(或可包括)例如電容器、電感器、電阻器等的被動元件。底部填充劑68被分配到封裝60'與相應的封裝組件66之間的間隙中。
沿切割道70執行單體化製程。由此形成封裝72。根據替代實施例，圖12中所示的接合處於晶粒級，其中封裝60'接合到離散封裝組件66。接著可將諸如光纖71的光學元件附接到封裝72，且所述光學元件可光學耦合到微透鏡20。光纖71可延伸到凹槽58中，也可位在凹槽58之外。凹槽58可為氣隙，也可填充有透明光學膠。
圖24示出根據一些實施例的封裝60'的部分的放大圖。示出的部分在圖12中的區域74中。由於圖7所示的單體化製程，包封體28被鋸切開，因此如圖12及圖24所示，在包封體28及包封體56之間形成可區別的界面75。例如，如圖24所示，包封體28中的填充劑粒子28B被切割，一些填充劑粒子28B成為包括與包封體56接觸的平坦表面的部分顆粒。另一方面，包封體56的填充劑粒子56B在朝向凹槽58且接觸包封體28的表面處未被切割，且仍然為球形的。然而，由於如圖10所示的平坦化製程，在包封體56的頂面處的相應的填充劑粒子56B可為部分粒子。
圖25示出根據替代實施例的封裝60'的部分的放大圖。這些實施例類似於圖24中的實施例，除了當光學晶粒16接合(圖 8中所示的製程)到封裝組件42時，光學晶粒16未被包封在另一個包封體(圖24中的包封體28)中。因此，如圖25所示，包封體56與基底18的側壁實體接觸，且包封體56的朝向凹槽58的側壁與光學晶粒16的側壁垂直對齊。朝向凹槽58的側壁處的填充劑粒子56B及接觸光學晶粒16的填充劑粒子56B是球形的。由於如圖10所示的平坦化製程，在包封體56的頂面處的相應的填充劑粒子56B可為部分粒子。
圖13至圖19示出根據本揭露的替代實施例的封裝形成中的中間階段的橫截面圖。除非另有說明，否則這些實施例中的組件的材料及形成製程與圖1至圖12所示的前述實施例中使用相似參考編號表示的相似組件基本相同。因此，關於圖13至圖19中所示的組件的形成製程及材料的細節可在前述實施例的論述中找到。
這些實施例的初始步驟與圖1至圖7所示的基本相同。相應的製程在如圖27所示的製程流程300中示出為製程302至製程316。由此形成如圖7所示的封裝34'。根據替代實施例，如前面段落中所論述的，封裝34'不包括包封體28，且相應的保護層可包括DAF或一些諸如無機材料的其他材料。
接著，如圖13所示，將封裝34'(也被稱為封裝組件)、封裝組件44及封裝組件46放置在載體76上。相應的製程在如圖27所示的製程流程300中示出為製程318。根據一些實施例，多個相同組的封裝組件(封裝34’、封裝組件44及封裝組件46)被 放置在載體76之上。載體76可為玻璃載體、有機載體等。在載體76上塗覆離型膜78以用於將光學晶粒貼合到載體76。在離型膜78上可能有或可能沒有毯覆DAF(未示出)，且封裝組件(封裝34’、封裝組件44及封裝組件46)被放置在毯覆DAF(如果使用)上。離型膜78可由聚合物系的材料(例如LTHC材料)形成，其可在隨後的製程中被移除。封裝組件(封裝34’、封裝組件44及封裝組件46)的前表面(具有電性連接件的表面)朝上。
接著，如圖14所示，封裝組件(封裝34’、封裝組件44及封裝組件46)被包封在包封體56中，包封體56可包括模製化合物、模製底部填充劑、環氧樹脂及/或樹脂。相應的製程在如圖27所示的製程流程300中示出為製程320。模製化合物或模製底部填充劑可包括基材料56A(圖24及圖25)以及基材料56A中的填充劑粒子56B。基材料56A可為聚合物、樹脂、環氧樹脂等。
圖15示出平坦化製程以暴露封裝34’的電性連接件26以及封裝組件44及封裝組件46的電性連接件(未示出)。相應的製程在如圖27所示的製程流程300中示出為製程322。接著，如圖16所示，形成內連線結構(重佈線路結構80)。相應的製程在如圖27所示的製程流程300中示出為製程324。內連線結構(重佈線路結構80)包括介電層82以及位於介電層82中的重佈線路(RDLs)84。重佈線路84連接到封裝組件(封裝34’、封裝組件44及封裝組件46)，重佈線路84也可內連到封裝組件(封裝34’、 封裝組件44及封裝組件46)。重佈線路84可包括銅、鈦、鎳等。
在介電層82及相應的重佈線路84的實例形成製程中，例如通過分配或沉積先形成介電層82。根據一些實施例，介電層82由聚合物形成或包含聚合物，例如聚苯並噁唑(polybenzoxazole；PBO)、聚醯亞胺、苯並環丁烯(benzocyclobutene；BCB)等。接著將介電層82圖案化以暴露下伏的導電特徵或下伏的重佈線路，所述導電特徵可包括封裝組件(封裝34’、封裝組件44及封裝組件46)的電性連接件。根據其中介電層82由諸如PBO或聚醯亞胺的光敏材料形成的一些實施例，圖案化可涉及使用微影罩幕(未示出)對介電層82進行曝光，然後對介電層82進行顯影的曝光製程。根據本揭露的替代實施例，介電層82由諸如氮化矽、氧化矽等的無機介電材料形成。相應的形成製程可包括化學氣相沉積(Chemical Vapor Deposition；CVD)、原子層沉積(Atomic Layer Deposition；ALD)、電漿增強化學氣相沉積(Plasma-Enhanced Chemical Vapor Deposition；PECVD)或其他適用的沉積製程，接著是蝕刻製程。
在重佈線路84上形成電性連接件86。電性連接件86可包括或由金屬柱(微凸塊)、焊料區等形成。由此形成重構晶圓60。與圖11所示的封裝組件(封裝34’、封裝組件44及封裝組件46)接合到封裝組件42的重構晶圓60不同，內連線結構(重佈線路結構80)從封裝組件(封裝34’、封裝組件44及封裝組件46)直接形成，且可形成為扇出(fan-out)結構。
接著，可將重構晶圓60從載體76上剝離。相應的製程在如圖27所示的製程流程300中示出為製程326。根據一些實施例，將諸如雷射束的光束投射在離型膜78上，且離型膜78在光束的熱量下分解。重構晶圓60因此從載體76釋放。所得的重構晶圓60如圖17所示。
接著移除DAF 14。相應的製程在如圖27所示的製程流程300中示出為製程328。所得的結構如圖18所示。移除的DAF 14所留下的空間形成凹槽58。因此，微透鏡20(或保護層22，如果存在)被凹槽58所暴露。凹槽58的深度D1等於DAF 14的厚度，且可大於約2μm，例如介於約2μm與約50μm之間的範圍內。凹槽58可在光學晶粒16的頂面(背面18BS)下方延伸以形成凹槽58’，其可為環繞光學晶粒16的凹槽環。圖24還示出凹槽58’的一些細節。重構晶圓60可沿切割道62被單一化為離散封裝60'。相應的製程在如圖27所示的製程流程300中示出為製程330。
圖19示出將封裝60'接合到另一封裝組件66上，封裝組件66可為晶圓級組件或晶粒級組件，且可為封裝基底、中介物(例如，其中包括半導體基底及穿孔)、封裝、包括接合到封裝基底上的中介物的封裝等。相應的製程在如圖27所示的製程流程300中示出為製程332。
底部填充劑68被分配到封裝60'與封裝組件66之間的間隙中。根據其中封裝組件66處於晶圓級的一些實施例，沿切割 道70執行單體化製程。由此形成封裝72。接著可將諸如光纖71的光學元件附接到封裝72，且所述光學元件可光學耦合到微透鏡20。光纖71可延伸到凹槽58中，也可位在凹槽58之外。
根據一些實施例，如圖10至圖12及圖17至圖19所示，當DAF 14(或其他類型的保護層)位於重構晶圓60中且在單體化製程及接合到封裝組件66之前，移除DAF 14(或其他類型的保護層)。根據替代實施例，可在稍後階段移除DAF 14以減少損壞微透鏡20的可能性。舉例來說，圖20示出其中仍包括DAF 14的封裝72。保護層/DAF 14可以在單體化製程之前或之後移除以將封裝組件66分離成離散封裝72。
圖21示出根據一些實施例的封裝34'(如圖10及圖11所示)的底視圖。多個電性連接件26可被排列成陣列，以用於電性連接其他封裝組件42、封裝組件44及封裝組件46(如圖12及圖19所示)。光學晶粒16的底部面積可介於約5mm2與約400mm2之間的範圍內。
圖22示出圖10及圖17所示結構的俯視圖。根據一些實施例，可為HBM的多個封裝組件46被放置在封裝組件42(或內連線結構(重佈線路結構80))上並包封在包封體56中。封裝組件46中的每一個可包括包封在包封體92中的多個堆疊元件晶粒90。多個DAF 14位在包封體56內且被包封體56包封。DAF 14覆蓋下伏的封裝34'。
圖23示出圖11及圖18所示的封裝60'的俯視圖，其中 圖22所示的保護層(DAF 14)已被移除。因此，形成了凹槽58，其中封裝34'及其中的微透鏡20被暴露。根據一些實施例，微透鏡20用於連接光纖，且可有單一或幾個微透鏡。可以理解，微透鏡20可位於光學晶粒16中的任何位置(在頂視圖中)。根據其他實施例，微透鏡20被排列為陣列，且用於捕獲圖像。
在上述實施例中，根據本揭露的一些實施例論述了一些製程及特徵以形成三維(3D)封裝。也可包括其他特徵及製程。舉例來說，可包括測試結構，以幫助對三維(three dimensional；3D)封裝或三維積體電路(three dimensional integrated circuit；3DIC)裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基板上形成的測試接墊(test pad)，以允許對三維封裝或三維積體電路進行測試、對探針及/或探針卡(probe card)進行使用等。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所公開的結構及方法與包括對已知良好晶粒進行中間驗證的測試方法結合使用，以提高良率並降低成本。
本揭露的實施例具有一些有利特徵。在用於形成包括光學晶粒及諸如高性能計算晶粒的附加封裝組件的封裝的傳統製程中，平坦化製程用於暴露出光學晶粒，且光學晶粒也被研磨。損壞微透鏡(所述微透鏡被凹陷)的可能性很高。根據本揭露的實施例，通過在光學晶粒上形成保護層，例如DAF，並在平坦化製程之後移除保護層，保護層(而不是光學晶粒)經受平坦化製程。因此，光學晶粒中的微透鏡被保護免受平坦化製程中可能出現的 損壞的影響。
根據本揭露的一些實施例，一種方法包括形成第一封裝，所述第一封裝包括光學晶粒及貼合到所述光學晶粒的保護層，其中所述光學晶粒包括微透鏡，且其中所述保護層與所述微透鏡位在所述光學晶粒的相同一側上。所述方法包括將所述第一封裝包封在第一包封體中，平坦化所述第一包封體以暴露所述保護層，以及移除所述保護層以在所述第一包封體中形成凹槽。其中所述光學晶粒下伏於所述凹槽，所述微透鏡朝向所述凹槽。
在一個實施例中，所述形成所述第一封裝包括將所述光學晶粒黏合到晶粒貼合膜。在一個實施例中，所述方法還包括將光學晶圓鋸切為多個光學晶粒，其中所述光學晶粒為所述多個光學晶粒中的一個。在一個實施例中，所述方法還包括將所述光學晶粒包封在第二包封體中；平坦化所述第二包封體以暴露所述光學晶粒中的電性連接件；以及鋸切所述第二包封體以形成所述第一封裝。在一個實施例中，所述光學晶粒包括半導體基底，且其中所述微透鏡從所述半導體基底的表面凹陷入所述半導體基底中。在一個實施例中，所述光學晶粒包括半導體基底，且其中所述微透鏡突出於所述半導體基底的背面。
在一個實施例中，封裝組件還被包封在所述第一包封體中，且其中在平坦化所述第一包封體之後，所述封裝組件被暴露，且所述光學晶粒被所述保護層覆蓋。在一個實施例中，所述方法還包括將所述第一封裝接合到封裝組件，其中將所述第一包封體 施加到所述封裝組件，且所述方法還包括鋸切所述封裝組件及所述第一包封體以形成第二封裝。在一個實施例中，在移除所述保護層之後，所述凹槽的部分延伸到所述第一包封體中且延伸到低於所述光學晶粒的背面的位準。在一個實施例中，延伸到所述第一包封體中的所述凹槽的所述部分形成環繞所述光學晶粒的凹槽環。
根據本揭露的一些實施例，一種封裝包括：包括多個重佈線路的第一封裝組件；位於所述第一封裝組件之上並接合到所述第一封裝組件的第二封裝組件，其中所述第二封裝組件包括光學晶粒，光學晶粒包括微透鏡，其中所述微透鏡朝上；以及位於所述第一封裝組件之上並將所述光學晶粒包封在其中的第一包封體，其中所述光學晶粒的第一頂面被凹陷低於所述第一包封體的第二頂面以形成凹槽，且其中所述光學晶粒被所述凹槽暴露。
在一個實施例中，所述凹槽橫向延伸超過所述光學晶粒的邊緣，且其中所述凹槽的部分延伸低於所述光學晶粒的所述第一頂面。在一個實施例中，所述第二封裝組件還包括環繞所述光學晶粒的第二包封體。在一個實施例中，環繞所述光學晶粒的所述第二包封體包括彎曲且凹面的頂面。在一個實施例中，所述第一包封體的朝向所述凹槽的一些部分的第一邊緣與所述光學晶粒的第二邊緣垂直對齊。在一個實施例中，所述封裝還包括朝向所述微透鏡的光纖，其中所述光纖被配置為光學耦合到所述光學晶粒。在一個實施例中，所述封裝還包括位於所述第一封裝組件之 上且接合到所述第一封裝組件的第三封裝組件，其中所述第三封裝組件的附加頂面與所述第一包封體的所述第二頂面共面。
根據本揭露的一些實施例，一種封裝包括：光學晶粒，光學晶粒包括半導體基底、位於所述半導體基底的頂面處的微透鏡以及下伏於所述半導體基底的第一內連線結構；其中包括元件晶粒的封裝組件；將所述光學晶粒及所述封裝組件模製於其中的第一模製化合物，其中所述光學晶粒的第一頂面被凹陷低於所述第一模製化合物的第二頂面及所述封裝組件的第三頂面的二者；以及下伏於所述光學晶粒及所述封裝組件並接合到所述光學晶粒及所述封裝組件的內連線結構。在一個實施例中，所述光學晶粒的所述第一頂面直接下伏於所述第一模製化合物中的凹槽，且其中朝向所述凹槽的所述第一模製化合物包括垂直且直的邊緣。在一個實施例中，所述封裝還包括環繞所述光學晶粒的第二模製化合物，其中所述第二模製化合物位於所述第一模製化合物中。
以上概述了若干實施例的特徵，以使本領域中的技術人員可更好地理解本揭露的各個方面。本領域中的技術人員應理解，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。本領域中的技術人員還應認識到，這些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。
16:光學晶粒
20:微透鏡
22:保護層
18:基底
24:內連線結構
28、56:包封體
28A、56A:基材料
28B、56B:填充劑粒子
58、58’:凹槽
59:虛線
75:界面

Claims (10)

  1. 一種形成封裝的方法，包括：形成包括光學晶粒及貼合到所述光學晶粒的保護層的第一封裝，其中所述光學晶粒包括微透鏡，且其中所述保護層及所述微透鏡位在所述光學晶粒的相同一側上；將所述第一封裝包封在第一包封體中；平坦化所述第一包封體以暴露所述保護層；以及移除所述保護層以在所述第一包封體中形成凹槽，其中所述光學晶粒下伏於所述凹槽，所述微透鏡朝向所述凹槽。
  2. 如請求項1所述的形成封裝的方法，其中所述光學晶粒包括半導體基底，且其中所述微透鏡從所述半導體基底的表面凹陷入所述半導體基底中。
  3. 如請求項1所述的形成封裝的方法，其中所述光學晶粒包括半導體基底，且其中所述微透鏡突出於所述半導體基底的背面。
  4. 如請求項1所述的形成封裝的方法，其中封裝組件還被包封在所述第一包封體中，且其中在平坦化所述第一包封體之後，所述封裝組件被暴露，且所述光學晶粒被所述保護層覆蓋。
  5. 一種封裝，包括：第一封裝組件，其中包括多個重佈線路；第二封裝組件，位於所述第一封裝組件之上並接合到所述第一封裝組件，其中所述第二封裝組件包括： 光學晶粒，包括微透鏡，其中所述微透鏡朝上；以及第一包封體，位於所述第一封裝組件之上並將所述光學晶粒包封在其中，其中所述微透鏡位於所述光學晶粒的第一頂面處，所述第一頂面被凹陷低於所述第一包封體的第二頂面以形成凹槽，且其中所述光學晶粒被所述凹槽暴露。
  6. 如請求項5所述的封裝，其中所述凹槽橫向延伸超過所述光學晶粒的邊緣，且其中所述凹槽的部分延伸低於所述光學晶粒的所述第一頂面。
  7. 如請求項5所述的封裝，其中所述第一包封體的朝向所述凹槽的一些部分的第一邊緣與所述光學晶粒的第二邊緣垂直對齊。
  8. 如請求項5所述的封裝，還包括位於所述第一封裝組件之上且接合到所述第一封裝組件的第三封裝組件，其中所述第三封裝組件的附加頂面與所述第一包封體的所述第二頂面共面。
  9. 一種封裝，包括：光學晶粒，包括：半導體基底；微透鏡，位於所述半導體基底的頂面處且位於所述光學晶粒的第一頂面處；以及第一內連線結構，下伏於所述半導體基底；封裝組件，其中包括元件晶粒； 第一模製化合物，將所述光學晶粒及所述封裝組件模製於其中，其中所述光學晶粒的所述第一頂面被凹陷低於所述第一模製化合物的第二頂面及所述封裝組件的第三頂面的二者；以及內連線結構，下伏於所述光學晶粒及所述封裝組件並接合到所述光學晶粒及所述封裝組件。
  10. 如請求項9所述的封裝，其中所述光學晶粒的所述第一頂面直接下伏於所述第一模製化合物中的凹槽，且其中朝向所述凹槽的所述第一模製化合物包括垂直且直的邊緣。
TW111146926A 2022-01-31 2022-12-07 封裝及其形成方法 TWI830528B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263267322P 2022-01-31 2022-01-31
US63/267,322 2022-01-31
US17/656,248 2022-03-24
US17/656,248 US20230244043A1 (en) 2022-01-31 2022-03-24 Package with Integrated Optical Die and Method Forming Same

Publications (2)

Publication Number Publication Date
TW202333312A TW202333312A (zh) 2023-08-16
TWI830528B true TWI830528B (zh) 2024-01-21

Family

ID=86349444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111146926A TWI830528B (zh) 2022-01-31 2022-12-07 封裝及其形成方法

Country Status (5)

Country Link
US (1) US20230244043A1 (zh)
KR (1) KR20230117688A (zh)
CN (1) CN116153792A (zh)
DE (1) DE102022107500B4 (zh)
TW (1) TWI830528B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834938A (en) * 2007-02-08 2008-08-16 Advanced Chip Eng Tech Inc Image sensor package with die receiving opening and method of the same
US20100019339A1 (en) * 2008-07-22 2010-01-28 National Semiconductor Corporation Molded optical package with fiber coupling feature
US20190123109A1 (en) * 2018-12-19 2019-04-25 Intel Corporation Optical receiver package with backside lens-integrated photodetector die
CN111128978A (zh) * 2019-12-31 2020-05-08 山东盛品电子技术有限公司 一种系统级封装结构及方法
US20210074866A1 (en) * 2019-09-06 2021-03-11 Intel Corporation Silicon photonic integrated lens compatible with wafer processing
TW202127604A (zh) * 2020-01-03 2021-07-16 日月光半導體製造股份有限公司 半導體裝置封裝及其製造方法
WO2021200094A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634053B2 (en) 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
CN107851651B (zh) 2015-07-23 2022-07-08 索尼公司 半导体装置、其制造方法以及电子设备
KR102619666B1 (ko) 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
US10748844B2 (en) 2017-12-30 2020-08-18 Intel Corporation Stress isolation for silicon photonic applications

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834938A (en) * 2007-02-08 2008-08-16 Advanced Chip Eng Tech Inc Image sensor package with die receiving opening and method of the same
US20100019339A1 (en) * 2008-07-22 2010-01-28 National Semiconductor Corporation Molded optical package with fiber coupling feature
US20190123109A1 (en) * 2018-12-19 2019-04-25 Intel Corporation Optical receiver package with backside lens-integrated photodetector die
US20210074866A1 (en) * 2019-09-06 2021-03-11 Intel Corporation Silicon photonic integrated lens compatible with wafer processing
CN111128978A (zh) * 2019-12-31 2020-05-08 山东盛品电子技术有限公司 一种系统级封装结构及方法
TW202127604A (zh) * 2020-01-03 2021-07-16 日月光半導體製造股份有限公司 半導體裝置封裝及其製造方法
WO2021200094A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
TW202333312A (zh) 2023-08-16
CN116153792A (zh) 2023-05-23
DE102022107500A1 (de) 2023-08-03
DE102022107500B4 (de) 2024-01-11
US20230244043A1 (en) 2023-08-03
KR20230117688A (ko) 2023-08-09

Similar Documents

Publication Publication Date Title
TWI646609B (zh) 三層封裝上封裝結構及其製造方法
US20200043892A1 (en) Chip Packages and Methods of Manufacture Thereof
KR102401309B1 (ko) 반도체 디바이스 및 그를 형성하는 방법
US11854921B2 (en) Integrated circuit package and method
KR102318303B1 (ko) 다이 스택 및 그 형성 방법
TW201810570A (zh) 半導體封裝及其製作方法
TW202114130A (zh) 封裝組件及其製造方法
TW202101728A (zh) 半導體結構及其製造方法
TWI763198B (zh) 製造半導體封裝的方法以及半導體封裝
TWI830800B (zh) 積體電路封裝件
TW202109820A (zh) 晶粒堆疊結構
US20240061195A1 (en) Package assembly and manufacturing method thereof
TW202109808A (zh) 半導體封裝
KR20220050121A (ko) 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
TWI700752B (zh) 半導體封裝及其形成方法
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
CN107993994B (zh) 半导体封装结构及其制造方法
KR20210117138A (ko) 다이 적층 구조체 및 그 형성 방법
CN110534483B (zh) 封装结构
US20230369274A1 (en) Integrated circuit package and method of forming same
TWI830528B (zh) 封裝及其形成方法
KR102557597B1 (ko) 반도체 패키징 및 그 형성 방법
TWI770786B (zh) 晶粒堆疊結構及其形成方法
CN110517959B (zh) 封装结构的形成方法
CN110534484B (zh) 封装结构