CN116153792A - 封装件及其形成方法 - Google Patents

封装件及其形成方法 Download PDF

Info

Publication number
CN116153792A
CN116153792A CN202210784875.XA CN202210784875A CN116153792A CN 116153792 A CN116153792 A CN 116153792A CN 202210784875 A CN202210784875 A CN 202210784875A CN 116153792 A CN116153792 A CN 116153792A
Authority
CN
China
Prior art keywords
package
optical
die
optical die
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210784875.XA
Other languages
English (en)
Inventor
余振华
吴俊毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116153792A publication Critical patent/CN116153792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Eyeglasses (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

方法包括：形成封装件，封装件包括光学管芯和附接至光学管芯的保护层。光学管芯包括：微透镜，保护层和微透镜位于光学管芯的同一侧上。方法还包括：将封装件密封在密封剂中；平坦化密封剂以露出保护层；以及去除保护层以在密封剂中形成凹槽。光学管芯位于凹槽下面，微透镜面向凹槽。本申请的实施例还涉及封装件及其形成方法。

Description

封装件及其形成方法
技术领域
本申请的实施例涉及封装件及其形成方法。
背景技术
电信号和光信号以及处理是用于信号传输和处理的技术。近年来，光信号和处理已经在越来越多的应用中使用，并且通常已经与电信号和处理相结合以提供成熟的应用。因此封装件可以包括光学(光子)管芯(包括光学器件)和电子管芯(包括电子器件)。
发明内容
本申请的一些实施例提供了一种形成封装件的方法，包括：形成第一封装件，所述第一封装件包括光学管芯和附接至所示光学管芯的保护层，其中，所述光学管芯包括微透镜，并且其中，所述保护层和所述微透镜位于所述光学管芯的同一侧上；将所述第一封装件密封在第一密封剂中；平坦化所述第一密封剂以露出所述保护层；以及去除所述保护层以在所述第一密封剂中形成凹槽，其中，所述光学管芯位于所述凹槽下面，所述微透镜面向所述凹槽。
本申请的另一些实施例提供了一种封装件，包括：第一封装组件，其中包括多个再分布线；第二封装组件，位于所述第一封装组件上方并且接合至所述第一封装组件，其中，所述第二封装组件包括：光学管芯，包括微透镜，其中，所述微透镜面朝上；以及第一密封剂，位于所述第一封装组件上方并且将所述光学管芯密封在其中，其中，使所述光学管芯的第一顶面凹进低于所述第一密封剂的第二顶面以形成凹槽，并且其中，所述光学管芯暴露于所述凹槽。
本申请的又一些实施例提供了一种封装件，包括：光学管芯，包括：半导体衬底；微透镜，位于所述半导体衬底的顶面处；以及第一互连结构，位于所述半导体衬底下面；封装组件，其中包括器件管芯；第一模制化合物，将所述光学管芯和所述封装组件模制在其中，其中，使所述光学管芯的第一顶面凹进低于所述第一模制化合物的第二顶面和所述封装组件的第三顶面两者；以及互连结构，位于所述光学管芯和所述封装组件下面并且接合至所述光学管芯和所述封装组件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图12示出了根据一些实施例的在形成包括光学管芯和额外管芯的封装件中的中间阶段的截面图。
图13至图19示出了根据一些实施例的在形成包括光学管芯和额外管芯的封装件中的中间阶段的截面图。
图20示出了根据一些实施例的在形成包括光学管芯和额外管芯的封装件中的中间结构。
图21示出了根据一些实施例的包括光学管芯的封装件的底视图。
图22和图23示出了根据一些实施例的在从包括光学管芯的封装件去除保护层之前和之后的顶视图。
图24和图25示出了根据一些实施例的封装件的部分的放大图。
图26示出了根据一些实施例的用于形成包括光学管芯和额外管芯的封装件的工艺流程。
图27示出了根据可选实施例的用于形成包括光学管芯和额外管芯的封装件的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文可以使用诸如“位于…下面”、“在…下方”、“下部”、“位于…上面”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
提供了包括光学管芯和额外管芯的封装件及其形成方法。根据本发明的一些实施例，形成光学管芯，其包括位于光学管芯的背侧上的微透镜。在光学管芯的背侧上附接/形成可以是管芯附接膜的保护层。光学管芯接合至另一封装组件，它的正面面向封装组件。然后将光学管芯和保护层密封在密封剂中，并且平坦化密封剂。然后去除保护层以露出光学管芯。通过采用保护层，在平坦化工艺中不平坦化光学管芯，并且微透镜不会被平坦化损坏或污染。损坏或污染可能降低光纤附接之后的传输性能。本文讨论的实施例是为了提供能够制造或使用本发明的主题的实例，并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。贯穿各个视图和说明性实施例，相同的参考标号用于表示相同的元件。虽然可以将方法实施例讨论为以特定顺序实施，但是其它方法实施例可以以任何逻辑顺序实施。
图1至图12示出了根据本发明的一些实施例的在形成包括光学管芯的封装件中的中间阶段的截面图。对于的工艺也示意性反映在图26中所示的工艺流程中。
参考图1，在载体10上形成释放膜12。载体10可以是玻璃载体、有机载体等。释放膜12涂覆在载体10上，用于将光学管芯附接至载体10。释放膜12可以由基于聚合物的材料(诸如光热转换(LTHC)材料)形成，其可在随后工艺中分解。
在释放膜12上放置或形成管芯附接膜(DAF)14。相应的工艺示出为如图26中所示的工艺流程200中的工艺202。DAF 14是可以粘合至下面的释放膜12和随后放置的光学管芯的粘合膜。DAF 14用作保护层以在随后工艺中保护光学管芯，并且因此可选地称为保护层。如将根据可选实施例在随后段落中讨论，用于保护光学管芯的保护层也可以由除DAF之外的其它材料形成。根据一些实施例，DAF 14可以包括有机材料，诸如聚合物、树脂、环氧树脂等。DAF 14的厚度可以大于约2μm，并且可以在约2μm和约50μm之间的范围内。
参考图2，多个光学管芯16附接至DAF 14。相应的工艺示出为如图26中所示的工艺流程200中的工艺204。根据一些实施例，光学管芯16包括半导体衬底18、微透镜20、互连结构24和电连接件26。虽然显示了一个微透镜20，但是在光学管芯16的每个中可以存在多个微透镜。根据一些实施例，光学管芯16可以在其中包括光学模块。
下面简要讨论光学管芯16中的一个，并且讨论也适用于其它光学管芯16。根据一些实施例，衬底18可以是透明的半导体衬底，诸如硅衬底。互连结构24可以包括多个介电层以及位于多个介电层中的金属线和通孔。也可以在介电层中形成光学器件，诸如硅波导、非硅波导、光栅耦合器等。光学管芯16中的光学器件可以光学耦合至微透镜20。光学管芯16可以包括或可以不包括光电二极管和/或电子器件，诸如控制器、驱动器、放大器等或它们的组合。
微透镜20可以形成为衬底18的集成部分，例如，通过蚀刻衬底18使得衬底18的一部分具有弯曲表面以用作微透镜。根据一些实施例，使微透镜20从衬底18的背面18BS(所示的底面)凹进，其中，背面18BS也是对应的光学管芯16的背面。根据可选实施例，微透镜20从衬底18的背面18BS突出出来。例如，图25使用虚线示出了示例性突出微透镜20，其从衬底18的背面18BS突出出来。根据一些实施例，在微透镜20上形成透明保护层22。根据一些示例性实施例，透明保护层22可以由氧化硅形成。
多个光学管芯16具有其接触DAF 14的背面18BS。根据一些实施例，DAF 14部分延伸至衬底18中的微透镜20位于的凹槽中。因此，DAF 14可以通过气隙与微透镜20间隔开。根据可选实施例，DAF 14延伸至凹槽中并且完全占据凹槽以接触微透镜20。当微透镜20是突出微透镜时，它延伸至DAF 14中。根据一些实施例，将光学管芯16轻微压靠并且压入DAF 14中。因为DAF 14由柔性材料形成，所以DAF 14的位于相邻光学管芯16之间的间隔中的一些小部分可以突出高于DAF 14的顶面的其余部分。此外，因为当放置光学管芯16时挤压DAF14，所以DAF 14的位于相邻光学管芯16之间的顶面可以是弯曲的，如由虚线顶面14TS表示。
下一步，如图3中所示，将光学管芯16密封在密封剂28中。相应的工艺示出为如图26中所示的工艺流程200中的工艺206。密封剂28可以包括模制化合物、模制底部填充物、环氧树脂和/或树脂。密封剂28可以包括可以是聚合物、树脂、环氧树脂等的基底材料28A(图24)以及位于基底材料28A中的填充物颗粒28B。填充物颗粒可以是SiO2、Al2O3、二氧化硅等的介电颗粒，并且可以具有球形形状。此外，球形填充物颗粒可以具有相同或不同的直径。密封剂28具有接触DAF 14的顶面的底面，并且密封剂28的顶面高于光学管芯16的顶面。
在随后步骤中，如图4中所示，实施平坦化工艺，诸如化学机械抛光(CMP)工艺或机械研磨工艺，以抛光密封剂28，直至电连接件26暴露。相应的工艺示出为如图26中所示的工艺流程200中的工艺208。由于平坦化工艺，电连接件26的顶面与密封剂28的顶面基本齐平(共面)。
下一步，如图5中所示，形成电连接件30。相应的工艺示出为如图26中所示的工艺流程200中的工艺210。根据一些实施例，电连接件30直接形成在电连接件26上。根据可选实施例，前侧再分布结构(未显示)可以形成为接触光学管芯16，并且将电连接件30电连接至电连接件26。例如，前侧再分布结构可以使用与如图16中所示的再分布结构80的形成基本相同的工艺和材料来形成。根据一些实施例，电连接件30包括接合焊盘、金属柱(其可以是微凸块)等，并且可以包括或可以不包括位于接合焊盘或金属柱上的焊料区域。贯穿整个描述，释放膜12上方的结构，该结构包括光学器件16、密封剂28、DAF 14和电连接件30，称为重建光学晶圆34。
根据可选实施例，电连接件26从光学器件16的顶部介电层的顶面突出出来，并且密封剂28将延伸至电连接件26之间的区域31中以包围并且接触电连接件26。根据这些实施例，可以形成或可以不形成电连接件30。区域31中的密封剂的部分的厚度T1可以在约5μm和约50μm之间的范围内，并且可以在约10μm和约20μm之间的范围内。
下一步，将重建光学晶圆34从载体10剥离。相应的工艺示出为如图26中所示的工艺流程200中的工艺212。根据一些实施例，为了剥离重建光学晶圆34，将诸如激光束的光束投射在释放膜12上，并且释放膜12在光束的热量下分解。因此重建光学晶圆34从载体10释放。所得重建光学晶圆34在图6中显示。
在随后工艺中，如图7中所示，将重建光学晶圆34放置在切割带36上，切割带36固定在框架38上。相应的工艺示出为如图26中所示的工艺流程200中的工艺214。然后通过锯切工艺沿划线64分割重建光学晶圆34，从而将重建光学晶圆34分隔成离散封装件34'。相应的工艺示出为如图26中所示的工艺流程200中的工艺216。根据一些实施例，光学管芯16的侧上的密封剂28的厚度T2可以在约5μm和约100μm之间的范围内，并且可以在约40μm和约60μm之间的范围内。
参考图8，封装件34'接合至封装组件42，封装组件42包括用于布线电信号的再分布线。此外，封装组件44和46接合至封装组件42。相应的工艺示出为如图26中所示的工艺流程200中的工艺218。接合可以是通过焊料接合、直接金属至金属接合、混合接合等。贯穿整个描述，封装件34'通常也称为封装组件。
根据一些实施例，封装组件42是中介层，并且因此在下文中简称中介层42，同时它也可以是另一类型的封装组件，诸如封装衬底、封装件等。虽然图8示出了一组封装组件34'、44和46，但是接合可以处于晶圆级。例如，中介层42可以是包括多个彼此完全相同的中介层的未锯切中介层晶圆的一部分，示出了一个。可以存在多组封装组件，每组包括接合至封装组件42的封装组件34'、44和46。此外，虽然在图8的截面图中显示了一个封装件34'，但是在每组中可以存在多个封装件34'，作为实例，如图22和图23中所示。
中介层42可以包括衬底48和穿透衬底48的通孔50。衬底48可以是半导体衬底，诸如硅衬底。介电层52形成在衬底48的相对侧上，导电部件54形成在介电层52中。导电部件54可以包括再分布线(RDL)，其包括金属线和金属焊盘。电连接件53形成在中介层42的底面处，并且电连接至封装件34'以及封装组件44和46。
此外，封装件34'可以通过导电部件54电连接至封装组件44和46。例如，绘制虚线55以表示包括RDL的电连接，并且电连接电互连封装组件34'、44和46。
根据一些实施例，封装组件44和46可以包括器件管芯、其中封装有器件管芯的封装件、包括集成为系统的多个集成电路(或器件管芯)的片上系统(SoC)管芯等。封装组件44和46中的器件管芯可以是或可以包括逻辑管芯、存储器管芯、输入-输出管芯、集成无源器件(IPD)等或它们的组合。例如，封装组件44和46中的逻辑管芯可以是中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯、微控制单元(MCU)管芯、基带(BB)管芯、应用处理器(AP)管芯等。封装组件44和46中的存储器管芯可以包括静态随机存取存储器(SRAM)管芯、动态随机存取存储器(DRAM)管芯等。封装组件44和46中的器件管芯可以包括半导体衬底和互连结构。在实例中，封装组件44和46可以包括高带宽存储器(HBM)封装件44和处理器管芯46。
封装组件44和46也可以包括电子管芯(E-管芯)，其包括用于与光学管芯16接口的集成电路，诸如用于控制光学管芯16的操作的电路。例如，封装组件44和46可以包括控制器、驱动器、放大器等或它们的组合。根据一些实施例，封装组件44和46中的一些可以包括提供串行器/解串器(SerDes)功能的电子集成电路(EIC)。对应的封装组件44和46可以用作光信号和电信号之间的I/O接口的部分。
根据一些实施例，将底部填充物(未显示)分配至中介层42和上面的封装件34'以及封装组件44和46之间的间隙中。根据可选实施例，不分配底部填充物，并且密封剂56(图9)可以是填充间隙的模制底部填充物。
根据可选实施例，可以直接在光学晶圆的背面上沉积或施加保护层。保护层可以包括有机材料(诸如聚合物)或无机材料。可选地，保护层可以由无机材料形成或包括无机材料，诸如氮化硅、碳化硅、氮氧化硅等。然后将光学晶圆及其上的保护层直接锯切为封装件34'。因此，封装件34'的每个包括光学管芯16以及位于对应光学管芯16的背侧上的一片保护层。所得封装件34'与图8中所示的基本上相同，不同之处在于，不存在密封剂28，并且保护层具有其与光学管芯16的对应侧壁齐平的侧壁。
下一步，如图9中所示，分配密封剂56以密封封装组件34'、44和46。相应的工艺示出为如图26中所示的工艺流程200中的工艺220。密封剂56完全覆盖封装件34'以及封装组件44和46。密封剂56可以包括模制化合物、模制底部填充物、环氧树脂和/或树脂。密封剂56也可以包括可以是聚合物、树脂、环氧树脂等的基底材料(56A，图24和图25)以及位于基底材料56A中的填充物颗粒56B。填充物颗粒可以是SiO2、Al2O3、二氧化硅等的介电颗粒，并且可以具有球形形状。此外，球形填充物颗粒可以具有相同或不同的直径。密封剂56具有接触DAF 14的顶面的底面。密封剂56的顶面高于封装件34'以及封装组件44和46的顶面。
根据一些实施例，密封剂56与密封剂28相同。例如，密封剂28和56中的基底材料和填充物颗粒可以彼此相同。根据可选实施例，密封剂28与密封剂56不同。例如，密封剂28中的基底材料和/或填充物颗粒可以与密封剂56中的基底材料和/或填充物颗粒不同。无论密封剂28和56彼此相同还是彼此不同，在密封剂28和56之间都将存在可区分的界面，如将参考图24讨论。
随后，如图10中所示，实施平坦化工艺，诸如CMP工艺或机械研磨工艺，以抛光密封剂56。相应的工艺示出为如图26中所示的工艺流程200中的工艺222。可以实施平坦化工艺直至DAF 14暴露。也可以去除DAF 14的薄顶部部分。此外，当停止平坦化工艺时，DAF 14的至少部分保留。因此，不抛光光学管芯16，并且其中的微透镜20不会受到由平坦化工艺造成的损坏。剩余的DAF 14可以具有厚度T3。选择原始DAF 14的厚度和平坦化工艺(诸如过抛光率)，使得剩余的DAF 14的厚度T3(在平坦化之后)足够大以留下足够的工艺裕度而不抛光光学管芯16。因此，确保微透镜20不被损坏，无论微透镜20是凹进还是凸出。根据一些实施例，厚度T3大于约2μm，并且可以在约2μm和约50μm之间的范围内。
此外，选择封装组件44和46的厚度，使得这些组件也不会被平坦化工艺损坏。根据一些实施例，如图10中所示，封装组件44和46的顶面在平坦化工艺之后暴露。根据可选实施例，在平坦化工艺之后，封装组件44和46中的一些或全部嵌入在密封剂56中，并且密封剂56具有覆盖这些封装组件中的一些或全部的薄层。
根据封装件34'不包括密封剂28的一些实施例，光学管芯16和DAF 14的侧壁与密封剂56物理接触。对应的结构在图25中显示，除了图25中的凹槽25在图10中所示的工艺中仍填充有DAF 14。
下一步，去除DAF 14。相应的工艺示出为如图26中所示的工艺流程200中的工艺224。所得结构在图11中显示。由去除的DAF 14留下的间隔形成凹槽58。因此微透镜20(或保护层22，如果它存在)暴露于凹槽58。蚀刻可以通过干蚀刻工艺或湿蚀刻工艺来实施。选择蚀刻化学物质，使得它不腐蚀密封剂28和56，并且不腐蚀衬底18和保护层22。根据一些实施例，去除DAF 14通过湿蚀刻工艺来实施，例如，使用二甲亚砜、氢氧化四甲基氮铵等作为蚀刻化学物质。
根据一些实施例，凹槽58的深度D1大于约2μm，并且可以在约2μm和约50μm之间的范围内。密封剂56的面向凹槽58的边缘56E可以是笔直的并且与封装件34'的边缘垂直对准。例如，根据封装件34'包括密封剂28的一些实施例，密封剂56的边缘56E与密封剂28的外边缘齐平。根据封装件34'不包括密封剂28的可选实施例，密封剂56的边缘56E与光学管芯16的对应边缘齐平。
此外，凹槽58可以包括在光学管芯16的顶面18BS(背面)下方延伸的一些部分。凹槽58的低于顶面18BS的部分在下文中表示为凹槽58'。凹槽58'的深度D2取决于将多少光学器件管芯16压入DAF 14(如图2中所示)中。根据一些实施例，深度D2大于约1μm，并且可以在约1μm和约50μm之间的范围内。当从图11中所示的结构的顶部观察时，凹槽58'可以形成包围光学管芯16的凹槽环。此外，凹槽58'的底部由DAF 14的形状确定，如图2中所示，并且可以是凹的和圆形的，如图24中的虚线59所示。当是凹的和圆形的时，凹槽58'的底部59的一些外部部分可以逐渐低于相应的内部部分。这是由图2和图7中所示的工艺造成的。
贯穿整个描述，图11中所示的结构称为重建晶圆60。重建晶圆60包括多个完全相同组的封装组件，每组包括封装组件34'，并且在实例中可以包括封装件44和46。然后可以沿划线62实施分割工艺以将重建晶圆60分隔成多个封装件60'。相应的工艺示出为如图26中所示的工艺流程200中的工艺226。
图12示出了将封装件60'接合至另一封装组件66上。相应的工艺示出为如图26中所示的工艺流程200中的工艺228。根据一些实施例，封装组件66是其中包括多个完全相同的封装组件66'的晶圆级组件。例如，封装组件66可以是其中包括多个封装衬底66'的封装衬底条。封装衬底66'可以是包括芯的有芯封装衬底，或者可以是其中没有芯的无芯封装衬底。有芯封装衬底可以包括有机衬底或陶瓷衬底。根据可选实施例，封装组件66处于管芯级。封装组件66中可以没有诸如晶体管和二极管的有源器件。封装组件66中也可以没有(或可以包括)诸如电容器、电感器、电阻器等的无源器件。将底部填充物68分配至封装件60'和对应的封装组件66之间的间隙中。
沿划线70实施分割工艺。因此形成封装件72。根据可选实施例，如图12中所示的接合处于管芯级，封装件60'接合至离散封装组件66'。然后诸如光纤71的光学器件可以附接至封装件72，并且可以光学耦合至微透镜20。光纤71可以延伸至凹槽58中，或者可以保留在凹槽58外部。凹槽58可以是气隙，或者可以填充有透明光学胶。
图24示出了根据一些实施例的封装件60'的部分的放大图。所示部分位于图12中的区域74中。由于如图7中所示的分割工艺，锯切穿过密封剂28，并且因此如图12和图24中所示，在密封剂28和56之间形成可区分的界面75。例如，如图24中所示，密封剂28中的填充物颗粒28B被切割，并且一些填充物颗粒28B变成包括与密封剂56接触的平面表面的部分颗粒。另一方面，密封剂56的位于面向凹槽58并且接触密封剂28的表面处的填充物颗粒56B没有被切割，并且仍然是球形的。但是，在密封剂56的顶面处，由于如图10中所示的平坦化工艺，对应的填充物颗粒56B可以是部分颗粒。
图25示出了根据可选实施例的封装件60'的部分的放大图。这些实施例类似于如图24中所示的实施例，不同之处在于，光学管芯16当其接合(图8中所示的工艺)至封装组件42时不被密封在另一密封剂(图24中的密封剂28)中。因此，如图25中所示，密封剂56与衬底18的侧壁物理接触，并且密封剂56的面向凹槽58的侧壁与光学管芯16的侧壁垂直对准。位于面向凹槽58的侧壁处的填充物颗粒56B和接触光学管芯16的填充物颗粒56B是球形的。在密封剂56的顶面处，由于如图10中所示的平坦化工艺，对应的填充物颗粒56B可以是部分颗粒。
图13至图19示出了根据本发明的可选实施例的在形成封装件中的中间阶段的截面图。除非另有说明，否则这些实施例中的组件的材料和形成工艺与图1至图12中所示的前述实施例中由相同参考标号表示的相同组件基本相同。因此，关于图13至图19中所示的组件的形成工艺和材料的细节可以在前述实施例的讨论中找到。
这些实施例的初始步骤与图1至图7中所示的基本相同。相应的工艺示出为如图27中所示的工艺流程300中的工艺302至316。因此形成如图7中所示的封装件34'。根据可选实施例，如前述段落中所讨论，封装件34'不包括密封剂28，并且对应的保护层可以包括DAF或一些其它材料，诸如无机材料。
下一步，如图13中所示，将封装件34'(也称为封装组件)以及封装组件44和46放置在载体76上方。相应的工艺示出为如图27中所示的工艺流程300中的工艺318。根据一些实施例，存在放置在载体76上方的多个完全相同组的封装组件34'、44和46。载体76可以是玻璃载体、有机载体等。释放膜78涂覆在载体76上，用于将光学管芯附接至载体76。在释放膜78上方可以存在或可以不存在毯式DAF(未显示)，并且封装组件34'、44和46放置在毯式DAF(如果使用)上方。释放膜78可以由基于聚合物的材料(诸如LTHC材料)形成，其可以在随后工艺中被去除。封装组件34'、44和46具有其面朝上的正面(具有电连接件的表面)。
下一步，如图14中所示，将封装组件34'、44和46密封在密封剂56中，密封剂56可以包括模制化合物、模制底部填充物、环氧树脂和/或树脂。相应的工艺示出为如图27中所示的工艺流程300中的工艺320。模制化合物或模制底部填充物可以包括可以是聚合物、树脂、环氧树脂等的基底材料56A(图24和图25)以及位于基底材料56A中的填充物颗粒56B。
图15示出了平坦化工艺，以露出封装组件34'的电连接件26以及封装组件44和46的电连接件(未显示)。相应的工艺示出为如图27中所示的工艺流程300中的工艺322。下一步，如图16中所示，形成互连结构80。相应的工艺示出为如图27中所示的工艺流程300中的工艺324。互连结构80包括介电层82和位于介电层82中的再分布线(RDL)84。RDL 84连接至封装组件34'、44和46，并且可以互连封装组件34'、44和46。RDL 84可以包括铜、钛、镍等。
在介电层82和对应的RDL 84的示例性形成工艺中，首先例如通过分配或沉积形成介电层82。根据一些实施例，介电层82由聚合物形成或包括聚合物，诸如PBO、聚酰亚胺、苯并环丁烯(BCB)等。然后图案化介电层82以露出下面的导电部件(其可以包括封装组件34'、44和46的电连接件)或下面的RDL。根据介电层82由诸如PBO或聚酰亚胺的感光材料形成的一些实施例，图案化可以涉及使用光刻掩模(未显示)来曝光介电层82的曝光工艺，以及然后显影介电层82。根据本发明的可选实施例，介电层82由诸如氮化硅、氧化硅等的无机介电材料形成。对应的形成工艺可以包括化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强化学气相沉积(PECVD)或其它适用的沉积工艺，随后是蚀刻工艺。
在RDL 84上方形成电连接件86。电连接件86可以由金属柱(微凸块)、焊料区域等形成或包括金属柱(微凸块)、焊料区域等。因此形成重建晶圆60。与图11所示的封装组件34'、44和46接合至封装组件42的重建晶圆60不同，互连结构80直接从封装组件34'、44和46形成，并且可以形成为扇出结构。
下一步，可以将重建晶圆60从载体76剥离。相应的工艺示出为如图27中所示的工艺流程300中的工艺326。根据一些实施例，诸如激光束的光束投射在释放膜78上，并且释放膜78在光束的热量下分解。因此重建晶圆60从载体76释放。所得重建晶圆60在图17中显示。
下一步，去除DAF 14。相应的工艺示出为如图27中所示的工艺流程300中的工艺328。所得结构在图18中显示。由去除的DAF 14留下的间隔形成凹槽58。因此微透镜20(或保护层22，如果它存在)暴露于凹槽58。凹槽58的深度D1等于DAF 14的厚度，并且可以大于约2μm，例如，在约2μm和约50μm之间的范围内。凹槽58可以在光学管芯16的顶面(背面)下方延伸以形成凹槽58'，其可以是包围光学管芯16的凹槽环。图24中也显示了凹槽58'的一些细节。可以将重建晶圆60沿划线62分割成离散封装件60'。相应的工艺示出为如图27中所示的工艺流程300中的工艺330。
图19示出了将封装件60'接合至另一封装组件66上，封装组件66可以是晶圆级组件或管芯级组件，并且可以是封装衬底、中介层(例如，其中包括半导体衬底和通孔)、封装件、包括接合在封装衬底上的中介层的封装件等。相应的工艺示出为如图27中所示的工艺流程300中的工艺332。
将底部填充物68分配至封装件60'和封装组件66'之间的间隙中。根据封装组件66处于晶圆级的一些实施例，沿划线70实施分割工艺。因此形成封装件72。然后诸如光纤71的光学器件可以附接至封装件72，并且可以光学耦合至微透镜20。光纤71可以延伸至凹槽58中，或者可以保留在凹槽58外部。
根据一些实施例，如图10至图12和图17至图19中所示，DAF 14(或其它类型的保护层)在它们位于重建晶圆60中时，并且在分割工艺和接合至封装组件66之前被去除。根据可选实施例，可以在稍后阶段去除DAF 14以减小损坏透镜20的可能性。例如，图20示出了其中仍包括DAF 14的封装件72。可以在分割工艺之前或之后去除保护层/DAF 14以将封装组件66分隔成离散封装件72。
图21示出了根据一些实施例的封装件34'(如图10和图11中所示)的底视图。可以存在布置为阵列的多个电连接件26，电连接件26用于电连接至其它封装组件42、44和46，如图12和图19中所示。光学管芯16的底部面积可以在约5mm2和约400mm2之间的范围内。
图22示出了图10和图17中所示结构的顶视图。根据一些实施例，将可以是HBM的多个封装组件46放置在封装组件42(或互连结构80)上并且密封在密封剂56中。封装组件46的每个可以包括密封在密封剂92中的多个堆叠器件管芯90。多个DAF 14位于密封剂56内部并且由密封剂56包围。DAF 14覆盖下面的封装件34'。
图23示出了图11和图18中所示的封装件60'的顶视图，其中已经去除如图21中所示的保护层14。因此，形成凹槽58，封装件34'和微透镜20在其中露出。根据一些实施例，微透镜20用于连接至光纤，并且可以存在单个或几个微透镜。应该理解，微透镜20可以位于光学管芯16中的任何位置处(在顶视图中)。根据其它实施例，微透镜20布置为阵列，并且用于捕获图像。
在上述实施例中，根据本发明的一些实施例讨论了一些工艺和部件以形成三维(3D)封装件。也可以包括其它部件和工艺。例如，可以包括测试结构以帮助对3D封装或3DIC器件进行验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘，它允许测试3D封装或3DIC、使用探针和/或探针卡等。验证测试可以在中间结构以及最终结构上实施。此外，本文公开的结构和方法可以与结合了已知良好管芯的中间验证的测试方法结合使用，以增加良率并且降低成本。
本发明的实施例具有一些有利特征。在用于形成包括光学管芯以及诸如高性能计算管芯的额外封装组件的封装件的传统工艺中，平坦化工艺用于露出光学管芯，并且也抛光光学管芯。损坏微透镜(其是凹进的)的可能性很高。根据本发明的实施例，通过在光学管芯上形成诸如DAF的保护层，并且在平坦化工艺之后去除保护层，保护层(而不是光学管芯)受到平坦化工艺影响。因此，保护光学管芯中的微透镜免受平坦化工艺中可能发生的损坏。
根据本发明的一些实施例，方法包括：形成第一封装件，第一封装件包括光学管芯和附接至所示光学管芯的保护层，其中，光学管芯包括微透镜，并且其中，保护层和微透镜位于光学管芯的同一侧上；将第一封装件密封在第一密封剂中；平坦化第一密封剂以露出保护层；以及去除保护层以在第一密封剂中形成凹槽，其中，光学管芯位于凹槽下面，微透镜面向凹槽。
在实施例中，形成第一封装件包括将光学管芯粘合至管芯附接膜。在实施例中，方法还包括：将光学晶圆锯切成多个光学管芯，光学管芯是多个光学管芯中的一个。在实施例中，方法还包括：将光学管芯密封在第二密封剂中；平坦化第二密封剂以露出光学管芯中的电连接件；以及锯切第二密封剂以形成第一封装件。在实施例中，光学管芯包括半导体衬底，并且其中，使微透镜从半导体衬底的表面凹进至半导体衬底中。在实施例中，光学管芯包括半导体衬底，并且其中，微透镜从半导体衬底的背面突出出来。
在实施例中，封装组件也密封在第一密封剂中，并且其中，在平坦化第一密封剂之后，封装组件露出，并且光学管芯由保护层覆盖。在实施例中，方法还包括：将第一封装件接合至封装组件，其中，在封装组件上施加第一密封剂，并且方法还包括锯切封装组件和第一密封剂以形成第二封装件。在实施例中，在去除保护层之后，凹槽的部分延伸至第一密封剂中，并且延伸至低于光学管芯的背面的水平。在实施例中，凹槽的延伸至第一密封剂中的部分形成包围光学管芯的凹槽环。
根据本发明的一些实施例，封装件包括：第一封装组件，其中包括多个再分布线；第二封装组件，位于第一封装组件上方并且接合至第一封装组件，其中，第二封装组件包括光学管芯，光学管芯包括微透镜，其中，微透镜面朝上；以及第一密封剂，位于第一封装组件上方并且将光学管芯密封在其中，其中，使光学管芯的第一顶面凹进低于第一密封剂的第二顶面以形成凹槽，并且其中，光学管芯暴露于凹槽。
在实施例中，凹槽横向延伸超过光学管芯的边缘，并且其中，凹槽的部分延伸低于光学管芯的第一顶面。在实施例中，第二封装组件还包括包围光学管芯的第二密封剂。在实施例中，包围光学管芯的第二密封剂包括弯曲和凹顶面。在实施例中，第一密封剂的面向凹槽的一些部分的第一边缘与光学管芯的第二边缘垂直对准。在实施例中，封装件还包括：光纤，面向微透镜，其中，光纤配置为光学耦合至光学管芯。在实施例中，封装件还包括：第三封装组件，位于第一封装组件上方并且接合至第一封装组件，其中，第三封装组件的额外顶面与第一密封剂的第二顶面共面。
根据本发明的一些实施例，封装件包括：光学管芯，包括：半导体衬底；微透镜，位于半导体衬底的顶面处；以及第一互连结构，位于半导体衬底下面；封装组件，其中包括器件管芯；第一模制化合物，将光学管芯和封装组件模制在其中，其中，使光学管芯的第一顶面凹进低于第一模制化合物的第二顶面和封装组件的第三顶面两者；以及互连结构，位于光学管芯和封装组件下面并且接合至光学管芯和封装组件。在实施例中，光学管芯的第一顶面直接位于第一模制化合物中的凹槽下面，并且其中，面向凹槽的第一模制化合物包括垂直和笔直边缘。在实施例中，封装件还包括：第二模制化合物，包围光学管芯，其中，第二模制化合物位于第一模制化合物中。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成封装件的方法，包括：
形成第一封装件，所述第一封装件包括光学管芯和附接至所示光学管芯的保护层，其中，所述光学管芯包括微透镜，并且其中，所述保护层和所述微透镜位于所述光学管芯的同一侧上；
将所述第一封装件密封在第一密封剂中；
平坦化所述第一密封剂以露出所述保护层；以及
去除所述保护层以在所述第一密封剂中形成凹槽，其中，所述光学管芯位于所述凹槽下面，所述微透镜面向所述凹槽。
2.根据权利要求1所述的方法，其中，形成所述第一封装件包括将所述光学管芯粘合至管芯附接膜。
3.根据权利要求2所述的方法，还包括：
将光学晶圆锯切成多个光学管芯，所述光学管芯是所述多个光学管芯中的一个。
4.根据权利要求3所述的方法，还包括：
将所述光学管芯密封在第二密封剂中；
平坦化所述第二密封剂以露出所述光学管芯中的电连接件；以及
锯切所述第二密封剂以形成所述第一封装件。
5.根据权利要求1所述的方法，其中，所述光学管芯包括半导体衬底，并且其中，使所述微透镜从所述半导体衬底的表面凹进至所述半导体衬底中。
6.根据权利要求1所述的方法，其中，所述光学管芯包括半导体衬底，并且其中，所述微透镜从所述半导体衬底的背面突出出来。
7.根据权利要求1所述的方法，其中，封装组件也密封在所述第一密封剂中，并且其中，在平坦化所述第一密封剂之后，所述封装组件露出，并且所述光学管芯由所述保护层覆盖。
8.根据权利要求1所述的方法，还包括：
将所述第一封装件接合至封装组件，其中，在所述封装组件上施加所述第一密封剂，并且所述方法还包括锯切所述封装组件和所述第一密封剂以形成第二封装件。
9.一种封装件，包括：
第一封装组件，其中包括多个再分布线；
第二封装组件，位于所述第一封装组件上方并且接合至所述第一封装组件，其中，所述第二封装组件包括：
光学管芯，包括微透镜，其中，所述微透镜面朝上；以及
第一密封剂，位于所述第一封装组件上方并且将所述光学管芯密封在其中，其中，使所述光学管芯的第一顶面凹进低于所述第一密封剂的第二顶面以形成凹槽，并且其中，所述光学管芯暴露于所述凹槽。
10.一种封装件，包括：
光学管芯，包括：
半导体衬底；
微透镜，位于所述半导体衬底的顶面处；以及
第一互连结构，位于所述半导体衬底下面；
封装组件，其中包括器件管芯；
第一模制化合物，将所述光学管芯和所述封装组件模制在其中，其中，使所述光学管芯的第一顶面凹进低于所述第一模制化合物的第二顶面和所述封装组件的第三顶面两者；以及
互连结构，位于所述光学管芯和所述封装组件下面并且接合至所述光学管芯和所述封装组件。
CN202210784875.XA 2022-01-31 2022-06-29 封装件及其形成方法 Pending CN116153792A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263267322P 2022-01-31 2022-01-31
US63/267,322 2022-01-31
US17/656,248 2022-03-24
US17/656,248 US20230244043A1 (en) 2022-01-31 2022-03-24 Package with Integrated Optical Die and Method Forming Same

Publications (1)

Publication Number Publication Date
CN116153792A true CN116153792A (zh) 2023-05-23

Family

ID=86349444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210784875.XA Pending CN116153792A (zh) 2022-01-31 2022-06-29 封装件及其形成方法

Country Status (5)

Country Link
US (1) US20230244043A1 (zh)
KR (1) KR20230117688A (zh)
CN (1) CN116153792A (zh)
DE (1) DE102022107500B4 (zh)
TW (1) TWI830528B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191333A1 (en) * 2007-02-08 2008-08-14 Advanced Chip Engineering Technology Inc. Image sensor package with die receiving opening and method of the same
US7728399B2 (en) * 2008-07-22 2010-06-01 National Semiconductor Corporation Molded optical package with fiber coupling feature
US9634053B2 (en) 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
WO2017014072A1 (ja) 2015-07-23 2017-01-26 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
KR102619666B1 (ko) 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
US10748844B2 (en) 2017-12-30 2020-08-18 Intel Corporation Stress isolation for silicon photonic applications
US11251228B2 (en) * 2018-12-19 2022-02-15 Intel Corporation Optical receiver package with backside lens-integrated photodetector die
US11894474B2 (en) * 2019-09-06 2024-02-06 Intel Corporation Silicon photonic integrated lens compatible with wafer processing
CN111128978A (zh) * 2019-12-31 2020-05-08 山东盛品电子技术有限公司 一种系统级封装结构及方法
US11276806B2 (en) * 2020-01-03 2022-03-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US20230135956A1 (en) * 2020-03-31 2023-05-04 Sony Semiconductor Solutions Corporation Semiconductor device

Also Published As

Publication number Publication date
DE102022107500B4 (de) 2024-01-11
TWI830528B (zh) 2024-01-21
TW202333312A (zh) 2023-08-16
DE102022107500A1 (de) 2023-08-03
KR20230117688A (ko) 2023-08-09
US20230244043A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
KR102267850B1 (ko) 포토닉 통합 패키지 및 그 형성 방법
US20190252352A1 (en) Discrete Polymer in Fan-Out Packages
US8536672B2 (en) Image sensor package and fabrication method thereof
US11841541B2 (en) Package assembly and manufacturing method thereof
CN111799227B (zh) 半导体器件及其形成方法
TW202018896A (zh) 光收發器及其製造方法
CN110416095B (zh) 封装件及其形成方法
US20180151507A1 (en) Alignment Pattern for Package Singulation
KR102486221B1 (ko) 반도체 디바이스들 및 제조 방법들
TWI830800B (zh) 積體電路封裝件
US20240085619A1 (en) Semiconductor structure
US20240061195A1 (en) Package assembly and manufacturing method thereof
JP2020077855A (ja) チップパッケージおよびその製造方法
KR20220050121A (ko) 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
CN109817587B (zh) 形成半导体结构的方法及封装件
CN107993994B (zh) 半导体封装结构及其制造方法
US11309279B2 (en) Package structure of wafer-level system-in-package
CN110534483B (zh) 封装结构
US20230369274A1 (en) Integrated circuit package and method of forming same
CN110517959B (zh) 封装结构的形成方法
CN110534484B (zh) 封装结构
CN116153792A (zh) 封装件及其形成方法
CN109920765B (zh) 一种扇出型封装器件
CN114823366A (zh) 封装件及其形成方法
US11953740B2 (en) Package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination