CN111128978A - 一种系统级封装结构及方法 - Google Patents

一种系统级封装结构及方法 Download PDF

Info

Publication number
CN111128978A
CN111128978A CN201911421430.XA CN201911421430A CN111128978A CN 111128978 A CN111128978 A CN 111128978A CN 201911421430 A CN201911421430 A CN 201911421430A CN 111128978 A CN111128978 A CN 111128978A
Authority
CN
China
Prior art keywords
chip
groove
package
carrier plate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911421430.XA
Other languages
English (en)
Inventor
刘昭麟
邢广军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Senspil Electronic Technology Co ltd
Original Assignee
Shandong Senspil Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Senspil Electronic Technology Co ltd filed Critical Shandong Senspil Electronic Technology Co ltd
Priority to CN201911421430.XA priority Critical patent/CN111128978A/zh
Publication of CN111128978A publication Critical patent/CN111128978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

本申请公开了提供一种系统级封装结构及方法，包括载板，所述载板一侧设有塑封，所述塑封包括第一区域和第二区域，所述第一区域包裹有第一芯片，所述第一芯片一侧贴附在载板上，第一芯片通过金属线或金属触点与对应处的载板互联，所述第二区域包括一个顶部开口、底部为载板的凹槽结构，所述凹槽内设有第二芯片，所述第二芯片一侧贴附在载板上，第二芯片通过金线与对应处的载板互联，所述凹槽顶部开口设有盖体，用于配合开口将第二芯片封装在凹槽内，通过塑封成型出特殊腔体，能够进一步降低芯片的封装尺寸，同时还可以集成多种IC或传感器芯片，实现传感器系统高度集成化。

Description

一种系统级封装结构及方法
技术领域
本申请涉及一种系统级封装结构及方法。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术，并不必然构成现有技术。
随着电子技术及物联网备的发展，越来越多的传感器集成到电子设备中，例如：光学传感器、压力传感器等，而传统的封装无法系统化的集成多种传感器，即使集成也只是堆积式的集成、各个传感器之间无法形成系统化，造成封装尺寸大，无法满足集成化、轻薄化发展的需求。
发明人发现，目前，现有的封装结构难以进一步降低封装体的尺寸，在封装后不能满足器件对传感器系统化、集成化的需求，尤其是在同一载板上集成多种传感器芯片时，新增的功能性传感器芯片与传统的I C芯片难以进行有效的结合，无法形成模块，导致整体封装尺寸过大，封装成本过高。
发明内容
本申请的目的是针对现有技术存在的缺陷，提供一种系统级封装结构及方法，通过塑封成型出特殊腔体，能够进一步降低芯片的封装尺寸，同时还可以集成多种I C或传感器芯片，实现传感器系统高度集成化。
本申请的第一目的是提供一种系统级封装结构，采用以下技术方案：
包括载板，所述载板一侧设有塑封，所述塑封包括第一区域和第二区域，所述第一区域包裹有第一芯片，所述第一芯片一侧贴附在载板上，第一芯片通过金属线与对应处的载板互联，或倒装贴片通过金属触点与对应处的载板互联，所述第二区域包括一个顶部开口、底部为载板的凹槽结构，所述凹槽内设有第二芯片，所述第二芯片一侧贴附在载板上，第二芯片通过金线与对应处的载板互联，所述凹槽顶部开口设有盖体，用于配合开口将第二芯片封装在凹槽内。
进一步地，所述凹槽的底面和侧面均设有涂层，所述涂层避开第二芯片与载板的配合区域。
进一步地，所述凹槽的形状有多种，用于对应不同类型的第二芯片。
进一步地，所述盖体有多种，不同的盖体具有不同的形状，用于配合不同形状的凹槽。
进一步地，所述凹槽内设有填充物，所述填充物覆盖在第二芯片上，配合载板形成对第二芯片的包裹结构，从而保护第二芯片和对应的金线。
本申请的第二发明目的是提供一种系统级封装方法，包括以下步骤：
在载板的一侧贴装第一芯片，通过金属线或金属触点将第一芯片与载板互联；
对完成互联的第一芯片进行塑封，第一芯片所处塑封位置的一侧构成凹槽；
对凹槽内进行遮蔽处理，并根据贴附芯片的类型涂覆形成相应的涂层；
在第二凹槽内贴装第二芯片，是第二芯片的底面贴合凹槽底部的载板，通过金线将第二芯片与载板互联；
根据第二芯片的类型对凹槽开口处贴装盖体，封装第二芯片。
进一步地，当第二芯片为光学芯片时，所述凹槽设有台阶结构，所述盖体为光学透镜并与台阶结构配合，穿过凹槽开口处的光线通过光学透镜聚集在光学芯片上；
当第二芯片为声学传感器时，所述凹槽侧壁喷涂有金属层，所述盖体为金属盖，共同屏蔽电磁辐射，所述载板配合声学传感器处设有作为进音孔的第一通孔，声音穿过通孔被声学传感器采集；
当第二芯片为差压传感器时，所述凹槽侧壁上喷涂有机涂层，所述盖体为金属盖，金属盖对应差压传感器中心上设有第二通孔，所述载板配合差压传感器中心处设有第三通孔，所述第二通孔和第三通孔同轴设置；
当第二芯片为胎压传感器时，所述凹槽设有二级台阶结构，凹槽内注入有应力缓冲胶，所述应力缓冲胶配合载板将胎压传感器和金线包裹在内，所述盖体与二级台阶结构配合，盖体上设有第四通孔，采集胎压数据。
进一步地，所述凹槽内注入有填充物，填充物覆盖包裹第二芯片及对应的金线，从而对第二芯片和金线进行保护。
进一步地，所述的遮蔽处理方法包括对凹槽侧面的金属真空蒸镀和有机物喷涂。
进一步地，所述金属真空蒸镀的金属源包括但不限于Au、Sn、Pb易焊接金属和多层金属N i PtAu、N iAu、N iAuSn；所述有机物喷涂的材料为气密性硅胶。
与现有技术相比，本申请具有的优点和积极效果是：
通过塑封传统芯片时成型出特殊凹槽，配合盖体形成对应的腔体结构，降低封装体的尺寸，同时满足器件对传感器系统化、集成化的需求，从而能够有效的集成多种传感器芯片，同时也能够将传感器芯片与传统的I C芯片结合起来，形成模块，不仅降低了封装尺寸，也能够降低封装成本。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本申请实施例1、2中第一芯片正贴与载板互联后的结构示意图；
图2为本申请实施例1、2中第一芯片塑封后的结构示意图；
图3为本申请实施例1、2中对凹槽进行遮蔽处理后的结构示意图；
图4为本申请实施例1、2中第二芯片与凹槽配合的结构示意图；
图5为本申请实施例1、2中凹槽配合盖体将第二芯片封装的结构示意图；
图6为本申请实施例2中封装光学芯片的结构示意图；
图7为本申请实施例2中封装声学传感器的结构示意图；
图8为本申请实施例2中封装差压传感器的结构示意图；
图9为本申请实施例2中封装胎压传感器的结构示意图。
其中，101、载板，102、第一芯片，103、金属线(金属触点)，104、塑封， 105、凹槽，106、涂层，107、第二芯片，108、盖体，110、光学透镜，111、台阶结构，112、金属层，113、有机涂层，114、金属盖，115、通孔，116、应力缓冲胶，117、二级台阶结构。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步地说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合；
为了方便叙述，本申请中如果出现“上”、“下”、“左”、“右”字样，仅表示与附图本身的上、下、左、右方向一致，并不对结构起限定作用，仅仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本申请的限制。
正如背景技术中所介绍的，现有技术中封装结构难以进一步降低封装体的尺寸，在封装后不能满足器件对传感器系统化、集成化的需求，尤其是在同一载板上集成多种传感器芯片时，新增的功能性传感器芯片与传统的I C芯片难以进行有效的结合，无法形成模块，导致整体封装尺寸过大，封装成本过高，针对上述技术问题，本申请提出了一种系统级封装结构及方法。
实施例1
本申请的一种典型的实施方式中，如图1-图5所示，提出了一种系统级封装结构。
包括载板101，所述载板一侧设有塑封104，所述塑封包括第一区域和第二区域，所述第一区域包裹有第一芯片102，所述第一芯片一侧贴附在载板上，第一芯片通过金属线103或金属触点103与对应处的载板互联，所述第二区域包括一个顶部开口、底部为载板的凹槽105结构，所述凹槽内设有第二芯片107，所述第二芯片一侧贴附在载板上，第二芯片通过金线与对应处的载板互联，所述凹槽顶部开口设有盖体108，用于配合开口将第二芯片封装在凹槽内；
所述凹槽的底面和侧面均设有涂层106，所述涂层避开第二芯片与载板的配合区域；
所述凹槽的形状有多种，用于对应不同类型的第二芯片；特殊结构的腔体包含圆形、方形、圆形或方形侧壁带有一个或多个台阶的结构；所述盖体有多种，不同的盖体具有不同的形状，用于配合不同形状的凹槽。
所述凹槽内设有填充物，所述填充物覆盖在第二芯片上，配合载板形成对第二芯片的包裹结构，从而保护第二芯片和对应的金线。
实施例2
本申请的另一典型实施例中，提供了一种系统级封装方法。
在载板的一侧贴装第一芯片，通过金属线103或金属触点103将第一芯片与载板互联；
对完成互联的第一芯片进行塑封，第一芯片所处塑封位置的一侧构成凹槽；
对凹槽内进行遮蔽处理，并根据贴附芯片的类型涂覆形成相应的涂层；
在第二凹槽内贴装第二芯片，是第二芯片的底面贴合凹槽底部的载板，通过金线将第二芯片与载板互联；
根据第二芯片的类型对凹槽开口处贴装盖体，封装第二芯片。
具体的，在上述过程中；
所述的凹槽结构有多种，根据所配合第二芯片的不同，可以选用圆形、方形、圆形或方形侧壁带有一个或多个台阶的结构。
进一步地，所述的遮蔽处理方法包括对凹槽侧面的金属真空蒸镀和有机物喷涂；所述金属真空蒸镀的金属源包括但不限于Au、Sn、Pb易焊接金属和多层金属N i PtAu、NiAu、N iAuSn；所述有机物喷涂的材料为气密性硅胶。
进一步地，对应不同的第二芯片类型，配置不同的盖体和凹槽内的处理方式；比如：
如图6所示，当第二芯片为光学芯片时，所述凹槽设有台阶结构111，所述盖体为光学透镜110并与台阶结构配合，穿过凹槽开口处的光线通过光学透镜聚集在光学芯片上；适用于光学及图形传感器，便于将光线聚集在光学及图形传感器上进行处理；
如图7所示，当第二芯片为声学传感器时，所述凹槽侧壁喷涂有金属层112，所述盖体为金属盖114，共同屏蔽电磁辐射，所述载板配合声学传感器处设有作为进音孔的第一通孔115，声音穿过通孔被声学传感器采集；将声学传感器布置在屏蔽环境内，仅留有下进音孔，能够更好地进行电磁屏蔽，保证采集声音的效果；
如图8所示，当第二芯片为差压传感器时，所述凹槽侧壁上喷涂有机涂层113，所述盖体为金属盖，金属盖对应差压传感器中心上设有第二通孔，所述载板配合差压传感器中心处设有第三通孔，所述第二通孔和第三通孔同轴设置；从第二芯片的两侧分别采集两个不同位置处的压力信号，方便对压力信号进行比对和处理，提高处理速度和比对效率；
如图9所示，当第二芯片为胎压传感器时，所述凹槽设有二级台阶结构117，凹槽内注入有应力缓冲胶116，所述应力缓冲胶配合载板将胎压传感器和金线包裹在内，所述盖体与二级台阶结构配合，盖体上设有第四通孔，采集胎压数据；应力缓冲胶在传递胎压的同时，能够有效保护其内部的芯片和金线不会受到损坏。
通过塑封传统芯片时成型出特殊凹槽，配合盖体形成对应的腔体结构，降低封装体的尺寸，同时满足器件对传感器系统化、集成化的需求，从而能够有效的集成多种传感器芯片，同时也能够将传感器芯片与传统的I C芯片结合起来，形成模块，不仅降低了封装尺寸，也能够降低封装成本。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种系统级封装结构，其特征在于，包括载板，所述载板一侧设有塑封，所述塑封包括第一区域和第二区域，所述第一区域包裹有第一芯片，所述第一芯片一侧贴附在载板上，第一芯片通过金线与对应处的载板互联，所述第二区域包括一个顶部开口、底部为载板的凹槽结构，所述凹槽内设有第二芯片，所述第二芯片一侧贴附在载板上，第二芯片通过金线或金属触点与对应处的载板互联，所述凹槽顶部开口设有盖体，用于配合开口将第二芯片封装在凹槽内。
2.如权利要求1所述的系统级封装结构，其特征在于，所述凹槽的底面和侧面均设有涂层，所述涂层避开第二芯片与载板的配合区域。
3.如权利要求1所述的系统级封装结构，其特征在于，所述凹槽的形状有多种，用于对应不同类型的第二芯片。
4.如权利要求3所述的系统级封装结构，其特征在于，所述盖体有多种，不同的盖体具有不同的形状，用于配合不同形状的凹槽。
5.如权利要求1所述的系统级封装结构，其特征在于，所述凹槽内设有填充物，所述填充物覆盖在第二芯片上，配合载板形成对第二芯片的包裹结构，从而保护第二芯片和对应的金线。
6.一种系统级封装方法，其特征在于，包括以下步骤：
在载板的一侧贴装第一芯片，通过金线或金属触点将第一芯片与载板互联；
对完成金线互联的第一芯片进行塑封，第一芯片所处塑封位置的一侧构成凹槽；对凹槽内进行遮蔽处理，并根据贴附芯片的类型涂覆形成相应的涂层；
在第二凹槽内贴装第二芯片，是第二芯片的底面贴合凹槽底部的载板，通过金线将第二芯片与载板互联；
根据第二芯片的类型对凹槽开口处贴装盖体，封装第二芯片。
7.如权利要求6所述的系统级封装方法，其特征在于，
当第二芯片为光学芯片时，所述凹槽设有台阶结构，所述盖体为光学透镜并与台阶结构配合，穿过凹槽开口处的光线通过光学透镜聚集在光学芯片上；
当第二芯片为声学传感器时，所述凹槽侧壁喷涂有金属层，所述盖体为金属盖，共同屏蔽电磁辐射，所述载板配合声学传感器处设有作为进音孔的第一通孔，声音穿过通孔被声学传感器采集；
当第二芯片为差压传感器时，所述凹槽侧壁上喷涂有机涂层，所述盖体为金属盖，金属盖对应差压传感器中心上设有第二通孔，所述载板配合差压传感器中心处设有第三通孔，所述第二通孔和第三通孔同轴设置；
当第二芯片为胎压传感器时，所述凹槽设有二级台阶结构，凹槽内注入有应力缓冲胶，所述应力缓冲胶配合载板将胎压传感器和金线包裹在内，所述盖体与二级台阶结构配合，盖体上设有第四通孔，采集胎压数据。
8.如权利要求6所述的系统级封装方法，其特征在于，所述凹槽内注入有填充物，填充物覆盖包裹第二芯片及对应的金线，从而对第二芯片和金线进行保护。
9.如权利要求6所述的系统级封装方法，其特征在于，所述的遮蔽处理方法包括对凹槽侧面的金属真空蒸镀和有机物喷涂。
10.如权利要求9所述的系统级封装方法，其特征在于，所述金属真空蒸镀的金属源包括但不限于Au、Sn、Pb易焊接金属和多层金属NiPtAu、NiAu、NiAuSn；所述有机物喷涂的材料为气密性硅胶。
CN201911421430.XA 2019-12-31 2019-12-31 一种系统级封装结构及方法 Pending CN111128978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911421430.XA CN111128978A (zh) 2019-12-31 2019-12-31 一种系统级封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911421430.XA CN111128978A (zh) 2019-12-31 2019-12-31 一种系统级封装结构及方法

Publications (1)

Publication Number Publication Date
CN111128978A true CN111128978A (zh) 2020-05-08

Family

ID=70507821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911421430.XA Pending CN111128978A (zh) 2019-12-31 2019-12-31 一种系统级封装结构及方法

Country Status (1)

Country Link
CN (1) CN111128978A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349693A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种采用bga接口的宽带射频系统级封装结构
TWI830528B (zh) * 2022-01-31 2024-01-21 台灣積體電路製造股份有限公司 封裝及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2598147Y (zh) * 2002-12-30 2004-01-07 胜开科技股份有限公司 具高像素的影像传感器封装构造
CN101935007A (zh) * 2009-06-30 2011-01-05 美律实业股份有限公司 微机电声学传感器封装结构
CN204088315U (zh) * 2014-08-26 2015-01-07 北京大学东莞光电研究院 Mcob led荧光粉分离封装结构
CN106960827A (zh) * 2017-03-29 2017-07-18 袁鹰 三维封装结构及其封装方法
CN206538189U (zh) * 2017-03-17 2017-10-03 上海春蝶实业股份有限公司 一种差压传感器的封装结构
CN108726468A (zh) * 2018-08-08 2018-11-02 宁波琻捷电子科技有限公司 传感器封装结构、方法及封装模具

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2598147Y (zh) * 2002-12-30 2004-01-07 胜开科技股份有限公司 具高像素的影像传感器封装构造
CN101935007A (zh) * 2009-06-30 2011-01-05 美律实业股份有限公司 微机电声学传感器封装结构
CN204088315U (zh) * 2014-08-26 2015-01-07 北京大学东莞光电研究院 Mcob led荧光粉分离封装结构
CN206538189U (zh) * 2017-03-17 2017-10-03 上海春蝶实业股份有限公司 一种差压传感器的封装结构
CN106960827A (zh) * 2017-03-29 2017-07-18 袁鹰 三维封装结构及其封装方法
CN108726468A (zh) * 2018-08-08 2018-11-02 宁波琻捷电子科技有限公司 传感器封装结构、方法及封装模具

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349693A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种采用bga接口的宽带射频系统级封装结构
TWI830528B (zh) * 2022-01-31 2024-01-21 台灣積體電路製造股份有限公司 封裝及其形成方法

Similar Documents

Publication Publication Date Title
US8013404B2 (en) Folded lead-frame packages for MEMS devices
CN207833534U (zh) 光学模组及终端设备
US8829667B2 (en) Electronic devices including EMI shield structures for semiconductor packages and methods of fabricating the same
US9209121B2 (en) Double-sided package
CN111128978A (zh) 一种系统级封装结构及方法
US8104356B2 (en) Pressure sensing device package and manufacturing method thereof
TW200703531A (en) Methods for packaging an image sensor and a packaged image sensor
US20050269715A1 (en) Semiconductor package, mold used in manufacturing the same, and method for manufacturing the same
US9040335B2 (en) Side vented pressure sensor device
CN1849052A (zh) 电磁干扰屏蔽封装体及其制程
TW200741902A (en) Semiconductor package and, chip carrier thereof and method for fabricating the same
TW201505133A (zh) 光學模組的封裝結構
WO2007050422A3 (en) Plastic packaged device with die interface layer
US8288189B2 (en) Package structure having MEMS element and fabrication method thereof
CN104183559A (zh) 膜覆盖的开放腔体传感器封装
CN110010507A (zh) Sip模块分区电磁屏蔽封装方法
CN105810666A (zh) 一种具有电磁屏蔽功能的封装结构的制作方法
CN104409422A (zh) 一种含腔体的低厚度低成本芯片尺寸封装
US20110298102A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US5951813A (en) Top of die chip-on-board encapsulation
CN105529308B (zh) 一种垫块加底部填充的指纹芯片封装结构及制造方法
CN204991711U (zh) 封装结构
CN104409464A (zh) 带应力保护结构的高可靠性影像传感器封装
TW201532205A (zh) 微機電晶片封裝及其製造方法
US6713876B1 (en) Optical semiconductor housing and method for making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508