TWI829478B - 類比數位轉換電路、取樣電路及信號處理方法 - Google Patents

類比數位轉換電路、取樣電路及信號處理方法 Download PDF

Info

Publication number
TWI829478B
TWI829478B TW111148364A TW111148364A TWI829478B TW I829478 B TWI829478 B TW I829478B TW 111148364 A TW111148364 A TW 111148364A TW 111148364 A TW111148364 A TW 111148364A TW I829478 B TWI829478 B TW I829478B
Authority
TW
Taiwan
Prior art keywords
sampling
sampling capacitor
circuit
output signal
voltage
Prior art date
Application number
TW111148364A
Other languages
English (en)
Other versions
TW202427967A (zh
Inventor
王政治
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111148364A priority Critical patent/TWI829478B/zh
Priority to CN202311233211.5A priority patent/CN118214419A/zh
Application granted granted Critical
Publication of TWI829478B publication Critical patent/TWI829478B/zh
Publication of TW202427967A publication Critical patent/TW202427967A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種類比數位轉換電路,包括一選擇電路、一第一取樣電容、一切換電路、一第二取樣電容以及一轉換電路。選擇電路將第一及第二輸入信號之一者作為一輸出信號。切換電路控制第一及第二取樣電容的動作。轉換電路對第二取樣電容的電壓進行一轉換操作,用以產生一數位輸出。切換電路命令第一取樣電容取樣輸出信號,用以產生一取樣電壓。在轉換電路完成該轉換操作後,切換電路將取樣電壓轉移至第二取樣電容。

Description

類比數位轉換電路、取樣電路及信號處理方法
本發明是關於一種轉換電路,特別是關於一種類比數位轉換電路。
一般的類比數位轉換器係先操作於一取樣模式,對一輸入信號進行取樣,然後再進入一保持及轉換模式,轉換取樣結果。在完成轉換後,類比數位轉換器再重新回到取樣模式。然而,如果輸入信號較弱時,類比數位轉換器可能無法產生正確的取樣結果。
本發明之一實施例提供一種類比數位轉換電路,包括一第一通道、一第二通道、一選擇電路、一第一取樣電容、一切換電路、一第二取樣電容以及一轉換電路。第一通道用以接收一第一輸入信號。第二通道用以接收一第二輸入信號。選擇電路接收第一及第二輸入信號,並將第一及第二輸入信號之一者作為一輸出信號。第一取樣電容耦接選擇電路。切換電路耦接第一取樣電容,並控制第一取樣電容的動作。第二取樣電容耦接切換電路。轉換電路對第二取樣電容的電壓進行一轉換操作,用以產生一數位輸出。切換電路命令第一取樣電容取樣輸出信號,用以產生一取樣電壓。在轉換電路完成該轉換操作後,切換電路將取樣電壓轉移至第二取樣電容。
在另一實施例中,本發明提供一種取樣電路,耦接於一選擇電路與一轉換電路之間,並包括一第一取樣電容、一第二取樣電容、一第一開關、一第二開關、一第三開關、一第四開關以及一控制電路。第一取樣電容耦接於一第一節點與一第二節點之間,並耦接選擇電路。選擇電路提供一第一輸出信號以及一第二輸出信號。第二取樣電容耦接於一第三節點與一接地節點之間,並耦接轉換電路。第一開關耦接於第三節點與接地節點之間。第二開關耦接於第一及第二節點之間。第三開關耦接於第二節點與接地節點之間。第四開關耦接於第一及第二節點之間。控制電路控制第一至第四開關。第一取樣電容取樣第一輸出信號,用以儲存一取樣電壓。第一取樣電容提供取樣電壓予第二取樣電容。轉換電路轉換第二取樣電容所儲存的取樣電壓的同時,第一取樣電容取樣第二輸出信號。
本發明另提供一種信號處理方法,包括提供一第一輸出信號予一第一取樣電容,使得第一取樣電容對第一輸出信號進行一取樣操作;將第一取樣電容的電壓轉移至一第二取樣電容;轉換第二取樣電容的電壓,用以產生一數位輸出。在轉換第二取樣電容的電壓的同時,提供一第二輸出信號予第一取樣電容,使得第一取樣電容對第二輸出信號進行取樣操作。
本發明之信號處理方法可經由本發明之類比數位轉換電路及取樣電路來實作,其為可執行特定功能之硬體或韌體,亦可以透過程式碼方式收錄於一紀錄媒體中,並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時,電子裝置、處理器、電腦或機器變成用以實行本發明之類比數位轉換電路及取樣電路。
為讓本發明之目的、特徵和優點能更明顯易懂,下文特舉出實施例,並配合所附圖式,做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中,實施例中的各元件之配置係為說明之用,並非用以限制本發明。另外,實施例中圖式標號之部分重覆,係為了簡化說明,並非意指不同實施例之間的關聯性。
第1圖為本發明之類比數位轉換電路的示意圖。類比數位轉換電路100包括通道CH1~CH3、一選擇電路110、一取樣電路120以及一轉換電路130。通道CH1用以接收輸入信號IN1。通道CH2用以接收輸入信號IN2。通道CH3用以接收輸入信號IN3。輸入信號IN1~IN3可能係由同一或不同的電路所產生。本發明並不限定通道的數量。在一些實施例中,類比數位轉換電路100具有更少或更多的通道,用以接收更少或更多的輸入信號。在本實施例中,輸入信號IN1~IN3為類比信號。
選擇電路110耦接通道CH1~CH3,用以接收輸入信號IN1~IN3。在本實施例中,選擇電路110根據一控制信號SC 1,將輸入信號IN1~IN3之一者作為一輸出信號OT。本發明並不限定選擇電路110的架構。在一可能實施例中,選擇電路110解碼控制信號SC 1,並根據解碼結果,選擇輸入信號IN1~IN3之一者。
在本實施例中,選擇電路110可能包括開關111~113。當控制信號SC 1的電性特徵(如振幅或頻率)符合一第一狀態時,開關111導通,並且開關112及113不導通。因此,輸出信號OT等於輸入信號IN1。當控制信號SC 1的電性特徵符合一第二狀態時,開關112導通,並且開關111及113不導通。因此,輸出信號OT等於輸入信號IN2。當控制信號SC 1的電性特徵符合一第三狀態時,開關113導通,並且開關111及112不導通。因此,輸出信號OT等於輸入信號IN3。
在其它實施例中,當選擇電路110接收更少或更多的輸入信號時,選擇電路110具有更少或更多的開關。在一些實施例中,選擇電路110接收更多的控制信號,用以控制更多的開關。在本實施例中,選擇電路110利用同一輸出端輸出輸出信號OT。假設,選擇電路110依序將輸入信號IN1~IN3分別作為輸出信號OT。在此例中,當選擇電路110將輸入信號IN1作為輸出信號OT時,輸出信號OT稱為一第一輸出信號。當選擇電路110將輸入信號IN2作為輸出信號OT時,輸出信號OT稱為一第二輸出信號。當選擇電路110將輸入信號IN3作為輸出信號OT時,輸出信號OT稱為一第三輸出信號。
取樣電路120耦接於選擇電路110與轉換電路130之間。取樣電路120取樣輸出信號OT,用以產生取樣電壓,並提供取樣電壓予轉換電路130。本發明並不限定取樣電路120的架構。在一可能實施例中,取樣電路120至少包括取樣電容Cs及Cs’。 在一些實施例中,取樣電容Cs’直接連接選擇電路110,取樣電容Cs直接連接轉換電路130。在其它實施例中,取樣電容Cs’的容值相同於取樣電容Cs的容值。
取樣電容Cs’取樣輸出信號OT,並產生一取樣電壓(或稱第一取樣電壓)。在本實施例中,取樣電容Cs’將取樣電壓(即第一取樣電壓)轉移至取樣電容Cs。在轉移取樣電壓後,取樣電容Cs’取樣下一輸出信號OT,並儲存新的取樣電壓(或稱第二取樣電壓)。取樣電容Cs儲存來自取樣電容Cs’的取樣電壓(即第一取樣電壓),並提供儲存的取樣電壓(即第一取樣電壓)予轉換電路130。
轉換電路130轉換取樣電容Cs所儲存的電壓,用以產生一數位輸出DOT。在本實施例中,在轉換電路130轉換取樣電容Cs的電壓的同時,取樣電容Cs’取樣下一輸出信號OT。由於取樣操作與轉換操作同時進行,故可減少類比數位轉換電路100的處理時間。
舉例而言,當選擇電路110將輸入信號IN1作為輸出信號OT時,取樣電容Cs’對輸出信號OT(即輸入信號IN1)進行取樣,用以儲存一第一取樣電壓。取樣電容Cs’再將取樣時所儲存的第一取樣電壓轉移至取樣電容Cs。接著,選擇電路110將輸入信號IN2作為輸出信號OT。取樣電容Cs’再對輸出信號OT(即輸入信號IN2)進行取樣,用以儲存一第二取樣電壓。在取樣電容Cs’取樣輸出信號OT(對應輸入信號IN2)的同時,轉換電路130轉換取樣電容Cs的電壓(即取樣電容Cs’取樣輸入信號IN1時所儲存的取樣電壓),用以產生一數位輸出DOT。此時,數位輸出DOT對應輸入信號IN1。
在轉換電路130完成轉換後,轉換電路130通知取樣電路120。因此,取樣電容Cs’將對應輸入信號IN2的第二取樣電壓轉移至取樣電容Cs。接著,選擇電路110將輸入信號IN3作為輸出信號OT。因此,取樣電容Cs’對輸出信號OT(即輸入信號IN3)進行取樣,用以儲存一第三取樣電壓。在取樣電容Cs’取樣輸出信號OT(對應輸入信號IN3)的同時,轉換電路130轉換取樣電容Cs的電壓(即取樣電容Cs’取樣輸入信號IN2時所儲存的取樣電壓),用以產生另一數位輸出DOT。此時,數位輸出DOT對應輸入信號IN2。
在本實施例中,在轉換電路130轉換取樣電容Cs的電壓(如取樣電容Cs’取樣輸入信號IN2時所儲存的取樣電壓)的同時,取樣電容Cs’對下一輸出信號OT(例如對應輸入信號IN3)進行取樣。因此,取樣電容Cs’有足夠的時間進行取樣操作。再者,由於轉換操作與取樣操作同時進行,故大幅縮短類比數位轉換電路100的處理時間。本發明並不限定轉換電路130的架構。在一可能實施例中,轉換電路130至少包括一比較器電路(comparator)以及一連續漸近式暫存電路(successive approximation register;SAR)。
在其它實施例中,在一初始期間,取樣電容Cs直接對一初始輸出信號(例如對應輸入信號IN1)進行取樣操作,用以儲存一初始取樣電壓。在取樣電容Cs完成取樣操作後,轉換電路130對取樣電容Cs所儲存的初始取樣電壓進行一轉換操作,用以產生第一數位輸出。此時,第一數位輸出對應輸入信號IN1。在轉換電路130轉換取樣電容Cs的初始取樣電壓(對應輸入信號IN1)的同時,取樣電容Cs’對下一輸出信號OT(例如對應輸入信號IN2)進行取樣,用以儲存一第一取樣電壓。在轉換電路130完成轉換操作後,轉換電路130通知取樣電路120。取樣電容Cs’將取樣輸出信號OT時所儲存的第一取樣電壓儲存至取樣電容Cs。轉換電路130對取樣電容Cs所儲存的第一取樣電壓進行一轉換操作,用以產生第二數位輸出。此時,第二數位輸出對應輸入信號IN2。在轉換電路130進行轉換操作的同時,取樣電容Cs’對下一輸出信號OT(例如對應輸入信號IN3)進行取樣操作,用以儲存一第二取樣電壓。由於轉換操作與取樣操作同時進行,故可減少類比數位轉換電路100的處理時間。
在一些實施例中,在取樣電容Cs’對輸出信號OT取樣前,取樣電路120先對取樣電容Cs’進行一放電操作,用以釋放取樣電容Cs’所儲存的電壓。在另一可能實施例中,在取樣電容Cs接收儲存於取樣電容Cs’的電荷前,取樣電路120先對取樣電容Cs進行一放電操作,用以釋放取樣電容Cs所儲存的電壓。
第2圖為本發明之取樣電路的示意圖。如圖所示,取樣電路120包括一切換電路210、取樣電容Cs’以及Cs。取樣電容Cs’耦接於節點ND1與ND2之間。在本實施例中,取樣電容Cs’更耦接選擇電路110,用以接收並取樣輸出信號OT。取樣電容Cs耦接於節點ND3與NDG之間。在一可能實施例中,節點NDG係為一接地節點,用以接收一接地電壓(ground)。在本實施例中,取樣電容Cs更耦接轉換電路130。轉換電路130轉換取樣電容Cs的電壓。
切換電路210耦接取樣電容Cs’及Cs,用以控制取樣電容Cs’及Cs的動作。在一可能實施例中,切換電路210先命令取樣電容Cs’取樣輸出信號OT,再命令取樣電容Cs’將取樣結果轉移至取樣電容Cs。然後,轉換電路130對取樣電容Cs的電壓進行一轉換操作。在轉換電路130進行轉換操作的同時,切換電路210命令取樣電容Cs’取樣下一輸出信號。每當轉換電路130完成轉換操作後,切換電路210命令取樣電容Cs’將取樣結果轉移至取樣電容Cs。轉換電路130再轉換取樣電容Cs的電壓。
在其它實施例中,切換電路210接收一結束轉換信號(end of conversion)EOC。在此例中,結束轉換信號EOC係由轉換電路130提供。每當轉換電路130完成轉換操作後,轉換電路130致能結束轉換信號EOC。切換電路210根據被致能的結束轉換信號EOC,命令取樣電容Cs’將取樣結果轉移至取樣電容Cs。本發明並不限定切換電路210的架構。在一可能實施例中,切換電路210包括開關221~224以及一控制電路230。
控制電路230根據結束轉換信號EOC,產生控制信號SC 2~SC 4。在一可能實施例中,當控制電路230接收到被致能的結束轉換信號EOC時,控制電路230根據一預設值,設定控制信號SC 2~SC 4的位準。在一些實施例中,預設值係事先儲存於控制電路230中。
舉例而言,在一第一預設期間(如第3圖的期間P1),控制電路230設定控制信號SC 3為第一位準,並設定控制信號SC 2及SC 4為第二位準。接著,在一第二預設期間(如第3圖的期間P2),控制電路230設定控制信號SC 4為第一位準,並設定控制信號SC 2及SC 3為第二位準。在一第三預設期間(如第3圖的期間P3),控制電路230設定控制信號SC 2~SC 4為第二位準。在一第四預設期間(如第3圖的期間P4),控制電路230設定控制信號SC 2為第一位準,並設定控制信號SC 3及SC 4為第二位準。在一些實施例中,第一位準相對於第二位準。舉例而言,當第一位準為一高位準時,第二位準為一低位準。當第一位準為一低位準時,第二位準為一高位準。
開關221耦接於節點ND3與NDG之間,並接收控制信號SC 3。在本實施例中,開關221並聯取樣電容Cs,用以釋放取樣電容Cs的電壓。開關222耦接於節點ND1與ND2之間,並接收控制信號SC 4。在本實施例中,開關222並聯取樣電容Cs’。開關223耦接於節點ND1與NDG之間,並接收控制信號SC 2。在本實施例中,開關222與223串聯於節點ND1與NDG之間。開關224耦接於節點ND1與ND3之間,並接收控制信號SC 4。在本實施例中,開關224串聯取樣電容Cs’與Cs。
開關221~224根據控制信號SC 2~SC 4的位準而動作。由於開關221~224的動作相似,故以開關221為例。在一可能實施例中,當控制電路230設定控制信號SC 3為一高位準時,開關221導通。在此例中,當控制電路230設定控制信號SC 3為一低位準時,開關221不導通。在另一可能實施例中,當控制電路230設定控制信號SC 3為一低位準時,開關221導通。在此例中,當控制電路230設定控制信號SC 3為一高位準時,開關221不導通。
第3圖為本發明之切換電路210的動作時序圖。符號CLK為控制電路230的操作時脈。在一可能實施例中,控制電路203計數操作時脈CLK的脈衝數量,並根據計數結果,設定控制信號SC 2~SC 4的位準。在一些實施例中,控制電路230的操作時脈的頻率相同於轉換電路130的操作時脈的頻率。
在期間P1,控制電路230設定控制信號SC 3為一高位準。因此,開關221導通,取樣電容Cs經由開關221放電。此時,控制電路230設定控制信號SC 2及SC 4為低位準。因此,開關222~224不導通。在一可能實施例中,在期間P1,選擇電路310根據控制信號SC 1將輸入信號IN1作為輸出信號OT。取樣電容Cs’取樣輸出信號OT(相同於輸入信號IN1),並儲存一第一取樣電壓。
在期間P2,控制電路230設定控制信號SC 4為一高位準。因此,開關222及224導通。在此期間,控制電路230設定控制信號SC 2及SC 3為一低位準,用以不導通開關223及221。因此,取樣電容Cs’將第一取樣電壓(取樣輸入信號IN1時所儲存的電壓)轉移至取樣電容Cs。
在期間P1及P2,雖然控制信號SC 1為高位準,但只是用以表示選擇電路110將輸入信號IN1作為輸出信號OT,並非用以限制本發明。在本實施例中,只要選擇電路110能將輸入信號IN1作為輸出信號OT,控制信號SC 1可為任意位準。
在期間P3,選擇電路110根據控制信號SC 1,改變輸出信號OT,例如將輸入信號IN2作為輸出信號OT。在此期間,控制電路230設定控制信號SC 2~SC 4為低位準。因此,開關221~224均不導通。在此期間,雖然控制信號SC 1為低位準,但只是用以表示選擇電路110根據控制信號SC 1,選擇對應的通道,並非用以限制本發明。
在期間P4,控制電路230設定控制信號SC 2為高位準,並設定控制信號SC 3及SC 4為低位準。因此,開關223導通,開關221、222及224不導通。在此期間,由於開關223導通,故取樣電容Cs’對輸出信號OT(即輸入信號IN2)進行取樣,並儲存一第二取樣電壓。此時,轉換電路130轉換取樣電容Cs的電壓,用以產生一第一數位輸出。在本實施例中,由於取樣電容Cs的電壓對應於取樣電容Cs’取樣輸入信號IN1所產生的第一取樣電壓,故第一數位輸出對應輸入信號IN1。
在期間P5,轉換電路130已完成轉換操作,故致能結束轉換信號EOC,如設定結束轉換信號EOC為一高位準。在此例中,當轉換電路130尚未完成轉換操作時,轉換電路130設定結束轉換信號EOC為一低位準,但並非用限制本發明。在其它實施例中,當轉換電路130完成轉換操作時,轉換電路130致能結束轉換信號EOC,如設定結束轉換信號EOC為一低位準。在此例中,當轉換電路130尚未完成轉換操作時,轉換電路130設定結束轉換信號EOC為一高位準。在期間P5,由於控制信號SC 2為高位準,故取樣電容Cs’繼續對輸入信號IN2進行取樣。
在期間P6,控制電路230設定控制信號SC 3為高位準。因此,開關221導通,取樣電容Cs經由開關221放電。在此期間,控制電路230設定控制信號SC 2及SC 4為低位準。因此,開關222~224不導通。
在期間P7,控制電路230設定控制信號SC 4為高位準,用以導通開關222及224。因此,取樣電容Cs’取樣輸入信號IN2時所儲存的第二取樣電壓轉移至取樣電容Cs。在此期間,控制電路230設定控制信號SC 2及SC 3為低位準。因此,開關221及223不導通。
在期間P4~P7,雖然控制信號SC 1的位準相同於在期間P1及P2的位準,但只是用以表示選擇電路110將輸入信號IN2作為輸出信號OT,並非用以限制控制信號SC 1的位準。在本實施例中,只要選擇電路110能將輸入信號IN2作為輸出信號OT,控制信號SC 1可為任意位準。
在期間P8,選擇電路110根據控制信號SC 1,改變輸出信號OT,例如將輸入信號IN3作為輸出信號OT。在此期間,控制電路230設定控制信號SC 2~SC 4為低位準。因此,開關221~224均不導通。在此期間,雖然控制信號SC 1的位準相同於期間P3的位準,但只是用以表示選擇電路110根據控制信號SC 1,選擇對應的通道,並非用以限制本發明。在一些實施例中,在期間P8,選擇電路110解碼控制信號SC 1,並根據解碼結果,選擇一相對應通道的輸入信號(如IN3)作為輸出信號OT。
在期間P9,控制電路230設定控制信號SC 2為高位準,並設定控制信號SC 3及SC 4為低位準。因此,開關223導通,開關221、222及224不導通。在此期間,由於開關223導通,故取樣電容Cs’對輸出信號OT(即輸入信號IN3)進行取樣。此時,轉換電路130轉換取樣電容Cs所儲存的第二取樣電壓,用以產生一第二數位輸出。在本實施例中,第二數位輸出對應輸入信號IN2。
第4圖為本發明之切換電路的另一動作時序圖。在第4圖中,切換電路210於期間P3~P9的動作相似於第3圖的期間P3~P9,故不再贅述。
在期間P01,選擇電路110根據控制信號SC 1,改變輸出信號OT,例如將輸入信號IN1作為一初始輸出信號。此時,控制電路230設定控制信號SC 3為高位準。因此,開關221導通,用以對取樣電容Cs放電。在此期間,控制電路230設定控制信號SC 2及SC 4為低位準,故開關222~224不導通。
在期間P02,控制電路230設定控制信號SC 4為高位準,用以導通開關224。因此,取樣電容Cs對一初始輸出信號(即輸入信號IN1)進行取樣,用以儲存一第一取樣電壓。在此期間,控制電路230設定控制信號SC 2及SC 3為低位準,故開關221及223不導通。在一些實施例中,期間P01及P02稱為一初始期間。
在期間P3,選擇電路110根據控制信號SC 1,改變輸出信號OT,例如將輸入信號IN2作為輸出信號。此時,控制電路230設定控制信號SC 2~SC 4為低位準。因此,開關221~224不導通。
在期間P4,控制電路230設定控制信號SC 2為高位準,用以導通開關223。因此,取樣電容Cs’對輸出信號OT(即輸入信號IN2)進行取樣。此時,由於輸入信號IN1的取樣結果已儲存於取樣電容Cs中,故轉換電路130轉換取樣電容Cs所儲存的第一取樣電壓,用以產生對應輸入信號IN1的數位輸出。
第5圖為本發明之信號處理方法的流程示意圖。本發明的信號處理方法可以透過程式碼存在。當程式碼被機器載入且執行時,機器變成用以實行本發明之類比數位轉換電路100。
首先,利用一第一取樣電容進行一取樣動作(步驟S511)。在一可能實施例中,提供一第一輸出信號予第一取樣電容,使得第一取樣電容對第一輸出信號進行取樣操作。在一些實施例中,在第一取樣電容對第一輸出信號進行取樣操作前,第一取樣電容先進行一放電操作,釋放本身所儲存的電壓。在一可能實施例中,第一輸出信號係為一類比信號。
然後,進行一轉移操作,用以將第一取樣電容的電壓轉移至一第二取樣電容(步驟S512)。在一可能實施例中,在將第一取樣電容的電壓轉移至第二取樣電容前,先對第二取樣電容進行一放電操作。在一些實施例中,第一取樣電容的容值等於第二取樣電容的容值。
接著,轉換第二取樣電容的電壓,用以產生一數位輸出(步驟S513)。在本實施例中,轉換第二取樣電容的電壓的同時,提供一第二輸出信號予第一取樣電容,使得第一取樣電容對第二輸出信號進行取樣操作。在一些實施例中,第一輸出信號係為一類比信號。然後,回到步驟S512,進行一轉移操作,用以將第一取樣電容的電壓再次轉移至第二取樣電容。
在一些實施例中,在步驟S511前,利用第二取樣電容取樣一初始信號。在此例中,第二取樣電容對初始信號進行一取樣操作,再將取樣電壓提供予一轉換電路(如第1圖的轉換電路130)。在轉換電路130轉換第二取樣電容的取樣結果的同時,執行步驟S511,用以命令第一取樣電容開始對第一輸出信號進行取樣操作。
必須瞭解的是,當一個元件或層被提及與另一元件或層「耦接」時,係可直接耦接或連接至其它元件或層,或具有其它元件或層介於其中。反之,若一元件或層「連接」至其它元件或層時,將不具有其它元件或層介於其中。
本發明之信號處理方法,或特定型態或其部份,可以以程式碼的型態存在。程式碼可儲存於實體媒體,如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體,亦或不限於外在形式之電腦程式產品,其中,當程式碼被機器,如電腦載入且執行時,此機器變成用以參與本發明之類比數位轉換電路及取樣電路。程式碼也可透過一些傳送媒體,如電線或電纜、光纖、或是任何傳輸型態進行傳送,其中,當程式碼被機器,如電腦接收、載入且執行時,此機器變成用以參與本發明之類比數位轉換電路及取樣電路。當在一般用途處理單元實作時,程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件,但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾。舉例來說,本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:類比數位轉換電路
CH1~CH3:通道
110:選擇電路
120:取樣電路
130:轉換電路
IN1~IN3:輸入信號
SC1、SC 2~SC 4:控制信號
111~113、221~224:開關
Cs、Cs’:取樣電容
OT:輸出信號
DOT:數位輸出
210:切換電路
ND1~ND3、NDG:節點
EOC:結束轉換信號
230:控制電路
第1圖為本發明之類比數位轉換電路的示意圖。 第2圖為本發明之取樣電路的示意圖。 第3圖為本發明之切換電路的動作時序圖。 第4圖為本發明之切換電路的另一動作時序圖。 第5圖為本發明之信號處理方法的流程示意圖。
100:類比數位轉換電路
CH1~CH3:通道
110:選擇電路
120:取樣電路
130:轉換電路
IN1~IN3:輸入信號
SC1:控制信號
111~113:開關
Cs、Cs’:取樣電容
OT:輸出信號
DOT:數位輸出

Claims (10)

  1. 一種類比數位轉換電路,包括:一第一通道,用以接收一第一輸入信號;一第二通道,用以接收一第二輸入信號;一選擇電路,接收該第一及第二輸入信號,並將該第一及第二輸入信號之一者作為一輸出信號;一第一取樣電容,耦接該選擇電路;一切換電路,耦接該第一取樣電容,並控制該第一取樣電容的動作;一第二取樣電容,耦接該切換電路;一第一開關,並聯該第二取樣電容;以及一轉換電路,對該第二取樣電容的電壓進行一轉換操作,用以產生一數位輸出;其中:該切換電路命令該第一取樣電容取樣該輸出信號,用以產生一第一取樣電壓,在該轉換電路完成該轉換操作後,該切換電路將該第一取樣電壓轉移至該第二取樣電容。
  2. 如請求項1之類比數位轉換電路,其中該第一取樣電容的容值等於該第二取樣電容的容值。
  3. 如請求項1之類比數位轉換電路,其中該切換電路包括:一第二開關,並聯該第一取樣電容;一第三開關,串聯該第二開關; 一第四開關,串聯該第一及第二取樣電容;以及一控制電路,控制該第一至第四開關。
  4. 如請求項3之類比數位轉換電路,其中:在一第一期間,該控制電路導通該第三開關,使得該第一取樣電容取樣該輸出信號,用以產生該第一取樣電壓;在一第二期間,該控制電路導通該第二及第四開關,用以將該第一取樣電壓轉移至該第二取樣電容。
  5. 如請求項1之類比數位轉換電路,其中:在一第一期間:該選擇電路將該第一輸入信號作為該輸出信號;該第一取樣電容取樣該輸出信號,用以儲存一第一取樣電壓;該第二取樣電容儲存該第一取樣電壓;在一第二期間:該選擇電路將該第二輸入信號作為該輸出信號;該第一取樣電容取樣該輸出信號,用以儲存一第二取樣電壓;在該第一取樣電容取樣該輸出信號的同時,該轉換電路轉換該第二取樣電容所儲存的該第一取樣電壓。
  6. 一種取樣電路,耦接於一選擇電路與一轉換電路之間,並包括:一第一取樣電容,耦接於一第一節點與一第二節點之間,並耦接該選擇電路,該選擇電路提供一第一輸出信號以及一第二輸出信號;一第二取樣電容,耦接於一第三節點與一接地節點之間,並耦接該轉換電路; 一第一開關,耦接於該第三節點與該接地節點之間;一第二開關,耦接於該第一及第二節點之間;一第三開關,耦接於該第二節點與該接地節點之間;一第四開關,耦接於該第一及第二節點之間;以及一控制電路,控制該第一至第四開關;其中:該第一取樣電容取樣該第一輸出信號,用以儲存一取樣電壓;該第一取樣電容提供該取樣電壓予該第二取樣電容;該轉換電路轉換該第二取樣電容所儲存的該取樣電壓的同時,該第一取樣電容取樣該第二輸出信號。
  7. 如請求項6之取樣電路,其中在一初始期間,該控制電路導通該第四開關,並且不導通該第一至第三開關,在一第一期間,該控制電路導通該第三開關,該初始期間早於該第一期間。
  8. 如請求項7之取樣電路,其中在該第一期間,該控制電路不導通該第一、第二及第四開關。
  9. 一種信號處理方法,包括:提供一第一輸出信號予一第一取樣電容,使得該第一取樣電容對該第一輸出信號進行一取樣操作;將該第一取樣電容的電壓轉移至一第二取樣電容;以及轉換該第二取樣電容的電壓,用以產生一數位輸出;其中轉換該第二取樣電容的電壓的同時,提供一第二輸出信號予該第一取樣電容,使得該第一取樣電容對該第二輸出信號進行該取樣操作,其中將該第一取樣電容的電壓轉移至該第二取樣電容前,先釋放 該第二取樣電容的電壓。
  10. 如請求項9之信號處理方法,更包括:提供該第一輸出信號予該第一取樣電容前,提供一初始信號予該第二取樣電容,使得該第二取樣電容對該初始信號進行該取樣操作。
TW111148364A 2022-12-16 2022-12-16 類比數位轉換電路、取樣電路及信號處理方法 TWI829478B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111148364A TWI829478B (zh) 2022-12-16 2022-12-16 類比數位轉換電路、取樣電路及信號處理方法
CN202311233211.5A CN118214419A (zh) 2022-12-16 2023-09-22 模拟数字转换电路、取样电路及信号处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111148364A TWI829478B (zh) 2022-12-16 2022-12-16 類比數位轉換電路、取樣電路及信號處理方法

Publications (2)

Publication Number Publication Date
TWI829478B true TWI829478B (zh) 2024-01-11
TW202427967A TW202427967A (zh) 2024-07-01

Family

ID=90459024

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148364A TWI829478B (zh) 2022-12-16 2022-12-16 類比數位轉換電路、取樣電路及信號處理方法

Country Status (2)

Country Link
CN (1) CN118214419A (zh)
TW (1) TWI829478B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032826A9 (en) * 2008-02-06 2012-02-09 Guoxing Li Analog to digital converters
US20140232582A1 (en) * 2011-09-06 2014-08-21 National University Of Singapore Analog-to-digital converter for a multi-channel signal acquisition system
US20200083901A1 (en) * 2017-05-09 2020-03-12 Ams Ag Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032826A9 (en) * 2008-02-06 2012-02-09 Guoxing Li Analog to digital converters
US20140232582A1 (en) * 2011-09-06 2014-08-21 National University Of Singapore Analog-to-digital converter for a multi-channel signal acquisition system
US20200083901A1 (en) * 2017-05-09 2020-03-12 Ams Ag Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion

Also Published As

Publication number Publication date
CN118214419A (zh) 2024-06-18
TW202427967A (zh) 2024-07-01

Similar Documents

Publication Publication Date Title
CN102386923B (zh) 异步逐次逼近模数转换器及转换方法
TWI572143B (zh) 連續逼近式類比數位轉換電路及其方法
US11296714B2 (en) Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method
TW201318353A (zh) 連續逼近暫存器類比至數位轉換器以及控制連續逼近暫存器類比至數位轉換器的方法
US11025263B2 (en) Adaptive low power common mode buffer
US10128860B1 (en) High speed SAR ADC using comparator output triggered binary-search timing scheme and bit-dependent DAC settling
JP2007214959A (ja) アナログ・ディジタル変換回路
US10790843B2 (en) Analog-to-digital converter device
TW201322643A (zh) 共用電容的積分電路與類比轉數位電路及其操作方法
US20140367551A1 (en) Double data rate counter, and analog-digital converting appratus and cmos image sensor using the same
JP5571103B2 (ja) アパーチャ遅延不整合によって発生する時間インタリーブのアナログ−デジタル変換器内の誤差を減少させる方法
KR101746063B1 (ko) 축차근사형 에이디씨의 오프셋 에러 보정장치
KR20190044261A (ko) 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
CN114727039A (zh) 一种用于cmos图像传感器的列级模数转换器及其模数转换方法
TWI829478B (zh) 類比數位轉換電路、取樣電路及信號處理方法
KR20080075737A (ko) 스위치드 커패시터 회로를 이용한 아날로그 디지털 변환방법 및 장치
CN106656190B (zh) 连续逼近式模拟数字转换电路及其方法
TW201635719A (zh) 類比數位轉換裝置及其初始化方法
TW202011697A (zh) 連續逼近暫存器類比數位轉換器的控制電路及控制方法
KR20180078380A (ko) 아날로그-디지털 변환 장치 및 그 동작 방법
US20200162064A1 (en) Debounce circuit using d flip-flops
TWI638529B (zh) 可彈性切換候選電容的運算放大器
TWI784551B (zh) 具備暫停轉換功能的類比數位轉換器裝置以及其操作方法
CN114499531A (zh) 逐次逼近型模数转换器及其比较器
TW202125984A (zh) 微控制器及控制方法