CN114499531A - 逐次逼近型模数转换器及其比较器 - Google Patents
逐次逼近型模数转换器及其比较器 Download PDFInfo
- Publication number
- CN114499531A CN114499531A CN202210104464.1A CN202210104464A CN114499531A CN 114499531 A CN114499531 A CN 114499531A CN 202210104464 A CN202210104464 A CN 202210104464A CN 114499531 A CN114499531 A CN 114499531A
- Authority
- CN
- China
- Prior art keywords
- latch
- amplifier
- comparator
- switch
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了逐次逼近型模数转换器及其比较器。所述比较器包括：放大器、开关组件、控制器以及至少两个锁存器；所述放大器的输出端通过所述开关组件与一个锁存器连接；当与所述放大器的输出端连接的锁存器进入复位模式时，所述控制器控制所述开关组件进行开关切换，以使所述放大器的输出端与另一个锁存器连接；所述放大器用于放大输入信号，并将放大后的输入信号输出至与所述放大器连接的锁存器；所述锁存器用于对所述放大后的输入信号进行比较并输出比较结果，以及在输出比较结果之后进入复位模式。从而节省了比较周期中的复位时长，进而可以提高模数转换器的速度。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种逐次逼近型模数转换器及其比较器。
背景技术
对于逐次逼近型模数转换器(SAR ADC)来说，每个比较周期仅量化一位，因此在固定的量化时间内能够比较的次数决定了逐次逼近型模数转换器的量化位数。逐次逼近型ADC的比较周期一般包含了一次比较器的比较、一次比较器的复位以及一次比较结果的反馈至电容阵列并重建出残差信号，比较器的复位以及比较结果的反馈可以并行执行，因此，比较器的比较时长与比较器的复位时长(或者比较结果的反馈时长)组成了一个比较周期的时间开销。目前比较周期的时间开销较长，限制了逐次逼近型ADC的速度，无法满足高速逐次逼近型ADC的需求。
发明内容
本发明要解决的技术问题是为了克服现有技术中逐次逼近型模数转换器采用的比较器的比较周期的时间开销较长，限制了逐次逼近型ADC的速度，无法满足高速逐次逼近型ADC的需求的缺陷，提供一种逐次逼近型模数转换器及其比较器。
本发明是通过下述技术方案来解决上述技术问题：
第一方面，提供一种比较器，应用于逐次逼近型模数转换器，所述比较器包括：放大器、开关组件、控制器以及至少两个锁存器；所述放大器的输出端通过所述开关组件与一个锁存器连接；
当与所述放大器的输出端连接的锁存器进入复位模式时，所述控制器控制所述开关组件进行开关切换，以使所述放大器的输出端与另一个锁存器连接；
所述放大器用于放大输入信号，并将放大后的输入信号输出至与所述放大器连接的锁存器；
所述锁存器用于对所述放大后的输入信号进行比较并输出比较结果，以及在输出比较结果之后进入复位模式。
可选地，所述放大器包括差分输入对管，所述差分输入对管的两个栅极作为所述放大器的第一输入端和第二输入端，所述差分输入对管的两个源极连通，所述差分输入对管的两个漏极作为所述放大器的输出端。
可选地，所述放大器还包括多个尾电流管，每个尾电流管对应一个锁存器，各个尾电流管的栅极用于输入对应锁存器的触发信号，各个尾电流管的源极均接地，各个尾电流管的漏极与所述差分输入对管的两个源极连接。
可选地，所述开关组件包括多路开关电路，每路开关电路对应一个锁存器；每路开关电路包括第一开关管和第二开关管，所述锁存器的负向输入端通过对应开关电路的第一开关管与放大器的负向输出端连接，所述锁存器的正向输入端通过对应开关电路的第二开关管与放大器的正向输出端连接，所述第一开关管和所述第二开关管的控制端均与所述控制器连接。
可选地，控制所述开关组件进行开关切换之前，所述控制器还用于控制所述另一个锁存器进入工作模式，并控制进入工作模式的所述另一个锁存器与所述放大器的输出端连接。
可选地，所述控制器包括数据序列产生器，所述数据序列产生器用于生成独热码，所述控制器基于所述独热码控制所述开关组件进行开关切换。
可选地，所述独热码具有随机数特性。
第二方面，提供一种逐次逼近型模数转换器，所述逐次逼近型模数转换器包括上述任一项所述的比较器。
可选地，所述逐次逼近型模数转换器还包括电容阵列、数据传输逻辑电路和数据编码器；
所述电容阵列与所述比较器的输入端连接，所述比较器的输出端与所述数据传输逻辑电路连接，所述数据传输逻辑电路连接还与所述电容阵列以及所述数据编码器连接。
本发明的积极进步效果在于：本发明中，设置多个锁存器，通过控制开关组件的开关切换，使得同一时刻只有一个锁存器与放大器连接并工作，且在锁存器复位的过程中，另一个锁存器马上投入工作，无需等待锁存器复位完成，再进入下一个对比周期的工作，从而通过各个锁存器的交替工作，比较器能够不间断地输出比较结果，节省了比较周期中的复位时长，进而可以提高模数转换器的速度。
附图说明
图1a为现有技术提供的一种比较器的电路图；
图1b为图1a示出的比较器采用的一种触发信号ck的时序图；
图2为本发明一示例性实施例提供的一种比较器的电路图；
图3为本发明一示例性实施例提供的另一种比较器的电路图；
图4为本发明一示例性实施例提供的一种比较器的时序控制图；
图5为本发明一示例性实施例提供的一种逐次逼近型模数转换器的电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
图1a为现有技术提供的一种比较器的电路图，该比较器包括锁存器11和放大器12，放大器的正向输出端fp和负向输出端fn分别与锁存器11的正向输入端和负向输入端连接。图1b为图1a示出的比较器采用的一种触发信号ck的时序图，从图中可以看出对于每个比较周期均包括工作部分和复位部分，在进入下一个比较周期之前必须先将比较器复位。特别是对于异步逐次逼近型模数转换器采用的比较器，复位时长与工作时长等长，这导致量化时长内只有一半时长用于比较，一半时长用于复位，这就限制了逐次逼近型模数转换器的速度。
基于上述问题，本发明实施例提供一种新型的比较器，采用该比较器的逐次逼近型模数转换器能够提高转化速度。
图2为本发明一示例性实施例提供的一种比较器的电路图，该比较器应用于逐次逼近型模数转换器，参见图2，比较器包括：放大器21、开关组件22、控制器23以及至少两个锁存器24。锁存器的数量不限于图中示出的3个，可以设置2个锁存器，或者4个锁存器、5个甚至更多。
本发明实施例中，放大器的输出端通过开关组件仅与一个锁存器连接，且当与放大器的输出端连接的锁存器进入复位模式时，控制器控制开关组件进行开关切换，以使放大器的输出端与另一个锁存器连接。
放大器用于放大输入信号，并将放大后的输入信号输出至与放大器连接的锁存器。
锁存器用于对放大后的输入信号进行比较并输出比较结果，以及在输出比较结果之后进入复位模式。
下面以图2示出的3个锁存器为例，对比较器的工作原理进行说明。
当前放大器的输出端与锁存器a连接，放大器将输入信号进行放大处理，并将经过放大处理的输入信号输出至锁存器a，以由锁存器a对经过放大的输入信号进行比较并输出比较结果，在锁存器a输出比较结果之后锁存器a复位，也即锁存器a进入复位模式；在锁存器a复位的过程中，控制器控制开关组件进行开关切换，以使放大器的输出端与锁存器b连接，放大器将经过放大处理的输入信号输出至锁存器b，以由锁存器b对经过放大的输入信号进行比较并输出比较结果，在锁存器b输出比较结果之后锁存器b复位；在锁存器b复位的过程中，控制器控制开关组件进行开关切换，以使放大器的输出端与锁存器c连接，放大器将经过放大处理的输入信号输出至锁存器c，以由锁存器c对经过放大的输入信号进行比较并输出比较结果，在锁存器c输出比较结果之后锁存器c复位，控制器控制开关组件进行开关切换，以使放大器的输出端与锁存器a连接，以此类推，直至完成所有量化位数。
需要说明的是，进行开关切换时，控制器可以控制各个锁存器按照预先顺序依次与放大器连接；控制器也可以随机选取锁存器与放大器连接；控制器还可以记录各个锁存器的复位次数，选择复位次数最少的锁存器与放大器连接。
本发明实施例中，通过控制开关组件的开关切换，使得同一时刻只有一个锁存器与放大器连接并工作，且在锁存器复位的过程中，另一个锁存器马上投入工作，无需等待锁存器复位完成，再进入下一个对比周期的工作，从而通过各个锁存器的交替工作，比较器能够不间断地输出比较结果，节省了比较周期中的复位时长，进而可以提高模数转换器的速度，能够满足高速逐次逼近型ADC的需求。
在一个实施例中，参见图3，放大器包括差分输入对管M1、M2，差分输入对管的两个栅极分别作为放大器的正向输入端Vip和负向输入端Vin，差分输入对管的两个源极连通，差分输入对管的两个漏极分别作为放大器的正向输出端fp和负向输出端fn。
放大器还包括尾电流管211，尾电流管的数量可以为1个也可以为多个。当尾电流管的数量为多个时，尾电流管的数量与锁存器的数量相匹配，每个尾电流管对应一个锁存器，各个尾电流管的源极连通并接地，各个尾电流管的漏极与所述差分输入对管的两个源极连接，尾电流管的栅极用于输入对应锁存器的触发信号cki，以提高锁存器的响应速度，进而提高比较器的速度。其中，1≤i≤n，n表示锁存器的总个数。
各尾电流管设计为不同时导通，net1和net2重置为高电平以消除记忆效应，实现锁存器的复位，可以将输入信号从放大器快速传输到与放大器连接的锁存器。
在一个实施例中，开关组件包括多路开关电路121，开关电路的数量与锁存器的数量相匹配，每路开关电路对应一个锁存器，每路开关电路包括第一开关管和第二开关管，锁存器的负向输入端通过对应开关电路的第一开关管与放大器的负向输出端连接，锁存器的正向输入端通过对应开关电路的第二开关管与放大器的正向输出端连接，第一开关管和第二开关管的控制端均与控制器连接。控制器通过输入不同高低电平的开关切换信号至第一开关管和第二开关管的控制端，控制第一开关管和第二开关管的导通或者关断，实现控制开关组件的开关切换。
下面以第一开关管和第二开关管采用NMOS管为例进行说明，各路开关电路包括第一NMOS管和第二NMOS管，第一NMOS管的源极与锁存器的负向输入端以及放大器的负向输出端连接，第一NMOS管的漏极与栅极作为放大器的负向输入端Vin的开关管M2的漏极连接，第二NMOS管的源极与锁存器的正向输入端连接以及放大器的正向输出端连接，第二NMOS管的漏极与栅极作为放大器的正向输入端Vip的开关管M1的漏极连接，第一NMOS管和第二NMOS管的栅极均与控制器连接，由控制器输入开关切换信号，以控制其导通或者关断。
在一个实施例中，控制器包括数据序列产生器，数据序列产生器针对n个锁存器生成n位独热码，并将独热码作为比较器的时序控制信号，包括开关组件的开关切换信号和锁存器的触发信号。控制器将开关切换信号发送给开关组件，接收到高电平的一路开关电路导通，使得对应的锁存器与放大器的输出端连接；而接收到低电平的开关电路均关断。将独热码作为开关切换信号可以确保同一时刻只有一个锁存器与放大器连接，且不会出现一个锁存器连续工作的情况。
在一个实施例中，控制器基于本原多项式生成随机数控制n位独热码的起始位置，也即生成具有随机数特性的独热码，在每次数据量化开始前根据随机数重置独热码的起始位置，以使ADC量化的第一次比较所选用的锁存器随机选取，随后的各个位上的比较则根据锁存器的顺序依次进行。当锁存器的数量低于量化位数时，则进行循环。举例来说，以比较器包括锁存器a、锁存器b和锁存器c，量化位数为5位为例，量化第一位数时，从锁存器a、锁存器b和锁存器c中随机选取一个，假设随机选取锁存器c，则控制锁存器c与放大器连接，并进行比较工作，锁存器c完成比较工作进入复位模式；控制锁存器a与放大器连接，并进行比较工作，量化第二位数，锁存器a完成比较工作进入复位模式；控制锁存器b与放大器连接，并进行比较工作，量化第三位数，锁存器b完成比较工作进入复位模式；控制锁存器c与放大器连接，并进行比较工作，量化第四位数，锁存器c完成比较工作进入复位模式；控制锁存器a与放大器连接，并进行比较工作，量化第五位数，锁存器a完成比较工作进入复位模式。通过序列生成器进行锁存器工作的随机化，将解决本发明实施例中锁存器数量增加带来的比较器失调问题，将失调问题平均化。
图4为本发明是一示例性实施例提供的一种比较器的时序控制图，下面结合图2～4对比较器的工作原理作进一步说明，以比较器包括3个锁存器为例，3个锁存器分别为锁存器a、锁存器b和锁存器c，图4中的时序ck1为锁存器a的触发信号，当ck1为高电平时，锁存器a进入工作模式，当ck1转换为低电平时，锁存器a进入复位模式，时序ckb1为对应于锁存器a的开关电路的开关切换信号，当ckb1为高电平时，开关管M1a、M1b导通，当ckb1为低电平时，开关管M1a、M1b关断；时序ck2为锁存器b的触发信号，当ck2为高电平时，锁存器b进入工作模式，当ck2转换为低电平时，锁存器b进入复位模式，时序ckb2为对应于锁存器b的开关电路的开关切换信号，当ckb2为高电平时，开关管M2a、M2b导通，当ckb2为低电平时，开关管M2a、M2b关断；时序ck3为锁存器c的触发信号，当ck3为高电平时，锁存器c进入工作模式，当ck3转换为低电平时，锁存器c进入复位模式，时序ckb3为对应于锁存器c的开关电路的开关切换信号，当ckb3为高电平时，开关管M3a、M3b导通，当ckb3为低电平时，开关管M3a、M3b关断。
第一个比较周期，ck1为高电平时，锁存器a进入工作模式，锁存器a与放大器连接，锁存器a对放大后的输入信号进行比较并输出比较结果，锁存器a输出比较结果之后，锁存器a进入复位模式并断开与放大器的连接；第二个比较周期，ck2变为高电平，锁存器b进入工作模式，锁存器b与放大器连接，锁存器b对放大后的输入信号进行比较并输出比较结果，锁存器b输出比较结果之后，锁存器b进入复位模式并断开与放大器的连接；第三个比较周期，ck3变为高电平，锁存器c进入工作模式，锁存器c与放大器连接，锁存器c对放大后的输入信号进行比较并输出比较结果，锁存器c输出比较结果之后，锁存器c进入复位模式并断开与放大器的连接。以此类推，直至完成所有量化位数。
比较图1b和图4可知，在相同的量化时间内，本发明实施例提供的比较器执行的比较次数多于现有技术提供的比较器的比较次数，本发明实施例提供的比较器能够提高逐次逼近型模数转换器的速度。
在一个实施例中，设置ck的电平转换稍早于ckb的电平转换，也即ck由低电平切换为高电平经过延迟时长△t之后，ckb由高电平切换为低电平，放大器经过一段时间的放大后锁存器才开始工作，这样可以提高锁存器的速度。
本发明实施例还提供一种逐次逼近型模数转换器，该逐次逼近型模数转换器包括上述任一实施例提供的比较器。
参见图5，逐次逼近型模数转换器还包括电容阵列、数据传输逻辑电路和数据编码器；所述电容阵列与所述比较器的输入端连接，所述比较器的输出端与所述数据传输逻辑电路连接，所述数据传输逻辑电路连接还与所述电容阵列以及所述数据编码器连接。
本发明实施例的逐次逼近型模数转换器转换速度大大提高，能够满足高速逐次逼近型ADC的需求。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (9)
1.一种比较器，应用于逐次逼近型模数转换器，其特征在于，所述比较器包括：放大器、开关组件、控制器以及至少两个锁存器；所述放大器的输出端通过所述开关组件与一个锁存器连接；
当与所述放大器的输出端连接的锁存器进入复位模式时，所述控制器控制所述开关组件进行开关切换，以使所述放大器的输出端与另一个锁存器连接；
所述放大器用于放大输入信号，并将放大后的输入信号输出至与所述放大器连接的锁存器；
所述锁存器用于对所述放大后的输入信号进行比较并输出比较结果，以及在输出比较结果之后进入复位模式。
2.根据权利要求1所述的比较器，其特征在于，所述放大器包括差分输入对管，所述差分输入对管的两个栅极作为所述放大器的第一输入端和第二输入端，所述差分输入对管的两个源极连通，所述差分输入对管的两个漏极作为所述放大器的输出端。
3.根据权利要求2所述的比较器，其特征在于，所述放大器还包括多个尾电流管，每个尾电流管对应一个锁存器，各个尾电流管的栅极用于输入对应锁存器的触发信号，各个尾电流管的源极均接地，各个尾电流管的漏极与所述差分输入对管的两个源极连接。
4.根据权利要求2所述的比较器，其特征在于，所述开关组件包括多路开关电路，每路开关电路对应一个锁存器；每路开关电路包括第一开关管和第二开关管，所述锁存器的负向输入端通过对应开关电路的第一开关管与放大器的负向输出端连接，所述锁存器的正向输入端通过对应开关电路的第二开关管与放大器的正向输出端连接，所述第一开关管和所述第二开关管的控制端均与所述控制器连接。
5.根据权利要求1所述的比较器，其特征在于，控制所述开关组件进行开关切换之前，所述控制器还用于控制所述另一个锁存器进入工作模式，并控制进入工作模式的所述另一个锁存器与所述放大器的输出端连接。
6.根据权利要求1所述的比较器，其特征在于，所述控制器包括数据序列产生器，所述数据序列产生器用于生成独热码，所述控制器基于所述独热码控制所述开关组件进行开关切换。
7.根据权利要求6所述的比较器，其特征在于，所述独热码具有随机数特性。
8.一种逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器包括权利要求1-7中任一项所述的比较器。
9.根据权利要求8所述的逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器还包括电容阵列、数据传输逻辑电路和数据编码器；
所述电容阵列与所述比较器的输入端连接，所述比较器的输出端与所述数据传输逻辑电路连接，所述数据传输逻辑电路连接还与所述电容阵列以及所述数据编码器连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210104464.1A CN114499531A (zh) | 2022-01-28 | 2022-01-28 | 逐次逼近型模数转换器及其比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210104464.1A CN114499531A (zh) | 2022-01-28 | 2022-01-28 | 逐次逼近型模数转换器及其比较器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114499531A true CN114499531A (zh) | 2022-05-13 |
Family
ID=81476182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210104464.1A Pending CN114499531A (zh) | 2022-01-28 | 2022-01-28 | 逐次逼近型模数转换器及其比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114499531A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115001422A (zh) * | 2022-07-18 | 2022-09-02 | 微龛(广州)半导体有限公司 | 预放大器、比较器及模数转换器 |
-
2022
- 2022-01-28 CN CN202210104464.1A patent/CN114499531A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115001422A (zh) * | 2022-07-18 | 2022-09-02 | 微龛(广州)半导体有限公司 | 预放大器、比较器及模数转换器 |
| CN115001422B (zh) * | 2022-07-18 | 2022-11-15 | 微龛(广州)半导体有限公司 | 预放大器、比较器及模数转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI572143B (zh) | 連續逼近式類比數位轉換電路及其方法 | |
| JP5777799B2 (ja) | 自己タイミング型デジタル／アナログ変換器 | |
| US7158067B2 (en) | Analog to digital converter using sawtooth voltage signals with differential comparator | |
| KR102227106B1 (ko) | 인버터 기반의 증폭기를 갖는 아날로그 디지털 컨버터 | |
| WO2017091928A1 (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
| US8514123B2 (en) | Compact SAR ADC | |
| WO2010062891A2 (en) | Self-timed clocked analog to digital converter | |
| JP2011511564A (ja) | 可変利得をもつアナログ−デジタル変換器とその方法 | |
| CN109936369B (zh) | 一种混合结构sar-vco adc | |
| US6064239A (en) | Chopper-type voltage comparator | |
| US7173556B2 (en) | Amplifier circuit and analog-to-digital circuit using the same | |
| CN114499531A (zh) | 逐次逼近型模数转换器及其比较器 | |
| CN106656190B (zh) | 连续逼近式模拟数字转换电路及其方法 | |
| CN111865320A (zh) | 一种低功耗逐次逼近型模数转换器 | |
| US5739781A (en) | Sub-ranging analog-to-digital converter with open-loop differential amplifiers | |
| US8860598B2 (en) | Bit error rate timer for a dynamic latch | |
| US6501412B2 (en) | Analog-to-digital converter including a series of quantizers interconnected in cascade | |
| JPH09261056A (ja) | 半パイプライン式アナログ・デジタル変換器 | |
| JP2014236373A (ja) | Ａ／ｄ変換装置 | |
| TWI777464B (zh) | 訊號轉換裝置與訊號轉換方法 | |
| US7414563B2 (en) | Analog-to-digital converter with a plurality of conversions | |
| US4897655A (en) | High speed apparatus for a single latch flash analog-to-digital converter | |
| Minh et al. | A design of 10-bit 25-MS/s SAR ADC using separated clock frequencies with high speed comparator in 180nm CMOS | |
| JPH11112305A (ja) | 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路 | |
| TWI806234B (zh) | 時間交錯式類比數位轉換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |