CN115001422B - 预放大器、比较器及模数转换器 - Google Patents

预放大器、比较器及模数转换器 Download PDF

Info

Publication number
CN115001422B
CN115001422B CN202210838861.1A CN202210838861A CN115001422B CN 115001422 B CN115001422 B CN 115001422B CN 202210838861 A CN202210838861 A CN 202210838861A CN 115001422 B CN115001422 B CN 115001422B
Authority
CN
China
Prior art keywords
switch
preamplifier
input
comparator
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210838861.1A
Other languages
English (en)
Other versions
CN115001422A (zh
Inventor
刘尧
关宇轩
梁国豪
周小雯
史林森
刘森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co ltd filed Critical Micro Niche Guangzhou Semiconductor Co ltd
Priority to CN202210838861.1A priority Critical patent/CN115001422B/zh
Publication of CN115001422A publication Critical patent/CN115001422A/zh
Application granted granted Critical
Publication of CN115001422B publication Critical patent/CN115001422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种预放大器，包括：第一输入管、第二输入管、第一负载电容、第二负载电容、第一开关、第二开关、第三开关及第四开关；第一输入管及第二输入管的栅端连接差分输入信号，第一输入管及第二输入管的源端接地，第一输入管的漏端通过串联的第一开关和第三开关连接电源电压，第二输入管的漏端通过串联的第二开关和第四开关连接电源电压，第一负载电容连接于第一开关与第三开关的连接节点和地之间，第二负载电容连接于第二开关与第四开关的连接节点和地之间，第一开关与第三开关的连接节点及第二开关与第四开关的连接节点作为预放大器的差分输出端。通过本发明提供的预放大器，解决了现有预放大器无法满足高速、低噪声、低功耗要求的问题。

Description

预放大器、比较器及模数转换器
技术领域
本发明涉及集成电路设计领域，特别是涉及一种预放大器、比较器及模数转换器。
背景技术
比较器是沟通模拟和数字世界的桥梁，其将模拟域的信号大小转换成1bit的数字信号1或0，因此，其是模数转换器（ADC）的重要组成部分，特别是高精度逐次逼近（Successive Approximation，SAR）ADC，其最终精度严重依赖比较器的性能。
随着应用需求的发展，当前对ADC的精度要求不断推高，速度不断刷新，功耗不断压缩，比较器作为一个举足轻重的模块，其设计是一个非常有研究价值的课题，其研究方向必须满足低功耗高速高精度的大趋势。
比较器一般是由预放大器构成，预防大器的性能决定着比较器的性能，预防大器的噪声、速度和功耗直接限制着比较器乃至ADC的精度、速度和功耗。鉴于此，如何设计出一款高速、低噪声、低功耗的预放大器，是本领域技术人员迫切需要解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种预放大器、比较器及模数转换器，用于解决现有预放大器无法满足高速、低噪声、低功耗要求的问题。
为实现上述目的及其他相关目的，本发明提供一种预放大器，所述预放大器包括：第一输入管、第二输入管、第一负载电容、第二负载电容、第一开关、第二开关、第三开关及第四开关；所述第一输入管的栅端及所述第二输入管的栅端连接差分输入信号，所述第一输入管的源端及所述第二输入管的源端接地，所述第一输入管的漏端通过串联的所述第一开关和所述第三开关连接电源电压，所述第二输入管的漏端通过串联的所述第二开关和所述第四开关连接所述电源电压，所述第一负载电容连接于所述第一开关与所述第三开关的连接节点和地之间，所述第二负载电容连接于所述第二开关与所述第四开关的连接节点和地之间，所述第一开关与所述第三开关的连接节点及所述第二开关与所述第四开关的连接节点作为所述预放大器的差分输出端；其中，所述第一开关和所述第二开关受控于第一开关控制信号，所述第三开关和所述第四开关受控于第二开关控制信号，所述第一开关控制信号和所述第二开关控制信号为非交叠的时钟信号。
可选地，所述预放大器还包括：第一可调电容及第二可调电容；所述第一可调电容并联于所述第一负载电容的两端，所述第二可调电容并联于所述第二负载电容的两端。
可选地，所述预放大器还包括：尾电流源；所述尾电流源连接于所述第一输入管与所述第二输入管源端的连接节点和地之间。
可选地，所述尾电流源采用NMOS管实现；其中，所述NMOS管的栅端连接偏置电压，源端接地，漏端连接所述第一输入管与所述第二输入管源端的连接节点。
本发明还提供一种比较器，所述比较器包括：一级预放大器及一级锁存器；所述预放大器的输入端连接差分输入信号，输出端连接所述锁存器的输入端；所述锁存器的输出端作为所述比较器的输出端；其中，所述预放大器采用如上任一项所述的预放大器实现。
本发明还提供一种比较器，所述比较器包括：至少二级预放大器及一级锁存器；各所述预放大器级联，第一个所述预放大器的输入端连接差分输入信号，最后一个所述预放大器的输出端连接所述锁存器的输入端，所述锁存器的输出端作为所述比较器的输出端；其中，至少一个所述预放大器采用如上任一项所述的预放大器实现。
可选地，各所述预放大器的电路结构相同。
本发明还提供一种模数转换器，所述模数转换器包括：如上任一项所述的比较器。
可选地，所述模数转换器包括逐次逼近型模数转换器。
如上所述，本发明的一种预放大器、比较器及模数转换器，采用由开关控制的电容作为预放大器的负载，使得整个预充电过程和比较过程没有电源到地的直通电流，且负载电容本身不产生任何噪声，因此，本发明的预放大器可以做到高速、低功耗和低噪声，从而使得比较器乃至模数转换器具有高速、低功耗和低噪声的优点。
附图说明
图1显示为电阻作为负载的预放大器的电路图。
图2显示为PMOS管作为负载的预放大器的电路图。
图3显示为本发明预放大器的电路图。
图4显示为图3所示预放大器的第一开关和第二开关闭合时的等效电路图。
图5显示为图3所示预放大器的第三开关和第四开关闭合时的等效电路图。
图6显示为本发明预放大器增设可调电容的电路图。
图7显示为图3所示预放大器中相关信号的时序图。
图8显示为本发明比较器的电路图。
元件标号说明：100比较器，101预放大器，102锁存器。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
图1示出一种预放大器的电路结构，该预放大器包括：第一输入管NM0、第二输入管NM1、第一负载电阻RLP、第二负载电阻RLN及NMOS管NM2；其中，第一输入管NM0的栅端及第二输入管NM1的栅端连接差分输入信号VIN和VIP，第一输入管NM0的源端及第二输入管NM1的源端连接NMOS管NM2的漏端，第一输入管NM0的漏端通过第一负载电阻RLP连接电源电压AVDD，第二输入管NM1的漏端通过第二负载电阻RLN连接电源电压AVDD，第一输入管NM0的漏端和第二输入管NM1的漏端作为预放大器的差分输出端VOP和VON；NMOS管NM2的栅端连接偏置电压VBN，源端接地。
如图1所示，利用电阻作为预放大器的负载，存在两个问题：一是电阻存在热噪声，二是电路存在直流功耗，也即，电路始终存在电源到地的直通电流；可见，该预放大器的噪声和功耗很难降下去。
图2示出另一种预放大器的电路结构，该预放大器包括：第一输入管NM0、第二输入管NM1、第一负载管PM0、第二负载管PM1及NMOS管NM2；其中，第一输入管NM0的栅端及第二输入管NM1的栅端连接差分输入信号VIN和VIP，第一输入管NM0的源端及第二输入管NM1的源端连接NMOS管NM2的漏端，第一输入管NM0的漏端连接第一负载管PM0的漏端，第二输入管NM1的漏端连接第二负载管PM1的漏端，第一输入管NM0的漏端和第二输入管NM1的漏端作为预放大器的差分输出端VOP和VON；NMOS管NM2的栅端连接第一偏置电压VBN，源端接地；第一负载管PM0的栅端及第二负载管PM1的栅端连接第二偏置电压VBP，第一负载管PM0的源端及第二负载管PM1的源端连接电源电压AVDD。
如图2所示，利用PMOS管作为预放大器的负载，存在着与图1所示电路相同的问题，而且，还需要额外提供电压偏置，且PMOS管还存在闪烁噪声；可见，该预放大器的噪声和功耗比图1所示电路的性能还差。
为了解决电阻或PMOS管作为预放大器负载所存在的噪声和功耗难以降低的问题，申请人提出了本申请，采用由开关控制的电容作为预放大器的负载，实现了预放大器的高速、低功耗和低噪声。
实施例一
如图3所示，本实施例提供一种预放大器101，该预放大器101包括：第一输入管NM0、第二输入管NM1、第一负载电容CLP、第二负载电容CLN、第一开关S1、第二开关S2、第三开关S3及第四开关S4；其中，第一输入管NM0的栅端及第二输入管NM1的栅端连接差分输入信号VIN和VIP，第一输入管NM0的源端及第二输入管NM1的源端接地，第一输入管NM0的漏端通过串联的第一开关S1和第三开关S3连接电源电压AVDD，第二输入管NM1的漏端通过串联的第二开关S2和第四开关S4连接电源电压AVDD，第一负载电容CLP连接于第一开关S1与第三开关S3的连接节点J1和地之间，第二负载电容CLN连接于第二开关S2与第四开关S4的连接节点J2和地之间，第一开关S1与第三开关S3的连接节点J1及第二开关S2与第四开关S4的连接节点J2作为预放大器的差分输出端；其中，第一开关S1和第二开关S2受控于第一开关控制信号AZ1，第三开关S3和第四开关S4受控于第二开关控制信号AZ2，第一开关控制信号AZ1和第二开关控制信号AZ2为非交叠的时钟信号。实际应用中，第一开关控制信号AZ1和第二开关控制信号AZ2可以采用一组互为反相的时钟信号来实现。
本示例中，第一负载电容CLP和第二负载电容CLN在预放大器中起两个作用，其一是在充满电后作为电源使用，给第一输入管NM0和第二输入管NM1提供电流，其二是作为负载，使得预放大器存在较大的增益（放大倍数）。
具体的，该预放大器还包括：第一可调电容CTP及第二可调电容CTN；其中，第一可调电容CTP并联于第一负载电容CLP的两端，第二可调电容CTN并联于第二负载电容CLN的两端，用来校准输入失配（如图6所示）。
具体的，该预放大器还包括：尾电流源，连接于第一输入管NM0与第二输入管NM1源端的连接节点和地之间。更具体的，尾电流源采用NMOS管实现；其中，NMOS管的栅端连接偏置电压，源端接地，漏端连接第一输入管NM0与第二输入管NM1源端的连接节点（图中未示出）。实际应用中，对速度要求不高的预放大器来说，可以设置尾电流源，而对速度要求较高的预放大器来说，则不宜设置尾电流源。
下面，请结合图3，参阅图4和图5，对本实施例记载的预放大器的具体工作过程进行详细说明，其中，该预放大器的工作过程可分为预充电过程和比较过程。
在预充电过程，第一开关控制信号AZ1有效，第二开关控制信号AZ2无效，此时，第一开关S1和第二开关S2闭合，第三开关S3和第四开关S4断开，第一负载电容CLP和第二负载电容CLN均连接于电源电压AVDD和地之间，等效电路如图4所示；这样，第一负载电容CLP和第二负载电容CLN的上极板均被充电至电源电压AVDD，也即，VOP=VON=AVDD。
在比较过程，第一开关控制信号AZ1无效，第二开关控制信号AZ2有效，此时，第一开关S1和第二开关S2断开，第三开关S3和第四开关S4闭合，第一负载电容CLP连接于第一输入管NM0的漏端和地之间，第二负载电容CLN连接于第二输入管NM1的漏端和地之间，等效电路如图6所示；
此时，开始比较操作，差分输入VIN和VIP被放大，差分输出VOP和VON满足如下公式：VOP=AVDD-(gm*VIN*t)/CLP，VON=AVDD-(gm*VIP*t)/CLN；其中，VOP和VON为差分输出的电压值，VIN和VIP为差分输入的电压值，AVDD为电源电压值，CLP为第一负载电容的容值，CLN为第二负载电容的容值，t为第三开关S3和第四开关S4的导通时间（即比较器的比较时间，该时间根据比较需求来设定，其大小可控制放大倍数，时间越长放大倍数越大），第一输入管NM0和第二输入管NM1的小信号跨导相同，均为gm；
假定CLP = CLN =CL，则预放大器的增益，也即，放大倍数GAIN=(VOP-VON)/(VIP-VIN)= (gm*t)/CL：由该公式可以看出，该预放大器的放大倍数可调，且随着时间延长而变大，比较速度会更快。
从工作原理上分析，整个预充电过程和比较过程，电路没有电源到地的直通电流，因此，不存在静态功耗，只有动态功耗，而动态功耗可以做得很低，此外，由于负载器件是电容，而电容本身不产生任何噪声，因此，本示例的预放大器可以做到高速、低功耗和低噪声，涉及的具体工作时序和各电压建立如图7所示。
实施例二
本实施例提供一种比较器100，该比较器100包括：一级预放大器101及一级锁存器102；其中，预放大器101的输入端连接差分输入信号VIN和VIP，输出端连接锁存器102的输入端；锁存器102的输出端作为比较器100的输出端；其中，预放大器101采用如实施例一记载的预放大器实现。
实际应用中，比较器100一般由多级预放大器101和一级锁存器102构成；如图8所示，该比较器100包括：至少二级预放大器101及一级锁存器102；各预放大器101级联，第一个预放大器101的输入端连接差分输入信号VIN和VIP，最后一个预放大器101的输出端连接锁存器102的输入端，锁存器102的输出端作为比较器100的输出端；其中，至少一个预放大器101采用如实施例一记载的预放大器实现。
具体应用时，为了使比较器的性能最优，一般是将比较器中所有的预放大器均采用如实施例一记载的电路结构实现，也即，比较器中各预放大器的电路结构均与实施例一记载的预放大器的电路结构相同。
实施例三
本实施例提供一种模数转换器，该模数转换器包括：如实施例二记载的比较器100。
具体的，该模数转换器包括逐次逼近型模数转换器（SAR ADC）。
综上所述，本发明的一种预放大器、比较器及模数转换器，采用由开关控制的电容作为预放大器的负载，使得整个预充电过程和比较过程没有电源到地的直通电流，且负载电容本身不产生任何噪声，因此，本发明的预放大器可以做到高速、低功耗和低噪声，从而使得比较器乃至模数转换器具有高速、低功耗和低噪声的优点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种预放大器，其特征在于，所述预放大器包括：第一输入管、第二输入管、第一负载电容、第二负载电容、第一开关、第二开关、第三开关及第四开关；
所述第一输入管的栅端及所述第二输入管的栅端连接差分输入信号，所述第一输入管的源端及所述第二输入管的源端接地，所述第一输入管的漏端通过串联的所述第一开关和所述第三开关连接电源电压，所述第二输入管的漏端通过串联的所述第二开关和所述第四开关连接所述电源电压，所述第一负载电容连接于所述第一开关与所述第三开关的连接节点和地之间，所述第二负载电容连接于所述第二开关与所述第四开关的连接节点和地之间，所述第一开关与所述第三开关的连接节点及所述第二开关与所述第四开关的连接节点作为所述预放大器的差分输出端；
其中，所述第一开关和所述第二开关受控于第一开关控制信号，所述第三开关和所述第四开关受控于第二开关控制信号，所述第一开关控制信号和所述第二开关控制信号为非交叠的时钟信号。
2.根据权利要求1所述的预放大器，其特征在于，所述预放大器还包括：第一可调电容及第二可调电容；所述第一可调电容并联于所述第一负载电容的两端，所述第二可调电容并联于所述第二负载电容的两端。
3.根据权利要求1所述的预放大器，其特征在于，所述预放大器还包括：尾电流源；所述尾电流源连接于所述第一输入管与所述第二输入管源端的连接节点和地之间。
4.根据权利要求3所述的预放大器，其特征在于，所述尾电流源采用NMOS管实现；其中，所述NMOS管的栅端连接偏置电压，源端接地，漏端连接所述第一输入管与所述第二输入管源端的连接节点。
5.一种比较器，其特征在于，所述比较器包括：一级预放大器及一级锁存器；
所述预放大器的输入端连接差分输入信号，输出端连接所述锁存器的输入端；所述锁存器的输出端作为所述比较器的输出端；其中，所述预放大器采用如权利要求1-4任一项所述的预放大器实现。
6.一种比较器，其特征在于，所述比较器包括：至少二级预放大器及一级锁存器；
各所述预放大器级联，第一个所述预放大器的输入端连接差分输入信号，最后一个所述预放大器的输出端连接所述锁存器的输入端，所述锁存器的输出端作为所述比较器的输出端；其中，至少一个所述预放大器采用如权利要求1-4任一项所述的预放大器实现。
7.根据权利要求6所述的比较器，其特征在于，各所述预放大器的电路结构相同。
8.一种模数转换器，其特征在于，所述模数转换器包括：如权利要求5-7任一项所述的比较器。
9.根据权利要求8所述的模数转换器，其特征在于，所述模数转换器包括逐次逼近型模数转换器。
CN202210838861.1A 2022-07-18 2022-07-18 预放大器、比较器及模数转换器 Active CN115001422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210838861.1A CN115001422B (zh) 2022-07-18 2022-07-18 预放大器、比较器及模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210838861.1A CN115001422B (zh) 2022-07-18 2022-07-18 预放大器、比较器及模数转换器

Publications (2)

Publication Number Publication Date
CN115001422A CN115001422A (zh) 2022-09-02
CN115001422B true CN115001422B (zh) 2022-11-15

Family

ID=83022209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210838861.1A Active CN115001422B (zh) 2022-07-18 2022-07-18 预放大器、比较器及模数转换器

Country Status (1)

Country Link
CN (1) CN115001422B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN114499531A (zh) * 2022-01-28 2022-05-13 高澈科技(上海)有限公司 逐次逼近型模数转换器及其比较器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764613B (zh) * 2009-12-18 2012-05-16 清华大学 低功耗反馈控制结构的时域比较器
US8704583B2 (en) * 2012-02-17 2014-04-22 International Business Machines Corporation Capacitive level-shifting circuits and methods for adding DC offsets to output of current-integrating amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN114499531A (zh) * 2022-01-28 2022-05-13 高澈科技(上海)有限公司 逐次逼近型模数转换器及其比较器

Also Published As

Publication number Publication date
CN115001422A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN109120243B (zh) 时钟驱动电路
CN110289838B (zh) 一种比较器及模数转换器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN110912540A (zh) 一种低动态失配的高速预放大锁存比较器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
CN111884656B (zh) 一种比较器及模数转换器
Sam et al. A Novel architecture of a Low Power Folded Cascode OTA in 180nm CMOS process
CN115001422B (zh) 预放大器、比较器及模数转换器
CN111313871B (zh) 动态预放大电路和动态比较器
CN111262537A (zh) 一种跨导放大器
Huijing et al. A low offset low power CMOS dynamic comparator for analog to digital converters
WO2023115633A1 (zh) 一种基于预放大级结构的比较器及模数转换器
CN116318083A (zh) 一种高精度自归零比较器
Zhuang et al. A back-gate-input clocked comparator with improved speed and reduced noise in 22-nm SOI CMOS
CN110034763B (zh) 一种基于负载调整结构的低噪声比较器
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
Mukahar et al. A 93.36 dB, 161 MHz gain improved CMOS OTA for a 16 bit pipeline analog to digital converter
Kadam Dual Stage CMOS Operational Amplifier Design in Sky-Water 130nm Technology
Saroja et al. Design of high performance CMOS dynamic latch comparator
Khorami et al. An Ultra Low-power Low-offset Double-tail Comparator
Banik et al. A high-performance low-power two-stage OPAMP realized in 90nm CMOS process for biomedical application
Lee et al. A very-high-speed low-power low-voltage fully differential CMOS sample-and-hold circuit with low hold pedestal
Matter et al. CMOS single-stage fully differential telescopic cascode OTA with gain boosted technique for 14Bit lOOMSps pipelined ADC
Mahdavi et al. A Novel High-Speed High-Gain and Low-Noise CMOS Amplifier in 0.18 µm Process
Naghavi et al. A 500 MHz low offset fully differential latched comparator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant