TWI826606B - 相位檢測電路、時脈產生電路和半導體裝置 - Google Patents

相位檢測電路、時脈產生電路和半導體裝置 Download PDF

Info

Publication number
TWI826606B
TWI826606B TW108144695A TW108144695A TWI826606B TW I826606 B TWI826606 B TW I826606B TW 108144695 A TW108144695 A TW 108144695A TW 108144695 A TW108144695 A TW 108144695A TW I826606 B TWI826606 B TW I826606B
Authority
TW
Taiwan
Prior art keywords
clock signal
signal
rising
falling
phase
Prior art date
Application number
TW108144695A
Other languages
English (en)
Other versions
TW202101912A (zh
Inventor
朴奎泰
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202101912A publication Critical patent/TW202101912A/zh
Application granted granted Critical
Publication of TWI826606B publication Critical patent/TWI826606B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

本發明為一種相位檢測電路、時脈產生電路和使用相位檢測電路的半導體裝置。所述相位檢測電路可以包括邊緣觸發電路、選通產生電路和相位檢測器。所述邊緣觸發電路基於參考時脈訊號和目標時脈訊號產生下降時脈訊號和上升時脈訊號。所述選通產生電路產生脈衝寬度基於參考時脈訊號與目標時脈訊號之間的相位關係而變化的下降選通訊號和上升選通訊號。相位檢測器基於下降時脈訊號、上升時脈訊號、下降選通訊號和上升選通訊號產生相位檢測訊號。

Description

相位檢測電路、時脈產生電路和半導體裝置
本申請要求於2019年6月21日提交到韓國智慧局的韓國專利申請第10-2019-0074042號的優先權，其藉由引用整體合併於此。
各個實施例總體而言有關於積體電路技術，並且更具體地，有關於時脈產生電路和半導體裝置。
電子設備包括許多電子元件，並且計算機系統包括許多半導體裝置，每個半導體裝置都包含半導體。構成計算機系統的半導體裝置可以藉由接收和發送資料以及諸如外部時脈訊號的系統時脈訊號來彼此通訊。半導體裝置可以與時脈訊號同步地操作。為了變得與外部裝置同步或為了確保操作裕量，半導體裝置可以從系統時脈訊號產生內部時脈訊號，並且可以包括用於產生內部時脈訊號的時脈產生電路。
時脈產生電路可以藉由改變系統時脈訊號的相位或藉由對系統時脈訊號的頻率進行分頻來產生內部時脈訊號。而且，時脈產生電路可以產生彼此具有不同相位的多個內部時脈訊號。時脈產生電路可以藉由多個時脈路徑產 生多個內部時脈訊號。為了半導體裝置的操作可靠性，多個內部時脈訊號應具有恒定的相位差。然而，所述多個內部時脈訊號是藉由彼此不同的時脈路徑產生的，因此由於時脈路徑的偏斜，多個內部時脈訊號可能不具有恒定的相位差。
在一個實施例中，一種相位檢測電路可以包括邊緣觸發電路、選通產生電路和相位檢測器。邊緣觸發電路可以被配置為基於參考時脈訊號和目標時脈訊號來產生下降時脈訊號和上升時脈訊號。選通產生電路可以被配置為：產生具有被致能了第一時間量的脈衝的下降選通訊號；和產生具有被致能了第二時間量的脈衝的上升選通訊號。可以基於參考時脈訊號與目標時脈訊號之間的相位關係來設置第一時間量和第二時間量。相位檢測器可以被配置為基於下降時脈訊號、上升時脈訊號、下降選通訊號和上升選通訊號來產生相位檢測訊號。
在一個實施例中，一種相位檢測電路可以包括邊緣觸發電路、選通產生電路和相位檢測器。邊緣觸發電路可以被配置為藉由觸發參考時脈訊號和目標時脈訊號的邊緣來產生下降時脈訊號和上升時脈訊號。選通產生電路可以被配置為產生下降選通訊號和上升選通訊號，所述下降選通訊號和上升選通訊號的脈衝寬度基於在下降時脈訊號的單個週期內的下降時脈訊號的脈衝寬度和在上升時脈訊號的單個週期內的上升時脈訊號的脈衝寬度而變化。相位檢測器可以被配置為：基於下降時脈訊號和下降選通訊號產生同相輸出訊號，基於上升時脈訊號和上升選通訊號產生反相輸出訊號，並且藉由將同相輸出訊號與反相輸出訊號進行比較產生相位檢測訊號。
100:時脈產生電路
110:相位延遲電路
120:多相位時脈輸出電路
130:相位控制電路
210:第一時脈輸出路徑
211:非反相緩衝器
212:固定延遲模組
220:第二時脈輸出路徑
221:反相緩衝器
222:第一可變延遲模組
230:第三時脈輸出路徑
231:非反相緩衝器
232:第二可變延遲模組
240:第四時脈輸出路徑
241:反相緩衝器
242:第三可變延遲模組
310:相位檢測電路
320:延遲控制訊號產生電路
400:相位檢測電路
410:邊緣觸發電路
420:選通產生電路
430:相位檢測器
510:邊緣觸發電路
520:選通產生電路
610:邊緣觸發電路
620:選通產生電路
710:邊緣觸發電路
720:選通產生電路
810:選通產生電路
811:時脈分頻器
812:第一觸發器
813:第二觸發器
814:第三觸發器
815:反及閘
820:選通訊號發生器
821:時脈分頻器
822:第一觸發器
823:第二觸發器
824:第三觸發器
825:反或閘
830:選通訊號發生器
831:時脈分頻器
832:第一觸發器
833:第二觸發器
834:第三觸發器
835:第四觸發器
836:第一或閘
837:第二或閘
838:反或閘
900A:相位檢測器
900B:相位檢測器
901:占空檢測器
902:比較器
910:第一檢測路徑
911:第一電晶體
912:第三電晶體
913:第五電晶體
914:第七電晶體
915:第九電晶體
920:第二檢測路徑
921:第二電晶體
922:第四電晶體
923:第六電晶體
924:第八電晶體
925:第十電晶體
1000A:相位檢測電路
1000B:相位檢測電路
1011:第一邊緣觸發電路
1012:第一選通產生電路
1013:第一相位檢測器
1021:第二邊緣觸發電路
1022:第二選通產生電路
1023:第二相位檢測器
1031:第三邊緣觸發電路
1032:第三選通產生電路
1033:第三相位檢測器
1041:第一邊緣觸發電路
1042:第一選通產生電路
1051:第二邊緣觸發電路
1052:第二選通產生電路
1061:第三邊緣觸發電路
1062:第三選通產生電路
1070:相位檢測器
1100:半導體系統
1101:時脈匯流排
1102:資料匯流排
1110:第一半導體裝置
1111:系統時脈產生電路
1112:資料輸入/輸出電路
1120:第二半導體裝置
1121:內部時脈產生電路
1122:資料輸入/輸出電路
A1、A2、A3、B1、B2、B3、C1、C2、C3:訊號
CLK:時脈訊號
CLKB:互補時鐘時脈訊號
CLKD:延遲時脈訊號
CLKN:分頻時鐘時脈訊號
CLKR:參考時脈訊號
CLKT:目標時鐘時脈訊號
D1:第一延遲控制訊號
D2:第二延遲控制訊號
D3:第三延遲控制訊號
DCD:相位檢測訊號
DCD1:第一相位檢測訊號
DCD2:第二相位檢測訊號
DCD3:第三相位檢測訊號
EN1:第一致能訊號
EN2:第二致能訊號
EN3:第三致能訊號
FCLK:下降時脈訊號
FCLK1:第一下降時脈訊號
FCLK2:第二下降時脈訊號
FCLK3:第三下降時脈訊號
ICLK:第一內部時脈訊號
ICLKB:第三內部時脈訊號
INCLK1:第一內部時脈訊號
INCLK2:第二內部時脈訊號
OUTP:同相輸出訊號
OP:同相輸出節點
ON:反相輸出節點
OUTN:反相輸出訊號
PCGB:預充電訊號
QCLK:第二內部時脈訊號
QCLKB:第四內部時脈訊號
RCLK:上升時鐘時脈訊號
RCLK1:第一上升時脈訊號
RCLK2:第二上升時脈訊號
RCLK3:第三上升時脈訊號
SCLK:系統時脈訊號
SCLKB:互補系統時脈訊號
STRF:下降選通訊號
STRF1:第一下降選通訊號
STRF2:第二下降選通訊號
STRF3:第三下降選通訊號
STRR:上升選通訊號
STRR1:第一上升選通訊號
STRR2:第二上升選通訊號
STRR3:第三上升選通訊號
UI:單位時間量
V1:第一電源電壓
V2:第二電源電壓
圖1是示出根據一個實施例的時脈產生電路的配置的示意圖；圖2是示出圖1所示的多相位時脈輸出電路的配置的示意圖；圖3是示出圖1所示的相位控制電路的配置的示意圖；圖4是示出根據一個實施例的相位檢測電路的配置的示意圖；圖5A至圖5C是示出根據一個實施例的邊緣觸發電路和選通產生電路的配置和操作的示意圖；圖6A至圖6C是示出根據一個實施例的邊緣觸發電路和選通產生電路的配置和操作的示意圖；圖7A至圖7C是示出根據一個實施例的邊緣觸發電路和選通產生電路的配置和操作的示意圖；圖8A至圖8C是示出根據一個實施例的選通訊號發生器的配置和操作的示意圖；圖9A和圖9B是示出根據一個實施例的相位檢測器的配置的示意圖；圖10A和圖10B是示出根據一個實施例的相位檢測電路的配置的示意圖；和圖11是示出根據一個實施例的半導體系統的配置的示意圖。
在下文中，以下將藉由各種實施例參考附圖來描述根據各種實施例的半導體裝置。
圖1是示出根據一個實施例的時脈產生電路100的配置的示意圖。參照圖1，時脈產生電路100可以從時脈訊號CLK產生彼此具有不同相位的多個內部時脈訊號。時脈產生電路100可以檢測多個內部時脈訊號的相位。時脈產生電路100可以藉由基於多個內部時脈訊號而產生檢測時脈訊號和選通訊號(strobe signal)、並藉由檢測該檢測時脈訊號的占空比，來檢測所述多個內部時脈訊號的相位。時脈產生電路100可以根據相位檢測的結果來調節多個內部時脈訊號的相位。
時脈產生電路100可以包括相位延遲電路110、多相位時脈輸出電路120和相位控制電路130。相位延遲電路110可以接收時脈訊號CLK並且可以藉由將時脈訊號CLK延遲來產生延遲時脈訊號CLKD。相位延遲電路110可以接收時脈訊號CLK，連同互補時脈訊號CLKB一起，並且可以產生延遲時脈訊號CLKD，連同互補延遲時脈訊號CLKDB一起。相位延遲電路110可以藉由將時脈訊號CLK延遲一延遲量來產生延遲時脈訊號CLKD，該延遲量基於包括時脈產生電路100的半導體裝置的操作訊息來確定。例如，相位延遲電路110可以包括延遲鎖定環電路。相位延遲電路110可以將時脈訊號CLK延遲以補償一模型化的延遲量，並且可以在延遲時脈訊號CLK的步驟完成時鎖定延遲時脈訊號CLKD的相位。相位延遲電路110可以執行粗略延遲鎖定操作和精細延遲鎖定操作。時脈訊號CLK可以藉由粗略延遲鎖定操作以第一延遲量單位的單位而被延遲，並且可以藉由精細延遲鎖定操作以第二延遲量單位的單位而被延遲。第一延遲量單位可以長於第二延遲量單位。相位延遲電路110可以在粗略延遲鎖定操作完成之後執行精細延遲鎖定操作。相位延遲電路110可以在精細延遲鎖定操作完成之後鎖定延遲時脈訊號CLKD的相位。任何已知的延遲鎖定環電路都可以應用為相位延 遲電路110。在一個實施例中，相位延遲電路110可以包括相位鎖定環電路。任何已知的相位鎖定環電路都可以應用為相位延遲電路110。相位延遲電路110可以藉由對時脈訊號CLK的頻率進行分頻來產生延遲時脈訊號CLKD。相位延遲電路110可以藉由將時脈訊號CLK的頻率二分頻來產生延遲時脈訊號CLKD。在一個實施例中，相位延遲電路110可以不對時脈訊號CLK的頻率進行分頻，並且可以產生具有與時脈訊號CLK相同的頻率的延遲時脈訊號CLKD。
多相位時脈輸出電路120可以基於延遲時脈訊號CLKD產生彼此具有不同相位的多個內部時脈訊號。例如，多相位時脈輸出電路120可以產生依次具有相鄰的相位的第一內部時脈訊號ICLK、第二內部時脈訊號QCLK、第三內部時脈訊號ICLKB和第四內部時脈訊號QCLKB。第一內部時脈訊號ICLK可以具有領先於第二內部時脈訊號QCLK的相位，第二內部時脈訊號QCLK可以具有領先於第三內部時脈訊號ICLKB的相位，第三內部時脈訊號ICLKB可以具有領先於第四內部時脈訊號QCLKB的相位，第四內部時脈訊號QCLKB可以具有領先於第一內部時脈訊號ICLK的相位。多相位時脈輸出電路120可以產生依次具有90度的相位差的第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB。第二內部時脈訊號QCLK可以比第一內部時脈訊號ICLK滯後90度的相位。第三內部時脈訊號ICLKB可以具有比第一內部時脈訊號ICLK滯後180度的相位。第四內部時脈訊號QCLKB可以具有比第一內部時脈訊號ICLK滯後270度的相位。多相位時脈輸出電路120可以基於延遲時脈訊號CLKD產生第一內部時脈訊號ICLK和第三內部時脈訊號ICLKB；並且可以基於互補延遲時脈訊號CLKDB產生第二內部時脈訊號QCLK和第四內部時脈訊號QCLKB。
多相位時脈輸出電路120可以接收延遲控制訊號。多相位時脈輸出電路120可以基於延遲控制訊號來調節第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB中的至少一個的相位。多相位時脈輸出電路120可以將多個內部時脈訊號ICLK、QCLK、ICLKB和QCLKB之中的任一個設置為參考時脈訊號。多相位時脈輸出電路120可以藉由改變除參考時脈之外的其餘內部時脈訊號的相位來調節多個內部時脈訊號ICLK、QCLK、ICLKB和QCLKB之中的除參考時脈訊號之外的其餘內部時脈訊號的相位。因此，除參考時脈訊號之外的其餘內部時脈訊號的相位可以被調節為參考該參考時脈訊號分別具有預定的相位差。例如，多相位時脈輸出電路120可以將第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB之中的第一內部時脈訊號ICLK設置為參考時脈訊號；並且可以調節第二內部時脈訊號至第四內部時脈訊號QCLK、ICLKB和QCLKB的相位。延遲控制訊號可以包括第一延遲控制訊號D1<1：n>、第二延遲控制訊號D2<1：n>和第三延遲控制訊號D3<1：n>，“n”是等於或大於2的整數。多相位時脈輸出電路120可以基於第一延遲控制訊號D1<1：n>來調節第二內部時脈訊號QCLK的相位。多相位時脈輸出電路120可以基於第二延遲控制訊號D2<1：n>來調節第三內部時脈訊號ICLKB的相位。多相位時脈輸出電路120可以基於第三延遲控制訊號D3<1：n>來調節第四內部時脈訊號QCLKB的相位。如本文中關於參數所使用的詞“預定的”(諸如預定的相位差)是指在過程或算法中使用該參數之前確定該參數的值。對於一些實施例，在過程或算法開始之前確定該參數的值。在其他實施例中，在過程或算法期間但在該過程或算法中使用該參數之前確定該參數的值。
相位控制電路130可以藉由接收多個內部時脈訊號ICLK、QCLK、ICLKB和QCLKB來產生延遲控制訊號。相位控制電路130可以檢測多個內部時脈訊號ICLK、QCLK、ICLKB和QCLKB中的至少一個的相位，並且可以基於檢測到的相位來產生延遲控制訊號。被檢測相位的至少一個內部時脈訊號可以是目標時脈訊號。相位控制電路130可以藉由檢測參考時脈訊號和目標時脈訊號的相位來產生延遲控制訊號。例如，參考時脈訊號可以是第一內部時脈訊號ICLK，而目標時脈訊號可以是第二內部時脈訊號至第四內部時脈訊號QCLK、ICLKB和QCLKB中的任一個。相位控制電路130可以基於第一內部時脈訊號ICLK和第二內部時脈訊號QCLK的相位來檢測第二內部時脈訊號QCLK的相位。相位控制電路130可以基於第二內部時脈訊號QCLK的被檢測到的相位來產生第一延遲控制訊號D1<1：n>。相位控制電路130可以基於第一內部時脈訊號ICLK和第三內部時脈訊號ICLKB的相位來檢測第三內部時脈訊號ICLKB的相位。相位控制電路130可以基於第三內部時脈訊號ICLKB的被檢測到的相位來產生第二延遲控制訊號D2<1：n>。相位控制電路130可以基於第一內部時脈訊號ICLK和第四內部時脈訊號QCLKB的相位來檢測第四內部時脈訊號QCLKB的相位。相位控制電路130可以基於第四內部時脈訊號QCLKB的被檢測到的相位來產生第三延遲控制訊號D3<1：n>。
圖2是示出圖1所示的多相位時脈輸出電路120的配置的示意圖。多相位時脈輸出電路120可以包括第一時脈輸出路徑210、第二時脈輸出路徑220、第三時脈輸出路徑230和第四時脈輸出路徑240。第一時脈輸出路徑210可以接收延遲時脈訊號CLKD，並且可以基於延遲時脈訊號CLKD產生第一內部時脈 訊號ICLK。第一時脈輸出路徑210可以藉由將延遲時脈訊號CLKD延遲一固定延遲時間的量來產生第一內部時脈訊號ICLK。
第二時脈輸出路徑220可以接收延遲時脈訊號CLKD，並且可以基於延遲時脈訊號CLKD產生第三內部時脈訊號ICLKB。第二時脈輸出路徑220可以將延遲時脈訊號CLKD反相，並且可以藉由將經反相的延遲時脈訊號CLKD延遲第一可變延遲時間的量來產生第三內部時脈訊號ICLKB。第二時脈輸出路徑220可以接收第二延遲控制訊號D2<1：n>。第一可變延遲時間可以基於第二延遲控制訊號D2<1：n>而變化。
第三時脈輸出路徑230可以接收互補延遲時脈訊號CLKDB，並且可以基於互補延遲時脈訊號CLKDB產生第二內部時脈訊號QCLK。第三時脈輸出路徑230可以藉由將互補延遲時脈訊號CLKDB延遲第二可變延遲時間的量來產生第二內部時脈訊號QCLK。第三時脈輸出路徑230可以接收第一延遲控制訊號D1<1：n>。第二可變延遲時間可以基於第一延遲控制訊號D1<1：n>而變化。
第四時脈輸出路徑240可以接收互補延遲時脈訊號CLKDB，並且可以基於互補延遲時脈訊號CLKDB產生第四內部時脈訊號QCLKB。第四時脈輸出路徑240可以將互補延遲時脈訊號CLKDB反相，並且可以藉由將經反相的互補延遲時脈訊號CLKDB延遲第三可變延遲時間的量來產生第四內部時脈訊號QCLKB。第四時脈輸出路徑240可以接收第三延遲控制訊號D3<1：n>。第三可變延遲時間可以基於第三延遲控制訊號D3<1：n>而變化。
第一時脈輸出路徑210可以包括非反相緩衝器211和固定延遲模組212。非反相緩衝器211可以緩衝並輸出延遲時脈訊號CLKD。固定延遲模組212可以藉由將非反相緩衝器211的輸出延遲所述固定延遲時間的量來輸出第一內 部時脈訊號ICLK。第二時脈輸出路徑220可以包括反相緩衝器221和第一可變延遲模組222。反相緩衝器221可以將延遲時脈訊號CLKD反相、緩衝和輸出。第一可變延遲模組222可以接收反相緩衝器221的輸出和第二延遲控制訊號D2<1：n>。可以基於第二延遲控制訊號D2<1：n>來設置第一可變延遲模組222的延遲時間。所設置的延遲時間可以是第一可變延遲時間。第一可變延遲模組222可以藉由將反相緩衝器221的輸出延遲第一可變延遲時間的量來輸出第三內部時脈訊號ICLKB。
第三時脈輸出路徑230可以包括非反相緩衝器231和第二可變延遲模組232。非反相緩衝器231可以緩衝並輸出互補延遲時脈訊號CLKDB。第二可變延遲模組232可以接收非反相緩衝器231的輸出和第一延遲控制訊號D1<1：n>。可以基於第一延遲控制訊號D1<1：n>來設置第二可變延遲模組232的延遲時間。所設置的延遲時間可以是第二可變延遲時間。第二可變延遲模組232可以藉由將非反相緩衝器231的輸出延遲第二可變延遲時間的量來輸出第二內部時脈訊號QCLK。第四時脈輸出路徑240可以包括反相緩衝器241和第三可變延遲模組242。反相緩衝器241可以將互補延遲時脈訊號CLKDB反相、緩衝和輸出。第三可變延遲模組242可以接收反相緩衝器241的輸出和第三延遲控制訊號D3<1：n>。可以基於第三延遲控制訊號D3<1：n>來設置第三可變延遲模組242的延遲時間。所設置的延遲時間可以是第三可變延遲時間。第三可變延遲模組242可以藉由將反相緩衝器241的輸出延遲第三可變延遲時間的量來輸出第四內部時脈訊號QCLKB。
圖3是示出圖1所示的相位控制電路130的配置的示意圖。參照圖3，相位控制電路130可以包括相位檢測電路310和延遲控制訊號產生電路320。相 位檢測電路310可以接收第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB，並且可以產生第一相位檢測訊號至第三相位檢測訊號DCD1、DCD2和DCD3。相位檢測電路310可以基於第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB之中的兩個來產生單個相位檢測訊號。相位檢測電路310可以基於第一內部時脈訊號ICLK和第二內部時脈訊號QCLK來產生第一相位檢測訊號DCD1。相位檢測電路310可以基於第一內部時脈訊號ICLK和第三內部時脈訊號ICLKB來產生第二相位檢測訊號DCD2。相位檢測電路310可以基於第一內部時脈訊號ICLK和第四內部時脈訊號QCLKB來產生第三相位檢測訊號DCD3。相位檢測電路310還可以接收時脈訊號CLK。相位檢測電路310可以利用時脈訊號CLK以參考第一內部時脈訊號ICLK檢測第二內部時脈訊號至第四內部時脈訊號QCLK、ICLKB和QCLKB的相位。
延遲控制訊號產生電路320可以接收第一相位檢測訊號至第三相位檢測訊號DCD1、DCD2和DCD3，並且可以產生第一延遲控制訊號至第三延遲控制訊號D1<1：n>、D2<1：n>和D3<1：n>。延遲控制訊號產生電路320可以基於第一相位檢測訊號DCD1來產生第一延遲控制訊號D1<1：n>。延遲控制訊號產生電路320可以基於第一相位檢測訊號DCD1來改變第一延遲控制訊號D1<1：n>的碼值。延遲控制訊號產生電路320可以基於第二相位檢測訊號DCD2來產生第二延遲控制訊號D2<1：n>。延遲控制訊號產生電路320可以基於第二相位檢測訊號DCD2來改變第二延遲控制訊號D2<1：n>的碼值。延遲控制訊號產生電路320可以基於第三相位檢測訊號DCD3來產生第三延遲控制訊號D3<1：n>。延遲控制訊號產生電路320可以基於第三相位檢測訊號DCD3來改變第三延遲控制訊號D3<1：n>的碼值。例如，當第一相位檢測訊號至第三相位檢測訊號DCD1、DCD2 和DCD3具有邏輯低電位時，延遲控制訊號產生電路320可以減小第一延遲控制訊號至第三延遲控制訊號D1<1：n>、D2<1：n>和D3<1：n>中的每一個的碼值。當第一相位檢測訊號至第三相位檢測訊號DCD1、DCD2和DCD3具有邏輯高電位時，延遲控制訊號產生電路320可以增大第一延遲控制訊號至第三延遲控制訊號D1<1：n>、D2<1：n>和D3<1：n>中的每一個的碼值。當第一延遲控制訊號至第三延遲控制訊號D1<1：n>、D2<1：n>和D3<1：n>的碼值減小時，第一可變延遲時間至第三可變延遲時間的量可以減小。當第一延遲控制訊號至第三延遲控制訊號D1<1：n>、D2<1：n>和D3<1：n>的碼值增大時，第一可變延遲時間至第三可變延遲時間的量可以增大。
圖4是示出根據一個實施例的相位檢測電路400的配置的示意圖。相位檢測電路400可以包括邊緣觸發電路410、選通產生電路420和相位檢測器430。邊緣觸發電路410可以接收參考時脈訊號CLKR和目標時脈訊號CLKT，並且可以基於參考時脈訊號CLKR和目標時脈訊號CLKT來產生下降時脈訊號FCLK和上升時脈訊號RCLK。邊緣觸發電路410可以藉由觸發參考時脈訊號CLKR和目標時脈訊號CLKT的邊緣來產生下降時脈訊號FCLK和上升時脈訊號RCLK。例如，邊緣觸發電路410可以參考所述參考時脈訊號CLKR和目標時脈訊號CLKT的上升緣來產生下降時脈訊號FCLK和上升時脈訊號RCLK。邊緣觸發電路410可以藉由根據各種觸發方案而觸發參考時脈訊號CLKR和目標時脈訊號CLKT的邊緣來產生下降時脈訊號FCLK和上升時脈訊號RCLK。下降時脈訊號FCLK的脈衝寬度和上升時脈訊號RCLK的脈衝寬度可以根據邊緣觸發方案而改變。
選通產生電路420可以產生下降選通訊號STRF和上升選通訊號STRR。下降選通訊號STRF可以包括致能了第一時間量的脈衝。上升選通訊號STRR可以包括致能了第二時間量的脈衝。第一時間量和第二時間量可以彼此相同或彼此不同。可以基於參考時脈訊號CLKR與目標時脈訊號CLKT之間的相位關係來設置第一時間量和第二時間量。第一時間量和第二時間量可以根據邊緣觸發電路410的邊緣觸發方案而變化。第一時間量和第二時間量可以被設置成使得在下降選通訊號STRF的脈衝中包括的下降時脈訊號FCLK的高電位時段的長度與在上升選通訊號STRR的脈衝中包括的上升時脈訊號RCLK的高電位時段的長度相同。下降選通訊號STRF和上升選通訊號STRR的脈衝寬度可以根據下降時脈訊號FCLK和上升時脈訊號RCLK的脈衝寬度而變化。下降選通訊號STRF的脈衝寬度可以在下降時脈訊號FCLK的單個週期內根據下降時脈訊號FCLK的脈衝寬度而變化。上升選通訊號STRR的脈衝寬度可以在上升時脈訊號RCLK的單個週期內根據上升時脈訊號RCLK的脈衝寬度而變化。可以根據時脈訊號CLK來產生下降選通訊號STRF和上升選通訊號STRR。
相位檢測器430可以接收下降時脈訊號FCLK、上升時脈訊號RCLK、下降選通訊號STRF和上升選通訊號STRR。相位檢測器430可以基於下降時脈訊號FCLK、上升時脈訊號RCLK、下降選通訊號STRF和上升選通訊號STRR來產生相位檢測訊號DCD。相位檢測器430可以檢測在下降選通訊號STRF的致能時段內出現的下降時脈訊號FCLK的脈衝。相位檢測器430可以檢測在上升選通訊號STRR的致能時段內出現的上升時脈訊號RCLK的脈衝。相位檢測器430可以基於相位檢測的結果來產生相位檢測訊號DCD。
圖5A是示出根據一個實施例的邊緣觸發電路510和選通產生電路520的配置的示意圖。圖5B和圖5C是示出圖5A所示的配置的操作的時序圖。參照圖5A，邊緣觸發電路510可以接收第一內部時脈訊號ICLK作為參考時脈訊號CLKR，並且可以接收第二內部時脈訊號QCLK作為目標時脈訊號CLKT。邊緣觸發電路510可以藉由觸發第一內部時脈訊號ICLK的邊緣來產生第一下降時脈訊號FCLK1。邊緣觸發電路510可以藉由觸發第一內部時脈訊號ICLK和第二內部時脈訊號QCLK的邊緣來產生第一下降時脈訊號FCLK1和第一上升時脈訊號RCLK1。選通產生電路520可以基於時脈訊號CLK產生第一下降選通訊號STRF1和第一上升選通訊號STRR1。選通產生電路520可以在第一下降時脈訊號FCLK1和第一上升時脈訊號RCLK1的單個週期內根據第一下降時脈訊號FCLK1和第一上升時脈訊號RCLK1的脈衝寬度來調節第一下降選通訊號STRF1和第一上升選通訊號STRR1的脈衝寬度。
邊緣觸發電路510可以產生具有在從第一內部時脈訊號ICLK的上升緣到第一內部時脈訊號ICLK的隨後的上升緣的時段期間致能的脈衝的第一下降時脈訊號FCLK1。邊緣觸發電路510可以產生具有在從第二內部時脈訊號QCLK的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第一上升時脈訊號RCLK1。參照圖5B，第二內部時脈訊號QCLK可以具有比第一內部時脈訊號ICLK滯後90度的相位。邊緣觸發電路510可以產生具有在從第一內部時脈訊號ICLK的上升緣到第一內部時脈訊號ICLK的隨後的上升緣的時段期間致能的脈衝的第一下降時脈訊號FCLK1。第一下降時脈訊號FCLK1的週期可以是第一內部時脈訊號ICLK的週期的2倍。在第一下降時脈訊號FCLK1的單個週期內，第一下降時脈訊號FCLK1的脈衝寬度可以是單位時間量的4倍(4UI)。單位 時間量UI可以是與時脈訊號CLK的週期的一半和/或第一內部時脈訊號ICLK的週期的四分之一相對應的時間量。邊緣觸發電路510可以產生具有在從第二內部時脈訊號QCLK的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第一上升時脈訊號RCLK1。第一上升時脈訊號RCLK1的週期可以與第一內部時脈訊號ICLK的週期相同。在第一上升時脈訊號RCLK1的單個週期內，第一上升時脈訊號RCLK1的脈衝寬度可以是單位時間量的3倍(3UI)。
選通產生電路520可以產生具有致能了第一時間量的脈衝的第一下降選通訊號STRF1；並且可以產生具有致能了第二時間量的脈衝的第一上升選通訊號STRR1。第一時間量可以比第二時間量長。選通產生電路520可以產生具有比第一上升選通訊號STRR1致能了更長時間的脈衝的第一下降選通訊號STRF1。例如，第一下降選通訊號STRF1可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“3m”倍相對應和/或與時脈訊號CLK的週期的“6m”倍相對應的時段。在此，“m”可以是2的倍數。第一上升選通訊號STRR1可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“2m”倍相對應和/或與時脈訊號CLK的週期的“4m”倍相對應的時段。可以基於第一下降時脈訊號FCLK1和第一上升時脈訊號RCLK1的脈衝寬度的公倍數來確定所述“3m”倍和“2m”倍。即，第一下降時脈訊號FCLK1的單個脈衝可以在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現。在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現的第一下降時脈訊號FCLK1的總脈衝寬度可以對應於單位時間量的4倍(4UI)。第一上升時脈訊號RCLK1的兩個脈衝可以在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現；並且在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現的第一上升時脈訊號 RCLK1的總脈衝寬度可以對應於單位時間的6倍(2*3UI=6UI)。因此，第一下降時脈訊號FCLK1的總脈衝寬度和第一上升時脈訊號RCLK1的總脈衝寬度的最小公倍數可以是單位時間量的12倍(12UI)。第一時間量可以基於參考時脈訊號(即第一內部時脈訊號ICLK)和目標時脈訊號(即第二內部時脈訊號QCLK)的哪些邊緣被觸發以產生下降時脈訊號(即第一下降選通訊號STRF1)來設置的，以及所述第二時間量是基於參考時脈訊號(即第一內部時脈訊號ICLK)和目標時脈訊號(即第二內部時脈訊號QCLK)的哪些邊緣被觸發以產生上升時脈訊號(即第一上升時脈訊號RCLK1)來設置的。
當假設“m”為4時，第一下降選通訊號STRF1可以致能與第一內部時脈訊號ICLK的十二個週期相對應的時段，並且第一下降時脈訊號FCLK1的6個脈衝可以被包括在第一下降選通訊號STRF1的脈衝內。因為第一下降時脈訊號FCLK1的單個脈衝是單位時間量的4倍(4UI)，所以第一下降時脈訊號FCLK1的、與單位時間量的24倍(6*4UI=24UI)相對應的高電位時段可以被包括在第一下降選通訊號STRF1的脈衝內。第一上升選通訊號STRR1可以致能與第一內部時脈訊號ICLK的八個週期相對應的時段，並且第一上升時脈訊號RCLK1的8個脈衝可以被包括在第一上升選通訊號STRR1的脈衝內。因為第一上升時脈訊號RCLK1的單個脈衝是單位時間量的3倍(3UI)，所以第一上升時脈訊號RCLK1的、與單位時間量的24倍(8*3UI=24UI)相對應的高電位時段可以被包括在第一上升選通訊號STRR1的脈衝內。
在一個實施例中，邊緣觸發電路510可以產生具有在從第一內部時脈訊號ICLK的上升緣到第二內部時脈訊號QCLK的上升緣的時段期間致能的脈衝的第一下降時脈訊號FCLK1。邊緣觸發電路510可以產生具有在從第二內部 時脈訊號QCLK的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第一上升時脈訊號RCLK1。參照圖5C，第二內部時脈訊號QCLK可以具有比第一內部時脈訊號ICLK滯後90度的相位。邊緣觸發電路510可以產生具有在從第一內部時脈訊號ICLK的上升緣到第二內部時脈訊號QCLK的上升緣的時段期間致能的脈衝的第一下降時脈訊號FCLK1。第一下降時脈訊號FCLK1的週期可以與第一內部時脈訊號ICLK的週期相同。在第一下降時脈訊號FCLK1的單個週期內，第一下降時脈訊號FCLK1的脈衝寬度可以是單位時間量(1UI)。邊緣觸發電路510可以產生具有在從第二內部時脈訊號QCLK的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第一上升時脈訊號RCLK1。第一上升時脈訊號RCLK1的週期可以與第一內部時脈訊號ICLK的週期相同。在第一上升時脈訊號RCLK1的單個週期內，第一上升時脈訊號RCLK1的脈衝寬度可以是單位時間量的3倍(3UI)。
選通產生電路520可以產生具有致能了第一時間量的脈衝的第一下降選通訊號STRF1；並且可以產生具有致能了第二時間量的脈衝的第一上升選通訊號STRR1。第一時間量可以比第二時間量長。選通產生電路520可以產生具有比第一上升選通訊號STRR1致能了更長時間的脈衝的第一下降選通訊號STRF1。例如，第一下降選通訊號STRF1可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“3k”倍相對應和/或與時脈訊號CLK的週期的“6k”倍相對應的時段。在此，“k”可以是等於或大於1的整數。第一上升選通訊號STRR1可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“k”倍相對應和/或與時脈訊號CLK的週期的“2k”倍相對應的時段。可以基於第一下降時脈訊號FCLK1和第一上升時脈訊號RCLK1的脈衝寬度的公倍數來確 定所述“3k”倍和“k”倍。即，第一下降時脈訊號FCLK1的單個脈衝可以在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現。在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現的第一下降時脈訊號FCLK1的總脈衝寬度可以對應於單位時間量(1UI)。第一上升時脈訊號RCLK1的單個脈衝可以在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現；並且在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現的第一上升時脈訊號RCLK1的總脈衝寬度可以對應於單位時間的3倍(3UI)。因此，第一下降時脈訊號FCLK1的總脈衝寬度和第一上升時脈訊號RCLK1的總脈衝寬度的最小公倍數可以是單位時間量的3倍(3UI)。
當假設“k”為4時，第一下降選通訊號STRF1可以致能與第一內部時脈訊號ICLK的十二個週期相對應的時段，並且第一下降時脈訊號FCLK1的12個脈衝可以被包括在第一下降選通訊號STRF1的脈衝內。因為第一下降時脈訊號FCLK1的單個脈衝是單位時間(1UI)，所以第一下降時脈訊號FCLK1的、與單位時間量的12倍(12*1UI=12UI)相對應的高電位時段可以被包括在第一下降選通訊號STRF1的脈衝內。第一上升選通訊號STRR1可以致能與第一內部時脈訊號ICLK的四個週期相對應的時段，並且第一上升時脈訊號RCLK1的四個脈衝可以被包括在第一上升選通訊號STRR1的脈衝內。因為第一上升時脈訊號RCLK1的單個脈衝是單位時間量的3倍(3UI)，所以第一上升時脈訊號RCLK1的、與單位時間量的12倍(4*3UI=12UI)相對應的高電位時段可以被包括在第一上升選通訊號STRR1的脈衝內。
圖6A是示出根據一個實施例的邊緣觸發電路610和選通產生電路620配置的示意圖。圖6B和圖6C是示出圖6A所示的配置的操作的時序圖。參照圖 6A，邊緣觸發電路610可以接收第一內部時脈訊號ICLK作為參考時脈訊號CLKR，並且可以接收第三內部時脈訊號ICLKB作為目標時脈訊號CLKT。邊緣觸發電路610可以藉由觸發第一內部時脈訊號ICLK和第三內部時脈訊號ICLKB的邊緣來產生第二下降時脈訊號FCLK2和第二上升時脈訊號RCLK2。選通產生電路620可以基於時脈訊號CLK來產生第二下降選通訊號STRF2和第二上升選通訊號STRR2。選通產生電路620可以在第二下降時脈訊號FCLK2和第二上升時脈訊號RCLK2的單個週期內根據第二下降時脈訊號FCLK2和第二上升時脈訊號RCLK2的脈衝寬度來調節第二下降選通訊號STRF2和第二上升選通訊號STRR2的脈衝寬度。
邊緣觸發電路610可以產生具有在從第一內部時脈訊號ICLK的上升緣到第一內部時脈訊號ICLK的隨後的上升緣的時段期間致能的脈衝的第二下降時脈訊號FCLK2。邊緣觸發電路610可以產生具有在從第一內部時脈訊號ICLK的上升緣到第三內部時脈訊號ICLKB的上升緣的時段期間致能的脈衝的第二上升時脈訊號RCLK2。參照圖6B，第三內部時脈訊號ICLKB可以具有比第一內部時脈訊號ICLK滯後180度的相位。邊緣觸發電路610可以產生具有在從第一內部時脈訊號ICLK的上升緣到第一內部時脈訊號ICLK的隨後的上升緣的時段期間致能的脈衝的第二下降時脈訊號FCLK2。第二下降時脈訊號FCLK2的週期可以是第一內部時脈訊號ICLK的週期的2倍。在第二下降時脈訊號FCLK2的單個週期內，第二下降時脈訊號FCLK2的脈衝寬度可以是單位時間量的4倍(4UI)。邊緣觸發電路610可以產生具有在從第一內部時脈訊號ICLK的上升緣到第三內部時脈訊號ICLKB的上升緣的時段期間致能的脈衝的第二上升時脈訊號RCLK2。第二上升時脈訊號RCLK2的週期可以與第一內部時脈訊號ICLK的週期相同。在第 二上升時脈訊號RCLK2的單個週期內，第二上升時脈訊號RCLK2的脈衝寬度可以是單位時間量的2倍(2UI)。
選通產生電路620可以產生具有致能了第一時間量的脈衝的第二下降選通訊號STRF2；並且可以產生具有致能了第二時間量的脈衝的第二上升選通訊號STRR2。第一時間量可以與第二時間量相同。例如，第二下降選通訊號STRF2可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“m”倍相對應和/或與時脈訊號CLK的週期的“2m”倍相對應的時段。第二上升選通訊號STRR2可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“m”倍相對應和/或與時脈訊號CLK的週期的“2m”倍相對應的時段。可以基於第二下降時脈訊號FCLK2和第二上升時脈訊號RCLK2的脈衝寬度的公倍數來確定所述“m”倍。即，第二下降時脈訊號FCLK2的單個脈衝可以在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現。在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現的第二下降時脈訊號FCLK2的總脈衝寬度可以對應於單位時間量的4倍(4UI)。第二上升時脈訊號RCLK2的2個脈衝可以在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現；並且在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現的第二上升時脈訊號RCLK2的總脈衝寬度可以對應於單位時間量的4倍(4UI)。因此，第二下降時脈訊號FCLK2的總脈衝寬度和第二上升時脈訊號RCLK2的總脈衝寬度的最小公倍數可以是單位時間量的4倍(4UI)。
當假設“m”為4時，第二下降選通訊號STRF2可以致能與第一內部時脈訊號ICLK的八個週期相對應的時段，並且第二下降時脈訊號FCLK2的四個脈衝可以被包括在第二下降選通訊號STRF2的脈衝內。因為第二下降時脈訊號 FCLK2的單個脈衝是單位時間量的4倍(4UI)，所以第二下降時脈訊號FCLK2的、與單位時間量的16倍(4*4UI=16UI)相對應的高電位時段可以被包括在第二下降選通訊號STRF2的脈衝內。第二上升選通訊號STRR2可以致能與第一內部時脈訊號ICLK的八個週期相對應的時段，並且第二上升時脈訊號RCLK2的八個脈衝可以被包括在第二上升選通訊號STRR2的脈衝內。因為第二上升時脈訊號RCLK2的單個脈衝是單位時間量的2倍(2UI)，所以第二上升時脈訊號RCLK2的、與單位時間量的16倍(8*2UI=16UI)相對應的高電位時段可以被包括在第二上升選通訊號STRR2的脈衝內。
在一個實施例中，邊緣觸發電路610可以產生具有在從第一內部時脈訊號ICLK的上升緣到第三內部時脈訊號ICLKB的上升緣的時段期間致能的脈衝的第二下降時脈訊號FCLK2。邊緣觸發電路610可以產生具有在從第三內部時脈訊號ICLKB的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第二上升時脈訊號RCLK2。參照圖6C，第三內部時脈訊號ICLKB可以具有比第一內部時脈訊號ICLK滯後180度的相位。邊緣觸發電路610可以產生具有在從第一內部時脈訊號ICLK的上升緣到第三內部時脈訊號ICLKB的上升緣的時段期間致能的脈衝的第二下降時脈訊號FCLK2。第二下降時脈訊號FCLK2的週期可以與第一內部時脈訊號ICLK的週期相同。在第二下降時脈訊號FCLK2的單個週期內，第二下降時脈訊號FCLK2的脈衝寬度可以是單位時間量的2倍(2UI)。邊緣觸發電路610可以產生具有在從第三內部時脈訊號ICLKB的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第二上升時脈訊號RCLK2。第二上升時脈訊號RCLK2的週期可以與第一內部時脈訊號ICLK的週期 相同。在第二上升時脈訊號RCLK2的單個週期內，第二上升時脈訊號RCLK2的脈衝寬度可以是單位時間量的2倍(2UI)。
選通產生電路620可以產生具有致能了第一時間量的脈衝的第二下降選通訊號STRF2；並且可以產生具有致能了第二時間量的脈衝的第二上升選通訊號STRR2。第一時間量可以與第二時間量相同。例如，第二下降選通訊號STRF2可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“k”倍相對應和/或與時脈訊號CLK的“2k”倍相對應的時段。第二上升選通訊號STRR2可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“k”倍相對應和/或與時脈訊號CLK的週期的“2k”倍相對應的時段。可以基於第二下降時脈訊號FCLK2和第二上升時脈訊號RCLK2的脈衝寬度的公倍數來確定所述“k”倍。即，第二下降時脈訊號FCLK2的單個脈衝可以在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現。在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現的第二下降時脈訊號FCLK2的總脈衝寬度可以對應於單位時間量的2倍(2UI)。第二上升時脈訊號RCLK2的單個脈衝可以在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現；並且在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現的第二上升時脈訊號RCLK2的總脈衝寬度可以對應於單位時間量的2倍(2UI)。因此，第二下降時脈訊號FCLK2的總脈衝寬度和第二上升時脈訊號RCLK2的總脈衝寬度的最小公倍數可以是單位時間量的2倍(2UI)。
當假設“k”為4時，第二下降選通訊號STRF2可以致能與第一內部時脈訊號ICLK的四個週期相對應的時段，並且第二下降時脈訊號FCLK2的四個脈衝可以被包括在第二下降選通訊號STRF2的脈衝內。因為第二下降時脈訊號 FCLK2的單個脈衝是單位時間量的2倍(2UI)，所以第二下降時脈訊號FCLK2的、與單位時間量的8倍(4*2UI=8UI)相對應的高電位時段可以被包括在第二下降選通訊號STRF2的脈衝內。第二上升選通訊號STRR2可以致能與第一內部時脈訊號ICLK的四個週期相對應的時段，並且第二上升時脈訊號RCLK2的四個脈衝可以被包括在第二上升選通訊號STRR2的脈衝內。因為第二上升時脈訊號RCLK2的單個脈衝是單位時間量的2倍(2UI)，所以第二上升時脈訊號RCLK2的、與單位時間量的8倍(4*2UI=8UI)相對應的高電位時段可以被包括在第二上升選通訊號STRR2的脈衝內。
圖7A是示出根據一個實施例的邊緣觸發電路710和選通產生電路720的配置的示意圖。圖7B和7C是示出圖7A所示的配置的操作的時序圖。參照圖7A，邊緣觸發電路710可以接收第一內部時脈訊號ICLK作為參考時脈訊號CLKR，並且可以接收第四內部時脈訊號QCLKB作為目標時脈訊號CLKT。邊緣觸發電路710可以藉由觸發第一內部時脈訊號ICLK和第四內部時脈訊號QCLKB的邊緣來產生第三下降時脈訊號FCLK3和第三上升時脈訊號RCLK3。選通產生電路720可以基於時脈訊號CLK產生第三下降選通訊號STRF3和第三上升選通訊號STRR3。選通產生電路720可以在第三下降時脈訊號FCLK3和第三上升時脈訊號RCLK3的單個週期內根據第三下降時脈訊號FCLK3和第三上升時脈訊號RCLK3的脈衝寬度來調節第三下降選通訊號STRF3和第三上升選通訊號STRR3的脈衝寬度。
邊緣觸發電路710可以產生具有在從第一內部時脈訊號ICLK的上升緣到第一內部時脈訊號ICLK的隨後的上升緣的時段期間致能的脈衝的第三下降時脈訊號FCLK3。邊緣觸發電路710可以產生具有在從第一內部時脈訊號ICLK 的上升緣到第四內部時脈訊號QCLKB的上升緣的時段期間致能的脈衝的第三上升時脈訊號RCLK3。參照圖7B，第四內部時脈訊號QCLKB可以具有比第一內部時脈訊號ICLK滯後270度的相位。邊緣觸發電路710可以產生具有在從第一內部時脈訊號ICLK的上升緣到第一內部時脈訊號ICLK的隨後的上升緣的時段期間致能的脈衝的第三下降時脈訊號FCLK3。第三下降時脈訊號FCLK3的週期可以是第一內部時脈訊號ICLK的週期的2倍。在第三下降時脈訊號FCLK3的單個週期內，第三下降時脈訊號FCLK3的脈衝寬度可以是單位時間量的4倍(4UI)。邊緣觸發電路710可以產生具有在從第一內部時脈訊號ICLK的上升緣到第四內部時脈訊號QCLKB的上升緣的時段期間致能的脈衝的第三上升時脈訊號RCLK3。第三上升時脈訊號RCLK3的週期可以與第一內部時脈訊號ICLK的週期相同。在第三上升時脈訊號RCLK3的單個週期內，第三上升時脈訊號RCLK3的脈衝寬度可以是單位時間量的3倍(3UI)。
選通產生電路720可以產生具有致能了第一時間量的脈衝的第三下降選通訊號STRF3；並且可以產生具有致能了第二時間量的脈衝的第三上升選通訊號STRR3。第一時間量可以比第二時間量長。選通產生電路720可以產生具有比第三上升選通訊號STRR3致能了更長時間的脈衝的第三下降選通訊號STRF3。例如，第三下降選通訊號STRF3可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“3m”倍相對應和/或與時脈訊號CLK的週期的“6m”倍相對應的時段。第三上升選通訊號STRR3可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“2m”倍相對應和/或與時脈訊號CLK的週期的“4m”倍相對應的時段。可以基於第三下降時脈訊號FCLK3和第三上升時脈訊號RCLK3的脈衝寬度的公倍數來確定所述“3m”倍和“2m”倍。即， 第三下降時脈訊號FCLK3的單個脈衝可以在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現。在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現的第三下降時脈訊號FCLK3的總脈衝寬度可以對應於單位時間量的4倍(4UI)。第三上升時脈訊號RCLK3的兩個脈衝可以在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現；並且在與第一內部時脈訊號ICLK的兩個週期相對應的時段期間出現的第三上升時脈訊號RCLK3的總脈衝寬度可以對應於單位時間的6倍(2*3UI=6UI)。因此，第三下降時脈訊號FCLK3的總脈衝寬度和第三上升時脈訊號RCLK3的總脈衝寬度的最小公倍數可以是單位時間量的12倍(12UI)。
當假設“m”為4時，第三下降選通訊號STRF3可以致能與第一內部時脈訊號ICLK的十二個週期相對應的時段，並且第三下降時脈訊號FCLK3的六個脈衝可以被包括在第三下降選通訊號STRF3的脈衝內。因為第三下降時脈訊號FCLK3的單個脈衝是單位時間量的4倍(4UI)，所以第三下降時脈訊號FCLK3的、與單位時間量的24倍(6*4UI=24UI)相對應的高電位時段可以被包括在第三下降選通訊號STRF3的脈衝內。第三上升選通訊號STRR3可以致能與第一內部時脈訊號ICLK的八個週期相對應的時段，並且第三上升時脈訊號RCLK3的八個脈衝可以被包括在第三上升選通訊號STRR3的脈衝內。因為第三上升時脈訊號RCLK3的單個脈衝是單位時間量的3倍(3UI)，所以第三上升時脈訊號RCLK3的、與單位時間量的24倍(8*3UI=24UI)相對應的高電位時段可以被包括在第三上升選通訊號STRR3的脈衝內。
在一個實施例中，邊緣觸發電路710可以產生具有在從第一內部時脈訊號ICLK的上升緣到第四內部時脈訊號QCLKB的上升緣的時段期間內致 能的脈衝的第三下降時脈訊號FCLK3。邊緣觸發電路710可以產生具有在從第四內部時脈訊號QCLKB的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第三上升時脈訊號RCLK3。參照圖7C，第四內部時脈訊號QCLKB可以具有比第一內部時脈訊號ICLK滯後270度的相位。邊緣觸發電路710可以產生具有在從第一內部時脈訊號ICLK的上升緣到第四內部時脈訊號QCLKB的上升緣的時段期間致能的脈衝的第三下降時脈訊號FCLK3。第三下降時脈訊號FCLK3的週期可以與第一內部時脈訊號ICLK的週期相同。在第三下降時脈訊號FCLK3的單個週期內，第三下降時脈訊號FCLK3的脈衝寬度可以是單位時間量的3倍(3UI)。邊緣觸發電路710可以產生具有在從第四內部時脈訊號QCLKB的上升緣到第一內部時脈訊號ICLK的上升緣的時段期間致能的脈衝的第三上升時脈訊號RCLK3。第三上升時脈訊號RCLK3的週期可以與第一內部時脈訊號ICLK的週期相同。在第三上升時脈訊號RCLK3的單個週期內，第三上升時脈訊號RCLK3的脈衝寬度可以是單位時間量(1UI)。
選通產生電路720可以產生具有致能了第一時間量的脈衝的第三下降選通訊號STRF3；並且可以產生具有致能了第二時間量的脈衝的第三上升選通訊號STRR3。第一時間量可以短於第二時間量。選通產生電路720可以產生具有比第三下降選通訊號STRF3致能了更長時間的脈衝的第三上升選通訊號STRR3。例如，第三下降選通訊號STRF3可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“k”倍相對應和/或與時脈訊號CLK的週期的“2k”倍相對應的時段。第三上升選通訊號STRR3可以包括這樣的脈衝，其致能了與第一內部時脈訊號ICLK的週期的“3k”倍相對應和/或與時脈訊號CLK的週期的“6k”倍相對應的時段。可以基於第三下降時脈訊號FCLK3和第三上升 時脈訊號RCLK3的脈衝寬度的公倍數來確定所述“k”倍和“3k”倍。即，第三下降時脈訊號FCLK3的單個脈衝可以在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現。在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現的第三下降時脈訊號FCLK3的總脈衝寬度可以對應於單位時間量的3倍(3UI)。第三上升時脈訊號RCLK3的單個脈衝可以在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現；並且在與第一內部時脈訊號ICLK的單個週期相對應的時段期間出現的第三上升時脈訊號RCLK3的總脈衝寬度可以對應於單位時間量(1UI)。因此，第三下降時脈訊號FCLK3的總脈衝寬度和第三上升時脈訊號RCLK3的總脈衝寬度的最小公倍數可以是單位時間量的3倍(3UI)。
當假設“k”為4時，第三下降選通訊號STRF3可以致能與第一內部時脈訊號ICLK的四個週期相對應的時段，並且第三下降時脈訊號FCLK3的四個脈衝可以被包括在第三下降選通訊號STRF3的脈衝內。因為第三下降時脈訊號FCLK3的單個脈衝是單位時間量的3倍(3UI)，所以第三下降時脈訊號FCLK3的、與單位時間量的12倍(4*3UI=12UI)相對應的高電位時段可以被包括在第三下降選通訊號STRF3的脈衝內。第三上升選通訊號STRR3可以致能與第一內部時脈訊號ICLK的十二個週期相對應的時段，並且第三上升時脈訊號RCLK3的十二個脈衝可以被包括在第三上升選通訊號STRR3的脈衝內。因為第三上升時脈訊號RCLK3的單個脈衝是單位時間量(1UI)，所以第三上升時脈訊號RCLK3的、與單位時間量的12倍(12*1UI=12UI)相對應的高電位時段可以被包括在第三上升選通訊號STRR3的脈衝內。
圖8A是示出根據一個實施例的選通訊號發生器810的配置和操作的示意圖。參照圖8A，選通訊號發生器810可以包括時脈分頻器811、第一觸發 器812、第二觸發器813、第三觸發器814和反及閘815。時脈分頻器811可以接收時脈訊號CLK。時脈分頻器811可以藉由對時脈訊號CLK的頻率進行分頻來產生分頻時脈訊號CLKN。例如，時脈分頻器811可以藉由將時脈訊號CLK的頻率二分頻來產生分頻時脈訊號CLKN。第一觸發器812、第二觸發器813和第三觸發器814可以在它們的時脈節點CK處共同接收分頻時脈訊號CLKN。第一觸發器812的輸入節點D可以耦接到反及閘815的輸出節點。第二觸發器813的輸入節點D可以耦接到第一觸發器812的輸出節點Q。第二觸發器813的輸出節點Q可以耦接到反及閘815的第一輸入節點和第三觸發器814的輸入節點D兩者。第三觸發器814的輸出節點Q可以耦接到反及閘815的第二輸入節點。
時脈分頻器811可以藉由對時脈訊號CLK的頻率進行分頻來產生分頻時脈訊號CLKN。分頻時脈訊號CLKN的週期可以是時脈訊號CLK的週期的2倍。從第二觸發器813的輸出節點輸出的訊號B1可以具有比藉由第一觸發器812的輸出節點Q輸出的訊號A1滯後了分頻時脈訊號CLKN的單個週期的相位。從第三觸發器814的輸出節點Q輸出的訊號C1可以具有比藉由第二觸發器813的輸出節點Q輸出的訊號B1滯後了分頻時脈訊號CLKN的單個週期的相位。當藉由第二觸發器813的輸出節點Q和第三觸發器814的輸出節點Q輸出的訊號B1和C1具有邏輯高電位時，反及閘815可以輸出具有邏輯低電位的輸出訊號，並且第一觸發器812可以與分頻時脈訊號CLKN的上升緣同步地將藉由第一觸發器812輸出的訊號A1的邏輯位準改變為邏輯低電位。因此，選通訊號發生器810可以產生具有致能了分頻時脈訊號CLKN的3個週期的脈衝的選通訊號。訊號A1、B1和C1中的任一個可以被輸出為該選通訊號。
圖8B是示出根據一個實施例的選通訊號發生器820的配置和操作的示意圖。參照圖8B，選通訊號發生器820可以包括時脈分頻器821、第一觸發器822、第二觸發器823、第三觸發器824和反或閘825。時脈分頻器821可以接收時脈訊號CLK。時脈分頻器821可以藉由對時脈訊號CLK的頻率進行分頻來產生分頻時脈訊號CLKN。例如，時脈分頻器821可以藉由將時脈訊號CLK的頻率二分頻來產生分頻時脈訊號CLKN。第一觸發器822、第二觸發器823和第三觸發器824可以在它們的時脈節點CK處共同接收分頻時脈訊號CLKN。第一觸發器822的輸入節點D可以耦接到反或閘825的輸出節點。第二觸發器823的輸入節點D可以耦接到第一觸發器822的輸出節點Q。第二觸發器823的輸出節點Q可以耦接到反或閘825的第一輸入節點和第三觸發器824的輸入節點D兩者。第三觸發器824的輸出節點Q可以耦接到反或閘825的第二輸入節點。
時脈分頻器821可以藉由對時脈訊號CLK的頻率進行分頻來產生分頻時脈訊號CLKN。分頻時脈訊號CLKN的週期可以是時脈訊號CLK的週期的2倍。從第二觸發器823的輸出節點輸出的訊號B2可以具有比藉由第一觸發器822的輸出節點Q輸出的訊號A2滯後了分頻時脈訊號CLKN的單個週期的相位。從第三觸發器824的輸出節點Q輸出的訊號C2可以具有比藉由第二觸發器823的輸出節點Q輸出的訊號B2滯後了分頻時脈訊號CLKN的單個週期的相位。當藉由第二觸發器823的輸出節點Q和第三觸發器824的輸出節點Q輸出的訊號B2和C2之間的任一個具有邏輯高電位時，反或閘825可以輸出具有邏輯低電位的輸出訊號，並且第一觸發器822可以與分頻時脈訊號CLKN的上升緣同步地將藉由第一觸發器822輸出的訊號A2的邏輯位準改變為邏輯低電位。因此，選通訊號發生器820 可以產生具有致能了分頻時脈訊號CLKN的兩個週期的脈衝的選通訊號。訊號A2、B2和C2中的任一個可以被輸出為該選通訊號。
圖8C是示出根據一個實施例的選通訊號發生器830的配置和操作的示意圖。參照圖8C，選通訊號發生器830可以包括時脈分頻器831、第一觸發器832、第二觸發器833、第三觸發器834、第四觸發器835、第一或閘836、第二或閘837和反或閘838。時脈分頻器831可以接收時脈訊號CLK。時脈分頻器831可以藉由對時脈訊號CLK的頻率進行分頻來產生分頻時脈訊號CLKN。例如，時脈分頻器831可以藉由將時脈訊號CLK的頻率二分頻來產生分頻時脈訊號CLKN。第一觸發器832、第二觸發器833、第三觸發器834和第四觸發器835可以在它們的時脈節點CK處共同接收分頻時脈訊號CLKN。第一觸發器832的輸入節點D可以耦接到反或閘838的輸出節點。第一觸發器832的輸出節點Q可以耦接到第二觸發器833的輸入節點D和第一或閘836的第一輸入節點兩者。第二觸發器833的輸出節點Q可以耦接到第三觸發器834的輸入節點D和第一或閘836的第二輸入節點兩者。第三觸發器834的輸出節點Q可以耦接到第四觸發器835的輸入節點D和第二或閘837的第一輸入節點兩者。第四觸發器835的輸出節點Q可以耦接到第二或閘837的第二輸入節點。反或閘838的第一輸入節點可以耦接到第一或閘836的輸出節點，並且反或閘838的第二輸入節點可以耦接到第二或閘837的輸出節點。
時脈分頻器831可以藉由對時脈訊號CLK的頻率進行分頻來產生分頻時脈訊號CLKN。分頻時脈訊號CLKN的週期可以是時脈訊號CLK的週期的2倍。從第二觸發器833的輸出節點Q輸出的訊號B3可以具有比藉由第一觸發器832的輸出節點Q輸出的訊號A3滯後了分頻時脈訊號CLKN的單個週期的相位。從第三觸發器834的輸出節點Q輸出的訊號C3可以具有比藉由第二觸發器833的 輸出節點Q輸出的訊號B3滯後了分頻時脈訊號CLKN的單個週期的相位。藉由第四觸發器835的輸出節點Q輸出的D3可以具有比藉由第三觸發器834的輸出節點Q輸出的訊號C3滯後了分頻時脈訊號CLKN的單個週期的相位。當藉由第一觸發器832的輸出節點Q和第二觸發器833的輸出節點Q輸出的訊號A3和B3之間的任一個具有邏輯高電位時，第一或閘836可以輸出具有邏輯高電位的訊號。當藉由第三觸發器834的輸出節點Q和第四觸發器835的輸出節點Q輸出的訊號C3和D3之間的任一個具有邏輯高電位時，第二或閘837可以輸出具有邏輯高電位的訊號。當第一或閘836與第二或閘837之間的任一個輸出具有邏輯高電位的訊號時，反或閘838可以輸出具有邏輯低電位的訊號。第一觸發器832可以與分頻時脈訊號CLKN的上升緣同步地將藉由第一觸發器832輸出的訊號A3的邏輯位準改變為邏輯低電位。因此，選通訊號發生器830可以產生具有致能了分頻時脈訊號CLKN的單個週期的脈衝的選通訊號。訊號A3、B3、C3和D3中的任一個可以被輸出為該選通訊號。
被配置為如參照圖5B所述來操作的選通產生電路520可以包括圖8A和圖8B中所示的選通訊號發生器810和820。選通產生電路520可以藉由採用圖8A中所示的選通訊號發生器810來產生第一下降選通訊號STRF1，並且可以藉由採用圖8B中所示的選通訊號發生器820來產生第一上升選通訊號STRR1。被配置為如參照圖5C所述來操作的選通產生電路520可以包括圖8A和圖8C中所示的選通訊號發生器810和830。選通產生電路520可以藉由採用圖8A所示的選通訊號發生器810來產生第一下降選通訊號STRF1，並且可以藉由採用圖8C所示的選通訊號發生器830來產生第一上升選通訊號STRR1。被配置為如參照圖6B所述來操作的選通產生電路620可以包括圖8B所示的選通訊號發生器820。選通產生電路620 可以藉由採用圖8B所示的選通訊號發生器820來產生第二下降選通訊號STRF2和第二上升選通訊號STRR2。被配置為如參照圖6C所述來操作的選通產生電路620可以包括圖8A、圖8B和圖8C所示的選通訊號發生器810、820和830之中的任一個。選通產生電路620可以藉由採用圖8A、圖8B和圖8C所示的選通訊號發生器810、820和830之中的任一個來產生第二下降選通訊號STRF2和第二上升選通訊號STRR2。被配置為如參照圖7B所述來操作的選通產生電路720可以包括圖8A和圖8B所示的選通訊號發生器810和820。選通產生電路720可以藉由採用圖8A所示的選通訊號發生器810來產生第三下降選通訊號STRF3，並且可以藉由採用圖8B所示的選通訊號發生器820來產生第三上升選通訊號STRR3。被配置為如參照圖7C所述來操作的選通產生電路720可以包括圖8C和圖8A所示的選通訊號發生器830和810。選通產生電路720可以藉由採用圖8C所示的選通訊號發生器830來產生第三下降選通訊號STRF3，並且可以藉由採用圖8A所示的選通訊號發生器810來產生第三上升選通訊號STRR3。
圖9A是示出根據一個實施例的相位檢測器900A的配置的示意圖。參照圖9A，相位檢測器900A可以被應用為圖4所示的相位檢測器430。相位檢測器900A可以接收下降時脈訊號FCLK、上升時脈訊號RCLK、下降選通訊號STRF和上升選通訊號STRR。相位檢測器900A可以基於下降時脈訊號FCLK和下降選通訊號STRF產生同相輸出訊號OUTP；並且可以基於上升時脈訊號RCLK和上升選通訊號STRR產生反相輸出訊號OUTN。相位檢測器900A可以藉由將同相輸出訊號OUTP和反相輸出訊號OUTN的電壓電位進行比較來產生相位檢測訊號DCD。
相位檢測器900A可以包括占空檢測器901和比較器902。占空檢測器901可以包括第一電容器C1和第二電容器C2。第一電容器C1可以耦接到同相輸出節點OP。可以從同相輸出節點OP產生同相輸出訊號OUTP。第二電容器C2可以耦接到反相輸出節點ON。可以從反相輸出節點ON產生反相輸出訊號OUTN。占空檢測器901可以藉由檢測在下降選通訊號STRF的致能時段內的下降時脈訊號FCLK的脈衝寬度和/或高電位時段來產生同相輸出訊號OUTP。占空檢測器901可以藉由基於在下降選通訊號STRF的致能時段內的下降時脈訊號FCLK的脈衝而將第一電容器C1放電來產生同相輸出訊號OUTP。占空檢測器901可以藉由檢測在上升選通訊號STRR的致能時段內的上升時脈訊號RCLK的脈衝寬度和/或高電位時段來產生反相輸出訊號OUTN。占空檢測器901可以藉由基於在上升選通訊號STRR的致能時段內的上升時脈訊號RCLK的脈衝而將第二電容器C2放電來產生反相輸出訊號OUTN。因為在下降選通訊號STRF中包括的下降時脈訊號FCLK的高電位時段和在上升選通訊號STRR中包括的上升時脈訊號RCLK的高電位時段相同，所以第一電容器C1和第二電容器C2可以具有彼此基本相同的電容。當第一電容器C1和第二電容器C2具有彼此基本相同的電容時，相位檢測器900A可以被設計為具有對稱結構。因此，相位檢測器900A可以執行精確的占空檢測操作，使得可以精確地調節多個內部時脈訊號ICLK、QCLK、ICLKB和QCLKB的相位。
參照圖4，當參考時脈訊號CLKR和目標時脈訊號CLKT具有彼此不同的占空比時，在下降選通訊號STRF中包括的下降時脈訊號FCLK的高電位時段和在上升選通訊號STRR中包括的上升時脈訊號RCLK的高電位時段可彼此不同。例如，當下降時脈訊號FCLK的高電位時段長於上升時脈訊號RCLK的高 電位時段時，同相輸出訊號OUTP的電壓電位可以低於反相輸出訊號OUTN的電壓電位。比較器902可以藉由將同相輸出訊號OUTP和反相輸出訊號OUTN的電壓電位進行比較來產生相位檢測訊號DCD。例如，當同相輸出訊號OUTP的電壓電位低於反相輸出訊號OUTN的電壓電位時，比較器902可以輸出具有邏輯低電位的相位檢測訊號DCD。當同相輸出訊號OUTP的電壓電位高於反相輸出訊號OUTN的電壓電位時，比較器902可以輸出具有邏輯高電位的相位檢測訊號DCD。
占空檢測器901可以包括第一檢測路徑910和第二檢測路徑920。第一檢測路徑910和第二檢測路徑920可能不會彼此耦接。占空檢測器901可以藉由單端類型的放大電路來實現。第一檢測路徑910可以包括第一電容器C1、第一電晶體911、第三電晶體912和第五電晶體913。第一電晶體911可以是P通道MOS電晶體；而第三電晶體912和第五電晶體913中的每一個可以是N通道MOS電晶體。第一電晶體911可以在其閘極處接收預充電訊號PCGB；可以在其源極處耦接到提供第一電源電壓V1所通過的節點；和可以在其汲極處耦接到提供同相輸出訊號OUTP所通過的同相輸出節點OP。第三電晶體912可以在其閘極處接收下降時脈訊號FCLK；和可以在其汲極處耦接到提供同相輸出訊號OUTP所通過的同相輸出節點OP。第五電晶體913可以在其閘極處接收下降選通訊號STRF；可以在其汲極處耦接到第三電晶體912的源極；和可以在其源極處耦接到提供第二電源電壓V2所通過的節點。第二電源電壓V2可以具有比第一電源電壓V1低的電壓電位。在一個實施例中，第三電晶體912可以被修改為在其閘極處接收下降選通訊號STRF，而第五電晶體913可以被修改為在其閘極處接收下降時脈訊號FCLK。第一檢測路徑910還可以包括第七電晶體914和第九電晶體915中的至少一個。第七電晶體914和第九電晶體915中的每一個可以是N通道MOS電晶體。第 七電晶體914可以在其閘極處接收預充電訊號PCGB；並可以藉由其汲極和源極而耦接在第五電晶體913的源極和提供第二電源電壓V2所通過的節點之間。第九電晶體915可以在其閘極接收下降選通訊號STRF；並可以藉由其汲極和源極耦接在第三電晶體912的汲極和提供同相輸出訊號OUTP所通過的同相輸出節點OP之間。在一個實施例中，第七電晶體914可以被修改為接收第一電源電壓V1而不是預充電訊號PCGB。
第二檢測路徑920可以包括第二電容器C2、第二電晶體921、第四電晶體922和第六電晶體923。第二電晶體921可以是P通道MOS電晶體；第四電晶體922和第六電晶體923中的每一個可以是N通道MOS電晶體。第二電晶體921可以在其閘極處接收預充電訊號PCGB；可以在其源極處耦接到提供第一電源電壓V1所通過的節點；和可以在其汲極處耦接到提供反相輸出訊號OUTN所通過的反相輸出節點ON。第四電晶體922可以在其閘極處接收上升時脈訊號RCLK；和可以在其汲極處耦接到提供反相輸出訊號OUTN所通過的反相輸出節點ON。第六電晶體923可以在其閘極處接收上升選通訊號STRR；可以在其汲極處耦接到第四電晶體922的源極；和可以在其源極處耦接到提供第二電源電壓V2所通過的節點。第二電源電壓V2可以具有比第一電源電壓V1低的電壓電位。在一個實施例中，第四電晶體922可以被修改為在其閘極處接收上升選通訊號STRR，而第六電晶體923可以被修改為在其閘極處接收上升時脈訊號RCLK。第二檢測路徑920還可以包括第八電晶體924和第十電晶體925中的至少一個。第八電晶體924和第十電晶體925中的每一個可以是N通道MOS電晶體。第八電晶體924可以在其閘極處接收預充電訊號PCGB；和可以藉由其汲極和源極而耦接在第六電晶體923的源極和提供第二電源電壓V2所通過的節點之間。第十電晶體925可以在其 閘極接收上升選通訊號STRR；和可以藉由其汲極和源極而耦接在第四電晶體922的汲極和提供反相輸出訊號OUTN所通過的反相輸出節點ON之間。在一個實施例中，第八電晶體924可以被修改為接收第一電源電壓V1而不是預充電訊號PCGB。
當預充電訊號PCGB被致能為邏輯低電位時，第一電晶體911和第二電晶體921可以導通；並且第一電源電壓V1可以被提供給第一電容器C1和第二電容器C2以對第一電容器C1和第二電容器C2進行充電。當下降選通訊號STRF被致能時，第五電晶體913可以導通；並且每當下降時脈訊號FCLK的脈衝出現時，第三電晶體912可以導通。因此，在下降選通訊號STRF的致能時段期間，只要時間與下降時脈訊號FCLK的高電位時段相對應，第一檢測路徑910就可以將第一電容器C1放電。當上升選通訊號STRR被致能時，第六電晶體923可以導通；並且每當上升時脈訊號RCLK的脈衝出現時，第四電晶體922就可以導通。因此，在上升選通訊號STRR的致能時段期間，只要時間與上升時脈訊號RCLK的高電位時段相對應，第二檢測路徑920就可以將第二電容器C2放電。當參考時脈訊號CLKR與目標時脈訊號CLKT之間的相位差大於或小於90度、180度或270度時，下降時脈訊號FCLK的高電位時段的長度和上升時脈訊號RCLK的高電位時段的長度可彼此不同。因此，第一電容器C1的放電量和第二電容器C2的放電量可變得彼此不同；並且同相輸出訊號OUTP和反相輸出訊號OUTN的電壓電位變得彼此不同。
圖9B是示出根據一個實施例的相位檢測器900B的配置的示意圖。參照圖9B，相位檢測器900B可以具有與圖9A所示的相位檢測器900A基本相同的配置。相位檢測器900B可以是與相位檢測器900A不同的差分類型的相位檢測器。在相位檢測器900B內，第五電晶體913和第六電晶體923的源極可以彼此耦接。
圖10A是示出根據一個實施例的相位檢測電路1000A的配置的示意圖。相位檢測電路1000A可以被應用為圖3所示的相位檢測電路310。參照圖10A，相位檢測電路1000A可以包括第一邊緣觸發電路1011、第一選通產生電路1012、第一相位檢測器1013、第二邊緣觸發電路1021、第二選通產生電路1022、第二相位檢測器1023、第三邊緣觸發電路1031、第三選通產生電路1032和第三相位檢測器1033。第一邊緣觸發電路1011可以基於第一內部時脈訊號ICLK和第二內部時脈訊號QCLK來產生第一下降時脈訊號FCLK1和第一上升時脈訊號RCLK1。第一選通產生電路1012可以基於時脈訊號CLK產生第一下降選通訊號STRF1和第一上升選通訊號STRR1。第一相位檢測器1013可以基於第一下降時脈訊號FCLK1、第一上升時脈訊號RCLK1、第一下降選通訊號STRF1和第一上升選通訊號STRR1來產生第一相位檢測訊號DCD1。圖5A所示並被配置為如圖5B和圖5C所示來操作的邊緣觸發電路510可以被應用為第一邊緣觸發電路1011。圖8A至圖8C所示的選通產生電路810、820和830可以被應用為第一選通產生電路1012。圖9A和圖9B所示的相位檢測器900A和900B中的至少一個可以被應用為第一相位檢測器1013。
第二邊緣觸發電路1021可以基於第一內部時脈訊號ICLK和第三內部時脈訊號ICLKB來產生第二下降時脈訊號FCLK2和第二上升時脈訊號RCLK2。第二選通產生電路1022可以基於時脈訊號CLK產生第二下降選通訊號STRF2和第二上升選通訊號STRR2。第二相位檢測器1023可以基於第二下降時脈訊號FCLK2、第二上升時脈訊號RCLK2、第二下降選通訊號STRF2和第二上升選通訊號STRR2來產生第二相位檢測訊號DCD2。圖6A所示並被配置為如圖6B和圖6C所示來操作的邊緣觸發電路610可以被應用為第二邊緣觸發電路1021。圖8A 至圖8C所示的選通產生電路810、820和830可以被應用為第二選通產生電路1022。圖9A和圖9B所示的相位檢測器900A和900B中的至少一個可以被應用為第二相位檢測器1023。
第三邊緣觸發電路1031可以基於第一內部時脈訊號ICLK和第四內部時脈訊號QCLKB來產生第三下降時脈訊號FCLK3和第三上升時脈訊號RCLK3。第三選通產生電路1032可以基於時脈訊號CLK產生第三下降選通訊號STRF3和第三上升選通訊號STRR3。第三相位檢測器1033可以基於第三下降時脈訊號FCLK3、第三上升時脈訊號RCLK3、第三下降選通訊號STRF3和第三上升選通訊號STRR3來產生第三相位檢測訊號DCD3。圖7A所示並被配置為如圖7B和圖7C所示來操作的邊緣觸發電路710可以被應用為第三邊緣觸發電路1031。圖8A至圖8C所示的選通產生電路810、820和830可以用作第三選通產生電路1032。圖9A和圖9B所示的相位檢測器900A和900B中的至少一個可以被應用為第三相位檢測器1033。
相位檢測電路1000A可以同時對第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB執行占空校正操作和/或相位調節操作。參照圖1和圖10A，當時脈產生電路100接收時脈訊號CLK時，相位延遲電路110可以對時脈訊號CLK執行延遲鎖定操作。當相位延遲電路110完成延遲鎖定操作時，相位檢測電路1000A可以同時參考第一內部時脈訊號ICLK對第二內部時脈訊號至第四內部時脈訊號QCLK、ICLKB和QCLKB執行相位檢測操作；並且可以同時產生第一相位檢測訊號至第三相位檢測訊號DCD1、DCD2和DCD3。因此，相位控制電路130和多相位時脈輸出電路120可以同時對第二內部時脈訊號至第四內部時脈訊號QCLK、ICLKB和QCLKB執行相位調節操作。當相位調節操作完 成時，第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB可以被包括時脈產生電路100的半導體裝置的內部電路使用。
圖10B是示出根據一個實施例的相位檢測電路1000B的配置的示意圖。相位檢測電路1000B可以應用為圖3所示的相位檢測電路310。參照圖10B，相位檢測電路1000B可以包括第一邊緣觸發電路1041、第一選通產生電路1042、第二邊緣觸發電路1051、第二選通產生電路1052、第三邊緣觸發電路1061、第三選通產生電路1062和單個相位檢測器1070。第一邊緣觸發電路1041和第一選通產生電路1042可以具有與圖10A所示的第一邊緣觸發電路1011和第一選通產生電路1012相同的配置，除了第一邊緣觸發電路1041和第一選通產生電路1042還接收第一致能訊號EN1之外。第二邊緣觸發電路1051和第二選通產生電路1052可以具有與圖10A所示的第二邊緣觸發電路1021和第二選通產生電路1022相同的配置，除了第二邊緣觸發電路1051和第二選通產生電路1052還接收第二致能訊號EN2之外。第三邊緣觸發電路1061和第三選通產生電路1062可以具有與圖10A所示的第三邊緣觸發電路1031和第三選通產生電路1032相同的配置，除了第三邊緣觸發電路1061和第三選通產生電路1062還接收第三致能訊號EN3之外。
第一致能訊號至第三致能訊號EN1、EN2和EN3可以順序地被致能。例如，當時脈產生電路100的相位延遲電路110完成延遲鎖定操作時，第一致能訊號EN1可以被致能。當參考第一內部時脈訊號ICLK完成對第二內部時脈訊號QCLK的相位調節操作時，第二致能訊號EN2可以被致能。當參考第一內部時脈訊號ICLK完成對第三內部時脈訊號ICLKB的相位調節操作時，第三致能訊號EN3可以被致能。第一邊緣觸發電路至第三邊緣觸發電路1041、1042和1043以及第一選通產生電路至第三選通產生電路1042、1052和1062可以分別基於第一致 能訊號至第三致能訊號EN1、EN2和EN3而順序地操作。因此，相位檢測電路1000B可以包括單個相位檢測器1070。相位檢測器1070可以基於第一下降時脈訊號FCLK1、第一上升時脈訊號RCLK1、第一下降選通訊號STRF1和第一上升選通訊號STRR1來產生第一相位檢測訊號DCD1。相位檢測器1070可以基於第二下降時脈訊號FCLK2、第二上升時脈訊號RCLK2、第二下降選通訊號STRF2和第二上升選通訊號STRR2來產生第二相位檢測訊號DCD2。相位檢測器1070可以基於第三下降時脈訊號FCLK3、第三上升時脈訊號RCLK3、第三下降選通訊號STRF3和第三上升選通訊號STRR3來產生第三相位檢測訊號DCD3。
時脈產生電路100可以包括相位檢測電路1000B，並且可以順序地對第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB執行占空校正操作和/或相位調節操作。當時脈產生電路100接收時脈訊號CLK時，相位延遲電路110可以對時脈訊號CLK執行延遲鎖定操作。當相位延遲電路110完成延遲鎖定操作時，第一致能訊號EN1可以被致能；相位檢測電路1000B可以參考第一內部時脈訊號ICLK對第二內部時脈訊號QCLK執行相位檢測操作；並且多相位時脈輸出電路120和相位控制電路130可以對第二內部時脈訊號QCLK執行相位調節操作。當對第二內部時脈訊號QCLK的相位調節操作完成時，第二致能訊號EN2可以被致能；相位檢測電路1000B可以參考第一內部時脈訊號ICLK對第三內部時脈訊號ICLKB執行相位檢測操作；並且多相位時脈輸出電路120和相位控制電路130可以對第三內部時脈訊號ICLKB執行相位調節操作。當對第三內部時脈訊號ICLKB的相位調節操作完成時，第三致能訊號EN3可以被致能；相位檢測電路1000B可以參考第一內部時脈訊號ICLK對第四內部時脈訊號QCLKB執行相位檢測操作；並且多相位時脈輸出電路120和相位控制電路130可以對第四 內部時脈訊號QCLKB執行相位調節操作。當對第四內部時脈訊號QCLKB的相位調節操作完成時，包括時脈產生電路100的半導體裝置的內部電路可以使用第一內部時脈訊號至第四內部時脈訊號ICLK、QCLK、ICLKB和QCLKB。
圖11是示出根據一個實施例的半導體系統1100的配置的示意圖。參照圖11，半導體系統1100可以包括第一半導體裝置1110和第二半導體裝置1120。第一半導體裝置1110可以提供用於第二半導體裝置1120進行操作的各種控制訊號。第一半導體裝置1110可以包括各種類型的設備。例如，第一半導體裝置1110可以是主機設備，諸如中央處理單元(CPU)、圖形處理單元(GPU)、多媒體處理器(MMP)、數位訊號處理器、應用處理器(AP)和記憶體控制器。例如，第二半導體裝置1120可以是記憶體裝置，並且該記憶體裝置可以包括揮發性記憶體和非揮發性記憶體。揮發性記憶體可以包括靜態隨機存取記憶體(靜態RAM：SRAM)、動態RAM(DRAM)和同步DRAM(SDRAM)。非揮發性記憶體可以包括唯讀記憶體(ROM)、可程式化ROM(PROM)、電子抹除式可複寫ROM(EEPROM)、可擦除可規劃式ROM(EPROM)、快閃記憶體、相變化記憶體(PRAM)、磁阻式RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等。
第二半導體裝置1120可以藉由多個匯流排耦接到第一半導體裝置1110。多個匯流排可以是訊號傳輸路徑、鏈路或用於傳送訊號的訊道。多個匯流排可以包括時脈匯流排1101和資料匯流排1102。時脈匯流排1101可以是單向匯流排，而資料匯流排1102可以是雙向匯流排。儘管未示出，但是半導體系統1100還可以包括被配置為將命令訊號和位址訊號從第一半導體裝置1110傳送到第二半導體裝置1120的命令匯流排和位址匯流排。第二半導體裝置1120可以藉 由時脈匯流排1101耦接到第一半導體裝置1110，並且可以藉由時脈匯流排1101從第一半導體裝置1110接收系統時脈訊號SCLK。系統時脈訊號SCLK可以作為單端訊號傳輸，以及可以與互補系統時脈訊號SCLKB一起作為差分訊號傳輸。第二半導體裝置1120可以藉由資料匯流排1102耦接到第一半導體裝置1110，並且可以藉由資料匯流排1102從第一半導體裝置1110接收資料DQ和將資料DQ傳輸到第一半導體裝置1110。
第一半導體裝置1110可以包括系統時脈產生電路1111和資料輸入/輸出電路1112。系統時脈產生電路1111可以產生系統時脈訊號SCLK。系統時脈產生電路1111可以藉由時脈匯流排1101向第二半導體裝置1120提供系統時脈訊號SCLK。系統時脈產生電路1111可以產生並傳輸系統時脈訊號SCLK，連同互補系統時脈訊號SCLKB一起。系統時脈產生電路1111可以包括諸如鎖相環電路的時脈產生電路。系統時脈產生電路1111可以產生多個第一內部時脈訊號INCLK1，其依次與系統時脈訊號SCLK具有恒定的相位差。圖1所示的時脈產生電路100可以應用為系統時脈產生電路1111。資料輸入/輸出電路1112可以從系統時脈產生電路1111接收多個第一內部時脈訊號INCLK1。資料輸入/輸出電路1112可以耦接到資料匯流排1102，可以藉由資料匯流排1102傳輸資料DQ，並且可以接收藉由資料匯流排1102提供的資料DQ。資料輸入/輸出電路1112可以與多個第一內部時脈訊號INCLK1同步地將資料DQ傳輸到第二半導體裝置1120，並且可以與多個第一內部時脈訊號INCLK1同步地接收從第二半導體裝置1120傳輸的資料DQ。
第二半導體裝置1120可以包括內部時脈產生電路1121和資料輸入/輸出電路1122。內部時脈產生電路1121可以耦接到時脈匯流排1101，並且可 以接收藉由時脈匯流排1101傳輸的系統時脈訊號SCLK和互補系統時脈訊號SCLKB。內部時脈產生電路1121可以包括被配置為藉由將系統時脈訊號SCLK延遲來產生延遲時脈訊號CLKD的延遲鎖定環電路。內部時脈產生電路1121可以產生多個第二內部時脈訊號INCLK2，其依次與延遲時脈訊號CLKD具有恒定的相位差。圖1所示的時脈產生電路100可以應用為內部時脈產生電路1121。資料輸入/輸出電路1122可以從內部時脈產生電路1121接收多個第二內部時脈訊號INCLK2。資料輸入/輸出電路1122可以耦接到資料匯流排1102，可以藉由資料匯流排1102傳輸資料DQ，並且可以接收藉由資料匯流排1102提供的資料DQ。資料輸入/輸出電路1122可以與多個第二內部時脈訊號INCLK2同步地向第一半導體裝置1110傳輸資料DQ，並且可以與多個第二內部時脈訊號INCLK2同步地接收從第一半導體裝置1110傳輸的資料DQ。
儘管上面已經描述了某些實施例，但是本發明所屬技術領域之通常知識者應當理解，所描述的實施例僅是示例性的。相應地，不應基於所描述的實施例來限制相位檢測電路、時脈產生電路和使用其的半導體裝置。相反，當結合以上描述和附圖時，本文所述的相位檢測電路、時脈產生電路和使用其的半導體裝置僅應根據所附申請專利範圍來限制。
400:相位檢測電路
410:邊緣觸發電路
420:選通產生電路
430:相位檢測器
CLK:時脈訊號
CLKR:參考時脈訊號
CLKT:目標時鐘時脈訊號
DCD:相位檢測訊號
FCLK:下降時脈訊號
RCLK:上升時鐘時脈訊號
STRF:下降選通訊號
STRR:上升選通訊號

Claims (32)

  1. 一種相位檢測電路，包括：邊緣觸發電路，所述邊緣觸發電路被配置為藉由觸發參考時脈訊號和目標時脈訊號的邊緣來產生下降時脈訊號和上升時脈訊號；選通產生電路，所述選通產生電路被配置為：產生具有致能了第一時間量的脈衝的下降選通訊號，並產生具有致能了第二時間量的脈衝的上升選通訊號，所述第一時間量是基於所述參考時脈訊號和所述目標時脈訊號的哪些邊緣被觸發以產生所述下降時脈訊號來設置的，以及所述第二時間量是基於所述參考時脈訊號和所述目標時脈訊號的哪些邊緣被觸發以產生所述上升時脈訊號來設置的；和相位檢測器，所述相位檢測器被配置為基於所述下降時脈訊號、所述上升時脈訊號、所述下降選通訊號和所述上升選通訊號來產生相位檢測訊號。
  2. 如請求項1所述的相位檢測電路，其中所述第一時間量和所述第二時間量被設置為使得在所述下降選通訊號中包括的所述下降時脈訊號的高電位時段的長度與在所述上升選通訊號中包括的所述上升時脈訊號的高電位時段的長度相同。
  3. 如請求項1所述的相位檢測電路，其中所述目標時脈訊號具有比所述參考時脈訊號滯後90度的相位，以及其中所述邊緣觸發電路產生：具有在從所述參考時脈訊號的上升緣到所述參考時脈訊號的隨後的上升緣的時段期間致能的脈衝的所述下降時脈訊號，和具有在從所述目標時脈訊號的上升緣到所述參考時脈訊號的上升緣的時段期間致能的脈衝的所述上升時脈訊號。
  4. 如請求項2所述的相位檢測電路，其中所述第一時間量比所述第二時間量長。
  5. 如請求項2所述的相位檢測電路，其中所述第一時間量對應於所述參考時脈訊號的週期的3m倍；並且所述第二時間量對應於所述參考時脈訊號的週期的2m倍，m是2的倍數。
  6. 如請求項1所述的相位檢測電路，其中所述目標時脈訊號具有比所述參考時脈訊號滯後180度的相位，其中所述邊緣觸發電路產生：具有在從所述參考時脈訊號的上升緣到所述參考時脈訊號的隨後的上升緣的時段期間致能的脈衝的所述下降時脈訊號，以及具有在從所述參考時脈訊號的上升緣到所述目標時脈訊號的上升緣的時段期間致能的脈衝的所述上升時脈訊號。
  7. 如請求項6所述的相位檢測電路，其中所述第一時間量與所述第二時間量相同。
  8. 如請求項6所述的相位檢測電路，其中所述第一時間量和所述第二時間量中的每一個對應於所述參考時脈訊號的週期的m倍，m是2的倍數。
  9. 如請求項1所述的相位檢測電路，其中所述目標時脈訊號具有比所述參考時脈訊號滯後270度的相位，以及其中所述邊緣觸發電路產生：具有在從所述參考時脈訊號的上升緣到所述參考時脈訊號的隨後的上升緣的時段期間致能的脈衝的所述下降時脈訊號，以及具有在從所述參考時脈訊號的上升緣到所述目標時脈訊號的上升緣的時段期間致能的脈衝的所述上升時脈訊號。
  10. 如請求項9所述的相位檢測電路，其中所述第一時間量比所述第二時間量長。
  11. 如請求項9所述的相位檢測電路，其中所述第一時間量對應於所述參考時脈訊號的週期的3m倍；並且所述第二時間量對應於所述參考時脈訊號的週期的2m倍，m是2的倍數。
  12. 如請求項1所述的相位檢測電路，其中所述邊緣觸發電路產生：具有在從所述參考時脈訊號的上升緣到所述目標時脈訊號的上升緣的時段期間致能的脈衝的所述下降時脈訊號，以及具有在從所述目標時脈訊號的上升緣到所述參考時脈訊號的上升緣的時段期間致能的脈衝的所述上升時脈訊號。
  13. 如請求項12所述的相位檢測電路，其中當所述目標時脈訊號具有比所述參考時脈訊號滯後90度的相位時，所述第一時間量比所述第二時間量長。
  14. 如請求項12所述的相位檢測電路，其中當所述目標時脈訊號具有比所述參考時脈訊號滯後90度的相位時，所述第一時間量對應於所述參考時脈訊號的週期的3k倍；並且所述第二時間量對應於所述參考時脈訊號的週期的k倍，k是等於或大於1的整數。
  15. 如請求項12所述的相位檢測電路，其中當所述目標時脈訊號具有比所述參考時脈訊號滯後180度的相位時，所述第一時間量與所述第二時間量相同。
  16. 如請求項12所述的相位檢測電路，其中當所述目標時脈訊號具有比所述參考時脈訊號滯後180度的相位時，所述第一時間量和所述第二時間量中的每一個對應於所述參考時脈訊號的週期的k倍，k是等於或大於1的整數。
  17. 如請求項12所述的相位檢測電路，其中當所述目標時脈訊號具有比所述參考時脈訊號滯後270度的相位時，所述第一時間量小於所述第二時間量。
  18. 如請求項12所述的相位檢測電路，其中當所述目標時脈訊號具有比所述參考時脈訊號滯後270度的相位時，所述第一時間量對應於所述參考時脈訊號的週期的k倍；並且所述第二時間量對應於所述參考時脈訊號的週期的3k倍，k是等於或大於1的整數。
  19. 如請求項1所述的相位檢測電路，其中所述相位檢測器藉由藉由檢測在所述下降選通訊號的致能時段內的所述下降時脈訊號的脈衝和在所述上升選通訊號的致能時段內的所述上升時脈訊號的脈衝，來產生所述相位檢測訊號。
  20. 如請求項1所述的相位檢測電路，其中所述相位檢測器包括：占空檢測器，所述占空檢測器被配置為基於所述下降時脈訊號和所述下降選通訊號來產生同相輸出訊號，和基於所述上升時脈訊號和所述上升選通訊號來產生反相輸出訊號；以及比較器，所述比較器被配置為藉由藉由將所述同相輸出訊號與所述反相輸出訊號進行比較來產生所述相位檢測訊號。
  21. 如請求項20所述的相位檢測電路，其中所述占空檢測器包括：第一電容器，所述第一電容器耦接到同相輸出節點；和第二電容器，所述第二電容器耦接到反相輸出節點，其中，所述占空檢測器藉由藉由基於所述下降時脈訊號和所述下降選通訊號將所述同相輸出節點放電來藉由藉由所述同相輸出節點輸出所述同相輸出訊號，以及藉由藉由基於所述上升時脈訊號和所述上升選通訊號將所述反相輸出節點放電來藉由藉由所述反相輸出節點輸出所述反相輸出訊號，以及 其中所述第一電容器和所述第二電容器具有彼此實質上相同的電容。
  22. 如請求項20所述的相位檢測電路，其中所述占空檢測器藉由藉由檢測在所述下降選通訊號的致能時段內的所述下降時脈訊號的脈衝寬度來產生所述同相輸出訊號，以及其中所述占空檢測器藉由藉由檢測在所述上升選通訊號的致能時段內的所述上升時脈訊號的脈衝寬度來產生所述反相輸出訊號。
  23. 一種相位檢測電路，包括：邊緣觸發電路，所述邊緣觸發電路被配置為藉由觸發參考時脈訊號和目標時脈訊號的邊緣來產生下降時脈訊號和上升時脈訊號；選通產生電路，所述選通產生電路被配置為產生下降選通訊號，所述下降選通訊號的脈衝寬度基於在所述下降時脈訊號的單個週期內的所述下降時脈訊號的脈衝寬度而變化，和產生上升選通訊號，所述上升選通訊號的脈衝寬度基於在所述上升時脈訊號的單個週期內的所述上升時脈訊號的脈衝寬度而變化；和相位檢測器，所述相位檢測器被配置為：基於所述下降時脈訊號和所述下降選通訊號來產生同相輸出訊號；基於所述上升時脈訊號和所述上升選通訊號來產生反相輸出訊號；並藉由藉由將所述同相輸出訊號與所述反相輸出訊號進行比較來產生相位檢測訊號。
  24. 如請求項23所述的相位檢測電路，其中所述邊緣觸發電路產生：具有在從所述參考時脈訊號的上升緣到所述參考時脈訊號的隨後的上升緣的時段期間致能的脈衝的所述下降時脈訊號，當所述目標時脈訊號具有比所述參考時脈訊號滯後90度的相位時具有在從所述目標時脈訊號的上升緣到所述參考時脈訊號的上升緣的時段期間致能的脈衝的所述上升時脈訊號，和 當所述目標時脈訊號具有比所述參考時脈訊號滯後180度或270度的相位時具有在從所述參考時脈訊號的上升緣到所述目標時脈訊號的上升緣的時段期間致能的脈衝的所述上升時脈訊號。
  25. 如請求項24所述的相位檢測電路，其中所述選通產生電路在所述目標時脈訊號具有比所述參考時脈訊號滯後90度或270度的相位時產生比所述上升選通訊號致能了更長時間的所述下降選通訊號，和其中所述選通產生電路在所述目標時脈訊號具有比所述參考時脈訊號滯後180度的相位時產生致能了彼此相同時間的所述下降選通訊號和所述上升選通訊號。
  26. 如請求項23所述的相位檢測電路，其中所述邊緣觸發電路產生：具有在從所述參考時脈訊號的上升緣到所述目標時脈訊號的上升緣的時段期間致能的脈衝的所述下降時脈訊號，和具有在從所述目標時脈訊號的上升緣到所述參考時脈訊號的上升緣的時段期間致能的脈衝的所述上升時脈訊號。
  27. 如請求項26所述的相位檢測電路，其中所述選通產生電路在所述目標時脈訊號具有比所述參考時脈訊號滯後90度的相位時產生比所述上升選通訊號致能了更長時間的所述下降選通訊號，其中所述選通產生電路在所述目標時脈訊號具有比所述參考時脈訊號滯後180度的相位時產生致能了彼此相同時間的所述下降選通訊號和所述上升選通訊號，和其中所述選通產生電路在所述目標時脈訊號具有比所述參考時脈訊號滯後270度的相位時產生比所述下降選通訊號致能了更長時間的所述上升選通訊號。
  28. 如請求項23所述的相位檢測電路，其中所述相位檢測器藉由藉由檢測在所述下降選通訊號的致能期間內的所述下降時脈訊號的高電位時段來產生所述同相輸出訊號；藉由藉由檢測在所述上升選通訊號的致能時段內的所述上升時脈訊號的高電位時段來產生反相輸出訊號；和藉由藉由將所述同相輸出訊號與所述反相輸出訊號進行比較來產生所述相位檢測訊號。
  29. 如請求項23所述的相位檢測電路，其中所述相位檢測器包括：占空檢測器，所述占空檢測器被配置為：基於所述下降時脈訊號和所述下降選通訊號產生所述同相輸出訊號，和基於所述上升時脈訊號和所述上升選通訊號產生所述反相輸出訊號；以及比較器，所述比較器被配置為藉由藉由將所述同相輸出訊號與所述反相輸出訊號進行比較來產生所述相位檢測訊號。
  30. 如請求項29所述的相位檢測電路，其中，所述占空檢測器包括：第一電容器，所述第一電容器耦接到同相輸出節點；和第二電容器，所述第二電容器耦接到反相輸出節點，其中所述占空檢測器藉由藉由基於所述下降時脈訊號和所述下降選通訊號而將所述同相輸出節點放電來藉由藉由所述同相輸出節點輸出所述同相輸出訊號；和藉由藉由基於所述上升時脈訊號和所述上升選通訊號而將所述反相輸出節點放電來藉由藉由所述反相輸出節點輸出所述反相輸出訊號；和其中所述第一電容器和所述第二電容器具有彼此相同的電容。
  31. 一種相位檢測電路，包括：邊緣觸發電路，所述邊緣觸發電路被配置為藉由觸發參考時脈訊號的邊緣來產生下降時脈訊號，並藉由觸發所述參考時脈訊號和目標時脈訊號的邊緣來產生上升時脈訊號； 選通產生電路，所述選通產生電路被配置為產生下降選通訊號，所述下降選通訊號的脈衝寬度基於所述下降時脈訊號而變化，並產生上升選通訊號，所述上升選通訊號的脈衝寬度基於所述上升時脈訊號而變化；及相位檢測器，所述相位檢測器被配置為根據所述下降時脈訊號、所述上升時脈訊號、所述下降選通訊號和所述上升選通訊號來產生相位檢測訊號。
  32. 一種相位檢測電路，包括：邊緣觸發電路，所述邊緣觸發電路被配置為產生具有脈衝的下降時脈訊號，所述脈衝在從參考時脈訊號的上升緣到目標時脈訊號的上升緣的時段期間致能，並產生具有脈衝的上升時脈訊號，所述上升時脈訊號的脈衝在從所述目標時脈訊號的所述上升緣到所述參考時脈訊號的隨後的上升緣的時段期間致能；選通產生電路，所述選通產生電路被配置為產生下降選通訊號，所述下降選通訊號的脈衝寬度基於所述下降時脈訊號而變化，並產生上升選通訊號，所述上升選通訊號的脈衝寬度基於所述上升時脈訊號而變化；及相位檢測器，所述相位檢測器被配置為根據所述下降時脈訊號、所述上升時脈訊號、所述下降選通訊號和所述上升選通訊號來產生相位檢測訊號。
TW108144695A 2019-06-21 2019-12-06 相位檢測電路、時脈產生電路和半導體裝置 TWI826606B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0074042 2019-06-21
KR1020190074042A KR20200145266A (ko) 2019-06-21 2019-06-21 위상 감지 회로 및 이를 이용하는 클럭 생성 회로 및 반도체 장치

Publications (2)

Publication Number Publication Date
TW202101912A TW202101912A (zh) 2021-01-01
TWI826606B true TWI826606B (zh) 2023-12-21

Family

ID=73798734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144695A TWI826606B (zh) 2019-06-21 2019-12-06 相位檢測電路、時脈產生電路和半導體裝置

Country Status (4)

Country Link
US (2) US11513553B2 (zh)
KR (1) KR20200145266A (zh)
CN (1) CN112118007A (zh)
TW (1) TWI826606B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074429A (ko) * 2019-12-11 2021-06-22 삼성전자주식회사 클럭 신호를 보상하기 위한 보상 회로 및 그것을 포함하는 메모리 장치
CN114679158B (zh) * 2022-05-30 2022-08-05 石家庄市鹿泉区精诚通信科技有限公司 周期信号发生装置、信号处理系统及其周期信号发生方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996596A (en) * 1988-09-02 1991-02-26 Sanyo Electric Co., Ltd. Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization
TWI312235B (en) * 2002-05-21 2009-07-11 Hynix Semiconductor Inc Digital dll apparatus for correcting duty cycle and method thereof
TW201004153A (en) * 2008-04-14 2010-01-16 Qualcomm Inc Phase to digital converter in all digital phase locked loop
USRE43201E1 (en) * 2003-03-30 2012-02-21 Canon Kabushiki Kaisha DLL circuit and camcorder using DLL circuit
US20130257499A1 (en) * 2011-08-15 2013-10-03 China Electronic Technology Corporation High speed duty cycle correction and double to single ended conversion circuit for pll
US20160182060A1 (en) * 2014-12-22 2016-06-23 SK Hynix Inc. Duty cycle detection circuit and semiconductor apparatus including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090107256A (ko) 2008-04-08 2009-10-13 삼성전자주식회사 듀티 사이클 보정 회로
KR20170005330A (ko) * 2015-07-03 2017-01-12 에스케이하이닉스 주식회사 클럭 생성 회로 및 방법, 이를 이용한 반도체 장치 및 전자 시스템
KR20170096798A (ko) * 2016-02-17 2017-08-25 에스케이하이닉스 주식회사 클럭 생성 회로, 이를 이용하는 인터페이스 회로 및 반도체 시스템
KR102627861B1 (ko) 2019-04-16 2024-01-23 에스케이하이닉스 주식회사 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996596A (en) * 1988-09-02 1991-02-26 Sanyo Electric Co., Ltd. Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization
TWI312235B (en) * 2002-05-21 2009-07-11 Hynix Semiconductor Inc Digital dll apparatus for correcting duty cycle and method thereof
USRE43201E1 (en) * 2003-03-30 2012-02-21 Canon Kabushiki Kaisha DLL circuit and camcorder using DLL circuit
USRE44029E1 (en) * 2003-05-30 2013-02-26 Canon Kabushiki Kaisha DLL circuit and camcorder using DLL circuit
TW201004153A (en) * 2008-04-14 2010-01-16 Qualcomm Inc Phase to digital converter in all digital phase locked loop
US20130257499A1 (en) * 2011-08-15 2013-10-03 China Electronic Technology Corporation High speed duty cycle correction and double to single ended conversion circuit for pll
US20160182060A1 (en) * 2014-12-22 2016-06-23 SK Hynix Inc. Duty cycle detection circuit and semiconductor apparatus including the same

Also Published As

Publication number Publication date
TW202101912A (zh) 2021-01-01
US11907009B2 (en) 2024-02-20
US11513553B2 (en) 2022-11-29
US20230041331A1 (en) 2023-02-09
KR20200145266A (ko) 2020-12-30
US20200401180A1 (en) 2020-12-24
CN112118007A (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
KR102627861B1 (ko) 위상 감지 회로, 이를 이용하는 클럭 생성 회로 및 반도체 장치
US8988126B2 (en) Apparatus and method for latency control in high frequency synchronous semiconductor device
KR102609446B1 (ko) 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치
US6194916B1 (en) Phase comparator circuit for high speed signals in delay locked loop circuit
US11907009B2 (en) Phase detection circuit, clock generation circuit and semiconductor apparatus using the phase detection circuit
CN112397116A (zh) 与时钟信号同步的信号生成电路及使用其的半导体装置
US11658668B2 (en) Semiconductor device
US10523216B2 (en) Receiving circuit, semiconductor apparatus including the receiving circuit and semiconductor system using the receiving circuit
TW202314431A (zh) 包括時脈路徑的半導體裝置及半導體系統
KR100859834B1 (ko) 지연 고정 루프와 그의 구동 방법
TWI725258B (zh) 內部時脈產生電路
KR102618521B1 (ko) 래치 비교기, 상기 래치 비교기를 이용하는 클럭 생성 회로 및 반도체 장치
JPH11317076A (ja) 入力回路および該入力回路を有する半導体集積回路
KR20030080534A (ko) 동기식 메모리 장치