TWI825690B - 具有氣隙的半導體結構 - Google Patents
具有氣隙的半導體結構 Download PDFInfo
- Publication number
- TWI825690B TWI825690B TW111115861A TW111115861A TWI825690B TW I825690 B TWI825690 B TW I825690B TW 111115861 A TW111115861 A TW 111115861A TW 111115861 A TW111115861 A TW 111115861A TW I825690 B TWI825690 B TW I825690B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- air gap
- dielectric layer
- gap
- bit line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000010410 layer Substances 0.000 description 603
- 125000006850 spacer group Chemical group 0.000 description 57
- 230000036961 partial effect Effects 0.000 description 47
- 238000002360 preparation method Methods 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 29
- 150000004767 nitrides Chemical class 0.000 description 19
- 238000000034 method Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 102100024025 Heparanase Human genes 0.000 description 5
- 101000800099 Homo sapiens THO complex subunit 1 Proteins 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本揭露提供一種具有圍繞位元線下部的氣隙的半導體結構。該半導體結構包括一基底;設置在該基底上的一位元線結構;圍繞該位元線結構的一第一介電質層;圍繞該第一介電質層的一下部的一第二介電質層,其中該第二介電質層藉由一第一氣隙與該第一介電質層分開;以及圍繞該第一介電質層的一上部並密封該第一氣隙的一第三介電質層。
Description
本申請案主張美國第17/582,179及17/582,726號專利申請案之優先權(即優先權日為「2022年1月24日」),其內容以全文引用之方式併入本文中。
本揭露關於一種半導體結構,特別是關於一種具有氣隙的半導體結構。
由於動態隨機存取記憶體(DRAM)的結構簡單,與其他類型的記憶體如靜態隨機存取記憶體(SRAM)相比,DRAM可以在每個晶片區域提供更多的記憶胞(memory cell)。DRAM是由多個DRAM胞組成。每個DRAM胞包括一個用於儲存資訊的電容器和一個耦合到該電容器的電晶體,以控制該電容器何時充電或放電。在讀操作期間,字元線(WL)被宣告,因此打開電晶體。接通的電晶體允許感應放大器透過位元線(BL)讀取電容器上的電壓。在寫操作期間,當WL被觸動時,要寫入的資料被提供給BL。
為了滿足對更大儲存量的需求,DRAM記憶胞的尺寸不斷縮小;因此,DRAM的封裝密度也大大增加。然而,由於DRAM記憶胞尺寸的縮小,導致寄生電容增加的電容耦合已成為一個越來越重要的問題。由於寄生電容的增加,DRAM記憶胞的速度被不適當地降低,整體元件性能受到不良影響。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種半導體結構。該半導體結構包括:一基底;一位元線結構,配置在該基底上;一第一介電質層,圍繞該位元線結構;一第二介電質層,圍繞該第一介電質層的一下部,其中該第二介電質層藉由該第一氣隙與該第一介電質層分開;以及一第三介電質層,圍繞該第一介電質層的一上部並密封該第一氣隙。
在一些實施例中,該半導體結構更包括一第四介電質層,配置在該第二介電質層和該第三介電質層之間。
在一些實施例中,該第四介電質層配置在該第一氣隙和該第一介電質層之間。
在一些實施例中,該半導體結構更包括一觸點,配置在該基底上並與該位元線結構相鄰。
在一些實施例中,該第一氣隙的頂部與該基底之間的距離大於該觸點面的頂部與該基底之間的距離。
在一些實施例中,該半導體結構更包括一著陸墊,配置在該觸點和該位元線結構上。
在一些實施例中,該著陸墊覆蓋該位元線結構的頂部。
在一些實施例中,該半導體結構更包括一第五介電質層,配置在該著陸墊的一部分上,其中該第五介電質層穿透到該著陸墊中並與該第一介電質層或該第三介電質層接觸。
在一些實施例中,該半導體結構更包括一第五介電質層,配置在該著陸墊的一部分上,其中該第五介電質層密封該著陸墊的一個孔,並與該第一介電質層或該第三介電質層分開。
在一些實施例中,該半導體結構更包括一第二氣隙,圍繞該第一介電質層的一上部並配置在該第一介電質層和該第三介電質層之間。
在一些實施例中,該第二氣隙與該第一氣隙分開。
在一些實施例中,該第二氣隙從該第一介電質層的頂部向該第一氣隙延伸。
在一些實施例中,該第一氣隙垂直於該基底伸長,而該第二氣隙是朝向該第一氣隙逐漸變細。
本揭露的另一個方面提供一種半導體結構。該半導體結構包括:一第一位元線和一第二間隙子結構。該第一位元線配置在一基底上。該第二間隙子結構圍繞該第一位元線,並包括一第一介電質層和由該第一介電質層密封的一第一氣隙。該第一氣隙圍繞該第一位元線的一下部。
在一些實施例中,該第一氣隙的頂部與該基底之間的距離大於該第一位元線的一金屬層的頂部與該基底之間的距離。
在一些實施例中,該半導體結構更包括一觸點,圍繞該第一間隙子結構,其中該第一氣隙的頂部與該基底之間的距離大於或等於該觸點的頂部與該基底之間的距離。
在一些實施例中,該半導體結構更包括一著陸墊,配置在該觸點上並與該第一間隙子結構的一部分接觸。
在一些實施例中,該第一氣隙的頂部被該著陸墊包圍。
在一些實施例中,該半導體結構更包括一第二位元線,配置在該基底上並與該第一位元線相鄰;以及一第二間隙子結構,圍繞該第二位元線,並包括一第二介電質層和由該第二介電質層密封的一第二氣隙。
在一些實施例中,該半導體結構更包括一觸點,配置在該第一位元線和該第二位元線之間,其中該第二氣隙的頂部與該基底之間的距離大於該觸點的頂部與該基底之間的距離。
在一些實施例中,該第一間隙子結構更包括一第三氣隙,配置在該第一介電質層中並在該第一氣隙上方。
在一些實施例中,該第三氣隙與該第一氣隙分開。
在一些實施例中,該第三氣隙的尺寸小於該第一氣隙的尺寸。
在一些實施例中,該第一間隙子結構更包括一原生介電質層,配置在該第一介電質層中並位於該第一氣隙和該第三氣隙之間。
本揭露的另一個方面提供一種半導體結構的製備方法。該製備方法包括:在一基底上形成一位元線;在該位元線上形成一第一間隙子層並與之共形;在該第一間隙子層上形成一犧牲層並與之共形;在該犧牲層上形成一第二間隙子層並與之共形;形成覆蓋該第二間隙子層一下部的一遮罩層;移除該第二間隙子層的一上部;移除該犧牲層;以及在該第一間隙子層和該第二間隙子層上形成一第三間隙子層,因此形成由該第二間隙子層該下部所包圍的一第一氣隙。
在一些實施例中,第一間隙子層、第一氣隙、第二間隙子層和第三間隙子層一起被共同定義為一間隙子結構,並且該該間隙子結構從該基底逐漸變細。
在一些實施例中,該第一氣隙上的該間隙子結構的厚度實質上等於該第一間隙子層和該第三間隙子層的總厚度。
在一些實施例中,位於該第二間隙子層該下部的該間隙子結構的厚度實質上等於該第一間隙子層、該犧牲層、該第二間隙子層和該第一間隙子層的總厚度。
在一些實施例中,該第二間隙子層該下部和該第二間隙子層該上部之間的邊界由該遮罩層定義。
在一些實施例中,該第一氣隙的高度由該遮罩層定義。
在一些實施例中,執行一濕蝕刻以去除配置在該第一間隙子層和該第二間隙子層該下部之間的該犧牲層。
在一些實施例中,該製備方法更包括在該第二間隙子層該上部被移除後,在該第一間隙子層和該第二間隙子層該下部上共形地形成一原生介電質層。
在一些實施例中,該製備方法更包括移除該第一間隙子層的一部分和該第一氣隙上方的該第三間隙子層的一部分;以及在該第一介電質層和該第三介電質層上形成一介電質層,因此形成一第二氣隙。
在一些實施例中,執行一定向乾蝕刻以去除該第一介電質層該部分和該第三介電質層該部分。
在一些實施例中,該製備方法更包括透過該第一間隙子層、該第二間隙子層和該第三間隙子層曝露該基底;以及形成一觸點,以圍繞該第一氣隙,其中該第一氣隙的頂部與該基底之間的距離大於該觸點的頂部與該基底之間的距離。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
現在用具體的語言來描述附圖中說明的本揭露的實施例,或實例。應理解的是,在此不打算限制本揭露的範圍。對所描述的實施例的任何改變或修改,以及對本文所描述的原理的任何進一步應用,都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考符號可以在整個實施例中重複,但這並不旨在一個實施例的特徵適用於另一個實施例,即使它們共用相同的參考符號。
應理解的是,儘管用語第一、第二、第三等在此可用於描述各種元素、部件、區域、層或部分,但這些元素、部件、區域、層或部分不受這些用語的限制。相反,這些用語只是用來區分一個元素、部件、區域、層或部分與另一個元素、部件、區域、層或部分。因此,下面討論的第一個元素、部件、區域、層或部分可以被稱為第二個元素、部件、區域、層或部分而不偏離本發明概念的教導。
這裡使用的用語只是為了描述特定的實施例,而不是為了限制本發明的概念。正如本文所使用的,單數形式的"一"、"一個"和"該"也包括複數形式,除非上下文明確指出。應理解的是,用語"包括"和"包含"在本說明書中使用時,指出了所述特徵、整數、步驟、操作、元素或部件的存在,但不排除存在或增加一個或多個其他特徵、整數、步驟、操作、元素、部件或其組。
圖1是橫截面圖,例示本揭露一些實施例之半導體結構1。在一些實施例中,半導體結構1包括:基底11、第一位元線13、第二位元線14、第一間隙子層15'、介電質層16'、第二間隙子層17'、第三間隙子層19'、觸點20'、介電質層23、氣隙AG1和AG2以及著陸墊22'。第一位元線13和第二位元線14相鄰地配置在基底11上。在一些實施例中,基底11包括不同的部件和/或一個或多個電子元件。在一些實施例中,基底11是半導體基底。在一些實施例中,基底11包括主動區中的電晶體。在一些實施例中,第一位元線13和第二位元線14經配置在主動區中的基底11上。在一些實施例中,第一位元線13或第二位元線14與電晶體電性連接。
在一些實施例中,第一位元線13包括依次堆疊在基底11上的氮化物層131、金屬層132和遮罩層133。在一些實施例中,氮化物層131包括金屬氮化物(例如,氮化鈦和/或氮化鉭)。在一些實施例中,金屬層132包括鎢。在一些實施例中,遮罩層133包括氮化矽。在一些實施例中,第二位元線14包括依次堆疊在基底11上的氮化物層141、金屬層142和遮罩層143。在一些實施例中,第二位元線14與第一位元線13相似,描述不再重複。
在一些實施例中,第一間隙子層15'、第二間隙子層17'和第三間隙子層19'詳盡地表示在基底11上圍繞一個或多個位元線的一個或多個間隙子結構。在一些實施例中,第一間隙子層15'的第一部分層153、介電質層16'的第一部分層163、氣隙AG1、第二間隙子層17'的第一部分層173和第三間隙子層19'的第一部分層193可被共同定義為圍繞第一位元線13的第一間隙子結構。在一些實施例中,第一間隙子層15'的第二部分層154、介電質層16'的第二部分層164、氣隙AG2、第二間隙子層17'的第二部分層174和第三間隙子層19'的第二部分層194可被共同定義為圍繞第二位元線14的第二間隙子結構。在一些實施例中,第二間隙子結構更包括氣隙AG3。在一些實施例中,第二間隙子結構更包括氣隙AG4。
在一些實施例中,氣隙AG1圍繞著第一位元線13的下部,並設置在第一間隙子層15'的第一部分層153和第二間隙子層17'的第一部分層173之間。在一些實施例中,氣隙AG3圍繞著第一位元線13的上部,並配置在第一間隙子層15'的第一部分層153和第三間隙子層19'的第一部分層193之間。在一些實施例中,氣隙AG3從第一間隙子結構的頂部向基底11延伸。在一些實施例中,氣隙AG1垂直於基底11伸長,而氣隙AG3朝向氣隙AG1逐漸變細。在一些實施例中,氣隙AG3與氣隙AG1分開。在一些實施例中,氣隙AG1被第三間隙子層19'的第一部分層193的上部193T密封。
在一些實施例中,氣隙AG2圍繞著第二位元線14的下部,並配置在第一間隙子層15'的第二部分層154和第二間隙子層17'的第二部分層174之間。在一些實施例中,氣隙AG4圍繞第二位元線14的上部,並配置在第一間隙子層15'的第二部分層154和第三間隙子層19'的第二部分層194之間。在一些實施例中,氣隙AG4從第二間隙子結構的頂部向基底11延伸。在一些實施例中,氣隙AG2垂直於基底11伸長,氣隙AG4朝向氣隙AG2逐漸變細。在一些實施例中,氣隙AG4與氣隙AG2分開。在一些實施例中,氣隙AG2被第三間隙子層19'的第二部分層194的上部194T密封。
在一些實施例中,氣隙AG1上方的第一間隙子結構的厚度實質上等於第一間隙子層15'和第三間隙子層19'的總厚度。在一些實施例中,氣隙AG1處的第二間隙子結構的厚度實質上等於第一間隙子層15'、介電質層16'、第二間隙子層17'和第一間隙子層19'的總厚度。氣隙AG1和第二間隙子層17'的第一部分層173僅圍繞第一位元線13的下部13B(如圖8所示),因此第一間隙子層結構從基底11向第一位元線13的頂部逐漸變細。同樣地,在一些實施例中,氣隙AG2上方的第二間隙子結構的厚度實質上等於第一間隙子層15'和第三間隙子層19'的總厚度。在一些實施例中,氣隙AG2處的第二間隙子結構的厚度實質上等於第一間隙子層15'、介電質層16'、第二間隙子層17'和第一間隙子層19'的總厚度。氣隙AG2和第二間隙子層17'的第二部分層174僅圍繞第二位元線14的下部14B(如圖8所示),因此第二間隙子層結構從基底11向第二位元線14的頂部逐漸變細。
在一些實施例中,觸點20'從基底11到觸點20'頂部的高度H20'小於氣隙AG1的頂部與基底11之間的距離D1。在一些實施例中,觸點20'的高度H20'小於氣隙AG2的頂部和基底11之間的距離D2。在一些實施例中,距離D1大於第一位元線13的金屬層132從基底11到金屬層132的頂部的高度H132。在一些實施例中,距離D2大於第二位元線14的金屬層142從基底11到金屬層142頂部的高度H142。在一些實施例中,因為距離D1和距離D2都是由第二間隙子層17'的高度H17B(從第二間隙子層17B的頂部到基底11的測量)定義,因此距離D1實質上等於距離D2。
在一些實施例中,介電質層23密封氣隙AG3和氣隙AG4。在一些實施例中,介電質層23與第二間隙子結構和/或第二間隙子結構有物理接觸。更具體地說,在這樣的實施例中,介電質層23與第一間隙子層15'和/或第三間隙子層19'有物理接觸。因此,在這樣的實施例中,氣隙AG3的頂部低於第一位元線13的頂部,和/或氣隙AG4的頂部低於第二位元線14的頂部。在一些實施例中,介電質層23與第一間隙子結構和/或第二間隙子結構分開。更具體地說,在這樣的實施例中,介電質層23與圍繞第一位元線13和/或圍繞第二位元線14的第一間隙子層15'和第三間隙子層19'分開。因此,在這樣的實施例中,氣隙AG3的頂部高於第一位元線13的頂部,和/或氣隙AG4的頂部高於第二位元線14的頂部。
在一些實施例中,第一間隙子層15'、第二間隙子層17'和第三間隙子層19'均為氮化物。在一些實施例中,第一間隙子層15'、第二間隙子層17'和第三間隙子層19'是由不同的沉積物形成。在一些實施例中,第一間隙子層15'、第二間隙子層17'和第三間隙子層19'中的任何兩個之間沒有可觀察的界面。在一些實施例中,第一間隙子層15'、第二間隙子層17'和第三間隙子層19'可被定義為一個介電質層。在一些實施例中,介電質層23包括氮化物。在一些實施例中,在介電質層23、第一間隙子層15'和第三間隙子層19'中的任何兩個之間沒有可觀察的界面。
圖2是半導體結構2的製備方法M1的流程圖,半導體結構2與圖1中所示的半導體結構1相似。製備方法M1包括:(S11)在基底上形成位元線;(S12)在位元線上形成第一間隙子層並與之共形;(S13)在第一間隙子層上形成犧牲層並與之共形;(S14)在犧牲層上形成第二間隙子層並與之共形;(S15)形成覆蓋第二間隙子層的下部的遮罩層。(S16)去除第二間隙子層的上部;(S17)去除犧牲層;以及(S18)在第一間隙子層和第二間隙子層上形成第三間隙子層,因此形成由第二間隙子層的下部包圍的第一氣隙。在一些實施例中,半導體結構1的製備也是根據製備方法M1。
為了進一步說明本揭露的概念,下文提供各種實施例。為了清晰和簡單起見,具有相同或類似功能的元素的參考符號在不同的實施例中重複使用。然而,這種用法並不旨在將本揭露的內容限制在特定的實施例或特定的元素。此外,只要所使用的參數或條件不衝突,不同實施例中說明的條件或參數可以組合或修改,以獲得不同的實施例組合。
參照圖3,根據本揭露的一些實施例和製備方法M1的操作S11,在基底11上形成第一位元線13和第二位元線14。在一些實施例中,第一位元線13和第二位元線14相鄰。在一些實施例中,第一位元線13是一多層結構。在一些實施例中,第一位元線13包括依次堆疊在基底11上的氮化物層131、金屬層132和遮罩層133。在一些實施例中,第二位元線14與第一位元線13同時形成。在一些實施例中,第二位元線14與第一位元線13相似,包括依次堆疊在基底11上的氮化物層141、金屬層142和遮罩層143。
在一些實施例中,操作S11包括:(S111)執行第一毯狀沉積以在基底11上形成毯狀氮化物層;(S112)執行第二毯狀沉積以在毯狀氮化物層上形成毯狀金屬層;(S113)執行第三毯狀沉積以在毯狀金屬層上形成毯狀遮罩層;以及(S114)將毯狀氮化物層、毯狀金屬層和毯狀遮罩層圖案化以形成複數個位元線。應該指出的是,第一位元線13和第二位元線14是複數個位元線的例示。本發明的半導體結構可以包括兩個以上的位元線。
第一位元線13和第二位元線14的層的厚度取決於不同的應用。例如,金屬層132的厚度和金屬層142的厚度可以調整,並且可以根據不同的元件的不同世代而變化。在一些實施例中,金屬層132的厚度和金屬層142的厚度實質上相等。然而,本揭露不限於此。第一位元線13和第二位元線14的堆積材料的安排細節在此不受限制,可以根據不同的應用來調整。
參照圖4,根據本揭露的一些實施例和製備方法M1的操作S12,在第一位元線13和第二位元線14上共形地形成第一間隙子層15。在一些實施例中,第一間隙子層15的橫向部分與基底11接觸。在一些實施例中,第一間隙子層15與第一位元線13、第二位元線14和基底11的輪廓共形。在一些實施例中,第一間隙子層15是由氮化物層的沉積形成。在一些實施例中,第一間隙子層15是藉由原子層沉積(ALD)形成。在一些實施例中,第一間隙子層15的厚度在4和8奈米之間。
參照圖5,根據本揭露的一些實施例和製備方法M1的操作S13,在第一間隙子層15上共形地形成犧牲層SA1。在一些實施例中,犧牲層SA1是藉由共形沉積形成。在一些實施例中,犧牲層SA1是藉由原子層沉積(ALD)形成。在一些實施例中,犧牲層SA1共形地覆蓋基底11、第一位元線13和第二位元線14。在一些實施例中,犧牲層SA1具有與第一間隙子層15共形的輪廓。在一些實施例中,犧牲層SA1是介電質層。在一些實施例中,犧牲層SA1包括不同於第一間隙子層15的介電質材料。在一些實施例中,犧牲層SA1是氧化物層。在一些實施例中,犧牲層SA1包括氧化矽。在一些實施例中,犧牲層SA1的厚度小於第一間隙子層15的厚度。在一些實施例中,犧牲層SA1的厚度在1和3奈米之間。在一些實施例中,犧牲層SA1的厚度用於確定以後在製程中形成的氣隙的寬度。
參照圖6,根據本揭露的一些實施例和製備方法M1的操作S14,在犧牲層SA1上共形地形成第二間隙子層17。在一些實施例中,第二間隙子層17是藉由共形沉積形成。在一些實施例中,第二間隙子層17是藉由原子層沉積(ALD)形成。在一些實施例中,第二間隙子層17共形地覆蓋基底11、第一位元線13和第二位元線14。在一些實施例中,第二間隙子層17具有與犧牲層SA1共形的輪廓。在一些實施例中,第二間隙子層17是介電質層。在一些實施例中,第二間隙子層17包括不同於犧牲層SA1的介電質材料。在一些實施例中,第二間隙子層17包括與第一間隙子層15相同的介電質材料。在一些實施例中,第二間隙子層17是氮化物層。在一些實施例中,第二間隙子層17包括氮化矽。在一些實施例中,第二間隙子層17的厚度大於犧牲層SA1的厚度。在一些實施例中,第二間隙子層17的厚度實質上等於第一間隙子層15的厚度。在一些實施例中,第二間隙子層17的厚度在4和8奈米之間。
參照圖7至圖8,例示本揭露的一些實施例和製備方法M1的操作S15,形成光阻PR1並覆蓋第二間隙子層17的下部。光阻PR1用於定義第二間隙子層17的下部的高度,並且更定義將在以後的製程中形成的氣隙的高度。在一些實施例中,光阻PR1可以是任何類型的遮罩層或保護層。在一些實施例中,操作S15包括多個步驟:(S151)形成光阻PR1;以及(S152)去除光阻PR1的一部分,因此曝露第二間隙子層17的上部。
參照圖7,根據本揭露的一些實施例和製備方法M1的操作S15的步驟S151,形成覆蓋第一位元線13、第二位元線14和基底11的光阻PR1。在一些實施例中,光阻PR1覆蓋第二間隙子層17。
參照圖8,根據本揭露的一些實施例和製備方法M1的操作S15的步驟S152,圍繞第二間隙子層17的上部17T的光阻PR1的一部分被移除。光阻PR1的剩餘部分成為圍繞第二間隙子層17的下部17B的光阻PR1'。光阻PR1'用於確定以後在製程中形成的氣隙的高度。
從光阻PR1'的頂部到基底11測量的高度HPR1'經設計以大於或等於從金屬層132的頂部到基底11測量的金屬層132的高度H132。高度HPR1'也經設計以大於或等於從金屬層142的頂部到基底11測量的金屬層142的高度H142。在一些實施例中,第二間隙子層17的上部17T、犧牲層SA1的上部、第一間隙子層15的上部15T、第一位元線13的上部13T和第二位元線14的上部14T透過光阻PR1'曝露。在一些實施例中,第二間隙子層17的下部17B、犧牲層SA1的下部、第一間隙子層15的下部15B、第一位元線13的下部13B和第二位元線14的下部14B被光阻PR1'包圍。在一些實施例中,光阻PR1'的厚度在80和130奈米之間。
參照圖9,根據本揭露的一些實施例和製備方法M1的操作S16,第二間隙子層17的上部17T被移除。犧牲層SA1的上部透過第二間隙子層17的下部17B曝露。在一些實施例中,執行乾蝕刻以去除第二間隙子層17的上部17T。為了便於說明,在操作S16之後形成的中間結構中的第二間隙子層17的下部17B被稱為第二間隙子層17B。
第二間隙子層17B從基底11測量的高度H17B由光阻PR1'定義。如圖9所示,光阻PR1'的高度HPR1'和高度H17B實質上相等。在一些實施例中,第二間隙子層17B的高度H17B經設計以等於或大於金屬層132的高度H132和/或金屬層142的高度H142,其中高度H132和高度H142是從基底11測量。在一些實施例中,第二間隙子層17B至少圍繞著第一位元線13的金屬層132。在一些實施例中,第二間隙子層17B至少圍繞第二位元線14的金屬層142。
參照圖10,根據本揭露的一些實施例和製備方法M1的操作S17,犧牲層SA1的一部分被移除。在一些實施例中,透過光阻PR1'或第二間隙子層17B曝露的犧牲層SA1的上部被移除。在一些實施例中,犧牲層SA1低於光阻PR1'的頂部或第二間隙子層17B的頂部的垂直部分的至少一部分也被移除。在一些實施例中,執行濕蝕刻以去除犧牲層SA1的上部和垂直部分。在一些實施例中,在濕蝕刻中使用具有高氮氧化物蝕刻率的蝕刻劑。犧牲層SA1的剩餘部分成為介電質層16。在一些實施例中,介電質層16在第一間隙子層15和第二間隙子層17B之間水平延伸。在一些實施例中,介電質層16的整體配置低於光阻PR1'的頂部或低於第二間隙子層17B的頂部。在一些實施例中,介電質層16的頂部和第二間隙子層17B的頂部之間的距離H1在鄰近第一位元線13的測量是60至100奈米的範圍內。在一些實施例中,與第二位元線14相鄰的介電質層16的頂部和第二間隙子層17B的頂部之間的距離H2的測量在60至100奈米的範圍內。在一些實施例中,原生介電質層共形地形成覆蓋在第一間隙子層15和第二間隙子層17B上(未顯示)。在一些實施例中,原生介電質層包括氧化物。
參照圖11,根據本揭露的一些實施例,在操作S17之後,製備方法M1更包括去除光阻PR1'。在一些實施例中,執行蝕刻操作以去除光阻PR1'。在一些實施例中,在去除光阻PR1'期間控制蝕刻操作的蒸汽壓力,以避免損壞或剝落第二間隙子層17B。在一些實施例中,在操作S17之後,在先前被光阻PR1'覆蓋的第二間隙子層17B的部分上更共形地形成原生介電質層(未顯示)。
參照圖12,根據本揭露的一些實施例和製備方法M1的操作S18,在第一間隙子層15和第二間隙子層17B上形成第三間隙子層19,因此形成氣隙AG1和氣隙AG2。氣隙AG1和氣隙AG2由第三間隙子層19密封並由第二間隙子層17B包圍。在一些實施例中,氣隙AG1沿第一位元線13伸長,並垂直於基底11。在一些實施例中,氣隙AG2沿第二位元線14伸長並垂直於基底11。在一些實施例中,氣隙AG1的高度和氣隙AG2的高度由與第一間隙子層15和第二間隙子層17B重疊的移除部分定義。在一些實施例中,氣隙AG1的高度實質上等於高度H1,而氣隙AG2的高度實質上等於高度H2。為了簡單起見,在以下說明中,高度H1也可以代表氣隙AG1的高度,而高度H2也可以代表氣隙AG2的高度。
在一些實施例中,氣隙AG1圍繞著第一位元線13的下部13B。在一些實施例中,氣隙AG2圍繞著第二位元線14的下部14B。在一些實施例中,第三間隙子層19的厚度大於氣隙AG1的寬度(或介電質層16的厚度,因為氣隙AG1的寬度是由犧牲層SA1定義)。同樣地,在一些實施例中,第三間隙子層19的厚度大於氣隙AG2的寬度(或介電質層16的厚度)。在一些實施例中,第三間隙子層19是藉由沉積操作形成。在一些實施例中,第三間隙子層19是藉由化學氣相沉積形成。在一些實施例中,形成第三間隙子層19的沉積率大於形成犧牲層SA1的沉積率。在一些實施例中,第三間隙子層19不在第一間隙子層15和第二間隙子層17B之間形成。在一些實施例中,第三間隙子層19與第一間隙子層15、第二間隙子層17B、氣隙AG1和氣隙AG2的輪廓共形。在一些實施例中,第三間隙子層19是介電質層。在一些實施例中,第一間隙子層19包括與第二間隙子層17B或第一間隙子層15相同的介電質材料。在一些實施例中,第三間隙子層19是氮化物層。在一些實施例中,第三間隙子層19包括氮化矽。在一些實施例中,第三間隙子層19的厚度在6和10奈米之間。
參照圖13,根據本揭露的一些實施例,在操作S18之後,製備方法M1更可包括(S19)曝露第一位元線13和第二位元線14之間的基底11。在一些實施例中,第三間隙子層19、第二間隙子層17B、介電質層16和第一間隙子層15的橫向部分被移除。在一些實施例中,配置在第一位元線13和第二位元線14之間、第一位元線13的頂部和第二位元線14的頂部的第三間隙子層19的橫向部分被移除,因此形成蝕刻的第三間隙子層19'。在一些實施例中,基底11上位於第一位元線13和第二位元線14之間並通過第三間隙子層19'曝露的第二間隙子層17B的橫向部分被移除,因此形成蝕刻的第二間隙子層17'。在一些實施例中,在第一位元線13和第二位元線14之間的基底11上、透過第二間隙子層17'曝露的介電質層16的橫向部分被移除,因此形成蝕刻的介電質層16'。在一些實施例中,基底11上位於第一位元線13和第二位元線14之間、透過介電質層16'曝露的第一間隙子層15的橫向部分被移除,並且第一位元線13和第二位元線14的頂部透過第三間隙子層19'曝露的第一間隙子層15的橫向部分也被移除,因此形成蝕刻的第一間隙子層15'。
在一些實施例中,在操作S19期間,第一間隙子層15'、介電質層16'、第二間隙子層17'和第三間隙子層19'中的每一個分別被劃分為圍繞第一位元線13和第二位元線14的不同部分。在一些實施例中,第一間隙子層15'的第一部分層153、介電質層16'的第一部分層163、氣隙AG1、第二間隙子層17'的第一部分層173和第三間隙子層19'的第一部分層193可被共同定義為圍繞第一位元線13的第一間隙子結構。在一些實施例中,第一間隙子層15'的第二部分層154、介電質層16'的第二部分層164、氣隙AG2、第二間隙子層17'的第二部分層174和第三間隙子層19'的第二部分層194可被共同定義為圍繞第二位元線14的第二間隙子結構。
在一些實施例中,第三間隙子層19'的第一部分層193被分為氣隙AG1上方的上部193T和圍繞氣隙AG1的下部193B。在一些實施例中,在操作S19期間,配置在第二間隙子層17B的第一部分層173的頂部的第一部分層193的橫向部分也被移除,並且第一部分層173的頂部被曝露。在這樣的實施例中,第一部分層193被分成兩個不連續的部分,其中上部193T和下部193B被分開,如圖13所示。在其他實施例中,由於第三間隙子層19'的厚度較大,第二間隙子層17B的頂部完全被第三間隙子層19'的垂直部分覆蓋,這導致上部193T完全覆蓋在第一部分層173的頂部。在這樣的實施例中,第一部分層193是一個連續的、階梯狀的層,其中上部193T和下部193B連接。
同樣,在一些實施例中,第三間隙子層19'的第二部分層194被劃分為氣隙AG2上方的上部194T和圍繞氣隙AG2的下部194B。在一些實施例中,在操作S19期間,配置在第二部分層174的頂部上方的第二部分層194的橫向部分也被移除,並且第二部分層174的頂部被曝露。在這樣的實施例中,第二部分層194被分成兩個不連續的部分,其中上部194T和下部194B被分開,如圖13所示。在其他實施例中,由於第三間隙子層19'的厚度較大,第二間隙子層17B的頂部完全被第三間隙子層19'的垂直部分覆蓋,這導致上部194T完全覆蓋在第二部分層174的頂部。在這樣的實施例中,第二部分層194是一個連續的、階梯狀的層,上部194T和下部194B連接。
在一些實施例中,氣隙AG1上方的第一間隙子結構的厚度實質上等於第一間隙子層15'和第三間隙子層19'的總厚度。在一些實施例中,氣隙AG1處的第二間隙子結構的厚度實質上等於第一間隙子層15'、犧牲層SA1、第二間隙子層17'和第一間隙子層19'的總厚度。氣隙AG1和第二間隙子層17'的第一部分層173僅圍繞第一位元線13的下部13B,因此第一間隙子層結構從基底11向第一位元線13的頂部逐漸變細。同樣地,在一些實施例中,氣隙AG2上方的第二間隙子結構的厚度實質上等於第一間隙子層15'和第三間隙子層19'的總厚度。在一些實施例中,氣隙AG2處的第二間隙子結構的厚度實質上等於第一間隙子層15'、犧牲層SA1、第二間隙子層17'和第三間隙子層19'的總厚度。氣隙AG2和第二間隙子層17'的第二部分層174僅圍繞第二位元線14的下部14B,因此第二間隙子層結構從基底11向第二位元線14的頂部逐漸變細。
在一些實施例中,執行單一蝕刻操作以形成第一間隙子層15'、介電質層16'、第二間隙子層17'和第三間隙子層19'。在一些實施例中,第一間隙子層15'、介電質層16'、第二間隙子層17'和第三間隙子層19'是藉由多次蝕刻操作形成。在一些實施例中,在操作S19中執行一個或多個乾蝕刻操作。在一些實施例中,在操作S19中更去除透過第一間隙子層19'曝露的第二間隙子層17'的頂部部分。在一些實施例中,由於第三間隙子層19/19'的厚度大於氣隙AG1的寬度或氣隙AG2的寬度,因此在操作S19期間,氣隙AG1和氣隙AG2仍由第三間隙子層19/19'密封。
參照圖14至圖15,例示本揭露的一些實施例,在操作S19之後,製備方法M1更包括:(S20)在基底11上形成觸點20'。在一些實施例中,觸點20'形成於第一位元線13和第二位元線14之間。在一些實施例中,觸點20'與基底11形成物理接觸,以便與基底11電連接。
在一些實施例中,製備方法M1的操作S20包括:(S201)形成覆蓋第一位元線13和第二位元線14的觸點材料層20;以及(S202)去除觸點材料層20的一部分以形成觸點20'。在一些實施例中,觸點材料層20包括摻雜的多晶矽。在一些實施例中,執行毯狀沉積以形成觸點材料層20。在一些實施例中,執行回蝕操作以去除觸點材料層20的部分,因此形成觸點20'。
在一些實施例中,如圖15所示,觸點20'圍繞著第一位元線13和第二位元線14。在一些實施例中,觸點20'在基底11上方的高度H20'小於氣隙AG1的頂部與基底11之間的距離D1。在一些實施例中,觸點20'的高度H20'小於氣隙AG2的頂部和基底11之間的距離D2。在一些實施例中,距離D1實質上等於距離D2,因為距離D1和距離D2都是由光阻PR1'的高度HPR1'和/或第二間隙子層17B的高度H17B定義。在一些實施例中,觸點20'的高度H20'大於第一位元線13的金屬層132的高度H132。在一些實施例中,觸點20'的高度H20'大於第二位元線14的金屬層142的高度H142。在一些實施例中,高度H20'在20和60奈米之間。
參照圖16,根據本揭露的一些實施例,在操作S20之後,製備方法M1更包括:(S21)在觸點20'、第一位元線13和第二位元線14上形成著陸層22。在一些實施例中,著陸層22包括一金屬部件。在一些實施例中,著陸層22包括銅。在一些實施例中,執行毯狀沉積以形成著陸層22。在一些實施例中,著陸層22覆蓋第一位元線13的頂部和第二位元線14的頂部。
根據本揭露的一些實施例,在形成著陸層22之前,製備方法M1更包括:在觸點20'、第一位元線13和第二位元線14上形成黏附層(未示出)。在一些實施例中,黏附層的目的是增加著陸墊(將在該製程中稍後形成)和位元線(例如,第一位元線13和第二位元線14)之間的黏附力,以防止著陸墊的剝落。在一些實施例中,黏附層連續地、共形地配置在觸點20'、第一間隙子結構、第二間隙子結構、第一位元線13和第二位元線14上。在一些實施例中,黏附層經圖案化操作以形成著陸墊。在一些實施例中,在圖案化操作之後,黏附層完全被著陸墊重疊。
參照圖17至圖19,例示本揭露的一些實施例,在操作S21之後,製備方法M1更包括:(S22)形成圍繞第一位元線13的上氣隙AG3和圍繞第二位元線14的上氣隙AG4。在一些實施例中,操作S22包括:(S221)在圍繞第一位元線13和第二位元線14的間隙子結構中分別形成開口;(S222)密封開口以形成上氣隙AG3和上氣隙AG4;以及(S223)曝露著陸層22。
參照圖17,根據本揭露的一些實施例和製備方法M1的操作S221,圍繞第一位元線13形成第一開口OP1,圍繞第二位元線14形成第二開口OP2。在一些實施例中,執行定向乾蝕刻以形成第一開口OP1和第二開口OP2。
在一些實施例中,覆蓋第一間隙子結構頂部的著陸層22的一部分被移除以形成第一開口OP1。在這樣的實施例中,形成一個穿透覆蓋在第一間隙子結構頂部的著陸層22的部分的孔,並且第一間隙子結構被曝露出來。在一些實施例中,第一間隙子層15'的一部分和/或第三間隙子層19'的一部分被移除。在一些實施例中,第一開口OP1從俯視角度(未顯示)圍繞著第一位元線13。在一些實施例中,第一開口OP1的一部分配置在第一間隙子層15'和第三間隙子層19'之間,並圍繞著第一位元線13的上部13T,其中上部13T被定義為第一位元線13在氣隙AG1之上的部分。在一些實施例中,第一開口OP1被第一間隙子層15'和/或第三間隙子層19'與氣隙AG1分開。在一些實施例中,第一開口OP1與氣隙AG1的頂部接觸(未顯示)。
在一些實施例中,覆蓋第二間隙子結構頂部的著陸層22的一部分被移除以形成第二開口OP2。在這樣的實施例中,形成一個穿透覆蓋在第二間隙子結構頂部的著陸層22的部分的孔,並且第二間隙子結構被曝露出來。在一些實施例中,第一間隙子層15'的一部分和/或第三間隙子層19'的一部分被移除。在一些實施例中,第二開口OP2從俯視角度(未顯示)圍繞著第二位元線14。在一些實施例中,第二開口OP2的一部分佈置在第一間隙子層15'和第一間隙子層19'之間,並圍繞第二位元線14的上部14T,其中上部14T被定義為第二位元線14在氣隙AG2之上的部分。在一些實施例中,第二開口OP2被第二間隙子結構與氣隙AG2分開。在一些實施例中,第二開口OP2與氣隙AG2的頂部接觸。
參照圖18,根據本揭露的一些實施例和製備方法M1的操作S222,在著陸層22上形成介電質層23。在一些實施例中,介電質層23是藉由氮化物層的沉積形成。介質層23填充第一開口OP1的一部分和第二開口OP2的一部分,形成氣隙AG3和氣隙AG4。在一些實施例中,氣隙AG3圍繞著第一位元線13的上部13T,而氣隙AG4圍繞著第二位元線14的上部14T。在一些實施例中,氣隙AG3從第一間隙子結構的頂部向氣隙AG1延伸,而氣隙AG4從第二間隙子結構的頂部向氣隙AG2延伸。在一些實施例中,介電質層23與第一間隙子結構和/或第二間隙子結構有物理接觸。更具體地說,在這樣的實施例中,介電質層23與第一間隙子層15'和/或第三間隙子層19'物理接觸。因此,在這樣的實施例中,氣隙AG3的頂部低於第一位元線13的頂部,和/或氣隙AG4的頂部低於第二位元線14的頂部。在一些實施例中,介電質層23與第一間隙子結構和/或第二間隙子結構分開。更具體地說,在這樣的實施例中,介電質層23與圍繞第一位元線13和/或圍繞第二位元線14的第一間隙子層15'和第三間隙子層19'分開。因此,在這樣的實施例中,氣隙AG3的頂部高於第一位元線13的頂部,和/或氣隙AG4的頂部高於第二位元線14的頂部。在一些實施例中,氣隙AG3的尺寸小於氣隙AG1的尺寸。在一些實施例中,氣隙AG4的尺寸小於氣隙AG2的尺寸。在一些實施例中,氣隙AG3的寬度小於氣隙AG1的寬度。在一些實施例中,氣隙AG4的寬度小於氣隙AG2的寬度。在一些實施例中,氣隙AG3的長度小於氣隙AG1的高度H1。在一些實施例中,氣隙AG4的長度小於氣隙AG2的高度H2。
參照圖19,根據本揭露的一些實施例,以及製備方法M1的操作S22的步驟S223,去除介電質層23的一部分以曝露出著陸層22。在一些實施例中,執行平坦化以去除介電質層23的該部分。在一些實施例中,在曝露著陸層22時停止平坦化。在一些實施例中,介電質層23的至少一部分留在第一開口OP1和第二開口OP2中,以保持氣隙AG3和氣隙AG4的密封。
參照圖20,根據本揭露的一些實施例,在操作S22的步驟S223之後,製備方法M1更包括:(S23)形成著陸墊22'。在一些實施例中,執行圖案化操作以去除著陸層22的部分,因此形成一個或多個著陸墊22'。為了便於說明,在下面的描述中只描述與第一位元線13和第二位元線14之間的觸點20'電連接的著陸墊22'。在一些實施例中,著陸墊22'與觸點20'和相鄰的位元線(例如第二位元線14)共形。在一些實施例中,黏附層(未顯示)與著陸層22同時被圖案化。在一些實施例中,黏附層在著陸層22'和觸點20'之間,以及在著陸層22'和第二位元線14之間共形地配置。在一些實施例中,由於蝕刻操作,著陸墊22'具有圓角。
根據本揭露的一些實施例,操作S23是在操作S22之前執行。在一些實施例中,由於執行操作S22和S23的順序不同,氣隙AG3和AG4形成在第一間隙子結構和第二間隙子結構的不同位置。在一些實施例中,著陸墊22'和介電質層23具有與圖20中所示的半導體結構2的那些實施例不同的配置。
圖21至圖23是橫截面圖,例示半導體結構3的製備方法M1的不同製備階段。如上所述,在一些實施例中,原生介電質層與第一間隙子層15和第二間隙子層17B共形形成。根據本揭露的一些實施例,在操作S16之後,在第一間隙子層15和第二間隙子層17B的曝露表面上形成介電質層18a。根據本揭露的一些實施例,在去除光阻PR1'後,在第二間隙子層17B的曝露表面上形成介電質層18b。在一些實施例中,原生介電質層18b形成在第二間隙子層17B的與光阻PR1'接觸的表面上。在一些實施例中,介電質層18a和介電質層18b被共同定義為介電質層18。在一些實施例中,介電質層18與第一間隙子層15和第二間隙子層17B的曝露表面的輪廓共形形成。在一些實施例中,介電質層18配置在第一間隙子層15和第二間隙子層17B之間,其中犧牲層SA1的移除部分已經配置。在一些實施例中,當第一間隙子層15和第二間隙子層17B曝露在環境中時,介電質層18自然形成。在一些實施例中,介電質層18是原生氧化物層。如上所述的製備方法M1是在圖22的中間結構上執行的,以形成圖23所示的半導體結構3。詳細描述在此不再重複。
圖24至圖25是是橫截面圖,例示半導體結構4的製備方法M1的不同製備階段。如上所述,在一些實施例中,在操作S19期間,透過第三間隙子層19'曝露的第二間隙子層17'的頂部部分也被移除。在一些實施例中,在操作S19中執行單個定向乾蝕刻。在一些實施例中,單個定向乾蝕刻在基底11曝露後停止。替代圖13的中間結構,第二間隙子層17'的頂部部分、透過上部193T和194T曝露的下部193B的頂部部分和下部194B的頂部部分同時被定向乾蝕刻去除。在一些實施例中,下部193B的頂部和/或下部194B的頂部低於第二間隙子層17'的頂部。在一些實施例中,第二間隙子層17'具有如圖23所示的階梯狀構造。在如上所述的製備方法M1之後,如圖24所示,在操作S20之後,在第一位元線13和第二位元線14之間形成具有T形配置的觸點20'。在操作20之後,在圖24的中間結構上依次執行製備方法M1的其他操作,以形成如圖25所示的半導體結構4。詳細描述在此不再重複。
圖26至圖28是橫截面圖,例示半導體結構5的製備方法M1的不同製備階段。參照圖26,在一些實施例中,第三間隙子層19的厚度大於或等於介電質層16和第二間隙子層17B的總厚度。在這樣的實施例中,第二間隙子層17B的頂部可以被第三間隙子層19的垂直部分完全覆蓋。在操作S19期間,第二間隙子層17B的整個垂直部分被第三間隙子層19的垂直部分所保護。參照圖27,在這樣的實施例中,下部193B的一部分被上部193T保護。在這樣的實施例中,下部194B的一部分被上部194T所保護。因此,如圖26所示,第一部分層193是一連續、階梯狀的層,其中上部193T和下部193B相連。第二部分層194是一連續和階梯狀的層,上部194T和下部194B連接。如上所述的製備方法M1是在圖27的中間結構上執行,以形成圖28所示的半導體結構5。如上文在製備半導體結構2的說明所述,在一些實施例中,介電質層23密封氣隙AG3和AG4,並與第一間隙子層15'和/或第三間隙子層19'分開。在這樣的實施例中,氣隙AG3的頂部在第一位元線13的頂部上方,和/或氣隙AG4的頂部在第二位元線14的頂部上方。半導體結構5的其他元素與半導體結構2的元素相似,在此不再重複詳細描述。
圖29至圖32是橫截面圖,例示半導體結構6的製備方法M1的不同製備階段,其中在操作S22之前執行操作S23。如上所述,在一些實施例中,在操作S22之前執行操作S23,以提供著陸墊22'和介電質層23的不同配置。
參照圖29,例示本揭露的一些實施例,根據上文所述的操作S11至S21形成一個中間結構。在一些實施例中,操作S23是在圖29的中間結構上執行。
參照圖30,根據本揭露的一些實施例,執行操作S23以形成著陸墊22'。在一些實施例中,對著陸層22執行圖案化以形成著陸墊22'。在一些實施例中,在著陸層22上執行蝕刻操作以形成著陸墊22'。在一些實施例中,著陸層22的部分被蝕刻操作所移除。在一些實施例中,在著陸墊22'之間形成複數個凹槽RC。為了便於說明,在下面的描述中,只描述與第一位元線13和第二位元線14之間的觸點20'電連接的著陸墊22',以及只描述配置在第一位元線13和第二位元線14之間的凹槽RC。在一些實施例中,第一間隙子層15'的第一部分層153和第一部分層193的上部193T被曝露。在一些實施例中,圍繞第一位元線13的上部13T的一部分的第一間隙子結構的一部分也被蝕刻操作去除。在一些實施例中,第一間隙子層15'的第二部分層154和第二部分層194的上部194T被曝露。在一些實施例中,圍繞第二位元線14的上部14T的一部分的第二間隙子結構的一部分也被蝕刻操作移除。在一些實施例中,第一位元線13的上部13T的一部分更被蝕刻操作移除。在一些實施例中,第二位元線14的上部14T的一部分更被蝕刻操作移除。在一些實施例中,在蝕刻操作之前,在第一位元線13的至少一部分和第一間隙子結構的至少一部分上形成圖案化遮罩。在一些實施例中,在蝕刻操作之前,在第二位元線14的至少一部分和第二間隙子結構的至少一部分上形成圖案遮罩。在一些實施例中,執行定向乾蝕刻以形成著陸墊22'。
參照圖31至圖32,例示本揭露的一些實施例,操作S22是在圖28的中間結構上的操作S23之後執行。與第一位元線13相鄰形成第一開口OP1,而與第二位元線14相鄰形成第二開口OP2。在一些實施例中,執行定向乾蝕刻以形成第一開口OP1和第二開口OP2。
參照圖31,根據本揭露的一些實施例,形成第一開口OP1和第二開口OP2。在一些實施例中,第一間隙子層15'的第一部分層153的一部分和第三間隙子層19'的上部193T被移除。在一些實施例中,第一開口OP1與第一位元線13的上部13T相鄰配置,並從第一位元線13的上部13T的底部和頂部之間的中點延伸。在一些實施例中,第二開口OP2與第二位元線14的上部14T相鄰配置,並從第二位元線14的上部14T的底部和頂部之間的中點延伸。在一些實施例中,第一開口OP1的一部分配置在第一間隙子層15'的第一部分層153和第三間隙子層19'的上部193T之間。在一些實施例中,第一開口OP1與氣隙AG1的頂部相連。在一些實施例中,第二開口OP2的一部分配置在第一間隙子層15'的第二部分層154和第三間隙子層19'的上部194T之間。在一些實施例中,第二開口OP2與氣隙AG2的頂部相連。
參照圖32,根據本揭露的一些實施例,在圖31的中間結構上執行操作22,以形成半導體結構6。在一些實施例中,在圖31的著陸墊22'上形成介電質層23。在一些實施例中,介電質層23形成在著陸墊22'、第一位元線13和第二位元線14上。在一些實施例中,介電質層23填滿凹槽,並經配置在第一位元線13的頂部和第二位元線14的頂部。在一些實施例中,介電質層23在凹槽RC中的部分密封氣隙AG3和氣隙AG4。在一些實施例中,執行毯狀沉積以形成介電質層23,並且介電質層23的頂面非平面。在一些實施例中,介電質層23的頂面的輪廓與操作S23之後的著陸墊22'、第一位元線13和第二位元線14的輪廓相對應。
本揭露的一個方面提供一種半導體結構。該半導體結構包括:一基底;一位元線結構,配置在該基底上;一第一介電質層,圍繞該位元線結構;一第二介電質層,圍繞該第一介電質層的一下部,其中該第二介電質層藉由該第一氣隙與該第一介電質層分開;以及一第三介電質層,圍繞該第一介電質層的一上部並密封該第一氣隙。
本揭露的另一個方面提供一種半導體結構。該半導體結構包括:一第一位元線和一第二間隙子結構。該第一位元線配置在一基底上。該第二間隙子結構圍繞該第一位元線,並包括一第一介電質層和由該第一介電質層密封的一第一氣隙。該第一氣隙圍繞該第一位元線的一下部。
本揭露的另一個方面提供一種半導體結構的製備方法。該製備方法包括:在一基底上形成一位元線;在該位元線上形成一第一間隙子層並與之共形;在該第一間隙子層上形成一犧牲層並與之共形;在該犧牲層上形成一第二間隙子層並與之共形;形成覆蓋該第二間隙子層一下部的一遮罩層;移除該第二間隙子層的一上部;移除該犧牲層;以及在該第一間隙子層和該第二間隙子層上形成一第三間隙子層,因此形成由該第二間隙子層該下部所包圍的一第一氣隙。
總之,本申請揭露一種半導體結構,以及一種該半導體結構的製備方法。該半導體結構包括圍繞位元線下部的氣隙,位元線的金屬層與觸點之間的寄生效應可以降到最低。該半導體結構可更包括圍繞位元線上部的氣隙,並且也可將著陸墊和位元線之間的寄生效應降至最低。
雖然已詳述本揭露及其優點,然而應理解可以進行其他變化、取代與替代而不脫離揭露專利範圍所界定之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解以根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本揭露案之揭露專利範圍內。
1:半導體結構
2:半導體結構
3:半導體結構
4:半導體結構
5:半導體結構
6:半導體結構
11:基底
13:第一位元線
13B:下部
13T:上部
14:第二位元線
14B:下部
14T:上部
15:第一間隙子層
15B:下部
15T:上部
15':第一間隙子層
16:介電質層
16':介電質層
17:第二間隙子層
17B:下部
17T:上部
17':第二間隙子層
18:介電質層
18a:介電質層
18b:介電質層
19:第三間隙子層
19':第三間隙子層
20:觸點材料層
20':觸點
22:著陸層
22':著陸墊
23:介電質層
131:氮化物層
132:金屬層
133:遮罩層
141:氮化物層
142:金屬層
143:遮罩層
153:第一部分層
154:第二部分層
163:第一部分層
164:第二部分層
173:第一部分層
174:第二部分層
193:第一部分層
193B:下部
193T:上部
194:第二部分層
194B:下部
194T:上部
AG1:氣隙
AG2:氣隙
AG3:氣隙
AG4:氣隙
D1:距離
D2:距離
H1:距離(高度)
H132:高度
H142:高度
H17B:高度
H2:距離(高度)
H20':高度
HPR1':高度
M1:製備方法
OP1:第一開口
OP2:第二開口
PR1:光阻
PR1':光阻
RC:凹槽
S11:操作
S12:操作
S13:操作
S14:操作
S15:操作
S16:操作
S17:操作
S18:操作
SA1:犧牲層
X:方向
Y:方向
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號係指相同的元件。
圖1是橫截面圖,例示本揭露一些實施例之半導體結構。
圖2是流程圖,例示本揭露一些實施例之半導體結構的製備方法。
圖3至圖20是橫截面圖,例示本揭露一些實施例之半導體結構的形成中間階段。
圖21至圖23是橫截面圖,例示本揭露一些實施例之半導體結構的形成中間階段。
圖24至圖25是橫截面圖,例示本揭露一些實施例之半導體結構的形成中間階段。
圖26至圖28是橫截面圖,例示本揭露一些實施例之半導體結構的形成中間階段。
圖29至圖32是橫截面圖,例示本揭露一些實施例之半導體結構的形成中間階段。
1:半導體結構
11:基底
13:第一位元線
14:第二位元線
15':第一間隙子層
16':介電質層
17':第二間隙子層
19':第三間隙子層
20':觸點
22':著陸墊
23:介電質層
131:氮化物層
132:金屬層
133:遮罩層
141:氮化物層
142:金屬層
143:遮罩層
153:第一部分層
154:第二部分層
163:第一部分層
164:第二部分層
173:第一部分層
174:第二部分層
193:第一部分層
193B:下部
193T:上部
194:第二部分層
194B:下部
194T:上部
AG1:氣隙
AG2:氣隙
AG3:氣隙
AG4:氣隙
D1:距離
D2:距離
H132:高度
H142:高度
H17B:高度
H20':高度
SA1:犧牲層
X:方向
Y:方向
Claims (17)
- 一種半導體結構,包括:一基底;一位元線結構,配置在該基底上;一第一介電質層,圍繞該位元線結構;一第二介電質層,圍繞該第一介電質層的一下部,其中該第二介電質層藉由一第一氣隙與該第一介電質層分開;一第三介電質層,圍繞該第一介電質層的一上部並密封該第一氣隙;以及一第四介電質層,配置在該第二介電質層和該第三介電質層之間;其中該第四介電質層配置在該第一氣隙和該第一介電質層之間。
- 如請求項1所述的半導體結構,更包括:一觸點,配置在該基底上並與該位元線結構相鄰。
- 如請求項2所述的半導體結構,其中該第一氣隙的頂部與該基底之間的距離大於該觸點的頂部與該基底之間的距離。
- 如請求項2所述的半導體結構,更包括:一著陸墊,配置在該觸點和該位元線結構上。
- 如請求項4所述的半導體結構,其中該著陸墊覆蓋該位元線結構的頂部。
- 如請求項4所述的半導體結構,更包括:一第五介電質層,配置在該著陸墊的一部分上,其中該第五介電質層穿透到該著陸墊中並與該第一介電質層或該第三介電質層接觸。
- 如請求項4所述的半導體結構,更包括:一第五介電質層,配置在該著陸墊的一部分上,其中該第五介電質層密封該著陸墊的一個孔,並與該第一介電質層或該第三介電質層分開。
- 如請求項1所述的半導體結構,更包括:一第二氣隙,圍繞該第一介電質層的一上部,並配置在該第一介電質層和該第三介電質層之間。
- 如請求項8所述的半導體結構,其中該第二氣隙與該第一氣隙分開,該第二氣隙從該第一介電質層的頂部向該第一氣隙延伸,該第一氣隙垂直於該基底伸長,該第二氣隙朝向該第一氣隙逐漸變細。
- 一種半導體結構,包括:一第一位元線,設置在一基底上;以及 一第一間隙子結構,圍繞該第一位元線,並包括一第一介電質層和由該第一介電質層密封的一第一氣隙;其中該第一氣隙圍繞該第一位元線的一下部;其中該第一氣隙的頂部與該基底之間的距離大於該第一位元線的一金屬層的頂部與該基底之間的距離。
- 如請求項10所述的半導體結構,更包括:一觸點,圍繞該第一間隙子結構,其中該第一氣隙的頂部與該基底之間的距離大於或等於該觸點的頂部與該基底之間的距離。
- 如請求項11所述的半導體結構,更包括:一著陸墊,配置在該觸點上並與該第一間隙子結構的一部分接觸,該第一氣隙的頂部被該著陸墊包圍。
- 如請求項10所述的半導體結構,更包括:一第二位元線,配置在該基底上,並與該第一位元線相鄰;以及一第二間隙子結構,圍繞該第二位元線,並包括一第二介電質層和由該第二介電質層密封的一第二氣隙。
- 如請求項13所述的半導體結構,更包括:一觸點,配置在該第一位元線和該第二位元線之間,其中該第二氣隙的頂部與該基底之間的距離大於該觸點的頂部與該基底之間的距離。
- 如請求項10所述的半導體結構,其中該第一間隙子結構更包括:一第三氣隙,配置在該第一介電質層中並在該第一氣隙上方。
- 如請求項15所述的半導體結構,其中該第三氣隙與該第一氣隙分開,並且該第三氣隙的尺寸小於該第一氣隙的尺寸。
- 如請求項15所述的半導體結構,其中該第一間隙子結構更包括:一原生介電質層,配置在該第一介電質層中,位於該第一氣隙和該第三氣隙之間。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/582,179 US12022648B2 (en) | 2022-01-24 | 2022-01-24 | Semiconductor structure having air gap |
US17/582,726 | 2022-01-24 | ||
US17/582,179 | 2022-01-24 | ||
US17/582,726 US12132087B2 (en) | 2022-01-24 | Method of manufacturing semiconductor structure having air gap |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202331935A TW202331935A (zh) | 2023-08-01 |
TWI825690B true TWI825690B (zh) | 2023-12-11 |
Family
ID=86689326
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111115866A TWI794086B (zh) | 2022-01-24 | 2022-04-26 | 具有氣隙之半導體結構的製備方法 |
TW111115861A TWI825690B (zh) | 2022-01-24 | 2022-04-26 | 具有氣隙的半導體結構 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111115866A TWI794086B (zh) | 2022-01-24 | 2022-04-26 | 具有氣隙之半導體結構的製備方法 |
Country Status (1)
Country | Link |
---|---|
TW (2) | TWI794086B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5831330A (en) * | 1996-06-28 | 1998-11-03 | Winbond Electronics Corp. | Die seal structure for a semiconductor integrated circuit |
US20110034003A1 (en) * | 2005-11-21 | 2011-02-10 | Macronix International Co., Ltd. | Vacuum Cell Thermal Isolation for a Phase Change Memory Device |
TWI708321B (zh) * | 2018-11-08 | 2020-10-21 | 南亞科技股份有限公司 | 半導體結構及其製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9754946B1 (en) * | 2016-07-14 | 2017-09-05 | Micron Technology, Inc. | Methods of forming an elevationally extending conductor laterally between a pair of conductive lines |
CN110718550B (zh) * | 2018-07-12 | 2023-11-28 | 三星电子株式会社 | 半导体器件及制造其的方法 |
US11189706B2 (en) * | 2020-02-11 | 2021-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET structure with airgap and method of forming the same |
US11302802B2 (en) * | 2020-02-19 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Parasitic capacitance reduction |
-
2022
- 2022-04-26 TW TW111115866A patent/TWI794086B/zh active
- 2022-04-26 TW TW111115861A patent/TWI825690B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5831330A (en) * | 1996-06-28 | 1998-11-03 | Winbond Electronics Corp. | Die seal structure for a semiconductor integrated circuit |
US20110034003A1 (en) * | 2005-11-21 | 2011-02-10 | Macronix International Co., Ltd. | Vacuum Cell Thermal Isolation for a Phase Change Memory Device |
TWI708321B (zh) * | 2018-11-08 | 2020-10-21 | 南亞科技股份有限公司 | 半導體結構及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI794086B (zh) | 2023-02-21 |
TW202331935A (zh) | 2023-08-01 |
TW202332001A (zh) | 2023-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108550569B (zh) | 半导体集成电路的电容装置及其制作方法 | |
JP4446179B2 (ja) | 半導体装置の製造方法 | |
JP2009164535A (ja) | 半導体装置、及びその製造方法 | |
KR19990073712A (ko) | 씨오비(cob)를 구비한 반도체 메모리 장치 및 그 제조방법 | |
JPH0645553A (ja) | 半導体記憶装置およびその製造方法 | |
US11856749B2 (en) | Memory and method for forming memory | |
WO2021185108A1 (zh) | 双面电容结构及其形成方法 | |
US7468306B2 (en) | Method of manufacturing a semiconductor device | |
TWI503958B (zh) | 形成記憶胞電晶體的方法 | |
TWI825690B (zh) | 具有氣隙的半導體結構 | |
JP2000031424A (ja) | 半導体メモリ装置のキャパシタ製造方法 | |
US20240008261A1 (en) | Method for manufacturing a semiconductor structure having air gap | |
WO2022052627A1 (zh) | 存储器的制造方法和存储器 | |
US12022648B2 (en) | Semiconductor structure having air gap | |
CN115274564A (zh) | 半导体结构的制造方法 | |
US12132087B2 (en) | Method of manufacturing semiconductor structure having air gap | |
CN116489991A (zh) | 半导体结构的制备方法 | |
US11823951B2 (en) | Method of manufacturing semiconductor structure having air gap | |
TW201349360A (zh) | 半導體裝置及其製備方法 | |
US11877435B2 (en) | Semiconductor structure having air gap | |
TWI817428B (zh) | 具有氣隙的半導體結構 | |
US12058848B2 (en) | Semiconductor structure having air gap | |
TWI852353B (zh) | 三維記憶體裝置及其形成方法 | |
KR100949899B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
WO2022083168A1 (zh) | 半导体结构制作方法及半导体结构 |