TWI824752B - 具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法 - Google Patents

具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法 Download PDF

Info

Publication number
TWI824752B
TWI824752B TW111137686A TW111137686A TWI824752B TW I824752 B TWI824752 B TW I824752B TW 111137686 A TW111137686 A TW 111137686A TW 111137686 A TW111137686 A TW 111137686A TW I824752 B TWI824752 B TW I824752B
Authority
TW
Taiwan
Prior art keywords
signal
clock
phase
recovery device
data recovery
Prior art date
Application number
TW111137686A
Other languages
English (en)
Other versions
TW202401987A (zh
Inventor
米哈伊爾 塔姆拉茲安
維諾德 庫馬爾 賈因
帕提庫馬爾 哥雅
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Application granted granted Critical
Publication of TWI824752B publication Critical patent/TWI824752B/zh
Publication of TW202401987A publication Critical patent/TW202401987A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Measuring And Recording Apparatus For Diagnosis (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

本發明介紹一種時鐘和資料恢復裝置，包含第一相位檢測器、脈衝濾波器、充電泵浦、迴路濾波器和壓控振盪器。第一相位檢測器根據資料訊號和第一輸出訊號來產生第一相位狀態訊號。脈衝濾波器根據迴路電容器的電容來調整第一相位狀態訊號以產生濾波後的訊號。充電泵浦根據濾波後的訊號來產生泵浦訊號。迴路濾波器根據泵浦訊號來產生控制訊號。壓控振盪器產生第二輸出訊號且根據控制訊號來調整第二輸出訊號的頻率，其中根據第二輸出訊號產生第一輸出訊號。

Description

具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法
本發明大致上系關於時鐘和資料恢復裝置，且更確切地說，關於具有脈衝濾波器的時鐘和資料恢復電路和其操作方法。
在許多高速系統中，經由高速串行鏈路執行資料的傳輸而不伴隨時鐘，且利用時鐘和資料恢復（clock and data recovery，CDR）裝置同步地進行資料傳輸。CDR裝置可從輸入資料恢復時鐘信息，且所恢復的時鐘信息用於對資料進行取樣和重新定時以用於進一步處理。類比CDR裝置與數位CDR裝置相比具有足夠相位容限和低時延的高帶寬的優點。然而，類比CDR裝置需要具有較大電容的大尺寸迴路電容器以保持類比CDR裝置的穩定性和性能。具有較大電容的大尺寸迴路電容器在電路板中佔用較大面積。
需要CDR裝置的創造性設計，其可減少佔用面積同時維持CDR裝置的穩定性和性能。本文中的任何內容都不應解釋為對於本公開的任何部分的現有技術中的知識的認可。
本公開提出時鐘和資料恢復（CDR）裝置和其操作方法。
在一些實施例中，CDR裝置包含第一相位檢測器、脈衝濾波器、充電泵浦、迴路濾波器和壓控振盪器。第一相位檢測器可接收資料訊號和第一輸出訊號，且根據資料訊號和第一輸出訊號來產生第一相位狀態訊號。脈衝濾波器耦合到第一相位檢測器，且配置成根據迴路電容器的電容來調整第一相位狀態訊號以產生濾波後的訊號。充電泵浦耦合到相位檢測器，且配置成根據濾波後的訊號來產生泵浦訊號。迴路濾波器包含迴路電容器且配置成根據泵浦訊號來產生控制訊號。壓控振盪器配置成產生第二輸出訊號，且根據控制訊號來調整第二輸出訊號的頻率，其中根據第二輸出訊號來產生第一輸出訊號。
在一些實施例中，CDR裝置包含第一相位檢測器、脈衝濾波器、第二相位檢測器、第一多工器、第二多工器、充電泵浦、迴路濾波器和壓控振盪器。第一相位檢測器接收資料訊號和第一輸出訊號，且根據資料訊號和第一輸出訊號來產生第一相位狀態訊號。脈衝濾波器耦合到第一相位檢測器，且配置成根據迴路電容器的電容來調整第一相位狀態訊號以產生濾波後的訊號。第二相位檢測器接收參考時鐘訊號且根據參考時鐘訊號來產生第二相位狀態訊號。第一多工器耦合到第二相位檢測器和脈衝濾波器，且配置成根據鎖定訊號將第二相位檢測器或脈衝濾波器選擇性地連接到充電泵浦。充電泵浦耦合到第一多工器且配置成根據第二相位狀態訊號或濾波後的訊號來產生泵浦訊號。迴路濾波器包含迴路電容器且配置成根據泵浦訊號來產生控制訊號。第二多工器耦合到第一相位檢測器、第二相位檢測器和壓控振盪器，且第二多工器配置成根據鎖定訊號將第一相位檢測器或第二相位檢測器選擇性地連接到壓控振盪器。壓控振盪器配置成產生第二輸出訊號，且根據控制訊號來調整第二輸出訊號的頻率，其中根據第二輸出訊號來產生第一輸出訊號。
在一些實施例中，CDR裝置的操作方法包含以下步驟：由時鐘和資料恢復裝置的第一相位檢測器接收資料訊號和第一輸出訊號；由第一相位檢測器根據資料訊號和第一輸出訊號來產生第一相位狀態訊號；由時鐘和資料恢復裝置的脈衝濾波器根據迴路電容器的電容來調整第一相位狀態訊號以產生濾波後的訊號；由時鐘和資料恢復裝置的充電泵浦根據濾波後的訊號來產生泵浦訊號；由時鐘和資料恢復裝置的迴路濾波器根據泵浦訊號來產生控制訊號；和由時鐘和資料恢復裝置的壓控振盪器產生第二輸出訊號，且根據控制訊號來調整第二輸出訊號的頻率，其中根據第二輸出訊號來產生第一輸出訊號。
在一些實施例中，CDR裝置的脈衝濾波器配置成根據迴路電容器的電容來調整第一相位狀態訊號的脈衝寬度以產生濾波後的訊號。由於迴路電容器的充電時間或放電時間取決於濾波後的訊號的脈衝寬度，因此可根據迴路電容器的電容來調整迴路電容器的充電時間或放電時間。以此方式，可在不降低CDR裝置的性能和穩定性的情況下減小迴路濾波器的尺寸。脈衝濾波器的電路結構相對簡單且不在電路板中佔用太多面積。另外，脈衝濾波器的電路結構為可縮放的，因此脈衝濾波器可適用於廣泛應用。
現在將詳細參考本發明的優選實施例，在附圖中示出實施例的實例。在可能的情況下，在圖式和本說明書中使用相同附圖標記以指代相同或類似部分。
圖1示出根據一些實施例的時鐘和資料恢復（CDR）裝置100的示意圖。CDR裝置100可包含開關式相位檢測器（bang-bang phase detector，BBPD）110（也稱為第一相位檢測器）、線性相位頻率檢測器（phase frequency detector，PFD）120（也稱為第二相位檢測器）、脈衝濾波器130、多工器140、多工器150、充電泵浦160、迴路濾波器170、壓控振盪器180和分頻器190。
PFD 120可接收參考時鐘訊號REFCLK和第一輸出訊號191，比較參考時鐘訊號REFCLK和第一輸出訊號191，且基於參考時鐘訊號REFCLK與第一輸出訊號191的比較而產生相位狀態訊號121。相位狀態訊號121可表示用於指示第一輸出訊號191相對於參考時鐘訊號REFCLK的相位的相位領先（leading）狀態或相位滯後（lagging）狀態的第一相位狀態（DN）或第二相位狀態（UP）。PFD 120可將相位狀態訊號121輸出到多工器140和多工器150。
BBPD 110可接收資料訊號DATA和第一輸出訊號191，比較資料訊號DATA與第一輸出訊號191，且基於資料訊號DATA與第一輸出訊號191的比較而產生相位狀態訊號111。相位狀態訊號111可表示用於指示資料訊號DATA相對於第一輸出訊號191的相位領先狀態或相位滯後狀態的第一相位狀態DN或第二相位狀態UP。BBPD 110可將相位狀態訊號111輸出到脈衝濾波器130和多工器140。
在一些實施例中，CDR裝置100可以第一操作模式（也稱為初始模式）或第二操作模式（也稱為主要操作模式）操作。在第一操作模式中，CDR裝置100可獲得目標頻率（未繪示）和參考時鐘訊號REFCLK。CDR裝置100配置成將第二輸出訊號181的頻率與第一操作模式中的目標頻率的頻率對準。CDR裝置100可具有鎖相迴路（phase lock loop，PLL）電路的功能，所述鎖相迴路電路配置成調整第二輸出訊號181的頻率，直到第二輸出訊號181的頻率與目標頻率的頻率對準。換句話說，CDR裝置100可將第二輸出訊號181的頻率鎖定到目標頻率的頻率。當第二輸出訊號181的頻率鎖定到目標頻率的頻率時，CDR裝置100從第一操作模式切換到第二操作模式。同時，以鎖定訊號LOCK觸發多工器140和多工器150。在第二操作模式中，停用PFD 120，且啟用BBPD 110以比較資料訊號DATA與第一輸出訊號191以產生相位狀態訊號111。
在一些實施例中，脈衝濾波器130耦合到BBPD 110，且配置成根據迴路濾波器170的迴路電容器CAP的電容來調整相位狀態訊號111以產生濾波後的訊號131。相位狀態訊號111可包含至少一個脈衝，且脈衝濾波器130配置成根據迴路電容器CAP的電容來調整相位狀態訊號111中的至少一個脈衝的脈衝寬度以產生濾波後的訊號131。由於迴路電容器CAP的充電時間或放電時間取決於相位狀態訊號111的脈衝寬度，因此可根據迴路電容器CAP的電容調整迴路電容器CAP的充電時間或放電時間。因而，即使當迴路電容器CAP的電容減小時，脈衝濾波器130也可調整相位狀態訊號111，使得CDR裝置100的穩定性和性能得以保持。以此方式，可以在不降低CDR裝置100的穩定性和性能的情況下減小迴路濾波器170的尺寸。
在一些實施例中，多工器140包含耦合到PFD 120的第一輸入端子、耦合到BBPD 110的第二輸入端子，和耦合到壓控振盪器180的輸出端子。多工器140可基於鎖定訊號LOCK而將PFD 120或BBPD 110選擇性地耦合到壓控振盪器180。換句話說，多工器140可基於鎖定訊號LOCK而將相位狀態訊號121或相位狀態訊號111選擇為訊號141。在一些實施例中，當鎖定訊號LOCK未觸發多工器140時，多工器140選擇相位狀態訊號121作為訊號141，且當鎖定訊號LOCK觸發多工器140時，多工器140選擇相位狀態訊號111作為訊號141。多工器140可將訊號141輸出到壓控振盪器180。
多工器150可包含耦合到PFD 120的第一輸入端子、耦合到脈衝濾波器130的第二輸入端子，和耦合到充電泵浦160的輸出端子。多工器150可基於鎖定訊號LOCK而選擇性地將PFD 120或脈衝濾波器130耦合到充電泵浦160。換句話說，多工器150可基於鎖定訊號LOCK而選擇相位狀態訊號121或濾波後的訊號131為訊號151。在一些實施例中，當鎖定訊號LOCK未觸發多工器150時，多工器150選擇相位狀態訊號121作為訊號151，且當鎖定訊號LOCK觸發多工器150時，多工器150選擇濾波後訊號131作為訊號151。在第一操作模式中，訊號151可表示第一輸出訊號191相對於參考時鐘訊號REFCLK的相位領先狀態或相位滯後狀態。在第二操作模式中，訊號151可表示資料訊號DATA相對於第一輸出訊號191的相位領先狀態或相位滯後狀態。多工器150可將訊號151輸出到充電泵浦160。
充電泵浦160耦合到多工器150，且配置成基於訊號151而產生泵浦訊號161。迴路濾波器170耦合到充電泵浦160，且配置成基於泵浦訊號161而產生控制訊號171。控制訊號171可為用於控制壓控振盪器180的控制電壓。在一些實施例中，當訊號151表示第一相位狀態DN時，執行放電操作以使迴路濾波器170的迴路電容器CAP放電。放電操作可在放電週期期間執行，且放電週期的長度取決於訊號151的脈衝寬度。當訊號151表示第二相位狀態UP時，執行充電操作以使迴路濾波器170的迴路電容器CAP充電。充電操作可在充電週期期間執行，且充電週期的長度取決於訊號151的脈衝寬度。控制訊號171的電壓電平可通過對迴路電容器CAP執行的充電或放電操作來調整。迴路濾波器170可將控制訊號171輸出到壓控振盪器180。
壓控振盪器180耦合到迴路濾波器170和多工器140，且壓控振盪器180配置成基於控制訊號171和訊號141來產生第二輸出訊號181。在一些實施例中，壓控振盪器180配置成基於控制訊號171來調整第二輸出訊號181的頻率。舉例來說，當控制訊號171的電壓電平增大時，第二輸出訊號的頻率增大，且當控制訊號171的電壓電平減小時，第二輸出訊號的頻率減小。分頻器190耦合到壓控振盪器180且配置成將第二輸出訊號181的頻率除以非零整數N以產生第一輸出訊號191。舉例來說，當第二輸出訊號181的頻率為f時，第一輸出訊號191的頻率為f/N。分頻器190將第一輸出訊號191輸出到PFD 120或BBPD 110。
在一些實施例中，CDR裝置100可劃分成比例路徑和積分路徑。比例路徑是通過多工器140從PFD 120和BBPD 110到壓控振盪器180。積分路徑是通過脈衝濾波器130、多工器150、充電泵浦160和迴路濾波器170從PFD 120和BBPD 110到壓控振盪器180。
圖2示出相位狀態訊號111、濾波後的訊號131和控制訊號171_1、控制訊號171_2和控制訊號171_3的波形圖。當迴路電容器CAP具有第一電容（即，C）時，基於相位狀態訊號111而產生控制訊號171_1。當迴路電容器CAP具有第二電容（即，C/n，其中n為正整數）時，基於相位狀態訊號111而產生控制訊號171_2。當迴路電容器CAP具有第二電容（即，C/n）時，基於相位狀態訊號131而產生控制訊號171_3。
參考圖1和圖2，相位狀態訊號111可包含具有脈衝寬度為∆𝑇的脈衝P1。當迴路電容器CAP具有第一電容C且相位狀態訊號111用於產生控制訊號171_1時，可在脈衝寬度∆𝑇期間對迴路電容器CAP執行充電操作，以將控制訊號171_1調整∆𝑉1的調整量。可根據公式（1）計算調整量∆𝑉1，其中I為流動穿過迴路電容器CAP的電流，C為電容器CAP的電容，且∆𝑇為相位狀態訊號111的脈衝的脈衝寬度。 （1）
當迴路電容器CAP具有第二電容C/n且相位狀態訊號111用於產生控制訊號171_2時，可在脈衝寬度Δ𝑇期間對迴路電容器CAP執行充電操作，以將控制訊號171_2調整Δ𝑉2的調整量。可根據公式（2）計算調整量Δ𝑉2，其中I為流動穿過迴路電容器CAP的電流，C/n為電容器CAP的電容，且Δ𝑇為相位狀態訊號111的脈衝的脈衝寬度。 （2）
參考公式（1）和公式（2），當迴路電容器CAP的電容從C減小n倍到C/n時，公式（2）中的調整量Δ𝑉2為公式（1）中的調整量Δ𝑉1的n倍高。由於迴路電容器CAP的電容的減小，CDR 100的穩定性可降低。
參看圖2，濾波後的訊號131可包含具有脈衝寬度為Δ𝑇/n的脈衝P2。當迴路電容器CAP具有第二電容C/n且濾波後的訊號131用於產生控制訊號171_3時，可在脈衝寬度Δ𝑇/n期間對迴路電容器CAP執行充電操作以將控制訊號171_3調整Δ𝑉3的調整量。可根據公式（3）計算調整量Δ𝑉3，其中I為流動穿過迴路電容器CAP的電流，C/n為電容器CAP的電容，且Δ𝑇/n為濾波後的訊號131的脈衝的脈衝寬度。 = …（3）
參考公式（1）和公式（3），公式（3）中的調整量Δ𝑉3等於公式（1）中的調整量Δ𝑉1。以此方式，在不降低CDR裝置100的穩定性的情況下，迴路電容器CAP的電容可減少n倍。由於CDR裝置100的電路板中的迴路電容器CAP的佔用面積相對較大，因此減小迴路電容器CAP的電容的能力可顯著減小迴路濾波器170的尺寸。圖2示出表示第二相位狀態UP的相位狀態訊號111的波形。應以類似方式解釋表示第一相位狀態DN的相位狀態訊號111的波形。
圖3A示出根據一些實施例的CDR裝置的脈衝濾波器130a的示意圖。圖3A中的脈衝濾波器130a可與圖1中的CDR裝置100的脈衝濾波器130相同。在一些實施例中，脈衝濾波器130a包含鎖存器電路132a、第一邏輯電路134a和第二邏輯電路136a。鎖存器電路132a可接收相位狀態訊號111和時鐘訊號CLK0，且鎖存器電路132a配置成根據時鐘訊號CLK0來鎖存相位狀態訊號111以產生鎖存訊號112。鎖存器電路132a可為上升邊緣觸發的鎖存器電路或下降邊緣觸發的鎖存器電路。
第一邏輯電路134a接收時鐘訊號CLK0和時鐘訊號CLK90，且配置成對時鐘訊號CLK0和時鐘訊號CLK90執行第一邏輯操作以產生時鐘訊號CLK25_DUTY。在一些實施例中，時鐘訊號CLK0和時鐘訊號CLK90具有相同頻率，且時鐘訊號CLK90的相位不同於時鐘訊號CLK0的相位。舉例來說，時鐘訊號CLK0與時鐘訊號CLK90之間的相移為90度。時鐘訊號CLK0和時鐘訊號CLK90可由壓控振盪器180產生，但本發明不限於此。
第二邏輯電路136a耦合到鎖存器電路132a和第一邏輯電路134a，且第二邏輯電路136a配置成對鎖存訊號112和時鐘訊號CLK25_DUTY執行第二邏輯操作以產生濾波後的訊號131。在一些實施例中，第一邏輯電路134a和第二邏輯電路136a為AND邏輯閘，且第一邏輯操作和第二邏輯操作為AND操作。
圖3B示出根據一些實施例的圖3A中的脈衝濾波器130a的相位狀態訊號111、鎖存訊號112、濾波後的訊號131和時鐘訊號CLK0、時鐘訊號CLK90和時鐘訊號CLK25_DUTY的波形圖。參考圖3A和圖3B，相位狀態訊號111可包含具有脈衝寬度為∆𝑇1的脈衝P1。鎖存器電路132a可由時鐘訊號CLK0的上升邊緣觸發。舉例來說，在對應於t31的時鐘訊號CLK0的上升邊緣處，t31處的相位狀態訊號111的邏輯狀態為高邏輯狀態（即，邏輯狀態“1”），且鎖存器電路132a在t31處輸出具有上升邊緣的鎖存訊號112。在對應於t32的時鐘訊號CLK0的上升邊緣處，t32處的相位狀態訊號111的邏輯狀態為低邏輯狀態（即，邏輯狀態“0”），且鎖存器電路132a在t32處輸出具有下降邊緣的鎖存訊號112。
時鐘訊號CLK25_DUTY為由第一邏輯電路134a對時鐘訊號CLK0和時鐘訊號CLK90執行的AND邏輯操作的結果。由於時鐘訊號CLK0的相位不同於時鐘訊號CLK90的相位，因此時鐘訊號CLK25_DUTY的脈衝寬度小於時鐘訊號CLK0的脈衝寬度和時鐘訊號CLK90的脈衝寬度。濾波後的訊號131為由第二邏輯電路136a對時鐘訊號CLK25_DUTY和鎖存訊號112執行的AND邏輯操作的結果。濾波後的訊號131可包含對應於相位狀態訊號111的脈衝P1的脈衝P2，且濾波後的訊號131的脈衝P2的脈衝寬度小於相位狀態訊號111的脈衝P1的脈衝寬度。參考圖1、圖3A和圖3B，脈衝濾波器130可根據迴路電容器CAP的電容來調整相位狀態訊號111的脈衝寬度以產生濾波後的訊號131。濾波後的訊號131的脈衝寬度可控制迴路電容器CAP的充電時間或放電時間。因而，脈衝濾波器130可基於迴路電容器CAP的電容而調整迴路電容器CAP的充電時間或放電時間。以此方式，可減小迴路濾波器170的迴路電容器CAP的尺寸而不影響CDR裝置100的穩定性和性能。
圖4A示出根據一些實施例的脈衝濾波器130b的示意圖。圖4A中的脈衝濾波器130b可與圖1中的CDR裝置100的脈衝濾波器130相同。在一些實施例中，脈衝濾波器130b包含延遲電路132b和邏輯電路134b。延遲電路132b接收相位狀態訊號111且配置成延遲相位狀態訊號111以產生延遲訊號113。邏輯電路134b接收相位狀態訊號111和延遲訊號113，且邏輯電路134b配置成對相位狀態訊號111和延遲訊號113執行邏輯操作以產生濾波後的訊號131。在一些實施例中，邏輯電路134b為對相位狀態訊號111和延遲訊號113執行AND邏輯操作以產生濾波後的訊號131的AND邏輯閘。
圖4B示出根據一些實施例的圖4A中的延遲電路132b的示意圖。延遲電路132b可包含延遲緩衝器電路1321、延遲緩衝器電路1322、多個電容器C1和多個開關S。延遲緩衝器電路1321和延遲緩衝器電路1322形成將相位狀態訊號111延遲一延遲週期以產生延遲訊號113的電路徑。每一電容器C1對應於開關S中的一個，且每一電容器C1串聯耦合到對應開關S。每對電容器C1和開關S耦合到電路徑，且配置成根據選擇訊號SEL進一步延遲相位狀態訊號111。舉例來說，當開關S由對應選擇訊號SEL接通時，使對應於開關S的電容器C1充電，且電容器C1的充電時間增加更多相位狀態訊號111的延遲。延遲電路132b也稱為可編程延遲電路，這是因為延遲量可由選擇訊號SEL控制。
圖4C示出根據一些實施例的脈衝濾波器130b的相位狀態訊號111、延遲訊號113和濾波後訊號131的波形圖。相位狀態訊號111可包含具有脈衝寬度∆𝑇1的脈衝P1。參考圖4A和圖4C，相位狀態訊號111的脈衝P1由延遲電路132b延遲為延遲訊號113的脈衝P1'。濾波後的訊號131的脈衝P2為由邏輯電路134b對相位狀態訊號111的脈衝P1和延遲訊號113的脈衝P1'執行的AND邏輯操作的結果。濾波後的訊號131的脈衝P2具有脈衝寬度∆𝑇2。在一些實施例中，濾波後的訊號131的脈衝P2的脈衝寬度∆𝑇2小於相位狀態訊號111的脈衝P1的脈衝寬度∆𝑇1。參考圖1和圖4C，濾波後的訊號131的脈衝P2的脈衝寬度∆𝑇2可根據迴路濾波器170的迴路電容器CAP的電容來確定。
圖5示出根據一些實施例的CDR裝置（即，圖1中的CDR裝置100）的操作方法的流程圖。CDR裝置可包含第一相位檢測器、脈衝濾波器、充電泵浦、迴路濾波器和壓控振盪器。在方框510和方框520中，由第一相位檢測器接收資料訊號和第一輸出訊號，且由第一相位檢測器根據資料訊號和第一輸出訊號來產生第一相位狀態訊號。在方框530中，由脈衝濾波器根據迴路電容器的電容來調整第一相位狀態訊號以產生濾波後的訊號。在方框540中，由充電泵浦根據濾波後的訊號來產生泵浦訊號。在方框550中，由迴路濾波器根據泵浦訊號來產生控制訊號。在方框560中，由壓控振盪器根據控制訊號來產生第二輸出訊號。另外，根據控制訊號來調整第二輸出訊號的頻率，其中根據第二輸出訊號來產生第一輸出訊號。
在以上實施例中，CDR裝置可包含耦合到CDR裝置的相位檢測器的脈衝濾波器。脈衝濾波器可根據迴路電容器的電容來調整從相位檢測器輸出的相位狀態訊號的脈衝寬度。因此，可根據迴路電容器的電容來調整迴路電容器的充電時間或放電時間。以此方式，可在不降低CDR裝置的性能和穩定性的情況下減小迴路電容器的尺寸。脈衝濾波器的電路結構相對簡單且不在電路板中佔用太多面積，因此CDR裝置的總佔用面積較小。另外，脈衝濾波器的電路結構為可縮放的，且可啟用或停用CDR裝置的脈衝濾波器，因此CDR裝置可支持資料訊號的廣泛資料速率。
雖然已經詳細描述本發明的實施例，但本發明不限於具體實施例，且在發明申請專利範圍中揭露的本發明的範圍內可進行各種修改和改變。
100:時鐘和資料恢復裝置 110:開關式相位檢測器 111、121:相位狀態訊號 112:鎖存訊號 113:延遲訊號 120:相位頻率檢測器 130、130a、130b:脈衝濾波器 131:濾波後的訊號 132a:鎖存器電路 132b:延遲電路 134a:第一邏輯電路 134b:邏輯電路 136a:第二邏輯電路 140、150:多工器 141、151:訊號 160:充電泵浦 161:泵浦訊號 170:迴路濾波器 171、171_1、171_2、171_3:控制訊號 180:壓控振盪器 181:第二輸出訊號 190:分頻器 191:第一輸出訊號 510、520、530、540、550、560:方框 1321、1322:延遲緩衝器電路 C1:電容器 CAP:迴路電容器 CLK0、CLK25_DUTY、CLK90:時鐘訊號 DATA:資料訊號 LOCK:鎖定訊號 P1、P1'、P2:脈衝 REFCLK:參考時鐘信號訊號 S:開關 SEL:選擇訊號
圖1示出根據一些實施例的時鐘和資料恢復（CDR）裝置的示意圖。 圖2示出根據一些實施例的CDR裝置的訊號的波形圖。 圖3A示出根據一些實施例的CDR裝置的脈衝濾波器的示意圖。 圖3B示出根據一些實施例的CDR裝置的脈衝濾波器的訊號的波形圖。 圖4A和圖4B示出根據一些實施例的CDR裝置的脈衝濾波器的示意圖。 圖4C示出根據一些實施例的CDR裝置的脈衝濾波器的訊號的波形圖。 圖5示出根據一些實施例的CDR裝置的操作方法的流程圖。
100:時鐘和資料恢復裝置
110:開關式相位檢測器
111、121:相位狀態訊號
120:相位頻率檢測器
130:脈衝濾波器
131:濾波後的訊號
140、150:多工器
141、151:訊號
160:充電泵浦
161:泵浦訊號
170:迴路濾波器
171:控制訊號
180:壓控振盪器
181:第二輸出訊號
190:分頻器
191:第一輸出訊號
DATA:數據資料信號訊號
LOCK:鎖定信號訊號
REFCLK:參考時鐘信號訊號

Claims (20)

  1. 一種時鐘和資料恢復裝置，包括：第一相位檢測器，接收資料訊號和第一輸出訊號，且根據所述資料訊號和所述第一輸出訊號來產生第一相位狀態訊號；脈衝濾波器，耦合到所述第一相位檢測器，根據迴路電容器的電容來調整所述第一相位狀態訊號以產生濾波後的訊號；充電泵浦，耦合到所述相位檢測器，根據所述濾波後的訊號來產生泵浦訊號；迴路濾波器，包括所述迴路電容器，根據所述泵浦訊號來產生控制訊號；和壓控振盪器，產生第二輸出訊號，且根據所述控制訊號來調整所述第二輸出訊號的頻率，其中根據所述第二輸出訊號來產生所述第一輸出訊號。
  2. 根據請求項1所述的時鐘和資料恢復裝置，其中所述脈衝濾波器配置成根據所述迴路電容器的所述電容來調整所述第一相位狀態訊號的脈衝的脈衝寬度，和所述第一相位狀態訊號的所述脈衝的所述脈衝寬度與所述迴路電容器的所述電容成正比數。
  3. 根據請求項2所述的時鐘和資料恢復裝置，其中其中所述第一相位狀態訊號的所述脈衝的所述脈衝寬度對應於所述迴路電容器的充電時間或放電時間。
  4. 根據請求項1所述的時鐘和資料恢復裝置，其中所述脈衝濾波器包括：鎖存器電路，耦合到所述第一相位檢測器，基於第一時鐘訊號而鎖存所述第一相位狀態訊號以產生鎖存訊號；第一邏輯電路，對所述第一時鐘訊號和第二時鐘訊號執行第一邏輯操作以產生第三時鐘訊號；和第二邏輯電路，耦合到所述鎖存器電路和所述第一邏輯電路，對所述第三時鐘訊號和所述鎖存訊號執行第二邏輯操作以產生所述濾波後的訊號。
  5. 根據請求項4所述的時鐘和資料恢復裝置，其中所述第一時鐘訊號的相位不同於所述第二時鐘訊號的相位，和每一個所述第一邏輯電路和所述第二邏輯電路包括AND邏輯閘。
  6. 根據請求項1所述的時鐘和資料恢復裝置，其中所述脈衝濾波器包括：延遲電路，延遲所述第一相位狀態訊號以產生延遲訊號；和邏輯電路，耦合到所述延遲電路，對所述延遲訊號和所述第一相位狀態訊號執行邏輯操作以產生所述濾波後的訊號。
  7. 根據請求項1所述的時鐘和資料恢復裝置，進一步包括： 分頻器，耦合在所述第一相位檢測器與所述壓控振盪器之間，從所述壓控振盪器接收所述第二輸出訊號，將所述第二輸出訊號的頻率除以非零值以產生所述第一輸出訊號，且將所述第一輸出訊號輸出到所述第一相位檢測器。
  8. 根據請求項1所述的時鐘和資料恢復裝置，其中所述第一相位狀態訊號指示所述資料訊號相對於所述第一時鐘訊號的相位領先狀態或相位滯後狀態。
  9. 根據請求項1所述的時鐘和資料恢復裝置，進一步包括：第二相位檢測器，接收參考時鐘訊號且根據所述參考時鐘訊號來產生第二相位狀態訊號；第一多工器，根據鎖定訊號將所述第二相位檢測器或所述脈衝濾波器選擇性地連接到所述充電泵浦；和第二多工器，根據所述鎖定訊號將所述第二相位檢測器或所述第一相位檢測器選擇性地連接到所述壓控振盪器。
  10. 根據請求項9所述的時鐘和資料恢復裝置，其中在所述時鐘和資料恢復裝置的第一操作模式期間，所述第一多工器配置成將所述第二相位檢測器電連接到所述充電泵浦，且所述第二多工器配置成將所述第二相位檢測器電連接到所述壓控振盪器，和在所述時鐘和資料恢復裝置的第二操作模式期間，所述第一多工器配置成將所述脈衝濾波器電連接到所述充電泵浦，且所述 第二多工器配置成將所述第一相位檢測器電連接到所述壓控振盪器。
  11. 根據請求項10所述的時鐘和資料恢復裝置，其中在所述時鐘和資料恢復裝置的所述第一操作模式期間，所述時鐘和資料恢復裝置配置成將從所述壓控振盪器輸出的所述第二輸出訊號的頻率與目標頻率對準，和當從所述壓控振盪器輸出的所述第二輸出訊號的所述頻率與所述目標頻率對準時，所述時鐘和資料恢復裝置從所述第一操作模式切換到所述第二操作模式。
  12. 根據請求項11所述的時鐘和資料恢復裝置，其中所述第二相位檢測器為線性相位檢測器，和所述第一相位檢測器為開關式相位檢測器。
  13. 一種時鐘和資料恢復裝置，包括：第一相位檢測器，接收資料訊號和第一輸出訊號，且根據所述資料訊號和所述第一輸出訊號來產生第一相位狀態訊號；脈衝濾波器，耦合到所述第一相位檢測器，根據迴路電容器的電容來調整所述第一相位狀態訊號以產生濾波後的訊號；第二相位檢測器，接收參考時鐘訊號且根據所述參考時鐘訊號來產生第二相位狀態訊號；第一多工器，根據鎖定訊號來選擇所述第二相位檢測器或所述脈衝濾波器； 第二多工器，根據所述鎖定訊號來選擇所述第一相位檢測器或所述第二相位檢測器；充電泵浦，耦合到所述第一多工器，根據所述第二相位狀態訊號或所述濾波後的訊號來產生泵浦訊號；迴路濾波器，包括所述迴路電容器，根據所述泵浦訊號來產生控制訊號；和壓控振盪器，產生第二輸出訊號，且根據所述控制訊號來調整所述第二輸出訊號的頻率，其中根據所述第二輸出訊號來產生所述第一輸出訊號。
  14. 根據請求項13所述的時鐘和資料恢復裝置，其中所述脈衝濾波器配置成根據所述迴路電容器的所述電容來調整所述第一相位狀態訊號的脈衝的脈衝寬度，和所述第一相位狀態訊號的所述脈衝的所述脈衝寬度與所述迴路電容器的所述電容成正比。
  15. 根據請求項14所述的時鐘和資料恢復裝置，其中所述第一相位狀態訊號的所述脈衝的所述脈衝寬度對應於所述迴路電容器的充電時間或放電時間。
  16. 根據請求項13所述的時鐘和資料恢復裝置，其中所述脈衝濾波器包括：鎖存器電路，耦合到所述第一相位檢測器，基於第一時鐘訊號而鎖存所述第一相位狀態訊號以產生鎖存訊號； 第一邏輯電路，對所述第一時鐘訊號和第二時鐘訊號執行第一邏輯操作以產生第三時鐘訊號；和第二邏輯電路，耦合到所述鎖存器電路和所述第一邏輯電路，對所述第三時鐘訊號和所述鎖存訊號執行第二邏輯操作以產生所述濾波後的訊號，其中所述第一時鐘訊號的相位不同於所述第二時鐘訊號的相位，每一個所述第一邏輯電路和所述第二邏輯電路包括AND邏輯閘。
  17. 根據請求項13所述的時鐘和資料恢復裝置，其中所述脈衝濾波器包括：延遲電路，延遲所述第一相位狀態訊號以產生延遲訊號；和邏輯電路，耦合到所述延遲電路，對所述延遲訊號和所述第一相位狀態訊號執行邏輯操作以產生所述濾波後的訊號。
  18. 根據請求項13所述的時鐘和資料恢復裝置，其中在所述時鐘和資料恢復裝置的第一操作模式期間，所述第一多工器配置成將所述第二相位檢測器電連接到所述充電泵浦，所述第二多工器配置成將所述第二相位檢測器電連接到所述壓控振盪器，和在所述時鐘和資料恢復裝置的第二操作模式期間，所述第一多工器配置成將所述脈衝濾波器電連接到所述充電泵浦，所述第二多工器配置成將所述第一相位檢測器電連接到所述壓控振盪器。
  19. 根據請求項18所述的時鐘和資料恢復裝置，其中在所述時鐘和資料恢復裝置的所述第一操作模式期間，所述時鐘和資料恢復裝置配置成將從所述壓控振盪器輸出的所述第二輸出訊號的頻率與目標頻率對準，和當從所述壓控振盪器輸出的所述第二輸出訊號的所述頻率與所述目標頻率對準時，所述時鐘和資料恢復裝置從所述第一操作模式切換到所述第二操作模式。
  20. 一種時鐘和資料恢復裝置的操作方法，其中所述時鐘和資料恢復裝置包括第一相位檢測器、脈衝濾波器、充電泵浦、迴路濾波器和壓控振盪器，所述操作方法包括：由所述第一相位檢測器接收資料訊號和第一輸出訊號；由所述第一相位檢測器根據所述資料訊號和所述第一輸出訊號來產生第一相位狀態訊號；由所述脈衝濾波器根據迴路電容器的電容來調整所述第一相位狀態訊號以產生濾波後的訊號；由所述充電泵浦根據所述濾波後的訊號來產生泵浦訊號；由所述迴路濾波器根據所述泵浦訊號來產生控制訊號；和由所述壓控振盪器產生第二輸出訊號，且根據所述控制訊號來調整所述第二輸出訊號的頻率，其中根據所述第二輸出訊號來產生所述第一輸出訊號。
TW111137686A 2022-06-22 2022-10-04 具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法 TWI824752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/846,018 2022-06-22
US17/846,018 US11949423B2 (en) 2022-06-22 2022-06-22 Clock and data recovery device with pulse filter and operation method thereof

Publications (2)

Publication Number Publication Date
TWI824752B true TWI824752B (zh) 2023-12-01
TW202401987A TW202401987A (zh) 2024-01-01

Family

ID=89220292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137686A TWI824752B (zh) 2022-06-22 2022-10-04 具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法

Country Status (3)

Country Link
US (1) US11949423B2 (zh)
CN (1) CN117277989A (zh)
TW (1) TWI824752B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085743A1 (en) * 2001-11-08 2003-05-08 Ullmann Igor Phase locked loop circuit
US20080068090A1 (en) * 2006-09-14 2008-03-20 Nec Electronics Corporation PLL circuit
WO2018189288A1 (en) * 2017-04-12 2018-10-18 Telefonaktiebolaget Lm Ericsson (Publ) Short pulse suppression for phase/frequency detector
CN113783568A (zh) * 2020-08-10 2021-12-10 上海安路信息科技股份有限公司 一种分数型分频比锁相环

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580497B2 (en) * 2005-06-29 2009-08-25 Altera Corporation Clock data recovery loop with separate proportional path
US8030964B1 (en) * 2008-05-15 2011-10-04 Altera Corporation Techniques for level shifting signals
US8718217B2 (en) 2008-07-29 2014-05-06 Fujitsu Limited Clock and data recovery (CDR) using phase interpolation
US9100024B2 (en) * 2013-04-05 2015-08-04 Pico Semiconductor, Inc. Clock and data recovery tolerating long consecutive identical digits
CN103684434A (zh) 2013-12-19 2014-03-26 复旦大学 基于边沿线性化技术的25Gbps数据时钟恢复电路
US10044356B2 (en) * 2017-01-04 2018-08-07 Himax Technologies Limited Band selected clock data recovery circuit and associated method
US10097341B1 (en) * 2017-08-30 2018-10-09 Keyssa Systems, Inc. Testing of clock and data recovery circuits
US10411593B1 (en) * 2018-03-12 2019-09-10 Samsung Display Co., Ltd. Average and decimate operations for bang-bang phase detectors
US10541691B1 (en) * 2019-02-25 2020-01-21 International Business Machines Corporation Bang-bang phase detectors
JP2022144311A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 受信装置、受信装置の制御方法及びメモリコントローラ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085743A1 (en) * 2001-11-08 2003-05-08 Ullmann Igor Phase locked loop circuit
US20080068090A1 (en) * 2006-09-14 2008-03-20 Nec Electronics Corporation PLL circuit
WO2018189288A1 (en) * 2017-04-12 2018-10-18 Telefonaktiebolaget Lm Ericsson (Publ) Short pulse suppression for phase/frequency detector
CN113783568A (zh) * 2020-08-10 2021-12-10 上海安路信息科技股份有限公司 一种分数型分频比锁相环

Also Published As

Publication number Publication date
TW202401987A (zh) 2024-01-01
US20230421158A1 (en) 2023-12-28
CN117277989A (zh) 2023-12-22
US11949423B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
CN112042125B (zh) 用于锁相环路中精细控制相位/频率偏移的方法和电路
TWI394376B (zh) 鎖相迴路電路、鎖相方法及電容性電路
US7414451B2 (en) Clock generator for semiconductor memory apparatus
US6873669B2 (en) Clock signal reproduction device
CN108173545B (zh) 锁相环电路、多锁相环系统及其输出相位同步方法
US6496046B2 (en) Method for increasing the control bandwidth of a frequency control circuit
JP2014183531A (ja) 位相同期回路及びクロック・データ・リカバリ回路
US7606343B2 (en) Phase-locked-loop with reduced clock jitter
US9100024B2 (en) Clock and data recovery tolerating long consecutive identical digits
JP2014222872A (ja) クロック・データ・リカバリ回路で受信データ信号をトラッキングするためのシステム及び方法
TWI824752B (zh) 具有脈衝濾波器的時鐘和資料恢復裝置和其操作方法
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프
CN111835344B (zh) 锁相环电路及终端
US7242228B2 (en) Method and device for generating an output signal having a predetermined phase shift with respect to an input signal
JP7174271B2 (ja) 位相同期回路、送受信回路及び集積回路
US6546059B1 (en) Adaptive integrated PLL loop filter
JP2001230667A (ja) 位相調整回路
US7319732B2 (en) Low-pass filter and phase locked loop
JP2001186017A (ja) Ｐｌｌ回路
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
TWI555337B (zh) 相位偵測器、時脈與資料回復電路、以及相關之控制方法
JP2005079835A (ja) Ｐｌｌ発振回路及びこれを用いた電子機器
JP3368971B2 (ja) 周波数同期装置及びクロック信号再生装置