TWI823360B - 半導體記憶體裝置 - Google Patents

半導體記憶體裝置 Download PDF

Info

Publication number
TWI823360B
TWI823360B TW111115636A TW111115636A TWI823360B TW I823360 B TWI823360 B TW I823360B TW 111115636 A TW111115636 A TW 111115636A TW 111115636 A TW111115636 A TW 111115636A TW I823360 B TWI823360 B TW I823360B
Authority
TW
Taiwan
Prior art keywords
electrode layer
lower electrode
section
horizontal direction
semiconductor
Prior art date
Application number
TW111115636A
Other languages
English (en)
Other versions
TW202327035A (zh
Inventor
李炅奐
金容錫
金一權
徐亨源
柳成原
洪截昊
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202327035A publication Critical patent/TW202327035A/zh
Application granted granted Critical
Publication of TWI823360B publication Critical patent/TWI823360B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體記憶體裝置包括：字元線，在垂直方向上延 伸；半導體圖案，具有圍繞字元線延伸的環狀水平橫截面；位元線，設置於半導體圖案的第一端處；以及電容器結構，設置於半導體圖案的第二端處。所述電容器結構包括下部電極層，所述下部電極層電性連接至半導體圖案的第二端，具有環狀水平橫截面且包括在垂直方向上延伸的連接件。第一區段自連接件的上端在水平方向上延伸，且第二區段自連接件的下端在水平方向上延伸。被下部電極層環繞的上部電極層在垂直方向上延伸，且電容器介電層位於下部電極層與上部電極層之間。

Description

半導體記憶體裝置
本發明概念是有關於一種半導體記憶體裝置，且具體而言是有關於一種三維(3D)半導體記憶體裝置。
[相關申請案的交叉參考]
本申請案是基於在2021年4月29日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0055949號且主張優先於所述韓國專利申請案，所述韓國專利申請案的揭露內容全文併入本案供參考。
為滿足對小型化、多功能及高效能電子產品的需求，需要高容量的半導體記憶體裝置，且為提供高容量的半導體記憶體裝置，可能需要增大的積體度。由於相關技術的二維(two-dimensional，2D)半導體記憶體裝置的積體度主要是基於單位記憶體胞元所佔據的面積來確定，因此2D半導體記憶體裝置的積體度正在增大、但仍然有限。因此，已提出其中藉由在垂直方向上在基板上堆疊多個記憶體胞元來增大記憶體容量的3D半導體記憶體裝置。
本發明概念提供一種具有增強的積體度的三維(three-dimensional，3D)半導體記憶體裝置。
根據本發明概念的一些實施例，提供一種半導體記憶體裝置，所述半導體記憶體裝置包括:字元線，在基板上在垂直方向上延伸；半導體圖案，在平面圖中具有圍繞所述字元線延伸的環狀水平橫截面；位元線，在第一水平方向上位於所述半導體圖案的第一端處且在與所述第一水平方向垂直的第二水平方向上延伸；以及電容器結構，在所述第一水平方向上位於與所述半導體圖案的所述第一端相對的第二端處。所述電容器結構包括下部電極層，所述下部電極層電性連接至所述半導體圖案的所述第二端，具有環狀水平橫截面且包括在所述垂直方向上延伸的連接件、自所述連接件的上端在水平方向上延伸的第一區段及自所述連接件的下端在所述水平方向上延伸的第二區段。所述半導體記憶體裝置更包括上部電極層，所述上部電極層在所述垂直方向上延伸，使得所述上部電極層位於所述下部電極層的所述第一區段的頂表面及底表面上、位於所述下部電極層的所述第二區段的頂表面及底表面上且位於所述下部電極層的所述連接件的內壁上。所述半導體記憶體裝置更包括位於所述下部電極層與所述上部電極層之間的電容器介電層。
根據本發明概念的一些實施例，提供一種半導體記憶體 裝置，所述半導體記憶體裝置包括：字元線，在基板上在垂直方向上延伸；多個半導體圖案，位於所述基板上且在平面圖中各自具有圍繞所述字元線延伸的環狀水平橫截面，使得所述多個半導體圖案在所述垂直方向上彼此間隔開；多個模製絕緣層，位於所述字元線上，在所述垂直方向上彼此間隔開且與所述多個半導體圖案交替佈置；多條位元線，在第一水平方向上位於所述多個半導體圖案的相應的第一端處，在所述垂直方向上彼此間隔開且在與所述第一水平方向垂直的第二水平方向上延伸；以及電容器結構，在所述第一水平方向上位於與所述多個半導體圖案的所述第一端相對的第二端處。所述電容器結構包括多個下部電極層，所述多個下部電極層分別電性連接至所述多個半導體圖案的所述第二端，各自具有環狀水平橫截面且各自包括在所述垂直方向上延伸的連接件、自所述連接件的上端在水平方向上延伸的第一區段及自所述連接件的下端在所述水平方向上延伸的第二區段。所述半導體記憶體裝置包括上部電極層，所述上部電極層在所述垂直方向上延伸，使得所述上部電極層位於所述多個下部電極層的所述第一區段中的每一者的頂表面及底表面上、位於所述多個下部電極層的所述第二區段中的每一者的頂表面及底表面上且位於所述多個下部電極層的所述連接件中的每一者的內壁上。所述半導體記憶體裝置更包括在所述多個下部電極層與所述上部電極層之間延伸的電容器介電層。
根據本發明概念的一些實施例，提供一種半導體記憶體 裝置，所述半導體記憶體裝置包括：字元線，在基板上在垂直方向上延伸；多個半導體圖案，位於所述基板上且在平面圖中各自具有圍繞所述字元線延伸的環狀水平橫截面，所述多個半導體圖案在所述垂直方向上彼此間隔開；多個模製絕緣層，位於所述字元線上，在所述垂直方向上彼此間隔開且與所述多個半導體圖案交替佈置；多條位元線，在第一水平方向上位於所述多個半導體圖案的相應的第一端處，在所述垂直方向上彼此間隔開且在與所述第一水平方向垂直的第二水平方向上延伸；以及多個電容器結構，在所述第一水平方向上位於與所述多個半導體圖案的所述第一端相對的第二端處且在所述垂直方向上彼此間隔開。所述多個電容器結構包括：多個下部電極層，分別電性連接至所述多個半導體圖案的所述第二端且各自具有環狀水平橫截面；上部電極層，在所述垂直方向上延伸且包括分別朝向所述多個下部電極層突出的多個第一突出部以及分別朝向所述多個模製絕緣層突出的多個第二突出部；以及電容器介電層，在所述多個下部電極層與所述上部電極層之間延伸。
100、100A、100B、100C、100D、100E:半導體記憶體裝置
110:基板
120:下部結構
122:蝕刻停止層
132:模製絕緣層
134:犧牲絕緣層
136:中間絕緣層
140、WL:字元線
140EX:膨脹空間
140H:字元線開口
142:導電障壁層
144:導電填充層
150:半導體圖案
150A:第一半導體圖案
150B:第二半導體圖案
152:閘極絕緣層
160、BL:位元線
160EX:位元線空間
160H:位元線開口
162:位元線絕緣層
164:第一雜質區
166:第二雜質區
170、170C:電容器結構
170EX1:第一膨脹空間
170EX2:第二膨脹空間
170H:電容器開口
172、172C:下部電極層
172L:初步下部電極層
174:電容器介電層
176、176C:上部電極層
176X:第一上部電極層
176Y:第二上部電極層
180:分隔絕緣層
182:屏蔽層
212:第一犧牲填充層
214:第二犧牲填充層
220:第三犧牲填充層
230:第四犧牲填充層
A1-A1':線
AS:空氣空間
CAP:胞元電容器
CTR:胞元電晶體
CX1:區
H1:第一高度
LV1:第一垂直水準
MC:記憶體胞元
PP:接地配線
PR1:第一突出部
PR1A:第一子突出部
PR1B:第二子突出部
PR2:第二突出部
SCA:子胞元陣列
SE1:第一區段
SE2:第二區段
SE3:第三區段
VE:連接件
VE1:第一連接件
VE2:第二連接件
W11、W21:第一寬度
W22:第二寬度
X:第一水平方向
Y:第二水平方向
Z:垂直方向
藉由結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在附圖中：圖1是示出根據一些實施例的半導體記憶體裝置的胞元陣列的等效電路圖。
圖2是示出根據一些實施例的半導體記憶體裝置的透視圖。
圖3是沿著圖2所示線A1-A1'截取的剖視圖。
圖4是圖3所示區的放大圖。
圖5是沿著圖3所示第一垂直水準截取的水平剖視圖。
圖6是示出圖3所示下部電極層的示意性透視圖。
圖7是示出根據一些實施例的半導體記憶體裝置的剖視圖。
圖8是沿著圖7所示第一垂直水準截取的水平剖視圖。
圖9是示出根據一些實施例的半導體記憶體裝置的剖視圖。
圖10是沿著圖9所示第一垂直水準截取的水平剖視圖。
圖11是示出根據一些實施例的半導體記憶體裝置的剖視圖。
圖12是圖11所示區的放大圖。
圖13是示出根據一些實施例的半導體記憶體裝置的平面圖。
圖14是示出根據一些實施例的半導體記憶體裝置的平面圖。
圖15A至圖26B是示出根據實施例的製造半導體記憶體裝置的方法的示意圖。具體而言，圖15A、圖16A、圖17A、圖18A、圖19A、圖20A、圖21A、圖22A、圖23A、圖24A、圖25A及圖26A是沿著圖2所示線A1-A1'截取的剖視圖，且圖15B、圖16B、圖17B、圖18B、圖19B、圖20B、圖21B、圖22B、圖23B、圖24B、圖25B及圖26B是沿著圖3所示第一垂直水準截取的水平剖視圖。
在下文中，將參照附圖詳細闡述本發明概念的實施例。
圖1是示出根據一些實施例的半導體記憶體裝置的胞元陣列的等效電路圖。
參照圖1，半導體記憶體裝置的胞元陣列可包括多個子胞元陣列SCA。所述多個子胞元陣列SCA可佈置於第一水平方向X上。
所述多個子胞元陣列SCA中的每一者可包括多條位元線BL、多條字元線WL及多個胞元電晶體CTR。一個胞元電晶體CTR可設置於一條字元線WL與一條位元線BL之間。
位元線BL中的每一者可包括被設置成與基板間隔開的導電圖案(例如，金屬線)且可位於基板上。所述多條位元線BL可在第二水平方向Y上延伸。一個子胞元陣列SCA的位元線BL可在垂直方向Z上彼此間隔開。
字元線WL中的每一者可包括自基板在垂直方向Z上延伸的導電圖案(例如，金屬線)。一個子胞元陣列SCA的字元線WL可在第二水平方向Y上彼此間隔開。
胞元電晶體CTR中的每一者的閘極可連接至對應的字元線WL，且每一胞元電晶體CTR的源極可連接至對應的位元線BL。胞元電晶體CTR中的每一者可連接至胞元電容器CAP。每一胞元電晶體CTR的汲極可連接至胞元電容器CAP的第一電極，且胞元電容器CAP的第二電極可連接至接地配線PP。
圖2是示出根據實施例的半導體記憶體裝置100的透視 圖。圖3是沿著圖2所示線A1-A1'截取的剖視圖，且圖4是圖3所示區CX1的放大圖。圖5是沿著圖3所示第一垂直水準LV1截取的水平剖視圖，且圖6是示出圖3所示下部電極層172的示意性透視圖。
參照圖2至圖6，半導體記憶體裝置100可包括設置於基板110上的多條字元線140、多條位元線160及多個記憶體胞元MC。所述多個記憶體胞元MC中的每一者可包括半導體圖案150及電容器結構170。
基板110可包含Si、Ge或SiGe。作為另外一種選擇，舉例而言，基板110可包括絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GeOI)基板。
在基板110上可佈置有下部結構120。下部結構120可包括周邊電路(未示出)、連接至周邊電路的配線層(未示出)以及覆蓋周邊電路及配線層的絕緣層(未示出)。在下部結構120上可佈置有蝕刻停止層122。蝕刻停止層122可包含氮化矽或氧化矽。
在蝕刻停止層122上可交替佈置有多個模製絕緣層132與多個犧牲絕緣層134。所述多個模製絕緣層132及所述多個犧牲絕緣層134可各自包含氧化矽、氮化矽或氮氧化矽中的至少一者。在一些實施例中，所述多個模製絕緣層132與所述多個犧牲絕緣層134可包含相對於彼此具有蝕刻選擇性的材料。舉例而言，模製絕緣層132可包含氧化矽，且犧牲絕緣層134可包含氮化矽。
所述多條字元線140可在第二水平方向Y上彼此間隔開且可在垂直方向Z上延伸。所述多條字元線140可佈置於穿過所述多個模製絕緣層132的字元線開口140H中。
所述多條字元線140可包括設置於字元線開口140H的內壁上的導電障壁層142以及位於導電障壁層142上且對字元線開口140H的內部進行填充的導電填充層144。舉例而言，導電障壁層142及導電填充層144中的每一者可包含經摻雜半導體材料(經摻雜的矽、經摻雜的鍺等)、導電金屬氮化物(氮化鈦、氮化鉭等)、金屬(鎢、鈦、鉭等)或金屬半導體化合物(矽化鎢、矽化鈷、矽化鈦等)中的至少一者。圖4示出其中所述多條字元線140中的每一者具有水平橫截面及圓形橫截面的實例，但本發明概念並非僅限於此。
在所述多條字元線140中的每一者的側壁上可佈置有多個半導體圖案150，以在垂直方向Z上彼此間隔開。所述多個半導體圖案150中的每一者可具有環繞字元線140的側壁的環形狀。所述多個半導體圖案150及所述多個模製絕緣層132可佈置於字元線140的側壁上，且模製絕緣層132可環繞字元線140的未被所述多個半導體圖案150覆蓋的側壁。
所述多個半導體圖案150可各自包含例如未經摻雜半導體材料或經摻雜半導體材料。在一些實施例中，所述多個半導體圖案150可各自包含多晶矽。在一些實施例中，所述多個半導體圖案150可各自包含非晶金屬氧化物、多晶金屬氧化物或非晶金 屬氧化物與多晶金屬氧化物的組合等，例如氧化In-Ga(In-Ga oxide，IGO)、氧化In-Zn(In-Zn oxide，IZO)或氧化In-Ga-Zn(In-Ga-Zn oxide，IGZO)中的至少一者。在一些實施例中，所述多個半導體圖案150可各自包含二維(2D)材料半導體，且2D材料半導體可包括例如MoS2、WSe2、石墨烯、碳奈米管或其組合。
在字元線140與半導體圖案150之間可存在閘極絕緣層152。在一些實施例中，如圖3中所示，閘極絕緣層152可僅覆蓋字元線140的被半導體圖案150環繞的側壁或僅與字元線140的被半導體圖案150環繞的側壁交疊。在此種情形中，閘極絕緣層152可不佈置於字元線140的被模製絕緣層132環繞的側壁上，且模製絕緣層132可直接接觸字元線140的側壁。
在一些實施例中，與圖3中所示情況不同，閘極絕緣層152可在字元線140的整個高度之上在垂直方向Z上延伸，以覆蓋字元線140的整個側壁。在此種情形中，閘極絕緣層152可位於模製絕緣層132與字元線140之間，且模製絕緣層132可不直接接觸字元線140。
在一些實施例中，閘極絕緣層152可包含選自具有較氧化矽的介電常數高的介電常數的高介電常數(high-k)介電材料或鐵電材料中的至少一者。在一些實施例中，閘極絕緣層152可包含選自以下材料之中的至少一者：氧化鉿(HfO)、矽酸鉿(HfSiO)、氮氧化鉿(HfON)、氮氧化鉿矽(HfSiON)、氧化鑭(LaO)、氧化鑭鋁(LaAlO)、氧化鋯(ZrO)、矽酸鋯(ZrSiO)、氮氧化鋯 (ZrON)、氮氧化鋯矽(ZrSiON)、氧化鉿鋯(HfZrO)、氮氧化鉿鋯(HfZrON)、氧化鉭(TaO)、氧化鈦(TiO)、氧化鋇鍶鈦(BaSrTiO)、氧化鋇鈦(BaTiO)、鋯鈦酸鉛(PZT)、鉭酸鍶鉍(strontium bismuth tantalate，SBT)、氧化鉍鐵(bismuth iron oxide，BFO)、氧化鍶鈦(SrTiO)、氧化釔(YO)、氧化鋁(AlO)或氧化鉛鈧鉭(PbScTaO)。在一些實施例中，閘極絕緣層152可包含含有摻雜劑的金屬氧化物，且舉例而言，所述摻雜劑可包括鋯(Zr)、釓(Gd)、鑭(La)、矽(Si)或鋁(Al)中的至少一者，但並非僅限於此。在一些實例中，閘極絕緣層152可包含具有特定濃度的摻雜劑的氧化鉿。
字元線140的一部分、環繞字元線140的所述一部分的半導體圖案150以及位於字元線140與半導體圖案150之間的閘極絕緣層152可構成胞元電晶體CTR(參見圖1)。因此，一條字元線140與環繞所述一條字元線140的所述多個半導體圖案150可構成佈置於垂直方向Z上的所述多個胞元電晶體CTR。
所述多條位元線160可與所述多個半導體圖案150的兩端中的一者相鄰以在第二水平方向Y上延伸且可在垂直方向Z上彼此間隔開。模製絕緣層132可佈置於在垂直方向Z上彼此相鄰的兩條位元線160之間。所述多條位元線160中的每一者可包含經摻雜半導體材料、導電金屬氮化物、金屬及金屬半導體化合物中的一者。
在第二水平方向Y上延伸穿過所述多個模製絕緣層132 的位元線開口160H中可設置有位元線絕緣層162。位元線絕緣層162的側壁可接觸所述多條位元線160的側壁及所述多個模製絕緣層132的側壁。
在所述多條位元線160與連接至所述多條位元線160的所述多個半導體圖案150之間可設置有第一雜質區164。在實施例中，第一雜質區164可包含經高濃度的雜質摻雜的半導體材料。舉例而言，第一雜質區164可為n+區。
在所述多個半導體圖案150與連接至所述多個半導體圖案150的電容器結構170之間可設置有第二雜質區166。在實施例中，第二雜質區166可包含經高濃度的雜質摻雜的半導體材料。舉例而言，第二雜質區166可為n+區。
所述多個電容器結構170可佈置於所述多個半導體圖案150的另一端處。所述多個電容器結構170可佈置於電容器開口170H內部，電容器開口170H在垂直方向Z上延伸穿過所述多個模製絕緣層132及所述多個犧牲絕緣層134。
所述多個電容器結構170可在垂直方向Z上延伸且可在第二水平方向Y上彼此間隔開。一個電容器結構170可連接至被佈置成在垂直方向Z上彼此交疊的所述多個半導體圖案150。另外，所述多條位元線160可在第一水平方向X上佈置於所述多個半導體圖案150的兩端中的一者處，且電容器結構170可在第一水平方向X上佈置於所述多個半導體圖案150的另一端處。
電容器結構170可包括多個下部電極層172、電容器介 電層174及上部電極層176。所述多個下部電極層172可佈置於所述多個半導體圖案150的另一端處，且所述多個下部電極層172中的每一者的外表面可被所述多個犧牲絕緣層134環繞。上部電極層176可被所述多個下部電極層172環繞且可在垂直方向Z上延伸。電容器介電層174可位於所述多個下部電極層172與上部電極層176之間。
在一些實施例中，所述多個下部電極層172中的每一者可具有環狀水平橫截面。舉例而言，如圖6中所示，所述多個下部電極層172可各自具有其中在第一水平方向X上的長度大於在第二水平方向Y上的長度的橢圓形水平橫截面，但本發明概念並非僅限於此。在一些實施例中，所述多個下部電極層172的在第一水平方向X上的長度與在第二水平方向Y上的長度可相同，或者在第一水平方向X上的長度可小於在第二水平方向Y上的長度。
在一些實施例中，所述多個下部電極層172中的每一者可具有旋轉90度的U狀垂直橫截面。如圖3中所示，所述多個下部電極層172中的每一者可包括在垂直方向Z上延伸的連接件VE、自連接件VE的上端在水平方向上延伸的第一區段SE1及自連接件VE的下端在水平方向上延伸的第二區段SE2。舉例而言，連接件VE、第一區段SE1及第二區段SE2中的每一者的水平橫截面可具有環形狀。連接件VE可設置於電容器開口170H的內壁上，且連接件VE的外表面可被所述多個犧牲絕緣層134環繞。第 一區段SE1及第二區段SE2可自連接件VE朝向電容器開口170H的內部突出且在水平方向上延伸。
在一些實施例中，第一區段SE1可在第二水平方向Y上具有第一寬度W11，且連接件VE可在垂直方向Z上具有第一高度H1。在一些實例中，第一寬度W11相對於第一高度H1的比率可為0.5：1至5：1，但並非僅限於此。當第一寬度W11相對於第一高度H1為0.5：1至5：1時，在形成下部電極層172的製程中，其中將要形成下部電極層172的開口(例如，第一膨脹空間(expansion space)170EX1(參照圖20A))可具有相對低的高寬比，且因此可降低形成下部電極層172的製程的難度。
在一些實施例中，上部電極層176可包括朝向所述多個下部電極層172向外突出的多個第一突出部PR1以及朝向所述多個模製絕緣層132向外突出的多個第二突出部PR2。舉例而言，所述多個第一突出部PR1及所述多個第二突出部PR2中的每一者可具有環狀水平橫截面。所述多個第一突出部PR1與所述多個第二突出部PR2可在垂直方向Z上交替佈置且可在垂直方向Z上彼此交疊。所述多個第一突出部PR1的外表面及所述多個第二突出部PR2的外表面二者皆可被電容器介電層174共形地覆蓋或與電容器介電層174共形地交疊。在一些實施例中，電容器介電層可與上部電極層的第一突出部的表面及上部電極層的第二突出部的表面共形地交疊，使得電容器介電層沿著第一突出部的表面及第二突出部的表面具有實質上均勻的厚度。
在一些實施例中，上部電極層176可覆蓋下部電極層172的第一區段SE1的頂表面及底表面、第二區段SE2的頂表面及底表面以及連接件VE的內壁或與下部電極層172的第一區段SE1的頂表面及底表面、第二區段SE2的頂表面及底表面以及連接件VE的內壁交疊。所述多個第一突出部PR1中的每一者可填充於由一個第一下部電極層172的連接件VE的內壁、第一區段SE1的底表面及第二區段SE2的頂表面界定的空間中，且所述多個第二突出部PR2可在較所述多個第一突出部PR1高的水準處填充於由電容器開口170H的內壁、所述一個第一下部電極層172的第二區段SE2的底表面及另一第一下部電極層172的第一區段SE1的頂表面界定的空間中。
如圖4中所示，所述多個第一突出部PR1可在第一水平方向X上具有第一寬度W21，且所述多個第二突出部PR2可在第一水平方向X上具有第二寬度W22。第二寬度W22可小於或等於第一寬度W11。
在一些實施例中，下部電極層172可包含經摻雜半導體材料、導電金屬氮化物(例如氮化鈦、氮化鉭、氮化鈮或氮化鎢)、金屬(例如釕、銥、鈦或鉭)或導電金屬氧化物(例如氧化銥或氧化鈮)或其組合。
在一些實施例中，上部電極層176可包括第一上部電極層176X及第二上部電極層176Y。舉例而言，第一上部電極層176X可設置於電容器介電層174上以具有共形的厚度，且第二上部電 極層176Y可填充於第一上部電極層176X上的電容器開口170H的內空間中。第一上部電極層176X及第二上部電極層176Y中的每一者可包含經摻雜半導體材料、導電金屬氮化物(例如氮化鈦、氮化鉭、氮化鈮或氮化鎢)、金屬(例如釕、銥、鈦或鉭)或導電金屬氧化物(例如氧化銥或氧化鈮)或其組合。
在一些實施例中，電容器介電層174可包含選自具有較氧化矽高的介電常數的高介電常數介電材料或鐵電材料中的至少一者。在一些實施例中，電容器介電層174可包含選自以下材料之中的至少一者：氧化鉿(HfO)、矽酸鉿(HfSiO)、氮氧化鉿(HfON)、氮氧化鉿矽(HfSiON)、氧化鑭(LaO)、氧化鑭鋁(LaAlO)、氧化鋯(ZrO)、矽酸鋯(ZrSiO)、氮氧化鋯(ZrON)、氮氧化鋯矽(ZrSiON)、氧化鉭(TaO)、氧化鈦(TiO)、氧化鋇鍶鈦(BaSrTiO)、氧化鋇鈦(BaTiO)、鋯鈦酸鉛(PZT)、鉭酸鍶鉍(SBT)、氧化鉍鐵(BFO)、氧化鍶鈦(SrTiO)、氧化釔(YO)、氧化鋁(AlO)或氧化鉛鈧鉭(PbScTaO)。
根據基於比較實例的半導體記憶體裝置，具有環狀水平橫截面的下部電極的內區(例如，與第一區段SE1的底表面、連接件VE的內壁及第二區段SE2的頂表面對應的區)的表面被上部電極層環繞，且第一區段SE1的頂表面及第二區段SE2的底表面被模製絕緣層132覆蓋或與模製絕緣層132交疊。因此，下部電極層的能夠影響電容的有效電極面積相對小。
然而，根據一些實施例，下部電極層172的第一區段SE1 的底表面及頂表面、連接件VE的內壁以及下部電極層172的第二區段SE2的底表面及頂表面可被上部電極層176環繞，電容器介電層174位於下部電極層172的第一區段SE1的底表面及頂表面、連接件VE的內壁以及下部電極層172的第二區段SE2的底表面及頂表面之間。因此，下部電極層172的第一區段SE1的底表面及頂表面、連接件VE的內壁以及下部電極層172的第二區段SE2的底表面及頂表面可充當電容器結構170的有效電極區。因此，電容器結構170可相較於傳統設計具有相對高的電容。
另外，根據一些實施例，由於由胞元電晶體CTR與電容器結構170配置的所述多個記憶體胞元MC可堆疊於垂直方向Z上，因此半導體記憶體裝置100可具有高記憶體容量。
圖7是示出根據一些實施例的半導體記憶體裝置100A的剖視圖。圖8是沿著圖7所示第一垂直水準LV1截取的水平剖視圖。
參照圖7及圖8，半導體圖案150可包含非晶金屬氧化物、多晶金屬氧化物或非晶金屬氧化物與多晶金屬氧化物的組合等，例如氧化In-Ga(IGO)、氧化In-Zn(IZO)或氧化In-Ga-Zn(IGZO)中的至少一者。
可省略設置於半導體圖案150與位元線160之間的第一雜質區164(參照圖3)，且半導體圖案150可直接接觸位元線160。可省略設置於半導體圖案150與下部電極層172之間的第二雜質區166(參照圖3)，且半導體圖案150可直接接觸下部電極層172。
根據一些實施例，由於半導體圖案150包含金屬氧化物系材料，因此洩漏電流可顯著減小。
圖9是示出根據一些實施例的半導體記憶體裝置100B的剖視圖。圖10是沿著圖9所示第一垂直水準LV1截取的水平剖視圖。
參照圖9及圖10，可省略所述多個犧牲絕緣層134(參照圖3)，且可替代地設置空氣空間(air space)AS。因此，所述多個模製絕緣層132與所述多個空氣空間AS可在垂直方向Z上交替佈置。將理解，「空氣空間」可為例如任何空隙或空腔，且可為使用空氣進行填充的空間(例如，空氣間隙)、使用惰性氣體進行填充的空間(例如，惰性氣體間隙)、對真空進行界定的空間。
所述多個半導體圖案150的外表面及所述多個下部電極層172的外表面可被空氣空間AS環繞。空氣空間AS可減小半導體記憶體裝置100A內部的寄生電容，進而改善半導體記憶體裝置100A的操作速度。
圖11是示出根據一些實施例的半導體記憶體裝置100C的剖視圖。圖12是圖11所示區CX1的放大圖。
參照圖11及圖12，半導體記憶體裝置100C可包括第一半導體圖案150A及第二半導體圖案150B而非所述多個半導體圖案150(參見圖3)，且第一半導體圖案150A與第二半導體圖案150B可具有夾置形狀，在第一半導體圖案150A與第二半導體圖案150B之間設置有中間絕緣層136。中間絕緣層136可延伸至電 容器結構170C中，使得每一下部電極層172C可具有雙U狀橫截面。
電容器結構170C的下部電極層172C可包括第一連接件VE1、第二連接件VE2、第一區段SE1、第二區段SE2及第三區段SE3。第一連接件VE1可在與第一半導體圖案150A相同的垂直水準處在垂直方向Z上延伸，且第一區段SE1可自第一連接件VE1的上端在水平方向上延伸。第二連接件VE2可在與第二半導體圖案150B相同的垂直水準處在垂直方向Z上延伸，且第二區段SE2可自第二連接件VE2的下端在水平方向上延伸。第三區段SE3可自第一連接件VE1的下端延伸至第二連接件VE2的上端，進而環繞中間絕緣層136的頂表面及底表面。
上部電極層176C可包括第一子突出部PR1A、第二子突出部PR1B及第二突出部PR2，第一子突出部PR1A可在與第一半導體圖案150A的垂直水準相同的垂直水準處朝向下部電極層172C突出，且第二子突出部PR1B可在與第二半導體圖案150B的垂直水準相同的垂直水準處朝向下部電極層172C突出。
根據一些實施例，下部電極層172C的第一連接件VE1、第二連接件VE2、第一區段SE1及第二區段SE2可用作電容器結構170C的有效電極，且環繞中間絕緣層136的頂表面及底表面的第三區段SE3亦可用作電容器結構170C的有效電極區。因此，由於下部電極層172C與上部電極層176C之間的有效電極面積可增大，因此電容器結構170C可具有增大的電容且半導體記憶體裝置 100C可具有增大的記憶體容量。
圖13是示出根據一些實施例的半導體記憶體裝置100D的平面圖。
參照圖13，半導體記憶體裝置100D可更包括藉由將半導體圖案150、字元線140及電容器結構170平分而在第一水平方向X上延伸的分隔絕緣層180。分隔絕緣層180可包含例如氧化矽等絕緣材料。半導體記憶體裝置100D可為其中兩個胞元電晶體CTR(參照圖1)由分隔絕緣層180界定的分割胞元。
圖14是示出根據一些實施例的半導體記憶體裝置100E的平面圖。
參照圖14，半導體記憶體裝置100E可包括在第二水平方向Y上彼此相鄰的兩個半導體圖案150與兩個電容器結構170之間在第一水平方向X上延伸的屏蔽層182。屏蔽層182可對可能會在彼此相鄰的所述兩個半導體圖案150與所述兩個電容器結構170之間發生的電磁干擾進行屏蔽。
圖15A至圖26B是示出根據實施例的製造半導體記憶體裝置100的方法的示意圖。具體而言，圖15A、圖16A、圖17A、圖18A、圖19A、圖20A、圖21A、圖22A、圖23A、圖24A、圖25A及圖26A是沿著圖2所示線A1-A1'截取的剖視圖，且圖15B、圖16B、圖17B、圖18B、圖19B、圖20B、圖21B、圖22B、圖23B、圖24B、圖25B及圖26B是沿著圖3所示第一垂直水準LV1截取的水平剖視圖。
參照圖15A及圖15B，可在基板110上形成下部結構120及蝕刻停止層122。可在蝕刻停止層122上交替且依序地形成所述多個模製絕緣層132與所述多個犧牲絕緣層134。
可藉由化學氣相沈積(chemical vapor deposition，CVD)製程、電漿增強型CVD(plasma enhanced CVD，PECVD)製程或原子層沈積(atomic layer deposition，ALD)製程形成所述多個模製絕緣層132及所述多個犧牲絕緣層134。
在一些實施例中，所述多個模製絕緣層132與所述多個犧牲絕緣層134可分別由相對於彼此具有蝕刻選擇性的材料形成。舉例而言，所述多個模製絕緣層132可由氧化矽形成，且所述多個犧牲絕緣層134可由氮化矽形成。所述多個模製絕緣層132及所述多個犧牲絕緣層134可各自具有幾十奈米的厚度。
參照圖16A及圖16B，可在所述多個模製絕緣層132及所述多個犧牲絕緣層134上形成罩幕圖案(未示出)，且可藉由使用罩幕圖案作為蝕刻罩幕局部地移除所述多個模製絕緣層132及所述多個犧牲絕緣層134來形成字元線開口140H、位元線開口160H及電容器開口170H。
在一些實施例中，蝕刻停止層122的頂表面可在字元線開口140H的相應底表面、位元線開口160H的相應底表面及電容器開口170H的相應底表面處被暴露出。
在一些實施例中，字元線開口140H及電容器開口170H可各自具有為圓形形狀或橢圓形形狀的水平橫截面。多個字元線 開口140H可在第二水平方向Y上彼此間隔開且可在垂直方向Z上延伸。多個電容器開口170H可在第二水平方向Y上彼此間隔開且可在垂直方向Z上延伸。位元線開口160H可在第二水平方向Y上延伸。
舉例而言，儘管字元線開口140H、位元線開口160H及電容器開口170H中的每一者被示出為在其整個高度之上具有相等的水平寬度，然而與此不同，字元線開口140H、位元線開口160H及電容器開口170H中的每一者可具有水平寬度朝向基板110減小的漸縮形狀。
參照圖17A及圖17B，可形成填充於位元線開口160H中的第一犧牲填充層212及填充於電容器開口170H中的第二犧牲填充層214。
舉例而言，第一犧牲填充層212及第二犧牲填充層214中的每一者可包括相對於模製絕緣層132及犧牲絕緣層134具有蝕刻選擇性的材料。舉例而言，第一犧牲填充層212及第二犧牲填充層214中的每一者可包含多晶矽或含碳材料。
參照圖18A及圖18B，可藉由移除犧牲絕緣層134的被字元線開口140H暴露出的一部分來形成與字元線開口140H連通的膨脹空間140EX。可藉由移除犧牲絕緣層134的與字元線開口140H相鄰的一部分來形成膨脹空間140EX，使得填充於位元線開口160H中的第一犧牲填充層212及填充於電容器開口170H中的第二犧牲填充層214不被暴露出。
由於膨脹空間140EX是藉由移除犧牲絕緣層134的被字元線開口140H暴露出的所述一部分而形成，因此膨脹空間140EX可在水平方向上距字元線開口140H具有近似恆定的寬度。在一些實施例中，膨脹空間140EX可在水平方向上距字元線開口140H具有幾十奈米的寬度。膨脹空間140EX的高度可與犧牲絕緣層134的高度實質上相同。在一些實施例中，膨脹空間140EX在垂直方向Z上可具有幾十奈米的高度。
參照圖19A及圖19B，可在膨脹空間140EX的內壁上形成半導體圖案150。在一些實施例中，可藉由CVD製程、PECVD製程或ALD製程形成半導體圖案150。
接下來，可在半導體圖案150的內壁上形成閘極絕緣層152。可藉由熱氧化製程、CVD製程、PECVD製程或ALD製程中的至少一者形成閘極絕緣層152。在一些實施例中，閘極絕緣層152可被形成為僅覆蓋半導體圖案150的內壁或僅與半導體圖案150的內壁交疊。在一些實施例中，閘極絕緣層152可被形成為覆蓋半導體圖案150的內壁及模製絕緣層132的內壁二者或與半導體圖案150的內壁及模製絕緣層132的內壁二者交疊。
接下來，可形成填充於字元線開口140H中的第三犧牲填充層220。在一些實施例中，第三犧牲填充層220可包含氮化矽。
參照圖20A及圖20B，可移除第二犧牲填充層214且可再次暴露出電容器開口170H的內壁。
此後，可藉由移除犧牲絕緣層134的被電容器開口170H 暴露出的一部分來形成與電容器開口170H連通的第一膨脹空間170EX1。第一膨脹空間170EX1可暴露出半導體圖案150的側壁的一部分。
由於第一膨脹空間170EX1是藉由移除犧牲絕緣層134的被電容器開口170H暴露出的所述一部分而形成，因此第一膨脹空間170EX1可在水平方向上距電容器開口170H具有近似恆定的寬度。在一些實施例中，第一膨脹空間170EX1可在水平方向上距電容器開口170H具有幾十奈米的寬度。第一膨脹空間170EX1的高度可與犧牲絕緣層134的高度實質上相同。在一些實施例中，第一膨脹空間170EX1在垂直方向Z上可具有幾十奈米的高度。
參照圖21A及圖21B，可藉由在半導體圖案150的在第一膨脹空間170EX1中被暴露出的側壁上植入雜質來形成第二雜質區166。
此後，可在電容器開口170H及第一膨脹空間170EX1中形成初步下部電極層172L，且可在初步下部電極層172L上形成第四犧牲填充層230。
舉例而言，初步下部電極層172L可共形地形成於電容器開口170H中以及第一膨脹空間170EX1的內壁上，且第四犧牲填充層230可被形成至足以完全填充於第一膨脹空間170EX1內部的厚度。
第一膨脹空間170EX1可具有約0.5：1至5：1的高寬比(例如，水平方向上的寬度對垂直方向Z上的高度為0.5：1至 5：1)，且因此可降低在第一膨脹空間170EX1中形成第二雜質區166的製程及/或在第一膨脹空間170EX1中形成初步下部電極層172L的製程的難度。
參照圖22A及圖22B，可藉由以下方式在所述多個第一膨脹空間170EX1中形成所述多個下部電極層172：移除初步下部電極層172L的設置於電容器開口170H的內壁上的一部分(或者初步下部電極層172L的設置於模製絕緣層132的側壁上的一部分)且保留初步下部電極層172L的位於第一膨脹空間170EX1內部的一部分。
所述多個下部電極層172可具有旋轉90度的U狀垂直橫截面且可包括在垂直方向Z上延伸的連接件VE、自連接件VE的上端在水平方向上延伸的第一區段SE1及自連接件VE的下端在水平方向上延伸的第二區段SE2。
此後，亦可移除第四犧牲填充層230的設置於第一膨脹空間170EX1內部的一部分。因此，連接件VE的內壁、第一區段SE1的底表面及第二區段SE2的頂表面可在第一膨脹空間170EX1的內部被暴露出，且第一區段SE1的頂表面及第二區段SE2的底表面可被模製絕緣層132覆蓋或與模製絕緣層132交疊且不在第一膨脹空間170EX1的內部被暴露出。
參照圖23A及圖23B，可藉由移除模製絕緣層132的經由電容器開口170H被暴露出的一部分來形成與電容器開口170H連通的第二膨脹空間170EX2。第一區段SE1的頂表面及第二區段 SE2的底表面可在第二膨脹空間170EX2的內部被暴露出。
由於第二膨脹空間170EX2是藉由移除模製絕緣層132的經由電容器開口170H被暴露出的一部分而形成，因此第二膨脹空間170EX2在水平方向上距電容器開口170H的寬度可具有近似恆定的值。在一些實施例中，第二膨脹空間170EX2可在水平方向上距電容器開口170H具有幾十奈米的寬度。第二膨脹空間170EX2的高度可與模製絕緣層132的高度實質上相同。在一些實施例中，第二膨脹空間170EX2在垂直方向Z上可具有幾十奈米的高度。
在一些實施例中，第二膨脹空間170EX2的水平寬度可小於或等於第一膨脹空間170EX1的水平寬度。舉例而言，由於第二膨脹空間170EX2的水平寬度小於或等於第一膨脹空間170EX1的水平寬度，因此下部電極層172的連接件VE或第二雜質區166可不被第二膨脹空間170EX2暴露出。
參照圖24A及圖24B，可在電容器開口170H的內壁、第一膨脹空間170EX1的內壁及第二膨脹空間170EX2的內壁上形成電容器介電層174。
在一些實施例中，電容器介電層174可在第一區段SE1的頂表面及底表面、連接件VE的內壁、第二區段SE2的頂表面及底表面以及模製絕緣層132的內壁上共形地形成至一定厚度。
參照圖25A及圖25B，可形成填充於電容器開口170H的內部、第一膨脹空間170EX1的內部及第二膨脹空間170EX2的 內部中的上部電極層176。舉例而言，可藉由在電容器開口170H的內壁、第一膨脹空間170EX1的內壁及第二膨脹空間170EX2的內壁上依序形成第一上部電極層176X與第二上部電極層176Y來形成上部電極層176。
然後，可移除第三犧牲填充層220，以再次暴露出字元線開口140H。可形成填充於字元線開口140H的內部中的字元線140。舉例而言，可藉由在字元線開口140H的內壁上依序形成導電障壁層142與導電填充層144來形成字元線140。
在一些實施例中，可在同一製程期間形成上部電極層176與字元線140。在此種情形中，可同時形成導電障壁層142與第一上部電極層176X，且可同時形成導電填充層144與第二上部電極層176Y。
參照圖26A及圖26B，可移除第一犧牲填充層212且可再次暴露出位元線開口160H的內壁。
此後，可藉由移除犧牲絕緣層134的被位元線開口160H暴露出的一部分來形成與位元線開口160H連通的位元線空間160EX。
可藉由移除犧牲絕緣層134的與位元線開口160H相鄰的一部分以使得半導體圖案150中的每一者的側壁的一部分被暴露出來形成位元線空間160EX。
此後，可藉由在半導體圖案150的在位元線空間160EX的內壁上被暴露出的表面上植入雜質來形成第一雜質區164。
此後，可使用導電材料對位元線開口160H以及位元線空間160EX的內部進行填充，且可藉由對導電材料進行回蝕以暴露出位元線開口160H的內壁來在位元線空間160EX中形成位元線160。此後，可形成填充於位元線開口160H的內部中的位元線絕緣層162。
藉由執行上述製程，可完全形成半導體記憶體裝置100。
根據製造根據比較實例的半導體記憶體裝置的方法，如圖22A中所示的結構中所示，在連接件VE的內壁、第一區段SE1的底表面及第二區段SE2的頂表面被第一膨脹空間170EX1的內部暴露出並且第一區段SE1的頂表面及第二區段SE2的底表面被模製絕緣層132覆蓋或與模製絕緣層132交疊且不被第一膨脹空間170EX1的內部暴露出的狀態下，形成電容器介電層174及上部電極層176。因此，下部電極層的能夠影響電容的有效電極面積相對小。
然而，在實例性實施例中，可藉由移除模製絕緣層132的在電容器開口170H的內壁上被暴露出的一部分來形成第二膨脹空間170EX2。因此，由於第二膨脹空間170EX2的形成，下部電極層172的第一區段SE1的頂表面及第二區段SE2的底表面可充當附加的有效電極面積。因此，電容器結構170可具有相對高的電容，且半導體記憶體裝置100可具有增大的記憶體容量。
儘管已參照本發明概念的實施例具體示出並闡述了本發明概念，然而應理解，可在不背離以下申請專利範圍的精神及 範圍的條件下對其做出形式及細節上的各種改變。
100:半導體記憶體裝置
110:基板
120:下部結構
122:蝕刻停止層
132:模製絕緣層
134:犧牲絕緣層
140:字元線
142:導電障壁層
144:導電填充層
150:半導體圖案
152:閘極絕緣層
160:位元線
162:位元線絕緣層
164:第一雜質區
166:第二雜質區
170:電容器結構
172:下部電極層
174:電容器介電層
176:上部電極層
176X:第一上部電極層
176Y:第二上部電極層
A1-A1':線
MC:記憶體胞元
X:第一水平方向
Y:第二水平方向
Z:垂直方向

Claims (10)

  1. 一種半導體記憶體裝置，包括：字元線，在基板上在垂直方向上延伸；半導體圖案，在平面圖中具有圍繞所述字元線延伸的環狀水平橫截面，所述平面圖是與所述字元線的延伸方向垂直；位元線，在第一水平方向上與所述半導體圖案的第一端相鄰且在與所述第一水平方向垂直的第二水平方向上延伸；以及電容器結構，在所述第一水平方向上與和所述半導體圖案的所述第一端相對的第二端相鄰，其中所述電容器結構包括：下部電極層，電性連接至所述半導體圖案，具有環狀水平橫截面且包括在所述垂直方向上延伸的連接件、自所述連接件的上部部分在水平方向上延伸的第一區段及自所述連接件的下部部分在所述水平方向上延伸的第二區段；上部電極層，在所述垂直方向上延伸，其中所述上部電極層位於所述下部電極層的所述第一區段的頂表面及底表面上、位於所述下部電極層的所述第二區段的頂表面及底表面上且位於所述連接件的內壁上；以及電容器介電層，位於所述下部電極層與所述上部電極層之間。
  2. 如請求項1所述的半導體記憶體裝置，其中所述上部電極層包括朝向所述下部電極層突出的第一突出部以及相對於所述基板位於較所述第一突出部高的垂直水準處 的第二突出部。
  3. 如請求項2所述的半導體記憶體裝置，其中所述上部電極層的所述第一突出部位於由所述連接件的所述內壁、所述下部電極層的所述第一區段的所述底表面及所述下部電極層的所述第二區段的所述頂表面界定的空間中，且其中所述上部電極層的所述第二突出部與所述第一突出部及所述下部電極層的所述第一區段的所述頂表面垂直地交疊。
  4. 如請求項2所述的半導體記憶體裝置，其中所述上部電極層的所述第一突出部在所述第一水平方向上具有第一寬度，且其中所述上部電極層的所述第二突出部在所述第一水平方向上具有等於或小於所述第一寬度的第二寬度。
  5. 如請求項2所述的半導體記憶體裝置，其中所述電容器介電層與所述上部電極層的所述第一突出部的表面及所述上部電極層的所述第二突出部的表面共形地交疊。
  6. 如請求項1所述的半導體記憶體裝置，其中所述下部電極層具有U狀垂直橫截面。
  7. 如請求項1所述的半導體記憶體裝置，更包括：第一雜質區，在所述半導體圖案的所述第一端與所述位元線之間位於所述半導體圖案中；以及第二雜質區，在所述半導體圖案的所述第二端與所述下部電極層的所述連接件之間位於所述半導體圖案中。
  8. 如請求項1所述的半導體記憶體裝置，其中所述第一區段在所述第二水平方向上具有第一寬度，其中所述連接件在所述垂直方向上具有第一高度，且其中所述第一寬度相對於所述第一高度的比率介於0.5：1至5：1的範圍內。
  9. 一種半導體記憶體裝置，包括：字元線，在基板上在垂直方向上延伸；多個半導體圖案，位於所述基板上且在平面圖中各自具有圍繞所述字元線延伸的環狀水平橫截面，其中所述多個半導體圖案在所述垂直方向上彼此間隔開，所述平面圖是與所述字元線的延伸方向垂直；多個模製絕緣層，位於所述字元線上，在所述垂直方向上彼此間隔開且與所述多個半導體圖案交替佈置；多條位元線，在第一水平方向上位於所述多個半導體圖案的相應的第一端處，在所述垂直方向上彼此間隔開且在與所述第一水平方向垂直的第二水平方向上延伸；以及電容器結構，在所述第一水平方向上位於分別與所述多個半導體圖案的所述第一端相對的第二端處，其中所述電容器結構包括：多個下部電極層，分別電性連接至所述多個半導體圖案，所述多個下部電極層中的每一者具有環狀水平橫截面，且所述多個下部電極層中的每一者包括在所述垂直方向上延伸的連接件、自 所述連接件的上部部分在水平方向上延伸的第一區段及自所述連接件的下部部分在所述水平方向上延伸的第二區段；上部電極層，在所述垂直方向上延伸，其中所述上部電極層位於所述多個下部電極層的所述第一區段中的每一者的頂表面及底表面上、位於所述多個下部電極層的所述第二區段中的每一者的頂表面及底表面上且位於所述多個下部電極層的所述連接件中的每一者的內壁上；以及電容器介電層，在所述多個下部電極層與所述上部電極層之間延伸。
  10. 如請求項9所述的半導體記憶體裝置，其中所述上部電極層包括多個第一突出部，所述多個第一突出部中的每一者位於由所述多個下部電極層中的相應一者的所述連接件的所述內壁、所述多個下部電極層中的相應一者的所述第一區段的所述底表面及所述多個下部電極層中的相應一者的所述第二區段的所述頂表面界定的空間中，且其中所述上部電極層更包括分別朝向所述多個模製絕緣層突出的多個第二突出部。
TW111115636A 2021-04-29 2022-04-25 半導體記憶體裝置 TWI823360B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210055949A KR20220148630A (ko) 2021-04-29 2021-04-29 반도체 메모리 소자
KR10-2021-0055949 2021-04-29

Publications (2)

Publication Number Publication Date
TW202327035A TW202327035A (zh) 2023-07-01
TWI823360B true TWI823360B (zh) 2023-11-21

Family

ID=83758908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115636A TWI823360B (zh) 2021-04-29 2022-04-25 半導體記憶體裝置

Country Status (4)

Country Link
US (1) US20220352170A1 (zh)
KR (1) KR20220148630A (zh)
CN (1) CN115274667A (zh)
TW (1) TWI823360B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201438198A (zh) * 2012-12-12 2014-10-01 Ps4 Luxco Sarl 半導體裝置及其製造方法
TW201730965A (zh) * 2015-12-03 2017-09-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
TW201935660A (zh) * 2017-11-30 2019-09-01 美商英特爾股份有限公司 用於先進積體電路結構製造的鰭圖案化
US20190304991A1 (en) * 2018-04-03 2019-10-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
TW202036787A (zh) * 2019-03-18 2020-10-01 王振志 半導體元件及其製造方法
US20200402991A1 (en) * 2017-11-20 2020-12-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
TW202105782A (zh) * 2018-11-30 2021-02-01 台灣積體電路製造股份有限公司 磁穿隧接面裝置及其形成方法及處理方法
US20210050052A1 (en) * 2018-02-23 2021-02-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and method of operating the same
TW202109850A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 記憶體裝置
US20210104527A1 (en) * 2019-10-08 2021-04-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201438198A (zh) * 2012-12-12 2014-10-01 Ps4 Luxco Sarl 半導體裝置及其製造方法
TW201730965A (zh) * 2015-12-03 2017-09-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
US20200402991A1 (en) * 2017-11-20 2020-12-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
TW201935660A (zh) * 2017-11-30 2019-09-01 美商英特爾股份有限公司 用於先進積體電路結構製造的鰭圖案化
US20210050052A1 (en) * 2018-02-23 2021-02-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and method of operating the same
US20190304991A1 (en) * 2018-04-03 2019-10-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
TW202105782A (zh) * 2018-11-30 2021-02-01 台灣積體電路製造股份有限公司 磁穿隧接面裝置及其形成方法及處理方法
TW202036787A (zh) * 2019-03-18 2020-10-01 王振志 半導體元件及其製造方法
TW202109850A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 記憶體裝置
US20210104527A1 (en) * 2019-10-08 2021-04-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same

Also Published As

Publication number Publication date
KR20220148630A (ko) 2022-11-07
TW202327035A (zh) 2023-07-01
US20220352170A1 (en) 2022-11-03
CN115274667A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
KR20220034540A (ko) 반도체 메모리 소자
CN106611791A (zh) 半导体器件及其制造方法
TWI809605B (zh) 半導體記憶體元件
US11889682B2 (en) Semiconductor memory devices
US20240064959A1 (en) Semiconductor device and method for fabricating the same
US20230262959A1 (en) Semiconductor memory device
TWI823360B (zh) 半導體記憶體裝置
TWI815131B (zh) 半導體記憶體裝置
TWI839990B (zh) 半導體記憶體裝置
US20230389287A1 (en) Semiconductor device
US20230180456A1 (en) Semiconductor memory devices
US20240164108A1 (en) Three-dimensional ferroelectric memory devices
CN219437502U (zh) 半导体器件
US20240072175A1 (en) Semiconductor device including channel structure
US20240074148A1 (en) Semiconductor device
US20230301068A1 (en) Semiconductor memory device and method of manufacturing the same
US20230164979A1 (en) Semiconductor devices
TW202347720A (zh) 半導體設備
KR20240059346A (ko) 반도체 소자
TW202412268A (zh) 半導體裝置
KR20230052035A (ko) 반도체 장치
KR20240070039A (ko) 3차원 강유전체 메모리 장치
CN118055693A (zh) 电容器结构和包括该电容器结构的半导体器件