TWI820467B - 積體晶片、金屬-絕緣體-金屬裝置及其形成方法 - Google Patents

積體晶片、金屬-絕緣體-金屬裝置及其形成方法 Download PDF

Info

Publication number
TWI820467B
TWI820467B TW110129687A TW110129687A TWI820467B TW I820467 B TWI820467 B TW I820467B TW 110129687 A TW110129687 A TW 110129687A TW 110129687 A TW110129687 A TW 110129687A TW I820467 B TWI820467 B TW I820467B
Authority
TW
Taiwan
Prior art keywords
metal
metal plate
conductive
capacitor insulator
metal plates
Prior art date
Application number
TW110129687A
Other languages
English (en)
Other versions
TW202304032A (zh
Inventor
高敏峰
楊敦年
劉人誠
林杏芝
林冠華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202304032A publication Critical patent/TW202304032A/zh
Application granted granted Critical
Publication of TWI820467B publication Critical patent/TWI820467B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公開的各種實施例關於一種積體晶片(IC)。所述IC 包括設置在半導體基底之上的第一金屬間介電(IMD)結構。金屬-絕緣體-金屬(MIM)裝置設置在第一IMD結構之上。所述MIM裝置包括彼此間隔開的至少三個金屬板。所述MIM裝置更包括多個電容器絕緣體結構，其中所述多個電容器絕緣體結構中的每一者設置在所述至少三個金屬板中的相鄰的金屬板之間且對所述相鄰的金屬板進行電隔離。

Description

積體晶片、金屬-絕緣體-金屬裝置及其形成方法
本發明實施例是關於積體晶片、金屬-絕緣體-金屬裝置及其形成方法。
積體電路(integrated circuit，IC)形成在包括數百萬或數十億個電晶體裝置的半導體晶粒上。電晶體裝置被配置成充當開關和/或產生功率增益，以實現邏輯功能。IC也包括用於控制增益(gain)、時間常數及其他IC特性的被動裝置。一種類型的被動裝置是金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器。除了別的之外，MIM電容器被應用為用於高性能計算(high performance computing，HPC)的去耦合電容器。
在一些實施例中，本應用提供一種積體晶片(IC)。所述IC包括設置在半導體基底之上的第一金屬間介電(IMD)結構。金屬-絕緣體-金屬(MIM)裝置設置在所述第一IMD結構之上。所述MIM裝置包括彼此間隔開的至少三個金屬板。所述MIM裝置更包括多個電容器絕緣體結構，其中所述多個電容器絕緣體結 構中的每一者設置在所述至少三個金屬板中的相鄰的金屬板之間且對所述相鄰的金屬板進行電隔離。
在一些實施例中，本應用提供金屬-絕緣體-金屬(MIM)裝置。所述MIM裝置包括設置在半導體基底之上的介電結構。第一金屬板設置在所述介電結構之上。第一電容器絕緣體結構設置在所述第一金屬板之上。第二金屬板設置在所述第一電容器絕緣體結構之上，其中所述第一電容器絕緣體結構使所述第一金屬板與所述第二金屬板電絕緣。第二電容器絕緣體結構設置在所述第二金屬板及所述第一電容器絕緣體結構之上。第三金屬板設置在所述第二電容器絕緣體結構之上，其中所述第二電容器絕緣體結構使所述第二金屬板與所述第三金屬板電絕緣。第一導電結構設置在所述介電結構之上且電耦合到所述第一金屬板與所述第三金屬板二者。第二導電結構設置在所述介電結構之上且在側向上與所述第一導電結構間隔開，其中所述第二導電結構電耦合到所述第二金屬板。
在一些實施例中，本應用提供一種形成金屬-絕緣體-金屬(MIM)裝置的方法。所述方法包括在半導體基底之上形成第一介電層。在所述第一介電層中形成開口。在所述開口中及在所述第一介電層的上表面之上形成第一金屬板。在所述開口中及在所述第一金屬板之上形成第一電容器絕緣體結構。在所述開口中及在所述第一電容器絕緣體結構之上形成第二金屬板。在所述開口中及在所述第二金屬板之上形成第二電容器絕緣體結構。在所述開口中及在所述第二電容器絕緣體結構之上形成第三金屬板。在所述第一介電層、所述第一金屬板、所述第一電容器絕緣體結 構、所述第二金屬板、所述第二電容器絕緣體結構及所述第三金屬板之上形成第二介電層。在所述第二介電層中形成電耦合到所述第一金屬板及所述第三金屬板二者的第一導電結構。在所述第二介電層中形成電耦合到所述第二金屬板的第二導電結構。
100a、200a、200b、300、500、600、700、800、900、1000、1100、1200、1300、1400:剖面圖
100b、400:電路圖
102:基底
104:第一金屬間介電(IMD)結構
106:第一內連線結構
106a、114a:第一導電特徵
108:第一介電結構
110:第二介電結構
112:第二IMD結構
114:第二內連線結構
116:金屬-絕緣體-金屬(MIM)裝置
118:金屬板
118a:第一金屬板
118b:第二金屬板
118c:第三金屬板
118d:第四金屬板
120:電容器絕緣體結構
120a:第一電容器絕緣體結構
120b:第二電容器絕緣體結構
120c:第三電容器絕緣體結構
122:第一導電接觸件
124:導通孔
201:區域
202:第三IMD結構
204:蝕刻停止層
206:第一下表面
208:第二下表面
210:第一厚度
212:第二厚度
214:中心部分
216:第三厚度
218:第四厚度
220:第五厚度
222:第六厚度
224、228、232、236、240:第一側壁
226、230、234、238、242:第二側壁
244:第一著落區域
246:第二著落區域
302:第二導電接觸件
304:側壁
602:開口
702:第一金屬層
704:第一電容器絕緣體層
706:第二金屬層
1500:流程圖
1502、1504、1506、1508、1510、1512、1514:動作
C1:第一電容器
C2:第二電容器
C3:第三電容器
CM:電容器
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1B示出具有改善的性能的金屬-絕緣體-金屬(MIM)裝置的積體晶片(integrated chip，IC)的一些實施例的各種視圖。
圖2A至圖2B示出圖1A至圖1B的IC的一些更詳細實施例的各種視圖。
圖3示出圖2A至圖2B的IC的一些其他實施例的剖面圖。
圖4示出圖3的MIM裝置的一些實施例的等效電路的電路圖。
圖5至圖14示出形成IC的方法的一些實施例的一系列剖面圖，所述IC具有改善的性能的金屬-絕緣體-金屬(MIM)裝置。
圖15示出形成IC的方法的一些實施例的流程圖，所述IC具有改善的性能的金屬-絕緣體-金屬(MIM)裝置。
現將參照圖式闡述本公開，其中通篇中使用相同的參考編號來指代相同的元件，且其中所示的結構未必按比例繪製。應理解，此詳細說明及對應的圖並不以任何方式限制本公開的範圍，且所述詳細說明及圖僅提供幾個實例來例示一些使本發明概念可顯而易見的方式。
本公開提供用於實施本公開的不同特徵的許多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相 應地進行解釋。
通常，金屬-絕緣體-金屬(MIM)裝置(例如，MIM電容器)包括底部金屬板、位於底部金屬板之上的頂部金屬板以及位於底部金屬板與頂部金屬板之間的電容器絕緣體結構。然而，隨著積體晶片(IC)不斷按比例縮小(例如，圖元大小減小)，典型的MIM裝置不能提供特定應用所需的性能(例如，單位面積電容)。如此一來，具有改善的性能(例如，對於給定的佈局面積增大的電容)的MIM裝置對於增加其中利用MIM裝置的應用是可取的。
本公開的各種實施例關於一種具有改善的性能的MIM裝置(例如，MIM電容器)。所述MIM裝置包括第一金屬板、設置在第一金屬板之上的第二金屬板以及設置在第二金屬板之上的第三金屬板。第一電容器絕緣體結構設置在第一金屬板與第二金屬板之間。第一電容器絕緣體結構將第一金屬板與第二金屬板電絕緣。第二電容器絕緣體結構設置在第二金屬板與第三金屬板之間。第二電容器絕緣體結構將第二金屬板與第三金屬板電絕緣。
第一金屬板及第三金屬板二者電耦合到第一導電接觸件(例如，金屬接觸件)。第二金屬板電耦合到第二導電接觸件(例如，金屬接觸件)。如此一來，對於給定的覆蓋區(footprint)(例如，佈局面積損失)，本公開的MIM裝置可具有比典型的MIM裝置更大的電容(例如，由於本公開的MIM裝置具有等於第一金屬板和第二金屬板之間的電容與第二金屬板和第三金屬板之間的電容之和的總電容)。因此，與典型的MIM裝置相比，本公開的MIM裝置可具有改善的性能(例如，對於給定的佈局面積增大的電 容)。因此，本公開的MIM裝置可用於典型的MIM裝置不適合的一些應用(例如，具有小的單圖元大小或雙圖元大小的IC)中。
圖1A至圖1B示出具有改善的性能的金屬-絕緣體-金屬(MIM)裝置116的積體晶片(IC)的一些實施例的各種視圖100a至100b。更具體來說，圖1A示出具有改善的性能的MIM裝置的IC的一些實施例的剖面圖100a，且圖1B示出在圖1A的剖面圖100a中示出的MIM裝置116的等效電路的電路圖100b。
如圖1A的剖面圖100a中所示，第一金屬間介電(inter-metal dielectric，IMD)結構104上覆在基底102上。基底102包括任何類型的半導體主體(例如，單晶矽/互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)塊、鍺(Ge)、矽鍺(SiGe)、III-V族半導體、絕緣體上矽(silicon on insulator，SOI)等)。第一IMD結構104包括一個或多個堆疊的IMD層，所述一個或多個堆疊的IMD層可分別包含低介電常數電介質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，二氧化矽(SiO2))、氮化物(例如，氮化矽(SiN))、氧氮化物(例如，氮氧化矽(SiON))、未經摻雜的矽酸鹽玻璃(undoped silicate glass，USG)、經摻雜的二氧化矽(例如，摻雜碳的二氧化矽)、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphoric silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)等。雖未示出，但是應理解，可在基底102上/之上設置任意數目的半導體裝置(例如，金屬-氧化物-半導體場效應電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET))。
在第一IMD結構104中嵌置有第一內連線結構106(例如，銅內連線)，且第一內連線結構106上覆在基底102上。第一內連線結構106包括多個導電特徵(例如，金屬配線、金屬通孔、金屬接觸件等)。舉例來說，第一內連線結構106包括第一導電特徵106a(例如，銅配線)。所述多個導電特徵可為或包含例如銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、一些其他導電材料或前述材料的組合。第一內連線結構106被配置成以預定方式將IC的半導體裝置電耦合在一起。
在第一IMD結構104及基底102之上設置有第一介電結構108。在一些實施例中，第一介電結構108的上表面實質上是平坦的(例如，平的)。第一介電結構108可例如為氧化物(例如，SiO2)、氮化物(例如，SiN)、氧氮化物(例如，SiON)、低介電常數電介質、經摻雜的二氧化矽(例如，摻雜碳的二氧化矽)、USG、BSG、PSG、BPSG、FSG、一些其他介電材料或前述材料的組合。在一些實施例中，第一介電結構108是二氧化矽(SiO2)。在另一些實施例中，第一介電結構108具有與第一IMD結構104的IMD層的最近一者相同的化學組成。換句話說，第一介電結構108與第一IMD結構104的IMD層的所述最近一者是相同的材料。在其他實施例中，第一介電結構108具有與第一IMD結構104的IMD層的所述最近一者不同的化學組成(例如，第一介電結構108是SiO2，且第一IMD結構104的IMD層的所述最近一者是低介電常數介電材料)。
在第一介電結構108及基底102之上設置有第二介電結構110。在一些實施例中，第二介電結構110的上表面實質上是平 坦的(例如，平的)。第二介電結構110可例如為氧化物(例如，SiO2)、氮化物(例如，SiN)、氧氮化物(例如，SiON)、低介電常數電介質、經摻雜的二氧化矽(例如，摻雜碳的二氧化矽)、USG、BSG、PSG、BPSG、FSG、一些其他介電材料或前述材料的組合。在一些實施例中，第二介電結構110是二氧化矽(SiO2)。在另一些實施例中，第二介電結構110具有與第一介電結構108相同的化學組成(例如，第一介電結構108與第二介電結構110二者皆為SiO2)。在其他實施例中，第二介電結構110具有與第一介電結構108不同的化學組成。
在第二介電結構110及基底102之上設置有第二IMD結構112。第二IMD結構112包括一個或多個堆疊的IMD層，所述一個或多個堆疊的IMD層可分別包含低介電常數電介質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，SiO2)、氮化物(例如，SiN)、氧氮化物(例如，SiON)、經摻雜的二氧化矽(例如，摻雜碳的二氧化矽)、USG、BSG、PSG、BPSG、FSG等。在第二IMD結構112中嵌置有第二內連線結構114(例如，銅內連線)且第二內連線結構114上覆在基底102上。第二內連線結構114包括多個導電特徵(例如，金屬配線、金屬通孔等)。舉例來說，第二內連線結構114包括第一導電特徵114a(例如，銅配線)。所述多個導電特徵可為或包含例如銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、一些其他導電材料或前述材料的組合。在一些實施例中，第二內連線結構114的導電特徵電耦合到第一內連線結構106的導電特徵。換句話說，第一內連線結構106及第二內連線結構114是被配置成以預定方式電耦合IC的半導體裝置的更大內連線結構 的部分。
金屬-絕緣體-金屬(MIM)裝置116在垂直方向上設置在第一IMD結構104與第二IMD結構112之間。第一介電結構108設置在MIM裝置116之上。所述MIM裝置包括多個金屬板118及多個電容器絕緣體結構120。
所述多個金屬板118包括至少三(3)塊金屬板。舉例來說，所述多個金屬板118包括第一金屬板118a、第二金屬板118b及第三金屬板118c。所述多個金屬板在垂直方向上彼此間隔開。舉例來說，第一金屬板118a在垂直方向上與第二金屬板118b間隔開，且第二金屬板118b在垂直方向上與第三金屬板118c間隔開。所述多個金屬板118是導電的且可為或包含例如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鋁(Al)、鋁鈦(AlTi)、一些其他導電材料或前述材料的組合。在一些實施例中，所述多個金屬板118中的每一者為或包含相同的材料。舉例來說，在一些實施例中，第一金屬板118a、第二金屬板118b及第三金屬板118c各自為氮化鈦(TiN)。
所述多個電容器絕緣體結構120包括至少兩(2)個電容器絕緣體結構。舉例來說，所述多個電容器絕緣體結構120包括第一電容器絕緣體結構120a及第二電容器絕緣體結構120b。所述多個電容器絕緣體結構120包括比包括金屬板的所述多個金屬板118少一的電容器絕緣體結構。舉例來說，如圖1A的剖面圖100a中所示，所述多個金屬板118包括三(3)個金屬板(例如，第一金屬板118a、第二金屬板118b及第三金屬板118c)，且所述多個電容器絕緣體結構120包括兩(2)個電容器絕緣體結構(例 如，第一電容器絕緣體結構120a及第二電容器絕緣體結構120b)。
所述多個電容器絕緣體結構120可為或包含例如氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉿鋁(HfAlO)、氧化鉭(Ta2O5)、一些其他介電材料或前述材料的任意組合。在一些實施例中，所述多個電容器絕緣體結構120為或包含金屬氧化物(例如，ZrO2、Al2O3、HfO2、HfAlO、Ta2O5等)和/或所述多個電容器絕緣體結構120為或包含高介電常數介電材料。高介電常數介電材料是介電常數大於約3.9或其它合適值的介電材料。在一些實施例中，所述多個電容器絕緣體結構120中的每一者為或包含相同的材料。
所述多個電容器絕緣體結構120中的每一者設置在所述多個金屬板118中的相鄰的金屬板之間且將所述相鄰的金屬板電隔離。舉例來說，第一金屬板118a與第二金屬板118b相鄰，且第三金屬板118c與第二金屬板118b相鄰。第一電容器絕緣體結構120a設置在第一金屬板118a與第二金屬板118b之間(在垂直方向上位於第一金屬板118a與第二金屬板118b之間)。第一電容器絕緣體結構120a還將第一金屬板118a與第二金屬板118b電隔離。第二電容器絕緣體結構120b設置在第二金屬板118b與第三金屬板118c之間(在垂直方向上位於第二金屬板118b與第三金屬板118c之間)。第二電容器絕緣體結構120b還將第二金屬板118b與第三金屬板118c電隔離。
所述多個金屬板118中的第一組金屬板被電耦合在一起。第一組金屬板包括所述多個金屬板118中的最下板。此外，所述多個金屬板118中的第二組金屬板被電耦合在一起。第一組 金屬板與第二組金屬板電隔離。第一組金屬板的金屬板的金屬板與第二組金屬板的金屬板在垂直方向上堆疊且從所述多個金屬板118中的最下金屬板到所述多個金屬板中的最上金屬板來回交替(alternate back and forth)。
舉例來說，第一組金屬板包括第一金屬板118a及第三金屬板118c。第二組金屬板包括第二金屬板118b。第一金屬板118a電耦合到第三金屬板118c。在一些實施例中，第一金屬板118a是所述多個金屬板118中的最下金屬板。在另一些實施例中，第三金屬板118c是所述多個金屬板118中的最上金屬板。第一金屬板118a、第二金屬板118b及第三金屬板118c在垂直方向上堆疊。第二金屬板118b在垂直方向上設置在第一金屬板118a與第三金屬板118c之間。第二金屬板118b與第一金屬板118a及第三金屬板118c二者相鄰。
第一導電接觸件122將第一組金屬板電耦合在一起。舉例來說，第一導電接觸件122將第一金屬板118a電耦合到第三金屬板118c。第一導電接觸件122設置在第一介電結構108中。在一些實施例中，第一導電接觸件122的上表面與第一介電結構108的上表面共面。第一導電接觸件122可為或包含例如銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、一些其他導電材料或前述材料的組合。在一些實施例中，第一導電接觸件122為或包含與第一內連線結構106的第一導電特徵106a和/或第二內連線結構114的第一導電特徵114a相同的材料。由於第一導電接觸件122將第一組金屬板電耦合在一起，且由於第一內連線結構106的第一導電特徵106a電耦合到所述多個金屬板118的最下板(例如，第一金屬板 118a)，因而第一組金屬板中的金屬板中的每一者電耦合到第一內連線結構106的第一導電特徵106a。
導通孔124將第二組金屬板電耦合到第二內連線結構114的第一導電特徵114a。舉例來說，如圖1A的剖面圖100a中所示，第二組金屬板包括第二金屬板118b。導通孔124將第二金屬板118b電耦合到第二內連線結構114的第一導電特徵114a。在一些實施例中，由於第二金屬板118b構成第二組金屬板，且由於導通孔124將第二金屬板118b電耦合到第二內連線結構114的第一導電特徵114a，因而第二組金屬板中的金屬板中的每一者電耦合到第二內連線結構114的第一導電特徵114a。
導通孔124在垂直方向上(例如，以實質上垂直的線)延伸穿過第一介電結構108及第二介電結構110二者，以將第二組金屬板電耦合到第二內連線結構114的第一導電特徵114a。導通孔124可為或包含例如銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、一些其他導電材料或前述材料的組合。在一些實施例中，導通孔124具有與第二介電結構110的上表面共面的上表面。
如圖1B的電路圖100b中所示，MIM裝置116的等效電路包括第一電容器C1及第二電容器C2。第一電容器C1與通過第一電容器絕緣體結構120a而彼此間隔開的第一金屬板118a和第二金屬板118b對應。第二電容器C2與通過第二電容器絕緣體結構120b而彼此間隔開的第二金屬板118b和第三金屬板118c對應。第一電容器C1與第二電容器C2並聯連接。由於第一組金屬板中的金屬板中的每一者電耦合到第一內連線結構106的第一導電特徵106a，且由於第二組金屬板中的金屬板中的每一者電耦合到 第二內連線結構114的第一導電特徵114a，因此第一電容器C1與第二電容器C2並聯連接。更具體來說，第一金屬板118a與第三金屬板118c經由第一導電接觸件122電耦合在一起並界定第一組金屬板。此外，第一金屬板118a電耦合到第一內連線結構106的第一導電接觸件導電特徵106a。此外，第二金屬板118b界定第二組金屬板且經由導通孔124電耦合到第二內連線結構114的第一導電特徵114a。
因此，對於給定的覆蓋區(例如，佈局面積損失)，MIM裝置116可具有比典型的MIM裝置更大的電容(例如，由於MIM裝置116具有等於第一電容器C1的電容與第二電容器C2的電容之和的總電容)。因此，相對於典型的MIM裝置，MIM裝置116可具有改善的性能(例如，對於給定的佈局面積增大的電容)。因此，MIM裝置116可用於典型的MIM裝置不適合的一些應用中(例如，具有小的單圖元大小或雙圖元大小的IC)。
圖2A至圖2B示出圖1A至圖1B的IC的一些更詳細實施例的各種視圖200a至200b。更具體來說，圖2A示出圖1A至圖1B的IC的一些更詳細實施例的剖面圖200a，且圖2B示出圖2A的剖面圖200a中示出的IC的區域201的插入視圖200b。
如圖2A至圖2B的各個視圖200a至200b中所示，第三IMD結構202在垂直方向上設置在第一IMD結構104與第一介電結構108之間。第三IMD結構202包括一個或多個堆疊的IMD層，所述一個或多個堆疊的IMD層可分別包含低介電常數電介質(例如，介電常數小於約3.9的介電材料)、氧化物(例如，SiO2)、氮化物(例如，SiN)、氧氮化物(例如，SiON)、經摻雜的二氧化矽 (例如，摻雜碳的二氧化矽)、USG、BSG、PSG、BPSG、FSG等。在一些實施例中，第三IMD結構202是單個IMD層。在另一些實施例中，第三IMD結構202具有實質上平坦的上表面。
在一些實施例中，蝕刻停止層204在垂直方向上設置在第三IMD結構202與第一IMD結構104之間。在其他實施例中，省略蝕刻停止層204。蝕刻停止層204在垂直方向上將第三IMD結構202與第一IMD結構104隔開。蝕刻停止層204是與第三IMD結構202及第一IMD結構104二者不同的材料。蝕刻停止層204可為或包含例如氮化物(例如，SiN)、氧氮化物(例如，SiON)、碳化物(例如，碳化矽(SiC))等。
所述多個金屬板118中的每一者及電容器絕緣體結構120中的每一者局部地設置在第三IMD結構202的最上表面的下方且局部地設置在第三IMD結構202的最上表面之上(上方)。換句話說，所述多個金屬板118中的每一者及電容器絕緣體結構120中的每一者在垂直方向上從第三IMD結構202的最上表面上方延伸到第三IMD結構202中。在一些實施例中，第一金屬板118a也在垂直方向上延伸穿過蝕刻停止層204。
金屬板118中的每一者還具有設置在第三IMD結構202的最上表面之上(上方)的第一下表面及設置在第三IMD結構202的最上表面下方的第二下表面。舉例來說，第二金屬板118b具有設置在第三IMD結構202的最上表面之上的第一下表面206及設置在第三IMD結構202的最上表面下方的第二下表面208。此外，像所述多個金屬板118一樣，電容器絕緣體結構120中的每一者也具有設置在第三IMD結構202的最上表面之上(上方)的第一 下表面及設置在第三IMD結構202的最上表面下方的第二下表面。
第一金屬板118a具有第一厚度210。第一厚度210可處於約30埃(Å)與約1000Å之間。第二金屬板118b具有第二厚度212。第二厚度212處於約50Å與約2000Å之間。
第三金屬板118c包括中心部分214及上部部分。第三金屬板118c的上部部分上覆在第三金屬板118c的中心部分214上且在側向上延伸超過第三金屬板118c的中心部分214。第三金屬板118c的中心部分214局部地設置在第三IMD結構202的最上表面的下方且局部地設置在第三IMD結構202的最上表面之上(上方)。
第三金屬板118c的中心部分214具有第三厚度216。第三厚度處於約60Å與約2000Å之間。第三金屬板118c的上部部分具有第四厚度218。第四厚度218處於約30Å與約1000Å之間。在一些實施例中，第三厚度216大於第四厚度218。在另一些實施例中，第三厚度216約是第四厚度218的兩倍(例如，兩倍)(例如，由於形成具有良好臺階覆蓋的第三金屬板118c的方法)。
在一些實施例中，第一厚度210與第四厚度218實質上相同。在一些實施例中，第二厚度212大於第一厚度210及第四厚度218二者。在其他實施例中，第二厚度212、第一厚度210及第四厚度218實質上相同。
第一電容器絕緣體結構120a具有第五厚度220。第五厚度220可處於約10Å與約300Å之間。第二電容器絕緣體結構120b具有第六厚度222。第六厚度222可處於約10Å與約300Å之間。 在一些實施例中，第五厚度220與第六厚度222實質上相同。在其他實施例中，第五厚度220不同於第六厚度222。第一厚度210、第二厚度212、第四厚度218、第五厚度220及第六厚度222之和可處於約130Å與約4600Å之間。
同樣在圖2A至圖2B的各種視圖200a至200b中示出，第一金屬板118a具有第一側壁224及第二側壁226。第一金屬板118a的第二側壁226與第一金屬板118a的第一側壁224相對。此外，第二金屬板118b具有第一側壁228及第二側壁230。第二金屬板118b的第二側壁230與第二金屬板118b的第一側壁228相對。此外，第三金屬板118c具有第一側壁232及第二側壁234。第三金屬板118c的第二側壁234與第三金屬板118c的第一側壁232相對。
第二金屬板118b的第一側壁228在側向上在第一方向上與第一金屬板118a的第一側壁224及第三金屬板118c的第一側壁232二者偏置開(offset)。第二金屬板118b的第二側壁230與第一金屬板118a的第二側壁226(沿著第一垂直平面)對齊。第三金屬板118c的第一側壁232與第一金屬板118a的第一側壁224(沿著第二垂直平面)對齊。第三金屬板118c的第二側壁234在側向上在與第一方向相反的第二方向上與第一金屬板118a的第二側壁226及第二金屬板118b的第二側壁230二者偏置開。
第一電容器絕緣體結構120a具有第一側壁236及第二側壁238。第一電容器絕緣體結構120a的第二側壁238與第一電容器絕緣體結構120a的第一側壁236相對。此外，第二電容器絕緣體結構120b具有第一側壁240及第二側壁242。第二電容器絕 緣體結構120b的第二側壁242與第二電容器絕緣體結構120b的第一側壁240相對。
第一電容器絕緣體結構120a的第一側壁236與第二電容器絕緣體結構120b的第一側壁240(沿著第二垂直平面)對齊。在一些實施例中，第一金屬板118a的第一側壁224、第三金屬板118c的第一側壁232、第一電容器絕緣體結構120a的第一側壁236及第二電容器絕緣體結構120b的第一側壁240(沿著第二垂直平面)對齊。在另一些實施例中，第二金屬板118b的第一側壁228在側向上在第一方向上與第一金屬板118a的第一側壁224、第三金屬板118c的第一側壁232、第一電容器絕緣體結構120a的第一側壁236及第二電容器絕緣體結構120b的第一側壁240中的每一者偏置開。
第二電容器絕緣體結構120b的第二側壁242在側向上在第二方向上與第一電容器絕緣體結構120a的第二側壁238偏置開。在一些實施例中，第二電容器絕緣體結構120b的第二側壁242在側向上在第二方向上與第一金屬板118a的第二側壁226及第二金屬板118b的第二側壁230二者偏置開。在一些實施例中，第二電容器絕緣體結構120b的第二側壁242與第三金屬板118c的第二側壁234(沿著第三垂直平面)對齊。在一些實施例中，第一電容器絕緣體結構120a的第二側壁238與第一金屬板118a的第二側壁226及第二金屬板118b的第二側壁230二者(沿著第一垂直平面)對齊。
第一電容器絕緣體結構120a的第一部分在側向上設置在第二金屬板118b的第一側壁228與第一金屬板118a的第一側 壁224之間。第二電容器絕緣體結構120b的一部分在側向上設置在第二金屬板118b的第一側壁228與第一金屬板118a的第一側壁224之間。第二電容器絕緣體結構120b的所述一部分上覆在(直接上覆在)第一電容器絕緣體結構120a的第一部分上。第一電容器絕緣體結構120a的第一部分上覆在(直接上覆在)第一金屬板118a的第一部分上。第三金屬板118c的一部分上覆在(直接上覆在)第二電容器絕緣體結構120b的所述一部分上。第一電容器絕緣體結構120a的第一部分及第二電容器絕緣體結構120b的所述一部分二者在垂直方向上將第一金屬板118a的第一部分與第三金屬板118c的所述一部分隔開。
第三金屬板118c的所述一部分界定第一著落區域244。第一導電接觸件122設置在第一著落區域244的周界內。應理解，第一著落區域244不僅在第一方向及第二方向二者上延伸，而且在協力廠商向及第四方向二者上延伸，所述協力廠商向及第四方向對於第一方向及第二方向二者(例如，跨過頁面向左及跨過頁面向右延伸)是橫向的(例如，延伸進頁面中及延伸離開頁面)。由於第一導電接觸件122設置在第一著落區域244的周界內，第一導電接觸件122可以實質上垂直的線延伸穿過第三金屬板118c的所述一部分、第二電容器絕緣體結構120b的所述一部分、第一電容器絕緣體結構120a的第一部分並進入第一金屬板118a的第一部分中，使得第一導電接觸件122電耦合到第一金屬板118a及第三金屬板118c二者(例如，第一組金屬板)且與第二金屬板118b(例如，第二組金屬板)電隔離。
第二電容器絕緣體結構120b的第二側壁242及第三金 屬板118c的第二側壁234在側向上在第二方向上與第一金屬板118a的第二側壁226、第二金屬板118b的第二側壁230及第一電容器絕緣體結構120a的第二側壁238中的每一者偏置開。如此一來，第二金屬板118b的一部分在側向上設置在第二金屬板118b的第二側壁230與第三金屬板118c的第二側壁234之間，第一電容器絕緣體結構120a的第二部分在側向上設置在第一電容器絕緣體結構120a的第二側壁238與第三金屬板118c的第二側壁234之間，且第一金屬板118a的第二部分在側向上設置在第一金屬板118a的第二側壁226與第三金屬板118c的第二側壁234之間。第一電容器絕緣體結構120a的第二部分上覆在(直接上覆在)第一金屬板118a的第二部分上，且第二金屬板118b的所述一部分上覆在(直接上覆在)第一電容器絕緣體結構120a的第二部分上。
第二金屬板118b的所述一部分界定第二著落區域246。導通孔124(或一些其他導電特徵)設置在第二著落區域246的周界內。應理解，第二著落區域246不僅在第一方向及第二方向二者上(例如，跨過頁面向左及跨過頁面向右)延伸，而且在協力廠商向及第四方向二者上(例如，進入頁面及離開頁面)延伸。由於導通孔124設置在第二著落區域246的周界內，導通孔124可以實質上垂直的線延伸穿過第一介電結構108到達第二金屬板118b的所述一部分，使得導通孔124電耦合到第二金屬板118b(例如，第二組金屬板)且與第一金屬板118a及第三金屬板118c二者(例如，第一組金屬板)電隔離。
圖3示出圖2A至圖2B的IC的一些其他實施例的剖面圖300。
如圖3的剖面圖300中所示，所述多個金屬板118包括四(4)塊金屬板。舉例來說，所述多個金屬板118包括第一金屬板118a、第二金屬板118b、第三金屬板118c及第四金屬板118d。第四金屬板118d上覆在第三金屬板118c上。在一些實施例中，第四金屬板118d是所述多個金屬板118中的最上金屬板。
所述多個電容器絕緣體結構120包括三(3)個電容器絕緣體結構。舉例來說，所述多個電容器絕緣體結構120包括第一電容器絕緣體結構120a、第二電容器絕緣體結構120b及第三電容器絕緣體結構120c。第三電容器絕緣體結構120c上覆在第二電容器絕緣體結構120b上。第三電容器絕緣體結構120c(在垂直方向上)設置在第三金屬板118c與第四金屬板118d之間。第三電容器絕緣體結構120c將第三金屬板118c與第四金屬板118d電隔離。
所述多個金屬板118中的第一組金屬板電耦合在一起。第一組金屬板包括所述多個金屬板118中的最下板。此外，所述多個金屬板118中的第二組金屬板電耦合在一起。第一組金屬板與第二組金屬板電隔離。第一組金屬板中的金屬板與第二組金屬板中的金屬板在垂直方向上堆疊且從所述多個金屬板118中的最下金屬板到所述多個金屬板中的最上金屬板來回交替。舉例來說，第一組金屬板包括第一金屬板118a及第三金屬板118c，且第二組金屬板包括第二金屬板118b及第四金屬板118d。所述多個金屬板118中的第一組金屬板通過第一導電接觸件122電耦合在一起。
同樣如圖3的剖面圖300中所示，第二導電接觸件302 將第二組金屬板電耦合在一起。舉例來說，第二導電接觸件302將第二金屬板118b電耦合到第四金屬板118d。第二導電接觸件302設置在第一介電結構108中且與第一導電接觸件122電隔離。在一些實施例中，第二導電接觸件302的上表面與第一介電結構108的上表面(及第一導電接觸件122的上表面)共面。第二導電接觸件302可為或包含例如銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、一些其他導電材料或前述材料的組合。在一些實施例中，第二導電接觸件302為或包含與第一導電接觸件122相同的材料。
此外，導通孔124電耦合到第四金屬板118d。在一些實施例中，第四金屬板118d是所述多個金屬板118中的最上金屬板。換句話說，在一些實施例中，導通孔124電耦合到所述多個金屬板118中的最上金屬板。導通孔124將第四金屬板118d電耦合到第二內連線結構114的第一導電特徵114a。由於第二導電接觸件302將第二組金屬板電耦合在一起，且由於導通孔124將第四金屬板118d電耦合到第二內連線結構114的第一導電特徵114a，因此第二組金屬板中的金屬板中的每一者電耦合到第二內連線結構114的第一導電特徵114a。
第二導電接觸件302設置在第二著落區域246的周界內。在圖3的IC中，第二著落區域246由第四金屬板118d的一部分界定。由於第四金屬板118d的側壁304在側向上在第一方向上與第三金屬板118c的第二側壁234被偏置開且由於第四金屬板118d的側壁304、第二金屬板118b的第二側壁230及第一金屬板118a的第二側壁226中的每一者(沿著第一垂直平面)對齊，第四金屬板118d的所述一部分界定第二著落區域246。如此一來， 第四金屬板118d的一部分在側向上設置在第四金屬板118d的側壁304與第三金屬板118c的第二側壁234之間，且上覆在(直接上覆在)第二金屬板118b的所述一部分上。因此，由於第二導電接觸件302設置在第二著落區域246的周界內，第二導電接觸件302可以實質上垂直的線延伸穿過第四金屬板118d的所述一部分、第三電容器絕緣體結構120c的一部分(其上覆在(直接上覆在)第二金屬板118b的所述一部分上)並進入第二金屬板118b的所述一部分中，使得第二導電接觸件302電耦合到第四金屬板118d與第二金屬板118b二者(例如，第二組金屬板)，且與第一金屬板118a及第三金屬板118c二者(例如，第一組金屬板)電隔離。
雖然圖3的IC示出所述多個金屬板118包括四個金屬板，但是應理解，所述多個金屬板118可包括N個板，其中N是大於或等於三(3)的任意整數。還應理解，所述多個電容器絕緣體結構120包括N-1(N減1)個電容器絕緣體結構。應進一步理解，不管N的值如何，所述多個金屬板118與所述多個電容器絕緣體結構120以與圖4的剖面圖400中所示實質上相似的方式堆疊，使得第一著落區域244及第二著落區域246具有足夠的大小以使第一導電接觸件122可安全地(例如，沒有不希望的電短路)將第一組金屬板118a與第三組金屬板118c耦合在一起，同時確保與第二118b組金屬板與第四組金屬板118d之間的電隔離，且使第二導電接觸件302可安全地(例如，沒有不希望的電短路)將第二組金屬板118b與第四組金屬板118d耦合在一起，同時確保與第一組金屬板118a與第三組金屬板118c之間的電隔離。
圖4示出圖3的MIM裝置116的一些實施例的等效電路的電路圖400。
如圖4的電路圖400中所示，圖3的MIM裝置116的一些實施例的等效電路包括第一電容器C1、第二電容器C2及第三電容器C3。第一電容器C1與通過第一電容器絕緣體結構120a而彼此間隔開的第一金屬板118a和第二金屬板118b對應。第二電容器C2與通過第二電容器絕緣體結構120b而彼此間隔開的第二金屬板118b和第三金屬板118c對應。第三電容器C3與通過第三電容器絕緣體結構120c而彼此間隔開的第三金屬板118c和第四金屬板118d對應。第一電容器C1、第二電容器C2及第三電容器C3並聯連接。
由於第一組金屬板中的金屬板中的每一者電耦合到第一內連線結構106的第一導電特徵106a，且由於第二組金屬板中的金屬板中的每一者電耦合到第二內連線結構114的第一導電特徵114a，第一電容器C1、第二電容器C2及第三電容器C3並聯連接。更具體來說，第一金屬板118a與第三金屬板118c經由第一導電接觸件122電耦合在一起並界定第一組金屬板。此外，第一金屬板118a電耦合到第一內連線結構106的第一導電特徵106a。此外，第二金屬板118b與第四金屬板118d經由第二導電接觸件302電耦合在一起並界定第二組金屬板。另外，第四金屬板118d電耦合到第二內連線結構114的第一導電特徵114a(例如，經由第二導電接觸件302及導通孔124)。應理解，MIM裝置116可包括M個電容器CM，其中M是大於二(2)的任意整數。還應理解，圖4的電路圖400中所示的省略號(...)表示M個電容器CM中的每 一者並聯連接(例如，經由第一導電接觸件122及第二導電接觸件302並聯連接)。
因此，對於給定的覆蓋區(例如，佈局面積損失)，MIM裝置116可具有甚至更大的電容(例如，大於圖1A至圖1B中所示的MIM裝置116的電容)。因此，可進一步改善MIM裝置116的性能(例如，對於給定的佈局面積增大的電容)。此外，由於MIM裝置116可包括M個電容器CM，MIM裝置116的總電容可調諧到預定電容(例如，期望的規格)。因此，MIM裝置116可被用於甚至更多數目的應用中。
圖5至圖14示出形成具有改善的性能的金屬-絕緣體-金屬(MIM)裝置116的IC的方法的一些實施例的一系列剖面圖500至1400。雖然圖5至圖14是參考一種方法闡述的，但是應理解，圖5至圖14中所示的結構不限於所述方法，而是可獨立於所述方法單獨存在。
如圖5的剖面圖500中所示，提供基底102且在基底102之上形成第一金屬間介電(IMD)結構104。第一IMD結構104可通過例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、一些其他沉積製程或前述製程的組合來形成。在基底102之上及在第一IMD結構104內形成第一內連線結構106(例如，銅內連線)。第一內連線結構106包括第一導電特徵106a。在一些實施例中，第一內連線結構106可通過例如雙鑲嵌製程和/或單鑲嵌製程形成。在另一些實施例中，第一內連線結構106可通過例如CVD、PVD、ALD、濺射、電化學鍍覆、無電鍍覆、一些其他沉積製程或前述製程的組合來形成。雖然在圖5的剖面圖 500中未示出，但是應理解，一個或多個半導體裝置(例如，電晶體、MOSFET等)、一個或多個層間介電(interlayer dielectric，ILD)結構(例如，低介電常數介電層)、一個或多個導電接觸件(例如，金屬接觸件)等可通過已知的互補金屬氧化物半導體(CMOS)製程在第一IMD結構104之前形成。
同樣如圖5的剖面圖500中所示，在一些實施例中，然後在第一IMD結構104之上形成蝕刻停止層204。蝕刻停止層204可通過例如CVD、PVD、ALD、一些其他沉積製程或前述製程的組合來形成。然後在第一IMD結構104(及蝕刻停止層204)之上形成第三IMD結構202。第三IMD結構202可通過例如CVD、PVD、ALD、一些其他沉積製程或前述製程的組合來形成。
如圖6的剖面圖600中所示，在第三IMD結構202及在蝕刻停止層204中形成開口602。所述開口暴露出第一內連線結構106的第一導電特徵106a。在一些實施例中，開口602形成有實質上垂直的側壁。在其他實施例中，開口602形成有傾斜的側壁。
在一些實施例中，形成開口602的製程包括在第三IMD結構202的上表面上形成圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。圖案化掩蔽層可通過以下方式形成：在第三IMD結構202的上表面上形成掩蔽層(未示出)(例如，通過旋塗製程)；將掩蔽層暴露到圖案(例如，通過光刻製程，例如光刻、極紫外光刻等)；以及對掩蔽層進行顯影以形成圖案化掩蔽層。此後，在圖案化掩蔽層就位的情況下，對第三IMD結構202及蝕刻停止層204執行蝕刻製程，以根據圖案化掩蔽層選擇性地蝕刻第三IMD 結構202及蝕刻停止層204。蝕刻製程移除第三IMD結構202的未掩蔽部分及蝕刻停止層204的未掩蔽部分，從而形成開口602。在一些實施例中，蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、反應性離子蝕刻(reactive ion etching，RIE)製程、一些其他蝕刻製程或前述製程的組合。
如圖7的剖面圖700中所示，在第三IMD結構202之上形成對開口602進行襯墊的第一金屬層702。第一金屬層702形成在第一內連線結構106的第一導電特徵106a上。在一些實施例中，形成第一金屬層702的製程包括將第一金屬層702沉積在第三IMD結構202上及開口602中(例如，對開口602進行襯墊)。第一金屬層702可通過例如ALD、CVD、PVD、電化學鍍覆、無電鍍覆、濺射、一些其他沉積製程或前述製程的組合來沉積。第一金屬層702是導電的且可為或包含例如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鋁(Al)、鋁鈦(AlTi)、一些其他導電材料或前述材料的組合。在一些實施例中，第一金屬層702被沉積為具有處於約30埃(Å)與約1000Å之間的厚度。
此後，在第一金屬層702上形成第一電容器絕緣體層704。第一電容器絕緣體層704可為或包含例如氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉿鋁(HfAlO)、氧化鉭(Ta2O5)、一些其他介電材料或前述材料的任意組合。在一些實施例中，第一電容器絕緣體層704為或包含金屬氧化物(例如，ZrO2、Al2O3、HfO2、HfAlO、Ta2O5等)和/或第一電容器絕緣體層704為或包含高介電常數介電材料。
在一些實施例中，形成第一電容器絕緣體層704的製程 包括在第一金屬層702上沉積或生長第一電容器絕緣體層704。第一電容器絕緣體層704可通過例如ALD、CVD、PVD、熱氧化、一些其他沉積或生長製程或前述製程的組合來沉積或生長。在一些實施例中，第一電容器絕緣體層704被形成為處於約10Å與約300Å之間的厚度。
此後，在第一電容器絕緣體層704上形成第二金屬層706。在一些實施例中，形成第二金屬層706的製程包括在第一電容器絕緣體層704上沉積第二金屬層706。第二金屬層706可通過例如ALD、CVD、PVD、濺射、一些其他沉積製程或前述製程的組合來沉積。第二金屬層706是導電的，且可為或包含例如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鋁(Al)、鋁鈦(AlTi)、一些其他導電材料或前述材料的組合。在一些實施例中，第二金屬層706是與第一金屬層702相同的材料。在另一些實施例中，第二金屬層706被沉積為具有處於約50Å與約2000Å之間的厚度。在又一些實施例中，第二金屬層706的厚度大於第一金屬層702的厚度。
如圖8的剖面圖800中所示，在第三IMD結構202之上及在開口602中形成第一金屬板118a、第一電容器絕緣體結構120a及第二金屬板118b。在第一電容器絕緣體層704及第一金屬層702(例如，參見圖7)之上形成第二金屬板118b。
在一些實施例中，形成第一金屬板118a、第一電容器絕緣體結構120a及第二金屬板118b的製程包括在第二金屬層706(例如，參見圖7)上/之上及在開口602中形成第一圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。第一圖案化掩蔽 層可通過以下方式形成：在第二金屬層706上/之上沉積掩蔽層(未示出)(例如，通過旋塗製程)；將掩蔽層暴露到第一圖案(例如，通過光刻製程，例如光刻、極紫外光刻等)；以及對掩蔽層進行顯影以形成第一圖案化掩蔽層。
此後，在第一圖案化掩蔽層就位的情況下，對第二金屬層706執行第一蝕刻製程，以根據第一圖案化掩蔽層選擇性地蝕刻第二金屬層706。第一蝕刻製程移除第二金屬層706的未掩蔽部分，從而將第二金屬層706的掩蔽部分留在原位作為第二金屬板118b。在一些實施例中，第一蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。在另一些實施例中，第一蝕刻製程在第一電容器絕緣體層704(例如，第一電容器絕緣體層704充當蝕刻停止層)上停止。在又一些實施例中，第一圖案化掩蔽層隨後被剝除。
在形成第二金屬板118b之後，在第二金屬板118b上/之上及在第一電容器絕緣體層704上/之上形成第二圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。第二圖案化掩蔽層可以與第一圖案化掩蔽層實質上相似的製程形成。此後，在第二圖案化掩蔽層就位的情況下，對第一電容器絕緣體層704執行第二蝕刻製程，以移除第一電容器絕緣體層704的未掩蔽部分，從而將第一電容器絕緣體層704的掩蔽部分留在原位作為第一電容器絕緣體結構120a。在一些實施例中，第二蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。在另一些實施例中，第二圖案化掩蔽層隨後被剝除。
在一些實施例中，也對第一金屬層702執行第二蝕刻製程，以移除第一金屬層702的未掩蔽部分，從而將第一金屬層702的掩蔽部分留在原位作為第一金屬板118a。在其他實施例中，在第二圖案化掩蔽層就位的情況下，對第一金屬層702執行第三蝕刻製程以形成第一金屬板118a。在此種實施例中，第三蝕刻製程的蝕刻化學物質不同於第二蝕刻製程的蝕刻化學物質。在另一些此種實施例中，第三蝕刻製程的蝕刻化學物質可與第一蝕刻製程的蝕刻化學物質相同。
如圖9的剖面圖900中所示，在第二金屬板118b之上形成第二電容器絕緣體結構120b及第三金屬板118c。在一些實施例中，形成第二電容器絕緣體結構120b及第三金屬板118c的製程包括在第三IMD結構202之上/上、在第一電容器絕緣體結構120a之上/上、在第二金屬板118b之上/上以及在開口602中形成第二電容器絕緣體層(未示出)。第二電容器絕緣體層可以與第一電容器絕緣體層704(例如，參見圖7)實質上相似的製程形成。此後，在第二電容器絕緣體層之上/上及在開口602中形成第三金屬層(未示出)。第三金屬層可以與第一金屬層702和/或第二金屬層706(例如，參見圖7)實質上相似的製程形成。
此後，在第三金屬層上/之上及在開口602中形成第一圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。第一圖案化掩蔽層可通過以下方式形成：在第三金屬層上/之上沉積掩蔽層(未示出)(例如，通過旋塗製程)；將掩蔽層暴露到第一圖案(例如，通過光刻製程，例如光刻、極紫外光刻等)；以及對掩蔽層進行顯影以形成第一圖案化掩蔽層。
在第一圖案化掩蔽層就位的情況下，對第三金屬層執行第一蝕刻製程。對第三金屬層執行第一蝕刻製程，以移除第三金屬層的未掩蔽部分，從而將第三金屬層的掩蔽部分留在原位作為第三金屬板118c。在一些實施例中，第一蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。在另一些實施例中，第一蝕刻製程在第二電容器絕緣體層上停止。在又一些實施例中，第一圖案化掩蔽層隨後被剝除。
在形成第三金屬板118c之後，在第三金屬板118c及第二電容器絕緣體層上/之上形成第二圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。第二圖案化掩蔽層可以與第一圖案化掩蔽層實質上相似的製程形成。此後，在第二圖案化掩蔽層就位的情況下，對第二電容器絕緣體層執行第二蝕刻製程，以移除第二電容器絕緣體層的未掩蔽部分，從而將第二電容器絕緣體層的掩蔽部分留在原位作為第二電容器絕緣體結構120b。在一些實施例中，第二蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。在另一些實施例中，第二圖案化掩蔽層隨後被剝除。
如圖10的剖面圖1000中所示，在第三金屬板118c之上形成第三電容器絕緣體結構120c及第四金屬板118d。在一些實施例中，形成第三電容器絕緣體結構120c及第四金屬板118d的製程包括在第三IMD結構202之上/上、在第二電容器絕緣體結構120b之上/上、在第三金屬板118c之上/上以及在開口602中形成第三電容器絕緣體層(未示出)。第三電容器絕緣體層可以與第一 電容器絕緣體層704和/或第二電容器絕緣體層(例如，參見圖7至圖9)實質上相似的製程形成。此後，在第三電容器絕緣體層之上/上及在開口602中形成第四金屬層(未示出)。第四金屬層填充(例如，完全填充)開口602。第四金屬層可以與第一金屬層702、第二金屬層706和/或第三金屬層(例如，參見圖7至圖9)實質上相似的製程形成。
此後，在第四金屬層上/之上形成第一圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。第一圖案化掩蔽層可通過以下方式形成：在第四金屬層上/之上沉積掩蔽層(未示出)(例如，通過旋塗製程)；將掩蔽層暴露到第一圖案(例如，通過光刻製程，例如光刻、極紫外光刻等)；以及對掩蔽層進行顯影以形成第一圖案化掩蔽層。
在第一圖案化掩蔽層就位的情況下，對第四金屬層執行第一蝕刻製程。對第四金屬層執行第一蝕刻製程，以移除第四金屬層的未掩蔽部分，從而將第四金屬層的掩蔽部分留在原位作為第四金屬板118d。在一些實施例中，第一蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。在另一些實施例中，第一蝕刻製程在第三電容器絕緣體層上停止。在又一些實施例中，第一圖案化掩蔽層隨後被剝除。
在形成第四金屬板118d之後，在第四金屬板118d及第三電容器絕緣體層上/之上形成第二圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。第二圖案化掩蔽層可以與第一圖案化掩蔽層實質上相似的製程形成。此後，在第二圖案化掩蔽層就 位的情況下，對第三電容器絕緣體層執行第二蝕刻製程，以移除第三電容器絕緣體層的未掩蔽部分，從而將第三電容器絕緣體層的掩蔽部分留在原位作為第三電容器絕緣體結構120c。在一些實施例中，第二蝕刻製程可為例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。在另一些實施例中，第二圖案化掩蔽層隨後被剝除。
在一些實施例中，在形成第四金屬板118d及第三電容器絕緣體結構120c之後，完成MIM裝置116的形成。雖然圖5至圖10示出形成四(4)個金屬板及三(3)個電容器絕緣體結構，但是應理解，可利用上述製程來形成N個金屬板以及N-1(N減1)個電容器絕緣體結構，其中N是大於或等於三(3)的任何實數。在此種實施例中，一旦形成第N個金屬板及第N減一(1)個電容器絕緣體結構，則可完成MIM裝置116的形成。
如圖11的剖面圖1100中所示，在MIM裝置116及第三IMD結構202之上形成第一介電結構108。在一些實施例中，形成第一介電結構108的製程包括在MIM裝置116及第三IMD結構202上/之上沉積第一介電結構108。第一介電結構108可通過例如CVD、PVD、ALD、一些其他沉積製程或前述製程的組合來沉積。
如圖12的剖面圖1200中所示，在第一介電結構108中形成第一導電接觸件122及第二導電接觸件302。第一導電接觸件122被形成為電耦合到第一組金屬板。舉例來說，第一組金屬板包括第一金屬板118a及第三金屬板118c，且第一導電接觸件122被形成為電耦合到第一金屬板118a及第三金屬板118c二者。第二導 電接觸件302被形成為電耦合到第二組金屬板。舉例來說，第二組金屬板包括第二金屬板118b及第四金屬板118d，且第二導電接觸件302被形成為電耦合到第二金屬板118b及第四金屬板118d二者。第一導電接觸件122與第二導電接觸件302被形成為在側向上分開且(例如，經由第一介電結構108)彼此電隔離。
在一些實施例中，形成第一導電接觸件122及第二導電接觸件302的製程包括在第一介電結構108中形成第一接觸開口及第二接觸開口。在第三金屬板118c、第二電容器絕緣體結構120b、第一電容器絕緣體結構120a及第一金屬板118a中也形成第一接觸開口。在一些實施例中，第一接觸開口的底部由第一金屬板118a的上表面界定。第一接觸開口形成在第一著落區域244(參見圖2)的周界內。在第四金屬板118d、第三電容器絕緣體結構120c、第二電容器絕緣體結構120b及第二金屬板118b中也形成第二接觸開口。在一些實施例中，第二接觸開口的底部由第二金屬板118b的上表面界定。第二接觸開口的底部設置在下伏的第一金屬板118a的上表面之上。第二接觸開口形成在第二著落區域246(參見圖2)的周界內。
在一些實施例中，形成第一接觸開口及第二接觸開口的製程包括在第一介電結構108的上表面上形成圖案化掩蔽層(未示出)(例如，正/負光刻膠、硬掩模等)。在圖案化掩蔽層就位的情況下，根據圖案化掩蔽層對第一介電結構108、第四金屬板118d、第三電容器絕緣體結構120c、第三金屬板118c、第二電容器絕緣體結構120b、第二金屬板118b、第一電容器絕緣體結構120a及第一金屬板118a執行一個或多個蝕刻製程(例如，濕式蝕刻製 程、乾式蝕刻製程、RIE製程等)，從而形成第一接觸開口及第二接觸開口。在一些實施例中，圖案化掩蔽層隨後被剝除。
在形成第一接觸開口及第二接觸開口之後，在第一介電結構108上以及在第一接觸開口及第二接觸開口二者中形成導電材料(例如，Cu、Al、Au、Ag等)。可使用沉積製程(例如，CVD、PVD、濺射等)和/或鍍覆製程(例如，電化學鍍覆、無電鍍覆等)來形成導電材料。然後對導電材料執行平坦化製程(例如，化學機械拋光(chemical mechanical polishing，CMP))，以在第一介電結構108中形成第一導電接觸件122及第二導電接觸件302。也對第一介電結構108執行平坦化製程，從而使第一介電結構108的上表面、第一導電接觸件122的上表面及第二導電接觸件302的上表面共平面化。由於所述多個金屬板118及所述多個電容器絕緣體結構120被形成為具有圖10的剖面圖1000中所示的結構(例如，具有第一著落區域244及第二著落區域246)，第一導電接觸件122與第二導電接觸件302可在相同的時間(例如，相同的圖案化製程、相同的沉積/鍍覆製程等)形成，從而降低製作MIM裝置116的成本(例如，由於掩模/層的數目減少)。
如圖13的剖面圖1300中所示，在第一介電結構108、第一導電接觸件122、第二導電接觸件302及MIM裝置116之上形成第二介電結構110。此外，在第二介電結構110及第一介電結構108中形成導通孔124。導通孔124被形成為電耦合到第四金屬板118d。
在一些實施例中，形成導通孔124及第二介電結構110的製程包括在第一介電結構108、第一導電接觸件122及第二導電 接觸件302上/之上沉積第二介電結構110。第二介電結構110可通過例如CVD、PVD、ALD、一些其他沉積製程或前述製程的組合來沉積。
此後，在第二介電結構110及第一介電結構108中形成通孔開口。通孔開口暴露出第四金屬板118d的上表面。此後，在第二介電結構110之上及在通孔開口中形成導電材料(例如，Cu、Al、Au、Ag等)。導電材料可使用沉積製程(例如，CVD、PVD、濺射等)和/或鍍覆製程(例如，電化學鍍覆、無電鍍覆等)來形成。然後對導電材料執行平坦化製程(例如，CMP)，以在第二介電結構110中形成導通孔124。也對第二介電結構110執行平坦化製程，從而將第二介電結構110的上表面及導通孔124的上表面共平面化。
如圖14的剖面圖1400中所示，在第二介電結構110及導通孔124之上形成第二IMD結構112。此外，在第二IMD結構112中及在導通孔124之上形成第二內連線結構114的第一導電特徵114a(例如，銅配線)。第二內連線結構114的第一導電特徵114a被形成為電耦合到導通孔124。
在一些實施例中，形成第二IMD結構112及第二內連線結構114的第一導電特徵114a的製程包括在第二介電結構110及導通孔124上/之上沉積IMD層(例如，低介電常數介電層)。IMD層可通過例如CVD、PVD、ALD、一些其他沉積製程或前述製程的組合來沉積。
此後，在IMD層中及(直接)在導通孔124之上形成溝槽(或開口)。溝槽(或開口)暴露出導通孔124的上表面。然 後在IMD層之上及在溝槽(或開口)中形成導電材料(例如，Cu)。可使用沉積製程(例如，CVD、PVD、濺射等)和/或鍍覆製程(例如，電化學鍍覆、無電鍍覆等)來形成導電材料。然後對導電材料及IMD層執行平坦化製程(例如，CMP)，以在第二IMD結構112中形成第二內連線結構114的第一導電特徵114a。儘管未示出，但是應理解，可在IMD層及內連線結構的第一導電特徵114a之上形成任意數目的其他導電特徵(例如，導電線及導通孔)和/或IMD層，以完成第二內連線結構114的形成。
圖15示出形成具有改善的性能的金屬-絕緣體-金屬(MIM)裝置的IC的方法的一些實施例的流程圖1500。雖然圖15的流程圖1500在本文中被示出及闡述為一系列動作或事件，但應理解，此類動作或事件的所示次序不應被解釋為具有限制意義。舉例來說，一些動作可以不同的次序發生和/或與除本文中所示和/或所述的那些動作或事件之外的其他動作或事件同時發生。另外，可能並非所有示出的動作均是實施本文說明的一個或多個方面或實施例所必需的，且本文中所示的動作中的一者或多者可在一個或多個單獨的動作和/或階段中施行。
在動作1502處，在金屬間介電(IMD)結構之上形成多個金屬板及多個電容器絕緣體結構，其中所述多個金屬板與所述多個電容器絕緣體結構以交替方式形成，且其中在IMD結構內設置第一內連線結構。圖5至圖10示出與動作1502對應的一些實施例的一系列剖面圖500至1000。
在動作1504處，在所述多個金屬板及所述多個電容器絕緣體結構之上形成第一介電結構。圖11示出與動作1504對應 的一些實施例的剖面圖1100。
在動作1506處，在第一介電結構中形成導電接觸件且導電接觸件電耦合到所述多個金屬板中的第一組金屬板。圖12示出與動作1506對應的一些實施例的剖面圖1200。
在動作1508處，在第一介電結構及導電接觸件之上形成第二介電結構。圖13示出與動作1508對應的一些實施例的剖面圖1300。
在動作1510處，在第一介電結構及第二介電結構中形成導通孔，其中導通孔電耦合到所述多個金屬板中的第二組金屬板。圖13示出與動作1510對應的一些實施例的剖面圖1300。
在動作1512處，在第二介電結構及導通孔之上形成第二IMD結構。圖14示出與動作1512對應的一些實施例的剖面圖1400。
在動作1514處，在第二IMD結構中形成第二內連線結構。圖14示出與動作1514對應的一些實施例的剖面圖1400。
在一些實施例中，本應用提供一種積體晶片(IC)。所述IC包括設置在半導體基底之上的第一金屬間介電(IMD)結構。金屬-絕緣體-金屬(MIM)裝置設置在所述第一IMD結構之上。所述MIM裝置包括彼此間隔開的至少三個金屬板。所述MIM裝置更包括多個電容器絕緣體結構，其中所述多個電容器絕緣體結構中的每一者設置在所述至少三個金屬板中的相鄰的金屬板之間且對所述相鄰的金屬板進行電隔離。
在一些實施例中，所述至少三個金屬板中的每一者具有第一下表面及第二下表面，所述第一下表面設置在所述第一金屬 間介電結構的上表面下方，所述第二下表面設置在所述第一金屬間介電結構的所述上表面之上。在一些實施例中，所述至少三個金屬板中的第一組金屬板電耦合在一起；且所述至少三個金屬板中的第二組金屬板電耦合在一起，其中所述第一組金屬板中的所述金屬板與所述第二組金屬板中的所述金屬板電隔離，其中所述第一組金屬板中的所述金屬板與所述第二組金屬板中的所述金屬板在垂直方向上堆疊且從所述至少三個金屬板中的最下金屬板到所述至少三個金屬板中的最上金屬板來回交替，且其中所述第一組金屬板包括所述至少三個金屬板中的所述最下金屬板。在一些實施例中，更包括：第一介電層，設置在所述金屬-絕緣體-金屬裝置及所述第一金屬間介電結構之上；以及第一導電接觸件，設置在所述第一介電層中，其中所述第一導電接觸件將所述第一組金屬板中的所述金屬板電耦合在一起，且其中所述第一介電層的上表面與所述第一導電接觸件的上表面實質上齊平。在一些實施例中，更包括：第一導電內連線結構，嵌置在所述第一金屬間介電結構中，其中所述第一導電內連線結構的導電特徵電耦合到所述至少三個金屬板中的所述最下金屬板；第二金屬間介電結構，設置在所述第一金屬間介電結構、所述金屬-絕緣體-金屬裝置、所述第一介電層及所述第一導電接觸件之上；第二導電內連線結構，設置在所述第二金屬間介電結構中；以及導通孔，設置在所述金屬-絕緣體-金屬裝置之上且與所述第一導電接觸件電隔離，其中所述導通孔將所述第二組金屬板中的所述金屬板電耦合在一起，且其中所述導通孔將所述第二組金屬板中的所述金屬板電耦合到所述第二導電內連線結構的導電特徵。在一些實施例中，更包括： 第二導電接觸件，設置在所述第一介電層中且與所述第一導電接觸件電隔離，其中所述第二導電接觸件將所述第二組金屬板中的所述金屬板電耦合在一起，且其中所述第一介電層的所述上表面與所述第二導電接觸件的上表面實質上齊平。在一些實施例中，更包括：導通孔，設置在所述金屬-絕緣體-金屬裝置之上，其中所述導通孔電耦合到所述至少三個金屬板中的所述最上金屬板。在一些實施例中，更包括：第一導電內連線結構，嵌置在所述第一金屬間介電結構中，其中所述第一導電內連線結構的導電特徵電耦合到所述至少三個金屬板中的所述最下金屬板；第二金屬間介電結構，設置在所述第一金屬間介電結構、所述金屬-絕緣體-金屬裝置、所述第一介電層、所述第一導電接觸件及所述第二導電接觸件之上；以及第二導電內連線結構，設置在所述第二金屬間介電結構中，其中所述導通孔將所述至少三個金屬板中的所述最上金屬板電耦合到所述第二導電內連線結構的導電特徵。在一些實施例中，更包括：第二介電層，設置在所述第一介電層、所述金屬-絕緣體-金屬裝置、所述第一導電接觸件及所述第二導電接觸件之上，其中所述導通孔在垂直方向上延伸穿過所述第一介電層及所述第二介電層以將所述至少三個金屬板中的所述最上金屬板電耦合到所述第二導電內連線結構的所述導電特徵。
在一些實施例中，本應用提供金屬-絕緣體-金屬(MIM)裝置。所述MIM裝置包括設置在半導體基底之上的介電結構。第一金屬板設置在所述介電結構之上。第一電容器絕緣體結構設置在所述第一金屬板之上。第二金屬板設置在所述第一電容器絕緣體結構之上，其中所述第一電容器絕緣體結構使所述第一金屬板 與所述第二金屬板電絕緣。第二電容器絕緣體結構設置在所述第二金屬板及所述第一電容器絕緣體結構之上。第三金屬板設置在所述第二電容器絕緣體結構之上，其中所述第二電容器絕緣體結構使所述第二金屬板與所述第三金屬板電絕緣。第一導電結構設置在所述介電結構之上且電耦合到所述第一金屬板與所述第三金屬板二者。第二導電結構設置在所述介電結構之上且在側向上與所述第一導電結構間隔開，其中所述第二導電結構電耦合到所述第二金屬板。
在一些實施例中，所述第一金屬板具有與第二側壁相對的第一側壁；所述第二金屬板具有與第二側壁相對的第一側壁，其中所述第二金屬板的所述第一側壁在側向上與所述第一金屬板的所述第一側壁偏置開，且其中所述第二金屬板的所述第二側壁與所述第一金屬板的所述第二側壁對齊；且所述第三金屬板具有與第二側壁相對的第一側壁，其中所述第三金屬板的所述第一側壁與所述第一金屬板的所述第一側壁對齊，且其中所述第三金屬板的所述第二側壁在側向上與所述第二金屬板的所述第二側壁偏置開。在一些實施例中，所述第二金屬板的所述第一側壁在側向上在第一方向上與所述第一金屬板的所述第一側壁偏置開；且所述第三金屬板的所述第二側壁在側向上在與所述第一方向相反的第二方向上與所述第二金屬板的所述第二側壁偏置開。在一些實施例中，所述第一電容器絕緣體結構的一部分在側向上設置在所述第二金屬板的所述第一側壁與所述第一金屬板的所述第一側壁之間；且所述第二電容器絕緣體結構的一部分在側向上設置在所述第二金屬板的所述第一側壁與所述第一金屬板的所述第一側壁 之間。在一些實施例中，所述第二電容器絕緣體結構的所述一部分上覆在所述第一電容器絕緣體結構的所述一部分上；且所述第一電容器絕緣體結構的所述一部分與所述第二電容器絕緣體結構的所述一部分二者在垂直方向上將所述第一金屬板與所述第三金屬板隔開。在一些實施例中，所述第一導電結構在垂直方向上延伸穿過所述第一電容器絕緣體結構的所述一部分及所述第二電容器絕緣體結構的所述一部分二者。在一些實施例中，所述第一電容器絕緣體結構具有與第二側壁相對的第一側壁；且所述第二電容器絕緣體結構具有與第二側壁相對的第一側壁，其中所述第一電容器絕緣體結構的所述第一側壁與所述第二電容器絕緣體結構的所述第一側壁對齊，且其中所述第二電容器絕緣體結構的所述第二側壁在側向上與所述第一電容器絕緣體結構的所述第二側壁偏置開。在一些實施例中，所述第一金屬板、所述第二金屬板及所述第三金屬板中的每一者局部地設置在所述介電結構的最上表面下方且局部地設置在所述介電結構的所述最上表面之上。在一些實施例中，所述第一金屬板具有第一厚度；所述第二金屬板具有第二厚度；所述第三金屬板具有中心部分，所述中心部分具有比所述第一厚度及所述第二厚度二者大的第三厚度；且所述第三金屬板的所述中心部分局部地設置在所述介電結構的所述最上表面下方且局部地設置在所述介電結構的所述最上表面之上。
在一些實施例中，本應用提供一種形成金屬-絕緣體-金屬(MIM)裝置的方法。所述方法包括在半導體基底之上形成第一介電層。在所述第一介電層中形成開口。在所述開口中及在所述第一介電層的上表面之上形成第一金屬板。在所述開口中及在 所述第一金屬板之上形成第一電容器絕緣體結構。在所述開口中及在所述第一電容器絕緣體結構之上形成第二金屬板。在所述開口中及在所述第二金屬板之上形成第二電容器絕緣體結構。在所述開口中及在所述第二電容器絕緣體結構之上形成第三金屬板。在所述第一介電層、所述第一金屬板、所述第一電容器絕緣體結構、所述第二金屬板、所述第二電容器絕緣體結構及所述第三金屬板之上形成第二介電層。在所述第二介電層中形成電耦合到所述第一金屬板及所述第三金屬板二者的第一導電結構。在所述第二介電層中形成電耦合到所述第二金屬板的第二導電結構。
在一些實施例中，形成所述第一金屬板、所述第一電容器絕緣體結構、所述第二金屬板、所述第二電容器絕緣體結構及所述第三金屬板包括：在所述開口中及在所述第一介電層的所述上表面之上形成第一金屬層；在所述開口中及在所述第一金屬層之上形成第一電容器絕緣體層；對所述第一金屬層進行蝕刻以形成所述第一金屬板；對所述第一電容器絕緣體層進行蝕刻，以形成所述第一電容器絕緣體結構；在所述第一電容器絕緣體結構及所述第一金屬板二者之上以及在所述開口內形成第二電容器絕緣體層；在所述第二電容器絕緣體層之上形成填充所述開口的第三金屬層；對所述第三金屬層進行蝕刻，以形成所述第三金屬板；以及對所述第二電容器絕緣體層進行蝕刻，以形成所述第二電容器絕緣體結構。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構 的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對本文作出各種改變、代替及變更。
100a:剖面圖
102:基底
104:第一金屬間介電(IMD)結構
106:第一內連線結構
106a、114a:第一導電特徵
108:第一介電結構
110:第二介電結構
112:第二IMD結構
114:第二內連線結構
116:金屬-絕緣體-金屬(MIM)裝置
118:金屬板
118a:第一金屬板
118b:第二金屬板
118c:第三金屬板
120:電容器絕緣體結構
120a:第一電容器絕緣體結構
120b:第二電容器絕緣體結構
122:第一導電接觸件
124:導通孔

Claims (10)

  1. 一種積體晶片，包括：第一金屬間介電結構，設置在半導體基底之上；金屬-絕緣體-金屬裝置，設置在所述第一金屬間介電結構之上，其中所述金屬-絕緣體-金屬裝置包括：至少三個金屬板，彼此間隔開；以及多個電容器絕緣體結構，其中所述多個電容器絕緣體結構中的每一者設置在所述至少三個金屬板中的相鄰的金屬板之間且對所述相鄰的金屬板進行電隔離，使得所述至少三個金屬板與所述多個電容器絕緣體結構所構成的多個電容器為並聯連接。
  2. 如請求項1所述的積體晶片，其中所述至少三個金屬板中的每一者具有第一下表面及第二下表面，所述第一下表面設置在所述第一金屬間介電結構的上表面下方，所述第二下表面設置在所述第一金屬間介電結構的所述上表面之上。
  3. 如請求項1所述的積體晶片，其中：所述至少三個金屬板中的第一組金屬板電耦合在一起；且所述至少三個金屬板中的第二組金屬板電耦合在一起，其中所述第一組金屬板中的所述金屬板與所述第二組金屬板中的所述金屬板電隔離，其中所述第一組金屬板中的所述金屬板與所述第二組金屬板中的所述金屬板在垂直方向上堆疊且從所述至少三個金屬板中的最下金屬板到所述至少三個金屬板中的最上金屬板來回交替，且其中所述第一組金屬板包括所述至少三個金屬板中的所述最下金屬板。
  4. 如請求項3所述的積體晶片，更包括： 第一介電層，設置在所述金屬-絕緣體-金屬裝置及所述第一金屬間介電結構之上；以及第一導電接觸件，設置在所述第一介電層中，其中所述第一導電接觸件將所述第一組金屬板中的所述金屬板電耦合在一起，且其中所述第一介電層的上表面與所述第一導電接觸件的上表面實質上齊平。
  5. 如請求項4所述的積體晶片，更包括：第一導電內連線結構，嵌置在所述第一金屬間介電結構中，其中所述第一導電內連線結構的導電特徵電耦合到所述至少三個金屬板中的所述最下金屬板；第二金屬間介電結構，設置在所述第一金屬間介電結構、所述金屬-絕緣體-金屬裝置、所述第一介電層及所述第一導電接觸件之上；第二導電內連線結構，設置在所述第二金屬間介電結構中；以及導通孔，設置在所述金屬-絕緣體-金屬裝置之上且與所述第一導電接觸件電隔離，其中所述導通孔將所述第二組金屬板中的所述金屬板電耦合在一起，且其中所述導通孔將所述第二組金屬板中的所述金屬板電耦合到所述第二導電內連線結構的導電特徵。
  6. 如請求項4所述的積體晶片，更包括：第二導電接觸件，設置在所述第一介電層中且與所述第一導電接觸件電隔離，其中所述第二導電接觸件將所述第二組金屬板中的所述金屬板電耦合在一起，且其中所述第一介電層的所述上 表面與所述第二導電接觸件的上表面實質上齊平。
  7. 如請求項6所述的積體晶片，更包括：導通孔，設置在所述金屬-絕緣體-金屬裝置之上，其中所述導通孔電耦合到所述至少三個金屬板中的所述最上金屬板。
  8. 如請求項7所述的積體晶片，更包括：第一導電內連線結構，嵌置在所述第一金屬間介電結構中，其中所述第一導電內連線結構的導電特徵電耦合到所述至少三個金屬板中的所述最下金屬板；第二金屬間介電結構，設置在所述第一金屬間介電結構、所述金屬-絕緣體-金屬裝置、所述第一介電層、所述第一導電接觸件及所述第二導電接觸件之上；以及第二導電內連線結構，設置在所述第二金屬間介電結構中，其中所述導通孔將所述至少三個金屬板中的所述最上金屬板電耦合到所述第二導電內連線結構的導電特徵。
  9. 一種金屬-絕緣體-金屬裝置，包括：介電結構，設置在半導體基底之上；第一金屬板，設置在所述介電結構之上；第一電容器絕緣體結構，設置在所述第一金屬板之上；第二金屬板，設置在所述第一電容器絕緣體結構之上，其中所述第一電容器絕緣體結構使所述第一金屬板與所述第二金屬板電絕緣；第二電容器絕緣體結構，設置在所述第二金屬板及所述第一電容器絕緣體結構之上；第三金屬板，設置在所述第二電容器絕緣體結構之上，其中 所述第二電容器絕緣體結構使所述第二金屬板與所述第三金屬板電絕緣；第一導電結構，設置在所述介電結構之上且電耦合到所述第一金屬板與所述第三金屬板二者；以及第二導電結構，設置在所述介電結構之上且在側向上與所述第一導電結構間隔開，其中所述第二導電結構電耦合到所述第二金屬板，其中所述第一導電結構並未電耦合到所述第二金屬板，且所述第二導電結構並未電耦合到所述第一金屬板與所述第三金屬板。
  10. 一種形成金屬-絕緣體-金屬裝置的方法，所述方法包括：在半導體基底之上形成第一介電層；在所述第一介電層中形成開口；在所述開口中及在所述第一介電層的上表面之上形成第一金屬板；在所述開口中及在所述第一金屬板之上形成第一電容器絕緣體結構；在所述開口中及在所述第一電容器絕緣體結構之上形成第二金屬板；在所述開口中及在所述第二金屬板之上形成第二電容器絕緣體結構；在所述開口中及在所述第二電容器絕緣體結構之上形成第三金屬板； 在所述第一介電層、所述第一金屬板、所述第一電容器絕緣體結構、所述第二金屬板、所述第二電容器絕緣體結構及所述第三金屬板之上形成第二介電層；在所述第二介電層中形成電耦合到所述第一金屬板及所述第三金屬板二者的第一導電結構；以及在所述第二介電層中形成電耦合到所述第二金屬板的第二導電結構，其中所述第一導電結構並未電耦合到所述第二金屬板，且所述第二導電結構並未電耦合到所述第一金屬板與所述第三金屬板。
TW110129687A 2021-03-26 2021-08-11 積體晶片、金屬-絕緣體-金屬裝置及其形成方法 TWI820467B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163166355P 2021-03-26 2021-03-26
US63/166,355 2021-03-26
US17/352,969 2021-06-21
US17/352,969 US11854959B2 (en) 2021-03-26 2021-06-21 Metal-insulator-metal device with improved performance

Publications (2)

Publication Number Publication Date
TW202304032A TW202304032A (zh) 2023-01-16
TWI820467B true TWI820467B (zh) 2023-11-01

Family

ID=82365348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129687A TWI820467B (zh) 2021-03-26 2021-08-11 積體晶片、金屬-絕緣體-金屬裝置及其形成方法

Country Status (3)

Country Link
US (2) US11854959B2 (zh)
CN (1) CN114765246A (zh)
TW (1) TWI820467B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201530727A (zh) * 2013-10-29 2015-08-01 Ipdia 具有改良電容的結構
CN112542544A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 金属-绝缘体-金属电容器及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111013A (ja) * 2007-10-26 2009-05-21 Rohm Co Ltd 半導体装置
US20090141426A1 (en) * 2007-11-29 2009-06-04 Cheol-Seong Hwang Thin film multi-layered ceramic capacitor and method of fabricating the same
US9105759B2 (en) * 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same
CN109309085A (zh) * 2017-07-28 2019-02-05 联华电子股份有限公司 集成电路以及其制作方法
US20190229053A1 (en) * 2018-01-22 2019-07-25 United Microelectronics Corp. Metal-insulator-metal capacitor structure and manufacturing method thereof
EP3783647B1 (en) * 2019-07-03 2022-05-25 Shenzhen Goodix Technology Co., Ltd. Capacitor and fabrication method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201530727A (zh) * 2013-10-29 2015-08-01 Ipdia 具有改良電容的結構
CN112542544A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 金属-绝缘体-金属电容器及其形成方法

Also Published As

Publication number Publication date
US20220310507A1 (en) 2022-09-29
US11854959B2 (en) 2023-12-26
TW202304032A (zh) 2023-01-16
US20240021514A1 (en) 2024-01-18
CN114765246A (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
US10985054B2 (en) Interconnect structure and method of forming the same
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
TWI814860B (zh) 金屬-絕緣體-金屬電容器結構、半導體裝置及其製造方法
US8637937B2 (en) Through silicon via for use in integrated circuit chips
US7679123B2 (en) Integrated circuit devices including a capacitor
US9012297B2 (en) Methods of forming moisture barrier capacitors in semiconductor components
US11682580B2 (en) Interconnect structure and method of forming the same
US10153285B2 (en) Formation method of semiconductor device with embedded capacitor
US8872248B2 (en) Capacitors comprising slot contact plugs
KR20140111913A (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US20080232025A1 (en) Mim capacitor and method of making same
US20180033723A1 (en) Capacitors with Barrier Dielectric Layers, and Methods of Formation Thereof
TWI487122B (zh) 具有局部互連金屬板的金屬-氧化物-金屬電容器以及相關方法
TWI749847B (zh) 具有氣隙的半導體元件結構及其製備方法
TWI834468B (zh) 積體晶片及其形成方法
US20240088204A1 (en) Metal-Insulator-Metal Capacitors And Methods Of Forming The Same
TWI820467B (zh) 積體晶片、金屬-絕緣體-金屬裝置及其形成方法
US11894297B2 (en) Metal-insulator-metal capacitor having electrodes with increasing thickness
TW202236503A (zh) 積體晶片及其形成方法
US11251128B2 (en) Semiconductor device structure with air gap for reducing capacitive coupling
US20230045420A1 (en) Semiconductor structure and method of forming the same
US20230154972A1 (en) Capacitor device with multi-layer dielectric structure
TW202301608A (zh) 積體晶片
TW202347513A (zh) 半導體裝置及其製造方法
KR20070020753A (ko) 층간절연막에 에어 갭을 갖는 반도체소자 및 그 제조방법