TWI487122B - 具有局部互連金屬板的金屬-氧化物-金屬電容器以及相關方法 - Google Patents

具有局部互連金屬板的金屬-氧化物-金屬電容器以及相關方法 Download PDF

Info

Publication number
TWI487122B
TWI487122B TW101133995A TW101133995A TWI487122B TW I487122 B TWI487122 B TW I487122B TW 101133995 A TW101133995 A TW 101133995A TW 101133995 A TW101133995 A TW 101133995A TW I487122 B TWI487122 B TW I487122B
Authority
TW
Taiwan
Prior art keywords
capacitor
metal
plates
capacitor plates
local interconnect
Prior art date
Application number
TW101133995A
Other languages
English (en)
Other versions
TW201324791A (zh
Inventor
Xiangdong Chen
Henry Kuo-Shun Chen
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201324791A publication Critical patent/TW201324791A/zh
Application granted granted Critical
Publication of TWI487122B publication Critical patent/TWI487122B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

具有局部互連金屬板的金屬-氧化物-金屬電容器以及相 關方法
本發明總體上屬於半導體領域。更具體地，本發明屬於製造半導體晶片(semiconductor die)中電容器的領域。
金屬-氧化物-金屬(MOM)電容器已經廣泛地用於製造半導體晶片上的集成類比和混合信號電路。MOM電容器典型地包括位於鄰近金屬板之間的氧化物電介質，這形成了MOM電容器的電極。常規地，MOM電容器是在後段製程(BEOL)加工期間在半導體晶片上製造的。
在常規方法中，MOM電容器是在BEOL加工期間在半導體晶片中的佈線金屬化層(routing metallization layer)之間另外地未使用的可用空間中製造的。然而，在佈線金屬化層之間典型地存在的電介質材料的低介電常數(低)，例如具有小於3.0介電常數的材料，導致常規的MOM電容器具有較低的電容密度。雖然在BEOL期間可以使用特殊的電介質材料來形成MOM電容器電介質，該替代方法可能需要超過互補金屬氧化物半導體(CMOS)製程流程所正常需要的額外的加工步驟和掩膜，這可能不希望地增加製造成本。此外，雖然原則上製造具有較高電容密度的MOM電容器是令人希望的，將這類MOM電容器放置在其中製造有源器件(active device)的器件層之上形成的佈線金屬化層之間可能不利地影響器件性能，例如CMOS邏輯器件的速度。
因此，對於通過提供能夠實現更高電容密度同時與標準CMOS製造材料和製程流程相容的MOM電容器來克服常規技術中的缺點和不足存在需要。
本申請是針對具有局部互連金屬板的金屬-氧化物-金屬(MOM)電容器以及相關方法，基本上如與附圖中至少一個相聯繫顯示和/或說明的，以及更全面地如在權利要求中提出的。
本申請的一個方面，提供一種半導體晶片中的金屬-氧化物-金屬(MOM)電容器，所述MOM電容器包括：共用平行於所述半導體晶片的第一金屬化層的平面並且位於其下方的平面的第一多個電容器極板以及第二多個電容器極板；在所述第一多個電容器極板與所述第二多個電容器極板之間的局部層間電介質；所述第一和第二多個電容器極板由用於連接位於所述第一金屬化層下方的器件層中形成的器件的局部互連金屬構成。
優選地，進一步包括用於互連所述第一多個電容器極板的第一電容器導板(runner)，以及用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
優選地，其中所述第一多個電容器極板進一步包括下部局部互連金屬，並且所述第二多個電容器極板進一 步包括所述下部局部互連金屬。
優選地，進一步包括用於互連所述第一多個電容器極板的第一電容器導板，以及用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
優選地，其中所述局部互連金屬包括難熔金屬。
優選地，其中所述局部互連金屬包括銅。
優選地，其中所述局部層間電介質包括二氧化矽。
優選地，其中所述局部層間電介質包括氮化矽。
優選地，其中所述局部層間電介質具有大於或等於約3.9以及小於約5.0的介電常數。
優選地，其中所述第一和第二多個電容器極板位於所述器件層中形成的隔離區之上。
本申請的另一方面，提供一種用於製造半導體晶片中的金屬-氧化物-金屬(MOM)電容器的方法，所述方法包括：形成共用平行於所述半導體晶片的第一金屬化層的平面並且位於其下方的平面的第一多個電容器極板以及第二多個電容器極板，通過局部層間電介質將所述第一多個電容器極板與所述第二多個電容器極板間隔開；所述第一和第二多個電容器極板由用於連接位於所述第一金屬化層下方的器件層中形成的器件的局部互連金屬構成。
優選地，進一步包括形成用於互連所述第一多個電 容器極板的第一電容器導板，以及形成用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
優選地，其中所述第一多個電容器極板進一步包括下部局部互連金屬，並且所述第二多個電容器極板進一步包括所述下部局部互連金屬。
優選地，進一步包括形成用於互連所述第一多個電容器極板的第一電容器導板，以及形成用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
優選地，其中所述局部互連的金屬包括難熔金屬。
優選地，其中所述局部互連的金屬包括銅。
優選地，其中所述局部層間電介質包括二氧化矽。
優選地，其中所述局部層間電介質包括氮化矽。
優選地，其中所述局部層間電介質具有大於或等於約3.9以及小於約5.0的介電常數。
優選地，其中形成所述第一和第二多個電容器極板包括在所述器件層中形成的隔離區之上形成所述第一和第二多個電容器極板。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
本申請是針對具有局部互連金屬板的金屬-氧化物- 金屬(MOM)電容器以及相關方法。雖然相對於具體實施方式對本發明進行了說明，如在此隨附的權利要求定義的本發明的原理顯然可以應用超過在此所述的本發明的具體說明的實施方式。此外，在本發明的說明中，為了不模糊本發明的創造性方面，將某些細節省去。省去的細節也在本領域普通技術人員的理解範圍內。
本申請中的附圖和它們伴隨的詳細說明僅針對本發明的舉例的實施方式。為了保持簡潔，使用本發明原理的本發明的其他實施方式在本申請中未進行具體說明，並且未通過本發明附圖進行具體展示。應當理解的是，除非另外指出，否則可以通過相似或相應的參數數位來指示附圖中相似或相應的元件。此外，本申請中的附圖和說明通常不是按比例繪製的，並且不旨在對應於實際相關尺寸。
圖1顯示根據本發明的一個實施方式，包括半導體晶片101的一部分的結構100的截面視圖，該半導體晶片101的一部分包括具有局部互連金屬板122和124的MOM電容器121。應當指出的是可以看到結構100相應於處理的半導體晶片的一部分，除了其他特性之外，該處理的半導體晶片的一部分可以包括襯底(例如IV族半導體襯底)、在襯底上形成的器件層(例如器件層102)、以及隔離區(例如隔離區106)。
如圖1中所示，可以是包含例如矽或鍺的外延半導體層的器件層102包括場效應電晶體(FET)區103以及MOM電容器區104。FET區103和MOM電容器區104對應地是指定用於形成FET和MOM電容器的器件 層102的區域。如圖1中所示，根據本實施方式，器件層102的FET區103包括源極/汲極區105a和105b、閘極電介質層107、以及位於絕緣體109邊緣的閘極108，而MOM電容器區104包括隔離區106，該隔離區可以是例如在器件層102中形成的淺槽隔離(STI)區。隔離區106可以包括氧化矽(SiO2 )或用於形成隔離區106的任何其他適當的電介質材料，並且絕緣體109可以包括任何適當的電介質，例如像SiO2 或氮化矽(Si3 N4 )。
包括FET區103和MOM電容器區104的器件層102位於第一金屬化區段160下方，該第一金屬化區段可以例如由半導體晶片101的“M1”層形成，從而提供佈線金屬化並且在半導體晶片101的後段製程(BEOL)加工期間進行製造。應當指出的是第一金屬化區域160被電介質體170分開，該電介質體可以包括例如具有約2.55介電常數的低介電常數(低κ)電介質體。位於器件層102與第一金屬化區段160之間的是一系列局部層間電介質，如圖1中局部層間電介質層140、142、144、145、146、以及148所示。局部層間電介質層140、142、144、145、146、以及148可以包括例如具有約兩百埃(200Å)至約2000Å範圍內厚度的SiO2 和Si3 N4 的交替層。作為僅提供用來幫助從概念上理解本發明創造性原理的具體實施例，局部層間電介質層140、144、以及146可以是具有約1000Å厚度的SiO2 層，而局部層間電介質層142、145、以及148可以是具有約300Å厚度的Si3 N4 層。
結構100進一步包括下部局部互連金屬體110、在下部局部互連金屬體110上形成的局部互連金屬體120、在閘極108上形成的局部互連金屬體130、以及由局部互連金屬形成的MOM電容器極板122和124。為了本申請的目的，特徵“局部互連金屬”是指用於在器件層102中形成的器件兩者和更多者之間形成短距離連接，以及用於有助於這類器件垂直連接以覆蓋第一金屬化區段160的金屬。局部互連金屬可以包括例如銅(Cu)，或難熔金屬，例如鎢(W)。因此，下部局部互連金屬體110、局部互連金屬體120、局部互連金屬體130、以及MOM電容器121的局部互連金屬板122和124可以包括例如銅或難熔金屬(例如鎢)。
例如可以通過將局部層間電介質層140、142、以及144適當地圖案化來形成下部局部互連金屬體110、局部互連金屬體120、局部互連金屬體130、以及MOM電容器121的局部互連金屬板122和124。例如可以通過將局部層間電介質層142和140圖案化來形成下部局部互連金屬體110。在可以包括掩膜步驟和蝕刻步驟的圖案化過程期間，可以去除局部層間電介質層142的一部分以及局部層間電介質層140的相應部分，以便暴露源極/汲極區105b。然後，可以使用任何適當的沉積技術在由此生成的開口中形成下部局部互連金屬體110。類似地可以通過將層間電介質層144和142圖案化來形成局部互連金屬體130，從而暴露閘極108的一部分。此外，根據本實施方式，並且如從圖1可以清楚的，使用將層間電介質層142處理成蝕刻停止表面的方法，通過 將局部層間電介質層144適當地圖案化，可以由相同的局部互連金屬同時地形成局部互連金屬體120以及MOM電容器121的局部互連金屬板122和124。
下部局部互連金屬體110位於閘極108附近的源極/汲極區105b上方並且與其進行電接觸，而局部互連金屬體120在下部局部互連金屬體110上方形成，並且與其進行電接觸，同時形成局部互連金屬體130，從而與閘極108進行電接觸。應當理解的是，源極/汲區105a和105b以及閘極108是在FET區103中製造的電晶體的一部分，使得源極/汲極區105a和105b用作電晶體源極/汲極區。因此，根據圖1中所示的實施方式，下部局部互連金屬體110和局部互連金屬體120被配置成為包括源極/汲極區105a和105b以及閘極108的電晶體提供源極/汲極連接，同時使用局部互連金屬體130來用作該器件的閘極連接。此外，應當指出的是，可以進一步使用分別用於形成下部局部互連金屬體110和局部互連體120的局部互連金屬來將源極/汲極區105b連接到在半導體晶片101中形成的其他器件的源極/汲極區上。以類似方式，可以進一步使用用於形成局部互連金屬體130的局部互連金屬來將閘極108連接到在半導體晶片101中形成的其他器件的閘極上。
如本領域已知的，通過蝕刻局部層間電介質層145、146、以及148中的通孔152以及用鎢或其他金屬或金屬堆疊來填充通孔152，可以在局部層間電介質層145、146、以及148中形成用於將閘極108、源極/汲極區105b、以及MOM電容器121連接到第一金屬化區段160 上的垂直接觸。此外，第一金屬化區段160可以包括例如金屬(例如鋁或銅)，並且以本領域已知的方式，通過將器件層102和局部層間電介質層140、142、144、145、146、以及148之上的第一金屬化層沉澱和圖案化，可以形成第一金屬化區段160。
結合本申請的圖2A、圖2B、圖3A、圖3B、圖4A、圖4B、圖5A、以及圖5B將進一步說明與本發明的不同實施方式相關的優點。首先參考圖2A和圖2B，圖2A顯示根據本發明的一個實施方式，沿著圖1中的透視線2A-2A，相應於包括具有局部互連金屬板222a、224a、222b、以及224b的MOM電容器221的半導體晶片的一部分的結構200的俯視圖。此外，圖2B顯示沿著圖2A中的透視線2B-2B的結構200的截面視圖。圖2B還顯示相應於圖2A中所示的俯視圖以及相應於圖1中的透視線2A-2A的透視線2A-2A。
應當指出的是，在圖2A和2B中由結構200表示的圖1中的半導體晶片101的部分相應於圖1中的MOM電容器區103，並且描繪了比結構100所顯示的更多的MOM電容器區103。因此，應當理解的是，圖2A和圖2B中的MOM電容器221的局部互連金屬板222a和224a分別相應於圖1中的MOM電容器121的局部互連金屬板122和124，而圖2A和圖2B中的局部互連金屬板222b和224b位於圖1中MOM電容器區103的一部分中，它在圖1中不可見。
除了MOM電容器221的局部互連金屬板222a、224a、222b、以及2224b之外，圖2A顯示局部層間電 介質244的頂部表面、基本上在它們與局部互連金屬板222a和222b的對應的接觸點處通孔252的橫截面、以及基本上在它們與局部互連金屬板224a和224b的對應的接觸點處通孔254的橫截面。局部層間電解質244和通孔252分別相應於圖1中的局部層間電介質層144以及與局部互連金屬板122接觸的通孔152。應當指出的是，圖2A中所示的與局部互連金屬板224a和224b接觸的通孔254相應於圖1的結構100中存在的特徵，但是從圖1的透視圖中不可見，並且在圖2B中也不可見。除了圖2A中所示的特徵之外，圖2B顯示分別相應於圖1中結構100的器件層102、隔離區106、局部層間電介質層140、142、145、146、以及148、第一金屬化區段160、以及電介質體170的結構200的器件層202、隔離區206、局部層間電介質240、242、245、246、以及248、第一金屬化區段260、以及電介質體270。
如圖2A中所示，MOM電容器221包括第一多個電容器極板，例如在本實施方式中標記為MOM電容器221的高端板的局部互連金屬板222a和222b。此外，MOM電容器221包括第二多個電容器極板，例如，在本實施方式中標記為MOM電容器221的低端板的局部互連金屬板224a和224b。如從圖2A和圖2B中可見，局部互連金屬板222a、224a、222b、以及224b共用平行於形成第一金屬化區段260的第一金屬化層的平面並且位於其下方的平面。也就是說，從圖2B顯示的透視圖可見，共用第一金屬化區段260的平面和共用局部互連金屬板222a、224a、222b、以及224b並且位於共用第一金 屬化區段260的平面下方的平行平面基本上位於垂直於圖2A和圖2B佔據的頁面。此外，應當指出的是，根據圖2A和圖2B所示的實施方式，形成局部互連金屬板222a、224a、222b、以及224b從而位於也如圖1中所示的在器件層202中形成的隔離區206之上。
如圖2A和圖2B中進一步顯示的，局部層間電介質244佈置在由局部互連金屬板222a和222b表示的第一多個電容器極板與由局部互連金屬板224a和224b表示的第二多個電容器極板之間。因此，局部層間電介質244用作MOM電容器221的電容器電介質。在一個實施方式中，例如，如上討論的，局部層間電介質244可以包括SiO2 ，在這種情況下與MOM電容器221中使用的電容器電介質相關的介電常數可以基本上等於約3.9。
如前面指出的，局部互連金屬板222a、224a、222b、以及224b是由用於在器件層202中形成的器件兩者或更多者之間形成短距離連接以及用於有助於這些器件垂直連接以覆蓋第一金屬化區段260的局部互連金屬形成的，並且可以包括銅或難熔金屬(例如鎢)。在一個實施方式中，例如，用於形成圖1中下部局部互連金屬體110、局部互連金屬體120、以及局部互連金屬體130的局部互連金屬可以在特定製程結(technology node)的情況下起到特定的作用。例如，在20.0奈米(20nm)結的情況下，用於形成下部局部互連金屬體110和局部互連金屬體120的局部互連的一種或多種金屬典型地可以用於中段製程(MEOL)過程中，用來為在器件層102中形成的器件提供源極/汲極極連接。然而，根據本 發明的實施方式，至少一個局部互連金屬，例如，用於形成局部互連金屬體120的局部互連金屬，可以另外有利地用於製造MOM電容器221的局部互連金屬板222a、224a、222b、以及224b。
MOM電容器221位於第一金屬化區段260(例如，由在BEOL加工期間製造的結構200的第一佈線金屬化層形成的區段)與器件層202之間。因此，MOM電容器221的高端電極和低端電極兩者都是由在MEOL加工期間在第一金屬化區段260下方使用的局部互連金屬形成的。此外，使用局部層間電介質(例如局部層間電介質244)作為MOM電容器221的電容器電介質，使得用於形成MOM電容器221的方法與用於高級加工技術(例如像20nm以及更小的互補型金屬氧化物半導體(CMOS)加工技術)的標準MEOL製造加工步驟相容。
如前面說明的，根據本實施方式，MOM電容器221位於隔離區206之上。此外，通過在MOM電容器221與器件層202之間提供局部層間電介質240和242，圖2B中顯示的實施方式實現了另外的隔離以及防噪。此外，通過使用具有約3.9或更大(如果局部層間電介質244包括例如Si3 N4 )介電常數的局部層間電介質，與在BEOL加工期間以及使用典型地在這些區域中形成的低電介質材料作為MOM電容器電介質，通過在半導體晶片中佈線金屬化層之間形成的常規MOM電容器可以實現的相比較，MOM電容器221可以實現更大的電容密度。
現在參考圖3A和圖3B，圖3A顯示根據本發明的另一個實施方式，相應於包括具有局部互連金屬板322a、324a、322b、以及324b的MOM電容器的半導體晶片的一部分的結構300的俯視圖，而圖3B顯示沿著圖3A中的透視線3B-3B，結構300的截面視圖。圖3B還顯示相應於圖3A中所示的俯視圖的透視線3A-3A。
除了局部互連金屬板322a、324a、322b、以及324b之外，圖3A顯示局部層間電介質344的頂部表面、基本上在它們與局部互連金屬板322a和322b的對應的接觸點處通孔352的橫截面，以及基本上在它們與局部互連金屬板324a和324b的對應的接觸點處通孔354的橫截面，以及互連局部互連金屬板322a和322b的電容器導板(runner)332，以及互連局部互連金屬板324a和324b的電容器導板334。局部互連金屬板322a、324a、322b、以及324b、局部層間電介質344、通孔352、以及通孔354分別相應於圖2A和圖2B中的局部互連金屬板222a、224a、222b、以及224b、局部層間電介質244、通孔252、以及通孔254。此外，應當指出的是，圖3B中顯示的結構300的器件層302、隔離區306、局部層間電介質340、342、345、346、以及348、第一金屬化區段360、以及電介質體370分別相應於圖2B中的器件層202、隔離區206、局部層間電介質240、242、245、246、以及248、第一金屬化區段260、以及電介質體270，並且可以共用如前面詳細說明的，在前面歸因於這些特徵的特徵。
如圖3A中所示，以交錯的方式佈置局部互連金屬 板322a、324a、322b、324b。此外，圖3A顯示局部互連金屬板322a和322b通過電容器導板332互連從而形成MOM電容器高端，而局部互連金屬板324a和324b通過電容器導板334互連從而形成MOM電容器低端。如圖3A進一步顯示的，電容器導板332和334還共用由局部互連金屬板322a、324a、322b、324b共用的平面。然而，形成電容器導板332和334，從而位於基本上垂直於該平面中的局部互連金屬板322a、324a、322b、324b。
根據圖3A和圖3B中所示的實施方式，電容器導板332和334是由局部互連金屬形成的。例如，根據本實施方式，圖1與圖3A和圖3B的比較顯示，電容器導板332和334是由用於形成圖1中的局部互連金屬體130的相同局部互連金屬形成的。如前面討論的，用於形成局部互連金屬體130的局部互連金屬可以在特定的技術結的情況下起到特定作用。再次使用20nm結作為舉例，用於形成局部互連金屬體130的局部互連金屬典型地可以用於MEOL過程中作為在器件層102中形成的器件的閘極連接。然而，根據本發明的實施方式，局部互連金屬，例如用於形成局部互連金屬體120的局部互連金屬，可以有利地用於製造MOM電容器的局部互連金屬板322a、324a、322b、以及324b，而另一種局部互連金屬，例如用於形成局部互連金屬體130的局部互連金屬，可以進一步有利地用於製造用於對應地互連局部互連金屬板322a和322b、以及324a和324b的電容器導板332和334。此外，如在圖1、圖2A、以及圖2B中所示 的實施方式的情況，用於形成圖3A和圖3B的實施方式的方法與用於高級加工技術的標準製造方法相容。
參考圖4A和圖4B，圖4A顯示根據本發明的另一個實施方式，相應於包括具有局部互連金屬板426a、428a、426b、以及428b的MOM電容器的半導體晶片的一部分的結構400的俯視圖，而圖4B顯示沿著圖4A中的透視線4B-4B，結構400的截面視圖。圖4B還顯示相應於圖4A中所示的俯視圖的透視線4A-4A。
除了局部互連金屬板426a、428a、426b、以及428b之外，圖4A顯示局部層間電介質層444的頂部表面、基本上在它們與局部互連金屬板426a和426b(高端板的第一多個電容器極板)的對應的接觸點處通孔452的橫截面、以及基本上在它們與局部互連金屬板428a和428b(低端板的第二多個電容器極板)的對應的接觸點處通孔454的橫截面。局部層間電介質444、通孔452、以及通孔454分別相應於圖2A和圖2B中的局部層間電介質244、通孔252、以及通孔254。此外，應當指出的是，圖4B中顯示的結構400的器件層402、隔離區406、局部層間電介質440、442、445、446、以及448、第一金屬化區段460、以及電介質體470分別相應於圖2B中的器件層202、隔離區206、局部層間電介質240、242、245、246、以及248、第一金屬化區段260、以及電介質體270，並且可以共用如上所述的，在前面歸因於這些特徵的特徵。
類似於圖2A和圖2B中的局部互連金屬板222a、224a、222b、以及224b，圖4A和圖4B中的局部互連 金屬板426a、428a、426b、以及428b共用平行於由其形成第一金屬化區段460的第一金屬化層的平面並且位於其下方的共同平面。然而另外地，並且如圖4B中所示，局部互連金屬板426a、428a、426b、以及428b是由包括對應地在相應的下部局部互連金屬體412a、414a、412b、以及414b上形成的局部互連金屬體422a、424a、422b、以及424b的局部互連金屬堆疊形成的。圖1與圖4A和圖4B的比較顯示，根據本實施方式，圖4B中的下部局部互連金屬體412a、414a、412b、以及414b是由用於形成圖1中下部局部互連金屬體110的相同下部局部互連金屬形成的，而圖4B中的局部互連金屬體422a、424a、422b、以及424b是由用於形成圖1中局部互連金屬體120的相同局部互連金屬形成的。因此，圖4A和圖4B中體現的MOM電容器的局部互連金屬板426a、428a、426b、以及428b可以由典型地用於MEOL過程的局部互連金屬堆疊形成，從而為在器件層402中形成的器件提供源極/汲極極連接。因此，如在圖1、圖2A、圖2B、圖3A、以及圖3B中所示的實施方式的情況，用於形成圖4A和圖4B所示的實施方式的方法與標準CMOS製造製程流程相容。
根據圖4A和圖4B的實施方式，以及如圖4B進一步顯示的，通過局部層間電介質440、442、以及444的組合提供了在局部互連金屬板526a與528a之間以及在局部互連金屬板526b與528b之間用作電容器電介質的電介質。因此，例如在局部層間電介質440、442、以及444包括交替的SiO2 層和Si3 N4 層的實施方式中，MOM 電容器電介質可以包括SiO2 和Si3 N4 的組合，並且因此可以具有大於約3.9並且小於約7.0的介電常數。此外，在一個實施方式中，作為本發明的一部分使用的MOM電容器電介質可以具有大於或等於約3.9並且小於約5.0的介電常數。
繼續參考圖5A和圖5B，圖5A顯示根據本發明的另一個實施方式，相應於包括具有局部互連金屬板526a、528a、526b、以及528b的MOM電容器的半導體晶片的一部分的結構500的俯視圖，而圖5B顯示沿著圖5A中的透視線5B-5B，結構500的截面視圖。圖5B還顯示相應於圖5A中顯示的俯視圖的透視線5A-5A。
除了局部互連金屬板526a、528a、526b、以及528b之外，圖5A顯示局部層間電介質層544的頂部表面、基本上在它們與局部互連金屬板526a和526b的相應的接觸點處通孔552的橫截面、以及基本上在它們與局部互連金屬板528a和528b的相應的接觸點處通孔554的橫截面、以及互連局部互連金屬板526a與526b的電容器導板532、以及互連局部互連金屬板528a和528b的電容器導板534。
如圖5B中所示，局部互連金屬板526a和526b是由包括對應地在相應的下部局部互連金屬體512a和512b上形成的局部互連金屬體522a和522b的局部互連金屬堆疊形成的。應當指出的是，雖然根據本實施方式局部互連金屬板528a和528b在圖5B的橫截面中不可見，局部互連金屬板528a和528b是與局部互連金屬板526a和526b類似地形成的，並且包括在下部局部互連 金屬體上形成的局部互連金屬體。換言之，局部互連金屬板526a、528a、526b、以及528b分別相應於圖4B中的局部互連金屬板426a、428a、426b、以及428b。
局部層間電介質544、通孔552、以及通孔554分別相應於圖4A和圖4B中的局部層間電介質444、通孔452、以及通孔454。此外，應當指出的是，圖5B中結構500的器件層502、隔離區506、局部層間電介質540、542、545、546、以及548、第一金屬化區段560、以及電介質體570分別相應於圖4B中的器件層402、隔離區406、局部層間電介質440、442、445、446、以及448、第一金屬化區段460、以及電介質體470，並且可以共用如前所述的，在前面歸因於這些特徵的特徵。
如圖5A中所示，以交錯方式佈置局部互連金屬板526a、528a、526b、528b。此外，圖5A顯示局部互連金屬板526a和526b通過電容器導板532互連從而形成MOM電容器高端，而局部互連金屬板528a和528b通過電容器導板534互連從而形成MOM電容器低端。電容器導板532和534分別相應於圖3A和圖3B中的電容器導板332和334，並且類似於電容器導板332和334，也是由局部互連金屬形成的。
因此，如前面所述，本發明提供使用一種或多種局部互連金屬(例如像銅或難熔金屬例如鎢)來形成電容器極板，以及使用局部層間電介質(例如Si3 N4 和/或SiO2 )作為MOM電容器電介質的MOM電容器。其結果是，可以在MEOL加工期間有利地使用建立的CMOS製程流程來形成具有局部互連金屬板的本發明MOM電容 器的實施方式，而不需要大量額外的加工步驟。此外，與通過在BEOL加工期間在佈線金屬化層之間製造的常規MOM電容器實現的相比較，本發明的實施方式提供具有增加的電容密度的MOM電容器。
從上面本發明的說明中可以表明的是，可以使用多種技術來實現本發明的概念，而不偏離本發明的範圍。此外，雖然關於具體的某些實施方式已經對本發明進行了說明，本領域普通技術人員應當理解的是，可以在形式和細節方面做出改變，而不偏離本發明的精神和範圍。因此，所說明的實施方式應當在所有方面認為是示例性的而非限制性的。還應當理解的是，本發明並不限於在此說明的具體實施方式，而是能夠做出許多重排、變更、以及取代，而不偏離本發明的範圍。
100‧‧‧半導體晶片結構
101‧‧‧半導體晶片
102‧‧‧器件層
103‧‧‧FET區
104‧‧‧MOM電容器區
105a‧‧‧源極區
105b‧‧‧汲極區
106‧‧‧隔離區
107‧‧‧閘極電介質層
108‧‧‧閘極
109‧‧‧絕緣體
110‧‧‧下部局部互連金屬體
120‧‧‧局部互連金屬體
121‧‧‧MOM電容器
122,124‧‧‧局部互連金屬板
130‧‧‧局部互連金屬體
140,142,144,145,146,148‧‧‧局部層間電介質層
150,152‧‧‧通孔
160‧‧‧第一金屬化區段
170‧‧‧電介質體
200‧‧‧半導體晶片結構
202‧‧‧器件層
206‧‧‧隔離區
221‧‧‧MOM電容器
222a,222b‧‧‧高端板的局部互連金屬板
224a,224b‧‧‧低端板的局部互連金屬板
240,242,244,245,246,248‧‧‧局部層間電介質
252,254‧‧‧通孔
260‧‧‧第一金屬化區段
270‧‧‧電介質體
300‧‧‧半導體晶片結構
302‧‧‧器件層
306‧‧‧隔離區
322a,322b,324a,324b‧‧‧局部互連金屬板
332‧‧‧電容器導板
340,342,345,346,348‧‧‧局部層間電介質
352,354‧‧‧通孔
360‧‧‧第一金屬化區段
370‧‧‧電介質體
400‧‧‧半導體晶片結構
402‧‧‧器件層
406‧‧‧隔離區
412a,412b,414a,414b‧‧‧下部局部互連金屬體
422a,422b,424a,424b‧‧‧局部互連金屬體
426a,426b,428a,428b‧‧‧局部互連金屬板
440,442,444,445,446,448‧‧‧局部層間電介質
452,454‧‧‧通孔
460‧‧‧第一金屬化區段
470‧‧‧電介質體
500‧‧‧半導體晶片結構
502‧‧‧器件層
506‧‧‧隔離區
512a,512b‧‧‧下部局部互連金屬體
522a,522b‧‧‧局部互連金屬體
526a,526b,528a,528b‧‧‧局部互連金屬板
532,534‧‧‧電容器導板
540,542,544,545,546,548‧‧‧局部層間電介質
552,554‧‧‧通孔
560‧‧‧第一金屬化區段
570‧‧‧電介質體
圖1顯示根據本發明的一個實施方式，包括具有局部互連金屬板的金屬-氧化物-金屬(MOM)電容器的半導體晶片的一部分的截面視圖。
圖2A顯示根據本發明的一個實施方式，沿著圖1中的透視線2A-2A，包括具有局部互連金屬板的MOM電容器的半導體晶片的一部分的俯視圖。
圖2B顯示沿著圖2A中的透視線2B-2B，圖2A的實施方式的截面視圖。
圖3A顯示根據本發明的另一個實施方式，包括具有局部互連金屬板的MOM電容器的半導體晶片的一部分的俯視圖。
圖3B顯示沿著圖3A中的透視線3B-3B，圖3A的實施 方式的截面視圖。
圖4A顯示根據本發明的另一個實施方式，包括具有局部互連金屬板的MOM電容器的半導體晶片的一部分的俯視圖。
圖4B顯示沿著圖4A中的透視線4B-4B，圖4A的實施方式的截面視圖。
圖5A顯示根據本發明的另一個實施方式，包括具有局部互連金屬板的MOM電容器的半導體晶片的一部分的俯視圖。
圖5B顯示沿著圖5A中的透視線5B-5B，圖5A的實施方式的截面視圖。
100‧‧‧半導體晶片結構
101‧‧‧半導體晶片
102‧‧‧器件層
103‧‧‧FET區
104‧‧‧MOM電容器區
105a‧‧‧源極區
105b‧‧‧汲極區
106‧‧‧隔離區
107‧‧‧閘極電介質層
108‧‧‧閘極
109‧‧‧絕緣體
110‧‧‧下部局部互連金屬體
120‧‧‧局部互連金屬體
121‧‧‧MOM電容器
122,124‧‧‧局部互連金屬板
130‧‧‧局部互連金屬體
140,142,144,145,146,148‧‧‧局部層間電介質層
150,152‧‧‧通孔
160‧‧‧第一金屬化區段
170‧‧‧電介質體

Claims (10)

  1. 一種半導體晶片中的金屬-氧化物-金屬(MOM)電容器，包括：在側向鄰近電晶體區域之MOM電容器區域內之第一多個電容器極板以及第二多個電容器極板，所述第一多個電容器極板以及第二多個電容器極板共用平行於所述半導體晶片的第一金屬化層的平面並且位於其下方的平面；在所述第一多個電容器極板與所述第二多個電容器極板之間的局部層間電介質；以及所述第一和第二多個電容器極板由用於連接位於所述第一金屬化層下方的器件層中形成的器件的局部互連金屬構成，其中所述第一多個電容器極板以及第二多個電容器極板並未與所述電晶體區域重疊，而且所述第一多個電容器極板以及第二多個電容器極板係與局部互連金屬體形成於相同層，所述局部互連金屬體提供到所述電晶體區域的閘極的直接連接，而且至少一電介層被配置於所述多個電容器極板下方，以及所述局部層間電介質與所述閘極所在的電介層之間。
  2. 如申請專利範圍第1項所述的半導體晶片中的金屬-氧化物-金屬電容器，更包括用於互連所述第一多個電容器極板的第一電容器導板，以及用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
  3. 如申請專利範圍第1項所述的半導體晶片中的金屬-氧化 物-金屬電容器，其中所述第一多個電容器極板進一步包括下部局部互連金屬，並且所述第二多個電容器極板進一步包括所述下部局部互連金屬。
  4. 如申請專利範圍第3項所述的半導體晶片中的金屬-氧化物-金屬電容器，更包括用於互連所述第一多個電容器極板的第一電容器導板，以及用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
  5. 如申請專利範圍第1項所述的半導體晶片中的金屬-氧化物-金屬電容器，其中所述局部互連金屬包括難熔金屬。
  6. 一種半導體晶片中的金屬-氧化物-金屬電容器的製造方法，包括以下步驟：在側向鄰近電晶體區域之MOM電容器區域內形成第一多個電容器極板以及第二多個電容器極板，所述第一多個電容器極板以及第二多個電容器極板共用平行於所述半導體晶片的第一金屬化層的平面並且位於其下方的平面，並且通過局部層間電介質而被間隔開；以及所述第一和第二多個電容器極板由用於連接位於所述第一金屬化層下方的器件層中形成的器件的局部互連金屬構成，其中所述第一多個電容器極板以及第二多個電容器極板並未與所述電晶體區域重疊，而且所述第一多個電容器極板以及第二多個電容器極板係與局部互連金屬體形成於相同層，所述局部互連金屬體提供到所述電晶體區域的閘極的直接連接，而且至少一電 介層被配置於所述多個電容器極板下方，以及所述局部層間電介質與所述閘極所在的電介層之間。
  7. 如申請專利範圍第6項所述的半導體晶片中的金屬-氧化物-金屬電容器的製造方法，更包括形成用於互連所述第一多個電容器極板的第一電容器導板，以及形成用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
  8. 如申請專利範圍第6項所述的半導體晶片中的金屬-氧化物-金屬電容器的製造方法，其中所述第一多個電容器極板進一步包括下部局部互連金屬，並且所述第二多個電容器極板進一步包括所述下部局部互連金屬。
  9. 如申請專利範圍第8項所述的半導體晶片中的金屬-氧化物-金屬電容器的製造方法，更包括形成用於互連所述第一多個電容器極板的第一電容器導板，以及形成用於互連所述第二多個電容器極板的第二電容器導板，所述第一和第二電容器導板包括用於在所述器件層中形成的所述器件之間提供連接的另一種局部互連金屬。
  10. 如申請專利範圍第6項所述的半導體晶片中的金屬-氧化物-金屬電容器的製造方法，其中所述局部互連的金屬包括難熔金屬。
TW101133995A 2011-10-11 2012-09-17 具有局部互連金屬板的金屬-氧化物-金屬電容器以及相關方法 TWI487122B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/270,452 US8890288B2 (en) 2011-10-11 2011-10-11 MOM capacitor having local interconnect metal plates and related method

Publications (2)

Publication Number Publication Date
TW201324791A TW201324791A (zh) 2013-06-16
TWI487122B true TWI487122B (zh) 2015-06-01

Family

ID=47071049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101133995A TWI487122B (zh) 2011-10-11 2012-09-17 具有局部互連金屬板的金屬-氧化物-金屬電容器以及相關方法

Country Status (4)

Country Link
US (1) US8890288B2 (zh)
EP (1) EP2581935A3 (zh)
CN (2) CN203192792U (zh)
TW (1) TWI487122B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890288B2 (en) * 2011-10-11 2014-11-18 Broadcom Corporation MOM capacitor having local interconnect metal plates and related method
US9401357B2 (en) 2014-02-28 2016-07-26 Qualcomm Incorporated Directional FinFET capacitor structures
US9620454B2 (en) 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
US10031989B2 (en) 2014-11-18 2018-07-24 Globalfoundries Inc. Integrated circuit performance modeling using a connectivity-based condensed resistance model for a conductive structure in an integrated circuit
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
US20230253400A1 (en) * 2022-02-07 2023-08-10 Qualcomm Incorporated High density linear capacitor in semiconductor technologies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383858B1 (en) * 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
CN101409283A (zh) * 2007-10-08 2009-04-15 台湾积体电路制造股份有限公司 半导体结构
CN102005464A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 像素区域上具有电容器的背照式图像传感器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
KR100688499B1 (ko) * 2004-08-26 2007-03-02 삼성전자주식회사 결정화 방지막을 갖는 유전막을 포함하는 ｍｉｍ 캐패시터및 그 제조방법
KR100703974B1 (ko) * 2005-08-11 2007-04-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
US7514740B2 (en) * 2006-07-10 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible storage device
US8243510B2 (en) * 2006-08-30 2012-08-14 Broadcom Corporation Non-volatile memory cell with metal capacitor
US20130140573A1 (en) * 2010-06-07 2013-06-06 Yoshinobu Nakamura Manufacturing method for crystalline semiconductor film, semiconductor device, and display device
US8890288B2 (en) * 2011-10-11 2014-11-18 Broadcom Corporation MOM capacitor having local interconnect metal plates and related method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383858B1 (en) * 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
CN101409283A (zh) * 2007-10-08 2009-04-15 台湾积体电路制造股份有限公司 半导体结构
CN102005464A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 像素区域上具有电容器的背照式图像传感器

Also Published As

Publication number Publication date
CN203192792U (zh) 2013-09-11
US8890288B2 (en) 2014-11-18
US20130087886A1 (en) 2013-04-11
CN103117268A (zh) 2013-05-22
EP2581935A3 (en) 2013-10-02
TW201324791A (zh) 2013-06-16
EP2581935A2 (en) 2013-04-17

Similar Documents

Publication Publication Date Title
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
TWI487122B (zh) 具有局部互連金屬板的金屬-氧化物-金屬電容器以及相關方法
TWI557864B (zh) 銅接觸插塞裝置及其形成方法
US7544602B2 (en) Method and structure for ultra narrow crack stop for multilevel semiconductor device
KR101560871B1 (ko) 핀펫을 위한 게이트 콘택트 구조
US8872248B2 (en) Capacitors comprising slot contact plugs
US9041153B2 (en) MIM capacitor having a local interconnect metal electrode and related structure
KR101203936B1 (ko) 국부적 상호 연결부를 구비한 반도체 장치
KR20120041642A (ko) 반도체 소자
US20230378048A1 (en) Semiconductor structure and method for manufacturing the same
US9281263B2 (en) Interconnect structure including a continuous conductive body
JP2001176964A (ja) 半導体装置および半導体装置製造方法
US20220310442A1 (en) Interconnect structures including air gaps
CN116314024A (zh) 集成电路装置及其制造方法
US11251159B2 (en) High performance CMOS using 3D device layout
JPH09312331A (ja) 半導体装置及びその製造方法
TWI820467B (zh) 積體晶片、金屬-絕緣體-金屬裝置及其形成方法
JPH05243519A (ja) 半導体メモリ装置
US20230146512A1 (en) Interconnects formed using integrated damascene and subtractive etch processing
US20240153987A1 (en) Multi-layer trench capacitor structure
US20240145472A1 (en) Semiconductor structure with dielectric pillars
US8846462B2 (en) Transistor level routing
US20200286775A1 (en) Interconnect structure and method for preparing the same
KR20230042626A (ko) 금속 저항체를 포함하는 집적 회로 장치 및 이를 형성하는 방법
KR20240007658A (ko) 다층 게이트-온-게이트 3Di를 위한 상부층 FET를 위한 반전된 교차 결합

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees