CN203192792U - 具有局部互连金属板的mom电容器 - Google Patents
具有局部互连金属板的mom电容器 Download PDFInfo
- Publication number
- CN203192792U CN203192792U CN2012204912671U CN201220491267U CN203192792U CN 203192792 U CN203192792 U CN 203192792U CN 2012204912671 U CN2012204912671 U CN 2012204912671U CN 201220491267 U CN201220491267 U CN 201220491267U CN 203192792 U CN203192792 U CN 203192792U
- Authority
- CN
- China
- Prior art keywords
- capacitor
- local
- local interlinkage
- metal
- mom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 154
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 71
- 239000002184 metal Substances 0.000 title claims abstract description 71
- 239000010410 layer Substances 0.000 claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 21
- 238000012545 processing Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型涉及具有局部互连金属板的MOM电容器。根据一个示例性实施方式，一种半导体管芯中的金属-氧化物-金属（MOM）电容器包括共享平行于所述半导体管芯的第一金属化层的平面并且位于其下方的平面的第一多个电容器极板以及第二多个电容器极板。所述MOM电容器进一步包括位于所述第一多个电容器极板与所述第二多个电容器极板之间的局部层间电介质。所述第一和第二多个电容器极板是由用于连接在位于所述第一金属化层下方的半导体管芯的器件层中形成的器件的局部互连的金属制成。
Description
技术领域
本实用新型总体上属于半导体领域。更具体地，本实用新型属于制造半导体管芯（semiconductor die）中电容器的领域。
背景技术
金属-氧化物-金属（MOM）电容器已经广泛地用于制造半导体管芯上的集成模拟和混合信号电路。MOM电容器典型地包括位于邻近金属板之间的氧化物电介质，这形成了MOM电容器的电极。常规地，MOM电容器是在后段工艺（BEOL）加工期间在半导体管芯上制造的。
在常规方法中，MOM电容器是在BEOL加工期间在半导体管芯中的布线金属化层（routing metallization layer）之间另外地未使用的可用空间中制造的。然而，在布线金属化层之间典型地存在的电介质材料的低介电常数（低κ），例如具有小于3.0介电常数的材料，导致常规的MOM电容器具有较低的电容密度。虽然在BEOL期间可以使用特殊的电介质材料来形成MOM电容器电介质，该替代方法可能需要超过互补金属氧化物半导体（CMOS）制造工艺流程所正常需要的额外的加工步骤和掩模，这可能不希望地增加制造成本。此外，虽然原则上制造具有较高电容密度的MOM电容器是令人希望的，将这类MOM电容器放置在其中制造有源器件（active device）的器件层之上形成的布线金属化层之间可能不利地影响器件性能，例如CMOS逻辑器件的速度。
因此，对于通过提供能够实现更高电容密度同时与标准CMOS制造材料和工艺流程相容的MOM电容器来克服常规技术中的缺点和不足存在需要。
实用新型内容
本申请是针对具有局部互连金属板的金属-氧化物-金属（MOM）电容器，基本上如与附图中至少一个相联系显示和/或说明的，以及更全面地如在权利要求中提出的。
本申请提供一种半导体管芯中的金属-氧化物-金属（MOM）电容器，所述MOM电容器包括：
共享平行于所述半导体管芯的第一金属化层的平面并且位于其下方的平面的第一多个电容器极板以及第二多个电容器极板；
在所述第一多个电容器极板与所述第二多个电容器极板之间的局部层间电介质；
所述第一和第二多个电容器极板由用于连接位于所述第一金属化层下方的器件层中形成的器件的局部互连金属构成。
优选地，进一步包括用于互连所述第一多个电容器极板的第一电容器导板（runner），以及用于互连所述第二多个电容器极板的第二电容器导板，所述第一和第二电容器导板包括用于在所述器件层中形成的所述器件之间提供连接的另一种局部互连金属。
优选地，其中所述第一多个电容器极板进一步包括下部局部互连金属，并且所述第二多个电容器极板进一步包括所述下部局部互连金属。
优选地，进一步包括用于互连所述第一多个电容器极板的第一电容器导板，以及用于互连所述第二多个电容器极板的第二电容器导板，所述第一和第二电容器导板包括用于在所述器件层中形成的所述器件之间提供连接的另一种局部互连金属。
优选地，其中所述局部互连金属是难熔金属钨。
优选地，其中所述局部互连金属是铜。
优选地，其中所述局部层间电介质是二氧化硅。
优选地，其中所述局部层间电介质是氮化硅。
优选地，其中所述局部层间电介质具有大于或等于约3.9以及小于约5.0的介电常数。
优选地，其中所述第一和第二多个电容器极板位于所述器件层中形成的隔离区之上。
附图说明
图1显示根据本实用新型的一个实施方式，包括具有局部互连金属板的金属-氧化物-金属（MOM）电容器的半导体管芯的一部分的截面视图。
图2A显示根据本实用新型的一个实施方式，沿着图1中的透视线2A-2A，包括具有局部互连金属板的MOM电容器的半导体管芯的一部分的俯视图。
图2B显示沿着图2A中的透视线2B-2B，图2A的实施方式的截面视图。
图3A显示根据本实用新型的另一个实施方式，包括具有局部互连金属板的MOM电容器的半导体管芯的一部分的俯视图。
图3B显示沿着图3A中的透视线3B-3B，图3A的实施方式的截面视图。
图4A显示根据本实用新型的另一个实施方式，包括具有局部互连金属板的MOM电容器的半导体管芯的一部分的俯视图。
图4B显示沿着图4A中的透视线4B-4B，图4A的实施方式的截面视图。
图5A显示根据本实用新型的另一个实施方式，包括具有局部互连金属板的MOM电容器的半导体管芯的一部分的俯视图。
图5B显示沿着图5A中的透视线5B-5B，图5A的实施方式的截面视图。
具体实施方式
本申请是针对具有局部互连金属板的金属-氧化物-金属（MOM）电容器。虽然相对于具体实施方式对本实用新型进行了说明，如在此随附的权利要求定义的本实用新型的原理显然可以应用超过在此所述的本实用新型的具体说明的实施方式。此外，在本实用新型的说明中，为了不模糊本实用新型的创造性方面，将某些细节省去。省去的细节也在本领域普通技术人员的理解范围内。
本申请中的附图和它们伴随的详细说明仅针对本实用新型的举例的实施方式。为了保持简洁，使用本实用新型原理的本实用新型的其他实施方式在本申请中未进行具体说明，并且未通过本实用新型附图进行具体展示。应当理解的是，除非另外指出，否则可以通过相似或相应的参数数字来指示附图中相似或相应的元件。此外，本申请中的附图和说明通常不是按比例绘制的，并且不旨在对应于实际相关尺寸。
图1显示根据本实用新型的一个实施方式，包括半导体管芯101的一部分的结构100的截面视图，该半导体管芯101的一部分包括具有局部互连金属板122和124的MOM电容器121。应当指出的是可以看到结构100相应于处理的半导体管芯的一部分，除了其他特性之外，该处理的半导体管芯的一部分可以包括衬底（例如IV族半导体衬底）、在衬底上形成的器件层（例如器件层102）、以及隔离区（例如隔离区106）。
如图1中所示，可以是包含例如硅或锗的外延半导体层的器件层102包括场效应晶体管（FET）区103以及MOM电容器区104。FET区103和MOM电容器区104对应地是指定用于形成FET和MOM电容器的器件层102的区域。如图1中所示，根据本实施方式，器件层102的FET区103包括源/漏区105a和105b、栅极电介质层107、以及位于绝缘体109边缘的栅极108，而MOM电容器区104包括隔离区106，该隔离区可以是例如在器件层102中形成的浅槽隔离（STI）区。隔离区106可以包括氧化硅（SiO2）或用于形成隔离区106的任何其他适当的电介质材料，并且绝缘体109可以包括任何适当的电介质，例如像SiO2或氮化硅（Si3N4）。
包括FET区103和MOM电容器区104的器件层102位于第一金属化区段160下方，该第一金属化区段可以例如由半导体管芯101的“M1”层形成，从而提供布线金属化并且在半导体管芯101的后段工艺（BEOL）加工期间进行制造。应当指出的是第一金属化区域160被电介质体170分开，该电介质体可以包括例如具有约2.55介电常数的低介电常数（低κ）电介质体。位于器件层102与第一金属化区段160之间的是一系列局部层间电介质，如图1中局部层间电介质层140、142、144、145、146、以及148所示。局部层间电介质层140、142、144、145、146、以及148可以包括例如具有约两百埃
至约
范围内厚度的SiO2和Si3N4的交替层。作为仅提供用来帮助从概念上理解本实用新型创造性原理的具体实施例，局部层间电介质层140、144、以及146可以是具有约
厚度的SiO2层，而局部层间电介质层142、145、以及148可以是具有约
厚度的Si3N4层。
结构100进一步包括下部局部互连金属体110、在下部局部互连金属体110上形成的局部互连金属体120、在栅极108上形成的局部互连金属体130、以及由局部互连金属形成的MOM电容器极板122和124。为了本申请的目的，特征“局部互连金属”是指用于在器件层102中形成的器件两者和更多者之间形成短距离连接，以及用于有助于这类器件垂直连接以覆盖第一金属化区段160的金属。局部互连金属可以包括例如铜（Cu），或难熔金属，例如钨（W）。因此，下部局部互连金属体110、局部互连金属体120、局部互连金属体130、以及MOM电容器121的局部互连金属板122和124可以包括例如铜或难熔金属（例如钨）。
例如可以通过将局部层间电介质层140、142、以及144适当地图案化来形成下部局部互连金属体110、局部互连金属体120、局部互连金属体130、以及MOM电容器121的局部互连金属板122和124。例如可以通过将局部层间电介质层142和140图案化来形成下部局部互连金属体110。在可以包括掩模步骤和蚀刻步骤的图案化过程期间，可以去除局部层间电介质层142的一部分以及局部层间电介质层140的相应部分，以便暴露源/漏区105b。然后，可以使用任何适当的沉积技术在由此生成的开口中形成下部局部互连金属体110。类似地可以通过将层间电介质层144和142图案化来形成局部互连金属体130，从而暴露栅极108的一部分。此外，根据本实施方式，并且如从图1可以清楚的，使用将层间电介质层142处理成蚀刻停止表面的方法，通过将局部层间电介质层144适当地图案化，可以由相同的局部互连金属同时地形成局部互连金属体120以及MOM电容器121的局部互连金属板122和124。
下部局部互连金属体110位于栅极108附近的源/漏区105b上方并且与其进行电接触，而局部互连金属体120在下部局部互连金属体110上方形成，并且与其进行电接触，同时形成局部互连金属体130，从而与栅极108进行电接触。应当理解的是，源/漏区105a和105b以及栅极108是在FET区103中制造的晶体管的一部分，使得源/漏区105a和105b用作晶体管源/漏区。因此，根据图1中所示的实施方式，下部局部互连金属体110和局部互连金属体120被配置成为包括源/漏区105a和105b以及栅极108的晶体管提供源/漏极连接，同时使用局部互连金属体130来用作该器件的栅极连接。此外，应当指出的是，可以进一步使用分别用于形成下部局部互连金属体110和局部互连体120的局部互连金属来将源/漏区105b连接到在半导体管芯101中形成的其他器件的源/漏区上。以类似方式，可以进一步使用用于形成局部互连金属体130的局部互连金属来将栅极108连接到在半导体管芯101中形成的其他器件的栅极上。
如本领域已知的，通过蚀刻局部层间电介质层145、146、以及148中的通孔152以及用钨或其他金属或金属堆叠来填充通孔152，可以在局部层间电介质层145、146、以及148中形成用于将栅极108、源/漏区105b、以及MOM电容器121连接到第一金属化区段160上的垂直接触。此外，第一金属化区段160可以包括例如金属（例如铝或铜），并且以本领域已知的方式，通过将器件层102和局部层间电介质层140、142、144、145、146、以及148之上的第一金属化层沉淀和图案化，可以形成第一金属化区段160。
结合本申请的图2A、图2B、图3A、图3B、图4A、图4B、图5A、以及图5B将进一步说明与本实用新型的不同实施方式相关的优点。首先参考图2A和图2B，图2A显示根据本实用新型的一个实施方式，沿着图1中的透视线2A-2A，相应于包括具有局部互连金属板222a、224a、222b、以及224b的MOM电容器221的半导体管芯的一部分的结构200的俯视图。此外，图2B显示沿着图2A中的透视线2B-2B的结构200的截面视图。图2B还显示相应于图2A中所示的俯视图以及相应于图1中的透视线2A-2A的透视线2A-2A。
应当指出的是，在图2A和2B中由结构200表示的图1中的半导体管芯101的部分相应于图1中的MOM电容器区103，并且描绘了比结构100所显示的更多的MOM电容器区103。因此，应当理解的是，图2A和图2B中的MOM电容器221的局部互连金属板222a和224a分别相应于图1中的MOM电容器121的局部互连金属板122和124，而图2A和图2B中的局部互连金属板222b和224b位于图1中MOM电容器区103的一部分中，它在图1中不可见。
除了MOM电容器221的局部互连金属板222a、224a、222b、以及2224b之外，图2A显示局部层间电介质244的顶部表面、基本上在它们与局部互连金属板222a和222b的对应的接触点处通孔252的横截面、以及基本上在它们与局部互连金属板224a和224b的对应的接触点处通孔254的横截面。局部层间电解质244和通孔252分别相应于图1中的局部层间电介质层144以及与局部互连金属板122接触的通孔152。应当指出的是，图2A中所示的与局部互连金属板224a和224b接触的通孔254相应于图1的结构100中存在的特征，但是从图1的透视图中不可见，并且在图2B中也不可见。除了图2A中所示的特征之外，图2B显示分别相应于图1中结构100的器件层102、隔离区106、局部层间电介质层140、142、145、146、以及148、第一金属化区段160、以及电介质体170的结构200的器件层202、隔离区206、局部层间电介质240、242、245、246、以及248、第一金属化区段260、以及电介质体270。
如图2A中所示，MOM电容器221包括第一多个电容器极板，例如在本实施方式中标记为MOM电容器221的高端板的局部互连金属板222a和222b。此外，MOM电容器221包括第二多个电容器极板，例如，在本实施方式中标记为MOM电容器221的低端板的局部互连金属板224a和224b。如从图2A和图2B中可见，局部互连金属板222a、224a、222b、以及224b共享平行于形成第一金属化区段260的第一金属化层的平面并且位于其下方的平面。也就是说，从图2B显示的透视图可见，共享第一金属化区段260的平面和共享局部互连金属板222a、224a、222b、以及224b并且位于共享第一金属化区段260的平面下方的平行平面基本上位于垂直于图2A和图2B占据的页面。此外，应当指出的是，根据图2A和图2B所示的实施方式，形成局部互连金属板222a、224a、222b、以及224b从而位于也如图1中所示的在器件层202中形成的隔离区206之上。
如图2A和图2B中进一步显示的，局部层间电介质244布置在由局部互连金属板222a和222b表示的第一多个电容器极板与由局部互连金属板224a和224b表示的第二多个电容器极板之间。因此，局部层间电介质244用作MOM电容器221的电容器电介质。在一个实施方式中，例如，如上讨论的，局部层间电介质244可以包括SiO2，在这种情况下与MOM电容器221中使用的电容器电介质相关的介电常数可以基本上等于约3.9。
如前面指出的，局部互连金属板222a、224a、222b、以及224b是由用于在器件层202中形成的器件两者或更多者之间形成短距离连接以及用于有助于这些器件垂直连接以覆盖第一金属化区段260的局部互连金属形成的，并且可以包括铜或难熔金属（例如钨）。在一个实施方式中，例如，用于形成图1中下部局部互连金属体110、局部互连金属体120、以及局部互连金属体130的局部互连金属可以在特定工艺结（technology node）的情况下起到特定的作用。例如，在20.0纳米（20nm）结的情况下，用于形成下部局部互连金属体110和局部互连金属体120的局部互连的一种或多种金属典型地可以用于中段工艺（MEOL）过程中，用来为在器件层102中形成的器件提供源/漏极连接。然而，根据本实用新型的实施方式，至少一个局部互连金属，例如，用于形成局部互连金属体120的局部互连金属，可以另外有利地用于制造MOM电容器221的局部互连金属板222a、224a、222b、以及224b。
MOM电容器221位于第一金属化区段260（例如，由在BEOL加工期间制造的结构200的第一布线金属化层形成的区段）与器件层202之间。因此，MOM电容器221的高端电极和低端电极两者都是由在MEOL加工期间在第一金属化区段260下方使用的局部互连金属形成的。此外，使用局部层间电介质（例如局部层间电介质244）作为MOM电容器221的电容器电介质，使得用于形成MOM电容器221的方法与用于高级加工技术（例如像20nm以及更小的互补型金属氧化物半导体（CMOS）加工技术）的标准MEOL制造加工步骤相容。
如前面说明的，根据本实施方式，MOM电容器221位于隔离区206之上。此外，通过在MOM电容器221与器件层202之间提供局部层间电介质240和242，图2B中显示的实施方式实现了另外的隔离以及防噪。此外，通过使用具有约3.9或更大（如果局部层间电介质244包括例如Si3N4）介电常数的局部层间电介质，与在BEOL加工期间以及使用典型地在这些区域中形成的低κ电介质材料作为MOM电容器电介质，通过在半导体管芯中布线金属化层之间形成的常规MOM电容器可以实现的相比较，MOM电容器221可以实现更大的电容密度。
现在参考图3A和图3B，图3A显示根据本实用新型的另一个实施方式，相应于包括具有局部互连金属板322a、324a、322b、以及324b的MOM电容器的半导体管芯的一部分的结构300的俯视图，而图3B显示沿着图3A中的透视线3B-3B，结构300的截面视图。图3B还显示相应于图3A中所示的俯视图的透视线3A-3A。
除了局部互连金属板322a、324a、322b、以及324b之外，图3A显示局部层间电介质344的顶部表面、基本上在它们与局部互连金属板322a和322b的对应的接触点处通孔352的横截面，以及基本上在它们与局部互连金属板324a和324b的对应的接触点处通孔354的横截面，以及互连局部互连金属板322a和322b的电容器导板（runner）332，以及互连局部互连金属板324a和324b的电容器导板334。局部互连金属板322a、324a、322b、以及324b、局部层间电介质344、通孔352、以及通孔354分别相应于图2A和图2B中的局部互连金属板222a、224a、222b、以及224b、局部层间电介质244、通孔252、以及通孔254。此外，应当指出的是，图3B中显示的结构300的器件层302、隔离区306、局部层间电介质340、342、345、346、以及348、第一金属化区段360、以及电介质体370分别相应于图2B中的器件层202、隔离区206、局部层间电介质240、242、245、246、以及248、第一金属化区段260、以及电介质体270，并且可以共享如前面详细说明的，在前面归因于这些特征的特征。
如图3A中所示，以交错的方式布置局部互连金属板322a、324a、322b、324b。此外，图3A显示局部互连金属板322a和322b通过电容器导板332互连从而形成MOM电容器高端，而局部互连金属板324a和324b通过电容器导板334互连从而形成MOM电容器低端。如图3A进一步显示的，电容器导板332和334还共享由局部互连金属板322a、324a、322b、324b共享的平面。然而，形成电容器导板332和334，从而位于基本上垂直于该平面中的局部互连金属板322a、324a、322b、324b。
根据图3A和图3B中所示的实施方式，电容器导板332和334是由局部互连金属形成的。例如，根据本实施方式，图1与图3A和图3B的比较显示，电容器导板332和334是由用于形成图1中的局部互连金属体130的相同局部互连金属形成的。如前面讨论的，用于形成局部互连金属体130的局部互连金属可以在特定的技术结的情况下起到特定作用。再次使用20nm结作为举例，用于形成局部互连金属体130的局部互连金属典型地可以用于MEOL过程中作为在器件层102中形成的器件的栅极连接。然而，根据本实用新型的实施方式，局部互连金属，例如用于形成局部互连金属体120的局部互连金属，可以有利地用于制造MOM电容器的局部互连金属板322a、324a、322b、以及324b，而另一种局部互连金属，例如用于形成局部互连金属体130的局部互连金属，可以进一步有利地用于制造用于对应地互连局部互连金属板322a和322b、以及324a和324b的电容器导板332和334。此外，如在图1、图2A、以及图2B中所示的实施方式的情况，用于形成图3A和图3B的实施方式的方法与用于高级加工技术的标准制造方法相容。
参考图4A和图4B，图4A显示根据本实用新型的另一个实施方式，相应于包括具有局部互连金属板426a、428a、426b、以及428b的MOM电容器的半导体管芯的一部分的结构400的俯视图，而图4B显示沿着图4A中的透视线4B-4B，结构400的截面视图。图4B还显示相应于图4A中所示的俯视图的透视线4A-4A。
除了局部互连金属板426a、428a、426b、以及428b之外，图4A显示局部层间电介质层444的顶部表面、基本上在它们与局部互连金属板426a和426b（高端板的第一多个电容器极板）的对应的接触点处通孔452的横截面、以及基本上在它们与局部互连金属板428a和428b（低端板的第二多个电容器极板）的对应的接触点处通孔454的横截面。局部层间电介质444、通孔452、以及通孔454分别相应于图2A和图2B中的局部层间电介质244、通孔252、以及通孔254。此外，应当指出的是，图4B中显示的结构400的器件层402、隔离区406、局部层间电介质440、442、445、446、以及448、第一金属化区段460、以及电介质体470分别相应于图2B中的器件层202、隔离区206、局部层间电介质240、242、245、246、以及248、第一金属化区段260、以及电介质体270，并且可以共享如上所述的，在前面归因于这些特征的特征。
类似于图2A和图2B中的局部互连金属板222a、224a、222b、以及224b，图4A和图4B中的局部互连金属板426a、428a、426b、以及428b共享平行于由其形成第一金属化区段460的第一金属化层的平面并且位于其下方的共同平面。然而另外地，并且如图4B中所示，局部互连金属板426a、428a、426b、以及428b是由包括对应地在相应的下部局部互连金属体412a、414a、412b、以及414b上形成的局部互连金属体422a、424a、422b、以及424b的局部互连金属堆叠形成的。图1与图4A和图4B的比较显示，根据本实施方式，图4B中的下部局部互连金属体412a、414a、412b、以及414b是由用于形成图1中下部局部互连金属体110的相同下部局部互连金属形成的，而图4B中的局部互连金属体422a、424a、422b、以及424b是由用于形成图1中局部互连金属体120的相同局部互连金属形成的。因此，图4A和图4B中体现的MOM电容器的局部互连金属板426a、428a、426b、以及428b可以由典型地用于MEOL过程的局部互连金属堆叠形成，从而为在器件层402中形成的器件提供源/漏极连接。因此，如在图1、图2A、图2B、图3A、以及图3B中所示的实施方式的情况，用于形成图4A和图4B所示的实施方式的方法与标准CMOS制造工艺流程相容。
根据图4A和图4B的实施方式，以及如图4B进一步显示的，通过局部层间电介质440、442、以及444的组合提供了在局部互连金属板526a与528a之间以及在局部互连金属板526b与528b之间用作电容器电介质的电介质。因此，例如在局部层间电介质440、442、以及444包括交替的SiO2层和Si3N4层的实施方式中，MOM电容器电介质可以包括SiO2和Si3N4的组合，并且因此可以具有大于约3.9并且小于约7.0的介电常数。此外，在一个实施方式中，作为本实用新型的一部分使用的MOM电容器电介质可以具有大于或等于约3.9并且小于约5.0的介电常数。
继续参考图5A和图5B，图5A显示根据本实用新型的另一个实施方式，相应于包括具有局部互连金属板526a、528a、526b、以及528b的MOM电容器的半导体管芯的一部分的结构500的俯视图，而图5B显示沿着图5A中的透视线5B-5B，结构500的截面视图。图5B还显示相应于图5A中显示的俯视图的透视线5A-5A。
除了局部互连金属板526a、528a、526b、以及528b之外，图5A显示局部层间电介质层544的顶部表面、基本上在它们与局部互连金属板526a和526b的相应的接触点处通孔552的横截面、以及基本上在它们与局部互连金属板528a和528b的相应的接触点处通孔554的横截面、以及互连局部互连金属板526a与526b的电容器导板532、以及互连局部互连金属板528a和528b的电容器导板534。
如图5B中所示，局部互连金属板526a和526b是由包括对应地在相应的下部局部互连金属体512a和512b上形成的局部互连金属体522a和522b的局部互连金属堆叠形成的。应当指出的是，虽然根据本实施方式局部互连金属板528a和528b在图5B的横截面中不可见，局部互连金属板528a和528b是与局部互连金属板526a和526b类似地形成的，并且包括在下部局部互连金属体上形成的局部互连金属体。换言之，局部互连金属板526a、528a、526b、以及528b分别相应于图4B中的局部互连金属板426a、428a、426b、以及428b。
局部层间电介质544、通孔552、以及通孔554分别相应于图4A和图4B中的局部层间电介质444、通孔452、以及通孔454。此外，应当指出的是，图5B中结构500的器件层502、隔离区506、局部层间电介质540、542、545、546、以及548、第一金属化区段560、以及电介质体570分别相应于图4B中的器件层402、隔离区406、局部层间电介质440、442、445、446、以及448、第一金属化区段460、以及电介质体470，并且可以共享如前所述的，在前面归因于这些特征的特征。
如图5A中所示，以交错方式布置局部互连金属板526a、528a、526b、528b。此外，图5A显示局部互连金属板526a和526b通过电容器导板532互连从而形成MOM电容器高端，而局部互连金属板528a和528b通过电容器导板534互连从而形成MOM电容器低端。电容器导板532和534分别相应于图3A和图3B中的电容器导板332和334，并且类似于电容器导板332和334，也是由局部互连金属形成的。
因此，如前面所述，本实用新型提供使用一种或多种局部互连金属（例如像铜或难熔金属例如钨）来形成电容器极板，以及使用局部层间电介质（例如Si3N4和/或SiO2）作为MOM电容器电介质的MOM电容器。其结果是，可以在MEOL加工期间有利地使用建立的CMOS工艺流程来形成具有局部互连金属板的本实用新型MOM电容器的实施方式，而不需要大量额外的加工步骤。此外，与通过在BEOL加工期间在布线金属化层之间制造的常规MOM电容器实现的相比较，本实用新型的实施方式提供具有增加的电容密度的MOM电容器。
从上面本实用新型的说明中可以表明的是，可以使用多种技术来实现本实用新型的概念，而不偏离本实用新型的范围。此外，虽然关于具体的某些实施方式已经对本实用新型进行了说明，本领域普通技术人员应当理解的是，可以在形式和细节方面做出改变，而不偏离本实用新型的精神和范围。因此，所说明的实施方式应当在所有方面认为是示例性的而非限制性的。还应当理解的是，本实用新型并不限于在此说明的具体实施方式，而是能够做出许多重排、变更、以及取代，而不偏离本实用新型的范围。
Claims (9)
1.一种半导体管芯中的金属-氧化物-金属MOM电容器，其特征在于所述MOM电容器包括：
共享平行于所述半导体管芯的第一金属化层的平面并且位于其下方的平面的第一多个电容器极板以及第二多个电容器极板；
在所述第一多个电容器极板与所述第二多个电容器极板之间的局部层间电介质；
所述第一和第二多个电容器极板由用于连接位于所述第一金属化层下方的器件层中形成的器件的局部互连金属构成。
2.根据权利要求1所述的MOM电容器，其特征在于进一步包括用于互连所述第一多个电容器极板的第一电容器导板，以及用于互连所述第二多个电容器极板的第二电容器导板，所述第一和第二电容器导板包括用于在所述器件层中形成的所述器件之间提供连接的另一种局部互连金属。
3.根据权利要求1所述的MOM电容器，其特征在于所述第一多个电容器极板进一步包括下部局部互连金属，并且所述第二多个电容器极板进一步包括所述下部局部互连金属。
4.根据权利要求3所述的MOM电容器，其特征在于进一步包括用于互连所述第一多个电容器极板的第一电容器导板，以及用于互连所述第二多个电容器极板的第二电容器导板，所述第一和第二电容器导板包括用于在所述器件层中形成的所述器件之间提供连接的另一种局部互连金属。
5.根据权利要求1所述的MOM电容器，其特征在于所述局部互连金属是难熔金属钨。
6.根据权利要求1所述的MOM电容器，其特征在于所述局部互连金属是铜。
7.根据权利要求1所述的MOM电容器，其特征在于所述局部层间电介质是二氧化硅。
8.根据权利要求1所述的MOM电容器，其特征在于所述局部层间电介质是氮化硅。
9.根据权利要求1所述的MOM电容器，其特征在于所述第一和第二多个电容器极板位于所述器件层中形成的隔离区之上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/270,452 | 2011-10-11 | ||
| US13/270,452 US8890288B2 (en) | 2011-10-11 | 2011-10-11 | MOM capacitor having local interconnect metal plates and related method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203192792U true CN203192792U (zh) | 2013-09-11 |
Family
ID=47071049
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012204912671U Expired - Fee Related CN203192792U (zh) | 2011-10-11 | 2012-09-24 | 具有局部互连金属板的mom电容器 |
| CN2012103598501A Pending CN103117268A (zh) | 2011-10-11 | 2012-09-24 | 具有局部互连金属板的 mom 电容器以及相关方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012103598501A Pending CN103117268A (zh) | 2011-10-11 | 2012-09-24 | 具有局部互连金属板的 mom 电容器以及相关方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8890288B2 (zh) |
| EP (1) | EP2581935A3 (zh) |
| CN (2) | CN203192792U (zh) |
| TW (1) | TWI487122B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117268A (zh) * | 2011-10-11 | 2013-05-22 | 美国博通公司 | 具有局部互连金属板的 mom 电容器以及相关方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9401357B2 (en) | 2014-02-28 | 2016-07-26 | Qualcomm Incorporated | Directional FinFET capacitor structures |
| US9620454B2 (en) * | 2014-09-12 | 2017-04-11 | Qualcomm Incorporated | Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods |
| US10031989B2 (en) | 2014-11-18 | 2018-07-24 | Globalfoundries Inc. | Integrated circuit performance modeling using a connectivity-based condensed resistance model for a conductive structure in an integrated circuit |
| US10692808B2 (en) | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
| US20230253400A1 (en) * | 2022-02-07 | 2023-08-10 | Qualcomm Incorporated | High density linear capacitor in semiconductor technologies |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223269A (ja) * | 2000-02-10 | 2001-08-17 | Nec Corp | 半導体装置およびその製造方法 |
| US6383858B1 (en) * | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
| US6819542B2 (en) | 2003-03-04 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitor structure for an integrated circuit |
| KR100688499B1 (ko) * | 2004-08-26 | 2007-03-02 | 삼성전자주식회사 | 결정화 방지막을 갖는 유전막을 포함하는 ｍｉｍ 캐패시터및 그 제조방법 |
| KR100703974B1 (ko) * | 2005-08-11 | 2007-04-06 | 삼성전자주식회사 | Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법 |
| US7514740B2 (en) * | 2006-07-10 | 2009-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible storage device |
| US8243510B2 (en) * | 2006-08-30 | 2012-08-14 | Broadcom Corporation | Non-volatile memory cell with metal capacitor |
| US8022458B2 (en) * | 2007-10-08 | 2011-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitors integrated with metal gate formation |
| US8569807B2 (en) * | 2009-09-01 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside illuminated image sensor having capacitor on pixel region |
| WO2011155250A1 (ja) * | 2010-06-07 | 2011-12-15 | シャープ株式会社 | 結晶性半導体膜の製造方法、半導体装置、および表示装置 |
| US8890288B2 (en) * | 2011-10-11 | 2014-11-18 | Broadcom Corporation | MOM capacitor having local interconnect metal plates and related method |
-
2011
- 2011-10-11 US US13/270,452 patent/US8890288B2/en active Active
-
2012
- 2012-09-17 TW TW101133995A patent/TWI487122B/zh not_active IP Right Cessation
- 2012-09-24 CN CN2012204912671U patent/CN203192792U/zh not_active Expired - Fee Related
- 2012-09-24 CN CN2012103598501A patent/CN103117268A/zh active Pending
- 2012-09-25 EP EP12006690.7A patent/EP2581935A3/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117268A (zh) * | 2011-10-11 | 2013-05-22 | 美国博通公司 | 具有局部互连金属板的 mom 电容器以及相关方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2581935A3 (en) | 2013-10-02 |
| TW201324791A (zh) | 2013-06-16 |
| US20130087886A1 (en) | 2013-04-11 |
| EP2581935A2 (en) | 2013-04-17 |
| CN103117268A (zh) | 2013-05-22 |
| US8890288B2 (en) | 2014-11-18 |
| TWI487122B (zh) | 2015-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203192792U (zh) | 具有局部互连金属板的mom电容器 | |
| US9786733B2 (en) | Moisture barrier capacitors in semiconductor components | |
| US6294834B1 (en) | Structure of combined passive elements and logic circuit on a silicon on insulator wafer | |
| US7915134B2 (en) | Method of integration of a MIM capacitor with a lower plate of metal gate material formed on an STI region or a silicide region formed in or on the surface of a doped well with a high K dielectric material | |
| US8058185B2 (en) | Method of fabricating semiconductor integrated circuit device | |
| US20100164062A1 (en) | Method of manufacturing through-silicon-via and through-silicon-via structure | |
| US8253217B2 (en) | Seal ring structure in semiconductor devices | |
| US9875928B2 (en) | Metal interconnect structure and method for fabricating the same | |
| CN110364507B (zh) | 半导体元件 | |
| JP2003152085A (ja) | 半導体装置及びその製造方法 | |
| US8395239B2 (en) | Grounded seal ring structure in semiconductor devices | |
| KR20030026836A (ko) | 반도체 장치 | |
| US20020192886A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN116314024A (zh) | 集成电路装置及其制造方法 | |
| TWI689042B (zh) | 半導體結構及其製作方法 | |
| JPH09312331A (ja) | 半導体装置及びその製造方法 | |
| CN102569086B (zh) | 半导体器件及其形成方法 | |
| TWI817877B (zh) | 半導體結構 | |
| TWI820467B (zh) | 積體晶片、金屬-絕緣體-金屬裝置及其形成方法 | |
| US11791203B2 (en) | Semiconductor device including metal interconnections having sidewall spacers thereon, and method for fabricating the same | |
| KR101025918B1 (ko) | 반도체 소자의 금속 배선 구조 및 그 제조 방법 | |
| US10978387B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN118116917A (zh) | 一种决定无线射频元件的天线规则的方法 | |
| TW202343728A (zh) | 具有複合瓶狀矽穿孔的半導體元件結構及其製備方法 | |
| CN117316922A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130911 Termination date: 20170924 |