TWI811459B - 層積體、半導體裝置及層積體之製造方法 - Google Patents

層積體、半導體裝置及層積體之製造方法 Download PDF

Info

Publication number
TWI811459B
TWI811459B TW108134846A TW108134846A TWI811459B TW I811459 B TWI811459 B TW I811459B TW 108134846 A TW108134846 A TW 108134846A TW 108134846 A TW108134846 A TW 108134846A TW I811459 B TWI811459 B TW I811459B
Authority
TW
Taiwan
Prior art keywords
laminated body
intermediate layer
layer
metal oxide
crystal
Prior art date
Application number
TW108134846A
Other languages
English (en)
Other versions
TW202029285A (zh
Inventor
橋上洋
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW202029285A publication Critical patent/TW202029285A/zh
Application granted granted Critical
Publication of TWI811459B publication Critical patent/TWI811459B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Capacitors (AREA)
  • Pressure Sensors (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明係一種層積體，係具有結晶基板，和混入存在形成於該結晶基板之主表面上，將第1金屬氧化物作為主成分，剛玉構造所成之結晶相的結晶範圍，與非晶質相之非晶質範圍之中間層，和形成於該中間層上，將第2金屬氧化物作為主成分，剛玉構造之結晶層的層積體。經由此，加以提供：充分抑制結晶缺陷之具有高品質之剛玉構造的結晶之層積體。

Description

層積體、半導體裝置及層積體之製造方法
本發明係有關具有剛玉構造之結晶層的層積體，和使用此之半導體裝置及具有剛玉構造之結晶層的層積體之製造方法。
作為可實現高耐壓，低損失及高耐熱之新世代的開關元件，使用能帶大之氧化鎵(α-Ga2 O3 )之半導體裝置則受到注目，而期待對於反相器等之電力用半導體裝置，或受發光元件之應用。 加以開發採用經霧化之霧狀的原料，結晶成長於基板上之霧化化學氣相沉積法(Mist Chemical Vapor Deposition：Mist CVD，以下、亦稱為「霧化CVD法」)，成為可進行具有剛玉構造之氧化鎵(α-Ga2 O3 )之製作(專利文獻1)。在此方法中，將乙醯丙酮鎵等之鎵化合物溶解於鹽酸等的酸而作為前驅物，經由霧化此前驅物而生成原料微粒子，再將此原料微粒子與載氣混合之混合氣供給至藍寶石等剛玉構造之基板表面，使原料霧化反應，使單一配向之氧化鎵薄膜磊晶成長於基板上。
在如此之異質磊晶成長特別成為問題情況係基板材料與薄膜材料之晶格失配，或者因基板品質引起之結晶缺陷。作為抑制此等之結晶缺陷的方法，知道有ELO (Epitaxial Lateral Overgrowth)。在此手法中，例如，形成使用非晶質薄膜之光罩於基板表面，進行自部分地使其露出之基板表面的選擇性之磊晶成長與光罩上的橫方向成長。經由此，作為由光罩停止轉位，或者經由結晶之方位而彎曲轉位，加以降低磊晶膜中之缺陷。對於專利文獻2係揭示：作為光罩而使用SiO2 ，形成α-Ga2 O3 薄膜的例。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本專利第5793732號 [專利文獻2] 日本特開2016-100592號公報
[發明欲解決之課題]
經由揭示於上述專利文獻1之霧化CVD法係無法得到充分抑制結晶缺陷之高品質之剛玉構造的結晶者。 另一方面，作為在記載於上述專利文獻2之ELO法所使用之選擇成長用光罩，係使用與磊晶膜組成不同之非晶質膜之故，通常，以與形成所期望之磊晶膜之裝置另外的製膜裝置而加以形成。另外，光罩的圖案化係一般以光微影法加以進行。隨之，為了得到抑制結晶缺陷的高品質之結晶薄膜，而採用經由以往之ELO法之磊晶成長的情況，工程則為煩雜之故，而有處理量之增加或生產成本變高之問題。
本發明係為了解決上述問題而作為之構成，其目的為提供：具有充分抑制結晶缺陷之高品質之剛玉構造的結晶之層積體者，及可以低成本而得到抑制結晶缺陷之高品質之結晶薄膜之結晶的製造方法者。 [為了解決課題之手段]
本發明係為了達成上述目的所作為之構成，而提供：具有結晶基板和混入存在有形成於該結晶基板之主表面上，將第1金屬氧化物作為主成分，剛玉構造所成之結晶相的結晶範圍，和非晶質相之非晶質範圍之中間層，和形成於該中間層上，將第2金屬氧化物作為主成分，剛玉構造之結晶層的層積體。
如為如此之層積體，在中間層之非晶質範圍而停止來自基板之轉位缺陷之伸長之故，而成為具有低缺陷，高品質之剛玉構造的結晶層之構成。
此時，前述結晶範圍係可作為自前述結晶基板的結晶面之磊晶成長層之層積體者。
經由此，中間層之結晶範圍則成為晶種之故，而成為具有依照結晶基板之結晶方位的高品質之結晶層的構成。
此時，在前述中間層，垂直於前述結晶基板之前述主表面的任意之剖面中，可作為含於前述中間層之前述結晶範圍之比例為1%以上之層積體者。
經由此，中間層係成為更有效降低自結晶基板伸長之轉位缺陷之構成之故，而成為具有更高品質之結晶層者。
此時，在前述中間層，垂直於前述結晶基板之前述主表面的任意之剖面中，可作為含於前述中間層之前述結晶範圍之比例為4%以上25%以下之層積體者。
經由此，成為具有又更高品質之結晶層者。
此時，可作為前述中間層之膜厚為1nm以上之層積體者。
經由此，中間層係成為可更有效阻止自結晶基板伸長之轉位缺陷之構成之故，而成為具有更高品質之結晶層者。
此時，可作為前述中間層之膜厚為10nm以上之層積體者。
經由此，成為具有又更高品質之結晶層者。
此時，前述第1金屬氧化物則可作為將含有鋁，鈦，釩，鉻，鐵，鎵，銠，銦，銥之任一的氧化物作為主成分之層積體者。 另外，前述第2金屬氧化物則可作為將含有鋁，鈦，釩，鉻，鐵，鎵，銠，銦，銥之任一的氧化物作為主成分之層積體者。
經由此，成為具有對於電性特性優越，根據半導體裝置而適合之結晶層的層積體。
此時，可作為前述中間層更含有矽之層積體者。
經由此，成為更安定形成可形成良質之結晶層的中間層者。
此時，可作為含於前述中間層之前述矽的濃度係0.5at%以上、更理想為、1at%以上10at%以下之層積體者。
經由此，成為可更安定形成混入存在有結晶範圍與非晶質範圍之中間層者。
可作為於前述結晶基板與前述中間層之間，更具備應力緩和層之層積體者。
經由此，在中間層之結晶範圍的結晶性成為更提升之構成，而結晶層之結晶性成為更提升之構成。
此時，在至少包含半導體層與電極之半導體裝置，作為前述半導體層，可作為具備前述層積體之至少一部分的構成者。
經由此，成為更高性能之半導體裝置。
此時，可提供：包含形成混合有霧化之第1金屬氧化物前驅物與載氣與矽之第1混合氣的步驟，和將前述第1混合氣供給至經加熱之結晶基板上，形成混入存在有將第1金屬氧化物作為主成分，由剛玉構造所成之結晶相的結晶範圍，與非晶質相之非晶質範圍之中間層的步驟，和形成混合有霧化之第2金屬氧化物前驅物與載氣的第2混合氣的步驟，和將前述第2混合氣供給至經加熱之前述結晶基板上，形成將第2金屬氧化物作為主成分，剛玉構造之結晶層於前述中間層上的步驟之層積體之製造方法者。
如根據如此之層積體之製造方法，無須特殊之光罩而可以低成本，容易地形成高品質之剛玉構造之結晶層者。
此時，在形成前述第1混合氣的步驟中，可作為在運送前述霧化之第1金屬氧化物前驅物與前述載氣於前述結晶基板上之途中，進行前述矽的添加之層積體的製造方法。
經由此，可簡便地形成混入存在有結晶範圍與非晶質範圍之中間層者。
此時，前述矽的添加係可作為經由將前述霧化之第1金屬氧化物前驅物與前述載氣通過聚矽氧樹脂製的管而運送而加以進行之層積體的製造方法者。
經由此，可更容易地形成混入存在有結晶範圍與非晶質範圍之中間層者。
此時，在形成前述中間層之步驟中，可作為使前述第1混合氣之供給量變化的層積體之製造方法者。
經由此，可容易地進行中間層中之結晶範圍比例或中間層之厚度的控制者。 [發明效果]
如以上，如根據本發明，可提供：具有抑制結晶缺陷之高品質的剛玉構造之結晶層的層積體。另外，如根據本發明，可容易，且以低成本生產具有高品質之剛玉構造的結晶層之層積體。
以下，詳細說明本發明，但本發明係並非限定於此等者。
如上述，要求充分地抑制結晶缺陷之高品質之剛玉構造的結晶。
本發明者們係對於上述課題重複銳意檢討之結果，經由具有：結晶基板與混入存在有形成於該結晶基板之主表面上，將第1金屬氧化物作為主成分，由剛玉構造所成之結晶相的結晶範圍，與非晶質相之非晶質範圍之中間層，和形成該中間層上，將第2金屬氧化物作為主成分，剛玉構造之結晶層之層積體之時，發現成為具有低缺陷，高品質之剛玉構造之結晶層之構成者，完成本發明。
另外，如上述，要求可以低成本而得到具有抑制結晶缺陷之高品質之剛玉構造的結晶之層積體之層積體的製造方法。
本發明者們係對於上述課題重複銳意檢討之結果，經由包含以下步驟之層積體之製造方法，該步驟為：形成混合有霧化之第1金屬氧化物前驅物與載氣與矽之第1混合氣的步驟；和將前述第1混合氣供給至經加熱之結晶基板上，形成混入存在有將第1金屬氧化物作為主成分，由剛玉構造所成之結晶相的結晶範圍，與非晶質相之非晶質範圍之中間層的步驟；和形成混合有霧化之第2金屬氧化物前驅物與載氣的第2混合氣的步驟；和將前述第2混合氣供給至經加熱之前述結晶基板上，形成將第2金屬氧化物作為主成分，剛玉構造之結晶層於前述中間層上的步驟；發現可以低成本而得到抑制結晶缺陷之高品質之結晶薄膜的構成者，完成本發明。
以下，參照圖面加以說明。
於圖1顯示有關本發明之層積體100。層積體100係具有：結晶基板101；和混入存在形成於結晶基板101之主表面上，將第1金屬氧化物作為主成分，由剛玉構造所成之結晶相的結晶範圍102a，與非晶質相之非晶質範圍102b之中間層102；和形成於中間層102上，將第2金屬氧化物作為主成分，剛玉構造之結晶層103。結晶範圍102a係以柱狀隨機地加以複數形成，而非晶質範圍102b係呈埋入結晶範圍102a之間地加以形成。另外，結晶層103係經由自結晶範圍102a之磊晶成長而加以形成。
結晶基板101係如為作為主成分而含有結晶物的基板，未特別加以限定，而為公知的基板即可。亦可為絕緣體基板，導電性基板，半導體基板之任一。另外，亦可為單結晶基板，或多結晶基板。從品質及成本的面，例如，使用藍寶石基板者為佳。
作為藍寶石基板係例如，可使用c面藍寶石基板，m面藍寶石基板，a面藍寶石基板等。另外，前述藍寶石基板係具有偏角亦可。前述偏角係未特別加以限定，但理想為0°~15°。然而，前述結晶基板的厚度係未特別加以限定，但從處理或成本的面，200~800μm程度為佳。
在此，構成第1金屬氧化物與第2金屬氧化物的金屬元素係亦可為相同或不同。另外，在「將第1金屬氧化物作為主成分」之表現中，意味除了第1金屬氧化物之外，亦可含有摻雜劑或不可避之不純物等，而例如，係指大約含有50%以上第1金屬氧化物者。對於第2金屬氧化物亦為同樣。
對於圖1係顯示直接形成中間層102於結晶基板101上的例，但中間層係藉由形成於結晶基板上之其他的層而加以形成亦可。特別是在結晶基板與結晶範圍之晶格不匹配則成為問題之情況等中，可於結晶基板101與中間層102之間設置應力緩和層者。 於圖2，顯示設置應力緩和層204之層積體200。層積體200係與圖1所示之層積體100同樣地，具有結晶基板201，和混入存在有結晶範圍202a與非晶質相之非晶質範圍202b之中間層202，和形成於中間層202上之結晶層203。另外，於結晶基板201與中間層202之間，設置應力緩和層204。經由此，更可提升在中間層202之結晶範圍202a的結晶性，其結果，可作為亦更提升結晶層203之結晶性的構成者。
應力緩和層204係例如，形成於緩和結晶基板201與結晶範圍202a之晶格不匹配情況等者為佳。此情況，使應力緩和層204之晶格常數，往應力緩和層204之成長方向，自接近或相同於結晶基板201之晶格常數之程度，連續或階段性地變化為接近或相同於結晶範圍202a之晶格常數程度的值者為佳。例如，形成包含α-Ga2 O3 之結晶範圍之中間層於Al2 O3 基板上之情況，以(Alx Ga1-x )2 O3 (0≦x≦1)而形成應力緩和層204，自結晶基板201側朝向中間層202側而縮小x值者為佳。
從此係對於共通於圖1所記載之層積體100，圖2所記載之層積體200之事項進行說明。 在中間層102，202之非晶質範圍102b，202b係特別有妨礙來自結晶基板之轉位缺陷等之伸展的效果。結晶範圍102a，202a係作為結晶層103，203之晶種而發揮機能。
在結晶層103，203之形成過程中，除了自結晶範圍102a，202a之磊晶成長之外，亦可產生自形成於中間層102，202之非晶質範圍102b，202b表面的核之結晶成長。自形成於非晶質範圍102b，202b表面的核之結晶成長係與自結晶範圍102a，202a之磊晶成長不同，具有隨機之結晶方位之故，對於為了形成更高品質之結晶層103，203係將非晶質範圍102b，202b與結晶範圍102a，202a之比率作為適當的範圍者為佳。為了此，係在垂直於結晶基板101，201之主表面的任意之剖面中，將含於中間層102，202之結晶範圍102a，202a的比例作為1%以上者為佳，而作為4%以上25%以下者為更佳。然而，在此之比例係將在剖面之各範圍的面積作為基準。 由將含於中間層102，202之結晶範圍102a，202a的比例作為如此之範圍者，可做為更高品質之結晶層103，203。
另外，中間層102，202之膜厚係1nm以上、更理想係作為10nm以上者為佳。由將中間層102，202之膜厚作為如此之範圍者，可將妨礙來自結晶基板之轉位缺陷等之伸展的效果作為更高者。
中間層102，202係如為取得剛玉構造之金屬氧化物，未特別加以限定，例如，可將含有鋁，鈦，釩，鉻，鐵，鎵，銠，銦，銥之任一的氧化物作為主成分者。更具體係Al2 O3 、Ti2 O3 、V2 O3 、Cr2 O3 、Fe2 O3 、Ga2 O3 、Rh2 O3 、In2 O3 、Ir2 O3 ，另外，將選自上述之金屬元素之2元素作成A、B之情況，可作為以(Ax B1-x )2 O3 (0＜x＜1)所表示之2元系之金屬氧化物，或者將選自上述之金屬元素之3元素作成A、B、C之情況，可作為以(Alx By C1-x-y )2 O3 (0＜x＜1、0＜y＜1)所表示之3元系之金屬氧化物者。
另外，中間層102，202係含有矽者為佳。由中間層102，202含有矽者，成為可更安定形成混入存在有結晶範圍102a，202a與非晶質範圍102b，202b之中間層102，202的構成。 此情況之矽濃度係0.5at%以上、更理想係可作為1at%以上10at%以下者。如作為0.5at%以上時，可更安定形成非晶質範圍102b，202b，另外，如作為10%以下時，可更安定形成結晶範圍102a，202a者。 然而，在中間層102，202中，了解到氧的比例則較形成中間層102，202之金屬氧化物的化學劑量為增加者。從此情況，添加於中間層102，202的矽係形成矽氧化物，呈混亂成為中間層之基底之結晶基板表面的結晶構造而產生作用，認為促進非晶質範圍之形成。
結晶層103，203係如為取得剛玉構造之金屬氧化物，未特別加以限定，例如，可將含有鋁，鈦，釩，鉻，鐵，鎵，銠，銦，銥之任一的氧化物作為主成分者。更具體係Al2 O3 、Ti2 O3 、V2 O3 、Cr2 O3 、Fe2 O3 、Ga2 O3 、Rh2 O3 、In2 O3 、Ir2 O3 ，另外，將選自上述之金屬元素之2元素作成A、B之情況，可作為以(Ax B1-x )2 O3 (0＜x＜1)所表示之2元系之金屬氧化物，或者將選自上述之金屬元素之3元素作成A、B、C之情況，可作為以(Alx By C1-x-y )2 O3 (0＜x＜1、0＜y＜1)所表示之3元系之金屬氧化物者。 更且，結晶層103，203係亦可為上述之金屬氧化物的單層構造，而亦可為組成或摻雜劑等之含有成分不同之複數的結晶膜之層積構造。
作為中間層102，202或結晶層103，203之金屬氧化物，由作為如上述之金屬氧化物者，成為根據半導體裝置而適合之結晶層或層積體。
另外，在本發明之層積體100，200中，各結晶基板101，201，中間層102，202，結晶層103，203係欲賦予導電性，以不純物加以摻雜亦可。作為此情況的不純物係例如，對於金屬氧化物至少含有鎵之情況，係矽，鍺，錫，鎂，銅之任一，或此等之組合可最佳地使用。經由摻雜所添加之不純物的濃度係因應作為目的之最終製品而可作適宜設定者。例如，可作為1×1016 cm-3 以上、8×1022 cm-3 以下者。另外，結晶層103，203係亦可作為添加不同之不純物濃度之複數層的結晶層之層積者。
有關本發明之層積體的結晶層係降低缺陷密度，對於電性特性優越，而工業上有用之構成。如此之層積體係可最佳地使用於半導體裝置等，特別是對於動力裝置為有用。另外，亦可將作為層積體的一部分所形成之結晶層以原來之狀態(層積體的狀態)而使用，而自前述結晶基板等，經由公知的方法而剝離等之後，適用於半導體裝置等亦可。
另外，半導體裝置係可分類成電極形成於半導體層之單面側之橫型的元件(橫型裝置)，和於半導體層之表背兩面側各具有電極之縱型的元件(縱型裝置)，有關本發明之層積體的至少一部分係均可最佳地使用於橫型裝置或縱型裝置者。特別是使用於縱型裝置者為佳。 作為前述半導體裝置係例如，可舉出：肖特基屏障二極體(SBD)，金屬半導體電場效果電晶體(MESFET)、高電子移動度電晶體(HEMT)，金屬氧化膜半導體電場效果電晶體(MOSFET)，接合電場效果電晶體(JFET)、絕緣閘極雙極性電晶體(IGBT)或發光元件二極體(LED)等。
使用圖面而說明將自有關本發明之層積體所得到之結晶層適用於n型半導體層(n+ 型半導體或n- 半導體層等)情況之最佳的例，但本發明係並非限定於此等的例者。 然而，在以下所例示之半導體裝置中，因應規格或目的，更包含其他的層(例如，絕緣體層或導體層)等亦可，另外，適宜追加，省略中間層或緩衝層(緩衝層)等亦可。
圖3係肖特基屏障二極體(SBD)之一例。SBD400係具備：施以相對低濃度之摻雜的n- 型半導體層401a，施以相對高濃度之摻雜的n+ 型半導體層401b，肖特基電極402及歐姆電極403。
肖特基電極402及歐姆電極403之材料係亦可為公知的電極材料，而作為前述電極材料係例如，可舉出：鋁，鉬，鈷，鋯，錫，鈮，鐵，鉻，鉭，鈦，金，鉑，釩，錳，鎳，銅，鉿，鎢，銥，鋅，銦，鈀，釹或銀等之金屬或此等之合金，氧化錫，氧化鋅，氧化錸，氧化銦，氧化銦錫(ITO)，氧化鋅銦(IZO)等之金屬氧化物導電膜，聚苯胺，聚噻吩或聚吡咯等之有機導電性化合物，或此等之混合物以及層積體等。
肖特基電極402及歐姆電極403之形成係例如，可經由真空蒸鍍法或濺鍍法等之公知的手段而進行者。更具體而言，例如，使用前述金屬之中2種類的第1金屬與第2金屬而形成肖特基電極之情況，使由第1金屬所成的層與第2金屬所成的層層積，對於第1金屬所成的層及第2金屬所成的層而言，可經由施以利用光微影之手法的圖案化而形成者。
對於施加逆向偏壓於SBD400之情況，空乏層(未圖示)則擴散於n- 型半導體層401a之中之故，而成為高耐壓之SBD。另外，對於施加順向偏壓之情況，從歐姆電極403流動電子至肖特基電極402。隨之，本發明之SBD係對於高耐壓･大電流用優越，而切換速度亦為快速，對於耐壓性･信賴性亦為優越。
圖4係高電子移動度電晶體(HEMT)之一例。HEMT500係具備：能帶寬的n型半導體層501、能帶窄的n型半導體層502、n+ 型半導體層503、半絕緣體層504、緩衝層505、閘極電極506、源極電極507及汲極電極508。
圖5係金屬氧化膜半導體電場效果電晶體(MOSFET)之一例。MOSFET600係具備：n- 型半導體層601、n+ 型半導體層602及603、閘極絕緣膜604、閘極電極605、源極電極606及汲極電極607。
圖6係絕緣閘極雙型極性電晶體(IGBT)之一例。IGBT700係具備：n型半導體層701、n- 型半導體層702、n+ 型半導體層703、p型半導體層704、閘極絕緣膜705、閘極電極706、射極電極707及集極電極708。
圖7係發光元件二極體(LED)之一例。LED800係具備：第1電極801、n型半導體層802、發光層803、p型半導體層804、透光性電極805、第2電極806。
作為透光性電極805之材料係可舉出：含有銦或鈦之氧化物的導電性材料等。更具體而言，例如，可舉出：In2 O3 、ZnO、SnO2 、Ga2 O3 、TiO2 、CeO2 或此等之2以上之混晶或摻雜於此等之構成等。經由以濺鍍等之公知的手段而設置此等之材料而可形成透光性電極805。另外，在形成透光性電極805之後，施以將透光性電極805之透明化作為目的之熱退火亦可。
作為第1電極801及第2電極806之材料係例如，可舉出：鋁，鉬，鈷，鋯，錫，鈮，鐵，鉻，鉭，鈦，金，鉑，釩，錳，鎳，銅，鉿，鎢，銥，鋅，銦，鈀，釹或Ag等之金屬或此等之合金，氧化錫，氧化鋅，氧化錸，氧化銦，氧化銦錫(ITO)，氧化鋅銦(IZO)等之金屬氧化物導電膜，聚苯胺，聚噻吩或聚吡咯等之有機導電性化合物，或此等之混合物等。電極的製膜法係未特別加以限定，而可依照自印刷方式，噴墨法，塗層方式等之濕式方式，真空蒸鍍法，濺鍍法，離子鍍覆法等之物理性方式，CVD、電漿CVD法等之化學性方式等之中考慮與前述材料的適性等而作適宜選擇之方法而形成者。
接著，對於有關記載於圖1之本發明的層積體之製造方法的一例，參照圖8同時加以說明，但本發明並非限定於此等者。
於圖8顯示使用於有關本發明之層積體的製造方法之裝置的一例。在有關本發明之層積體的製造方法係使用霧化CVD裝置300。首先，對於霧化器302a、302b內係作為原料溶液，各收納有第1金屬氧化物前驅物312a，第2金屬氧化物前驅物312b，而使用公知的手段而加以霧化(亦稱為「霧化」)，形成霧化。作為第1金屬氧化物前驅物312a，第2金屬氧化物前驅物312b係例如，可舉出：金屬之有機金屬錯合物(例如，乙醯丙酮錯合物等)或將金屬鎵溶解於酸溶液之鎵溶液或鹵化物(例如，氟化物，氯化物，溴化物或碘化物等)之水溶液等。前述金屬係如為作為金屬氧化物結晶而可形成剛玉構造之金屬，未加以限定，而例如，可舉出：鋁，鈦，釩，鉻，鐵，鎵，銠，銦，銥。另外，含於各第1金屬氧化物前驅物312a與第2金屬氧化物前驅物312b之金屬係亦可為同一或不同。 原料溶液中之金屬的含有量係未特別加以限定，而可因應目的或規格而作適宜設定。理想係0.001莫耳%~50莫耳%，而更理想為0.01莫耳%~5莫耳%。
賦予導電性於層積體之至少一部分的情況，可進行摻雜。此情況之不純物原料係未特別加以限定，但例如，對於前述金屬至少含有鎵之情況，係可最佳地使用含有矽，鍺，錫，鎂，銅之錯合物或化合物，特別是對於賦予n型之導電性的情況，係使用鹵化錫者為佳。可使此等之不純物原料，混合0.1~20at%、更理想為1~10at%於原料溶液中而使用者。
原料溶液之溶媒係未特別加以限定，而亦可為水等之無機溶媒，而亦可為醇等之有機溶媒，亦可為無機溶媒與有機溶媒之混合溶媒，但使用水為佳。
另外，霧化CVD裝置300係具備載氣301之供給手段。載氣301係與在霧化器302a、302b內所形成之霧化的原料溶液(金屬氧化物前驅物)加以混合，搬送至製膜室309。 在圖8所示的例中，顯示以運送配管306而連接霧化器302b與製膜室309，自霧化器302a之運送配管(矽添加管)303合流於運送配管306之途中的構造，但運送配管(矽添加管)303與運送配管306則獨立而連接於製膜室309亦可。然而，對於運送配管(矽添加管)303係在後詳述之。
載氣301係未加以特別限定，而例如，空氣，氧，臭氧之其他，可最佳地使用氮，或氬等之非活性氣體，或者氫氣或組成氣體等之還原氣體。載氣的種類係亦可為1種類或2種類以上。載氣之流量係如經由基板尺寸或製膜室之大小而作適宜設定即可，而可作為0.01~40L/分程度。
另外，雖未圖示，亦可添加稀釋氣體，而調節所霧化之原料與載氣的比例者。稀釋氣體的流量係如作適宜設定即可，而可作為載氣之0.1~10倍/分。將稀釋氣體，例如，供給至霧化器302a、302b之下流側亦可。稀釋氣體係使用與載氣相同之構成亦可，而亦可使用不同之構成。
製膜室309之構造等係未特別加以限定者，亦可使用鋁或不鏽鋼等之金屬，對於超過此等之金屬的耐熱溫度，以更高溫進行製膜之情況，係使用石英或碳化矽亦可。對於製膜室309之內部或外部係設置有為了加熱結晶基板307之加熱手段310。 另外，結晶基板307係載置於設置在製膜室309內之承受器308上即可。
(形成第1混合氣的步驟) 首先，形成混合有載氣301，和以霧化器302a而形成之霧化的第1金屬氧化物前驅物，和矽之第1混合氣313。在圖8所示的例中，在將載氣301與霧化之第1金屬氧化物前驅物，運送至載置於製膜室309內之結晶基板307上的途中，添加矽而形成第1混合氣313。作為在搬送的途中而添加矽之方法係由使其通過在運送配管(矽添加管)303內者而添加矽，但簡便為佳。例如，作為運送配管(矽添加管)303係可使用將聚矽氧樹脂作為主成分之聚矽氧樹脂配管，例如，可最佳地使用甲基矽氧烷橡膠，乙烯基･甲基矽氧烷橡膠，苯基･甲基矽氧烷橡膠等。
另外，取代使用運送配管(矽添加管)303之矽的添加，亦可採用預先於載氣301，添加矽原料，以及以霧化器302a添加矽原料之方法等，但如上述，如作為僅以通過運送配管(矽添加管)303而添加矽之情況，亦可極為容易地形成第1混合氣者。
(形成中間層之步驟) 經由將如此作為而形成之第1混合氣313，在製膜室309內，載置於承受器308而經由加熱手段310而運送至加以加熱之結晶基板307上之時，形成混入存在有將第1金屬氧化物作為主成分，由剛玉構造所成之結晶相的結晶範圍，和非晶質相之非晶質範圍之中間層。 對於第1混合氣313係在搬送在運送配管(矽添加管)303內之過程，混入存在有來自聚矽氧樹脂之矽氧烷為首之矽化合物之故，而認為此矽則於中間層形成時，在中間層內部，形成矽氧化物，例如，部分性地加以混亂氧化鎵之結晶構造，而部分性地形成非晶質範圍。
第1混合氣313對於製膜室309的供給係經由閥304之開閉而加以適宜調整，在形成所期望膜厚之中間層之後，加以停止。
在此，在形成中間層之間，使第1混合氣313之供給量變化亦可。由如此作為者，因可容易地進行中間層中之結晶範圍比例或中間層之厚度的控制之故，生產性則提升，可以低成本而生產層積體者。 然而，在圖8中，閥304係設置於霧化器302a之上流側，但並不限定於此，而設置於霧化器302a之下流側亦可。
(形成第2混合氣的步驟) 另外，形成混合有以霧化器302b所形成之霧化的第2金屬前驅物(霧化)與載氣301之第2混合氣323。第2混合氣323係如除了未添加矽的點以外，與第1混合氣相同作為而加以形成。
(形成結晶層於中間層上的步驟) 經由將如上述作為所形成之第2混合氣323，運送至在製膜室309內加以載置於承受器308進行加熱之結晶基板307上之時，形成將第2金屬氧化物作為主成分，由剛玉構造所成之結晶層於中間層上。
導入至製膜室309之第2混合氣323係在製膜室309內經由熱源310而加以加熱之結晶基板307上進行反應，形成結晶層。
結晶基板307之溫度係經由所使用之原料或目的之形成物而加以適宜設定者，但中間層形成時係350℃以上600℃以下為佳，而更理想係作為400℃以上500℃以下為佳。由作為如此之溫度範圍者，可更安定形成混入存在有結晶範圍與非晶質範圍之中間層者。 另外，於中間層上，例如將α相之氧化鎵作為結晶層而形成之情況，係為380℃以上900℃以下者為佳。由作為如此之溫度範圍者，可相較β相，將α相之氧化鎵的結晶層，更安定而形成者。
製膜係在大氣壓下，加壓下及減壓下之任一的條件下加以進行亦可，但在裝置成本或生產性的面，在大氣壓下加以進行者為佳。 然而，膜厚係經由調整製膜時間或載氣流量而可進行設定者。
另外，在形成中間層時，供給至製膜室309之混合氣係僅以第1混合氣313亦可，而亦可以第1混合氣313與第2混合氣323之雙方。對於同時供給第1混合氣313與第2混合氣323之情況，係例如，將流動於霧化器302a與302b之載氣的總流量作為前述之流量範圍內者為佳。然而，在同圖中，閥304，305係設置於霧化器302a，302b之上流側，但設置於霧化器302a，302b之下流側亦可。 [實施例]
以下，舉出實施例而對於本發明加以詳細說明，但此係並非限定本發明者。
(實施例) 使用與圖8同樣的霧化CVD裝置，進行層積體之製造。 準備作為霧化器之2台的噴霧器(噴霧器A、噴霧器B)，和石英製之製膜室。以石英製配管而連接噴霧器A與製膜室，噴霧器B係藉由聚矽氧樹脂製配管，連接於在製膜室之前連接於噴霧器A之石英製配管。 接著，以體積比加上1%濃度34%之鹽酸於乙醯丙酮鎵0.02mol/L的水溶液，由攪拌器攪拌60分鐘，得到前驅物。將此前驅物充填於2台之各噴霧器(噴霧器A、噴霧器B)。 接著，將厚度0.45mm之c面藍寶石基鈑，載置於設置在製膜室內之承受器，基板溫度呈成為450℃地進行加熱。 接著，經由2.4MHz之超音波振盪器而通過水而使超音波振動傳播於噴霧器A、B之前驅物，而霧化(霧化)前驅物。 接著，以5L/min的流量而加上氮氣於噴霧器B，將霧化之前驅物與氮氣之混合氣供給5分鐘至反應器，形成膜厚約70nm之中間層。之後，停止對於噴霧器B之氮氣供給，再停止對於反應器之混合氣供給。 接著，以5L/min的流量而加上於噴霧器A，將霧化與氮氣之混合氣供給30分鐘至反應器，形成膜厚約300nm之結晶層。之後，停止對於噴霧器A之氮氣供給，再停止對於反應器之混合氣供給。 接著，停止對於基板之加熱，冷卻至室溫附近進行冷卻之後，從製膜室取出基板。 製作完之層積體的結晶層係從由X光繞射測定，於2θ=40.3°出現峰值之情況，加以確認到為α相之Ga2 O3 者。 之後，以透過型電子顯微鏡(TEM)分析製作完成之層積體。另外，經由能量分散型X線分析(EDX)，分析層積體中之矽濃度。
(比較例) 在實施例所使用之裝置之中，去除噴霧器B與聚矽氧樹脂配管，進行結晶層之製膜。 首先，將與在實施例所使用之構成同樣的前驅物，充填於噴霧器A。 接著，將厚度0.45mm之c面藍寶石基鈑，載置於設置在製膜室內之承受器，基板溫度呈成為450℃地進行加熱。 接著，經由2.4MHz之超音波振盪器而通過水而使超音波振動傳播於噴霧器A之前驅物，而霧化(霧化)前驅物。 接著，以5L/min的流量而加上氮氣於噴霧器A，將霧化與氮氣之混合氣供給35分鐘至反應器，形成結晶層。之後，停止對於噴霧器A之氮氣供給，再停止對於製膜室之混合氣供給。 接著，停止對於基板之加熱，冷卻至室溫附近進行冷卻之後，從製膜室取出基板。 製作完之結晶層係從由X光繞射測定，於2θ=40.3°出現峰值之情況，加以確認到為α相之Ga2 O3 者。 之後，以透過型電子顯微鏡(TEM)分析製作完成之層積體。另外，經由EDX而分析層積體中之矽濃度。
於圖9顯示在實施例，而於圖10顯示在比較例所製作之層積體的剖面TEM像。在圖9所示之實施例中，了解到於基板上，形成有包含柱狀之結晶範圍的中間層者。在剖面TEM像之中間層中，可見到黑柱狀部分為結晶範圍。在同一試料，畫像解析複數處之TEM像的結果，中間層中之結晶範圍的比例係約9.5%。然而，在圖10所示之比較例中，未形成有中間層。 另外，當著眼於結晶層時，在實施例中，了解到在中間層上之結晶層中，形成有將中間相之柱狀結晶作為晶種而成長之大的結晶粒(可看到白的部分)者。比較於圖10所示之比較例的結晶層，了解到大幅降低作為延伸於膜成長方向之黑的對比所觀察之結晶缺陷者。
圖11係顯示在圖9，圖10之視野中之矽原子的濃度分布者。在實施例(圖9)中，在自相當於中間層之基板表面約70nm之範圍中，加以檢出最大約2.0at%的矽。另一方面，在實施例之結晶層，及比較例之結晶層中的矽濃度係在雜訊位準未檢出到。
從上述的結果，如根據本發明，了解到可較以往技術得到低缺陷之高品質的結晶層(結晶膜)者。 並且，在本發明中，由一個裝置而進行中間層與結晶層之形成之故，與如以往的ELO法，使用為了形成ELO成長用光罩之其他裝置的製膜，或光微影工程作為必要之製膜進行比較，可得到極低成本且生產性高，低缺陷之高品質之結晶層(結晶膜)者。更且，無須如上述使用其他的裝置之故，亦降低結晶基板受到污染的可能性。
然而，本發明係不限定於上述實施形態者。上述實施形態係為例示，具有與記載於本發明之申請專利範圍的技術思想實質上同一之構成，而達到同樣的作用效果者係即使為任何構成均包含於本發明之技術範圍。
100:層積體 101:結晶基板 102:中間層 102a:結晶範圍 102b:非晶質範圍 103:結晶層 200:層積體 201:結晶基板 202:中間層 202a:結晶範圍 202b:非晶質範圍 203:結晶層 204:應力緩和層 300:霧化CVD裝置 301:載氣 302a:霧化器 302b:霧化器 303:運送配管(矽添加管) 304:閥 305:閥 306:運送配管 307:結晶基板 308:承受器 309:製膜室 310:加熱手段 312a:第1金屬氧化物前驅物 312b:第2金屬氧化物前驅物 313:第1混合氣 323:第2混合氣 400:肖特基屏障二極體(SBD) 401a:n-型半導體層 401b:n+型半導體層 402:肖特基電極 403:歐姆電極 500:高電子移動度電晶體(HEMT) 501:n型半導體層 502:n型半導體層 503:n+型半導體層 504:半絕緣體層 505:緩衝層 506:閘極電極 507:源極電極 508:汲極電極 600:金屬氧化膜半導體電場效果電晶體(MOSFET) 601:n-型半導體層 602:n+型半導體層 603:n+型半導體層 604:閘極絕緣膜 605:閘極電極 606:源極電極 607:汲極電極 700:絕緣閘極型雙極性電晶體(IGBT) 701:n型半導體層 702:n-型半導體層 703:n+型半導體層 704:p型半導體層 705:閘極絕緣膜 706:閘極電極 707:射極電極 708:集極電極 800:發光二極體(LED) 801:第1電極 802:n型半導體層 803:發光層 804:p型半導體層 805:透光性電極 806:第2電極
[圖1]係顯示有關本發明的層積體之構造之一形態的圖。 [圖2]係顯示有關本發明的層積體之構造之另外形態的圖。 [圖3]係顯示有關本發明之肖特基屏障二極體(SBD)之一例的圖。 [圖4]係顯示有關本發明之高電子移動度電晶體(HEMT)之一例的圖。 [圖5]係顯示有關本發明之金屬氧化膜半導體電場效果電晶體(MOSFET)之一例的圖。 [圖6]係顯示有關本發明之絕緣閘極雙極性電晶體(IGBT)之一例的圖。 [圖7]係顯示有關本發明之發光元件二極體(LED)之一例的圖。 [圖8]係顯示使用於有關本發明的層積體之製造方法之霧化CVD裝置之一形態的圖。 [圖9]係顯示在實施例之TEM像的圖。 [圖10]係顯示在比較例之TEM像的圖。 [圖11]係顯示在實施例及比較例的層積體中之矽濃度分布的圖。
100:層積體
101:結晶基板
102:中間層
102a:結晶範圍
102b:非晶質範圍
103:結晶層

Claims (16)

  1. 一種層積體，其特徵為具有：結晶基板，和混入存在有形成於該結晶基板之主表面上，將第1金屬氧化物作為主成分，剛玉構造所成之結晶相的結晶範圍，和非晶質相之非晶質範圍之中間層，和形成於該中間層上，將第2金屬氧化物作為主成分，剛玉構造之結晶層者，其中，前述中間層更含有矽。
  2. 如請求項1記載之層積體，其中，前述結晶範圍係自前述結晶基板之結晶面的磊晶成長層者。
  3. 如請求項1或2記載之層積體，其中，在前述中間層，垂直於前述結晶基板之前述主表面的任意之剖面中，含於前述中間層之前述結晶範圍的比例則為1%以上者。
  4. 如請求項1或2記載之層積體，其中，在前述中間層，垂直於前述結晶基板之前述主表面的任意之剖面中，含於前述中間層之前述結晶範圍的比例則為4%以上25%以下者。
  5. 如請求項1或2記載之層積體，其中，前述中間層之膜厚則為1nm以上者。
  6. 如請求項1或2記載之層積體，其中，前述中間層之膜厚則為10nm以上者。
  7. 如請求項1或2記載之層積體，其中，前 述第1金屬氧化物係將含有鋁，鈦，釩，鉻，鐵，鎵，銠，銦，銥之任一的氧化物作為主成分者。
  8. 如請求項1或2記載之層積體，其中，前述第2金屬氧化物係將含有鋁，鈦，釩，鉻，鐵，鎵，銠，銦，銥之任一的氧化物作為主成分者。
  9. 如請求項1記載之層積體，其中，含於前述中間層之前述矽的濃度係0.5at%以上者。
  10. 如請求項1記載之層積體，其中，含於前述中間層之前述矽的濃度係1at%以上10at%以下者。
  11. 如請求項1或2記載之層積體，其中，於前述結晶基板與前述中間層之間，更具備應力緩和層者。
  12. 一種半導體裝置，係至少包含半導體層與電極之半導體裝置，其特徵為作為前述半導體層，具備如請求項1至11中任一項記載之層積體之至少一部分者。
  13. 一種層積體的製造方法，其特徵為包含：形成混合有霧化之第1金屬氧化物前驅物與載氣與矽之第1混合氣的步驟，和將前述第1混合氣供給至經加熱之結晶基板上，形成混入存在有將第1金屬氧化物作為主成分，由剛玉構造所成之結晶相的結晶範圍，與非晶質相之非晶質範圍之中間層的步驟，和形成混合有霧化之第2金屬氧化物前驅物與載氣的第2混合氣的步驟， 和將前述第2混合氣供給至經加熱之前述結晶基板上，形成將第2金屬氧化物作為主成分，剛玉構造之結晶層於前述中間層上的步驟者。
  14. 如請求項13記載之層積體的製造方法，其中，在形成前述第1混合氣的步驟中，在運送前述霧化之第1金屬氧化物前驅物與前述載氣於前述結晶基板上之途中，進行前述矽的添加者。
  15. 如請求項14記載之層積體的製造方法，其中，前述矽的添加係經由將前述霧化之第1金屬氧化物前驅物與前述載氣通過聚矽氧樹脂製的管而運送而加以進行者。
  16. 如請求項13至15中任一項記載之層積體的製造方法，其中，在形成前述中間層之步驟中，使前述第1混合氣的供給量變化者。
TW108134846A 2018-09-27 2019-09-26 層積體、半導體裝置及層積體之製造方法 TWI811459B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018182714A JP6909191B2 (ja) 2018-09-27 2018-09-27 積層体、半導体装置及び積層体の製造方法
JP2018-182714 2018-09-27

Publications (2)

Publication Number Publication Date
TW202029285A TW202029285A (zh) 2020-08-01
TWI811459B true TWI811459B (zh) 2023-08-11

Family

ID=69950050

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112123178A TWI838287B (zh) 2018-09-27 2019-09-26 層積體、半導體裝置及層積體之製造方法
TW108134846A TWI811459B (zh) 2018-09-27 2019-09-26 層積體、半導體裝置及層積體之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112123178A TWI838287B (zh) 2018-09-27 2019-09-26 層積體、半導體裝置及層積體之製造方法

Country Status (6)

Country Link
US (3) US20210313433A1 (zh)
EP (1) EP3859770A4 (zh)
JP (2) JP6909191B2 (zh)
CN (1) CN112771651A (zh)
TW (2) TWI838287B (zh)
WO (1) WO2020066575A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4138118A4 (en) * 2020-04-13 2024-08-28 Shinetsu Chemical Co FILM FORMING DEVICE AND METHOD
EP4194592A4 (en) * 2020-08-06 2024-08-21 Shinetsu Chemical Co SEMICONDUCTOR LAMINATE, SEMICONDUCTOR ELEMENT, AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT
CN118441245A (zh) * 2024-05-28 2024-08-06 上海大学 一种掺杂氧的中熵合金/金属玻璃纳米层状薄膜及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180226472A1 (en) * 2013-07-09 2018-08-09 Flosfia Inc. Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
KR20000041281A (ko) * 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법
JP3721011B2 (ja) * 1999-06-28 2005-11-30 日立マクセル株式会社 情報記録媒体及びそれを用いた磁気記憶装置、光磁気記憶装置
JP2001038831A (ja) * 1999-07-29 2001-02-13 Pentel Corp 内面に樹脂層を有する金属パイプの製造方法
JP2004296598A (ja) * 2003-03-26 2004-10-21 Canon Inc 太陽電池
JP2006060066A (ja) * 2004-08-20 2006-03-02 Mitsubishi Electric Corp シリコン酸化膜の成膜方法および成膜装置
JP5051023B2 (ja) * 2008-06-23 2012-10-17 スタンレー電気株式会社 成膜装置および半導体素子の製造方法
KR101137632B1 (ko) * 2009-08-25 2012-04-20 성균관대학교산학협력단 금속산화물 나노구조체의 제조방법 및 금속산화물 나노구조체가 구비된 전자소자
JP4877372B2 (ja) 2009-08-28 2012-02-15 カシオ計算機株式会社 塗布装置及び塗布方法
US9472637B2 (en) * 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
US8552465B2 (en) * 2011-11-09 2013-10-08 Toshiba Techno Center Inc. Method for reducing stress in epitaxial growth
JP5462897B2 (ja) * 2012-01-24 2014-04-02 東京エレクトロン株式会社 半導体装置の製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
US9701574B2 (en) * 2013-10-09 2017-07-11 Corning Incorporated Crack-resistant glass-ceramic articles and methods for making the same
US20150225845A1 (en) 2014-02-12 2015-08-13 Electronics And Telecommunications Research Institute Method for forming metal oxide thin film and device for printing metal oxide thin film
JP6349592B2 (ja) * 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
US10043664B2 (en) 2014-09-02 2018-08-07 Flosfia Inc. Multilayer structure, method for manufacturing same, semiconductor device, and crystalline film
JP6515318B2 (ja) * 2014-09-25 2019-05-22 株式会社Flosfia 結晶性積層構造体の製造方法および半導体装置
JP6945119B2 (ja) 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP6774592B2 (ja) * 2015-09-08 2020-10-28 株式会社Flosfia 深紫外発光素子
JP2017118090A (ja) 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
FR3056011B1 (fr) * 2016-09-09 2019-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de selection d’une cellule memoire

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180226472A1 (en) * 2013-07-09 2018-08-09 Flosfia Inc. Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same

Also Published As

Publication number Publication date
JP6909191B2 (ja) 2021-07-28
CN112771651A (zh) 2021-05-07
TW202029285A (zh) 2020-08-01
WO2020066575A1 (ja) 2020-04-02
EP3859770A4 (en) 2022-06-01
TW202338936A (zh) 2023-10-01
JP2020053598A (ja) 2020-04-02
US20210313433A1 (en) 2021-10-07
JP7220257B2 (ja) 2023-02-09
US20230238432A1 (en) 2023-07-27
US20230223446A1 (en) 2023-07-13
TWI838287B (zh) 2024-04-01
US11990521B2 (en) 2024-05-21
EP3859770A1 (en) 2021-08-04
KR20210058834A (ko) 2021-05-24
JP2021168406A (ja) 2021-10-21
US11984481B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
JP6936982B2 (ja) 半導体装置
JP6916426B2 (ja) 積層構造体およびその製造方法、半導体装置ならびに結晶膜
TWI811459B (zh) 層積體、半導體裝置及層積體之製造方法
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
JP2018082144A (ja) 結晶性酸化物半導体膜および半導体装置
KR102721047B1 (ko) 적층체, 반도체장치 및 적층체의 제조방법
JP7346626B2 (ja) 半導体積層体
JP7061214B2 (ja) 半導体積層体、半導体素子および半導体素子の製造方法