KR20210058834A - 적층체, 반도체장치 및 적층체의 제조방법 - Google Patents

적층체, 반도체장치 및 적층체의 제조방법 Download PDF

Info

Publication number
KR20210058834A
KR20210058834A KR1020217007405A KR20217007405A KR20210058834A KR 20210058834 A KR20210058834 A KR 20210058834A KR 1020217007405 A KR1020217007405 A KR 1020217007405A KR 20217007405 A KR20217007405 A KR 20217007405A KR 20210058834 A KR20210058834 A KR 20210058834A
Authority
KR
South Korea
Prior art keywords
crystal
intermediate layer
laminate
layer
metal oxide
Prior art date
Application number
KR1020217007405A
Other languages
English (en)
Inventor
히로시 하시가미
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20210058834A publication Critical patent/KR20210058834A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Capacitors (AREA)
  • Pressure Sensors (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은, 결정기판과 이 결정기판의 주표면 상에 형성된, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층과, 이 중간층 상에 형성된, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층을 갖는 적층체이다. 이에 따라, 결정결함이 충분히 억제된 고품질의 커런덤구조의 결정을 갖는 적층체가 제공된다.

Description

적층체, 반도체장치 및 적층체의 제조방법
본 발명은, 커런덤구조의 결정층을 갖는 적층체와 이를 이용한 반도체장치 및 커런덤구조의 결정층을 갖는 적층체의 제조방법에 관한 것이다.
고내압, 저손실 및 고내열을 실현할 수 있는 차세대의 스위칭소자로서, 밴드갭이 큰 산화갈륨(α-Ga2O3)을 이용한 반도체장치가 주목되고 있으며, 인버터 등의 전력용 반도체장치나, 수발광소자에의 응용이 기대되고 있다.
무화(霧化)된 미스트상의 원료를 이용하여, 기판 상에 결정성장시키는 미스트화학기상성장법(Mist Chemical Vapor Deposition: Mist CVD. 이하, 「미스트CVD법」이라고도 한다.)이 개발되어, 커런덤구조를 갖는 산화갈륨(α-Ga2O3)의 제작이 가능해졌다(특허문헌 1). 이 방법에서는, 갈륨아세틸아세토네이트 등의 갈륨 화합물을 염산 등의 산에 용해하여 전구체로 하고, 이 전구체를 무화함으로써 원료미립자를 생성하고, 이 원료미립자와 캐리어가스와 혼합한 혼합기를 사파이어 등 커런덤구조의 기판의 표면에 공급하여, 원료미스트를 반응시킴으로써 기판 상에 단일 배향한 산화갈륨박막을 에피택셜성장시키고 있다.
이러한 헤테로에피택셜성장에서 특히 문제가 되는 것은, 기판재료와 박막재료와의 격자부정합이나, 혹은 기판의 품질에 기인한 결정결함이다. 이들 결정결함을 억제하는 방법으로서, ELO(Epitaxial Lateral Overgrowth)가 알려져 있다. 이 수법에서는, 예를 들어 비정질박막을 이용한 마스크를 기판표면에 형성하고, 부분적으로 노출시킨 기판표면으로부터의 선택적인 에피택셜성장과 마스크 상의 횡방향성장을 행한다. 이에 따라 전위가 마스크로 중지되거나, 혹은 결정의 방위에 따라서는 전위가 구부러지거나 하여, 에피택셜막 중의 결함이 저감된다. 특허문헌 2에는, 마스크로서 SiO2를 이용하여 α-Ga2O3박막을 형성한 예가 개시되어 있다.
일본특허 5793732호 일본특허공개 2016-100592호 공보
상기 특허문헌 1에 개시된 미스트CVD법에 의해서는, 결정결함이 충분히 억제된 고품질의 커런덤구조의 결정을 얻을 수는 없었다.
한편, 상기 특허문헌 2에 기재된 ELO법에서 이용하는 선택성장용 마스크로는, 에피택셜막과는 조성이 상이한 비정질막이 이용되므로, 통상, 원하는 에피택셜막을 형성하는 장치와는 별도의 제막장치로 형성된다. 또한, 마스크의 패터닝은, 일반적으로 포토리소그래피로 행해진다. 따라서, 결정결함이 억제된 고품질의 결정박막을 얻기 위해, 종래의 ELO법에 의한 에피택셜성장을 채용한 경우, 공정이 번잡하므로, 스루풋의 증대나 생산비용이 높아진다는 문제가 있었다.
본 발명은, 상기 문제를 해결하기 위해 이루어진 것으로, 결정결함이 충분히 억제된 고품질의 커런덤구조의 결정을 갖는 적층체를 제공하는 것, 및, 결정결함이 억제된 고품질의 결정박막을 저비용으로 얻는 것이 가능한 결정의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위해 이루어진 것으로, 결정기판과 이 결정기판의 주표면 상에 형성된, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층과, 이 중간층 상에 형성된, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층을 갖는 적층체를 제공한다.
이러한 적층체이면, 중간층의 아모퍼스영역에서 기판에서 유래하는 전위결함의 신장이 중지되므로, 저결함이며 고품질의 커런덤구조의 결정층을 갖는 것이 된다.
이때, 상기 결정영역은, 상기 결정기판의 결정면으로부터의 에피택셜성장층인 적층체로 할 수 있다.
이에 따라, 중간층의 결정영역이 종결정이 되므로, 결정기판의 결정방위에 따른 고품질의 결정층을 갖는 것이 된다.
이때, 상기 중간층의, 상기 결정기판의 상기 주표면에 수직인 임의의 단면에 있어서, 상기 중간층에 포함되는 상기 결정영역의 비율이 1% 이상인 적층체로 할 수 있다.
이에 따라, 중간층은, 결정기판으로부터 신장되는 전위결함이 보다 유효하게 저감된 것이 되므로, 보다 고품질의 결정층을 갖는 것이 된다.
이때, 상기 중간층의, 상기 결정기판의 상기 주표면에 수직인 임의의 단면에 있어서, 상기 중간층에 포함되는 상기 결정영역의 비율이 4% 이상 25% 이하인 적층체로 할 수 있다.
이에 따라, 더욱 고품질의 결정층을 갖는 것이 된다.
이때, 상기 중간층의 막두께가 1nm 이상인 적층체로 할 수 있다.
이에 따라, 중간층은, 결정기판으로부터 신장되는 전위결함을 보다 유효하게 저지할 수 있는 것이 되므로, 보다 고품질의 결정층을 갖는 것이 된다.
이때, 상기 중간층의 막두께가 10nm 이상인 적층체로 할 수 있다.
이에 따라, 더욱 고품질의 결정층을 갖는 것이 된다.
이때, 상기 제1 금속산화물이, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐 중 어느 하나를 포함하는 산화물을 주성분으로 하는 적층체로 할 수 있다.
또한, 상기 제2 금속산화물이, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐 중 어느 하나를 포함하는 산화물을 주성분으로 하는 적층체로 할 수 있다.
이에 따라, 전기특성이 우수하며 반도체장치에 보다 적합한 결정층을 갖는 적층체가 된다.
이때, 상기 중간층이 추가로 실리콘을 포함하는 적층체로 할 수 있다.
이에 따라, 양질의 결정층을 형성가능한 중간층을, 보다 안정적으로 형성할 수 있게 된다.
이때, 상기 중간층에 포함되는 상기 실리콘의 농도는 0.5at% 이상, 보다 바람직하게는, 1at% 이상 10at% 이하인 적층체로 할 수 있다.
이에 따라, 결정영역과 아모퍼스영역이 혼재된 중간층을, 더욱 안정적으로 형성할 수 있게 된다.
상기 결정기판과 상기 중간층과의 사이에, 추가로 응력완화층을 구비하는 적층체로 할 수 있다.
이에 따라, 중간층에 있어서의 결정영역의 결정성이 보다 향상된 것이 되어, 결정층의 결정성이 보다 향상된 것이 된다.
이때, 반도체층과 전극을 적어도 포함하는 반도체장치로서, 상기 반도체층으로서, 상기 적층체의 적어도 일부를 구비하는 것으로 할 수 있다.
이에 따라, 보다 고성능의 반도체장치가 된다.
이때, 무화한 제1 금속산화물 전구체와 캐리어가스와 실리콘이 혼합된 제1 혼합기를 형성하는 스텝과, 상기 제1 혼합기를 가열된 결정기판 상에 공급하여, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층을 형성하는 스텝과, 무화한 제2 금속산화물 전구체와 캐리어가스가 혼합된 제2 혼합기를 형성하는 스텝과, 상기 제2 혼합기를 가열된 상기 결정기판 상에 공급하여, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층을 상기 중간층 상에 형성하는 스텝을 포함하는 적층체의 제조방법을 제공할 수 있다.
이러한 적층체의 제조방법에 따르면, 특수한 마스크를 형성할 필요없이, 저비용으로, 고품질의 커런덤구조의 결정층을 용이하게 형성할 수 있다.
이때, 상기 제1 혼합기를 형성하는 스텝에서는, 상기 무화한 제1 금속산화물 전구체와 상기 캐리어가스를 상기 결정기판 상에 반송하는 도중에서, 상기 실리콘의 첨가가 행해지는 적층체의 제조방법으로 할 수 있다.
이에 따라, 간편하게 결정영역과 아모퍼스영역이 혼재된 중간층을 형성할 수 있다.
이때, 상기 실리콘의 첨가는, 상기 무화한 제1 금속산화물 전구체와 상기 캐리어가스를 실리콘 수지제의 관을 통하여 반송함으로써 행해지는 적층체의 제조방법으로 할 수 있다.
이에 따라, 더욱 용이하게 결정영역과 아모퍼스영역이 혼재된 중간층을 형성할 수 있다.
이때, 상기 중간층을 형성하는 스텝에 있어서, 상기 제1 혼합기의 공급량을 변화시키는 적층체의 제조방법으로 할 수 있다.
이에 따라, 중간층 중의 결정영역비율이나 중간층의 두께의 제어를 용이하게 행할 수 있다.
이상과 같이, 본 발명에 따르면, 결정결함이 억제된 고품질의 커런덤구조의 결정층을 갖는 적층체를 제공할 수 있다. 또한, 본 발명에 따르면, 고품질의 커런덤구조의 결정층을 갖는 적층체를 용이하게 또한 저비용으로 생산할 수 있다.
도 1은 본 발명에 따른 적층체의 구조의 일 형태를 나타내는 도면이다.
도 2는 본 발명에 따른 적층체의 구조의 다른 형태를 나타내는 도면이다.
도 3은 본 발명에 따른 쇼트키 배리어 다이오드(SBD)의 일례를 나타내는 도면이다.
도 4는 본 발명에 따른 고전자이동도 트랜지스터(HEMT)의 일례를 나타내는 도면이다.
도 5는 본 발명에 따른 금속산화막 반도체전계효과 트랜지스터(MOSFET)의 일례를 나타내는 도면이다.
도 6은 본 발명에 따른 절연게이트형 바이폴라 트랜지스터(IGBT)의 일례를 나타내는 도면이다.
도 7은 본 발명에 따른 발광소자 다이오드(LED)의 일례를 나타내는 도면이다
도 8은 본 발명에 따른 적층체의 제조방법에 이용하는 미스트CVD장치의 일 형태를 나타내는 도면이다.
도 9는 실시예에 있어서의 TEM상을 나타내는 도면이다.
도 10은 비교예에 있어서의 TEM상을 나타내는 도면이다.
도 11은 실시예 및 비교예에 있어서의 적층체 중의 실리콘농도분포를 나타내는 도면이다.
이하, 본 발명을 상세하게 설명하나, 본 발명은 이들로 한정되는 것은 아니다.
상술한 바와 같이, 결정결함이 충분히 억제된 고품질의 커런덤구조의 결정이 요구되고 있었다.
본 발명자들은, 상기 과제에 대해 예의 검토를 거듭한 결과, 결정기판과 이 결정기판의 주표면 상에 형성된, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층과, 이 중간층 상에 형성된, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층을 갖는 적층체에 의해, 저결함이며 고품질의 커런덤구조의 결정층을 갖는 것이 되는 것을 발견하여, 본 발명을 완성하였다.
또한, 상술한 바와 같이, 결정결함이 억제된 고품질의 커런덤구조의 결정을 갖는 적층체를, 저비용으로 얻는 것이 가능한 적층체의 제조방법이 요구되고 있었다.
본 발명자들은, 상기 과제에 대해 예의 검토를 거듭한 결과, 무화한 제1 금속산화물 전구체와 캐리어가스와 실리콘이 혼합된 제1 혼합기를 형성하는 스텝과, 상기 제1 혼합기를 가열된 결정기판 상에 공급하여, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층을 형성하는 스텝과, 무화한 제2 금속산화물 전구체와 캐리어가스가 혼합된 제2 혼합기를 형성하는 스텝과, 상기 제2 혼합기를 가열된 상기 결정기판 상에 공급하여, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층을 상기 중간층 상에 형성하는 스텝을 포함하는 적층체의 제조방법에 의해, 결정결함이 억제된 고품질의 결정박막을 저비용으로 얻을 수 있는 것을 발견하여, 본 발명을 완성하였다.
이하, 도면을 참조하여 설명한다.
도 1에, 본 발명에 따른 적층체(100)를 나타낸다. 적층체(100)는, 결정기판(101)과, 결정기판(101)의 주표면 상에 형성된, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역(102a)과, 아모퍼스상의 아모퍼스영역(102b)이 혼재된 중간층(102)과, 중간층(102) 상에 형성된, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층(103)을 갖고 있다. 결정영역(102a)은 기둥상이며 랜덤으로 복수 형성되어 있고, 아모퍼스영역(102b)은 결정영역(102a)의 사이를 메우도록 형성되어 있다. 또한, 결정층(103)은 결정영역(102a)으로부터의 에피택셜성장에 의해 형성되어 있다.
결정기판(101)은, 결정물을 주성분으로서 포함하는 기판이면 특별히 한정되지 않고, 공지의 기판이어도 된다. 절연체기판, 도전성 기판, 반도체기판 중 어느 하나여도 된다. 또한, 단결정기판이어도, 다결정기판이어도 된다. 품질 및 비용의 면에서, 예를 들어 사파이어기판을 이용하는 것이 바람직하다.
사파이어기판으로는, 예를 들어, c면 사파이어기판, m면 사파이어기판, a면 사파이어기판 등을 사용할 수 있다. 또한, 상기 사파이어기판은 오프각을 갖고 있을 수도 있다. 상기 오프각은, 특별히 한정되지 않으나, 바람직하게는 0°~15°이다. 한편, 상기 결정기판의 두께는 특별히 한정되지 않으나, 취급이나 비용의 면에서 200~800μm 정도가 바람직하다.
여기서, 제1 금속산화물과 제2 금속산화물을 구성하는 금속원소는, 동일할 수도, 상이할 수도 있다. 또한, 「제1 금속산화물을 주성분으로 하고」라는 표현에 있어서는, 제1 금속산화물 외에 도펀트나 불가피적 불순물 등이 포함되어 있을 수도 있는 것을 의미하고 있으며, 예를 들어, 제1 금속산화물이 대략 50% 이상 포함되어 있는 것을 가리킨다. 제2 금속산화물에 대해서도 동일하다.
도 1에는, 중간층(102)이 결정기판(101) 상에 직접 형성된 예를 나타냈으나, 중간층은 결정기판 상에 형성된 다른 층을 개재하여 형성될 수도 있다. 특히 결정기판과 결정영역의 격자부정합이 문제가 될 경우 등에서는, 결정기판(101)과 중간층(102)과의 사이에 응력완화층을 마련할 수 있다.
도 2에, 응력완화층(204)을 마련한 적층체(200)를 나타낸다. 적층체(200)는, 도 1에 나타내는 적층체(100)와 마찬가지로, 결정기판(201)과, 결정영역(202a)과 아모퍼스상의 아모퍼스영역(202b)이 혼재된 중간층(202)과, 중간층(202) 상에 형성된, 결정층(203)을 갖고 있다. 또한, 결정기판(201)과 중간층(202)과의 사이에, 응력완화층(204)을 마련하고 있다. 이에 따라, 중간층(202)에 있어서의 결정영역(202a)의 결정성을 보다 향상할 수 있고, 그 결과, 결정층(203)의 결정성도 보다 향상된 것으로 할 수 있다.
응력완화층(204)은, 예를 들어 결정기판(201)과 결정영역(202a)의 격자부정합을 완화하는 경우 등에 형성하는 것이 바람직하다. 이 경우, 응력완화층(204)의 격자상수를, 응력완화층(204)의 성장방향을 향해, 결정기판(201)의 격자상수에 가깝거나 또는 동일한 정도로부터, 결정영역(202a)의 격자상수에 가깝거나 또는 동일 정도의 값으로 연속적 혹은 단계적으로 변화시키는 것이 바람직하다. 예를 들어 Al2O3기판 상에 α-Ga2O3의 결정영역을 포함하는 중간층을 형성하는 경우, 응력완화층(204)을 (AlxGa1-x)2O3(0≤x≤1)로 형성하고, 결정기판(201)측으로부터 중간층(202)측을 향해 x값을 작게 해 가는 것이 좋다.
여기서부터는, 도 1에 기재된 적층체(100), 도 2에 기재된 적층체(200)에 공통적인 사항에 대해 설명한다.
중간층(102, 202)에 있어서의 아모퍼스영역(102b, 202b)은, 특히 결정기판에서 유래한 전위결함 등의 신전을 방해하는 효과가 있다. 결정영역(102a, 202a)은, 결정층(103, 203)의 종결정으로서 기능한다.
결정층(103, 203)의 형성과정에서는, 결정영역(102a, 202a)으로부터의 에피택셜성장 외에, 중간층(102, 202)의 아모퍼스영역(102b, 202b)의 표면에 형성된 핵으로부터의 결정성장도 발생할 수 있다. 아모퍼스영역(102b, 202b)의 표면에 형성된 핵으로부터의 결정성장은, 결정영역(102a, 202a)으로부터의 에피택셜성장과는 달리, 랜덤한 결정방위를 가지므로, 보다 고품질의 결정층(103, 203)을 형성하기 위해서는, 아모퍼스영역(102b, 202b)과 결정영역(102a, 202a)의 비율을 적절한 범위로 하는 것이 바람직하다. 이를 위해서는, 결정기판(101, 201)의 주표면에 수직인 임의의 단면에 있어서, 중간층(102, 202)에 포함되는 결정영역(102a, 202a)의 비율을 1% 이상으로 하는 것이 바람직하고, 4% 이상 25% 이하로 하는 것이 보다 바람직하다. 한편, 여기서의 비율은, 단면에 있어서의 각 영역의 면적을 기준으로 하고 있다.
중간층(102, 202)에 포함되는 결정영역(102a, 202a)의 비율을 이러한 범위로 함으로써, 보다 고품질의 결정층(103, 203)으로 할 수 있다.
또한, 중간층(102, 202)의 막두께는, 1nm 이상, 보다 바람직하게는 10nm 이상으로 하는 것이 바람직하다. 중간층(102, 202)의 막두께를 이러한 범위로 함으로써, 결정기판에서 유래한 전위결함 등의 신전을 방해하는 효과를 보다 높은 것으로 할 수 있다.
중간층(102, 202)은, 커런덤구조를 취할 수 있는 금속산화물이면 특별히 한정되지 않고, 예를 들어, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐 중 어느 하나를 포함하는 산화물을 주성분으로 할 수 있다. 보다 구체적으로는, Al2O3, Ti2O3, V2O3, Cr2O3, Fe2O3, Ga2O3, Rh2O3, In2O3, Ir2O3이며, 또한 상기의 금속원소로부터 선택되는 2원소를 A, B로 한 경우에 (AxB1-x)2O3(0＜x＜1)로 표시되는 2원계의 금속산화물이나, 혹은, 상기의 금속원소로부터 선택되는 3원소를 A, B, C로 한 경우에 (AlxByC1-x-y)2O3(0＜x＜1, 0＜y＜1)로 표시되는 3원계의 금속산화물로 할 수 있다.
또한, 중간층(102, 202)은 실리콘을 함유하는 것이 바람직하다. 중간층(102, 202)이 실리콘을 함유함으로써, 결정영역(102a, 202a)과 아모퍼스영역(102b, 202b)이 혼재된 중간층(102, 202)을, 보다 안정적으로 형성할 수 있게 된다.
이 경우의 실리콘농도는, 0.5at% 이상, 보다 바람직하게는 1at% 이상 10at% 이하로 할 수 있다. 0.5at% 이상으로 하면 아모퍼스영역(102b, 202b)을 보다 안정적으로 형성할 수 있고, 또한 10% 이하로 하면, 결정영역(102a, 202a)을 보다 안정적으로 형성할 수 있다.
한편, 중간층(102, 202)에서는, 중간층(102, 202)을 형성하는 금속산화물의 화학량론보다도 산소의 비율이 증가하는 것을 알 수 있다. 이 점에서, 중간층(102, 202)에 첨가된 실리콘은 실리콘산화물을 형성하고, 중간층의 하지가 되는 결정기판표면의 결정구조를 흩뜨리도록 작용하여, 아모퍼스영역의 형성을 촉진한다고 생각되고 있다.
결정층(103, 203)은, 커런덤구조를 취할 수 있는 금속산화물이면 특별히 한정되지 않고, 예를 들어, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐 중 어느 하나를 포함하는 산화물을 주성분으로 할 수 있다. 보다 구체적으로는, Al2O3, Ti2O3, V2O3, Cr2O3, Fe2O3, Ga2O3, Rh2O3, In2O3, Ir2O3이며, 또한 상기의 금속원소로부터 선택되는 2원소를 A, B로 한 경우에 (AxB1-x)2O3(0＜x＜1)로 표시되는 2원계의 금속산화물이나, 혹은, 상기의 금속원소로부터 선택되는 3원소를 A, B, C로 한 경우에 (AlxByC1-x-y)2O3(0＜x＜1, 0＜y＜1)로 표시되는 3원계의 금속산화물로 할 수 있다.
나아가, 결정층(103, 203)은, 상기의 금속산화물의 단층구조여도 되고, 조성이나 도펀트 등의 함유성분이 상이한 복수의 결정막의 적층구조여도 된다.
중간층(102, 202)이나 결정층(103, 203)의 금속산화물로서, 상기와 같은 금속산화물로 함으로써, 반도체장치에 보다 적합한 결정층 또는 적층체가 된다.
또한, 본 발명의 적층체(100, 200)에 있어서의, 결정기판(101, 201), 중간층(102, 202), 결정층(103, 203)의 각각은, 도전성을 부여하기 위해 불순물로 도핑되어 있을 수도 있다. 이 경우의 불순물로는, 예를 들어 금속산화물이 적어도 갈륨을 포함하는 경우에는, 실리콘, 게르마늄, 주석, 마그네슘, 구리 중 어느 하나, 또는 이들의 조합을 호적하게 사용할 수 있다. 도핑에 의해 첨가되는 불순물의 농도는, 목적으로 하는 최종제품에 따라 적당히 설정할 수 있다. 예를 들어, 1×1016cm-3 이상, 8×1022cm-3 이하로 할 수 있다. 또한, 결정층(103, 203)은, 상이한 불순물농도가 첨가된 복수층의 결정층의 적층으로 할 수도 있다.
본 발명에 따른 적층체에 있어서의 결정층은, 결함밀도가 저감되어, 전기특성이 우수하며, 공업적으로 유용한 것이다. 이러한 적층체는, 반도체장치 등에 호적하게 이용할 수 있고, 특히, 파워디바이스에 유용하다. 또한, 적층체의 일부로서 형성된 결정층을 그대로의 상태(적층체의 상태)로 이용할 수도 있고, 상기 결정기판 등으로부터 공지의 방법에 의해 박리 등을 한 후에, 반도체장치 등에 적용할 수도 있다.
또한, 반도체장치는, 전극이 반도체층의 편면측에 형성된 횡형의 소자(횡형 디바이스)와, 반도체층의 표리 양면측에 각각 전극을 갖는 종형의 소자(종형 디바이스)로 분류할 수 있고, 본 발명에 따른 적층체의 적어도 일부는, 횡형 디바이스에도 종형 디바이스에도 호적하게 이용할 수 있다. 특히, 종형 디바이스에 이용하는 것이 바람직하다.
상기 반도체장치로는, 예를 들어, 쇼트키 배리어 다이오드(SBD), 금속반도체전계효과 트랜지스터(MESFET), 고전자이동도 트랜지스터(HEMT), 금속산화막 반도체전계효과 트랜지스터(MOSFET), 접합전계효과 트랜지스터(JFET), 절연게이트형 바이폴라 트랜지스터(IGBT) 또는 발광다이오드(LED) 등을 들 수 있다.
본 발명에 따른 적층체로부터 얻어지는 결정층을 n형 반도체층(n+형 반도체나 n-반도체층 등)에 적용한 경우의 호적한 예를, 도면을 이용하여 설명하나, 본 발명은 이들 예로 한정되는 것은 아니다.
한편, 이하에 예시하는 반도체장치에 있어서, 사양이나 목적에 따라, 추가로 다른 층(예를 들어 절연체층이나 도체층) 등이 포함되어 있을 수도 있고, 또한, 중간층이나 완충층(버퍼층) 등은 적당히, 추가, 생략할 수도 있다.
도 3은, 쇼트키 배리어 다이오드(SBD)의 일례이다. SBD400은, 상대적으로 저농도의 도핑을 실시한 n-형 반도체층(401a), 상대적으로 고농도의 도핑을 실시한 n+형 반도체층(401b), 쇼트키전극(402) 및 오믹전극(403)을 구비하고 있다.
쇼트키전극(402) 및 오믹전극(403)의 재료는, 공지의 전극재료일 수도 있고, 상기 전극재료로는, 예를 들어, 알루미늄, 몰리브덴, 코발트, 지르코늄, 주석, 니오븀, 철, 크롬, 탄탈, 티탄, 금, 플라티나, 바나듐, 망간, 니켈, 구리, 하프늄, 텅스텐, 이리듐, 아연, 인듐, 팔라듐, 네오듐 혹은 은 등의 금속 또는 이들의 합금, 산화주석, 산화아연, 산화레늄, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속산화물 도전막, 폴리아닐린, 폴리티오펜 또는 폴리피롤 등의 유기도전성 화합물, 또는 이들의 혼합물 그리고 적층체 등을 들 수 있다.
쇼트키전극(402) 및 오믹전극(403)의 형성은, 예를 들어, 진공증착법 또는 스퍼터링법 등의 공지의 수단에 의해 행할 수 있다. 보다 구체적으로는, 예를 들어, 상기 금속 중 2종류의 제1의 금속과 제2의 금속을 이용하여 쇼트키전극을 형성하는 경우, 제1의 금속으로 이루어지는 층과 제2의 금속으로 이루어지는 층을 적층시키고, 제1의 금속으로 이루어지는 층 및 제2의 금속으로 이루어지는 층에 대하여, 포토리소그래피의 수법을 이용한 패터닝을 실시함으로써 형성할 수 있다.
SBD400에 역바이어스가 인가된 경우에는, 공핍층(도시하지 않음)이 n-형 반도체층(401a) 중에 퍼지기 때문에, 고내압의 SBD가 된다. 또한, 순바이어스가 인가된 경우에는, 오믹전극(403)으로부터 쇼트키전극(402)으로 전자가 흐른다. 따라서, 본 발명의 SBD는, 고내압·대전류용으로 우수하며, 스위칭속도도 빠르고, 내압성·신뢰성도 우수하다.
도 4는, 고전자이동도 트랜지스터(HEMT)의 일례이다. HEMT(500)는, 밴드갭이 넓은 n형 반도체층(501), 밴드갭이 좁은 n형 반도체층(502), n+형 반도체층(503), 반절연체층(504), 완충층(505), 게이트전극(506), 소스전극(507) 및 드레인전극(508)을 구비하고 있다.
도 5는, 금속산화막 반도체전계효과 트랜지스터(MOSFET)의 일례이다. MOSFET(600)는 n-형 반도체층(601), n+형 반도체층(602 및 603), 게이트절연막(604), 게이트전극(605), 소스전극(606) 및 드레인전극(607)을 구비하고 있다.
도 6은, 절연게이트형 바이폴라 트랜지스터(IGBT)의 일례이다. IGBT(700)는, n형 반도체층(701), n-형 반도체층(702), n+형 반도체층(703), p형 반도체층(704), 게이트절연막(705), 게이트전극(706), 이미터전극(707) 및 컬렉터전극(708)을 구비하고 있다.
도 7은, 발광다이오드(LED)의 일례이다. LED(800)는, 제1의 전극(801), n형 반도체층(802), 발광층(803), p형 반도체층(804), 투광성 전극(805), 제2의 전극(806)을 구비하고 있다.
투광성 전극(805)의 재료로는, 인듐 또는 티탄을 포함하는 산화물의 도전성 재료 등을 들 수 있다. 보다 구체적으로는, 예를 들어, In2O3, ZnO, SnO2, Ga2O3, TiO2, CeO2 또는 이들의 2 이상의 혼정 또는 이들에 도핑된 것 등을 들 수 있다. 이들 재료를, 스퍼터링 등의 공지의 수단으로 마련함으로써, 투광성 전극(805)을 형성할 수 있다. 또한, 투광성 전극(805)을 형성한 후에, 투광성 전극(805)의 투명화를 목적으로 한 열어닐을 실시할 수도 있다.
제1의 전극(801) 및 제2의 전극(806)의 재료로는, 예를 들어, 알루미늄, 몰리브덴, 코발트, 지르코늄, 주석, 니오븀, 철, 크롬, 탄탈, 티탄, 금, 플라티나, 바나듐, 망간, 니켈, 구리, 하프늄, 텅스텐, 이리듐, 아연, 인듐, 팔라듐, 네오듐 혹은 Ag 등의 금속 또는 이들의 합금, 산화주석, 산화아연, 산화레늄, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속산화물 도전막, 폴리아닐린, 폴리티오펜 또는 폴리피롤 등의 유기도전성 화합물, 또는 이들의 혼합물 등을 들 수 있다. 전극의 제막법은 특별히 한정되는 일은 없고, 인쇄방식, 스프레이법, 코팅방식 등의 습식방식, 진공증착법, 스퍼터링법, 이온플레이팅법 등의 물리적 방식, CVD, 플라즈마CVD법 등의 화학적 방식, 등 중에서 상기 재료와의 적성 등을 고려하여 적당히 선택한 방법에 따라 형성할 수 있다.
다음에, 도 1에 기재된 본 발명에 따른 적층체의 제조방법의 일례에 대해, 도 8을 참조하면서 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
도 8에, 본 발명에 따른 적층체의 제조방법에 이용하는 장치의 일례를 나타낸다. 본 발명에 따른 적층체의 제조방법에 있어서는, 미스트CVD장치(300)를 이용한다. 우선, 무화기(302a, 302b) 내에는, 원료용액으로서, 각각, 제1 금속산화물 전구체(312a), 제2 금속산화물 전구체(312b)가 수납되어 있고, 공지의 수단을 이용하여 무화(「미스트화」라고도 한다)되어, 미스트가 형성된다. 제1 금속산화물 전구체(312a), 제2 금속산화물 전구체(312b)로는, 예를 들어, 금속의 유기금속착체(예를 들어 아세틸아세토네이트착체 등)나 금속갈륨을 산용액에 용해한 갈륨용액 또는 할로겐화물(예를 들어 불화물, 염화물, 브롬화물 또는 요오드화물 등)의 수용액 등을 들 수 있다. 상기 금속은, 금속산화물 결정으로서 커런덤구조를 형성가능한 금속이면 한정되지 않고, 예를 들어, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐을 들 수 있다. 또한, 제1 금속산화물 전구체(312a)와 제2 금속산화물 전구체(312b)의 각각에 포함되는 금속은, 동일할 수도 있고 상이할 수도 있다.
원료용액 중의 금속의 함유량은, 특별히 한정되지 않고, 목적이나 사양에 따라 적당히 설정할 수 있다. 바람직하게는, 0.001몰%~50몰%이며, 보다 바람직하게는 0.01몰%~5몰%이다.
적층체의 적어도 일부에 도전성을 부여하는 경우, 도핑을 행할 수 있다. 이 경우의 불순물원료는, 특별히 한정되지 않으나, 예를 들어 상기 금속이 적어도 갈륨을 포함하는 경우에는, 실리콘, 게르마늄, 주석, 마그네슘, 구리를 포함하는 착체나 화합물을 호적하게 사용할 수 있고, 특히 n형의 도전성을 부여하는 경우에는, 할로겐화주석을 이용하는 것이 바람직하다. 이들 불순물원료를, 원료용액 중에 0.1~20at%, 보다 바람직하게는 1~10at% 혼합시켜 이용할 수 있다.
원료용액의 용매는, 특별히 한정되지 않고, 물 등의 무기용매일 수도 있고, 알코올 등의 유기용매일 수도 있고, 무기용매와 유기용매의 혼합용매일 수도 있으나, 물을 이용하는 것이 바람직하다.
또한, 미스트CVD장치(300)는, 캐리어가스(301)의 공급수단을 구비하고 있다. 캐리어가스(301)는, 무화기(302a, 302b) 내에서 형성된 무화한 원료용액(금속산화물 전구체)과 혼합되어, 제막실(309)에 반송된다.
도 8에 나타내는 예에서는, 무화기(302b)와 제막실(309)이 반송배관(306)으로 접속되고, 무화기(302a)로부터의 반송배관(실리콘첨가관)(303)이 반송배관(306)의 도중에 합류하는 구조가 나타나 있으나, 반송배관(실리콘첨가관)(303)과 반송배관(306)이 독립하여 제막실(309)에 접속되어 있을 수도 있다. 한편, 반송배관(실리콘첨가관)(303)에 대해서는, 나중에 상세히 서술한다.
캐리어가스(301)는, 특별히 한정되지 않고, 예를 들어, 공기, 산소, 오존 외, 질소나 아르곤 등의 불활성 가스, 또는 수소가스나 포밍가스 등의 환원가스가 호적하게 이용된다. 캐리어가스의 종류는 1종류일 수도, 2종류 이상일 수도 있다. 캐리어가스의 유량은, 기판 사이즈나 제막실의 크기에 따라 적당히 설정하면 되고, 0.01~40L/분 정도로 할 수 있다.
또한, 도시하고 있지 않으나, 희석가스를 첨가하여, 무화된 원료와 캐리어가스의 비율을 조절하는 것도 가능하다. 희석가스의 유량은 적당히 설정하면 되고, 캐리어가스의 0.1~10배/분으로 할 수 있다. 희석가스를, 예를 들어 무화기(302a, 302b)의 하류측에 공급할 수도 있다. 희석가스는 캐리어가스와 동일한 것을 이용할 수도 있고, 상이한 것을 이용할 수도 있다.
제막실(309)의 구조 등은 특별히 한정되는 것은 아니며, 알루미늄이나 스테인레스 등의 금속을 이용할 수도 있고, 이들 금속의 내열온도를 초과하는, 보다 고온에서 제막을 행하는 경우에는 석영이나 탄화실리콘을 이용할 수도 있다. 제막실(309)의 내부 또는 외부에는, 결정기판(307)을 가열하기 위한 가열수단(310)이 마련되어 있다.
또한, 결정기판(307)은 제막실(309) 내에 설치된 서셉터(308) 상에 재치되어도 된다.
(제1 혼합기를 형성하는 스텝)
우선, 캐리어가스(301)와, 무화기(302a)로 형성한 무화한 제1 금속산화물 전구체와, 실리콘이 혼합된 제1 혼합기(313)를 형성한다. 도 8에 나타내는 예에서는, 캐리어가스(301)와 무화한 제1 금속산화물 전구체를, 제막실(309) 내에 재치된 결정기판(307) 상에 반송하는 도중에서, 실리콘을 첨가하여 제1 혼합기(313)를 형성하고 있다. 반송하는 도중에서 실리콘을 첨가하는 방법으로는, 반송배관(실리콘첨가관)(303) 내를 통과시킴으로써 실리콘을 첨가하는 것이, 간편하여 바람직하다. 예를 들어, 반송배관(실리콘첨가관)(303)으로는, 실리콘 수지를 주성분으로 한 실리콘 수지배관을 사용할 수 있고, 예를 들어 메틸실리콘고무, 비닐·메틸실리콘고무, 페닐·메틸실리콘고무 등을 호적하게 사용할 수 있다.
또한, 반송배관(실리콘첨가관)(303)을 사용한 실리콘의 첨가를 대신하여, 미리 캐리어가스(301)에 실리콘원료를 첨가하거나, 무화기(302a)로 실리콘원료를 첨가하는 방법 등을 채용하는 것도 가능하나, 상기와 같이 반송배관(실리콘첨가관)(303)을 통하는 것만으로 실리콘을 첨가하는 것으로 하면, 매우 용이하게 제1 혼합기를 형성할 수 있다.
(중간층을 형성하는 스텝)
이렇게 하여 형성한 제1 혼합기(313)를, 제막실(309) 내에서 서셉터(308)에 재치되어 가열수단(310)에 의해 가열된 결정기판(307) 상에 반송함으로써, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층을 형성한다.
제1 혼합기(313)에는, 반송배관(실리콘첨가관)(303) 내를 반송되는 과정에서 실리콘 수지유래의 실록산을 비롯한 실리콘 화합물이 혼입되어 있으므로, 이 실리콘이 중간층 형성시에, 중간층 내부에서 실리콘산화물을 형성하고, 예를 들어 산화갈륨의 결정구조가 부분적으로 흩뜨러져, 부분적으로 아모퍼스영역이 형성된다고 생각된다.
제1 혼합기(313)의 제막실(309)에의 공급은, 밸브(304)의 개폐에 의해 적당히 조정되고, 원하는 막두께의 중간층을 형성한 후에 정지된다.
여기서, 중간층을 형성하는 동안에, 제1 혼합기(313)의 공급량을 변화시킬 수도 있다. 이렇게 함으로써, 중간층 중의 결정영역비율이나 중간층의 두께의 제어를 용이하게 행할 수 있으므로, 생산성이 향상되고, 적층체를 저비용으로 생산할 수 있다.
한편, 도 8에서는, 밸브(304)는 무화기(302a)의 상류측에 설치되어 있으나, 이것으로 한정되지 않고 무화기(302a)의 하류측에 설치할 수도 있다.
(제2 혼합기를 형성하는 스텝)
또한, 무화기(302b)로 형성된 무화한 제2 금속전구체(미스트)와 캐리어가스(301)가 혼합된 제2 혼합기(323)를 형성한다. 제2 혼합기(323)는, 실리콘이 첨가되어 있지 않은 점을 제외하면, 제1 혼합기와 동일하게 하여 형성된다.
(결정층을 중간층 상에 형성하는 스텝)
상기와 같이 하여 형성된 제2 혼합기(323)를, 제막실(309) 내에서 서셉터(308)에 재치되어 가열된 결정기판(307) 상에 반송함으로써, 중간층 상에 제2 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정층을 형성한다.
제막실(309)에 도입된 제2 혼합기(323)은, 제막실(309) 내에서 열원(310)에 의해 가열된 결정기판(307) 상에서 반응하여, 결정층이 형성된다.
결정기판(307)의 온도는, 이용하는 원료나 목적의 형성물에 따라 적당히 설정되는 것인데, 중간층 형성시는 350℃ 이상 600℃ 이하인 것이 좋고, 보다 바람직하게는 400℃ 이상 500℃ 이하로 하는 것이 좋다. 이러한 온도범위로 함으로써, 결정영역과 아모퍼스영역이 혼재된 중간층을, 보다 안정적으로 형성할 수 있다.
또한, 중간층 상에, 예를 들어 α상의 산화갈륨을 결정층으로서 형성하는 경우에는, 380℃ 이상 900℃ 이하인 것이 좋다. 이러한 온도범위로 함으로써, β상보다도 α상의 산화갈륨의 결정층을, 보다 안정적으로 형성할 수 있다.
제막은, 대기압하, 가압하 및 감압하 중 어느 조건하에서 행해져도 되나, 장치비용이나 생산성의 면에서, 대기압하에서 행해지는 것이 바람직하다.
한편, 막두께는 제막시간이나 캐리어가스 유량을 조정함으로써, 설정할 수 있다.
또한, 중간층을 형성할 때, 제막실(309)에 공급되는 혼합기는, 제1 혼합기(313)만이어도 되고, 제1 혼합기(313)와 제2 혼합기(323)의 양방이어도 된다. 제1 혼합기(313)와 제2 혼합기(323)를 동시에 공급하는 경우에는, 예를 들어 무화기(302a와 302b)에 흘리는 캐리어가스의 총유량을 전술한 유량 범위 내로 하는 것이 바람직하다. 한편, 동 도면 중에서는, 밸브(304, 305)는 무화기(302a, 302b)의 상류측에 설치되어 있으나, 무화기(302a, 302b)의 하류측에 설치할 수도 있다.
실시예
이하, 실시예를 들어 본 발명에 대해 상세하게 설명하나, 이것은 본 발명을 한정하는 것은 아니다.
(실시예)
도 8과 동일한 미스트CVD장치를 이용하여, 적층체의 제조를 행하였다.
무화기로서의 2대의 분무기(분무기A, 분무기B)와, 석영제의 제막실을 준비하였다. 분무기A와 제막실을 석영제 배관으로 접속하고, 분무기B는 실리콘 수지제 배관을 개재하여, 제막실 바로 앞에서 분무기A에 접속되어 있는 석영제 배관에 접속하였다.
다음에, 갈륨아세틸아세토네이트 0.02mol/L의 수용액에 농도 34%의 염산을 체적비로 1% 첨가하고, 스터러로 60분간 교반하여, 전구체를 얻었다. 이 전구체를 2대의 분무기(분무기A, 분무기B)의 각각에 충전하였다.
다음에, 두께 0.45mm의 c면 사파이어기판을, 제막실 내에 설치한 서셉터에 재치하고, 기판온도가 450℃가 되도록 가열하였다.
다음에, 2.4MHz의 초음파 진동자에 의해 물을 통해 분무기A, B의 전구체에 초음파 진동을 전파시켜, 전구체를 무화(미스트화)하였다.
다음에, 분무기B에 질소가스를 5L/min의 유량으로 첨가하고, 무화한 전구체와 질소가스의 혼합기를 반응기에 5분간 공급하여, 막두께 약 70nm의 중간층을 형성하였다. 이 직후, 분무기B에의 질소가스 공급을 정지하고, 반응기에의 혼합기 공급을 정지하였다.
다음에, 분무기A에 질소가스를 5L/min 유량으로 첨가하고, 미스트와 질소가스의 혼합기를 반응기에 30분간 공급하여 막두께 약 300nm의 결정층을 형성하였다. 이 직후, 분무기A에의 질소가스 공급을 정지하고, 반응기에의 혼합기 공급을 정지하였다.
다음에, 기판의 가열을 정지하고, 실온 부근까지 냉각하고 나서 기판을 제막실로부터 취출하였다.
제작한 적층체의 결정층은, X선회절측정으로 2θ=40.3°에 피크가 나타난 점에서, α상의 Ga2O3인 것이 확인되었다.
이후, 제작한 적층체를 투과형 전자현미경(TEM)분석하였다. 또한, 에너지분산형 X선분석(EDX)에 의해, 적층체 중의 실리콘농도를 분석하였다.
(비교예)
실시예에서 이용한 장치 중, 분무기B와 실리콘 수지배관을 제거하고, 결정층의 제막을 행하였다.
우선, 실시예에서 이용한 것과 동일한 전구체를 분무기A에 충전하였다.
다음에, 두께 0.45mm의 c면 사파이어기판을, 제막실 내에 설치한 서셉터에 재치하고, 기판온도가 450℃가 되도록 가열하였다.
다음에, 2.4MHz의 초음파 진동자에 의해 물을 통해 분무기A의 전구체에 초음파 진동을 전파시켜, 전구체를 무화(미스트화)하였다.
다음에, 분무기A에 질소가스를 5L/min 유량으로 첨가하고, 미스트와 질소가스의 혼합기를 반응기에 35분간 공급하여 결정층을 형성하였다. 이 직후, 분무기A에의 질소가스 공급을 정지하고, 제막실에의 혼합기 공급을 정지하였다.
다음에, 기판에의 가열을 정지하고, 실온 부근까지 냉각하고 나서 기판을 제막실로부터 취출하였다.
제작한 결정층은, X선회절측정으로 2θ=40.3°에 피크가 나타난 점에서, α상의 Ga2O3인 것이 확인되었다.
이후, 제작한 적층체를 투과형 전자현미경(TEM)분석하였다. 또한, EDX에 의해, 적층체 중의 실리콘농도를 분석하였다.
도 9에 실시예, 도 10에 비교예에서 제작한 적층체의 단면TEM상(像)을 나타낸다. 도 9에 나타내는 실시예에서는, 기판 상에 기둥상의 결정영역을 포함하는 중간층이 형성되어 있는 것을 알 수 있다. 단면TEM상의 중간층에 있어서, 검게 보이는 기둥상 부분이 결정영역이다. 동일 시료로 복수 개소의 TEM상을 화상해석한 결과, 중간층 중의 결정영역의 비율은 약 9.5%였다. 한편, 도 10에 나타내는 비교예에 있어서는, 중간층은 형성되어 있지 않다.
또한, 결정층에 주목하면, 실시예에서는, 중간층 상의 결정층에서는 중간상의 기둥상 결정을 종결정으로서 성장시킨 큰 결정립(하얗게 보이는 부분)이 형성되어 있는 것을 알 수 있다. 도 10에 나타내는 비교예의 결정층에 비해, 막성장 방향으로 연신하는 검은색의 콘트라스트로서 관찰되는 결정결함이 대폭 저감되어 있는 것을 알 수 있다.
도 11은, 도 9, 도 10의 시야에 있어서의 실리콘원자의 농도분포를 나타낸 것이다. 실시예(도 9)에서는, 중간층에 해당하는 기판표면으로부터 약 70nm의 영역에 있어서, 최대로 약 2.0at%의 실리콘이 검출되었다. 한편, 실시예의 결정층, 및 비교예의 결정층 중에 있어서의 실리콘농도는 노이즈 레벨로 불검출이었다.
상기 결과로부터, 본 발명에 따르면, 종래 기술보다도 저결함의 고품질의 결정층(결정막)이 얻어지는 것을 알 수 있다.
게다가, 본 발명에서는, 중간층과 결정층의 형성을 하나의 장치로 행하고 있으므로, 종래의 ELO법과 같이, ELO성장용 마스크를 형성하기 위한 별도의 장치를 이용한 제막이나 포토리소그래피 공정을 필요로 하는 제막과 비교하여, 매우 저비용이면서 생산성 높게, 저결함의 고품질의 결정층(결정막)을 얻을 수 있다. 나아가, 상기와 같이 다른 장치를 사용할 필요가 없으므로, 결정기판이 오염을 입을 가능성도 낮아진다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (17)

  1. 결정기판과
    이 결정기판의 주표면 상에 형성된, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층과,
    이 중간층 상에 형성된, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층을 갖는 것을 특징으로 하는 적층체.
  2. 제1항에 있어서,
    상기 결정영역은, 상기 결정기판의 결정면으로부터의 에피택셜성장층인 것을 특징으로 하는 적층체.
  3. 제1항 또는 제2항에 있어서,
    상기 중간층의, 상기 결정기판의 상기 주표면에 수직인 임의의 단면에 있어서, 상기 중간층에 포함되는 상기 결정영역의 비율이 1% 이상인 것을 특징으로 하는 적층체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 중간층의, 상기 결정기판의 상기 주표면에 수직인 임의의 단면에 있어서, 상기 중간층에 포함되는 상기 결정영역의 비율이 4% 이상 25% 이하인 것을 특징으로 하는 적층체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 중간층의 막두께가 1nm 이상인 것을 특징으로 하는 적층체.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 중간층의 막두께가 10nm 이상인 것을 특징으로 하는 적층체.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 금속산화물은, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐 중 어느 하나를 포함하는 산화물을 주성분으로 하는 것을 특징으로 하는 적층체.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 금속산화물은, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐 중 어느 하나를 포함하는 산화물을 주성분으로 하는 것을 특징으로 하는 적층체.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 중간층이 추가로 실리콘을 포함하는 것을 특징으로 하는 적층체.
  10. 제9항에 있어서,
    상기 중간층에 포함되는 상기 실리콘의 농도는 0.5at% 이상인 것을 특징으로 하는 적층체.
  11. 제9항 또는 제10항에 있어서,
    상기 중간층에 포함되는 상기 실리콘의 농도는 1at% 이상 10at% 이하인 것을 특징으로 하는 적층체.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 결정기판과 상기 중간층과의 사이에, 추가로 응력완화층을 구비하는 것을 특징으로 하는 적층체.
  13. 반도체층과 전극을 적어도 포함하는 반도체장치로서, 상기 반도체층으로서,제1항 내지 제12항 중 어느 한 항에 기재된 적층체의 적어도 일부를 구비하는 것을 특징으로 하는 반도체장치.
  14. 적층체의 제조방법으로서,
    무화(霧化)한 제1 금속산화물 전구체와 캐리어가스와 실리콘이 혼합된 제1 혼합기를 형성하는 스텝과,
    상기 제1 혼합기를 가열된 결정기판 상에 공급하여, 제1 금속산화물을 주성분으로 하고 커런덤구조로 이루어지는 결정상의 결정영역과, 아모퍼스상의 아모퍼스영역이 혼재된 중간층을 형성하는 스텝과,
    무화한 제2 금속산화물 전구체와 캐리어가스가 혼합된 제2 혼합기를 형성하는 스텝과,
    상기 제2 혼합기를 가열된 상기 결정기판 상에 공급하여, 제2 금속산화물을 주성분으로 하고 커런덤구조의 결정층을 상기 중간층 상에 형성하는 스텝을 포함하는 것을 특징으로 하는 적층체의 제조방법.
  15. 제14항에 있어서,
    상기 제1 혼합기를 형성하는 스텝에서는, 상기 무화한 제1 금속산화물 전구체와 상기 캐리어가스를 상기 결정기판 상에 반송하는 도중에서, 상기 실리콘의 첨가가 행해지는 것을 특징으로 하는 적층체의 제조방법.
  16. 제15항에 있어서,
    상기 실리콘의 첨가는, 상기 무화한 제1 금속산화물 전구체와 상기 캐리어가스를 실리콘 수지제의 관을 통하여 반송함으로써 행해지는 것을 특징으로 하는 적층체의 제조방법.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 중간층을 형성하는 스텝에 있어서, 상기 제1 혼합기의 공급량을 변화시키는 것을 특징으로 하는 적층체의 제조방법.
KR1020217007405A 2018-09-27 2019-09-09 적층체, 반도체장치 및 적층체의 제조방법 KR20210058834A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-182714 2018-09-27
JP2018182714A JP6909191B2 (ja) 2018-09-27 2018-09-27 積層体、半導体装置及び積層体の製造方法
PCT/JP2019/035415 WO2020066575A1 (ja) 2018-09-27 2019-09-09 積層体、半導体装置及び積層体の製造方法

Publications (1)

Publication Number Publication Date
KR20210058834A true KR20210058834A (ko) 2021-05-24

Family

ID=69950050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217007405A KR20210058834A (ko) 2018-09-27 2019-09-09 적층체, 반도체장치 및 적층체의 제조방법

Country Status (7)

Country Link
US (3) US20210313433A1 (ko)
EP (1) EP3859770A4 (ko)
JP (2) JP6909191B2 (ko)
KR (1) KR20210058834A (ko)
CN (1) CN112771651A (ko)
TW (2) TWI811459B (ko)
WO (1) WO2020066575A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240011442A (ko) * 2022-07-19 2024-01-26 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210350A1 (ja) * 2020-04-13 2021-10-21 信越化学工業株式会社 成膜装置及び成膜方法
WO2022030114A1 (ja) * 2020-08-06 2022-02-10 信越化学工業株式会社 半導体積層体、半導体素子および半導体素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
KR20000041281A (ko) 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법
JP3721011B2 (ja) * 1999-06-28 2005-11-30 日立マクセル株式会社 情報記録媒体及びそれを用いた磁気記憶装置、光磁気記憶装置
JP2001038831A (ja) 1999-07-29 2001-02-13 Pentel Corp 内面に樹脂層を有する金属パイプの製造方法
JP2004296598A (ja) * 2003-03-26 2004-10-21 Canon Inc 太陽電池
JP2006060066A (ja) 2004-08-20 2006-03-02 Mitsubishi Electric Corp シリコン酸化膜の成膜方法および成膜装置
JP5051023B2 (ja) 2008-06-23 2012-10-17 スタンレー電気株式会社 成膜装置および半導体素子の製造方法
KR101137632B1 (ko) * 2009-08-25 2012-04-20 성균관대학교산학협력단 금속산화물 나노구조체의 제조방법 및 금속산화물 나노구조체가 구비된 전자소자
JP4877372B2 (ja) 2009-08-28 2012-02-15 カシオ計算機株式会社 塗布装置及び塗布方法
US9472637B2 (en) * 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
US8552465B2 (en) * 2011-11-09 2013-10-08 Toshiba Techno Center Inc. Method for reducing stress in epitaxial growth
JP5462897B2 (ja) 2012-01-24 2014-04-02 東京エレクトロン株式会社 半導体装置の製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
WO2015005202A1 (ja) * 2013-07-09 2015-01-15 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
US9701574B2 (en) 2013-10-09 2017-07-11 Corning Incorporated Crack-resistant glass-ceramic articles and methods for making the same
US20150225845A1 (en) 2014-02-12 2015-08-13 Electronics And Telecommunications Research Institute Method for forming metal oxide thin film and device for printing metal oxide thin film
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
WO2016035696A1 (ja) 2014-09-02 2016-03-10 株式会社Flosfia 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP6515318B2 (ja) * 2014-09-25 2019-05-22 株式会社Flosfia 結晶性積層構造体の製造方法および半導体装置
JP6774592B2 (ja) * 2015-09-08 2020-10-28 株式会社Flosfia 深紫外発光素子
JP2017118090A (ja) 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
FR3056011B1 (fr) * 2016-09-09 2019-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de selection d’une cellule memoire

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793732B2 (ja) 2011-07-27 2015-10-14 高知県公立大学法人 ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240011442A (ko) * 2022-07-19 2024-01-26 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿

Also Published As

Publication number Publication date
JP2021168406A (ja) 2021-10-21
WO2020066575A1 (ja) 2020-04-02
JP7220257B2 (ja) 2023-02-09
TWI811459B (zh) 2023-08-11
TW202029285A (zh) 2020-08-01
CN112771651A (zh) 2021-05-07
EP3859770A4 (en) 2022-06-01
TW202338936A (zh) 2023-10-01
US20230238432A1 (en) 2023-07-27
US20210313433A1 (en) 2021-10-07
TWI838287B (zh) 2024-04-01
US11990521B2 (en) 2024-05-21
JP6909191B2 (ja) 2021-07-28
EP3859770A1 (en) 2021-08-04
JP2020053598A (ja) 2020-04-02
US11984481B2 (en) 2024-05-14
US20230223446A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
JP6936982B2 (ja) 半導体装置
JP6916426B2 (ja) 積層構造体およびその製造方法、半導体装置ならびに結晶膜
JP7220257B2 (ja) 積層体、半導体装置、ミストｃｖｄ装置及び成膜方法
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP2022172066A (ja) 結晶性酸化物半導体膜および半導体装置
JP2021024184A (ja) 積層体、半導体膜、半導体装置、半導体システム及び積層体の製造方法
JP7346626B2 (ja) 半導体積層体
JP7061214B2 (ja) 半導体積層体、半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right