TWI811029B

TWI811029B - 用於電路元件的連接設計方法

Info

Publication number: TWI811029B
Application number: TW111126988A
Authority: TW
Inventors: 廖德裕
Original assignee: 和碩聯合科技股份有限公司
Priority date: 2022-07-19
Filing date: 2022-07-19
Publication date: 2023-08-01
Also published as: TW202405689A

Abstract

本發明提供一種用於電路元件的連接設計方法。連接設計方法包括：依據拓樸連接連接所述多個電路元件；獲得在拓樸連接中的最長的訊號反射路徑上的反射訊號的上升-下降時間長度；以及當上升-下降時間長度不在特定規範內時，調整所述多個電路元件之間的距離以縮短最長的訊號反射路徑。

Description

用於電路元件的連接設計方法

本發明是有關於一種連接設計方法，且特別是有關於一種用於電路元件的連接設計方法。

一般來說，多個電路元件會被連接以形成一電路或裝置。當傳輸訊號經由所述多個電路元件之間的連接路徑被傳輸到接收端電路元件時，其他電路元件所造成的反射波（或稱，反射訊號）會干擾傳輸訊號，從而使傳輸訊號的品質下降。因此，電路或裝置的設計者可遵循電路元件的供應商所提供的設計規範來進行所述多個電路元件的佈線設計，以降低反射訊號對傳輸訊號的干擾。設計者也可調整電路元件間的線路長度為0.5單位間隔（Unit Interval，UI）的整數倍，以降低反射訊號對傳輸訊號的干擾。

然而，在傳輸訊號具有較低傳輸速率的應用中，上述0.5 UI可能會長達數公尺。因此，佈線設計會基於0.5 UI的設計規則而難以實現。此外，供應商所提供的設計規範不一定適用於具有較低傳輸速率的傳輸訊號。因此，如何提供一種具有彈性的連接設計方法以降低反射訊號對傳輸訊號的干擾，是本領域技術人員的研究重點之一。

本發明提供一種用於電路元件的連接設計方法，能夠降低訊號反射對訊號的干擾。

本發明的用於多個電路元件的連接設計方法包括：依據拓樸連接來連接所述多個電路元件；獲得在拓樸連接中的最長的訊號反射路徑上的反射訊號的上升-下降時間長度；以及當上升-下降時間長度不在特定規範內時，調整所述多個電路元件之間的距離以縮短最長的訊號反射路徑。

基於上述，連接設計方法獲得在拓樸連接中的最長的訊號反射路徑上的反射訊號的上升-下降時間長度。當上升-下降時間長度不在特定規範內時，連接設計方法調整所述多個電路元件之間的距離。反射訊號的上升-下降時間長度被限制在特定規範內。如此一來，反射訊號所造成的干擾能夠被降低。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請同時參考圖1以及圖2，圖1是依據本發明第一實施例所繪示的連接設計方法的流程圖。圖2是依據本發明一實施例所繪示的計算裝置以及電路的示意圖。連接設計方法S100適用於多個電路元件之間的連接設計。在本實施例中，電路100包括電路元件CE1~CE5（本發明並不以電路元件的數量為限）。連接設計方法S100包括步驟S110~S150。在步驟S110中，電路元件CE1~CE5依據拓樸連接而被連接。在本實施例中，拓樸連接例如包括菊花鏈（daisy chain）拓樸連接（本發明並不以此為限）。電路元件CE1~CE5依據拓樸連接被產生如圖2所示的電路100。本發明電路元件的數量可以是多個，並不以本實施例為限。

在步驟S120中，在拓樸連接中的最長的訊號反射路徑LRMAX上的反射訊號SR的上升-下降時間長度TV被獲得。最長的訊號反射路徑LRMAX是反射訊號SR的最長傳輸路徑。反射訊號SR會在最長的訊號反射路徑LRMAX上進行多重反射。當傳輸訊號ST在傳輸路徑上遭遇到反射訊號SR時，傳輸訊號ST可能會被干擾。在本實施例中，計算裝置200會在步驟S120中接收電路100的配置資訊來獲知最長的訊號反射路徑LRMAX。計算裝置200依據最長的訊號反射路徑LRMAX的長度以及反射訊號SR的傳輸速度來估算反射訊號SR的上升-下降時間長度TV。在本實施例中，反射訊號SR的傳輸速度大致上等於傳輸訊號ST的傳輸速度。換言之，計算裝置200依據傳輸訊號ST的傳輸速度來獲知反射訊號SR的傳輸速度。在一些實施例中，計算裝置200可產生傳輸訊號ST，並將傳輸訊號ST提供至電路100。

在本實施例中，反射訊號SR的上升-下降時間長度TV是反射訊號SR基於最長的訊號反射路徑LRMAX的多重反射結果。因此，計算裝置200能夠進一步地依據反射訊號SR的傳輸速度以及最長的訊號反射路徑LRMAX的長度來估算出上升-下降時間長度TV。

在步驟S130中，反射訊號SR的上升-下降時間長度TV被判斷是否在特定規範SPC內。當上升-下降時間長度TV不在特定規範SPC內時，電路元件CE1~CE5之間的距離在步驟S140中被調整以縮短最長的訊號反射路徑LRMAX。縮短最長的訊號反射路徑LRMAX會縮短反射訊號SR的上升-下降時間長度TV。在另一方面，當上升-下降時間長度TV在特定規範SPC內時，電路元件CE1~CE5之間的距離在步驟S150中不被調整。在本實施例中，計算裝置200會在步驟S130中判斷反射訊號SR的上升-下降時間長度TV是否在特定規範SPC內。當反射訊號SR的上升-下降時間長度TV不在特定規範SPC內時，計算裝置200會在步驟S140中提供對應的結果資訊RI。結果資訊RI指示出電路元件CE1~CE5之間的距離需要被調整的資訊。在另一方面，當上升-下降時間長度TV在特定規範SPC內時，計算裝置200會在步驟S150中不提供結果資訊RI。也就是說，電路元件CE1~CE5之間的距離並不需要被調整。

在此值得一提的是，連接設計方法S100獲得在拓樸連接中的最長的訊號反射路徑LRMAX上的反射訊號SR的上升-下降時間長度TV。當上升-下降時間長度TV不在特定規範SPC內時，連接設計方法S100調整電路元件CE1~CE5之間的距離以縮短最長的訊號反射路徑LRMAX。反射訊號SR的上升-下降時間長度TV被限制在特定規範SPC內。如此一來，反射訊號SR所造成的干擾能夠被降低。

在本實施例中，電路元件CE1~CE5分別是具有訊號收發功能的積體電路或晶片。在本實施例中，計算裝置200例如是中央處理單元（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位訊號處理器（Digital Signal Processor，DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuits，ASIC）、可程式化邏輯裝置（Programmable Logic Device，PLD）或其他類似裝置或這些裝置的組合，其可載入並執行電腦程式。

在本實施例中，電路元件CE1透過分支節點T1與電路元件CE2電性連接。電路元件CE1與分支節點T1之間相距路徑長度L0、L1。電路元件CE1與分支節點T1之間例如具有一電阻值RS0。本發明並不以電路元件CE1與分支節點T1之間的電阻值為限。電路元件CE2與分支節點T1之間相距路徑長度L11。電路元件CE1透過分支節點T2與電路元件CE3電性連接。分支節點T1、T2之間相距路徑長度L2。電路元件CE3與分支節點T2之間相距路徑長度L21。電路元件CE1透過分支節點T3與電路元件CE4電性連接。分支節點T2、T3之間相距路徑長度L3。電路元件CE4與分支節點T3之間相距路徑長度L31。電路元件CE1透過分支節點T3與電路元件CE4電性連接。電路元件CE4與分支節點T3之間相距路徑長度L4、L41。

舉例來說，在電路元件CE1將傳輸訊號ST提供至電路元件CE2的情況下，最長的訊號反射路徑LRMAX的長度LR是分支節點T1與電路元件CE3~CE5之間的來回傳輸路徑的長度總和。最長的訊號反射路徑LRMAX的長度LR如公式(1)所示。

…公式(1)

基於公式(1)可得知，電路元件CE1、CE2以外的電路元件CE3~CE5會在拓樸連接的路徑上反射傳輸訊號ST。因此，最長的訊號反射路徑LRMAX的長度會基於分支節點T1與電路元件CE3~CE5之間的來回傳輸路徑的長度總和被估算。

請同時參考圖2、圖3以及圖4，圖3是依據本發明第二實施例所繪示的連接設計方法的流程圖。圖4是依據本發明一實施例所繪示的電路的示意圖。在本實施例中，連接設計方法S200包括步驟S210~S270。在步驟S210中，電路元件CE1~CE5依據拓樸連接而被連接以產生如圖2所示的電路100。

在步驟S220中，阻尼電阻器R1~R4被連接於分支節點T1~T3與電路元件CE1~CE5之間。在本實施例中，阻尼電阻器R1被連接於分支節點T1與電路元件CE2之間。阻尼電阻器R2被連接於分支節點T2與電路元件CE3之間。阻尼電阻器R3被連接於分支節點T3與電路元件CE4之間。阻尼電阻器R4被連接於分支節點T3與電路元件CE5之間。因此，在步驟S220中，電路100會形成如圖4所示的電路300。

此外，阻尼電阻器R1與分支節點T1之間相距路徑長度L11’。阻尼電阻器R1與電路元件CE2之間相距路徑長度L12’。阻尼電阻器R2與分支節點T2之間相距路徑長度L21’。阻尼電阻器R2與電路元件CE3之間相距路徑長度L22’。阻尼電阻器R3與分支節點T3之間相距路徑長度L31’。阻尼電阻器R3與電路元件CE4之間相距路徑長度L32’。此外，阻尼電阻器R4與分支節點T3之間相距路徑長度L4、L41’。阻尼電阻器R4與電路元件CE5之間相距路徑長度L42’。

在步驟S230中，特定規範SPC被制訂。在本實施例中，特定規範SPC包括標準的上升時間長度以及標準的下降時間長度等設計規範。標準的上升時間長度大致等於傳輸訊號ST的最小上升時間長度的第一預設比例。標準的下降時間長度大致等於傳輸訊號ST的最小下降時間長度的第二預設比例。第一預設比例以及第二預設比例分別小於1。舉例來說，計算裝置200接收到傳輸訊號ST的上升緣（rising edge）的最小上升時間長度以及最小下降時間長度。計算裝置200將最小上升時間長度乘以第一預設比例（例如是60％）以產生標準的上升時間長度。計算裝置200將最小下降時間長度乘以第二預設比例（例如是60％）以產生標準的下降時間長度。基於實際的應用，第一預設比例以及第二預設比例可以被調整。

在步驟S240中，計算裝置200獲得在拓樸連接中的最長的訊號反射路徑LRMAX上的反射訊號SR的上升-下降時間長度TV。

舉例來說，在電路元件CE1將傳輸訊號ST提供至電路元件CE2的情況下，最長的訊號反射路徑LRMAX的長度LR如公式(2)所示。

…公式(2)

參數X、Y分別是關聯於阻尼電阻器R1~R4的電阻值的參數。參數X、Y分別是介於0到1之間的實數。參數X、Y之間的比例可以由阻尼電阻器R1~R4的電阻值來決定。阻尼電阻器R1~R4的電阻值越高，這表示阻尼電阻器R1~R4能夠吸收反射訊號SR的較多能量，因此，參數Y越小。在例一方面，阻尼電阻器R1~R4的電阻值越低，參數Y則越大。因此，基於公式(2)，長度LR可以被視為最長的訊號反射路徑LRMAX的等效長度。也就是說，基於公式(2)，計算裝置200會依據電路元件CE1~CE5之間的距離以及阻尼電阻器R1~R4的電阻值來估測最長的訊號反射路徑LRMAX的等效長度。

在獲知最長的訊號反射路徑LRMAX的長度後，計算裝置200會在步驟S240中依據最長的訊號反射路徑LRMAX的長度以及反射訊號SR的傳輸速度來估算反射訊號SR的上升-下降時間長度TV。

在步驟S250中，在本實施例中，計算裝置200會判斷反射訊號SR的上升-下降時間長度TV是否在特定規範SPC內。當反射訊號SR的上升-下降時間長度TV不在特定規範SPC內時，計算裝置200會在步驟S260中提供結果資訊RI以告知電路元件CE1~CE5之間的距離需要被調整。在另一方面，當上升-下降時間長度TV在特定規範SPC內時，計算裝置200會在步驟S270中不提供結果資訊RI。

進一步來說，當上升-下降時間長度TV被判斷出大於標準的上升時間長度以及標準的下降時間長度的至少其中一者時，電路元件CE1~CE5之間的距離需要被調整以縮短最長的訊號反射路徑LRMAX。

舉例來說明，在電路元件CE1將傳輸訊號ST提供至電路元件CE2的情況下，最長的訊號反射路徑LRMAX的長度LR如上述公式(2)所示。在步驟S260中，最長的訊號反射路徑LRMAX的等效長度需要被縮短。因此，阻尼電阻器R2~R4的電阻值可以被提高以縮短最長的訊號反射路徑LRMAX的等效長度。阻尼電阻器R2~R4的電阻值例如可以從30歐姆提高至120歐姆（本發明並不以此為限）。因此，參數Y會趨近於0。假設參數Y等於1，則最長的訊號反射路徑LRMAX的長度LR如公式(2’)所示。

…公式(2’)

換言之，阻尼電阻器R2~R4吸收反射訊號SR的能量。長度L22’、L32’、L42’會被忽略。因此，最長的訊號反射路徑LRMAX能夠被縮短。

在一些實施例中，計算裝置200可透過結果資訊RI來提供提高阻尼電阻器R2~R4的電阻值的訊息。

請同時參考圖2、圖4以及圖5，圖5是依據本發明一實施例所繪示的傳輸訊號的波形圖。圖5示出了傳輸訊號ST的波形圖CV1、CV2。波形圖CV1是最長的訊號反射路徑LRMAX過長所產生的傳輸訊號ST的波形圖。最長的訊號反射路徑LRMAX過長會使得反射訊號SR的上升-下降時間長度TV1大於標準的上升時間長度TS1並且反射訊號SR的上升-下降時間長度TV2大於標準的下降時間長度TS2。在上升-下降時間長度TV大於標準的上升時間長度TS1以及標準的下降時間長度TS2的情況下，傳輸訊號ST會被反射訊號SR的突波VB1、VB2所干擾。應注意的是，接收到傳輸訊號ST的電路元件會因為突波VB1、VB2而誤判傳輸訊號ST的電壓準位，進而發生誤操作。

波形圖CV2是最長的訊號反射路徑LRMAX被縮短所產生的傳輸訊號ST的波形圖。阻尼電阻器R2~R4的電阻值可以被提高以縮短最長的訊號反射路徑LRMAX的等效長度。因此，使得反射訊號SR的上升-下降時間長度TV1小於標準的上升時間長度TS1並且反射訊號SR的上升-下降時間長度TV2小於標準的下降時間長度TS2。此外，突波VB1、VB2的上升-下降被下降。因此，突波VB1隱沒在標準的上升時間長度TS1。突波VB2隱沒在標準的下降時間長度TS2中。傳輸訊號ST不會被反射訊號SR的突波VB1、VB2所干擾。

在一些實施例中，阻尼電阻器R2的位置可以被調整以鄰近於分支節點T2。阻尼電阻器R3的位置可以被調整以鄰近於分支節點T3。阻尼電阻器R4的位置可以被調整以鄰近於分支節點T4。公式(2)中的路徑長度L21’、L31’、L4、L41’可以被縮短。因此，最長的訊號反射路徑LRMAX的等效長度被縮短。

請同時參考圖3、圖4以及圖6，圖6是依據步驟S260所繪示的電路的示意圖。在本實施例中，在步驟S260中，電路300會被調整為電路400。進一步來說，分支節點T1被調整以靠近分支節點T2。公式(2)中的路徑長度L2被省略。因此，最長的訊號反射路徑LRMAX的等效長度被縮短。

請同時參考圖3、圖4以及圖7，圖7是依據步驟S260所繪示的另一電路的示意圖。在本實施例中，在步驟S260中，電路300會被調整為電路500。進一步來說，分支節點T1、T2被調整以靠近分支節點T3。公式(2)中的路徑長度L2、L3被省略。因此，最長的訊號反射路徑LRMAX的等效長度被縮短。

綜上所述，本發明的連接設計方法獲得在拓樸連接中的最長的訊號反射路徑上的反射訊號的上升-下降時間長度。當上升-下降時間長度不在特定規範內時，連接設計方法調整所述多個電路元件之間的距離。反射訊號的上升-下降時間長度能夠被限制在特定規範內。如此一來，反射訊號所造成的干擾能夠被降低。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、300、400、500:電路

200:計算裝置

CE1~CE5:電路元件

CV1、CV2:傳輸訊號的波形圖

L0、L1、L11、L11’、L12’、L2、L21、L21’、L22’、L3、L31、L31’、L32’、L4、L41、L41’、L42’:路徑長度

LRMAX:最長的訊號反射路徑

R1~R4:阻尼電阻器

RI:結果資訊

RS0:電阻值

S100、S200:連接設計方法

S110~S150:步驟

S210~S270:步驟

SPC:特定規範

SR:反射訊號

ST:傳輸訊號

t:時間

T1、T2、T3:分支節點

TS1:標準的上升時間長度

TS2:標準的下降時間長度

TV、TV1、TV2:上升-下降時間長度

V:電壓值

VB1、VB2:反射訊號的突波

圖1是依據本發明第一實施例所繪示的連接設計方法的流程圖。圖2是依據本發明一實施例所繪示的計算裝置以及電路的示意圖。圖3是依據本發明第二實施例所繪示的連接設計方法的流程圖。圖4是依據本發明一實施例所繪示的電路的示意圖。圖5是依據本發明一實施例所繪示的傳輸訊號的波形圖。圖6是依據步驟S260所繪示的電路的示意圖。圖7是依據步驟S260所繪示的另一電路的示意圖。

S100:連接設計方法

S110~S150:步驟

Claims

一種用於多個電路元件的連接設計方法，包括：依據一拓樸連接連接該些電路元件，該拓樸連接具有多個分支節點連接該些電路元件；獲得在該拓樸連接中的一最長的訊號反射路徑上的一反射訊號的一上升-下降時間長度；以及當該上升-下降時間長度不在一特定規範內時，調整該些電路元件之間的一距離以縮短該最長的訊號反射路徑，其中該特定規範包括一標準的上升時間長度以及一標準的下降時間長度，該標準的上升時間長度大致等於該些電路元件的一傳輸訊號的一最小上升時間長度的一第一預設比例，且該第一預設比例小於1；將一阻尼電阻器設置於各分支節點與所連接的至少一該電路元件之間；依據該些電路元件之間的該距離以及該阻尼電阻器的電阻值來估測該最長的訊號反射路徑的等效長度；以及當該上升-下降時間長度大於該標準的上升時間長度以及該標準的下降時間長度的至少其中一者時，縮短該最長的訊號反射路徑的等效長度。
如請求項1所述的連接設計方法，其中該拓樸連接包括菊花鏈(daisy chain)拓樸連接。
如請求項1所述的連接設計方法，其中獲得在該拓樸連接中的一最長的訊號反射路徑上的該反射訊號的該上升-下降時間長度的步驟包括：依據該最長的訊號反射路徑的長度以及該反射訊號的傳輸速度來估算該反射訊號的該上升-下降時間長度。
如請求項1所述的連接設計方法，其中：該標準的下降時間長度大致等於該些電路元件的該傳輸訊號的一最小下降時間長度的一第二預設比例，並且該第二預設比例小於1。
如請求項1所述的連接設計方法，其中該些電路元件包括一第一電路元件、一第二電路元件以及至少一第三電路元件，其中該第一電路元件與該第二電路元件連接於該些分支節點當中的一第一分支節點，其中該連接設計方法還包括：在該第一電路元件將一傳輸訊號提供至該第二電路元件的情況下，依據該至少一第三電路元件與該第一分支節點之間的來回傳輸路徑的長度總和估算該最長的訊號反射路徑的長度。
如請求項1所述的連接設計方法，其中調整該些電路元件之間的該距離以縮短該最長的訊號反射路徑的步驟包括：提高該阻尼電阻器的電阻值以縮短該最長的訊號反射路徑的等效長度。
如請求項1所述的連接設計方法，其中調整該些電路元件之間的該距離以縮短該最長的訊號反射路徑的步驟包括：將該阻尼電阻器鄰近於該分支節點設置以縮短該最長的訊號反射路徑的等效長度。