TWI810925B - 半導體記憶體裝置 - Google Patents

半導體記憶體裝置 Download PDF

Info

Publication number
TWI810925B
TWI810925B TW111117188A TW111117188A TWI810925B TW I810925 B TWI810925 B TW I810925B TW 111117188 A TW111117188 A TW 111117188A TW 111117188 A TW111117188 A TW 111117188A TW I810925 B TWI810925 B TW I810925B
Authority
TW
Taiwan
Prior art keywords
pattern
word line
channel
channel portion
memory device
Prior art date
Application number
TW111117188A
Other languages
English (en)
Other versions
TW202309892A (zh
Inventor
李基碩
金根楠
金熙中
李元錫
趙珉熙
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202309892A publication Critical patent/TW202309892A/zh
Application granted granted Critical
Publication of TWI810925B publication Critical patent/TWI810925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

揭露一種半導體記憶體裝置。所述半導體記憶體裝置可包括：位元線，在第一方向上延伸；字元線，在垂直於第一方向的第二方向上延伸；通道圖案，位於位元線與字元線之間，所述通道圖案包括水平通道部分以及垂直通道部分，水平通道部分連接至位元線，垂直通道部分在垂直於第一方向及第二方向的第三方向上自水平通道部分延伸；以及閘極絕緣圖案，位於字元線與通道圖案之間。通道圖案的水平通道部分可被設置成平行於相對於第一方向及第二方向傾斜的第四方向。

Description

半導體記憶體裝置
本揭露是有關於一種半導體記憶體裝置，且具體而言是有關於一種包括垂直通道電晶體的半導體記憶體裝置及其製造方法。 [相關申請案的交叉參考]
本專利申請案主張於2021年8月17日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0108331號的優先權，上述美國非臨時專利申請案的全部內容特此併入本案供參考。
隨著半導體裝置的設計規則減少，半導體裝置的積體密度及運作速度可增加，但需要新的技術來提高或維持生產良率。因此，已經提出了具有垂直通道電晶體的半導體裝置，以增加半導體裝置的積體密度及改善電晶體的電阻及電流驅動特性。
根據實施例，一種半導體記憶體裝置可包括：位元線，在第一方向上延伸；字元線，在垂直於第一方向的第二方向上延伸；通道圖案，位於位元線與字元線之間，所述通道圖案包括水平通道部分以及垂直通道部分，水平通道部分連接至位元線，垂直通道部分在垂直於第一方向及第二方向的第三方向上自水平通道部分延伸；以及閘極絕緣圖案，位於字元線與通道圖案之間。通道圖案的水平通道部分可被設置成平行於相對於第一方向及第二方向傾斜的第四方向。
根據實施例，一種半導體記憶體裝置可包括：位元線，在第一方向上延伸；第一字元線及第二字元線，在垂直於第一方向的第二方向上延伸；通道圖案，設置於位元線與第一字元線及第二字元線之間，所述通道圖案包括第一垂直通道部分及第二垂直通道部分以及水平通道部分，第一垂直通道部分與第二垂直通道部分在相對於第一方向及第二方向傾斜的第三方向上彼此間隔開，水平通道部分將第一垂直通道部分與第二垂直通道部分彼此連接；以及閘極絕緣圖案，設置於第一字元線及第二字元線與通道圖案之間。
根據實施例，一種半導體記憶體裝置可包括：週邊電路結構，包括設置於半導體基底上的週邊電路以及被設置成覆蓋週邊電路的下部絕緣層；位元線，在週邊電路結構上在第一方向上延伸；模製絕緣圖案，具有溝渠，所述模製絕緣圖案在第二方向上延伸以與位元線交叉；第一字元線及第二字元線，設置於溝渠中的每一者中且在第二方向上延伸以與位元線交叉；通道圖案，設置於位元線與第一字元線及第二字元線之間，通道圖案中的每一者包括第一垂直通道部分及第二垂直通道部分以及水平通道部分，第一垂直通道部分與第二垂直通道部分在相對於第一方向及第二方向傾斜的第三方向上彼此間隔開，水平通道部分被設置成將第一垂直通道部分與第二垂直通道部分彼此連接；閘極絕緣圖案，設置於通道圖案與第一字元線及第二字元線之間且在第二方向上延伸；著陸墊，分別連接至通道圖案的第一垂直通道部分及第二垂直通道部分；以及資料儲存圖案，分別設置於著陸墊上。
圖1是示出根據實施例的包括半導體元件的半導體記憶體裝置的方塊圖。
參照圖1，半導體記憶體裝置可包括記憶體胞元陣列1、列解碼器2、感測放大器3、行解碼器4及控制邏輯5。
記憶體胞元陣列1可包括二維地或三維地排列的多個記憶體胞元MC。記憶體胞元MC中的每一者可設置於彼此交叉設置的字元線WL與位元線BL之間並連接至字元線WL及位元線BL。
記憶體胞元MC中的每一者可包括彼此串聯電性連接的選擇元件TR與資料儲存元件DS。選擇元件TR可設置於資料儲存元件DS與字元線WL之間並連接至資料儲存元件DS及字元線WL，且資料儲存元件DS可經由選擇元件TR連接至位元線BL。選擇元件TR可為場效電晶體（field effect transistor，FET），且資料儲存元件DS可使用電容器、磁性隧道接面圖案或可變電阻器中的至少一者來達成。作為實例，選擇元件TR可包括電晶體，所述電晶體的閘極電極連接至字元線WL且汲極/源極端子分別連接至位元線BL及資料儲存元件DS。
列解碼器2可被配置成對自外部輸入的位址資訊進行解碼，並基於經解碼的位址資訊來選擇記憶體胞元陣列1的字元線WL中的一者。經列解碼器2解碼的位址資訊可被提供至列驅動器，且在此種情形中，因應於控制電路的控制，列驅動器可向字元線WL中被選擇的一者及字元線WL中未被選擇的各者提供各自的電壓。
感測放大器3可被配置成感測、放大及輸出基於經行解碼器4解碼的位址資訊選擇出的位元線BL中的一者與參考位元線之間的電壓差。
行解碼器4可用作感測放大器3與外部裝置（例如，記憶體控制器）之間的資料傳輸路徑。行解碼器4可被配置成對自外部輸入的位址資訊進行解碼，並基於經解碼的位址資訊來選擇位元線BL中的一者。
控制邏輯5可被配置成產生用於對記憶體胞元陣列1上的資料寫入操作或資料讀取操作進行控制的控制訊號。
圖2是示意性示出根據實施例的半導體記憶體裝置的立體圖。
參照圖2，半導體記憶體裝置可包括位於半導體基底100上的週邊電路結構PS及位於週邊電路結構PS上的胞元陣列結構CS。
週邊電路結構PS可包括形成於半導體基底100上的核心電路及週邊電路。所述核心電路及週邊電路可包括參照圖1闡述的列解碼器2及行解碼器4、感測放大器3及控制邏輯5。週邊電路結構PS可在垂直於半導體基底100的頂表面的第三方向D3上設置於半導體基底100與胞元陣列結構CS之間。
胞元陣列結構CS可包括位元線BL、字元線WL及位於位元線BL與字元線WL之間的記憶體胞元MC（例如，參見圖1）。記憶體胞元MC（例如，參見圖1）可二維地或三維地排列於在彼此不平行的第一方向D1與第二方向D2上延伸的平面上。如上所述，記憶體胞元MC（例如，參見圖1）中的每一者可包括選擇元件TR及資料儲存元件DS。
在實施例中，可提供垂直通道電晶體（vertical channel transistor，VCT）作為每一記憶體胞元MC（例如，參見圖1）的選擇元件TR。垂直通道電晶體可意指其通道區在垂直於半導體基底100的頂表面的方向上（即，在第三方向D3上）延伸的電晶體。另外，可提供電容器作為每一記憶體胞元MC（例如，參見圖1）的資料儲存元件DS。
圖3是示出根據實施例的半導體記憶體裝置的平面圖。圖4A及圖4B是示出沿著圖3的線A-A'、線B-B'、線C-C'、線D-D'及線E-E'截取的橫截面的剖視圖。圖5是示出根據實施例的半導體記憶體裝置的通道圖案的圖。圖6A、圖6B、圖6C及圖6D是放大剖視圖，其中的每一者皆示出圖4A的部分「P」。
參照圖3、圖4A及圖4B，根據實施例的半導體記憶體裝置可包括週邊電路結構PS及胞元陣列結構CS。
週邊電路結構PS可包括整合於半導體基底100的頂表面上的核心電路SA及週邊電路PC、及被設置成覆蓋核心電路SA及週邊電路PC、週邊接觸插塞PCT及週邊電路線PCL的週邊電路絕緣層ILD。
詳細而言，半導體基底100可為單晶矽基底。半導體基底100可包括胞元陣列區CAR及週邊電路區PCR。
包括感測放大器3（例如，參見圖1）的核心電路SA可設置於半導體基底100的胞元陣列區CAR上，且週邊電路PC（例如，字元線驅動器及控制邏輯5（例如，參見圖1））可設置於半導體基底100的週邊電路區PCR上。
核心電路SA及週邊電路PC可包括整合於半導體基底100上的N型金屬氧化物半導體（N type metal oxide semiconductor，NMOS）電晶體及P型金屬氧化物半導體（P type metal oxide semiconductor，PMOS）電晶體。核心電路SA及週邊電路PC可經由週邊電路線PCL及週邊電路接觸插塞PCT電性連接至位元線BL及字元線WL。感測放大器可電性連接至位元線BL，且感測放大器中的每一者可被配置成放大並輸出由一對位元線BL感測的電壓之間的電壓位準差。
週邊電路絕緣層ILD可設置於半導體基底100上以覆蓋核心電路SA及週邊電路PC、週邊電路線PCL及週邊電路接觸插塞PCT。週邊電路絕緣層ILD可具有實質上平的頂表面。週邊電路絕緣層ILD可包括多個在垂直方向上堆疊的絕緣層。舉例而言，週邊電路絕緣層ILD可包括氧化矽層、氮化矽層、氮氧化矽層、及/或低介電常數（low-k）介電層。
胞元陣列結構CS可設置於週邊電路絕緣層ILD上。胞元陣列結構CS可包括多條位元線BL、通道圖案CP、第一字元線WL1及第二字元線WL2、閘極絕緣圖案Gox及資料儲存圖案DSP。
位元線BL可設置於週邊電路絕緣層ILD上以在第一方向D1上例如縱向地進行延伸且可在第二方向D2上彼此間隔開。此處，第一方向D1及第二方向D2可平行於半導體基底100的頂表面。位元線BL可在第二方向D2上具有第一寬度，且第一寬度可介於約1奈米至約50奈米的範圍內。
位元線BL可由例如經摻雜的複晶矽、金屬材料、導電金屬氮化物、導電金屬矽化物、導電金屬氧化物或其組合中的至少一者形成或包含所述至少一者。位元線BL可由例如經摻雜的複晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x或其組合中的至少一者形成。位元線BL中的每一者可具有由上述材料中的至少一者形成的單層結構或多層結構。舉例而言，位元線BL可由二維材料及三維材料中的至少一者形成或包含所述至少一者，所述二維材料及三維材料是例如碳系二維材料（例如，石墨烯）、碳系三維材料（例如，碳奈米管）、或其組合。
位元線BL可經由下部接觸插塞LCT連接至週邊電路線PCL。此外，週邊電路區PCR上可設置有與位元線BL位於同一水準的下部導電圖案LCP。下部導電圖案LCP可經由下部接觸插塞LCT連接至週邊電路線PCL。下部導電圖案LCP可由與位元線BL相同的導電材料形成或包含所述導電材料。
位元線BL與週邊電路線PCL之間及下部導電圖案LCP與週邊電路線PCL之間可設置有下部絕緣圖案111以分別包圍下部接觸插塞LCT。
位元線BL之間可設置有第一絕緣圖案121。第一絕緣圖案121可由例如氧化矽、氮化矽、氮氧化矽、及/或低介電常數介電材料中的至少一者形成或包含所述至少一者。
位元線BL之間可分別設置有屏蔽結構SS，且屏蔽結構SS可在第一方向D1上延伸且彼此平行。屏蔽結構SS可由導電材料（例如，金屬材料）中的至少一者形成或包含所述至少一者。屏蔽結構SS可設置於第一絕緣圖案121上，且屏蔽結構SS的頂表面可位於較位元線BL的頂表面低的水準處。
在實施例中，屏蔽結構SS可由導電材料形成，且在屏蔽結構SS中可形成有空氣隙（air gap）或空隙。在另一實施例中，可於第一絕緣圖案121中界定空氣隙來代替屏蔽結構SS。
第一絕緣圖案121及位元線BL上可設置有模製絕緣圖案125。模製絕緣圖案125可界定溝渠T（例如，參見圖15A），所述溝渠T在第二方向D2上延伸以與位元線BL交叉且在第一方向D1上彼此間隔開。模製絕緣圖案125可覆蓋週邊電路區PCR上的下部導電圖案LCP的頂表面。模製絕緣圖案125可由例如氧化矽、氮化矽、氮氧化矽、及/或低介電常數介電材料中的至少一者形成或包含所述至少一者。
通道圖案CP可設置於位元線BL上。在模製絕緣圖案125的溝渠T（例如，參見圖15A）中的每一者中，通道圖案CP可在第二方向D2上彼此間隔開。通道圖案CP可藉由模製絕緣圖案125在相對於第一方向D1及第二方向D2例如成斜角傾斜的第四方向D4上在每一位元線BL上彼此間隔開。此處，第四方向D4可平行於半導體基底100的頂表面，例如第四方向D4可與第一方向D1及第二方向D2位於同一平面上且相對於第一方向D1及第二方向D2中的每一者成斜角。通道圖案CP可在第二方向D2上以特定的距離彼此間隔開。當在第二方向D2上進行量測時，通道圖案CP中的每一者可具有較位元線BL的寬度大的寬度。
更詳細而言，參照圖3、圖5及圖6A，通道圖案CP中的每一者可包括在第四方向D4上彼此相對的第一垂直通道部分VCP1與第二垂直通道部分VCP2、以及連接至位元線BL且被設置成將第一垂直通道部分VCP1與第二垂直通道部分VCP2彼此連接的水平通道部分HCP。水平通道部分HCP可在第四方向D4上延伸，且當在平面圖中觀察時，通道圖案CP中的每一者可具有平行四邊形形狀或菱形形狀（例如，圖3中的加點的平行四邊形）。水平通道部分HCP的一部分可位於第一字元線WL1與第二字元線WL2之間。通道圖案CP的水平通道部分HCP可將第一垂直通道部分VCP1及第二垂直通道部分VCP2電性連接至位元線BL中的對應一者。即，在根據實施例的半導體記憶體裝置中，一對垂直通道電晶體可被設置成共享位元線BL中的一者。
在實施例中，當在平面圖中觀察時，通道圖案CP的第一垂直通道部分VCP1及第二垂直通道部分VCP2可被排列成在第一方向D1或第二方向D2上形成之字形（zigzag）形狀。舉例而言，參照圖3，每一通道圖案CP的第一垂直通道部分VCP1與第二垂直通道部分VCP2可沿著第二方向D2彼此偏置（例如，以界定平行四邊形形狀）。
更詳細而言，參照圖6A，通道圖案CP的水平通道部分HCP可與位元線BL的頂表面直接接觸。水平通道部分HCP在位元線BL的頂表面上（例如，自位元線BL的頂表面起）（例如，沿著第三方向D3）的厚度可實質上等於第一垂直通道部分VCP1及第二垂直通道部分VCP2在模製絕緣圖案125的側表面上（例如，自模製絕緣圖案125的側表面起）（例如，沿著第一方向D1）的厚度。
第一垂直通道部分VCP1及第二垂直通道部分VCP2中的每一者可具有與模製絕緣圖案125接觸的外側表面及與外側表面相對的內側表面。第一垂直通道部分VCP1的內側表面與第二垂直通道部分VCP2的內側表面可在第四方向D4上彼此面對。
參照圖3及圖5，第一垂直通道部分VCP1及第二垂直通道部分VCP2中的每一者可包括作為第一垂直通道部分VCP1與第二垂直通道部分VCP2之間在第一方向D1上的未交疊區的第一區R1、以及作為第一垂直通道部分VCP1與第二垂直通道部分VCP2之間在第一方向D1上的交疊區的第二區R2。在第一垂直通道部分VCP1及第二垂直通道部分VCP2中的每一者中，交疊區（即，第二區R2）的面積可小於未交疊區（即，第一區R1）的面積。藉此，可減少在第一方向D1上彼此相鄰的通道圖案CP之間的耦合。
第一垂直通道部分VCP1及第二垂直通道部分VCP2可在垂直於半導體基底100的頂表面的第三方向D3上具有垂直長度，且可在第一方向D1上具有寬度。第一垂直通道部分VCP1及第二垂直通道部分VCP2的垂直長度可為其寬度的約2倍至10倍。第一垂直通道部分VCP1及第二垂直通道部分VCP2在第一方向D1上的寬度（例如，厚度）可介於幾奈米至幾十奈米的範圍內。舉例而言，第一垂直通道部分VCP1的寬度及第二垂直通道部分VCP2的寬度可介於1奈米至30奈米的範圍內，或具體而言，介於1奈米至10奈米的範圍內。
在通道圖案CP中的每一者中，水平通道部分HCP可包括共用源極/汲極區，第一垂直通道部分VCP1的上端可包括第一源極/汲極區，且第二垂直通道部分VCP2的上端可包括第二源極/汲極區。第一垂直通道部分VCP1可包括位於第一源極/汲極區與共用源極/汲極區之間的第一通道區，且第二垂直通道部分VCP2可包括位於第二源極/汲極區與共用源極/汲極區之間的第二通道區。在實施例中，第一垂直通道部分VCP1的第一通道區可由第一字元線WL1控制，且第二垂直通道部分VCP2的第二通道區可由第二字元線WL2控制。
在實施例中，通道圖案CP可由至少一種氧化物半導體材料（例如，In xGa yZn zO、In xGa ySi zO、In xSn yZn zO、In xZn yO、Zn xO、Zn xSn yO、Zn xO yN、Zr xZn ySn zO、Sn xO、Hf xIn yZn zO、Ga xZn ySn zO、Al xZn ySn zO、Yb xGa yZn zO、In xGa yO或其組合）形成或包含所述至少一種氧化物半導體材料。作為實例，通道圖案CP可由氧化銦鎵鋅（indium gallium zinc oxide，IGZO）形成或包含氧化銦鎵鋅（IGZO）。通道圖案CP可包括由氧化物半導體材料製成的單個層或多個層。通道圖案CP可由非晶氧化物半導體材料、單晶氧化物半導體材料或複晶氧化物半導體材料形成或包含非晶氧化物半導體材料、單晶氧化物半導體材料或複晶氧化物半導體材料。在實施例中，通道圖案CP可具有較矽的帶隙能量（band gap energy）高的帶隙能量。舉例而言，通道圖案CP可具有約1.5電子伏特至5.6電子伏特的帶隙能量。在實施例中，當通道圖案CP具有約2.0電子伏特至4.0電子伏特的帶隙能量時，通道圖案CP可具有最佳的通道性質。在實施例中，通道圖案CP可具有複晶結構或非晶結構。在實施例中，通道圖案CP可由二維半導體材料（例如，石墨烯、碳奈米管或其組合）形成或包含二維半導體材料（例如，石墨烯、碳奈米管或其組合）。
參照圖3、圖4A、圖4B及圖6A，第一字元線WL1及第二字元線WL2可在第二方向D2上延伸以與位元線BL及通道圖案CP交叉，且可在第一方向D1上交替排列。一對第一字元線WL1與第二字元線WL2可設置於每一通道圖案CP的水平通道部分HCP上以及第一垂直通道部分VCP1與第二垂直通道部分VCP2之間。
第一字元線WL1及第二字元線WL2中的每一者可具有彼此相對的內側表面與外側表面，且第一字元線WL1的外側表面與第二字元線WL2的外側表面可彼此面對地設置於水平通道部分HCP上。第一字元線WL1的內側表面可與第一垂直通道部分VCP1的內側表面相鄰，且第二字元線WL2的內側表面可與第二垂直通道部分VCP2的內側表面相鄰。第一字元線WL1可與第一垂直通道部分VCP1的第一通道區相鄰，且第二字元線WL2可與第二垂直通道部分VCP2的第二通道區相鄰。
當在第一方向D1上進行量測時，第一字元線WL1及第二字元線WL2可具有較模製絕緣圖案125之間的距離L1（即，溝渠T的寬度）的一半小的寬度。第一字元線WL1的寬度及第二字元線WL2的寬度可介於約1奈米至約50奈米的範圍內。
第一字元線WL1及第二字元線WL2可由例如經摻雜的複晶矽、金屬材料、導電金屬氮化物、導電金屬矽化物、導電金屬氧化物或其組合中的至少一者形成或包含所述至少一者。第一字元線WL1及第二字元線WL2可由例如經摻雜的複晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x或其組合中的至少一者形成。第一字元線WL1及第二字元線WL2可具有由上述材料中的至少一者形成的單層結構或多層結構。在實施例中，第一字元線WL1及第二字元線WL2可由二維半導體材料（例如，石墨烯、碳奈米管或其組合）形成或包含二維半導體材料（例如，石墨烯、碳奈米管或其組合）。
一對第一字元線WL1與第二字元線WL2之間可設置有第一頂蓋圖案151及第二絕緣圖案153。第一頂蓋圖案151可設置於第一字元線WL1的外側表面及第二字元線WL2的外側表面與第二絕緣圖案153之間以及通道圖案CP的水平通道部分HCP的頂表面與第二絕緣圖案153之間。第一頂蓋圖案151可具有實質上均勻的厚度且可由與第二絕緣圖案153不同的絕緣材料形成。第一頂蓋圖案151及第二絕緣圖案153可在第二方向D2上延伸。
第一字元線WL1及第二字元線WL2的第一垂直部分VP1的頂表面及第二垂直部分VP2的頂表面上可設置有第二頂蓋圖案155。第二頂蓋圖案155可覆蓋第一頂蓋圖案151的頂表面及第二絕緣圖案153的頂表面。第二頂蓋圖案155可在第二方向D2上延伸。在實施例中，第二頂蓋圖案155的頂表面可與模製絕緣圖案125的頂表面實質上共面。第二頂蓋圖案155可由與第二絕緣圖案153不同的絕緣材料形成。
如圖6A中進一步示出，第一字元線WL1與通道圖案CP之間可設置有第一閘極絕緣圖案Gox1，且第二字元線WL2與通道圖案CP之間可設置有第二閘極絕緣圖案Gox2。第一閘極絕緣圖案Gox1及第二閘極絕緣圖案Gox2可在第二方向D2上延伸以平行於第一字元線WL1及第二字元線WL2。第一閘極絕緣圖案Gox1及第二閘極絕緣圖案Gox2可以均勻的厚度覆蓋通道圖案CP的表面。在通道圖案CP中的在第二方向D2上相鄰的各者之間，閘極絕緣圖案Gox可與第一絕緣圖案121的頂表面及模製絕緣圖案125的側表面直接接觸。
如第一字元線WL1及第二字元線WL2般，第一閘極絕緣圖案Gox1及第二閘極絕緣圖案Gox2中的每一者可具有實質上「L」形截面。換言之，與第一字元線WL1及第二字元線WL2類似，第一閘極絕緣圖案Gox1及第二閘極絕緣圖案Gox2中的每一者可包括覆蓋水平通道部分HCP的水平部分及覆蓋第一垂直通道部分VCP1及第二垂直通道部分VCP2的垂直部分。
第一閘極絕緣圖案Gox1及第二閘極絕緣圖案Gox2可由例如氧化矽、氮氧化矽、介電常數高於氮化矽的高介電常數（high-k）介電材料或其組合中的至少一者形成。高介電常數介電材料可包括金屬氧化物或金屬氮氧化物中的至少一者。舉例而言，用於閘極絕緣層的高介電常數介電材料可包括HfO 2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO 2、Al 2O 3或其組合。
同時，在圖6B的實施例中，閘極絕緣圖案Gox可共同設置於通道圖案CP與第一字元線WL1及第二字元線WL2之間。閘極絕緣圖案Gox可以均勻的厚度覆蓋通道圖案CP的表面。閘極絕緣圖案Gox的一部分可設置於第一字元線WL1與第二字元線WL2之間。在此種情形中，閘極絕緣圖案Gox的一部分可與第一頂蓋圖案151接觸。
在圖6C中所示的實施例中，可在位元線BL上將第一通道圖案CP1及第二通道圖案CP2設置成在第一方向D1上彼此間隔開。第一通道圖案CP1可包括與位元線BL接觸的第一水平通道部分HCP1及自第一水平通道部分HCP1在垂直方向上延伸且與第一字元線WL1的第一垂直部分VP1相鄰的第一垂直通道部分VCP1。第二通道圖案CP2可包括與位元線BL接觸的第二水平通道部分HCP2及自第二水平通道部分HCP2在垂直方向上延伸且與第二字元線WL2的外側表面相鄰的第二垂直通道部分VCP2。
第一通道圖案CP1的第一水平通道部分HCP1的側表面及第一閘極絕緣圖案Gox1的側表面可與第一字元線WL1的外側表面對準（例如，共面）。類似地，第二通道圖案CP2的第二水平通道部分HCP2的側表面及第二閘極絕緣圖案Gox2的側表面可與第二字元線WL2的外側表面對準（例如，共面）。
在其中第一通道圖案CP1與第二通道圖案CP2在位元線BL上彼此間隔開的情形中，第一頂蓋圖案151可與位元線BL的頂表面接觸。
在圖6D的實施例中，第一字元線WL1可包括設置於通道圖案CP的水平通道部分HCP上的第一水平部分HP1及自第一水平部分HP1在垂直方向上延伸的第一垂直部分VP1。第一字元線WL1的第一垂直部分VP1可與通道圖案CP的第一垂直通道部分VCP1的內側表面相鄰。
第二字元線WL2可包括設置於通道圖案CP的水平通道部分HCP上的第二水平部分HP2及自第二水平部分HP2在垂直方向上延伸的第二垂直部分VP2。第二字元線WL2的第二垂直部分VP2可與通道圖案CP的第二垂直通道部分VCP2的內側表面相鄰。
一對第一字元線WL1與第二字元線WL2可被設置成在通道圖案CP的水平通道部分HCP上相對於彼此對稱。
第一字元線WL1的第一水平部分HP1上可設置有第一間隔件SP1，且第二字元線WL2的第二水平部分HP2上可設置有第二間隔件SP2。第一間隔件SP1可與第一字元線WL1的第一水平部分HP1的側表面對準（例如，共面），且第二間隔件SP2可與第二字元線WL2的第二水平部分HP2的側表面對準（例如，共面）。另外，第一頂蓋圖案151及第二絕緣圖案153可設置於一對第一間隔件SP1與第二間隔件SP2之間。
返回參照圖3、圖4A及圖4B，著陸墊LP可設置於通道圖案CP的第一垂直通道部分VCP1及第二垂直通道部分VCP2上。著陸墊LP可與第一垂直通道部分VCP1及第二垂直通道部分VCP2直接接觸。如圖6A中所示，著陸墊LP可包括夾置於模製絕緣圖案125的側表面與閘極絕緣圖案Gox1的側表面或閘極絕緣圖案Gox2的側表面之間的一部分。當在平面圖中觀察時，著陸墊LP可具有各種形狀，例如圓形形狀、橢圓形形狀、矩形形狀、正方形形狀、菱形形狀、六邊形形狀。如圖3中所示，著陸墊LP可被設置成在第一方向D1及第四方向D4上彼此間隔開。著陸墊LP可由例如經摻雜的複晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x或其組合中的至少一者形成或包含所述至少一者。
可設置第三絕緣圖案165以填充著陸墊LP之間的區。換言之，著陸墊LP可藉由第三絕緣圖案165而彼此分隔開。
在實施例中，資料儲存圖案DSP可分別設置於著陸墊LP上。資料儲存圖案DSP可經由著陸墊LP分別電性連接至通道圖案CP的第一垂直通道部分VCP1及第二垂直通道部分VCP2。如圖3中所示，資料儲存圖案DSP可被設置成在第一方向D1及第四方向D4上彼此間隔開。
在實施例中，資料儲存圖案DSP可為電容器且可包括底部電極及頂部電極以及夾置於底部電極與頂部電極之間的電容器介電層。在此種情形中，底部電極可與著陸墊LP接觸且當在平面圖中觀察時可具有各種形狀（例如圓形形狀、橢圓形形狀、矩形形狀、正方形形狀、菱形形狀及六邊形形狀）。
作為另外一種選擇，資料儲存圖案DSP可為電阻可藉由施加至記憶體元件的電脈波而切換至至少兩種狀態中的一者的可變電阻圖案。舉例而言，資料儲存圖案DSP可由可端視施加至其上的電流量而改變其晶體狀態的相變材料、鈣鈦礦化合物、過渡金屬氧化物、磁性材料、鐵磁材料或反鐵磁材料中的至少一者形成或包含所述至少一者。
此外，週邊電路區PCR的模製絕緣圖案125上可設置有上部導電圖案UCP且上部導電圖案UCP可由與著陸墊LP相同的導電材料形成或包含所述相同的導電材料。上部導電圖案UCP可經由下部導通孔LVP連接至下部導電圖案LCP。
可設置蝕刻終止層171以覆蓋著陸墊LP的頂表面及上部導電圖案UCP的頂表面，且蝕刻終止層171上可設置有第四絕緣層173。第四絕緣層173可覆蓋胞元陣列區CAR的資料儲存圖案DSP。週邊電路區PCR中的第四絕緣層173上可設置有連接線CL，且連接線CL可經由上部導通孔UVP連接至上部導電圖案UCP。
在下文中，將闡述根據一些實施例的半導體裝置。在以下說明中，為簡潔起見，前述元件可由相同的參考編號來辨識，而不再對其予以贅述。
圖7是示出根據實施例的半導體記憶體裝置的平面圖。
資料儲存圖案DSP可完全地或部分地與著陸墊LP交疊。資料儲存圖案DSP中的每一者可與著陸墊LP中的對應一者的頂表面的整個區或部分區接觸。
在實施例中，當在平面圖中觀察時，通道圖案CP的第一垂直通道部分VCP1及第二垂直通道部分VCP2可在第一方向D1或第二方向D2上排列成之字形形狀。當在平面圖中觀察時，著陸墊LP及資料儲存圖案DSP亦可在第一方向D1或第二方向D2上排列成之字形形狀或蜂巢狀形狀。
詳細而言，資料儲存圖案DSP或著陸墊LP可被排列成在第二方向D2及第四方向D4上以實質上相同的距離彼此間隔開。換言之，在第二方向D2上彼此相鄰的兩個資料儲存圖案DSP的中心之間的距離d1可實質上等於在第四方向D4（即，斜線方向）上彼此相鄰的兩個資料儲存圖案DSP的中心之間的距離d2。
圖8是示出沿著圖3的線A-A'及線B-B'截取的橫截面的剖視圖。
在圖8中所示的實施例中，半導體記憶體裝置可包括字元線屏蔽結構WS或空氣隙，字元線屏蔽結構WS或空氣隙中的每一者設置於對應的一對第一字元線WL1與第二字元線WL2之間。字元線屏蔽結構WS可在第二方向D2上延伸以平行於第一字元線WL1及第二字元線WL2。
字元線屏蔽結構WS可藉由以下方式形成：當在形成第一字元線WL1及第二字元線WL2之後形成第二絕緣圖案153時，形成絕緣層以界定間隙區，且利用導電材料來填充絕緣層的間隙區。在此種情形中，字元線屏蔽結構WS可局部地形成於第二絕緣圖案153中。作為另外一種選擇，可藉由在形成第二絕緣圖案153時使用階梯覆蓋（step coverage）性質不良的沉積方法對絕緣層進行沉積而在第二絕緣圖案153中形成空氣隙。
圖9是示意性示出根據實施例的半導體記憶體裝置的立體圖。
參照圖9，半導體記憶體裝置可包括位於半導體基底100上的胞元陣列結構CS及位於胞元陣列結構CS上的週邊電路結構PS。
在實施例中，胞元陣列結構CS可在垂直於半導體基底100的頂表面的第三方向D3上設置於半導體基底100與週邊電路結構PS之間。如上所述，胞元陣列結構CS可包括位元線BL、字元線WL及位於位元線BL與字元線WL之間的記憶體胞元。記憶體胞元中的每一者可包括用作選擇元件TR（例如，參見圖1）的垂直通道電晶體、以及用作資料儲存元件DS（例如，參見圖1）的電容器。週邊電路結構PS可包括形成於在絕緣層上設置的半導體層上的核心電路及週邊電路。
圖10A及圖10B是示出沿著圖3的線A-A'、線B-B'、線C-C'、線D-D'及線E-E'截取的橫截面的剖視圖（以反映圖9的結構）。
參照圖3、圖10A及圖10B，胞元陣列結構CS可包括設置於覆蓋半導體基底100的下部絕緣圖案111上的位元線BL、第一字元線WL1及第二字元線WL2、通道圖案CP、資料儲存圖案DSP及下部金屬接墊LMP。
位元線BL可設置於覆蓋半導體基底100的下部絕緣圖案111上。位元線BL可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。位元線BL之間可設置有屏蔽結構SS。
第一字元線WL1及第二字元線WL2、通道圖案CP及資料儲存圖案DSP可被配置成具有與參照圖3、圖4A、圖4B及圖6A至圖6D闡述的實施例中所述者實質上相同的技術特徵。
胞元陣列結構CS的第四絕緣層173上可設置有半導體層180。半導體層180可為單晶矽層或複晶矽層。半導體層180上可設置有週邊電路絕緣層ILD、週邊接觸插塞PCT及週邊電路線PCL，且此處，週邊電路絕緣層ILD可被設置成覆蓋核心電路SA及週邊電路PC。
週邊電路線PCL可經由被形成為穿透週邊電路絕緣層ILD及半導體層180的週邊接觸插塞PCT耦合至連接線CL。穿透半導體層180的週邊接觸插塞PCT可由絕緣材料環繞。可設置最上部絕緣層190以覆蓋週邊電路線PCL的頂表面。
圖11是示意性示出根據實施例的半導體記憶體裝置的立體圖。
參照圖11，半導體記憶體裝置可具有晶片對晶片（chip-to-chip，C2C）結構。在C2C結構中，可在第一半導體基底100（例如，第一晶圓）上製造包括胞元陣列結構CS的上部晶片，可在不同於第一半導體基底100的第二半導體基底200（例如，第二晶圓）上製造包括週邊電路結構PS的下部晶片，且然後上部晶片與下部晶片可經由接合製程彼此連接。此處，可實行接合製程以將形成於上部晶片的最上部金屬層中的接合金屬接墊電性連接至形成於下部晶片的最上部金屬層中的接合金屬接墊。舉例而言，在其中接合金屬接墊由銅（Cu）形成的情形中，可以Cu對Cu（Cu-to-Cu）的接合方式實行接合製程，但在實施例中，接合金屬接墊亦可由例如鋁（Al）或鎢（W）形成或包含例如鋁（Al）或鎢（W）。
胞元陣列結構CS可設置於第一半導體基底100上，且下部金屬接墊LMP可設置於胞元陣列結構CS的最上部層（例如，相對於第一半導體基底100而言）中。下部金屬接墊LMP可電性連接至記憶體胞元陣列1（例如，參見圖1）。
週邊電路結構PS可設置於第二半導體基底200上，且週邊電路結構PS的最上部層（例如，相對於第二半導體基底200而言）中可設置有上部金屬接墊UMP。上部金屬接墊UMP可電性連接至核心及週邊電路2、3、4及5（例如，參見圖1）。上部金屬接墊UMP可直接接合至胞元陣列結構CS的下部金屬接墊LMP且可與下部金屬接墊LMP直接接觸。即，如圖10中所示，胞元陣列結構CS的最上部層與週邊電路結構PS的最上部層可經由上部金屬接墊UMP及下部金屬接墊LMP彼此連接，舉例而言，結合在一起的上部金屬接墊UMP與下部金屬接墊LMP可位於第一半導體基底100與第二半導體基底200之間。
圖12A及圖12B是示出沿著圖3的線A-A'、線B-B'、線C-C'及線D-D'截取的橫截面的剖視圖（以反映圖11的結構）。
參照圖3、圖12A及圖12B，半導體記憶體裝置可包括胞元陣列結構CS及週邊電路結構PS，胞元陣列結構CS包括設置於其最上部水準處的下部金屬接墊LMP，週邊電路結構PS包括設置於其最上部水準處的上部金屬接墊UMP。此處，胞元陣列結構CS的下部金屬接墊LMP與週邊電路結構PS的上部金屬接墊UMP可以接合的方式彼此電性連接及實體連接。下部金屬接墊LMP及上部金屬接墊UMP可由金屬材料（例如，銅（Cu））中的至少一者形成或包含所述至少一者。換言之，下部金屬接墊LMP可與上部金屬接墊UMP直接接觸。
詳細而言，胞元陣列結構CS可包括設置於覆蓋半導體基底100的下部絕緣圖案111上的位元線BL、第一字元線WL1及第二字元線WL2、通道圖案CP、資料儲存圖案DSP及下部金屬接墊LMP。位元線BL、第一字元線WL1及第二字元線WL2、通道圖案CP及資料儲存圖案DSP可被配置成具有與參照圖3、圖4A、圖4B及圖6A至圖6D闡述的實施例中所述者實質上相同的技術特徵。
可在覆蓋資料儲存圖案DSP的第四絕緣層173上設置有胞元金屬結構CCL，且在此種情形中，胞元金屬結構CCL可電性連接至位元線BL以及第一字元線WL1及第二字元線WL2。下部金屬接墊LMP可設置於胞元陣列結構CS的最上部層（例如，最上部絕緣層190）中。
週邊電路結構PS可包括整合於第二半導體基底200上的核心及週邊電路SA、電性連接至核心及週邊電路SA的週邊電路接觸插塞PCT及週邊電路線PCL、以及電性連接至週邊電路線PCL的上部金屬接墊UMP。上部金屬接墊UMP可設置於週邊電路結構PS的最上部層（例如，週邊絕緣層220）中。
下部金屬接墊LMP與上部金屬接墊UMP可具有實質上相同的大小及排列。下部金屬接墊LMP及上部金屬接墊UMP可由例如銅（Cu）、鋁（Al）、鎳（Ni）、鈷（Co）、鎢（W）、鈦（Ti）、錫（Sn）或其合金中的至少一者形成或包含所述至少一者。
圖13A至圖20A是示出根據實施例的製造半導體記憶體裝置的方法中的各階段的平面圖。圖13B至圖20B、圖13C至圖20C、圖21A至圖23A及圖21B至圖23B是示出根據實施例的製造半導體記憶體裝置的方法中的各階段的剖視圖。
參照圖13A、圖13B及圖13C，可在半導體基底100上形成包括核心電路SA及週邊電路PC的週邊電路結構PS。
半導體基底100可包括胞元陣列區CAR及週邊電路區PCR。半導體基底100的胞元陣列區CAR上可形成有包括感測放大器3（例如，參見圖1）的核心電路SA。半導體基底100的週邊電路區PCR上可形成有週邊電路PC（例如，字元線驅動器及控制邏輯5（例如，參見圖1））。核心電路SA及週邊電路PC可包括整合於半導體基底100上的NMOS電晶體及PMOS電晶體。
可在半導體基底100上形成週邊電路絕緣層ILD以覆蓋核心電路SA及週邊電路PC。週邊電路絕緣層ILD可包括多個在垂直方向上堆疊的絕緣層。在實施例中，週邊電路絕緣層ILD可包括例如氧化矽層、氮化矽層、氮氧化矽層、及/或低介電常數介電層。
可在週邊電路絕緣層ILD中形成週邊接觸插塞PCT及週邊電路線PCL。週邊接觸插塞PCT及週邊電路線PCL可電性連接至核心電路SA及週邊電路PC。
可在胞元陣列區CAR中及週邊電路絕緣層ILD上形成位元線BL。位元線BL可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。
位元線BL的形成可包括：在半導體基底100上形成下部絕緣層以覆蓋週邊電路絕緣層ILD，形成下部接觸插塞LCT以穿透下部絕緣層且連接至週邊電路結構PS或週邊電路線PCL，在下部絕緣層上沉積下部導電層，以及對下部導電層及下部絕緣層進行圖案化以在胞元陣列區CAR上形成位元線BL。
在用於形成位元線BL的蝕刻製程期間，可對下部絕緣層進行蝕刻以形成下部絕緣圖案111且暴露出週邊電路絕緣層ILD。
在位元線BL的形成期間，可對下部導電層及下部絕緣層進行圖案化以在週邊電路區PCR上形成下部導電圖案LCP。下部導電圖案LCP可經由下部接觸插塞LCT及週邊電路線PCL連接至週邊電路PC。
參照圖14A、圖14B及圖14C，在形成位元線BL之後，可形成第一絕緣層120以界定位元線BL之間的間隙區。
可在半導體基底100上將第一絕緣層120沉積成具有實質上均勻的厚度。第一絕緣層120的沉積厚度可小於位元線BL中的相鄰位元線BL之間的距離的一半。在其中第一絕緣層120以此種方式進行沉積的情形中，位元線BL之間的間隙區可由第一絕緣層120來界定。間隙區可在第一方向D1上延伸以平行於位元線BL。
同時，在形成第一絕緣層120之前，可在週邊電路區PCR上形成絕緣材料115以填充下部導電圖案LCP之間的區。
在形成第一絕緣層120之後，可在第一絕緣層120上形成屏蔽結構SS以填充間隙區。屏蔽結構SS可形成於位元線BL之間。
屏蔽結構SS的形成可包括在第一絕緣層120上形成屏蔽層以填充間隙區且使屏蔽層的頂表面凹陷。
可使用化學氣相沉積（chemical vapor deposition，CVD）製程在第一絕緣層120上沉積屏蔽層，且由於CVD製程的階梯覆蓋性質，可形成不連續的介面（例如，接縫）。此外，若CVD製程的階梯覆蓋性質不良，則可能發生懸伸（over-hang）問題，且在此種情形中，可在間隙區中形成空隙或空氣隙。
屏蔽結構SS可由金屬材料（例如，鎢（W）、鈦（Ti）、鎳（Ni）或鈷（Co））中的至少一者形成或包含所述至少一者。在實施例中，屏蔽結構SS可由導電性二維（two-dimensional，2D）材料（例如，石墨烯）形成或包含導電性2D材料（例如，石墨烯）。
在實施例中，可省略形成屏蔽結構SS的製程，且可利用第一絕緣層120來填充位元線BL之間的空間。作為另外一種選擇，第一絕緣層120可包括在位元線BL之間界定的多個空氣隙。
參照圖15A、圖15B及圖15C，在形成屏蔽結構SS之後，可在屏蔽結構SS上形成頂蓋絕緣層，且可在頂蓋絕緣層及第一絕緣層120上實行平坦化製程以暴露出位元線BL的頂表面。藉此，可在位元線BL與屏蔽結構SS之間形成第一絕緣圖案121。
接下來，可在第一絕緣圖案121及位元線BL上形成模製絕緣圖案125。模製絕緣圖案125可界定在第二方向D2上延伸且在第一方向D1上彼此間隔開的溝渠T。溝渠T可被形成為與位元線BL交叉且暴露出位元線BL的一部分。
在實施例中，通道圖案CP之間的距離可端視模製絕緣圖案125的寬度（例如，溝渠T之間的距離）而變化。另外，第一字元線WL1與第二字元線WL2之間的距離可端視溝渠T的寬度而變化。
模製絕緣圖案125可由相對於第一絕緣圖案121具有蝕刻選擇性的絕緣材料形成或包含所述絕緣材料。舉例而言，模製絕緣圖案125可由氧化矽、氮化矽、氮氧化矽、及/或低介電常數介電材料中的至少一者形成或包含所述至少一者。
參照圖16A、圖16B及圖16C，可形成通道層131以共形地覆蓋具有溝渠T的模製絕緣圖案125。通道層131可在溝渠T中與位元線BL接觸，且可覆蓋模製絕緣圖案125的頂表面及側表面。
可使用例如以下中的至少一者來形成通道層131：物理氣相沉積（physical vapor deposition，PVD）技術、熱化學氣相沉積（thermal chemical vapor deposition，thermal CVD）技術、低壓化學氣相沉積（low pressure chemical vapor deposition，LP-CVD）技術、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition，PE-CVD）技術或原子層沉積（atomic layer deposition，ALD）技術。通道層131可以實質上均勻的厚度覆蓋溝渠T的底表面及內側表面。通道層131的厚度可小於溝渠厚度的一半。通道層131可被沉積成具有幾奈米至幾十奈米（例如，1奈米至30奈米）的厚度且具體而言具有1奈米至10奈米的厚度。通道層131可由半導體材料、氧化物半導體材料、或二維半導體材料中的至少一者形成或包含所述至少一者。通道層131可由例如矽、鍺、矽鍺或銦鎵鋅氧化物（IGZO）中的至少一者或包含所述至少一者。
可在通道層131上形成第一犧牲層133以填充溝渠。第一犧牲層133可具有實質上平的頂表面。第一犧牲層133可由相對於模製絕緣圖案125具有蝕刻選擇性的絕緣材料形成或包含所述絕緣材料。舉例而言，第一犧牲層133可為由旋塗式玻璃（spin-on-glass，SOG）技術形成的絕緣層或氧化矽層中的一者。
參照圖17A、圖17B及圖17C，可在第一犧牲層133上形成遮罩圖案MP。
可將遮罩圖案MP設置成與位元線BL及模製絕緣圖案125交叉。遮罩圖案MP可具有開口，開口中的每一者在相對於第一方向D1及第二方向D2兩者傾斜的第四方向D4上具有長軸。遮罩圖案MP的開口可被形成為彼此平行。
接下來，可使用遮罩圖案MP作為蝕刻遮罩依序地對第一犧牲層133及通道層131進行蝕刻，以形成暴露出第一絕緣圖案121的部分及位元線BL的部分的開口OP。
作為形成開口OP的結果，可在溝渠T中的每一者中形成初步通道圖案132。初步通道圖案132可在第二方向D2上彼此間隔開。在形成初步通道圖案132之後，可實行灰化製程（ashing process）以移除遮罩圖案MP。
參照圖18A、圖18B及圖18C，在形成初步通道圖案132之後，可形成第二犧牲層以填充開口。第二犧牲層可由與第一犧牲層133相同的材料形成。
在形成第二犧牲層之後，可將第一犧牲層133、第二犧牲層及初步通道圖案132平坦化以暴露出模製絕緣圖案125的頂表面。藉此，可形成通道圖案CP、第一犧牲圖案及第二犧牲圖案。通道圖案CP、第一犧牲圖案及第二犧牲圖案可具有與模製絕緣圖案125的頂表面共面的頂表面。
可將通道圖案CP形成為在第二方向D2及第四方向D4上彼此間隔開。通道圖案CP中的每一者可包括與位元線BL接觸的水平通道部分及自水平通道部分延伸以與每一溝渠T的側表面接觸的一對垂直通道部分。通道圖案CP可利用夾置於通道圖案CP之間的模製絕緣圖案125而在第四方向D4上彼此間隔開，且可在每一溝渠T中在第二方向D2上彼此間隔開。
在形成通道圖案CP之後，可使用蝕刻配方來移除第一犧牲圖案及第二犧牲圖案，所述蝕刻配方被選擇成相對於模製絕緣圖案125及通道圖案CP具有蝕刻選擇性。藉此，可暴露出通道圖案CP的表面。在實施例中，當在平面圖中觀察時，通道圖案CP中的每一者可具有平行四邊形形狀或菱形形狀。
此後，參照圖19A、圖19B及圖19C，可依序地沉積閘極絕緣層141及閘極導電層143以共形地覆蓋通道圖案CP。
閘極絕緣層141及閘極導電層143可以實質上均勻的厚度覆蓋通道圖案CP的水平通道部分及垂直通道部分。閘極絕緣層141及閘極導電層143的厚度之和可小於溝渠T寬度的一半。藉此，可在閘極絕緣層141上沉積閘極導電層143以界定溝渠中的間隙區。在實施例中，在形成閘極導電層143之後，可在閘極導電層143上形成間隔件層。
可使用例如以下中的至少一者來形成閘極絕緣層141及閘極導電層143：物理氣相沉積（PVD）技術、熱化學氣相沉積（thermal CVD）技術、低壓化學氣相沉積（LP-CVD）技術、電漿增強化學氣相沉積（PE-CVD）技術及原子層沉積（ALD）技術。
接下來，參照圖20A、圖20B及圖20C，可在閘極導電層143上實行各向異性蝕刻製程以形成在每一溝渠T中彼此間隔開的一對第一字元線WL1及第二字元線WL2。在閘極導電層143上的各向異性蝕刻製程期間，第一字元線WL1及第二字元線WL2可具有較通道圖案CP的頂表面低的頂表面。在實施例中，可附加地實行使第一字元線WL1的頂表面及第二字元線WL2的頂表面凹陷的蝕刻製程。
在實施例中，在閘極導電層143上的各向異性蝕刻製程期間亦可對閘極絕緣圖案Gox進行蝕刻，且在此種情形中，可暴露出通道圖案CP。藉此，如圖6C中所示，可形成一對閘極絕緣圖案Gox。在實施例中，在閘極導電層143上的各向異性蝕刻製程期間，可依序地對閘極絕緣圖案Gox及通道圖案CP進行蝕刻以暴露出下部絕緣層。藉此，如圖6C中所示，可在每一溝渠T中形成一對彼此間隔開的第一通道圖案CP1與第二通道圖案CP2。
參照圖21A及圖21B，在形成第一字元線WL1及第二字元線WL2之後，可在半導體基底100上將第一頂蓋層形成為具有均勻的厚度。接下來，可依序地形成第二絕緣層及第二頂蓋層以填充其中形成有第一頂蓋層的溝渠。此處，第一頂蓋層及第二頂蓋層可由例如氮化矽（SiN）、氮氧化矽（SiON）、碳化矽（SiC）、碳氮化矽（SiCN）及其組合中的至少一者或包含所述至少一者。
第二絕緣層可由與第一頂蓋層150不同的絕緣材料形成或包含所述絕緣材料。第二頂蓋層可由與第一頂蓋層150相同的材料形成或包含所述材料，且可省略第二頂蓋層。
此後，可在第一頂蓋層、第二絕緣層及第二頂蓋層上實行平坦化製程以暴露出模製絕緣圖案125的頂表面。藉此，可形成第一頂蓋圖案151、第二絕緣圖案153及第二頂蓋圖案155。可將第二頂蓋圖案155形成為具有與模製絕緣圖案125的頂表面共面的頂表面。
可在一對字元線WL1與字元線WL2之間形成第一頂蓋圖案151以直接覆蓋通道圖案CP以及第一字元線WL1及第二字元線WL2。
接下來，可在半導體基底100的頂表面上形成蝕刻終止層160。蝕刻終止層160可由相對於模製絕緣圖案125具有蝕刻選擇性的絕緣材料形成或包含所述絕緣材料。舉例而言，蝕刻終止層160可由氮化矽（SiN）、氮氧化矽（SiON）、碳化矽（SiC）、碳氮化矽（SiCN）或其組合中的至少一者形成或包含所述至少一者。
在形成蝕刻終止層160之後，可在週邊電路區PCR上形成下部導通孔LVP以穿透模製絕緣圖案125且耦合至下部導電圖案LCP。在形成下部導通孔LVP之後，如圖22A及圖22B中所示，可在蝕刻終止層160上形成遮罩圖案以暴露出胞元陣列區CAR，且然後可使用遮罩圖案作為蝕刻遮罩對蝕刻終止層160進行蝕刻以暴露出胞元陣列區CAR上的模製絕緣圖案125的頂表面及通道圖案CP的頂表面。
接下來，參照圖22A及圖22B，可在通道圖案CP的一些部分上實行蝕刻製程以在模製絕緣圖案125與第一閘極絕緣圖案Gox1及第二閘極絕緣圖案Gox2之間形成凹陷區。藉此，通道圖案CP的頂表面可位於較模製絕緣圖案125的頂表面低的水準處。另外，通道圖案CP的頂表面可位於與第一字元線WL1的頂表面及第二字元線WL2的頂表面不同的水準處。
接下來，可在半導體基底100上形成導電層170以填充凹陷區。導電層170可由例如經摻雜的複晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x或其組合中的至少一者形成或包含所述至少一者。
參照圖23A及圖23B，可對導電層170進行圖案化以形成分別與通道圖案CP的垂直部分接觸的著陸墊LP。在實施例中，當形成著陸墊LP時，可在週邊電路區PCR上形成連接至下部導通孔LVP的上部導電圖案UCP。
如圖3或圖7中所示，可將著陸墊LP排列成彼此間隔開。當在平面圖中觀察時，著陸墊LP可具有例如圓形形狀、橢圓形形狀、矩形形狀、正方形形狀、菱形形狀、六邊形形狀等各種形狀。
在形成著陸墊LP及上部導電圖案UCP之後，可形成第三絕緣圖案165以填充著陸墊LP與上部導電圖案UCP之間的區。
接下來，參照圖3、圖4A及圖4B，可形成蝕刻終止層171以覆蓋著陸墊LP的頂表面及上部導電圖案UCP的頂表面。
可在著陸墊LP上分別形成資料儲存圖案DSP。在其中資料儲存圖案DSP包括電容器的情形中，可依序地形成底部電極、電容器介電層及頂部電極。此處，底部電極可被形成為穿透蝕刻終止層171且可分別連接至著陸墊LP。
在形成資料儲存圖案DSP之後，可形成第四絕緣層173以覆蓋半導體基底100的頂表面。可在週邊電路區PCR上形成上部導通孔UVP以穿透第四絕緣層173且上部導通孔UVP可耦合至上部導電圖案UCP。
綜上所述，實施例提供一種具有改善的電特性及提高的積體密度的半導體記憶體裝置。即，根據實施例，可使用被形成為具有鏡像對稱性的通道圖案與字元線來達成垂直通道電晶體。藉此，可增大半導體記憶體裝置的積體密度。
通道圖案中的相鄰通道圖案可設置於相對於字元線及位元線傾斜的方向上，且藉此，垂直通道電晶體中的相鄰垂直通道電晶體的通道區之間的耦合可減少。另外，可更高效地對連接至通道圖案的著陸墊及資料儲存圖案進行設置。藉此，可改善半導體記憶體裝置的電特性且可增大半導體記憶體裝置的積體密度。
此外，由於將氧化物半導體材料用作通道圖案，因此電晶體的洩漏電流可減少。另外，由於週邊電路與胞元陣列在垂直方向上交疊，因此半導體記憶體裝置的積體密度可增大。
本文中揭露了實例性實施例，且儘管採用了特定用語，但該些用語僅用於且僅被解釋為一般性和說明性的，而非出於限制目的。在一些情形中，對於截至提交本申請案時此項技術中具有通常知識者而言將顯而易見的是，除非另外指明，否則結合特定實施例闡述的特徵、特性及/或元件可單獨使用，或與結合其他實施例闡述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，在不背離在以下申請專利範圍中提出的本發明的精神及範圍的條件下，可對其作出形式及細節上的各種改變。
1:記憶體胞元陣列 2:列解碼器/核心及週邊電路 3:感測放大器/核心及週邊電路 4:行解碼器/核心及週邊電路 5:控制邏輯/核心及週邊電路 100:半導體基底 111:下部絕緣圖案 115:絕緣材料 120:第一絕緣層 121:第一絕緣圖案 125:模製絕緣圖案 131:通道層 132:初步通道圖案 133:第一犧牲層 141:閘極絕緣層 143:閘極導電層 150:第一頂蓋層 151:第一頂蓋圖案 153:第二絕緣圖案 155:第二頂蓋圖案 160、171:蝕刻終止層 165:第三絕緣圖案 170:導電層 173:第四絕緣層 180:半導體層 190:最上部絕緣層 200:第二半導體基底 220:週邊絕緣層 A-A'、B-B'、C-C'、D-D'、E-E':線 BL:位元線 CAR:胞元陣列區 CL:連接線 CCL:胞元金屬結構 CP:通道圖案 CP1:第一通道圖案 CP2:第二通道圖案 CS:胞元陣列結構 D1:第一方向 d1、d2:距離 D2:第二方向 D3:第三方向 D4:第四方向 DS:資料儲存元件 DSP:資料儲存圖案 Gox:閘極絕緣圖案 Gox1:第一閘極絕緣圖案/閘極絕緣圖案 Gox2:第二閘極絕緣圖案/閘極絕緣圖案 HCP:水平通道部分 HCP1:第一水平通道部分 HCP2:第二水平通道部分 HP1:第一水平部分 HP2:第二水平部分 ILD:週邊電路絕緣層 L1:距離 LCP:下部導電圖案 LCT:下部接觸插塞 LMP:下部金屬接墊 LP:著陸墊 LVP:下部導通孔 MC:記憶體胞元 MP:遮罩圖案 OP:開口 P:部分 PC:週邊電路 PCL:週邊電路線 PCR:週邊電路區 PCT:週邊接觸插塞/週邊電路接觸插塞 PS:週邊電路結構 R1:第一區 R2:第二區 SA:核心電路/核心及週邊電路 SP1:第一間隔件 SP2:第二間隔件 SS:屏蔽結構 T:溝渠 TR:選擇元件 UCP:上部導電圖案 UMP:上部金屬接墊 UVP:上部導通孔 VCP1:第一垂直通道部分 VCP2:第二垂直通道部分 VP1:第一垂直部分 VP2:第二垂直部分 WL:字元線 WL1:第一字元線/字元線 WL2:第二字元線/字元線 WS:字元線屏蔽結構
藉由參考附圖詳細闡述示例性實施例，各特徵對於熟習此項技術者而言將變得顯而易見，附圖中： 圖1是示出根據實施例的包括半導體元件的半導體記憶體裝置的方塊圖。 圖2是示意性示出根據實施例的半導體記憶體裝置的立體圖。 圖3是示出根據實施例的半導體記憶體裝置的平面圖。 圖4A及圖4B是示出沿著圖3的線A-A'、線B-B'、線C-C'、線D-D'及線E-E'截取的橫截面的剖視圖。 圖5是示出根據實施例的半導體記憶體裝置的通道圖案的圖。 圖6A、圖6B、圖6C及圖6D是放大剖視圖，其中的每一者皆示出圖4A的部分「P」。 圖7是示出根據實施例的半導體記憶體裝置的平面圖。 圖8是示出沿著圖3的線A-A'及線B-B'截取的橫截面的剖視圖。 圖9是示意性示出根據實施例的半導體記憶體裝置的立體圖。 圖10A及圖10B是示出沿著圖3的線A-A'、線B-B'、線C-C'、線D-D'及線E-E'截取的橫截面的剖視圖。 圖11是示意性示出根據實施例的半導體記憶體裝置的立體圖。 圖12A及圖12B是示出沿著圖3的線A-A'、線B-B'、線C-C'及線D-D'截取的橫截面的剖視圖。 圖13A至圖20A是示出根據實施例的製造半導體記憶體裝置的方法中的各階段的平面圖。 圖13B至圖20B、圖13C至圖20C、圖21A至圖23A及圖21B至圖23B是示出根據實施例的製造半導體記憶體裝置的方法中的各階段的剖視圖。
1:記憶體胞元陣列
2:列解碼器/核心及週邊電路
3:感測放大器/核心及週邊電路
4:行解碼器/核心及週邊電路
5:控制邏輯/核心及週邊電路
BL:位元線
DS:資料儲存元件
MC:記憶體胞元
TR:選擇元件
WL:字元線

Claims (20)

  1. 一種半導體記憶體裝置，包括：位元線，在第一方向上延伸；字元線，在垂直於所述第一方向的第二方向上延伸；通道圖案，在所述位元線與所述字元線之間，所述通道圖案包括：水平通道部分，連接至所述位元線，所述水平通道部分沿著相對於所述第一方向及所述第二方向傾斜且與所述第一方向及所述第二方向在同一平面的第三方向延伸；以及垂直通道部分，在垂直於所述第一方向及所述第二方向的第四方向上自所述水平通道部分延伸；以及閘極絕緣圖案，在所述字元線與所述通道圖案之間。
  2. 如請求項1所述的半導體記憶體裝置，其中所述通道圖案的所述水平通道部分與所述位元線的頂表面的一部分接觸。
  3. 如請求項1所述的半導體記憶體裝置，更包括在所述位元線上的模製絕緣圖案，所述模製絕緣圖案平行於所述字元線延伸，且所述通道圖案的所述垂直通道部分的側表面與所述模製絕緣圖案接觸。
  4. 如請求項3所述的半導體記憶體裝置，其中：所述通道圖案的所述水平通道部分具有自所述位元線的頂表面起的第一厚度，且所述通道圖案的所述垂直通道部分具有自所述模製絕緣圖案 的側表面起的第二厚度，所述第二厚度等於所述第一厚度。
  5. 如請求項1所述的半導體記憶體裝置，其中：所述字元線具有第一側表面及第二側表面，所述第一側表面與所述垂直通道部分相鄰，所述第二側表面與所述第一側表面相對，所述閘極絕緣圖案包括第一部分及第二部分，所述第一部分設置於所述字元線的所述第一側表面與所述垂直通道部分之間，所述第二部分設置於所述字元線的底表面與所述水平通道部分之間，且所述閘極絕緣圖案的所述第二部分的側表面與所述字元線的所述第二側表面對準。
  6. 如請求項1所述的半導體記憶體裝置，其中：所述字元線具有第一側表面及第二側表面，所述第一側表面與所述垂直通道部分相鄰，所述第二側表面與所述第一側表面相對，且所述通道圖案的所述水平通道部分的側表面與所述字元線的所述第二側表面對準。
  7. 如請求項1所述的半導體記憶體裝置，更包括：著陸墊，連接至所述通道圖案的所述垂直通道部分，所述著陸墊與所述字元線的頂表面垂直地間隔開；以及資料儲存圖案，在所述著陸墊上。
  8. 如請求項1所述的半導體記憶體裝置，其中所述通道 圖案包含氧化物半導體材料。
  9. 一種半導體記憶體裝置，包括：位元線，在第一方向上延伸；第一字元線及第二字元線，在垂直於所述第一方向的第二方向上延伸；通道圖案，在所述位元線與所述第一字元線及所述第二字元線之間，所述通道圖案包括：第一垂直通道部分及第二垂直通道部分，所述第一垂直通道部分與所述第二垂直通道部分在第三方向上彼此間隔開，所述第三方向相對於所述第一方向及所述第二方向傾斜且與所述第一方向及所述第二方向在同一平面；以及水平通道部分，將所述第一垂直通道部分與所述第二垂直通道部分彼此連接；以及閘極絕緣圖案，在所述通道圖案與所述第一字元線及所述第二字元線之間。
  10. 如請求項9所述的半導體記憶體裝置，其中所述第一字元線及所述第二字元線在所述通道圖案的所述水平通道部分上，所述第一字元線與所述第二字元線在所述第一方向上彼此間隔開。
  11. 如請求項9所述的半導體記憶體裝置，其中當在平面圖中觀察時，所述通道圖案的所述水平通道部分具有平行四邊形形狀。
  12. 如請求項9所述的半導體記憶體裝置，其中所述通道圖案的所述水平通道部分的一部分位於所述第一字元線與所述第二字元線之間。
  13. 如請求項9所述的半導體記憶體裝置，其中所述閘極絕緣圖案包括：第一閘極絕緣圖案，在所述第一字元線與所述通道圖案之間；以及第二閘極絕緣圖案，在所述第二字元線與所述通道圖案之間，所述第二閘極絕緣圖案與所述第一閘極絕緣圖案間隔開。
  14. 如請求項9所述的半導體記憶體裝置，更包括：著陸墊，分別連接至所述通道圖案的所述第一垂直通道部分及所述第二垂直通道部分，所述著陸墊與所述字元線的頂表面垂直地間隔開；以及資料儲存圖案，分別在所述著陸墊上。
  15. 一種半導體記憶體裝置，包括：週邊電路結構，包括：週邊電路，在半導體基底上；以及下部絕緣層，覆蓋所述週邊電路；位元線，在所述週邊電路結構上在第一方向上延伸；模製絕緣圖案，具有溝渠，所述模製絕緣圖案在第二方向上延伸以與所述位元線交叉；第一字元線及第二字元線，在所述溝渠中的每一者中，所述 第一字元線及所述第二字元線在所述第二方向上延伸以與所述位元線交叉；通道圖案，在所述位元線與所述第一字元線及所述第二字元線之間，所述通道圖案中的每一者包括：第一垂直通道部分及第二垂直通道部分，所述第一垂直通道部分與所述第二垂直通道部分在第三方向上彼此間隔開，所述第三方向相對於所述第一方向及所述第二方向傾斜與所述第一方向及所述第二方向在同一平面；以及水平通道部分，將所述第一垂直通道部分與所述第二垂直通道部分彼此連接；閘極絕緣圖案，在所述通道圖案與所述第一字元線及所述第二字元線之間，所述閘極絕緣圖案在所述第二方向上延伸；著陸墊，分別連接至所述通道圖案的所述第一垂直通道部分及所述第二垂直通道部分；以及資料儲存圖案，分別在所述著陸墊上。
  16. 如請求項15所述的半導體記憶體裝置，其中所述通道圖案在所述第二方向及所述第三方向上彼此間隔開。
  17. 如請求項15所述的半導體記憶體裝置，其中所述通道圖案中的每一者的所述水平通道部分與所述位元線的頂表面的一部分接觸。
  18. 如請求項15所述的半導體記憶體裝置，其中所述通道圖案的所述水平通道部分的一部分在所述第一字元線與所述第 二字元線之間。
  19. 如請求項15所述的半導體記憶體裝置，其中：所述溝渠在所述第一方向上具有第一寬度，且所述第一字元線及所述第二字元線中的每一者在所述第一方向上具有較所述第一寬度的一半小的第二寬度。
  20. 如請求項15所述的半導體記憶體裝置，其中在所述第二方向上彼此相鄰的一對所述資料儲存圖案之間的距離實質上等於在所述第三方向上彼此相鄰的一對所述資料儲存圖案之間的距離。
TW111117188A 2021-08-17 2022-05-06 半導體記憶體裝置 TWI810925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210108331A KR20230026608A (ko) 2021-08-17 2021-08-17 반도체 메모리 장치
KR10-2021-0108331 2021-08-17

Publications (2)

Publication Number Publication Date
TW202309892A TW202309892A (zh) 2023-03-01
TWI810925B true TWI810925B (zh) 2023-08-01

Family

ID=81326450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117188A TWI810925B (zh) 2021-08-17 2022-05-06 半導體記憶體裝置

Country Status (5)

Country Link
US (1) US20230055147A1 (zh)
EP (1) EP4138133A1 (zh)
KR (1) KR20230026608A (zh)
CN (1) CN115942742A (zh)
TW (1) TWI810925B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230158993A (ko) * 2022-05-13 2023-11-21 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
CN116033750B (zh) * 2023-03-29 2023-06-16 长鑫存储技术有限公司 晶体管结构、半导体结构及其制备方法
CN116189727B (zh) * 2023-04-26 2023-09-19 长鑫存储技术有限公司 半导体结构、存储器及半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527161B (zh) * 2013-04-16 2016-03-21 超捷公司 具有自我對準浮動與抹除閘極之非依電性記憶體胞元及其製作方法
US9653565B2 (en) * 2014-09-29 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20210066585A1 (en) * 2019-09-02 2021-03-04 Sang Min Lee Nonvolatile memory cells having an embedded selection element and nonvolatile memory cell arrays including the nonvolatile memory cells
US20210066278A1 (en) * 2019-09-02 2021-03-04 Samsung Electronics Co., Ltd. Non-volatile memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607265B1 (ko) * 2009-11-12 2016-03-30 삼성전자주식회사 수직 채널 트랜지스터의 제조방법
US8283715B2 (en) * 2010-08-12 2012-10-09 Rexchip Electronics Corporation Method and apparatus for buried word line formation
JP2012074684A (ja) * 2010-09-03 2012-04-12 Elpida Memory Inc 半導体装置およびその製造方法
US10074576B2 (en) * 2014-02-28 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR20210057828A (ko) * 2018-10-09 2021-05-21 마이크론 테크놀로지, 인크 디바이스를 형성하는 방법, 및 관련 디바이스 및 전자 시스템
KR102690949B1 (ko) * 2019-06-14 2024-08-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527161B (zh) * 2013-04-16 2016-03-21 超捷公司 具有自我對準浮動與抹除閘極之非依電性記憶體胞元及其製作方法
US9653565B2 (en) * 2014-09-29 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20210066585A1 (en) * 2019-09-02 2021-03-04 Sang Min Lee Nonvolatile memory cells having an embedded selection element and nonvolatile memory cell arrays including the nonvolatile memory cells
US20210066278A1 (en) * 2019-09-02 2021-03-04 Samsung Electronics Co., Ltd. Non-volatile memory device

Also Published As

Publication number Publication date
CN115942742A (zh) 2023-04-07
TW202309892A (zh) 2023-03-01
US20230055147A1 (en) 2023-02-23
EP4138133A1 (en) 2023-02-22
KR20230026608A (ko) 2023-02-27

Similar Documents

Publication Publication Date Title
TWI794794B (zh) 半導體記憶裝置
TWI810925B (zh) 半導體記憶體裝置
US20220216239A1 (en) Semiconductor memory device
TWI804997B (zh) 半導體記憶元件
TWI810926B (zh) 半導體記憶體裝置
TW202310333A (zh) 半導體記憶體裝置
US20230187548A1 (en) Semiconductor memory device
US20240147701A1 (en) Semiconductor memory device
US20240172424A1 (en) Semiconductor memory device
TWI826178B (zh) 半導體記憶體裝置
TWI834392B (zh) 半導體記憶體裝置
US20240015981A1 (en) Semiconductor memory device
US20230354582A1 (en) Semiconductor device
TW202349664A (zh) 半導體記憶體裝置
KR20230142405A (ko) 반도체 장치
TW202418965A (zh) 半導體記憶體裝置