TWI805833B - 接收電路、包括該接收電路的半導體裝置和半導體系統 - Google Patents

接收電路、包括該接收電路的半導體裝置和半導體系統 Download PDF

Info

Publication number
TWI805833B
TWI805833B TW108131051A TW108131051A TWI805833B TW I805833 B TWI805833 B TW I805833B TW 108131051 A TW108131051 A TW 108131051A TW 108131051 A TW108131051 A TW 108131051A TW I805833 B TWI805833 B TW I805833B
Authority
TW
Taiwan
Prior art keywords
signal
equalization
voltage level
positive
negative
Prior art date
Application number
TW108131051A
Other languages
English (en)
Other versions
TW202023208A (zh
Inventor
李賢培
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202023208A publication Critical patent/TW202023208A/zh
Application granted granted Critical
Publication of TWI805833B publication Critical patent/TWI805833B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1018—Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

本發明提供一種接收電路、包括該接收電路的半導體裝置和半導體系統。接收電路包括接收器、雜訊提升電路和緩衝器。接收器透過放大第一輸入信號和第二輸入信號來產生正放大信號和負放大信號。雜訊提升電路基於第一輸入信號和第二輸入信號來調節正放大信號的電壓位準和負放大信號的電壓位準。緩衝器透過放大正放大信號和負放大來產生輸出信號。

Description

接收電路、包括該接收電路的半導體裝置和半導體系統
本公開的各種實施例總體而言涉及一種集成電路技術，更具體地，涉及包括接收電路的半導體記憶體裝置和半導體系統。
電子設備包括許多電子元件，並且計算機系統包括大量電子組件，每個電子組件包括半導體。構成計算機系統的半導體裝置可以透過發送和接收時脈信號以及數據來彼此通信。隨著計算機系統的操作速度增大，半導體裝置的操作速度也增大。例如，對於半導體裝置，時脈信號的頻率變得更大，以彼此執行高速數據通信。
半導體裝置可以同步於時脈信號來將數據發送到外部裝置，或者可以同步於時脈信號從外部裝置接收數據。隨著時脈信號的頻率變大，用於發送或接收數據的時間餘量減小。此外，發送或接收數據的“眼”或有效窗口與時間餘量的減小成比例地減小。半導體裝置經由信號傳輸線耦接到外部裝置。當經由信號傳輸線來傳輸信號時，信號完整性可能由於在信號傳輸線處出現的信號的反射而降低。因此，通常可以使用決策回饋等化器來補償由信號的反射而引起的後游標(post cursor)元素，以用於增加信號的“眼”或有效窗口。
本申請要求於2018年11月5日在韓國知識產權局提交的申請號為10-2018-0134534的韓國專利申請的優先權，其整體透過引用合併在本文中，如同其全文所闡述的。
在本公開的一個實施例中，一種接收電路可以包括接收器、雜訊提升電路(noise boosting circuit)和緩衝器。接收器可以被配置為放大第一輸入信號和第二輸入信號以產生正放大信號和負放大信號。雜訊提升電路可以被配置為基於第一輸入信號和第二輸入信號來產生正等化信號和負等化信號，並且基於正等化信號和負等化信號來調節正放大信號的電壓位準和負放大信號的電壓位準。緩衝器可以被配置為放大正放大信號和負放大信號以產生輸出信號。
在本公開的一個實施例中，一種接收電路可以包括接收器、雜訊提升電路和緩衝器。接收器可以被配置為基於第一輸入信號和第二輸入信號來將正放大信號輸出到第一放大節點並且將負放大信號輸出到第二放大節點。雜訊提升電路可以被配置為基於第一輸入信號和第二輸入信號來產生第一雜訊提升信號和第二雜訊提升信號，該第一雜訊提升信號的電壓位準與正放大信號互補地變化，該第二雜訊提升信號的電壓位準與負放大信號互補地變化；將第一雜訊提升信號和第二雜訊提升信號分別輸出到第一放大節點和第二放大節點。緩衝器可以被配置為基於第一放大節點的電壓位準和第二放大節點的電壓位準來產生輸出信號。
在本公開的一個實施例中，一種接收電路可以包括接收器、雜訊提升電路和緩衝器。接收器可以被配置為透過放大第一輸入信號和第二輸入信號來產生正放大信號和負放大信號。雜訊提升電路可以被配置為基於第一輸入 信號和第二輸入信號來產生正等化信號和負等化信號，並且被配置為：基於傳輸第一輸入信號所經由的通道的特性，基於正等化信號和負等化信號中的一個來改變正放大信號的電壓位準，並且基於正等化信號和負等化信號中的另一個來改變負放大信號的電壓位準。緩衝器可以被配置為透過放大正放大信號和負放大信號來產生輸出信號。
1:半導體系統
110:第一半導體裝置
111:第一發送電路
113:第二發送電路
114:接收電路
120:第二半導體裝置
122:第一接收電路
123:發送電路
124:第二接收電路
131:第一匯流排
132:第二匯流排
200:接收電路
210:接收器
220:雜訊提升電路
222:加法器
221:等化濾波器
230:緩衝器
300:等化濾波器
310:負載單元
321:第一輸入單元
322:第二輸入單元
330:源電阻器
341:第一電容器
342:第二電容器
350:增益提升器
361:第一電流源
362:第二電流源
371:第一負載電容器
372:第二負載電容器
400:加法器
410:第一電壓調節單元
420:第二電壓調節單元
430:可變電流源
800:接收電路
810:接收器
820:雜訊提升電路
821:等化濾波器
822:加法器
823:輸入選擇器
830:緩衝器
A1:第一放大節點
A2:第二放大節點
AOUT:正放大信號
AOUT':被補償的正放大信號
AOUTB:負放大信號
AOUTB':被補償的負放大信號
BC:提升電容器
BUF:緩衝器
CN1:第一公共節點
CN2:第二公共節點
EQ:正等化信號
EQB:負等化信號
I1:第一輸入節點
I2:第二輸入節點
IN1:第一輸入信號
IN2:第二輸入信號
IS11:第一內部信號
IS12:第二內部信號
IS21:第一內部信號
IS22:第二內部信號
NS:第一雜訊提升信號
NSB:第二雜訊提升信號
ON1:第一輸出節點
ON2:第二輸出節點
Offset IN2:電壓位準
OUT:輸出信號
OUT':輸出信號
P1:脈衝
P2:脈衝
RL1:第一負載電阻器
RL2:第二負載電阻器
RX:接收器
SIGN:通道特性信號
T31:第一電晶體
T32:第二電晶體
T41:第一電晶體
T42:第二電晶體
Target:目標位準
Target IN2:目標位準
TS1:第一發送信號
TS2:第二發送信號
TS1B:互補信號
TS2B:互補信號
VDDH:高電壓
VDDL:低電壓
VREF1:第一參考電壓
VREF2:第二參考電壓
〔圖1〕是示出根據本公開的一個實施例的半導體系統的配置的示圖；〔圖2〕是示出根據本公開的一個實施例的接收電路的配置的示圖；〔圖3〕是示出根據本公開的一個實施例的等化濾波器的配置的示圖；〔圖4〕是示出根據本公開的一個實施例的加法器(summer)的配置的示圖；〔圖5〕是示出根據本公開的一個實施例的接收電路的操作的波形圖；〔圖6〕是示出根據本公開的一個實施例的接收電路的操作的波形圖；〔圖7A〕是示出當在第一輸入信號內出現雜訊時基於第二輸入信號的電壓位準的、接收電路的操作的波形圖；〔圖7B〕是示出當在第一輸入信號內出現雜訊時基於第二輸入信號的電壓位準的、接收電路的操作的波形圖；〔圖7C〕是示出當在第一輸入信號內出現雜訊時基於第二輸入信號的電壓位準的、接收電路的操作的波形圖；〔圖8〕是示出根據本公開的一個實施例的接收電路的配置的示圖；〔圖9〕是示出根據本公開的一個實施例的接收電路的操作的波形圖；以及〔圖10〕是示出根據本公開的一個實施例的接收電路的操作的波形圖。
對於一些實施例，如本文中所使用的詞語“耦接”意味著兩個組件彼此直接連接。例如，耦接到第二組件的第一組件意味著第一組件與第二組件接觸。對於其他實施例，耦接的組件具有一個或更多個中間組件。例如，即使第一組件不直接接觸第二組件，但當第一組件和第二組件都與公共的第三組件接觸時，第一組件也耦接到第二組件。
在下文中，下面將參考附圖透過實施例來描述根據本公開的半導體裝置。
圖1是示出根據本公開的一個實施例的半導體系統1的配置的示圖。參考圖1，半導體系統1可以包括第一半導體裝置110和第二半導體裝置120。第一半導體裝置110可以提供用於第二半導體裝置120執行操作的各種控制信號。第一半導體裝置110可以包括各種類型的主機裝置。例如，第一半導體裝置110可以是中央處理單元(CPU)、圖形處理單元(GPU)、多媒體處理器(MMP)、數位信號處理器、應用處理器(AP)以及記憶體控制器之中的一個或更多個。例如，第二半導體裝置120可以是記憶體裝置，並且記憶體裝置可以包括揮發性記憶體和非揮發性記憶體。揮發性記憶體可以包括靜態隨機存取記憶體(靜態RAM：static random access memory,SRAM)和動態RAM(dynamic RAM,DRAM)、同步DRAM(synchronous DRAM,SDRAM)。非揮發性記憶體可以包括唯讀記憶體(read only memory,ROM)、可編程ROM(programmable ROM,PROM)、電可擦除可編程ROM(electrically erasable and programmable ROM,EEPROM)、電可編程ROM(electrically programmable ROM,EPROM)、快閃記憶體、相變 RAM(phase change RAM,PRAM)、磁性RAM(magnetic RAM,MRAM)、電阻式RAM(resistive RAM,RRAM)、鐵電RAM(ferroelectric RAM,FRAM)等。
第二半導體裝置120可以經由多個匯流排131和132耦接到第一半導體裝置110。多個匯流排131和132中的每個匯流排可以是用於傳輸各種信號的信號傳輸路徑、鏈接、或通道。多個匯流排可以包括第一匯流排131和第二匯流排132。第一匯流排131可以是單向匯流排，並且可以將第一發送信號TS1從第一半導體裝置110傳輸到第二半導體裝置120。匯流排132可以是雙向匯流排，並且可以將第二發送信號TS2從第一半導體裝置110傳輸到第二半導體裝置120或者從第二半導體裝置120發送到第一半導體裝置110。例如，第一匯流排131可以是時脈匯流排或命令位址匯流排。例如，第二匯流排132可以是數據匯流排。
第一半導體裝置110可以包括第一發送電路111、第二發送電路113和接收電路114。第一發送電路111可以耦接到第一匯流排131。第一發送電路111可以基於第一半導體裝置110內的第一內部信號IS11來產生第一發送信號TS1。第一發送電路111可以將第一發送信號TS1經由第一匯流排131發送到第二半導體裝置120。第二發送電路113可以耦接到第二匯流排132。第二發送電路113可以基於第一半導體裝置110內的第二內部信號IS12來產生第二發送信號TS2。第二發送電路113可以將第二發送信號TS2經由第二匯流排132發送到第二半導體裝置120。接收電路114可以耦接到第二匯流排132。接收電路114可以經由第二匯流排132接收從第二半導體裝置120發送的第二發送信號TS2。接收電路114可以基於第二發送信號TS2來產生第一半導體裝置110的第二內部信號IS12。
第二半導體裝置120可以包括第一接收電路122、發送電路123和第二接收電路124。第一接收電路122可以耦接到第一匯流排131。第一接收電路122可以經由第一匯流排131接收從第一半導體裝置110發送的第一發送信號TS1。第一接收電路122可以基於第一發送信號TS1來產生第二半導體裝置120的 第一內部信號IS21。發送電路123耦接到第二匯流排132。發送電路123可以基於第二半導體裝置120內的第二內部信號IS22來產生第二發送信號TS2。發送電路123可以將第二發送信號TS2經由第二匯流排132發送到第一半導體裝置110。第二接收電路124可以耦接到第二匯流排132。第二接收電路124可以經由第二匯流排132接收從第一半導體裝置110發送的第二發送信號TS2。第二接收電路124可以基於第二發送信號TS2來產生第二半導體裝置120的第二內部信號IS22。
第一發送信號TS1可以是單端信號或與互補信號TS1B一起提供的差分信號。當第一發送信號TS1是單端信號時，第一接收電路122可以使用第一參考電壓VREF1以從第一發送信號TS1產生第二半導體裝置120的第一內部信號IS21。第一接收電路122可以透過差分放大第一發送信號TS1和第一參考電壓VREF1來產生第二半導體裝置120的第一內部信號IS21。第一參考電壓VREF1可以具有與第一發送信號TS1的擺動範圍的中間相對應的位準。
第二發送信號TS2可以是單端信號或與互補信號TS2B一起提供的差分信號。當第二發送信號TS2是單端信號時，第一半導體裝置110的接收電路114可以使用第二參考電壓VREF2以從第二發送信號TS2產生第一半導體裝置110的第二內部信號IS12。接收電路114可以透過差分放大第二發送信號TS2和第二參考電壓VREF2來產生第一半導體裝置110的第二內部信號IS12。第二參考電壓VREF2可以具有與第二發送信號TS2的擺動範圍的中間相對應的位準。第二半導體裝置120的第二接收電路124可以使用第二參考電壓VREF2以從第二發送信號TS2產生第二半導體裝置120的第二內部信號IS22。第二接收電路124可以透過差分放大第二發送信號TS2和第二參考電壓VREF2來產生第二半導體裝置120的第二內部信號IS22。
圖2是示出根據本公開的一個實施例的接收電路200的配置的示圖。接收電路200可以被實施為接收電路114、第一接收電路122和第二接收電路 124之中的至少一個。參考圖2，接收電路200可以透過接收第一輸入信號IN1和第二輸入信號IN2來產生輸出信號OUT。第一輸入信號IN1可以是單端信號，並且第二輸入信號IN2可以是參考電壓。參考電壓可以具有與第一輸入信號IN1的擺動範圍的中間相對應的電壓位準。當接收電路200被實施為第一接收電路122時，第一輸入信號IN1可以是第一發送信號TS1，並且第二輸入信號IN2可以是第一參考電壓VREF1。在一個實施例中，第一輸入信號IN1和第二輸入信號IN2可以是具有彼此互補的位準的差分信號。在一個實施例中，當接收電路200被實施為第二接收電路124時，第一輸入信號IN1可以是第二發送信號TS2，並且第二輸入信號IN2可以是第二參考電壓VREF2。
參考圖2，接收電路200可以包括接收器(“RX”)210、雜訊提升電路220和緩衝器(“BUF”)230。接收器210可以接收第一輸入信號IN1和第二輸入信號IN2，並且可以基於第一輸入信號IN1和第二輸入信號IN2來產生正放大信號AOUT和負放大信號AOUTB。接收器210可以透過差分放大第一輸入信號IN1和第二輸入信號IN2來產生正放大信號AOUT和負放大信號AOUTB。接收器210可以經由第一放大節點A1輸出正放大信號AOUT，並且可以經由第二放大節點A2輸出負放大信號AOUTB。例如，正放大信號AOUT可以具有基於第一輸入信號IN1而變化的電壓位準，而負放大信號AOUTB可以具有與正放大信號AOUT互補的電壓位準。可以將任何已知類型的差分放大電路實施為接收器210。
雜訊提升電路220可以接收第一輸入信號IN1和第二輸入信號IN2。雜訊提升電路220可以基於第一輸入信號IN1和第二輸入信號IN2來改變正放大信號AOUT的振幅和負放大信號AOUTB的振幅。雜訊提升電路220可以基於第一輸入信號IN1和第二輸入信號IN2來改變正放大信號AOUT的電壓位準和負放大信號AOUTB的電壓位準。例如，雜訊提升電路220可以透過改變正放大信號AOUT的電壓位準和負放大信號AOUTB的電壓位準來減小正放大信號AOUT的 振幅和負放大信號AOUTB的振幅。雜訊提升電路220可以透過基於第一輸入信號IN1的位準變化來改變負放大信號AOUTB的電壓位準而改變負放大信號AOUTB的振幅。雜訊提升電路220可以透過基於第一輸入信號IN1的互補位準變化來改變正放大信號AOUT的電壓位準而改變正放大信號AOUT的振幅。雜訊提升電路220可以透過減小正放大信號AOUT的振幅和負放大信號AOUTB的振幅來補償在第一輸入信號IN1內出現的雜訊。即使在出現第二輸入信號IN2的偏移時，雜訊提升電路220也可以產生具有與第一輸入信號IN1相對應的位準的輸出信號OUT。當第二輸入信號IN2是參考電壓時，即使參考電壓的位準由於偏移而改變，雜訊提升電路220也可以允許接收電路200產生與第一輸入信號IN1相對應的輸出信號OUT。
雜訊提升電路220可以透過接收第一輸入信號IN1和第二輸入信號IN2來產生第一雜訊提升信號NS和第二雜訊提升信號NSB。第一雜訊提升信號NS的電壓位準可以與正放大信號AOUT互補地改變。第二雜訊提升信號NSB的電壓位準可以與負放大信號AOUTB互補地改變。雜訊提升電路220可以基於第一輸入信號IN1和第二輸入信號IN2來產生正等化信號EQ和負等化信號EQB。雜訊提升電路220可以透過差分放大第一輸入信號IN1和第二輸入信號IN2來產生正等化信號EQ和負等化信號EQB。正等化信號EQ的電壓位準變化可以對應於正放大信號AOUT的電壓位準變化。負等化信號EQB的電壓位準變化可以對應於負放大信號AOUTB的電壓位準變化。然而，在與正放大信號AOUT和負放大信號AOUTB相較時，正等化信號EQ和負等化信號EQB可以具有減小的DC增益和增大的AC增益。雜訊提升電路220可以基於正等化信號EQ來產生第一雜訊提升信號NS，並且可以基於負等化信號EQB來產生第二雜訊提升信號NSB。因為第一雜訊提升信號NS和第二雜訊提升信號NSB是基於相較於正放大信號AOUT和負放大信號AOUTB具有減小的DC增益和增大的AC增益的正等化信號EQ和負等 化信號EQB來產生的，因此第一雜訊提升信號NS和第二雜訊提升信號NSB可以相較於正放大信號AOUT和負放大信號AOUTB具有更小的振幅和更大的位準變化梯度的特性。因此，在不改變正放大信號AOUT的邏輯位準和負放大信號AOUTB的邏輯位準的情况下，雜訊提升電路220可以基於第一輸入信號IN1的雜訊和第二輸入信號IN2的偏移來補償正放大信號AOUT的電壓位準變化和負放大信號AOUTB的電壓位準變化。
雜訊提升電路220可以經由第一放大節點A1輸出第一雜訊提升信號NS，並且可以經由第二放大節點A2輸出第二雜訊提升信號NSB。第一雜訊提升信號NS可以在第一放大節點A1處與正放大信號AOUT混合。第二雜訊提升信號NSB可以在第二放大節點A2處與負放大信號AOUTB混合。
緩衝器230可以透過接收正放大信號AOUT和負放大信號AOUTB來產生輸出信號OUT。緩衝器230可以透過差分放大正放大信號AOUT和負放大信號AOUTB來產生具有與正放大信號AOUT相對應的電壓位準的輸出信號OUT。可以將任何類型的差分放大電路實施為緩衝器230。
參考圖2，雜訊提升電路220還可以包括等化濾波器(“EQ濾波器”)221和加法器222。等化濾波器221可以透過接收第一輸入信號IN1和第二輸入信號IN2來產生正等化信號EQ和負等化信號EQB。等化濾波器221可以透過差分放大第一輸入信號IN1和第二輸入信號IN2來產生正等化信號EQ和負等化信號EQB。等化濾波器221可以具有減小信號的DC增益和增大信號的AC增益的特性。例如，等化濾波器221可以是連續時間線性等化器(continuous time linear equalizer,CTLE)。連續時間線性等化器可以從輸入信號產生具有減小的DC增益和增大的AC增益的信號。當第一輸入信號IN1保持穩定狀態的電壓位準時，DC增益可以是等化濾波器221的增益。當第一輸入信號IN1的電壓位準處於轉變狀態時，AC增益可以是等化濾波器221的增益。
加法器222可以接收正等化信號EQ和負等化信號EQB。加法器222可以改變正放大信號AOUT的電壓位準，並且可以基於正等化信號EQ來減小正放大信號AOUT的振幅。加法器222可以改變負放大信號AOUTB的電壓位準，並且可以基於負等化信號EQB來減小負放大信號AOUTB的振幅。加法器222可以基於正等化信號EQ來產生第一雜訊提升信號NS，並且可以基於負等化信號EQB來產生第二雜訊提升信號NSB。加法器222可以耦接到第一放大節點A1和第二放大節點A2。第一雜訊提升信號NS可以經由第一放大節點A1輸出，並且第二雜訊提升信號NSB可以經由第二放大節點A2輸出。例如，加法器222可以基於正等化信號EQ降低第一放大節點A1的電壓位準，並且可以基於負等化信號EQB降低第二放大節點A2的電壓位準。
圖3是示出根據本公開的一個實施例的等化濾波器300的配置的示圖。等化濾波器300可以實施為圖2的等化濾波器221。參考圖3，等化濾波器300可以包括負載單元310、第一輸入單元321、第二輸入單元322、源電阻器330、第一電容器341、第二電容器342和增益提升器350。負載單元310可以耦接在高電壓軌道、第一輸出節點ON1和第二輸出節點ON2之間。可以經由高電壓軌道將高電壓VDDH提供給等化濾波器300。高電壓VDDH可以是接收電路200和包括接收電路200的半導體裝置的電源電壓。負載單元310可以將高電壓VDDH提供給第一輸出節點ON1和第二輸出節點ON2。
第一輸入單元321可以耦接在第一輸出節點ON1與第一公共節點CN1之間。第一公共節點CN1可以耦接到低電壓軌道。可以經由低電壓軌道將低電壓VDDL提供給等化濾波器300。低電壓VDDL可以具有比高電壓VDDH低的位準。例如，低電壓VDDL可以具有與接地電壓相對應的位準。第一輸入單元321可以接收圖2中所示的第一輸入信號IN1。第一輸入單元321可以基於第一輸入信 號IN1來改變第一輸出節點ON1的電壓位準。圖2中所示的負等化信號EQB可以經由第一輸出節點ON1輸出。
第二輸入單元322可以耦接在第二輸出節點ON2與第二公共節點CN2之間。第二公共節點CN2可以耦接到低電壓軌道。第二輸入單元322可以接收圖2中所示的第二輸入信號IN2。第二輸入單元322可以基於第二輸入信號IN2來改變第二輸出節點ON2的電壓位準。圖2中所示的正等化信號EQ可以經由第二輸出節點ON2輸出。
源電阻器330可以耦接在第一公共節點CN1與第二公共節點CN2之間。源電阻器330可以形成第一公共節點CN1與第二公共節點CN2之間的電流路徑。源電阻器330可以用作虛擬接地，其被配置為允許電流從第一公共節點CN1流動到第二公共節點CN2或者從第二公共節點CN2流動到第一公共節點CN1。源電阻器330可以調節等化濾波器300的增益。例如，源電阻器330可以減小等化濾波器300的DC增益，而增大等化濾波器300的AC增益。
第一電容器341可以耦接在第一公共節點CN1與低電壓軌道之間。第二電容器342可以耦接在第二公共節點CN2與低電壓軌道之間。第二電容器342可以具有與第一電容器341相同的電容。可以提供第一電容器341和第二電容器342以調節等化濾波器300的AC增益。在一個實施例中，第二電容器342可以與第一電容器341具有不同的電容。例如，第一電容器341可以具有比第二電容器342大的電容。在一個實施例中，第一電容器341和第二電容器342可以被實施為具有可變電容的可編程電容器，以調節等化濾波器300內的AC增益的帶寬和/或振幅。AC增益的帶寬可以是頻率範圍，放大電路可以利用該頻率範圍來獲得預定大小的或更大的增益。本文所使用的關於參數的詞語“預定”(諸如預定的大小)意味著參數的值在參數被用於程序或演算法之前被確定。對於一些實施例，在程序 或演算法開始之前確定參數的值。在其他實施例中，在程序或演算法期間但在參數被用於程序或演算法之前確定參數的值。
等化濾波器300還可以包括第一電流源361和第二電流源362。第一電流源361可以與第一電容器341並聯耦接在第一公共節點CN1與低電壓軌道之間。第二電流源362可以與第二電容器342並聯耦接在第二公共節點CN2與低電壓軌道之間。當第一輸入信號IN1具有處於穩定狀態的電壓位準時，第一電流源361和第二電流源362可以分別形成從第一公共節點CN1和第二公共節點CN2到低電壓軌道的電流路徑。
增益提升器350可以接收第一輸入信號IN1。增益提升器350可以基於第一輸入信號IN1來改變第二公共節點CN2的電壓位準。當第一輸入信號IN1具有處於轉變狀態的電壓位準時，增益提升器350可以透過改變第二公共節點CN2的電壓位準來增大等化濾波器300的AC增益。例如，當第一輸入信號IN1的電壓位準從低位準變為高位準時，增益提升器350可以增大第二公共節點CN2的電壓位準。當第一輸入信號IN1的電壓位準從高位準變為低位準時，增益提升器350可以降低第二公共節點CN2的電壓位準。如本文所使用的，信號(諸如第一輸入信號IN1或第二輸入信號IN2等)具有低位準與信號在其具有高位準時有區別。例如，高位準可以對應於具有第一電壓的信號，而低位準可以對應於具有第二電壓的信號。對於一些實施例，第一電壓大於第二電壓。在其他實施例中，信號的不同特性(諸如頻率或振幅)確定信號是具有高位準還是低位準。對於某些情况，信號的高位準和低位準表示邏輯二進制狀態。
參考圖3，負載單元310可以包括第一負載電阻器RL1和第二負載電阻器RL2。第一負載電阻器RL1可以耦接在高電壓軌道與第一輸出節點ON1之間。第二負載電阻器RL2可以耦接在高電壓軌道與第二輸出節點ON2之間。第一負載電阻器RL1可以在一端耦接到高電壓軌道並且接收高電壓VDDH，並且可以 在另一端耦接到第一輸出節點ON1。第二負載電阻器RL2可以在一端耦接到高電壓軌道並且接收高電壓VDDH，並且可以在另一端耦接到第二輸出節點ON2。第一負載電阻器RL1和第二負載電阻器RL2可以具有彼此相同的電阻值。第一負載電阻器RL1和第二負載電阻器RL2可以實施為具有可變電阻的可編程電阻元件，以調節等化濾波器300內的AC增益的帶寬。
第一輸入單元321可以包括第一電晶體T31。例如，第一電晶體T31可以是N通道MOS電晶體。第一電晶體T31可以在其閘極處接收第一輸入信號IN1，可以在其汲極處耦接到第一輸出節點ON1，並且可以在其源極處耦接到第一公共節點CN1。第二輸入單元322可以包括第二電晶體T32。例如，第二電晶體T32可以是N通道MOS電晶體。第二電晶體T32可以在其閘極處接收第二輸入信號IN2，可以在其汲極處耦接到第二輸出節點ON2，並且可以在其源極處耦接到第二公共節點CN2。
增益提升器350可以包括提升電容器BC。提升電容器BC可以耦接到輸入第一輸入信號IN1的節點(即，第一電晶體T31的閘極)和第二公共節點CN2。提升電容器BC可以在一端接收第一輸入信號IN1，並且可以在另一端耦接到第二公共節點CN2。提升電容器BC可以被實現為具有可變電容的可編程電容器。
等化濾波器300還可以包括第一負載電容器371和第二負載電容器372。第一負載電容器371可以耦接到第一輸出節點ON1。第二負載電容器372可以耦接到第二輸出節點ON2。第一負載電容器371和第二負載電容器372可以具有彼此相同的電容。在一個實施例中，第一負載電容器371和第二負載電容器372可以被實現為具有可變電容的可編程電容器，以調節等化濾波器300內的AC增益的帶寬。
當第一輸入信號IN1保持處於穩定狀態的電壓位準時，電流可以流過源電阻器330，並且穩定的電流可以分別經由第一電流源361和第二電流源362而從第一公共節點CN1和第二公共節點CN2流動到低電壓軌道。因此，正等化信號EQ和負等化信號EQB可以保持恆定的電壓位準。當第一輸入信號IN1的電壓位準從低位準變為高位準時，第一電晶體T31可以被導通。因此，第一輸出節點ON1的電壓位準可以降低，流動到第一公共節點CN1和第一電容器341的電流量可以增加，並且第一公共節點CN1的電壓位準可以升高。當第二輸入信號IN2是參考電壓時，流動到第二公共節點CN2和第二電容器342的電流量可以不改變，並且第二公共節點CN2的電壓位準可以保持恆定。因此，第一輸出節點ON1的電壓位準可以充分降低到低電壓VDDL，而第二輸出節點ON2的電壓位準可能不會充分升高到高電壓VDDH。此外，在負等化信號EQB內可以形成峰值，而在正等化信號EQ內可能不會形成峰值。根據本公開的一個實施例，增益提升器350可以基於第一輸入信號IN1來改變第二公共節點CN2的電壓位準。當第一輸入信號IN1的電壓位準從低位準變為高位準時，提升電容器BC可以升高第二公共節點CN2的電壓位準。當第二公共節點CN2的電壓位準升高時，第二電晶體T32的閘極與源極之間的電壓差可以減小，並且流過第二電晶體T32的電流量可以減少。因此，第二輸出節點ON2的電壓位準可以充分升高到高電壓VDDH，並且可以在從第二輸出節點ON2產生的正等化信號EQ內形成峰值。利用增益提升器350，等化濾波器300可以透過增大輸出信號OUT的AC增益來平衡負等化信號EQB的AC增益和正等化信號EQ的AC增益。
當第一輸入信號IN1的電壓位準從高位準變為低位準時，第一電晶體T31可以被關斷。因此，第一輸出節點ON1的電壓位準可以升高，流動到第一公共節點CN1和第一電容器341的電流量可以減小，並且第一公共節點CN1的電壓位準可以降低。當第二輸入信號IN2是參考電壓時，流動到第二公共節點 CN2和第二電容器342的電流量可以不改變，並且第二公共節點CN2的電壓位準可以保持為恆定。因此，第一輸出節點ON1的電壓位準可以充分升高到高電壓VDDH，而第二輸出節點ON2的電壓位準可能不會充分降低到低電壓VDDL。此外，在負等化信號EQB內可以形成峰值，而在正等化信號EQ內可能不會形成峰值。根據本公開的一個實施例，增益提升器350可以基於第一輸入信號IN1來改變第二公共節點CN2的電壓位準。當第一輸入信號IN1的電壓位準從高位準變為低位準時，提升電容器BC可以降低第二公共節點CN2的電壓位準。當第二公共節點CN2的電壓位準降低時，第二電晶體T32的閘極與源極之間的電壓差可以增大，並且流過第二電晶體T32的電流量可以增大。因此，第二輸出節點ON2的電壓位準可以充分降低到低電壓VDDL，並且可以在從第二輸出節點ON2產生的正等化信號EQ內形成峰值。利用增益提升器350，等化濾波器300可以透過增大正等化信號EQ的AC增益來平衡負等化信號EQB的AC增益和正等化信號EQ的AC增益。
圖4是示出根據本公開的一個實施例的加法器400的配置的示圖。加法器400可以被實施為圖2中所示的加法器222。加法器400可以包括第一電壓調節單元410和第二電壓調節單元420。第一電壓調節單元410可以接收正等化信號EQ。第一電壓調節單元410可以基於正等化信號EQ來產生第一雜訊提升信號NS。第一電壓調節單元410可以基於正等化信號EQ來改變第一雜訊提升信號NS的電壓位準。第一雜訊提升信號NS可以被提供給圖2所示的第一放大節點A1。第二電壓調節單元420可以接收負等化信號EQB。第二電壓調節單元420可以基於負等化信號EQB來產生第二雜訊提升信號NSB。第二電壓調節單元420可以基於負等化信號EQB來改變第二雜訊提升信號NSB的電壓位準。第二雜訊提升信號NSB可以被提供給圖2中所示的第二放大節點A2。
第一電壓調節單元410可以包括第一電晶體T41。例如，第一電晶體T41可以是N通道MOS電晶體。第一電晶體T41可以在其閘極處接收正等化信號EQ，並且可以在其源極處透過可變電流源430耦接到低電壓軌道，低電壓VDDL被提供給所述低電壓軌道。第一電晶體T41可以在其汲極處輸出第一雜訊提升信號NS。第二電壓調節單元420可以包括第二電晶體T42。例如，第二電晶體T42可以是N通道MOS電晶體。第二電晶體T42可以在其閘極處接收負等化信號EQB，並且可以在其源極處透過可變電流源430耦接到低電壓軌道，低電壓VDDL被提供給所述低電壓軌道。第二電晶體T42可以在其汲極處輸出第二雜訊提升信號NSB。可以提供可變電流源430以調節第一雜訊提升信號NS和第二提高雜訊信號NSB的電壓位準的變化量。
圖5和圖6是示出根據本公開的一個實施例的接收電路200的操作的波形圖。圖5示出了在沒有雜訊提升電路220的情况下接收電路的操作。圖5提供了第一輸入信號IN1的示例，該第一輸入信號IN1的電壓位準從低位準變為高位準、然後又返回到低位準。因為第一輸入信號IN1可以透過圖1中所示的第一匯流排131或第二匯流排132傳輸，所以可能由於相鄰通道引起的串擾或通道反射而在第一輸入信號IN1的主游標(main cursor)處出現雜訊。因此，如圖5所示，可能出現第一輸入信號IN1的電壓位準在第一輸入信號IN1的高位準狀態處變得降低的雜訊，或者第一輸入信號IN1的電壓位準變得降低到第一輸入信號IN1的低位準之下的雜訊。此外，當出現第二輸入信號IN2的偏移時，第二輸入信號IN2可能具有與目標位準Target IN2不同的電壓位準。圖5提供了第二輸入信號IN2的電壓位準Offset IN2的示例，其具有偏移，電壓位準Offset IN2高於目標位準Target IN2。當接收器210差分放大第一輸入信號IN1與第二輸入信號IN2的雜訊時，可能出現正放大信號AOUT的電壓位準和負放大信號AOUTB的電壓位準變得具有非常小的差異或變為反向的情况。因此，即使在緩衝器230應該產生將其電壓位 準保持為高位準的輸出信號OUT'時，緩衝器230也可能基於雜訊而輸出其電壓位準變為低位準的輸出信號OUT'。
參考圖6，雜訊提升電路220可以基於第一輸入信號IN1來產生第一雜訊提升信號NS，該第一雜訊提升信號NS的電壓位準與第一輸入信號IN1的電壓位準變化互補地改變。第二雜訊提升信號NSB可以具有與第一雜訊提升信號NS的電壓位準互補的電壓位準。等化濾波器221可以具有增大的AC增益和減小的DC增益。因此，第一雜訊提升信號NS和第二雜訊提升信號NSB的轉變梯度可以比正放大信號AOUT和負放大信號AOUTB的轉變梯度大。此外，第一雜訊提升信號NS和第二雜訊提升信號NSB的振幅可以比正放大信號AOUT和負放大信號AOUTB的振幅小。當第一雜訊提升信號NS與正放大信號AOUT混合、並且第二雜訊提升信號NSB與負放大信號AOUTB混合時，被補償的正放大信號AOUT'可以在沒有雜訊的影響下處於高電壓位準的穩定狀態中，而被補償的負放大信號AOUTB'可以處於低電壓位準的穩定狀態中。緩衝器230可以透過差分放大被補償的正放大信號AOUT'和被補償的負放大信號AOUTB'來產生改變為高電壓位準以保持在高電壓位準的穩定狀態中的輸出信號OUT。
圖7A、圖7B和圖7C是示出當在第一輸入信號IN1內出現雜訊時基於第二輸入信號IN2的電壓位準的、接收電路200的操作的波形圖。圖7A示出了當在電壓位準變為高位準的第一輸入信號IN1內出現雜訊、並且第二輸入信號IN2具有比目標位準Target高的電壓位準時的輸出信號OUT的波形圖。當在第一輸入信號IN1內出現雜訊時，正放大信號AOUT與負放大信號AOUTB之間的電壓位準差可能變得更小。當未提供雜訊提升電路220時，緩衝器230可能產生包括脈衝P1的輸出信號OUT，該脈衝P1在低位準保持其電壓位準，然後將其電壓位準改變為高位準，並且緩衝器230可能不會正常地產生與第一輸入信號IN1相對應的輸出信號OUT。雜訊提升電路220可以透過產生第一雜訊提升信號NS和第二雜 訊提升信號NSB來增大正放大信號AOUT與負放大信號AOUTB之間的電壓差，所述第一雜訊提升信號NS和第二雜訊提升信號NSB的電壓位準與正放大信號AOUT和負放大信號AOUTB的電壓位準變化互補地改變。緩衝器230可以透過放大被補償的正放大信號AOUT'和被補償的負放大信號AOUTB'來產生保持在低電壓位準的穩定狀態中的輸出信號OUT'。
圖7B示出了當在電壓位準變為低位準的第一輸入信號IN1內出現雜訊、並且第二輸入信號IN2具有比目標位準Target低的電壓位準時的輸出信號OUT的波形圖。當在第一輸入信號IN1內出現雜訊時，正放大信號AOUT與負放大信號AOUTB之間的電壓位準差可能變得更小。當未提供雜訊提升電路220時，緩衝器230可能產生包括脈衝P2的輸出信號OUT，該脈衝P2在高位準保持其電壓位準，然後將其電壓位準改變為低位準，並且緩衝器230可能不會正常地產生與第一輸入信號IN1相對應的輸出信號OUT。雜訊提升電路220可以透過產生第一雜訊提升信號NS和第二雜訊提升信號NSB來增大正放大信號AOUT與負放大信號AOUTB之間的電壓差，所述第一雜訊提升信號NS和第二雜訊提升信號NSB的電壓位準與正放大信號AOUT和負放大信號AOUTB的電壓位準變化互補地改變。緩衝器230可以透過放大被補償的正放大信號AOUT'和被補償的負放大信號AOUTB'來產生保持在高電壓位準的穩定狀態中的輸出信號OUT'。
圖7C示出了當在電壓位準變為低位準的第一輸入信號IN1內出現雜訊、並且第二輸入信號IN2具有目標位準Target時的輸出信號OUT的波形圖。當第二輸入信號IN2具有目標位準Target時，與圖7A和圖7B的情况相較，正放大信號AOUT與負放大信號AOUTB之間的電壓位準差可能很大。因此，即使在不設置雜訊提升電路220的情况下，緩衝器230也可以產生實質上處於高電壓位準的穩定狀態中的輸出信號OUT，其具有很小的基於雜訊而向低位準的波動。當雜訊提升電路220改變正放大信號AOUT和負放大信號AOUTB的電壓位準時，可以 減輕或消除由雜訊引起的波動。緩衝器230可以透過放大被補償的正放大信號AOUT'和被補償的負放大信號AOUTB'來產生保持在高電壓位準的穩定狀態中而沒有波動的輸出信號OUT'。
圖8是示出根據本公開的一個實施例的接收電路800的配置的示圖。接收電路800可以被實現為圖1所示的接收電路114、第一接收電路122和第二接收電路124之中的至少一個。參考圖8，接收電路800可以包括接收器810、雜訊提升電路820和緩衝器830。除了雜訊提升電路820之外，接收電路800可以具有與圖2所示的接收電路200相同的元件。接收電路800的相同元件用類似於接收電路200的元件符號來示出，並且這裡將不再對接收電路800的相同元件進行重複描述。
基於傳輸第一輸入信號IN1的通道的特性，雜訊提升電路820可以基於正等化信號EQ和負等化信號EQB之間的一個來產生第一雜訊提升信號NS，並且可以基於正等化信號EQ和負等化信號EQB之間的另一個來產生第二雜訊提升信號NSB。傳輸第一輸入信號IN1所經由的通道的特性可以包括第一特性和第二特性。例如，可以基於第一輸入信號IN1的前游標(pre-cursor)和/或主游標的特性來確定第一特性和第二特性。當通道的通道特性為第一特性時，雜訊提升電路820可以基於正等化信號EQ來產生第一雜訊提升信號NS，並且可以基於負等化信號EQB來產生第二提高雜訊信號NSB。當通道的通道特性為第二特性時，雜訊提升電路820可以基於負等化信號EQB來產生第一雜訊提升信號NS，並且可以基於正等化信號EQ來產生第二雜訊提升信號NSB。第一特性可以是當出現如下雜訊時通道的特性：在第一輸入信號IN1處於高電壓位準的穩定狀態中時第一輸入信號IN1的電壓位準降低的雜訊，或者在第一輸入信號IN1處於低電壓位準的穩定狀態中時第一輸入信號IN1的電壓位準升高的雜訊，如圖5和圖6所示。稍後將參考圖9和圖10描述第二特性。
雜訊提升電路820可以包括等化濾波器821、輸入選擇器823和加法器822。等化濾波器821和加法器822可以與圖2中所示的等化濾波器221和加法器222相同。等化濾波器821可以基於第一輸入信號IN1和第二輸入信號IN2來產生正等化信號EQ和負等化信號EQB。輸入選擇器823可以從等化濾波器821接收正等化信號EQ和負等化信號EQB，並且還可以接收通道特性信號SIGN。基於傳輸第一輸入信號IN1的通道的特性，通道特性信號SIGN可以具有不同的邏輯位準。例如，當通道的特性是第一特性時，通道特性信號SIGN可以具有邏輯高位準，而當通道的特性是第二特性時，通道特性信號SIGN可以具有邏輯低位準。當通道特性信號SIGN具有邏輯高位準時，輸入選擇器823可以將正等化信號EQ輸出到第一輸入節點I1，並且可以將負等化信號EQB輸出到第二輸入節點I2。當通道特性信號SIGN具有邏輯低位準時，輸入選擇器823可以將正等化信號EQ輸出到第二輸入節點I2，並且可以將負等化信號EQB輸出到第一輸入節點I1。
加法器822可以耦接到第一輸入節點I1和第二輸入節點I2，並且可以接收從輸入選擇器823提供的正等化信號EQ和負等化信號EQB。加法器822可以基於經由第一輸入節點I1提供的信號來改變正放大信號AOUT的電壓位準和/或振幅。加法器822可以基於經由第二輸入節點I2提供的信號來改變負放大信號AOUTB的電壓位準和/或振幅。當通道的特性是第一特性時，加法器822可以基於經由第一輸入節點I1提供的正等化信號EQ來改變正放大信號AOUT的電壓位準和/或振幅，並且可以基於經由第二輸入節點I2提供的負等化信號EQB來改變負放大信號AOUTB的電壓位準和/或振幅。當通道的特性是第二特性時，加法器822可以基於經由第一輸入節點I1提供的負等化信號EQB來改變正放大信號AOUT的電壓位準和/或振幅，並且可以基於經由第二輸入節點I2提供的正等化信號EQ來改變負放大信號AOUTB的電壓位準和/或振幅。
圖9和圖10是示出根據本公開的一個實施例的接收電路800的操作的波形圖。圖9示出了當通道的特性為第二特性並且未提供雜訊提升電路820時接收電路800的操作。第一輸入信號IN1的電壓位準可以改變為高位準然後改變為低位準。當通道的特性為第二特性時，由於第一輸入信號IN1內的雜訊，第一輸入信號IN1的電壓位準改變為高位準可能需要花費更多的時間，而第一輸入信號IN1的電壓位準改變為低位準可能需要花費更少的時間。圖9提供了出現第二輸入信號IN2的偏移、並且第二輸入信號IN2的具有偏移的電壓位準Offset IN2比目標位準Target IN2大的情况的示例。當接收器810差分放大第一輸入信號IN1(其中出現雜訊)和第二輸入信號IN2(其電壓位準Offset IN2比目標位準Target IN2大)時，可能存在如下這樣非常短的持續時間，在該持續時間中出現正放大信號AOUT與負放大信號AOUTB之間的電壓差，並且緩衝器830可能產生具有窄脈衝寬度的輸出信號OUT。
參考圖10，雜訊提升電路820可以基於第一輸入信號IN1來產生第一雜訊提升信號NS，該第一雜訊提升信號NS的電壓位準與第一輸入信號IN1的電壓位準變化互補地改變。第二雜訊提升信號NSB可以具有與第一雜訊提升信號NS的電壓位準互補的電壓位準。等化濾波器821可以具有增大的AC增益和減小的DC增益。因此，第一雜訊提升信號NS和第二雜訊提升信號NSB的轉變梯度可以大於正放大信號AOUT和負放大信號AOUTB的轉變梯度。此外，第一雜訊提升信號NS和第二雜訊提升信號NSB的振幅可以比正放大信號AOUT和負放大信號AOUTB的振幅小。當第一雜訊提升信號NS與正放大信號AOUT混合、並且第二雜訊提升信號NSB與負放大信號AOUTB混合時，被補償的正放大信號AOUT'的電壓位準可以在沒有雜訊影響的情况下更快地改變為高電壓位準，而被補償的負放大信號AOUTB'的電壓位準可以更快地改變為低電壓位準。緩衝器 830可以透過差分放大被補償的正放大信號AOUT'和被補償的負放大信號AOUTB'來產生具有正常脈衝寬度的輸出信號OUT。
雖然上面已經描述了某些實施例，但是本領域技術人員將理解，所描述的實施例僅是示例性的。因此，信號接收電路、使用其的半導體裝置和半導體系統不應基於所描述的實施例來限制。相反，本文中所述的信號接收電路、使用其的半導體裝置和半導體系統應當僅根據所附申請專利範圍結合以上描述和附圖進行限制。
200:接收電路
210:接收器
220:雜訊提升電路
222:加法器
221:等化濾波器
230:緩衝器
A1:第一放大節點
A2:第二放大節點
AOUT:正放大信號
AOUTB:負放大信號
BUF:緩衝器
EQ:正等化信號
EQB:負等化信號
IN1:第一輸入信號
IN2:第二輸入信號
NS:第一雜訊提升信號
NSB:第二雜訊提升信號
OUT:輸出信號
RX:接收器

Claims (19)

  1. 一種接收電路，包括：接收器，其被配置為：放大第一輸入信號和第二輸入信號，以產生正放大信號和負放大信號；雜訊提升電路，其被配置為：基於所述第一輸入信號和所述第二輸入信號來產生正等化信號和負等化信號，並且基於所述正等化信號和所述負等化信號來調節所述正放大信號的電壓位準和所述負放大信號的電壓位準；以及緩衝器，其被配置為：放大所述正放大信號和所述負放大信號，以產生輸出信號，其中，所述雜訊提升電路與所述接收器相比具有減小的DC增益和增大的AC增益。
  2. 如請求項1所述的接收電路，其中，所述第一輸入信號是單端信號。
  3. 如請求項1所述的接收電路，其中，所述第二輸入信號是參考電壓，以及其中，所述參考電壓具有實質上與所述第一輸入信號的擺動範圍的中間相對應的電壓位準。
  4. 如請求項1所述的接收電路，其中，所述雜訊提升電路被配置為基於所述正等化信號來調節所述正放大信號的電壓位準，並且基於所述負等化信號來調節所述負放大信號的電壓位準。
  5. 如請求項1所述的接收電路，其中，所述雜訊提升電路包括： 等化濾波器，其被配置為：放大所述第一輸入信號和所述第二輸入信號，以產生所述正等化信號和所述負等化信號；以及加法器，其被配置為：基於所述正等化信號來改變所述正放大信號的電壓位準，並且基於所述負等化信號來改變所述負放大信號的電壓位準。
  6. 如請求項5所述的接收電路，其中，所述加法器被配置為：基於所述正等化信號來產生第一雜訊提升信號；將所述第一雜訊提升信號與所述正放大信號混合；基於所述負等化信號來產生第二雜訊提升信號；以及將所述第二雜訊提升信號與所述負放大信號混合。
  7. 如請求項1所述的接收電路，其中，所述雜訊提升電路產生第一雜訊提升信號，所述第一雜訊提升信號具有與所述第一輸入信號的電壓位準變化互補地改變的電壓位準。
  8. 一種接收電路，包括：接收器，其被配置為：放大第一輸入信號和第二輸入信號，將正放大信號輸出到第一放大節點，並且將負放大信號輸出到第二放大節點；雜訊提升電路，其被配置為：基於所述第一輸入信號和所述第二輸入信號來產生第一雜訊提升信號和第二雜訊提升信號，所述第一雜訊提升信號的電壓位準與所述正放大信號互補地變化，所述第二雜訊提升信號的電壓位準與負放大信號互補地變化；將所述第一雜訊提升信號和所述第二雜訊提升信號分別輸出到所述第一放大節點和所述第二放大節點，第一雜訊提升信號和第二雜訊提升信號的轉變梯度比正放大信號和負放大信號的轉變梯度大，並 且第一雜訊提升信號和第二雜訊提升信號的振幅比正放大信號和負放大信號的振幅小；以及緩衝器，其被配置為：基於所述第一放大節點的電壓位準和所述第二放大節點的電壓位準來產生輸出信號。
  9. 如請求項8所述的接收電路，其中，所述第一輸入信號是單端信號。
  10. 如請求項8所述的接收電路，其中，所述第二輸入信號是參考電壓，以及其中，所述參考電壓具有實質上與所述第一輸入信號的擺動範圍的中間相對應的電壓位準。
  11. 如請求項8所述的接收電路，其中，所述雜訊提升電路包括：等化濾波器，其被配置為：透過放大所述第一輸入信號和所述第二輸入信號來產生正等化信號和負等化信號；以及加法器，其被配置為：基於所述正等化信號來產生所述第一雜訊提升信號，並且基於所述負等化信號來產生所述第二雜訊提升信號。
  12. 一種接收電路，包括：接收器，其被配置為：放大第一輸入信號和第二輸入信號，以產生正放大信號和負放大信號；雜訊提升電路，其被配置為：基於所述第一輸入信號和所述第二輸入信號來產生正等化信號和負等化信號，當通道的特性是第一特性時，基於所述正等化信號來改變所述正放大信號的電壓位準，並且基於所述負等化信號來改變所述負放大信號的電壓位準，以及當所述通道的特性是第二特性時，基 於所述正等化信號來改變所述負放大信號的電壓位準，並且基於所述負等化信號來改變所述正放大信號的電壓位準；以及緩衝器，其被配置為：透過放大所述正放大信號和所述負放大信號來產生輸出信號。
  13. 如請求項12所述的接收電路，其中，所述第一輸入信號是單端信號。
  14. 如請求項12所述的接收電路，其中，所述第二輸入信號是參考電壓，以及其中，所述參考電壓具有實質上與所述第一輸入信號的擺動範圍的中間相對應的電壓位準。
  15. 如請求項12所述的接收電路，其中，所述雜訊提升電路包括：等化濾波器，其被配置為：透過放大所述第一輸入信號和所述第二輸入信號來產生所述正等化信號和所述負等化信號；輸入選擇器，其被配置為：基於所述通道的特性，將所述正等化信號和所述負等化信號之間的一個輸出到第一輸入節點，並且將所述正等化信號和所述負等化信號之間的另一個輸出到第二輸入節點；以及加法器，其被配置為：基於經由所述第一輸入節點和所述第二輸入節點接收的信號，改變所述正放大信號的電壓位準和所述負放大信號的電壓位準。
  16. 如請求項15所述的接收電路， 其中，所述輸入選擇器被配置為：當所述通道的特性為第一特性時，將所述正等化信號輸出到所述第一輸入節點，並且將所述負等化信號輸出到所述第二輸入節點，以及其中，所述加法器被配置為：基於所述正等化信號來改變所述正放大信號的電壓位準，並且基於所述負等化信號來改變所述負放大信號的電壓位準。
  17. 如請求項16所述的接收電路，其中，所述輸入選擇器被配置為：當所述通道的特性為第二特性時，將所述負等化信號輸出到所述第一輸入節點，並且將所述正等化信號輸出到所述第二輸入節點，以及其中，所述加法器被配置為：基於所述負等化信號來改變所述正放大信號的電壓位準，並且基於所述正等化信號來改變所述負放大信號的電壓位準。
  18. 如請求項15所述的接收電路，其中，所述加法器被配置為：基於經由所述第一輸入節點接收的信號來產生第一雜訊提升信號，並且基於經由所述第二輸入節點接收的信號來產生第二雜訊提升信號，以及其中，所述第一雜訊提升信號與所述正放大信號混合，並且所述第二雜訊提升信號與所述負放大信號混合。
  19. 一種接收電路，包括：接收器，其被配置為：放大第一輸入信號和第二輸入信號，以產生正放大信號和負放大信號； 雜訊提升電路，其被配置為：基於所述第一輸入信號和所述第二輸入信號來產生正等化信號和負等化信號；基於傳輸所述第一輸入信號所經由的通道的特性，基於所述正等化信號和所述負等化信號中的一個來改變所述正放大信號的電壓位準，以及基於所述正等化信號和所述負等化信號中的另一個來改變所述負放大信號的電壓位準，所述正等化信號和所述負等化信號與所述正放大信號和所述負放大信號相比具有減小的DC增益和增大的AC增益；以及緩衝器，其被配置為：透過放大所述正放大信號和所述負放大信號來產生輸出信號。
TW108131051A 2018-11-05 2019-08-29 接收電路、包括該接收電路的半導體裝置和半導體系統 TWI805833B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0134534 2018-11-05
KR1020180134534A KR102661493B1 (ko) 2018-11-05 2018-11-05 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
TW202023208A TW202023208A (zh) 2020-06-16
TWI805833B true TWI805833B (zh) 2023-06-21

Family

ID=70459225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131051A TWI805833B (zh) 2018-11-05 2019-08-29 接收電路、包括該接收電路的半導體裝置和半導體系統

Country Status (4)

Country Link
US (2) US10727884B2 (zh)
KR (2) KR102661493B1 (zh)
CN (2) CN113612489B (zh)
TW (1) TWI805833B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487430B1 (ko) * 2018-05-10 2023-01-11 에스케이하이닉스 주식회사 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템
KR102684575B1 (ko) 2019-02-26 2024-07-15 에스케이하이닉스 주식회사 수신 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
CN117393009A (zh) * 2022-07-04 2024-01-12 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174023A1 (en) * 2002-03-12 2003-09-18 Tokio Miyasita Analog summing and differencing circuit, optical receiving circuit, optical transmitting circuit, automatic gain control amplifier, automatic frequency compensation amplifier, and limiting amplifier
US7733998B2 (en) * 2002-08-07 2010-06-08 Broadcom Corporation System and method for programmably adjusting gain and frequency response in a 10-gigabit Ethernet/fibre channel system
US9425997B2 (en) * 2006-12-05 2016-08-23 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between devices
TW201719421A (zh) * 2012-04-19 2017-06-01 英特爾股份有限公司 用於串列ｉ／ｏ接收器之未等化時脈資料恢復
US20170230018A1 (en) * 2016-02-05 2017-08-10 SK Hynix Inc. Receiver circuit and system using the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653895B1 (en) * 2002-06-12 2003-11-25 Texas Instruments Incorporated Gain-boost nulling amplifier for auto-zero circuit
US7271623B2 (en) 2004-12-17 2007-09-18 Rambus Inc. Low-power receiver equalization in a clocked sense amplifier
US20070069762A1 (en) * 2005-07-25 2007-03-29 Micron Technology, Inc. Input buffer with automatic switching point adjustment circuitry, and synchronous DRAM device including same
US7695085B2 (en) * 2007-09-17 2010-04-13 Finisar Corporation Variable gain amplifier having variable gain DC offset loop
CN203326960U (zh) * 2012-12-24 2013-12-04 苏州硅智源微电子有限公司 前馈补偿放大器中的精确参考电压发生器
CN103346778B (zh) * 2013-07-04 2015-12-09 北京大学 一种宽带线性均衡电路
CN103746671B (zh) * 2014-01-24 2017-02-22 南京邮电大学 一种高增益高补偿范围的均衡滤波器
KR20170013040A (ko) 2015-07-27 2017-02-06 에스케이하이닉스 주식회사 버퍼, 반도체 장치 및 이를 이용한 반도체 시스템
KR20170024807A (ko) 2015-08-26 2017-03-08 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 수신회로
KR20170025883A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 버퍼 회로, 이를 이용하는 리시버 및 시스템
KR20170077933A (ko) * 2015-12-28 2017-07-07 에스케이하이닉스 주식회사 반도체 장치
KR20180003938A (ko) * 2016-07-01 2018-01-10 삼성전자주식회사 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
US10014036B1 (en) * 2016-12-29 2018-07-03 Intel Corporation Low power and area efficient memory receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174023A1 (en) * 2002-03-12 2003-09-18 Tokio Miyasita Analog summing and differencing circuit, optical receiving circuit, optical transmitting circuit, automatic gain control amplifier, automatic frequency compensation amplifier, and limiting amplifier
US7733998B2 (en) * 2002-08-07 2010-06-08 Broadcom Corporation System and method for programmably adjusting gain and frequency response in a 10-gigabit Ethernet/fibre channel system
US9425997B2 (en) * 2006-12-05 2016-08-23 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between devices
TW201719421A (zh) * 2012-04-19 2017-06-01 英特爾股份有限公司 用於串列ｉ／ｏ接收器之未等化時脈資料恢復
US20170230018A1 (en) * 2016-02-05 2017-08-10 SK Hynix Inc. Receiver circuit and system using the same

Also Published As

Publication number Publication date
KR20230175165A (ko) 2023-12-29
CN111147093A (zh) 2020-05-12
CN113612489B (zh) 2023-03-10
US20200321993A1 (en) 2020-10-08
CN111147093B (zh) 2021-09-28
US10727884B2 (en) 2020-07-28
KR20200051890A (ko) 2020-05-14
CN113612489A (zh) 2021-11-05
KR102661493B1 (ko) 2024-04-30
US10790864B1 (en) 2020-09-29
US20200145036A1 (en) 2020-05-07
TW202023208A (zh) 2020-06-16
KR102661496B1 (ko) 2024-04-26

Similar Documents

Publication Publication Date Title
TWI805833B (zh) 接收電路、包括該接收電路的半導體裝置和半導體系統
US9094244B2 (en) Receiver circuit with de-emphasis function
US8890613B2 (en) Signal amplification circuit
CN110719080B (zh) 放大电路及使用其的接收电路、半导体装置和半导体系统
CN111916123A (zh) 信号接收电路和半导体装置以及包括它们的半导体系统
US11381210B2 (en) Amplifier, and receiving circuit, semiconductor apparatus and semiconductor system including the amplifier
US11482973B2 (en) Receiving circuit, and semiconductor apparatus and semiconductor system using the same
KR20150133234A (ko) 반도체 장치
US10783097B1 (en) Receiver, receiving circuit, semiconductor apparatus, and semiconductor system including the receiver
US11863139B2 (en) Amplifier and receiving circuit, semiconductor apparatus, and semiconductor system using the same
KR20180045677A (ko) 수신 장치, 전송 장치, 이를 이용하는 반도체 장치 및 시스템
TWI810306B (zh) 放大器電路以及使用其的半導體裝置和半導體系統
KR20230032191A (ko) 이득을 조절할 수 있는 버퍼 회로, 이를 포함하는 수신 회로 및 반도체 장치
TW202211628A (zh) 緩衝電路
KR20190098491A (ko) 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템