CN113612489B - 接收电路、包括该接收电路的半导体装置和半导体系统 - Google Patents

接收电路、包括该接收电路的半导体装置和半导体系统 Download PDF

Info

Publication number
CN113612489B
CN113612489B CN202110695884.7A CN202110695884A CN113612489B CN 113612489 B CN113612489 B CN 113612489B CN 202110695884 A CN202110695884 A CN 202110695884A CN 113612489 B CN113612489 B CN 113612489B
Authority
CN
China
Prior art keywords
signal
positive
negative
noise
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110695884.7A
Other languages
English (en)
Other versions
CN113612489A (zh
Inventor
李贤培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180134534A external-priority patent/KR102661493B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113612489A publication Critical patent/CN113612489A/zh
Application granted granted Critical
Publication of CN113612489B publication Critical patent/CN113612489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1018—Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Abstract

本发明提供一种接收电路、包括该接收电路的半导体装置和半导体系统。接收电路包括接收器、噪声提升电路和缓冲器。接收器通过放大第一输入信号和第二输入信号来产生正放大信号和负放大信号。噪声提升电路基于第一输入信号和第二输入信号来调节正放大信号的电压电平和负放大信号的电压电平。缓冲器通过放大正放大信号和负放大来产生输出信号。

Description

接收电路、包括该接收电路的半导体装置和半导体系统
相关申请的交叉引用
本申请是于2019年08月28日向中华人民共和国国家知识产权局提交的申请号为201910801329.0、发明名称为“接收电路、包括该接收电路的半导体装置和半导体系统”的中国发明专利申请的分案申请。
技术领域
本公开的各种实施例总体而言涉及一种集成电路技术，更具体地，涉及包括接收电路的半导体存储装置和半导体系统。
背景技术
电子设备包括许多电子元件，并且计算机系统包括大量电子组件，每个电子组件包括半导体。构成计算机系统的半导体装置可以通过发送和接收时钟信号以及数据来彼此通信。随着计算机系统的操作速度增大，半导体装置的操作速度也增大。例如，对于半导体装置，时钟信号的频率变得更大，以彼此执行高速数据通信。
半导体装置可以同步于时钟信号来将数据发送到外部装置，或者可以同步于时钟信号从外部装置接收数据。随着时钟信号的频率变大，用于发送或接收数据的时间余量减小。此外，发送或接收数据的“眼”或有效窗口与时间余量的减小成比例地减小。半导体装置经由信号传输线耦接到外部装置。当经由信号传输线来传输信号时，信号完整性可能由于在信号传输线处出现的信号的反射而降低。因此，通常可以使用判决反馈均衡器来补偿由信号的反射而引起的后光标(post cursor)元素，以用于增加信号的“眼”或有效窗口。
发明内容
在本公开的一个实施例中，一种接收电路可以包括接收器、噪声提升电路(noiseboosting circuit)和缓冲器。接收器可以被配置为放大第一输入信号和第二输入信号以产生正放大信号和负放大信号。噪声提升电路可以被配置为基于第一输入信号和第二输入信号来产生正均衡信号和负均衡信号，并且基于正均衡信号和负均衡信号来调节正放大信号的电压电平和负放大信号的电压电平。缓冲器可以被配置为放大正放大信号和负放大信号以产生输出信号。
在本公开的一个实施例中，一种接收电路可以包括接收器、噪声提升电路和缓冲器。接收器可以被配置为基于第一输入信号和第二输入信号来将正放大信号输出到第一放大节点并且将负放大信号输出到第二放大节点。噪声提升电路可以被配置为基于第一输入信号和第二输入信号来产生第一噪声提升信号和第二噪声提升信号，该第一噪声提升信号的电压电平与正放大信号互补地变化，该第二噪声提升信号的电压电平与负放大信号互补地变化；将第一噪声提升信号和第二噪声提升信号分别输出到第一放大节点和第二放大节点。缓冲器可以被配置为基于第一放大节点的电压电平和第二放大节点的电压电平来产生输出信号。
在本公开的一个实施例中，一种接收电路可以包括接收器、噪声提升电路和缓冲器。接收器可以被配置为通过放大第一输入信号和第二输入信号来产生正放大信号和负放大信号。噪声提升电路可以被配置为基于第一输入信号和第二输入信号来产生正均衡信号和负均衡信号，并且被配置为：基于传输第一输入信号所经由的信道的特性，基于正均衡信号和负均衡信号中的一个来改变正放大信号的电压电平，并且基于正均衡信号和负均衡信号中的另一个来改变负放大信号的电压电平。缓冲器可以被配置为通过放大正放大信号和负放大信号来产生输出信号。
附图说明
图1是示出根据本公开的一个实施例的半导体系统的配置的示图；
图2是示出根据本公开的一个实施例的接收电路的配置的示图；
图3是示出根据本公开的一个实施例的均衡滤波器的配置的示图；
图4是示出根据本公开的一个实施例的求和器(summer)的配置的示图；
图5和图6是示出根据本公开的一个实施例的接收电路的操作的波形图；
图7A、图7B和图7C是示出当在第一输入信号内出现噪声时基于第二输入信号的电压电平的、接收电路的操作的波形图；
图8是示出根据本公开的一个实施例的接收电路的配置的示图；以及
图9和图10是示出根据本公开的一个实施例的接收电路的操作的波形图。
具体实施方式
对于一些实施例，如本文中所使用的词语“耦接”意味着两个组件彼此直接连接。例如，耦接到第二组件的第一组件意味着第一组件与第二组件接触。对于其他实施例，耦接的组件具有一个或更多个中间组件。例如，即使第一组件不直接接触第二组件，但当第一组件和第二组件都与公共的第三组件接触时，第一组件也耦接到第二组件。
在下文中，下面将参考附图通过实施例来描述根据本公开的半导体装置。
图1是示出根据本公开的一个实施例的半导体系统1的配置的示图。参考图1，半导体系统1可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110可以提供用于第二半导体装置120执行操作的各种控制信号。第一半导体装置110可以包括各种类型的主机装置。例如，第一半导体装置110可以是中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)以及存储器控制器之中的一个或更多个。例如，第二半导体装置120可以是存储装置，并且存储装置可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态随机存取存储器(静态RAM：SRAM)和动态RAM(DRAM)、同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
第二半导体装置120可以经由多个总线131和132耦接到第一半导体装置110。多个总线131和132中的每个总线可以是用于传输各种信号的信号传输路径、链路、或信道。多个总线可以包括第一总线131和第二总线132。第一总线131可以是单向总线，并且可以将第一发送信号TS1从第一半导体装置110传输到第二半导体装置120。总线132可以是双向总线，并且可以将第二发送信号TS2从第一半导体装置110传输到第二半导体装置120或者从第二半导体装置120发送到第一半导体装置110。例如，第一总线131可以是时钟总线或命令地址总线。例如，第二总线132可以是数据总线。
第一半导体装置110可以包括第一发送电路111、第二发送电路113和接收电路114。第一发送电路111可以耦接到第一总线131。第一发送电路111可以基于第一半导体装置110内的第一内部信号IS11来产生第一发送信号TS1。第一发送电路111可以将第一发送信号TS1经由第一总线131发送到第二半导体装置120。第二发送电路113可以耦接到第二总线132。第二发送电路113可以基于第一半导体装置110内的第二内部信号IS12来产生第二发送信号TS2。第二发送电路113可以将第二发送信号TS2经由第二总线132发送到第二半导体装置120。接收电路114可以耦接到第二总线132。接收电路114可以经由第二总线132接收从第二半导体装置120发送的第二发送信号TS2。接收电路114可以基于第二发送信号TS2来产生第一半导体装置110的第二内部信号IS12。
第二半导体装置120可以包括第一接收电路122、发送电路123和第二接收电路124。第一接收电路122可以耦接到第一总线131。第一接收电路122可以经由第一总线131接收从第一半导体装置110发送的第一发送信号TS1。第一接收电路122可以基于第一发送信号TS1来产生第二半导体装置120的第一内部信号IS21。发送电路123耦接到第二总线132。发送电路123可以基于第二半导体装置120内的第二内部信号IS22来产生第二发送信号TS2。发送电路123可以将第二发送信号TS2经由第二总线132发送到第一半导体装置110。第二接收电路124可以耦接到第二总线132。第二接收电路124可以经由第二总线132接收从第一半导体装置110发送的第二发送信号TS2。第二接收电路124可以基于第二发送信号TS2来产生第二半导体装置120的第二内部信号IS22。
第一发送信号TS1可以是单端信号或与互补信号TS1B一起提供的差分信号。当第一发送信号TS1是单端信号时，第一接收电路122可以使用第一参考电压VREF1以从第一发送信号TS1产生第二半导体装置120的第一内部信号IS21。第一接收电路122可以通过差分放大第一发送信号TS1和第一参考电压VREF1来产生第二半导体装置120的第一内部信号IS21。第一参考电压VREF1可以具有与第一发送信号TS1的摆动范围的中间相对应的电平。
第二发送信号TS2可以是单端信号或与互补信号TS2B一起提供的差分信号。当第二发送信号TS2是单端信号时，第一半导体装置110的接收电路114可以使用第二参考电压VREF2以从第二发送信号TS2产生第一半导体装置110的第二内部信号IS12。接收电路114可以通过差分放大第二发送信号TS2和第二参考电压VREF2来产生第一半导体装置110的第二内部信号IS12。第二参考电压VREF2可以具有与第二发送信号TS2的摆动范围的中间相对应的电平。第二半导体装置120的第二接收电路124可以使用第二参考电压VREF2以从第二发送信号TS2产生第二半导体装置120的第二内部信号IS22。第二接收电路124可以通过差分放大第二发送信号TS2和第二参考电压VREF2来产生第二半导体装置120的第二内部信号IS22。
图2是示出根据本公开的一个实施例的接收电路200的配置的示图。接收电路200可以被实施为接收电路114、第一接收电路122和第二接收电路124之中的至少一个。参考图2，接收电路200可以通过接收第一输入信号IN1和第二输入信号IN2来产生输出信号OUT。第一输入信号IN1可以是单端信号，并且第二输入信号IN2可以是参考电压。参考电压可以具有与第一输入信号IN1的摆动范围的中间相对应的电压电平。当接收电路200被实施为第一接收电路122时，第一输入信号IN1可以是第一发送信号TS1，并且第二输入信号IN2可以是第一参考电压VREF1。在一个实施例中，第一输入信号IN1和第二输入信号IN2可以是具有彼此互补的电平的差分信号。在一个实施例中，当接收电路200被实施为第二接收电路124时，第一输入信号IN1可以是第二发送信号TS2，并且第二输入信号IN2可以是第二参考电压VREF2。
参考图2，接收电路200可以包括接收器(“RX”)210、噪声提升电路220和缓冲器(“BUF”)230。接收器210可以接收第一输入信号IN1和第二输入信号IN2，并且可以基于第一输入信号IN1和第二输入信号IN2来产生正放大信号AOUT和负放大信号AOUTB。接收器210可以通过差分放大第一输入信号IN1和第二输入信号IN2来产生正放大信号AOUT和负放大信号AOUTB。接收器210可以经由第一放大节点A1输出正放大信号AOUT，并且可以经由第二放大节点A2输出负放大信号AOUTB。例如，正放大信号AOUT可以具有基于第一输入信号IN1而变化的电压电平，而负放大信号AOUTB可以具有与正放大信号AOUT互补的电压电平。可以将任何已知类型的差分放大电路实施为接收器210。
噪声提升电路220可以接收第一输入信号IN1和第二输入信号IN2。噪声提升电路220可以基于第一输入信号IN1和第二输入信号IN2来改变正放大信号AOUT的幅值和负放大信号AOUTB的幅值。噪声提升电路220可以基于第一输入信号IN1和第二输入信号IN2来改变正放大信号AOUT的电压电平和负放大信号AOUTB的电压电平。例如，噪声提升电路220可以通过改变正放大信号AOUT的电压电平和负放大信号AOUTB的电压电平来减小正放大信号AOUT的幅值和负放大信号AOUTB的幅值。噪声提升电路220可以通过基于第一输入信号IN1的电平变化来改变负放大信号AOUTB的电压电平而改变负放大信号AOUTB的幅值。噪声提升电路220可以通过基于第一输入信号IN1的互补电平变化来改变正放大信号AOUT的电压电平而改变正放大信号AOUT的幅值。噪声提升电路220可以通过减小正放大信号AOUT的幅值和负放大信号AOUTB的幅值来补偿在第一输入信号IN1内出现的噪声。即使在出现第二输入信号IN2的偏移时，噪声提升电路220也可以产生具有与第一输入信号IN1相对应的电平的输出信号OUT。当第二输入信号IN2是参考电压时，即使参考电压的电平由于偏移而改变，噪声提升电路220也可以允许接收电路200产生与第一输入信号IN1相对应的输出信号OUT。
噪声提升电路220可以通过接收第一输入信号IN1和第二输入信号IN2来产生第一噪声提升信号NS和第二噪声提升信号NSB。第一噪声提升信号NS的电压电平可以与正放大信号AOUT互补地改变。第二噪声提升信号NSB的电压电平可以与负放大信号AOUTB互补地改变。噪声提升电路220可以基于第一输入信号IN1和第二输入信号IN2来产生正均衡信号EQ和负均衡信号EQB。噪声提升电路220可以通过差分放大第一输入信号IN1和第二输入信号IN2来产生正均衡信号EQ和负均衡信号EQB。正均衡信号EQ的电压电平变化可以对应于正放大信号AOUT的电压电平变化。负均衡信号EQB的电压电平变化可以对应于负放大信号AOUTB的电压电平变化。然而，在与正放大信号AOUT和负放大信号AOUTB相比时，正均衡信号EQ和负均衡信号EQB可以具有减小的DC增益和增大的AC增益。噪声提升电路220可以基于正均衡信号EQ来产生第一噪声提升信号NS，并且可以基于负均衡信号EQB来产生第二噪声提升信号NSB。因为第一噪声提升信号NS和第二噪声提升信号NSB是基于相比于正放大信号AOUT和负放大信号AOUTB具有减小的DC增益和增大的AC增益的正均衡信号EQ和负均衡信号EQB来产生的，因此第一噪声提升信号NS和第二噪声提升信号NSB可以相比于正放大信号AOUT和负放大信号AOUTB具有更小的幅值和更大的电平变化梯度的特性。因此，在不改变正放大信号AOUT的逻辑电平和负放大信号AOUTB的逻辑电平的情况下，噪声提升电路220可以基于第一输入信号IN1的噪声和第二输入信号IN2的偏移来补偿正放大信号AOUT的电压电平变化和负放大信号AOUTB的电压电平变化。
噪声提升电路220可以经由第一放大节点A1输出第一噪声提升信号NS，并且可以经由第二放大节点A2输出第二噪声提升信号NSB。第一噪声提升信号NS可以在第一放大节点A1处与正放大信号AOUT混合。第二噪声提升信号NSB可以在第二放大节点A2处与负放大信号AOUTB混合。
缓冲器230可以通过接收正放大信号AOUT和负放大信号AOUTB来产生输出信号OUT。缓冲器230可以通过差分放大正放大信号AOUT和负放大信号AOUTB来产生具有与正放大信号AOUT相对应的电压电平的输出信号OUT。可以将任何类型的差分放大电路实施为缓冲器230。
参考图2，噪声提升电路220还可以包括均衡滤波器(“EQ滤波器”)221和求和器222。均衡滤波器221可以通过接收第一输入信号IN1和第二输入信号IN2来产生正均衡信号EQ和负均衡信号EQB。均衡滤波器221可以通过差分放大第一输入信号IN1和第二输入信号IN2来产生正均衡信号EQ和负均衡信号EQB。均衡滤波器221可以具有减小信号的DC增益和增大信号的AC增益的特性。例如，均衡滤波器221可以是连续时间线性均衡器(CTLE)。连续时间线性均衡器可以从输入信号产生具有减小的DC增益和增大的AC增益的信号。DC增益可以是第一输入信号IN1保持稳定状态的电压电平时均衡滤波器221的增益。AC增益可以是第一输入信号IN1的电压电平处于转变状态时均衡滤波器221的增益。
求和器222可以接收正均衡信号EQ和负均衡信号EQB。求和器222可以改变正放大信号AOUT的电压电平，并且可以基于正均衡信号EQ来减小正放大信号AOUT的幅值。求和器222可以改变负放大信号AOUTB的电压电平，并且可以基于负均衡信号EQB来减小负放大信号AOUTB的幅值。求和器222可以基于正均衡信号EQ来产生第一噪声提升信号NS，并且可以基于负均衡信号EQB来产生第二噪声提升信号NSB。求和器222可以耦接到第一放大节点A1和第二放大节点A2。第一噪声提升信号NS可以经由第一放大节点A1输出，并且第二噪声提升信号NSB可以经由第二放大节点A2输出。例如，求和器222可以基于正均衡信号EQ降低第一放大节点A1的电压电平，并且可以基于负均衡信号EQB降低第二放大节点A2的电压电平。
图3是示出根据本公开的一个实施例的均衡滤波器300的配置的示图。均衡滤波器300可以实施为图2的均衡滤波器221。参考图3，均衡滤波器300可以包括负载单元310、第一输入单元321、第二输入单元322、源电阻器330、第一电容器341、第二电容器342和增益提升器350。负载单元310可以耦接在高电压轨道、第一输出节点ON1和第二输出节点ON2之间。可以经由高电压轨道将高电压VDDH提供给均衡滤波器300。高电压VDDH可以是接收电路200和包括接收电路200的半导体装置的电源电压。负载单元310可以将高电压VDDH提供给第一输出节点ON1和第二输出节点ON2。
第一输入单元321可以耦接在第一输出节点ON1与第一公共节点CN1之间。第一公共节点CN1可以耦接到低电压轨道。可以经由低电压轨道将低电压VDDL提供给均衡滤波器300。低电压VDDL可以具有比高电压VDDH低的电平。例如，低电压VDDL可以具有与接地电压相对应的电平。第一输入单元321可以接收图2中所示的第一输入信号IN1。第一输入单元321可以基于第一输入信号IN1来改变第一输出节点ON1的电压电平。图2中所示的负均衡信号EQB可以经由第一输出节点ON1输出。
第二输入单元322可以耦接在第二输出节点ON2与第二公共节点CN2之间。第二公共节点CN2可以耦接到低电压轨道。第二输入单元322可以接收图2中所示的第二输入信号IN2。第二输入单元322可以基于第二输入信号IN2来改变第二输出节点ON2的电压电平。图2中所示的正均衡信号EQ可以经由第二输出节点ON2输出。
源电阻器330可以耦接在第一公共节点CN1与第二公共节点CN2之间。源电阻器330可以形成第一公共节点CN1与第二公共节点CN2之间的电流路径。源电阻器330可以用作虚拟地，其被配置为允许电流从第一公共节点CN1流动到第二公共节点CN2或者从第二公共节点CN2流动到第一公共节点CN1。源电阻器330可以调节均衡滤波器300的增益。例如，源电阻器330可以减小均衡滤波器300的DC增益，而增大均衡滤波器300的AC增益。
第一电容器341可以耦接在第一公共节点CN1与低电压轨道之间。第二电容器342可以耦接在第二公共节点CN2与低电压轨道之间。第二电容器342可以具有与第一电容器341相同的电容。可以提供第一电容器341和第二电容器342以调节均衡滤波器300的AC增益。在一个实施例中，第二电容器342可以与第一电容器341具有不同的电容。例如，第一电容器341可以具有比第二电容器342大的电容。在一个实施例中，第一电容器341和第二电容器342可以被实施为具有可变电容的可编程电容器，以调节均衡滤波器300内的AC增益的带宽和/或幅值。AC增益的带宽可以是频率范围，放大电路可以利用该频率范围来获得预定大小的或更大的增益。本文所使用的关于参数的词语“预定”(诸如预定的大小)意味着参数的值在参数被用于过程或算法之前被确定。对于一些实施例，在过程或算法开始之前确定参数的值。在其他实施例中，在过程或算法期间但在参数被用于过程或算法之前确定参数的值。
均衡滤波器300还可以包括第一电流源361和第二电流源362。第一电流源361可以与第一电容器341并联耦接在第一公共节点CN1与低电压轨道之间。第二电流源362可以与第二电容器342并联耦接在第二公共节点CN2与低电压轨道之间。当第一输入信号IN1具有处于稳定状态的电压电平时，第一电流源361和第二电流源362可以分别形成从第一公共节点CN1和第二公共节点CN2到低电压轨道的电流路径。
增益提升器350可以接收第一输入信号IN1。增益提升器350可以基于第一输入信号IN1来改变第二公共节点CN2的电压电平。当第一输入信号IN1具有处于转变状态的电压电平时，增益提升器350可以通过改变第二公共节点CN2的电压电平来增大均衡滤波器300的AC增益。例如，当第一输入信号IN1的电压电平从低电平变为高电平时，增益提升器350可以增大第二公共节点CN2的电压电平。当第一输入信号IN1的电压电平从高电平变为低电平时，增益提升器350可以降低第二公共节点CN2的电压电平。如本文所使用的，信号(诸如第一输入信号IN1或第二输入信号IN2等)具有低电平与信号在其具有高电平时有区别。例如，高电平可以对应于具有第一电压的信号，而低电平可以对应于具有第二电压的信号。对于一些实施例，第一电压大于第二电压。在其他实施例中，信号的不同特性(诸如频率或幅值)确定信号是具有高电平还是低电平。对于某些情况，信号的高电平和低电平表示逻辑二进制状态。
参考图3，负载单元310可以包括第一负载电阻器RL1和第二负载电阻器RL2。第一负载电阻器RL1可以耦接在高电压轨道与第一输出节点ON1之间。第二负载电阻器RL2可以耦接在高电压轨道与第二输出节点ON2之间。第一负载电阻器RL1可以在一端耦接到高电压轨道并且接收高电压VDDH，并且可以在另一端耦接到第一输出节点ON1。第二负载电阻器RL2可以在一端耦接到高电压轨道并且接收高电压VDDH，并且可以在另一端耦接到第二输出节点ON2。第一负载电阻器RL1和第二负载电阻器RL2可以具有彼此相同的电阻值。第一负载电阻器RL1和第二负载电阻器RL2可以实施为具有可变电阻的可编程电阻元件，以调节均衡滤波器300内的AC增益的带宽。
第一输入单元321可以包括第一晶体管T31。例如，第一晶体管T31可以是N沟道MOS晶体管。第一晶体管T31可以在其栅极处接收第一输入信号IN1，可以在其漏极处耦接到第一输出节点ON1，并且可以在其源极处耦接到第一公共节点CN1。第二输入单元322可以包括第二晶体管T32。例如，第二晶体管T32可以是N沟道MOS晶体管。第二晶体管T32可以在其栅极处接收第二输入信号IN2，可以在其漏极处耦接到第二输出节点ON2，并且可以在其源极处耦接到第二公共节点CN2。
增益提升器350可以包括提升电容器BC。提升电容器BC可以耦接到输入第一输入信号IN1的节点(即，第一晶体管T31的栅极)和第二公共节点CN2。提升电容器BC可以在一端接收第一输入信号IN1，并且可以在另一端耦接到第二公共节点CN2。提升电容器BC可以被实现为具有可变电容的可编程电容器。
均衡滤波器300还可以包括第一负载电容器371和第二负载电容器372。第一负载电容器371可以耦接到第一输出节点ON1。第二负载电容器372可以耦接到第二输出节点ON2。第一负载电容器371和第二负载电容器372可以具有彼此相同的电容。在一个实施例中，第一负载电容器371和第二负载电容器372可以被实现为具有可变电容的可编程电容器，以调节均衡滤波器300内的AC增益的带宽。
当第一输入信号IN1保持处于稳定状态的电压电平时，电流可以流过源电阻器330，并且稳定的电流可以分别经由第一电流源361和第二电流源362而从第一公共节点CN1和第二公共节点CN2流动到低电压轨道。因此，正均衡信号EQ和负均衡信号EQB可以保持恒定的电压电平。当第一输入信号IN1的电压电平从低电平变为高电平时，第一晶体管T31可以被导通。因此，第一输出节点ON1的电压电平可以降低，流动到第一公共节点CN1和第一电容器341的电流量可以增加，并且第一公共节点CN1的电压电平可以升高。当第二输入信号IN2是参考电压时，流动到第二公共节点CN2和第二电容器342的电流量可以不改变，并且第二公共节点CN2的电压电平可以保持恒定。因此，第一输出节点ON1的电压电平可以充分降低到低电压VDDL，而第二输出节点ON2的电压电平可能不会充分升高到高电压VDDH。此外，在负均衡信号EQB内可以形成峰值，而在正均衡信号EQ内可能不会形成峰值。根据本公开的一个实施例，增益提升器350可以基于第一输入信号IN1来改变第二公共节点CN2的电压电平。当第一输入信号IN1的电压电平从低电平变为高电平时，提升电容器BC可以升高第二公共节点CN2的电压电平。当第二公共节点CN2的电压电平升高时，第二晶体管T32的栅极与源极之间的电压差可以减小，并且流过第二晶体管T32的电流量可以减少。因此，第二输出节点ON2的电压电平可以充分升高到高电压VDDH，并且可以在从第二输出节点ON2产生的正均衡信号EQ内形成峰值。利用增益提升器350，均衡滤波器300可以通过增大输出信号OUT的AC增益来平衡负均衡信号EQB的AC增益和正均衡信号EQ的AC增益。
当第一输入信号IN1的电压电平从高电平变为低电平时，第一晶体管T31可以被关断。因此，第一输出节点ON1的电压电平可以升高，流动到第一公共节点CN1和第一电容器341的电流量可以减小，并且第一公共节点CN1的电压电平可以降低。当第二输入信号IN2是参考电压时，流动到第二公共节点CN2和第二电容器342的电流量可以不改变，并且第二公共节点CN2的电压电平可以保持为恒定。因此，第一输出节点ON1的电压电平可以充分升高到高电压VDDH，而第二输出节点ON2的电压电平可能不会充分降低到低电压VDDL。此外，在负均衡信号EQB内可以形成峰值，而在正均衡信号EQ内可能不会形成峰值。根据本公开的一个实施例，增益提升器350可以基于第一输入信号IN1来改变第二公共节点CN2的电压电平。当第一输入信号IN1的电压电平从高电平变为低电平时，提升电容器BC可以降低第二公共节点CN2的电压电平。当第二公共节点CN2的电压电平降低时，第二晶体管T32的栅极与源极之间的电压差可以增大，并且流过第二晶体管T32的电流量可以增大。因此，第二输出节点ON2的电压电平可以充分降低到低电压VDDL，并且可以在从第二输出节点ON2产生的正均衡信号EQ内形成峰值。利用增益提升器350，均衡滤波器300可以通过增大正均衡信号EQ的AC增益来平衡负均衡信号EQB的AC增益和正均衡信号EQ的AC增益。
图4是示出根据本公开的一个实施例的求和器400的配置的示图。求和器400可以被实施为图2中所示的求和器222。求和器400可以包括第一电压调节单元410和第二电压调节单元420。第一电压调节单元410可以接收正均衡信号EQ。第一电压调节单元410可以基于正均衡信号EQ来产生第一噪声提升信号NS。第一电压调节单元410可以基于正均衡信号EQ来改变第一噪声提升信号NS的电压电平。第一噪声提升信号NS可以被提供给图2所示的第一放大节点A1。第二电压调节单元420可以接收负均衡信号EQB。第二电压调节单元420可以基于负均衡信号EQB来产生第二噪声提升信号NSB。第二电压调节单元420可以基于负均衡信号EQB来改变第二噪声提升信号NSB的电压电平。第二噪声提升信号NSB可以被提供给图2中所示的第二放大节点A2。
第一电压调节单元410可以包括第一晶体管T41。例如，第一晶体管T41可以是N沟道MOS晶体管。第一晶体管T41可以在其栅极处接收正均衡信号EQ，并且可以在其源极处通过可变电流源430耦接到低电压轨道，低电压VDDL被提供给所述低电压轨道。第一晶体管T41可以在其漏极处输出第一噪声提升信号NS。第二电压调节单元420可以包括第二晶体管T42。例如，第二晶体管T42可以是N沟道MOS晶体管。第二晶体管T42可以在其栅极处接收负均衡信号EQB，并且可以在其源极处通过可变电流源430耦接到低电压轨道，低电压VDDL被提供给所述低电压轨道。第二晶体管T42可以在其漏极处输出第二噪声提升信号NSB。可以提供可变电流源430以调节第一噪声提升信号NS和第二提高噪声信号NSB的电压电平的变化量。
图5和图6是示出根据本公开的一个实施例的接收电路200的操作的波形图。图5示出了在没有噪声提升电路220的情况下接收电路的操作。图5提供了第一输入信号IN1的示例，该第一输入信号IN1的电压电平从低电平变为高电平、然后又返回到低电平。因为第一输入信号IN1可以通过图1中所示的第一总线131或第二总线132传输，所以可能由于相邻信道引起的串扰或信道反射而在第一输入信号IN1的主光标(main cursor)处出现噪声。因此，如图5所示，可能出现第一输入信号IN1的电压电平在第一输入信号IN1的高电平状态处变得降低的噪声，或者第一输入信号IN1的电压电平变得降低到第一输入信号IN1的低电平之下的噪声。此外，当出现第二输入信号IN2的偏移时，第二输入信号IN2可能具有与目标电平Target IN2不同的电压电平。图5提供了第二输入信号IN2的电压电平Offset IN2的示例，其具有偏移，电压电平Offset IN2高于目标电平Target IN2。当接收器210差分放大第一输入信号IN1与第二输入信号IN2的噪声时，可能出现正放大信号AOUT的电压电平和负放大信号AOUTB的电压电平变得具有非常小的差异或变为反向的情况。因此，即使在缓冲器230应该产生将其电压电平保持为高电平的输出信号OUT'时，缓冲器230也可能基于噪声而输出其电压电平变为低电平的输出信号OUT'。
参考图6，噪声提升电路220可以基于第一输入信号IN1来产生第一噪声提升信号NS，该第一噪声提升信号NS的电压电平与第一输入信号IN1的电压电平变化互补地改变。第二噪声提升信号NSB可以具有与第一噪声提升信号NS的电压电平互补的电压电平。均衡滤波器221可以具有增大的AC增益和减小的DC增益。因此，第一噪声提升信号NS和第二噪声提升信号NSB的转变梯度可以比正放大信号AOUT和负放大信号AOUTB的转变梯度大。此外，第一噪声提升信号NS和第二噪声提升信号NSB的幅值可以比正放大信号AOUT和负放大信号AOUTB的幅值小。当第一噪声提升信号NS与正放大信号AOUT混合、并且第二噪声提升信号NSB与负放大信号AOUTB混合时，被补偿的正放大信号AOUT'可以在没有噪声的影响下处于高电压电平的稳定状态中，而被补偿的负放大信号AOUTB'可以处于低电压电平的稳定状态中。缓冲器230可以通过差分放大被补偿的正放大信号AOUT'和被补偿的负放大信号AOUTB'来产生改变为高电压电平以保持在高电压电平的稳定状态中的输出信号OUT。
图7A、图7B和图7C是示出当在第一输入信号IN1内出现噪声时基于第二输入信号IN2的电压电平的、接收电路200的操作的波形图。图7A示出了当在电压电平变为高电平的第一输入信号IN1内出现噪声、并且第二输入信号IN2具有比目标电平Target高的电压电平时的输出信号OUT的波形图。当在第一输入信号IN1内出现噪声时，正放大信号AOUT与负放大信号AOUTB之间的电压电平差可能变得更小。当未提供噪声提升电路220时，缓冲器230可能产生包括脉冲P1的输出信号OUT，该脉冲P1在低电平保持其电压电平，然后将其电压电平改变为高电平，并且缓冲器230可能不会正常地产生与第一输入信号IN1相对应的输出信号OUT。噪声提升电路220可以通过产生第一噪声提升信号NS和第二噪声提升信号NSB来增大正放大信号AOUT与负放大信号AOUTB之间的电压差，所述第一噪声提升信号NS和第二噪声提升信号NSB的电压电平与正放大信号AOUT和负放大信号AOUTB的电压电平变化互补地改变。缓冲器230可以通过放大被补偿的正放大信号AOUT'和被补偿的负放大信号AOUTB'来产生保持在低电压电平的稳定状态中的输出信号OUT'。
图7B示出了当在电压电平变为低电平的第一输入信号IN1内出现噪声、并且第二输入信号IN2具有比目标电平Target低的电压电平时的输出信号OUT的波形图。当在第一输入信号IN1内出现噪声时，正放大信号AOUT与负放大信号AOUTB之间的电压电平差可能变得更小。当未提供噪声提升电路220时，缓冲器230可能产生包括脉冲P2的输出信号OUT，该脉冲P2在高电平保持其电压电平，然后将其电压电平改变为低电平，并且缓冲器230可能不会正常地产生与第一输入信号IN1相对应的输出信号OUT。噪声提升电路220可以通过产生第一噪声提升信号NS和第二噪声提升信号NSB来增大正放大信号AOUT与负放大信号AOUTB之间的电压差，所述第一噪声提升信号NS和第二噪声提升信号NSB的电压电平与正放大信号AOUT和负放大信号AOUTB的电压电平变化互补地改变。缓冲器230可以通过放大被补偿的正放大信号AOUT'和被补偿的负放大信号AOUTB'来产生保持在高电压电平的稳定状态中的输出信号OUT'。
图7C示出了当在电压电平变为低电平的第一输入信号IN1内出现噪声、并且第二输入信号IN2具有目标电平Target时的输出信号OUT的波形图。当第二输入信号IN2具有目标电平Target时，与图7A和图7B的情况相比，正放大信号AOUT与负放大信号AOUTB之间的电压电平差可能很大。因此，即使在不设置噪声提升电路220的情况下，缓冲器230也可以产生基本上处于高电压电平的稳定状态中的输出信号OUT，其具有很小的基于噪声而向低电平的波动。当噪声提升电路220改变正放大信号AOUT和负放大信号AOUTB的电压电平时，可以减轻或消除由噪声引起的波动。缓冲器230可以通过放大被补偿的正放大信号AOUT'和被补偿的负放大信号AOUTB'来产生保持在高电压电平的稳定状态中而没有波动的输出信号OUT'。
图8是示出根据本公开的一个实施例的接收电路800的配置的示图。接收电路800可以被实现为图1所示的接收电路114、第一接收电路122和第二接收电路124之中的至少一个。参考图8，接收电路800可以包括接收器810、噪声提升电路820和缓冲器830。除了噪声提升电路820之外，接收电路800可以具有与图2所示的接收电路200相同的元件。接收电路800的相同元件用类似于接收电路200的附图标记来示出，并且这里将不再对接收电路800的相同元件进行重复描述。
基于传输第一输入信号IN1的信道的特性，噪声提升电路820可以基于正均衡信号EQ和负均衡信号EQB之间的一个来产生第一噪声提升信号NS，并且可以基于正均衡信号EQ和负均衡信号EQB之间的另一个来产生第二噪声提升信号NSB。传输第一输入信号IN1所经由的信道的特性可以包括第一特性和第二特性。例如，可以基于第一输入信号IN1的前光标(pre-cursor)和/或主光标的特性来确定第一特性和第二特性。当信道的信道特性为第一特性时，噪声提升电路820可以基于正均衡信号EQ来产生第一噪声提升信号NS，并且可以基于负均衡信号EQB来产生第二提高噪声信号NSB。当信道的信道特性为第二特性时，噪声提升电路820可以基于负均衡信号EQB来产生第一噪声提升信号NS，并且可以基于正均衡信号EQ来产生第二噪声提升信号NSB。第一特性可以是当出现如下噪声时信道的特性：在第一输入信号IN1处于高电压电平的稳定状态中时第一输入信号IN1的电压电平降低的噪声，或者在第一输入信号IN1处于低电压电平的稳定状态中时第一输入信号IN1的电压电平升高的噪声，如图5和图6所示。稍后将参考图9和图10描述第二特性。
噪声提升电路820可以包括均衡滤波器821、输入选择器823和求和器822。均衡滤波器821和求和器822可以与图2中所示的均衡滤波器221和求和器222相同。均衡滤波器821可以基于第一输入信号IN1和第二输入信号IN2来产生正均衡信号EQ和负均衡信号EQB。输入选择器823可以从均衡滤波器821接收正均衡信号EQ和负均衡信号EQB，并且还可以接收信道特性信号SIGN。基于传输第一输入信号IN1的信道的特性，信道特性信号SIGN可以具有不同的逻辑电平。例如，当信道的特性是第一特性时，信道特性信号SIGN可以具有逻辑高电平，而当信道的特性是第二特性时，信道特性信号SIGN可以具有逻辑低电平。当信道特性信号SIGN具有逻辑高电平时，输入选择器823可以将正均衡信号EQ输出到第一输入节点I1，并且可以将负均衡信号EQB输出到第二输入节点I2。当信道特性信号SIGN具有逻辑低电平时，输入选择器823可以将正均衡信号EQ输出到第二输入节点I2，并且可以将负均衡信号EQB输出到第一输入节点I1。
求和器822可以耦接到第一输入节点I1和第二输入节点I2，并且可以接收从输入选择器823提供的正均衡信号EQ和负均衡信号EQB。求和器822可以基于经由第一输入节点I1提供的信号来改变正放大信号AOUT的电压电平和/或幅值。求和器822可以基于经由第二输入节点I2提供的信号来改变负放大信号AOUTB的电压电平和/或幅值。当信道的特性是第一特性时，求和器822可以基于经由第一输入节点I1提供的正均衡信号EQ来改变正放大信号AOUT的电压电平和/或幅值，并且可以基于经由第二输入节点I2提供的负均衡信号EQB来改变负放大信号AOUTB的电压电平和/或幅值。当信道的特性是第二特性时，求和器822可以基于经由第一输入节点I1提供的负均衡信号EQB来改变正放大信号AOUT的电压电平和/或幅值，并且可以基于经由第二输入节点I2提供的正均衡信号EQ来改变负放大信号AOUTB的电压电平和/或幅值。
图9和图10是示出根据本公开的一个实施例的接收电路800的操作的波形图。图9示出了当信道的特性为第二特性并且未提供噪声提升电路820时接收电路800的操作。第一输入信号IN1的电压电平可以改变为高电平然后改变为低电平。当信道的特性为第二特性时，由于第一输入信号IN1内的噪声，第一输入信号IN1的电压电平改变为高电平可能需要花费更多的时间，而第一输入信号IN1的电压电平改变为低电平可能需要花费更少的时间。图9提供了出现第二输入信号IN2的偏移、并且第二输入信号IN2的具有偏移的电压电平Offset IN2比目标电平Target IN2大的情况的示例。当接收器810差分放大第一输入信号IN1(其中出现噪声)和第二输入信号IN2(其电压电平Offset IN2比目标电平Target IN2大)时，可能存在如下这样非常短的持续时间，在该持续时间中出现正放大信号AOUT与负放大信号AOUTB之间的电压差，并且缓冲器230可能产生具有窄脉冲宽度的输出信号OUT。
参考图10，噪声提升电路820可以基于第一输入信号IN1来产生第一噪声提升信号NS，该第一噪声提升信号NS的电压电平与第一输入信号IN1的电压电平变化互补地改变。第二噪声提升信号NSB可以具有与第一噪声提升信号NS的电压电平互补的电压电平。均衡滤波器821可以具有增大的AC增益和减小的DC增益。因此，第一噪声提升信号NS和第二噪声提升信号NSB的转变梯度可以大于正放大信号AOUT和负放大信号AOUTB的转变梯度。此外，第一噪声提升信号NS和第二噪声提升信号NSB的幅值可以比正放大信号AOUT和负放大信号AOUTB的幅值小。当第一噪声提升信号NS与正放大信号AOUT混合、并且第二噪声提升信号NSB与负放大信号AOUTB混合时，被补偿的正放大信号AOUT'的电压电平可以在没有噪声影响的情况下更快地改变为高电压电平，而被补偿的负放大信号AOUTB'的电压电平可以更快地改变为低电压电平。缓冲器230可以通过差分放大被补偿的正放大信号AOUT'和被补偿的负放大信号AOUTB'来产生具有正常脉冲宽度的输出信号OUT。
虽然上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅是示例性的。因此，信号接收电路、使用其的半导体装置和半导体系统不应基于所描述的实施例来限制。相反，本文中所述的信号接收电路、使用其的半导体装置和半导体系统应当仅根据所附权利要求结合以上描述和附图进行限制。

Claims (15)

1.一种接收电路，包括：
接收器，其被配置为：放大第一输入信号和第二输入信号，以产生正放大信号和负放大信号；
噪声提升电路，其被配置为：基于所述第一输入信号和所述第二输入信号来产生正均衡信号和负均衡信号，并且基于所述正均衡信号和所述负均衡信号来调节所述正放大信号的电压电平和所述负放大信号的电压电平；以及
缓冲器，其被配置为：放大所述正放大信号和所述负放大信号，以产生输出信号，
其中，所述噪声提升电路相比于所述接收器而具有减小的DC增益和增大的AC增益。
2.如权利要求1所述的接收电路，其中，所述正均衡信号和所述负均衡信号相比于所述正放大信号和所述负放大信号而具有减小的DC增益和增大的AC增益。
3.如权利要求1所述的接收电路，其中，所述噪声提升电路被配置为基于所述正均衡信号来调节所述正放大信号的电压电平，并且基于所述负均衡信号来调节所述负放大信号的电压电平。
4.如权利要求1所述的接收电路，其中，所述噪声提升电路包括：
均衡滤波器，其被配置为：放大所述第一输入信号和所述第二输入信号，以产生所述正均衡信号和所述负均衡信号；以及
求和器，其被配置为：基于所述正均衡信号来改变所述正放大信号的电压电平，并且基于所述负均衡信号来改变所述负放大信号的电压电平。
5.如权利要求4所述的接收电路，其中，所述求和器被配置为：
基于所述正均衡信号来产生第一噪声提升信号；
将所述第一噪声提升信号与所述正放大信号混合；
基于所述负均衡信号来产生第二噪声提升信号；以及
将所述第二噪声提升信号与所述负放大信号混合。
6.一种接收电路，包括：
接收器，其被配置为：基于第一输入信号和第二输入信号，将正放大信号输出到第一放大节点，并且将负放大信号输出到第二放大节点；以及
噪声提升电路，其被配置为：基于所述第一输入信号和所述第二输入信号来产生第一噪声提升信号和第二噪声提升信号，所述第一噪声提升信号的电压电平与所述正放大信号互补地变化，所述第二噪声提升信号的电压电平与负放大信号互补地变化；将所述第一噪声提升信号和所述第二噪声提升信号分别输出到所述第一放大节点和所述第二放大节点，所述第一噪声提升信号的变化梯度和所述第二噪声提升信号的变化梯度大于所述正放大信号的变化梯度和所述负放大信号的变化梯度，且所述第一噪声提升信号的幅值和所述第二噪声提升信号的幅值小于所述正放大信号的幅值和所述负放大信号的幅值；以及
缓冲器，其被配置为：基于所述第一放大节点的电压电平和所述第二放大节点的电压电平来产生输出信号。
7.如权利要求6所述的接收电路，其中，所述噪声提升电路相比于所述接收器而具有减小的DC增益和增大的AC增益。
8.如权利要求6所述的接收电路，其中，所述噪声提升电路包括：
均衡滤波器，其被配置为：通过放大所述第一输入信号和所述第二输入信号来产生正均衡信号和负均衡信号；以及
求和器，其被配置为：基于所述正均衡信号来产生所述第一噪声提升信号，并且基于所述负均衡信号来产生所述第二噪声提升信号。
9.一种接收电路，包括：
接收器，其被配置为：放大第一输入信号和第二输入信号，以产生正放大信号和负放大信号；
噪声提升电路，其被配置为：基于所述第一输入信号和所述第二输入信号来产生正均衡信号和负均衡信号；基于传输所述第一输入信号所经由的信道的特性，基于所述正均衡信号和所述负均衡信号中的一个来改变所述正放大信号的电压电平，以及基于所述正均衡信号和所述负均衡信号中的另一个来改变所述负放大信号的电压电平，所述正均衡信号和所述负均衡信号相比于所述正放大信号和所述负放大信号而具有减小的DC增益和增大的AC增益；以及
缓冲器，其被配置为：通过放大所述正放大信号和所述负放大信号来产生输出信号。
10.如权利要求9所述的接收电路，其中，所述噪声提升电路相比于所述接收器而具有减小的DC增益和增大的AC增益。
11.如权利要求9所述的接收电路，
其中，所述噪声提升电路被配置为：当所述信道的特性是第一特性时，基于所述正均衡信号来改变所述正放大信号的电压电平，并且基于所述负均衡信号来改变所述负放大信号的电压电平，以及
其中，所述噪声提升电路被配置为：当所述信道的特性是第二特性时，基于所述正均衡信号来改变所述负放大信号的电压电平，并且基于所述负均衡信号来改变所述正放大信号的电压电平。
12.如权利要求9所述的接收电路，其中，所述噪声提升电路包括：
均衡滤波器，其被配置为：通过放大所述第一输入信号和所述第二输入信号来产生所述正均衡信号和所述负均衡信号；
输入选择器，其被配置为：基于所述信道的特性，将所述正均衡信号和所述负均衡信号之中的一个输出到第一输入节点，并且将所述正均衡信号和所述负均衡信号之中的另一个输出到第二输入节点；以及
求和器，其与所述第一输入节点和所述第二输入节点耦接，并且被配置为：基于经由所述第一输入节点和所述第二输入节点接收的信号，改变所述正放大信号的电压电平和所述负放大信号的电压电平。
13.如权利要求12所述的接收电路，
其中，所述输入选择器被配置为：当所述信道的特性为第一特性时，将所述正均衡信号输出到所述第一输入节点，并且将所述负均衡信号输出到所述第二输入节点，以及
其中，所述求和器被配置为：基于所述正均衡信号来改变所述正放大信号的电压电平，并且基于所述负均衡信号来改变所述负放大信号的电压电平。
14.如权利要求12所述的接收电路，
其中，所述输入选择器被配置为：当所述信道的特性为第二特性时，将所述负均衡信号输出到所述第一输入节点，并且将所述正均衡信号输出到所述第二输入节点，以及
其中，所述求和器被配置为：基于所述负均衡信号来改变所述正放大信号的电压电平，并且基于所述正均衡信号来改变所述负放大信号的电压电平。
15.如权利要求12所述的接收电路，
其中，所述求和器被配置为：基于经由所述第一输入节点接收的信号来产生第一噪声提升信号，并且基于经由所述第二输入节点接收的信号来产生第二噪声提升信号，以及
其中，所述第一噪声提升信号与所述正放大信号混合，并且所述第二噪声提升信号与所述负放大信号混合。
CN202110695884.7A 2018-11-05 2019-08-28 接收电路、包括该接收电路的半导体装置和半导体系统 Active CN113612489B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180134534A KR102661493B1 (ko) 2018-11-05 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
KR10-2018-0134534 2018-11-05
CN201910801329.0A CN111147093B (zh) 2018-11-05 2019-08-28 接收电路、包括该接收电路的半导体装置和半导体系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910801329.0A Division CN111147093B (zh) 2018-11-05 2019-08-28 接收电路、包括该接收电路的半导体装置和半导体系统

Publications (2)

Publication Number Publication Date
CN113612489A CN113612489A (zh) 2021-11-05
CN113612489B true CN113612489B (zh) 2023-03-10

Family

ID=70459225

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110695884.7A Active CN113612489B (zh) 2018-11-05 2019-08-28 接收电路、包括该接收电路的半导体装置和半导体系统
CN201910801329.0A Active CN111147093B (zh) 2018-11-05 2019-08-28 接收电路、包括该接收电路的半导体装置和半导体系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910801329.0A Active CN111147093B (zh) 2018-11-05 2019-08-28 接收电路、包括该接收电路的半导体装置和半导体系统

Country Status (3)

Country Link
US (2) US10727884B2 (zh)
CN (2) CN113612489B (zh)
TW (1) TWI805833B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487430B1 (ko) * 2018-05-10 2023-01-11 에스케이하이닉스 주식회사 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117719A (zh) * 2012-12-24 2013-05-22 苏州硅智源微电子有限公司 前馈补偿放大器中的精确参考电压发生器
CN103346778A (zh) * 2013-07-04 2013-10-09 北京大学 一种宽带线性均衡电路
CN103746671A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种高增益高补偿范围的均衡滤波器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737058B2 (ja) * 2002-03-12 2006-01-18 沖電気工業株式会社 アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路
US7206366B2 (en) * 2002-08-07 2007-04-17 Broadcom Corporation System and method for programmably adjusting gain and frequency response in a 10-GigaBit ethernet/fibre channel system
US20070069762A1 (en) * 2005-07-25 2007-03-29 Micron Technology, Inc. Input buffer with automatic switching point adjustment circuitry, and synchronous DRAM device including same
US7949041B2 (en) * 2006-12-05 2011-05-24 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between devices
EP2839582A4 (en) * 2012-04-19 2015-12-16 Intel Corp RECOVERING UNAUTHORIZED CLOCK DATA FOR SERIAL I / O RECEIVER
KR20170013040A (ko) 2015-07-27 2017-02-06 에스케이하이닉스 주식회사 버퍼, 반도체 장치 및 이를 이용한 반도체 시스템
KR20170077933A (ko) * 2015-12-28 2017-07-07 에스케이하이닉스 주식회사 반도체 장치
KR102432873B1 (ko) * 2016-02-05 2022-08-17 에스케이하이닉스 주식회사 리시버 회로 및 이를 이용하는 시스템
KR20180003938A (ko) * 2016-07-01 2018-01-10 삼성전자주식회사 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117719A (zh) * 2012-12-24 2013-05-22 苏州硅智源微电子有限公司 前馈补偿放大器中的精确参考电压发生器
CN103346778A (zh) * 2013-07-04 2013-10-09 北京大学 一种宽带线性均衡电路
CN103746671A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种高增益高补偿范围的均衡滤波器

Also Published As

Publication number Publication date
CN111147093A (zh) 2020-05-12
US20200321993A1 (en) 2020-10-08
KR20230175165A (ko) 2023-12-29
TWI805833B (zh) 2023-06-21
US10727884B2 (en) 2020-07-28
TW202023208A (zh) 2020-06-16
CN113612489A (zh) 2021-11-05
US20200145036A1 (en) 2020-05-07
CN111147093B (zh) 2021-09-28
US10790864B1 (en) 2020-09-29
KR20200051890A (ko) 2020-05-14

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
CN110719080B (zh) 放大电路及使用其的接收电路、半导体装置和半导体系统
CN111916123A (zh) 信号接收电路和半导体装置以及包括它们的半导体系统
CN113612489B (zh) 接收电路、包括该接收电路的半导体装置和半导体系统
US7936186B1 (en) Method and apparatus for correcting duty cycle via current mode logic to CMOS converter
KR102661496B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
KR102661493B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
US9847762B1 (en) Low voltage high speed CMOS line driver without tail current source
US11863139B2 (en) Amplifier and receiving circuit, semiconductor apparatus, and semiconductor system using the same
US11381210B2 (en) Amplifier, and receiving circuit, semiconductor apparatus and semiconductor system including the amplifier
US11482973B2 (en) Receiving circuit, and semiconductor apparatus and semiconductor system using the same
KR20200145264A (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
US10999055B2 (en) SerDes systems and differential comparators
TWI823803B (zh) 連續時間線性均衡器電路、記憶體裝置及輸入緩衝電路
US20240085939A1 (en) Clock generating circuit and clock distribution network and semiconductor apparatus including the clock generating circuit
KR20080000424A (ko) 반도체 메모리의 출력 버퍼
KR20190098491A (ko) 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant