TWI799136B - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TWI799136B
TWI799136B TW111105341A TW111105341A TWI799136B TW I799136 B TWI799136 B TW I799136B TW 111105341 A TW111105341 A TW 111105341A TW 111105341 A TW111105341 A TW 111105341A TW I799136 B TWI799136 B TW I799136B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
electrode material
manufacturing
semiconductor device
Prior art date
Application number
TW111105341A
Other languages
English (en)
Other versions
TW202335057A (zh
Inventor
林德義
涂瑞能
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW111105341A priority Critical patent/TWI799136B/zh
Application granted granted Critical
Publication of TWI799136B publication Critical patent/TWI799136B/zh
Publication of TW202335057A publication Critical patent/TW202335057A/zh

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

一種半導體元件的製造方法，包括以下步驟。提供基底。在基底上依序形成第一介電層、第一支撐層、第二介電層與第二支撐層。在第一介電層、第一支撐層、第二介電層與第二支撐層中形成開口。對開口的表面進行電漿處理。在開口的表面與第二支撐層的頂面上形成電極材料層。移除部分電極材料層與部分第二支撐層，而暴露出部分第二介電層。藉由濕式蝕刻製程移除第二介電層。

Description

半導體元件的製造方法
本發明是有關於一種半導體製程，且特別是有關於一種半導體元件的製造方法。
目前，在一些半導體元件(如，記憶體元件)的製程中，會先在介電結構中形成開口，接著在開口的表面上與介電結構的頂面上形成電極材料層。然而，由習知技術所形成的電極材料層的品質與階梯覆蓋(step coverage)能力不佳，因此容易在電極材料層中形成孔洞(如，針孔(pin hole))。如此一來，在後續用以移除特定膜層的濕式蝕刻製程中，蝕刻液會穿過電極材料層的孔洞而傷害到其他膜層。
本發明提供一種半導體元件的製造方法，其可提升電極材料層的品質與階梯覆蓋能力。
本發明提出一種半導體元件的製造方法，包括以下步驟。提供基底。在基底上依序形成第一介電層、第一支撐層、第二介電層與第二支撐層。在第一介電層、第一支撐層、第二介電層與第二支撐層中形成開口。對開口的表面進行電漿處理。在開口的表面與第二支撐層的頂面上形成電極材料層。移除部分電極材料層與部分第二支撐層，而暴露出部分第二介電層。藉由濕式蝕刻製程移除第二介電層。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，電漿處理所使用的氣體可包括氨氣(NH 3)。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，電漿處理所使用的氣體可包括氮氣(N 2)與氫氣(H 2)。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，電漿處理所使用的氣體可包括氨氣、氮氣與氫氣。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，電漿處理所使用的氣體更可包括惰性氣體。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，電極材料層的材料例如是氮化鈦(TiN)或氮化鈦矽(TiSiN)。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，電極材料層的形成方法例如是化學氣相沉積法。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，更可包括以下步驟。在形成第一介電層之前，在基底上形成終止層。開口更可形成在終止層中。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，更可包括以下步驟。在移除第二介電層之後，移除部分第一支撐層，而暴露出部分第一介電層。移除位在第二支撐層的頂面上的部分電極材料層，而形成第一電極。移除第一介電層。在第一電極上形成絕緣層。在絕緣層上形成第二電極。
依照本發明的一實施例所述，在上述半導體元件的製造方法中，第一介電層的移除方法例如是濕式蝕刻法。
基於上述，在本發明所提出的半導體元件的製造方法中，由於對開口的表面進行電漿處理，因此可增加電極材料層的成核位置(nucleation position)，且可縮短電極材料層的育成時間(incubation time)。藉此，可提升電極材料層的品質與階梯覆蓋能力，進而可防止在電極材料層中形成孔洞。如此一來，在用以移除第二介電層的濕式蝕刻製程中，可防止蝕刻液穿過電極材料層，進而可防止蝕刻液傷害到其他膜層(如，第一介電層)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1I為根據本發明的一些實施例的半導體元件的製造流程剖面圖。
請參照圖1A，提供基底100。基底100可為半導體基底，如矽基底。依據半導體元件的種類，在基底100中與基底100上可具有所需的構件。舉例來說，當半導體元件為記憶體元件(如，動態隨機存取記憶體(dynamic random access memory，DRAM)元件)時，在基底100中可具有埋入式字元線(未示出)等所需的構件，且在基底100上可具有位元線(未示出)與接觸窗(未示出)等所需的構件，於此省略其說明。
接著，可在基底100上形成終止層102。終止層102的材料例如是氮化矽。終止層102的形成方法例如是化學氣相沉積法。
然後，在基底100上依序形成介電層104、支撐層106、介電層108與支撐層110。舉例來說，介電層104、支撐層106、介電層108與支撐層110可依序形成在終止層102上。介電層104的材料例如是氧化矽，如摻雜硼的磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)。支撐層106的材料例如是氮化矽。介電層108的材料例如是氧化矽。支撐層110的材料例如是氮化矽。介電層104、支撐層106、介電層108與支撐層110可分別藉由化學氣相沉積法來形成。
請參照圖1B，在介電層104、支撐層106、介電層108與支撐層110中形成開口OP1。此外，開口OP1更可形成在終止層102中。開口OP1可暴露出部分基底100。在本實施例中，開口OP1的數量是以多個為例，但本發明並不以此為限。只要開口OP1的數量為至少一個，即屬於本發明所涵蓋的範圍。開口OP1的形成方法例如是藉由微影製程與蝕刻製程(如，乾式蝕刻製程)對支撐層110、介電層108、支撐層106、介電層104與終止層102進行圖案化。
接著，對開口OP1的表面進行電漿處理PT。亦即，可對開口OP1所暴露出的介電層104的側壁、支撐層106的側壁、介電層108的側壁與支撐層110的側壁進行電漿處理PT。藉此，可增加後續形成在開口OP1的表面上的膜層的成核位置，且可縮短後續形成在開口OP1的表面上的膜層的育成時間。在一些實施例中，電漿處理PT所使用的氣體可包括氨氣，且更可包括惰性氣體(如，氬氣)。在一些實施例中，電漿處理PT所使用的氣體可包括氮氣與氫氣，且更可包括惰性氣體(如，氬氣)。在一些實施例中，電漿處理PT所使用的氣體可包括氨氣、氮氣與氫氣，且更可包括惰性氣體(如，氬氣)。
請參照圖1C，在開口OP1的表面與支撐層110的頂面上形成電極材料層112。在一些實施例中，電極材料層112可共形地形成在開口OP1的表面與支撐層110的頂面上。此外，由於對開口OP1的表面進行電漿處理PT，因此可增加電極材料層112的成核位置，且可縮短電極材料層112的育成時間。藉此，可提升電極材料層112的品質與階梯覆蓋能力，進而可防止在電極材料層112中形成孔洞。電極材料層112的材料例如是氮化鈦或氮化鈦矽。電極材料層112的形成方法例如是化學氣相沉積法。在一些實施例中，當使用化學氣相沉積法來形成氮化鈦或氮化鈦矽的電極材料層112時，上述化學氣相沉積法所使用的氣體可包括四氯化鈦(TiCl 4)。
接著，可在電極材料層112上形成填充層114。填充層114可填入開口OP1。填充層114的材料例如是氧化矽，如四乙氧基矽烷(tetraethyl orthosilicate，TEOS)氧化矽。填充層114的形成方法例如是化學氣相沉積法。
請參照圖1D，可對填充層114、電極材料層112與支撐層110進行圖案化。藉此，可移除部分填充層114、部分電極材料層112與部分支撐層110，而暴露出部分介電層108。在一些實施例中，可藉由微影製程與蝕刻製程(如，乾式蝕刻製程)對填充層114、電極材料層112與支撐層110進行圖案化。在另一些實施例中，可利用圖案化硬罩幕層(未示出)作為罩幕，對填充層114、電極材料層112與支撐層110進行乾式蝕刻製程，而對填充層114、電極材料層112與支撐層110進行圖案化。
請參照圖1E，藉由濕式蝕刻製程移除介電層108。此外，上述濕式蝕刻製程可同時移除填充層114。藉此，可形成暴露出部分支撐層106的開口OP2，且可在支撐層110與支撐層106之間形成開口OP3。在一些實施例中，開口OP2與開口OP3可相互連通。在一些實施例中，上述濕式蝕刻製程所使用的蝕刻液例如是稀釋氫氟酸(diluted hydrofluoric acid，DHF)。
請參照圖1F，在移除介電層108之後，可移除部分支撐層106，而暴露出部分介電層104。藉此，開口OP2可暴露出部分介電層104。部分支撐層106的移除方法例如是乾式蝕刻法。
請參照圖1G，可移除位在支撐層110的頂面上的部分電極材料層112，而形成電極112a。在一些實施例中，多個電極112a可彼此互不相連。在本實施例中，電極112a的數量是以多個為例，但本發明並不以此為限。只要電極112a的數量為至少一個，即屬於本發明所涵蓋的範圍。此外，位在支撐層110的頂面上的部分電極材料層112的移除方法例如是乾式蝕刻法。在一些實施例中，在使用乾式蝕刻法來移除位在支撐層110的頂面上的部分電極材料層112的過程中，可同時移除位在開口OP2的兩側的部分電極材料層112。
請參照圖1H，可移除介電層104。藉此，可在支撐層106與終止層102之間形成開口OP4，且開口OP2可暴露出部分終止層102。介電層104的移除方法例如是濕式蝕刻法。在一些實施例中，用以移除介電層104的濕式蝕刻製程所使用的蝕刻液例如是稀釋氫氟酸。
請參照圖1I，可在電極112a上形成絕緣層116。絕緣層116的材料例如是介電材料，如高介電常數材料(high-k material)。接著，可在絕緣層116上形成電極118。此外，電極118可填入開口OP1、開口OP2、開口OP3與開口OP4中。電極118可為單層結構或多層結構。在本實施例中，電極118是以包括導電層120、導電層122與導電層124的多層結構為例，但本發明並不以此為限。導電層120位在絕緣層116上。導電層120的材料例如是氮化鈦。導電層122位在導電層120上。導電層122的材料例如是經摻雜的矽鍺(SiGe)。導電層124位在導電層122上。導電層124的材料例如是鎢等金屬。
藉由上述方法，可形成半導體元件10。半導體元件10可包括電容器126。電容器126位在基底100上，且可包括電極112a、絕緣層116與電極118。在一些實施例中，半導體元件10可為記憶體元件，如動態隨機存取記憶體元件，但本發明並不以此為限。
基於上述實施例可知，在半導體元件10的製造方法中，由於對開口OP1的表面進行電漿處理PT，因此可增加電極材料層112的成核位置，且可縮短電極材料層112的育成時間。藉此，可提升電極材料層112的品質與階梯覆蓋能力，進而可防止在電極材料層112中形成孔洞。如此一來，在用以移除介電層108的濕式蝕刻製程中，可防止蝕刻液穿過電極材料層112，進而可防止蝕刻液傷害到其他膜層(如，介電層104)。
此外，若採用「習知技術」的方法來形成電極材料層112，則會在電極材料層112中形成孔洞，而產生以下問題。在用以移除介電層108的濕式蝕刻製程中(圖1E)，蝕刻液將會穿過電極材料層112的孔洞，而傷害到介電層104且暴露出部分終止層102。因此，在用以移除部分支撐層106的製程中(圖1F)，部分終止層102會因無法受到介電層104的保護而受損，且暴露出位在終止層102下方的部分構件(如，位元線)(未示出)。如此一來，在移除介電層104的製程中(圖1H)，位在終止層102下方的部分構件會因無法受到終止層102的保護而受損。然而，藉由本發明的上述實施例的方法，可使得電極材料層112具有較佳的品質與階梯覆蓋能力，因此可防止在電極材料層112中形成孔洞，進而可防止上述問題產生。
綜上所述，在上述實施例的半導體元件的製造方法中，由於對開口的表面進行電漿處理，因此可增加電極材料層的成核位置，且可縮短電極材料層的育成時間。藉此，可提升電極材料層的品質與階梯覆蓋能力，進而可防止在電極材料層中形成孔洞。如此一來，在後續進行的濕式蝕刻製程中，可防止蝕刻液穿過電極材料層，進而可防止蝕刻液傷害到其他膜層。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體元件
100:基底
102:終止層
104,108:介電層
106,110:支撐層
112:電極材料層
112a,118:電極
114:填充層
116:絕緣層
120,122,124:導電層
126:電容器
OP1~OP4:開口
PT:電漿處理
圖1A至圖1I為根據本發明的一些實施例的半導體元件的製造流程剖面圖。
100:基底
102:終止層
104,108:介電層
106,110:支撐層
OP1:開口
PT:電漿處理

Claims (8)

  1. 一種半導體元件的製造方法，包括：提供基底；在所述基底上依序形成第一介電層、第一支撐層、第二介電層與第二支撐層，其中所述第一介電層的材料與所述第二介電層的材料均為氧化矽，且所述第一支撐層的材料與所述第二支撐層的材料均為氮化矽；在所述第一介電層、所述第一支撐層、所述第二介電層與所述第二支撐層中形成開口；對所述開口的表面進行電漿處理，其中所述電漿處理所使用的氣體包括氮氣與氫氣；在所述開口的表面與所述第二支撐層的頂面上形成電極材料層；移除部分所述電極材料層與部分所述第二支撐層，而暴露出部分所述第二介電層；以及藉由濕式蝕刻製程移除所述第二介電層。
  2. 如請求項1所述的半導體元件的製造方法，其中所述電漿處理所使用的氣體更包括氨氣。
  3. 如請求項2所述的半導體元件的製造方法，其中所述電漿處理所使用的氣體更包括惰性氣體。
  4. 如請求項1所述的半導體元件的製造方法，其中所述電極材料層的材料包括氮化鈦或氮化鈦矽。
  5. 如請求項1所述的半導體元件的製造方法，其中所述電極材料層的形成方法包括化學氣相沉積法。
  6. 如請求項1所述的半導體元件的製造方法，更包括：在形成所述第一介電層之前，在所述基底上形成終止層，其中所述開口更形成在所述終止層中。
  7. 如請求項1所述的半導體元件的製造方法，更包括：在移除所述第二介電層之後，移除部分所述第一支撐層，而暴露出部分所述第一介電層；移除位在所述第二支撐層的頂面上的部分所述電極材料層，而形成第一電極；移除所述第一介電層；在第一電極上形成絕緣層；以及在所述絕緣層上形成第二電極。
  8. 如請求項7所述的半導體元件的製造方法，其中所述第一介電層的移除方法包括濕式蝕刻法。
TW111105341A 2022-02-15 2022-02-15 半導體元件的製造方法 TWI799136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111105341A TWI799136B (zh) 2022-02-15 2022-02-15 半導體元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111105341A TWI799136B (zh) 2022-02-15 2022-02-15 半導體元件的製造方法

Publications (2)

Publication Number Publication Date
TWI799136B true TWI799136B (zh) 2023-04-11
TW202335057A TW202335057A (zh) 2023-09-01

Family

ID=86948843

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105341A TWI799136B (zh) 2022-02-15 2022-02-15 半導體元件的製造方法

Country Status (1)

Country Link
TW (1) TWI799136B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200303600A (en) * 2002-02-14 2003-09-01 Nec Electronics Corp Manufacturing method of semiconductor device
US20100188795A1 (en) * 2004-10-26 2010-07-29 Hyun-Young Kim Capacitor and method of manufacturing the same
US20160379985A1 (en) * 2015-06-24 2016-12-29 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN111180506A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 半导体器件
US20200219880A1 (en) * 2018-12-13 2020-07-09 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200303600A (en) * 2002-02-14 2003-09-01 Nec Electronics Corp Manufacturing method of semiconductor device
US20100188795A1 (en) * 2004-10-26 2010-07-29 Hyun-Young Kim Capacitor and method of manufacturing the same
US20160379985A1 (en) * 2015-06-24 2016-12-29 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN111180506A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 半导体器件
US20200219880A1 (en) * 2018-12-13 2020-07-09 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method fabricating the same

Also Published As

Publication number Publication date
TW202335057A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US8580666B2 (en) Methods of forming conductive contacts
JP2008159988A (ja) 半導体装置及び半導体装置の製造方法
US6897159B1 (en) Method for fabricating semiconductor device
KR20090120945A (ko) 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법
US6656784B2 (en) Method for fabricating capacitors
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
TWI799136B (zh) 半導體元件的製造方法
KR100526885B1 (ko) 반도체 소자에서의 캐패시터 형성방법
TWI745054B (zh) 半導體元件及其製造方法
KR20040059895A (ko) 캐패시터의 제조 방법
US7799676B2 (en) Method of manufacturing a contact structure to avoid open issue
TW202416794A (zh) 形成半導體結構之方法
KR100440782B1 (ko) 반도체소자의 폴리실리콘 배선 형성방법
KR20040001227A (ko) 캐패시터 형성 방법
KR100645838B1 (ko) 반도체 소자의 메탈 콘택홀 형성 방법
KR20060000964A (ko) 반도체 장치의 제조방법
CN114141770A (zh) 半导体元件及其制造方法
KR101161216B1 (ko) Ｍｄｌ 소자의 캐패시터 형성방법
KR100913016B1 (ko) 반도체 소자의 캐패시터 및 이의 형성 방법
KR20030002810A (ko) 반도체 소자의 캐패시터 제조방법
KR20050116487A (ko) 반도체 소자 제조 방법
KR20070066799A (ko) 반도체소자의 금속컨택 형성방법
KR20000044905A (ko) 강유전 디램의 콘택 홀 형성 방법
KR20060075939A (ko) 캐패시터 제조 방법
KR20030050666A (ko) 메모리소자의 제조 방법