TWI797178B - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI797178B
TWI797178B TW107136603A TW107136603A TWI797178B TW I797178 B TWI797178 B TW I797178B TW 107136603 A TW107136603 A TW 107136603A TW 107136603 A TW107136603 A TW 107136603A TW I797178 B TWI797178 B TW I797178B
Authority
TW
Taiwan
Prior art keywords
resource
resources
operating frequency
power
frequency
Prior art date
Application number
TW107136603A
Other languages
English (en)
Other versions
TW201935485A (zh
Inventor
千東燁
李學大
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201935485A publication Critical patent/TW201935485A/zh
Application granted granted Critical
Publication of TWI797178B publication Critical patent/TWI797178B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本發明公開一種記憶體系統，該記憶體系統可包括：多個資源；以及頻率調節器，被配置為在預定調節定時處調節多個資源的操作頻率，其中，調節定時包括用於劃分多個資源中的至少一個資源的部分操作時段的至少一個定時。

Description

記憶體系統及其操作方法
各個實施例總體涉及一種記憶體系統，更具體地，涉及一種包括非揮發性記憶體裝置的記憶體系統。
記憶體系統可以被配置為回應於主機裝置的寫入請求儲存從主機裝置提供的資料，並且回應於主機裝置的讀取請求將儲存在其中的資料提供給主機裝置。主機裝置是能夠處理資料的電子裝置，並且可以包括電腦、數位相機、行動電話等。記憶體系統可以嵌入在主機裝置中，或者單獨製造並連接到主機裝置。
本專利申請請求於2018年2月1日向韓國智慧財產權局提交的申請號為10-2018-0012922的韓國專利申請的優先權，其全部內容透過引用合併於此。
在實施例中，一種記憶體系統可以包括：多個資源；以及頻率調節器，被配置為在預定調節定時處調節多個資源的操作頻率，其中，調節定時包括用於劃分多個資源中的至少一個資源的部分操作時段的至少一個定時。
在實施例中，提供一種記憶體系統的操作方法，該方法包括在預定調節定時處調節多個資源的操作頻率，其中，調節定時包括用於劃分多個資源中的至少一個資源的部分操作時段的至少一個定時。
在實施例中，一種記憶體系統可以包括：記憶體裝置；以及控制器，被配置為控制記憶體裝置，其中控制器包括多個資源，每個資源對應於用於記憶體裝置的至少一個操作的硬體元件；以及頻率調節器，被配置為基於功率預算和多個資源的優先順序，在設定調節定時處調節多個資源的每一個的容許功率量。
100:記憶體系統
110:控制器
111:時脈發生器
115:頻率調節器
120:記憶體裝置
1000:資料處理系統
1100:主機裝置
1200:固態硬碟(SSD)
1210:控制器
1211:主機介面
1212:控制部件
1213:隨機存取記憶體(RAM)
1214:錯誤校正碼(ECC)部件
1215:記憶體介面
1216:時脈發生器
1220:緩衝記憶體裝置
1231:非揮發性記憶體裝置
123n:非揮發性記憶體裝置
1240:電源
1241:輔助電源
1250:信號連接器
1260:電源連接器
2000:資料處理系統
2100:主機裝置
2110:連接端子
2200:記憶體系統
2210:控制器
2220:緩衝記憶體裝置
2231:非揮發性記憶體裝置
2232:非揮發性記憶體裝置
2240:電源管理積體電路(PMIC)
2250:連接端子
3000:資料處理系統
3100:主機裝置
3200:記憶體系統
3210:控制器
3220:緩衝記憶體裝置
3230:非揮發性記憶體裝置
3250:焊球
4000:網路系統
4100:主機裝置
4200:記憶體系統
4300:伺服器系統
4410:用戶端系統
4420:用戶端系統
4430:用戶端系統
4500:網路
APW:剩餘功率
APWn:容許功率
BGT:功率預算
CH:通道
CL:時脈信號
FQ:頻率
G:圖
PW:功率
PWR:電力
RG:部分操作時段
RGPWT:參考功耗表
RS:資源
SGL:信號
T:定時
APWn:容許功率
〔圖1〕是示出根據實施例的記憶體系統的方塊圖；〔圖2〕是示出某個資源的容許功率量與操作頻率之間的關係的圖；〔圖3A至3C〕示出針對不同資源的調節定時的示例；〔圖4〕示出表示部分操作時段和參考功耗之間的關係的表；〔圖5〕示出根據實施例的用於根據資源的優先順序確定容許功率量的方法；〔圖6〕示出根據實施例的將容許功率量分配給具有相同優先順序的不同資源的方法；〔圖7〕是示出根據實施例的包括固態硬碟(SSD)的資料處理系統的示圖； 〔圖8〕是示出根據實施例的包括記憶體系統的資料處理系統的示圖；〔圖9〕是示出根據實施例的包括記憶體系統的資料處理系統的示圖；〔圖10〕是示出根據實施例的包括記憶體系統的網路系統的示圖。
將參照附圖描述根據本發明的實施例的記憶體系統及其操作方法。然而，本發明可以以不同的形式實施，並且不應該被解釋為限於本文中闡述的實施例。相反，提供這些實施例以詳細描述本發明，從而本發明所屬領域的技術人員可以實施本發明。此外，在整個說明書中，對「實施例」、「另一實施例」等的引用不一定僅涉及一個實施例，並且對這些短語中的任何一個的不同引用不一定是相同的實施例。
應理解的是，本發明的實施例不限於附圖中所示的細節，附圖不一定按比例繪製，並且在某些情況下，為了更清楚描述本發明的某些特徵，可能放大比例。儘管使用了特定術語，但應理解的是，所使用的術語用於描述特定實施例，並不意圖限制本發明的範圍。
將進一步理解的是，當元件被稱為「連接到」或「聯接到」另一元件時，它可以直接在另一元件上，連接到或聯接到另一元件，或者可以存在一個或多個中間元件。另外，還應理解的是，當元件被稱為在兩個元件「之間」時，它可以是兩個元件之間的唯一元件，或者也可以存在一個或多個中間元件。
當在本文中與項目列表一起使用時，短語「......和......中的至少一個」表示來自列表中的單個項目或列表中的項目的任意組合。例如，「A、B 和C中的至少一個」表示僅有A，或僅有B，或僅有C，或A、B和C的任意組合。
如本文所使用的術語「或」意指兩個或更多個替代物中的任意一個，但不是兩者或其任意組合。
如本文所使用的，除非上下文另有明確說明，否則單數形式旨在包括複數形式，反之亦然。將進一步理解的是，當在本說明書中使用時，術語「包含」、「包含有」、「包括」和「包括有」指定所述元件的存在，但不排除一個或多個其他元件的存在或添加。如本文中所使用的，術語「和/或」包括一個或多個相關所列項目的任意和所有組合。
除非另外定義，否則本文使用的包括技術和科學術語的所有術語具有與本發明所屬領域的普通技術人員通常理解的含義相同的含義。將進一步理解的是，除非本文明確地定義，否則諸如在常用詞典中定義的那些術語應被解釋為具有與其在本公開和相關領域的上下文中的含義一致的含義，並且將不被解釋為理想化的或過於正式的意義。
在以下描述中，闡述了許多具體細節以便提供對本發明的透徹理解。可以在沒有這些具體細節中的一些或全部的情況下實踐本發明。在其他情況下，沒有詳細描述眾所周知的進程結構和/或進程，以免不必要地模糊本發明。
還應注意的是，在某些情況下，如相關領域的技術人員將顯而易見的，除非另有說明，否則被稱為結合一個實施例描述的特徵的元件還可單獨使用或與另一實施例的其他元件組合使用。
將參照附圖詳細描述本發明的各種實施例。
圖1是示出根據實施例的記憶體系統100的方塊圖。
記憶體系統100可以被配置成回應於主機裝置的寫入請求，儲存從外部主機裝置(未示出)提供的資料。此外，記憶體系統100可以被配置成回應於主機裝置的讀取請求，將儲存在其中的資料提供給主機裝置。
記憶體系統100可以包括以下中的任意一個：國際個人電腦記憶卡協會(PCMCIA)卡、標準快閃記憶體(CF)卡、智慧媒體卡、記憶棒、各種多媒體卡(MMC，eMMC、RS-MMC和微型MMC)、各種安全數位卡(SD、迷你SD和微型SD)、通用快閃記憶體(UFS)、固態硬碟(SSD)等。
記憶體系統100可以包括控制器110和記憶體裝置120。
控制器110可以控制記憶體系統100的全部操作。控制器110可以存取記憶體裝置120以處理主機裝置的請求。控制器110可以在沒有主機裝置的請求時存取記憶體裝置120以執行記憶體系統100的內部管理操作或後臺操作。
控制器110可以包括時脈發生器111和多個資源RS1至RSn。
時脈發生器111可以產生分別具有頻率FQ1至FQn的時脈信號CL1至CLn，並將所產生的時脈信號提供給各個資源RS1至RSn。時脈信號CL1至CLn的頻率FQ1至FQn可以彼此相等或不同。
時脈發生器111可以不向資源RS1至RSn的一個或多個資源提供時脈信號。例如，時脈發生器111可以不向當前未被操作的資源提供時脈信號。又例如，當記憶體系統100的功率預算低時，時脈發生器111可以不向具有低優先順序的資源提供時脈信號，使得該資源暫時停止其操作。
某個資源的操作頻率可以表示提供給相應資源的時脈信號的頻率。例如，第一資源RS1的操作頻率可以對應於提供給第一資源RS1的時脈信號CL1的頻率FQ1。當資源RS1至RSn的操作頻率增加時，資源RS1至RSn可以在其處理速度增加時消耗更大的功率量。因此，當調節資源RS1至RSn的操作頻率FQ1至FQn時，可以控制資源的總功耗。
時脈發生器111可以包括頻率調節器115。頻率調節器115可以調節時脈信號CL1至CLn的頻率。換句話說，頻率調節器115可以調節資源RS1至RSn的操作頻率FQ1至FQn。更具體地，頻率調節器115可以調節資源RS1至RSn中同時操作的資源的操作頻率。
頻率調節器115可以在預定調節定時處調節操作頻率FQ1至FQn。頻率調節器115可以在調節定時處調節操作頻率FQ1至FQn，使得資源RS1至RSn的功耗量的總和變得小於預定功率預算。功率預算可以表示可以提供給資源RS1至RSn的總功率，以便使記憶體系統100正常操作。
頻率調節器115可以將功率預算劃分為資源RS1至RSn的容許功率量，以便調節資源RS1至RSn的操作頻率FQ1至FQn。針對某個資源容許的功率量(容許功率)可以表示相應資源待消耗的功率。可以根據相應資源的容許功率的大小來確定某個資源的操作頻率。
圖2是示出某個資源RSn的容許功率和操作頻率之間的關係的圖。在圖2中，橫軸可表示資源RSn的容許功率，縱軸可表示資源RSn的操作頻率FQn。
容許功率和操作頻率FQn之間的關係可以預先透過實驗，根據資源RSn的操作頻率FQn的變化透過觀察功耗變化的操作來確定。容許功率和操 作頻率FQn之間的關係可以生成為容許功率-操作頻率表(操作頻率表)。操作頻率表可以儲存在頻率調節器115可以參考的記憶體中。操作頻率表可以包括與資源RSn的容許功率的值對應的操作頻率FQn的值。操作頻率表還可以包括針對一個或多個資源中的每一個的容許功率和操作頻率之間的關係。
在圖2中，容許功率和操作頻率FQn之間的關係可以用線性函數表示。然而，本發明不限於此。
當根據圖2的關係確定操作頻率FQn時，圖1的頻率調節器115可以在容許功率APWn被允許用於資源RSn的情況下將資源RSn的操作頻率FQn設定為值FQn1。
返回參照圖1，頻率調節器115可以確定各個資源RS1至RSn的容許功率量，並基於容許功率量確定資源RS1至RSn的操作頻率FQ1至FQn。
資源的參考操作頻率可以表示基本上為相應資源設定的操作頻率。也就是說，在頻率調節器115不執行頻率調節操作的情況下，某個資源的參考操作頻率可以表示相應資源的操作頻率。
當資源以參考操作頻率操作時，資源的參考功耗可以表示功耗量。可以預先透過實驗來計算參考功耗。
在調節定時處當資源RS1至RSn中在操作的資源的參考功耗量的總和超過功率預算時，頻率調節器115可以透過調節資源的參考操作頻率來確定操作頻率。在調節定時處當在操作的資源的參考功耗量的總和沒有超過功率預算時，頻率調節器115可以將參考操作頻率保持為操作頻率。
在另一實施例中，當確定某個資源的容許功率時，頻率調節器115可以透過根據相應資源的容許功率與參考功耗的比調節參考操作頻率來確 定相應資源的操作頻率。例如，當某個資源的容許功率與參考功耗的比為1時，頻率調節器115可以保持相應資源的參考操作頻率。例如，當某個資源的容許功率與參考功耗的比為0.5時，頻率調節器115可以將相應資源的參考操作頻率降低為其初始頻率的一半，並將減半的參考操作頻率設定為操作頻率。
頻率調節器115可以在一個或多個調節定時調節操作頻率FQ1至FQn。在某個調節定時確定的操作頻率FQ1至FQn可以被保持，直到下一個調節定時。
調節定時可以包括用於劃分在操作的一個或多個資源的部分操作時段的一個或多個定時。例如，調節定時可以包括資源開始和/或結束操作的定時。例如，調節定時可以包括用於區分資源的操作時段中的峰值功率操作時段的一個或多個定時。調節定時可以包括資源的參考功耗快速改變的定時。此外，調節定時可以包括已經執行資源的操作直到預定進度的定時。
在另一實施例中，頻率調節器115可以在調節定時給與資源RS1到RSn優先順序，並根據該優先順序確定資源RS1到RSn的容許功率量。具體地，當某個資源的優先順序高於或大於參考級時，頻率調節器115可以判定相應資源的容許功率，使得資源的容許功率與參考功耗的比變得比參考比更高。例如，當某個資源的優先順序比參考級高時，可以將相應資源的容許功率與參考功耗的比設定為1。
在另一實施例中，頻率調節器115可以根據相應資源的容許功率量與參考功耗量的比，在調節定時處將功率預算劃分為具有相同優先順序的資源的容許功率量。
資源RS1至RSn可以是功耗的硬體元件，包括作為硬體的核心、中央處理單元(CPU)、直接記憶體存取(DMA)、匯流排、硬碟和輸入/輸出(I/O)裝置中的至少一個。資源RS1至RSn中的每一個可以與記憶體裝置120的至少一個操作相關。資源RS1至RSn可以分別接收時脈信號CL1至CLn，並且利用時脈信號CL1至CLn的頻率FQ1至FQn作為其操作頻率進行操作。
記憶體裝置120可根據控制器110的控制儲存從控制器110接收的資料，或讀取儲存在其中的資料，並將讀取的資料傳輸到控制器110。
記憶體裝置120可以包括非揮發性記憶體裝置或揮發性記憶體裝置。非揮發性記憶體裝置可以包括快閃記憶體，諸如NAND快閃記憶體或NOR快閃記憶體、鐵電隨機存取記憶體(FeRAM)、相變隨機存取記憶體(PCRAM)、磁阻隨機存取記憶體(MRAM)、電阻隨機存取記憶體(ReRAM)等。揮發性記憶體裝置可以包括靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等。
圖3A至3C示出針對圖1的第一至第三資源RS1至RS3的調節定時的示例。圖3A至3C示出根據時間的第一至第三資源RS1至RS3的參考功耗量。當功率預算充足時，第一至第三資源RS1至RS3中的每一個將在消耗其參考功耗的同時進行操作。
如上所述，可以根據在調節定時處透過確定功率預算是否不足而獲得的結果來執行頻率調節操作。調節定時可以表示用於劃分在操作的資源的部分操作時段的定時。
參照圖3A，第一資源RS1的整個操作時段可以被劃分為部分操作時段RG11和RG12。在從定時T11到定時T12的部分操作時段RG11期間，第一 資源RS1可以消耗峰值功率PW11。從定時T12到定時T13的部分操作時段RG12可以對應於整個操作時段排除部分操作時段RG11的剩餘部分。
與第一資源RS1相關的調節定時可以包括一個或多個定時。在所示實施例中，存在三(3)個定時T11至T13。頻率調節器115可以確定在與第一資源RS1相關調節定時處在操作的包括第一資源RS1的所有資源的參考功耗量的總和是否超過功率預算，並且根據確定的結果確定操作頻率。
參照圖3B，第二資源RS2的整個操作時段可以被劃分為部分操作時段RG21和RG22。在從定時T21到定時T22的部分操作時段RG21期間，第二資源RS2可以消耗參考功率PW21。在從定時T22到定時T23的部分操作時段RG22期間，第二資源RS2可以消耗參考功率PW22。也就是說，第二資源RS2的整個操作時段可以在定時T22被劃分為部分操作時段RG21和RG22，此時第二資源RS2的參考功耗快速改變，儘管沒有消耗峰值功率。
與第二資源RS2相關的調節定時可以包括一個或多個定時，例如，定時T21至T23。頻率調節器115可以確定與第二資源RS2相關的調節定時處在操作的包括第二資源RS2的所有資源的參考功耗量的總和是否超過功率預算，並且根據確定的結果確定操作頻率。
參照圖3C，第三資源RS3的整個操作時段可以被劃分為部分操作時段RG31和RG32。從定時T31到定時T32的部分操作時段RG31可以表示已經執行或完成了第三資源RS3的操作的設定率(例如，50%)的時段。從定時T32到定時T33的部分操作時段RG32可以表示整個操作時段排除部分操作時段RG31的剩餘部分。在部分操作時段RG31和RG32兩者期間，第三資源RS3可以消耗參考功率PW31。
與第三資源RS3相關的調節定時可以包括定時T31至T33中的一個或多個定時。頻率調節器115可以確定與第三資源RS3相關調節定時處在操作的包括第三資源RS3的所有資源的參考功耗量的總和是否超過功率預算，並且根據確定的結果確定操作頻率。
由於圖3A至3C中所示的第一到第三資源RS1到RS3的參考功耗量預先透過實驗確定，因此可以預先透過實驗確定部分操作時段和定時。
圖4示出表示部分操作時段和參考功耗之間的關係的表(下文中稱為「參考功耗表」)RGPWT。
參考功耗表RGPWT可以包括各個資源RS1至RSn的部分操作時段和部分操作時段的參考功耗量。
透過參照圖4的參考功耗表RGPWT，在操作第一至第三資源RS1至RS3時，圖1的頻率調節器115可以確定哪些部分操作時段正在進行中、參考功耗量是多少以及是否已到達調節定時，並且根據上述方法執行頻率調節操作。
在圖3A至3C和圖4中，例如，第一至第三資源RS1至RS3中的每一個可以具有兩個部分操作時段。然而，部分操作時段的數量不限於此。
在上述調節定時處資源的容許功率量可以根據資源的優先順序被確定。
在處理任務時，可以給予資源預定優先順序。資源的優先順序可以根據各種標準來判定。
例如，在處理與主機裝置的請求相關的任務時，可以給予資源高優先順序。另一方面，在沒有主機裝置的請求的情況下處理與記憶體系統100的後臺操作相關的任務時，可以給予資源低優先順序。
對於另一示例，當任務的平均處理時間比參考時間短時，可以給予資源高優先順序。另一方面，當任務的平均處理時間比參考時間長時，可以給予資源低優先順序。
對於另一示例，在處理與記憶體裝置120的讀取操作相關的任務時，可以給予資源高優先順序。另一方面，在處理與記憶體裝置120的寫入操作相關的任務時，可以給予資源低優先順序。
資源的優先順序可以給出為劃分成高和低的兩個級，劃分為高、中和低的三個級，或者四個或更多個級。
根據實施例，頻率調節器115可以確定資源的優先順序。當某個資源的優先順序高於參考級時，頻率調節器115可以確定資源的容許功率，使得相應資源的容許功耗與參考功耗的比高於參考比。
圖5示出根據資源的優先順序確定容許功率量的方法。例如，圖1的頻率調節器115可以根據資源的優先順序確定容許功率量。
在圖5的圖G52中，一個或多個資源可以在從定時T51到定時T55的時段期間操作。在圖G51中，具有高優先順序的第二資源RS2可以從定時T52到定時T54進行操作。與第二資源RS2相關的定時T52至T54可以對應於如上參照圖3B所述的用於調節頻率的調節定時。
參照圖5，一個或多個資源可以在時段RG51操作。例如，在時段RG51中操作的資源可以具有低於參考級的相同優先順序。當在時段RG51中操 作的資源的參考功耗量的總和PW51超過功率預算BGT時，頻率調節器115可以確定資源的容許功率量以便調節資源的操作頻率。資源的容許功率量的總和，即總容許功率可以與功率預算BGT一致。下面將參照圖6詳細描述用於將容許功率量分配給具有相同優先順序的資源的方法。
當第二資源RS2在調節定時T52開始操作時，頻率調節器115可以確定第二資源RS2的優先順序比參考級高。因此，頻率調節器115可以在第二資源RS2的部分操作時段RG21中將容許功率比設定為1。也就是說，具有高優先順序的第二資源RS2可以在參考操作頻率下操作以消耗參考功率PW21。
頻率調節器115可以將功率預算BGT的剩餘功率APW51分配給其他資源。可以透過從功率預算BGT中減去第二資源RS2的容許功率PW21來獲得剩餘功率APW51。
在調節定時T53，頻率調節器115可以在具有高優先順序的第二資源RS2的部分操作時段RG22中將容許功率比設定為1。也就是說，具有高優先順序的第二資源RS2可以在參考操作頻率下操作以消耗參考功率PW22。
頻率調節器115可以將功率預算BGT的剩餘功率APW52分配給其他資源。可以透過從功率預算BGT中減去第二資源RS2的容許功率PW22來獲得剩餘功率APW52。
當第二資源RS2在調節定時T54結束操作時，頻率調節器115可以確定在時段RG52中操作的資源的參考功耗量的總和PW51超過功率預算BGT。頻率調節器115可以確定資源的容許功率量，以便調節資源的操作頻率。
圖6示出根據實施例的將容許功率量分配給具有相同優先順序的資源的方法。例如，圖6示出圖1的頻率調節器115將容許功率量分配給具有相 同優先順序的第四和第五資源RS4和RS5。在圖6中，圖G61可以表示第四資源RS4的參考功耗，圖G62可以表示第五資源RS5的參考功耗。第四和第五資源RS4和RS5可以在從定時T61到定時T62的時段RG61中同時操作。第四和第五資源RS4和RS5可以具有相同的優先順序。圖6示出容許功率量被分配給兩個資源，即第四和第五資源RS4和RS5。然而，可以以類似的方式執行用於將容許功率量分配給三個或更多資源的方法。
參照圖6，第四和第五資源RS4和RS5的參考功耗量PW4和PW5的總和可以超過功率預算BGT。因此，頻率調節器115可以分別根據第四和第五資源RS4和RS5的參考功耗量PW4和PW5的比將功率預算BGT劃分為第四和第五資源RS4和RS5的容許功率量APW4和APW5。
例如，可以根據下面的等式1來計算某個資源的容許功率。總參考功耗可以對應於待分配容許功率量的資源的參考功耗量的總和。
[等式1]資源的容許功率=功率預算×(資源的參考功耗/總參考功耗)
例如，如在圖5的時段RG21中，資源可以僅接收一部分功率預算作為容許功率量。在這種情況下，頻率調節器115可以根據資源的參考功耗量的比將剩餘功率預算劃分為相應資源的容許功率量。例如，可以透過用等式1中的剩餘功率預算代替功率預算來計算某個資源的容許功率。
圖7示出根據實施例的包括固態硬碟(SSD)1200的資料處理系統1000。參照圖7，資料處理系統1000可以包括主機裝置1100和SSD 1200。
SSD 1200可以包括控制器1210、緩衝記憶體裝置1220、非揮發性記憶體裝置1231至123n、電源1240、信號連接器1250和電源連接器1260。
控制器1210可以控制SSD 1200的全部操作。控制器1210可以包括主機介面1211、控制部件1212、隨機存取記憶體(RAM)1213、錯誤校正碼(ECC)部件1214、記憶體介面1215和時脈發生器1216。
主機介面1211可以透過信號連接器1250與主機裝置1100交換信號SGL。信號SGL可以包括命令、位址、資料等。主機介面1211可以根據主機裝置1100的協定與主機裝置1100和SSD 1200介面連接。例如，主機介面1211可以透過諸如如下的標準介面協定中的任意一個與主機裝置1100通信，諸如安全數位、通用序列匯流排(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、國際個人電腦記憶卡協會(PCMCIA)、並行高級技術附件(PATA)、串列高級技術附件(SATA)、小型電腦系統介面(SCSI)、串列連接SCSI(SAS)、周邊元件連接(PCI)、高速PCI(PCI-E或PCIe)和通用快閃記憶體(UFS)。
控制部件1212可以分析和處理從主機裝置1100輸入的信號SGL。控制部件1212可以根據用於驅動SSD 1200的韌體或軟體來控制後臺功能塊的操作。RAM 1213可以用來作為工作記憶體，以驅動這樣的韌體或軟體。
ECC部件1214可以產生待傳輸到非揮發性記憶體裝置1231至123n中的資料的同位資料。產生的同位資料可以與資料一起儲存在非揮發性記憶體裝置1231至123n中。ECC部件1214可以基於同位資料檢測從非揮發性記憶體裝置1231至123n中讀取的資料的錯誤。當檢測到的錯誤落入可校正範圍內，則ECC部件1214可以校正檢測到的錯誤。
記憶體介面1215可以根據控制部件1212的控制將諸如命令和位址的控制信號提供給非揮發性記憶體裝置1231至123n。記憶體介面1215可以根 據控制部件1212的控制與非揮發性記憶體裝置1231至123n交換資料。例如，記憶體介面1215可以將儲存在緩衝記憶體裝置1220中的資料提供給非揮發性記憶體裝置1231至123n，或者將從非揮發性記憶體裝置1231至123n讀取的資料提供給緩衝記憶體裝置1220。
時脈發生器1216可以分別產生到SSD 1200中的資源的時脈信號。時脈發生器1216可以以與圖1的時脈發生器111實質上相同的方式配置。即，時脈發生器1216可以在調節定時處調節時脈信號的頻率。時脈發生器1216可以考慮資源的優先順序和基本功耗量來確定資源的容許功率量，並且基於容許功率量來調節頻率。
緩衝記憶體裝置1220可以臨時儲存待儲存在非揮發性記憶體裝置1231至123n中的資料。緩衝記憶體裝置1220可以臨時儲存從非揮發性記憶體裝置1231至123n讀取的資料。儲存在緩衝記憶體裝置1220中的資料可以根據控制器1210的控制被傳輸到主機裝置1100或非揮發性記憶體裝置1231到123n。
非揮發性記憶體裝置1231至123n可以用來作為SSD 1200的儲存介質。非揮發性記憶體裝置1231至123n可以分別透過多個通道CH1至CHn與控制器1210聯接。一個通道可以聯接到一個或多個非揮發性記憶體裝置。聯接到一個通道的非揮發性記憶體裝置可以聯接到相同的信號匯流排和資料匯流排。
電源1240可以在後臺操作期間將透過電源連接器1260輸入的電力PWR提供到SSD 1200。電源1240可以包括輔助電源1241。當突然發生斷電時，輔助電源1241可以提供電力以正常結束SSD 1200。輔助電源1241可以包括一個或多個大容量電容器。
信號連接器1250可以根據主機裝置1100和SSD 1200之間的介面方案包括各種類型的連接器。
電源連接器1260可以根據主機裝置1100的電源方案包括各種類型的連接器。
圖8是示出根據實施例的包括記憶體系統2200的資料處理系統2000的示圖。參照圖8，資料處理系統2000可以包括主機裝置2100和記憶體系統2200。
主機裝置2100可以以諸如印刷電路板的板的形式實現。雖然未示出，但是主機裝置2100可以包括用於執行主機裝置的功能的內部功能塊。
主機裝置2100可以包括連接端子2110，諸如插座、插槽或連接器。記憶體系統2200可以安裝到連接端子2110。
記憶體系統2200可以以諸如印刷電路板的板的形式實現。記憶體系統2200可以稱為記憶模組或記憶卡。記憶體系統2200可以包括控制器2210、緩衝記憶體裝置2220、非揮發性記憶體裝置2231和2232、電源管理積體電路(PMIC)2240和連接端子2250。
控制器2210可以控制記憶體系統2200的一般操作。控制器2210可以以與圖7中所示的控制器1210相同的方式配置。
緩衝記憶體裝置2220可以臨時儲存待儲存在非揮發性記憶體裝置2231和2232中的資料。此外，緩衝記憶體裝置2220可以臨時儲存從非揮發性記憶體裝置2231和2232中讀取的資料。臨時儲存在緩衝記憶體裝置2220中的資料可以根據控制器2210的控制被傳輸到主機裝置2100或非揮發性記憶體裝置2231和2232。
非揮發性記憶體裝置2231和2232可以用來作為記憶體系統2200的儲存介質。
PMIC 2240可以將透過連接端子2250輸入的電力提供到記憶體系統2200的內部。PMIC 2240可以根據控制器2210的控制來管理記憶體系統2200的電力。
連接端子2250可以聯接到主機裝置2100的連接端子2110。透過連接端子2250，諸如命令、位址、資料等的信號和電力可以在主機裝置2100和記憶體系統2200之間傳輸。連接端子2250可以根據主機裝置2100和記憶體系統2200之間的介面方案被配置成各種類型。連接端子2250可以設置在記憶體系統2200的任意一側上。
圖9是示出根據實施例的包括記憶體系統3200的資料處理系統3000的示圖。參照圖9，資料處理系統3000可以包括主機裝置3100和記憶體系統3200。
主機裝置3100可以以諸如印刷電路板的板的形式實現。雖然未示出，但是主機裝置3100可以包括用於執行主機裝置的功能的內部功能塊。
記憶體系統3200可以以表面安裝型封裝的形式實現。記憶體系統3200可以透過焊球3250安裝到主機裝置3100。記憶體系統3200可以包括控制器3210、緩衝記憶體裝置3220和非揮發性記憶體裝置3230。
控制器3210可以控制記憶體系統3200的一般操作。控制器3210可以以與圖7中所示的控制器1210相同的方式配置。
緩衝記憶體裝置3220可以臨時儲存待儲存在非揮發性記憶體裝置3230中的資料。此外，緩衝記憶體裝置3220可以臨時儲存從非揮發性記憶體 裝置3230讀取的資料。臨時儲存在緩衝記憶體裝置3220中的資料可以根據控制器3210的控制被傳輸到主機裝置3100或非揮發性記憶體裝置3230。
非揮發性記憶體裝置3230可以用來作為記憶體系統3200的儲存介質。
圖10是示出根據實施例的包括記憶體系統4200的網路系統4000的示圖。參照圖10，網路系統4000可以包括透過網路4500聯接的伺服器系統4300和多個用戶端系統4410至4430。
伺服器系統4300可回應於來自多個用戶端系統4410至4430的請求提供資料。例如，伺服器系統4300可以儲存從多個用戶端系統4410至4430提供的資料。又例如，伺服器系統4300可以將資料提供給多個用戶端系統4410至4430。
伺服器系統4300可以包括主機裝置4100和記憶體系統4200。記憶體系統4200可以由圖1中所示的記憶體系統100、圖7中所示的記憶體系統1200、圖8中所示的記憶體系統2200或圖9中所示的記憶體系統3200來配置。
雖然上面已經描述了各種實施例，但是本領域技術人員將理解的是，可以以不同方式改變或修改所描述的實施例。因此，本發明不限於所描述的實施例。相反，本發明包括落入請求項範圍內的所有這些變化和修改。
100:記憶體系統
110:控制器
111:時脈發生器
115:頻率調節器
120:記憶體裝置
RS:資源
CL:時脈信號
FQ:頻率

Claims (19)

  1. 一種記憶體系統，包括：多個資源；以及頻率調節器，在預定調節定時處調節所述多個資源的操作頻率，其中，所述調節定時包括用於劃分所述多個資源中的至少一個資源的部分操作時段的至少一個定時，以及其中，所述部分操作時段在所述資源的參考功耗快速改變的定時以及所述資源的操作已經執行到設定完成率的定時中的一個處進行劃分。
  2. 如請求項1所述的記憶體系統，其中，所述頻率調節器在所述調節定時處分別將功率預算劃分為允許所述多個資源的容許功率量，並基於所述容許功率量確定所述操作頻率。
  3. 如請求項2所述的記憶體系統，其中，所述頻率調節器透過參考操作頻率表來確定所述操作頻率，以及所述操作頻率表包括與所述多個資源的各個資源的所述容許功率量對應的操作頻率。
  4. 如請求項2所述的記憶體系統，其中，在所述調節定時處當第一資源的優先順序高於參考優先順序時，所述頻率調節器確定所述多個資源中的第一資源的容許功率量，使得所述第一資源的容許功率量與所述第一資源的參考功耗的比高於參考比。
  5. 如請求項4所述的記憶體系統，其中，所述頻率調節器根據所述容許功率量的比透過調節所述第一資源的參考操作頻率來確定所述第一資源的操作頻率。
  6. 如請求項2所述的記憶體系統，其中，所述頻率調節器在所述調節定時處確定所述多個資源的參考功耗量的比，並且根據所述參考功耗量的比將所述功率預算劃分為所述容許功率量。
  7. 如請求項6所述的記憶體系統，其中，所述頻率調節器基於所述容許功率量來確定所述多個資源中的第一資源的容許功率量與所述第一資源的參考功耗量的比，並根據所述容許功率量的比透過調節所述第一資源的參考操作頻率來確定所述第一資源的操作頻率。
  8. 如請求項2所述的記憶體系統，其中，在所述調節定時處當資源的參考功耗量的總和超過所述功率預算時，所述頻率調節器透過調節所述資源的參考操作頻率來調節所述操作頻率，並且在所述參考功耗量的總和沒有超過所述功率預算時保持所述資源的參考操作頻率。
  9. 如請求項1所述的記憶體系統，其中，所述部分操作時段包括所述資源的峰值功率操作時段。
  10. 一種記憶體系統的操作方法，包括在預定調節定時處調節多個資源的操作頻率，其中，所述調節定時包括用於劃分所述多個資源中的至少一個資源的部分操作時段的至少一個定時，以及其中，在所述資源的參考功耗快速改變的定時或者所述資源的操作已經執行直到預定進度的定時中的一個劃分所述部分操作時段。
  11. 如請求項10所述的操作方法，其中，調節所述操作頻率包括：在所述調節定時處，將功率預算劃分為允許所述多個資源的容許功率量；以及 基於所述容許功率量調節所述操作頻率。
  12. 如請求項11所述的操作方法，其中，調節所述操作頻率包括透過參考操作頻率表來確定所述操作頻率，以及其中，所述操作頻率表包括與所述多個資源的各個資源的所述容許功率量對應的操作頻率。
  13. 如請求項11所述的操作方法，其中，將所述功率預算劃分為所述容許功率量包括：在所述調節定時處當第一資源的優先順序高於參考優先順序高時，確定所述第一資源的容許功率量，使得所述第一資源的容許功率量與所述第一資源的參考功耗的比高於參考比。
  14. 如請求項13所述的操作方法，其中，調節所述操作頻率包括根據所述容許功率量的比透過調節所述第一資源的參考操作頻率來判定所述第一資源的操作頻率。
  15. 如請求項11所述的操作方法，其中，將所述功率預算劃分為所述容許功率量包括：在所述調節定時處確定所述多個資源的參考功耗量的比；並且根據所述參考功耗量的比將所述功率預算劃分為所述容許功率量。
  16. 如請求項15所述的操作方法，其中，調節所述操作頻率包括：基於所述容許功率量來確定第一資源的容許功率量與所述第一資源的參考功耗的比；並且根據所述容許功率量的比透過調節所述第一資源的參考操作頻率來判定所述第一資源的操作頻率。
  17. 如請求項11所述的操作方法，其中，調節所述操作頻率包括：在所述調節定時處當所述多個資源的參考功耗量的總和超過所述功率預算時，透過調節所述多個資源的參考操作頻率來調節所述操作頻率；並且當所述參考功耗量的總和沒有超過所述功率預算時，保持所述多個資源的參考操作頻率。
  18. 如請求項10所述的操作方法，其中，所述部分操作時段包括所述資源的峰值功率操作時段。
  19. 一種記憶體系統，包括：記憶體裝置；以及控制器，控制所述記憶體裝置，其中，所述控制器包括多個資源，每個資源對應於用於所述記憶體裝置的至少一個操作的硬體元件，以及頻率調節器，基於功率預算和所述多個資源的優先順序，在所述多個資源的操作期間在設定調節定時處調節所述多個資源的每一個的容許功率量。
TW107136603A 2018-02-01 2018-10-17 記憶體系統及其操作方法 TWI797178B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2018-0012922 2018-02-01
KR10-2018-0012922 2018-02-01
KR1020180012922A KR102615227B1 (ko) 2018-02-01 2018-02-01 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
TW201935485A TW201935485A (zh) 2019-09-01
TWI797178B true TWI797178B (zh) 2023-04-01

Family

ID=67392153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136603A TWI797178B (zh) 2018-02-01 2018-10-17 記憶體系統及其操作方法

Country Status (4)

Country Link
US (1) US10891075B2 (zh)
KR (1) KR102615227B1 (zh)
CN (1) CN110109610B (zh)
TW (1) TWI797178B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7177350B2 (ja) * 2019-02-12 2022-11-24 富士通株式会社 ジョブ電力予測プログラム、ジョブ電力予測方法、およびジョブ電力予測装置
KR20220053177A (ko) 2020-10-22 2022-04-29 삼성전자주식회사 스토리지 장치, 멀티-컴포넌트 장치 및 이의 동작 제어 방법
WO2022252120A1 (en) * 2021-06-01 2022-12-08 Yangtze Memory Technologies Co., Ltd. Power management for memory system
KR20230097169A (ko) 2021-06-01 2023-06-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 시스템의 전력 관리
US12086428B2 (en) * 2021-11-15 2024-09-10 Samsung Electronics Co., Ltd. Memory controller adjusting power, memory system including same, and operating method for memory system
US12112048B2 (en) 2022-09-07 2024-10-08 SanDisk Technologies, Inc. Adaptive tuning of memory device clock rates based on dynamic parameters
US11838033B1 (en) 2022-09-20 2023-12-05 Western Digital Technologies, Inc. Partial speed changes to improve in-order transfer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778418B2 (en) * 2001-11-08 2004-08-17 Sony Corporation Power-supply voltage frequency control circuit
US20090161428A1 (en) * 2007-12-20 2009-06-25 Zohar Unger Load balancing by using clock gears
CN101872288A (zh) * 2009-04-24 2010-10-27 联发科技股份有限公司 固态硬盘驱动器以及操作频率控制方法
US20140089698A1 (en) * 2012-09-26 2014-03-27 Hewlett-Packard Development Company, L.P. Sensing current to protect a fuse
US20170031431A1 (en) * 2015-08-02 2017-02-02 Dell Products, L.P. Dynamic peak power limiting to processing nodes in an information handling system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
JP4170302B2 (ja) * 2005-03-10 2008-10-22 富士通株式会社 負荷制御装置および負荷制御プログラム
JP4794370B2 (ja) * 2006-06-20 2011-10-19 株式会社日立製作所 省電力とパフォーマンスを両立したストレージシステム及び記憶制御方法
JP4829029B2 (ja) 2006-08-02 2011-11-30 株式会社東芝 メモリシステム及びメモリチップ
US7969809B2 (en) * 2008-08-05 2011-06-28 Sandisk Il Ltd. Power consumption-oriented management of a storage system
US8478928B2 (en) * 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
US20110173462A1 (en) 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US8826051B2 (en) * 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US9477586B1 (en) * 2011-11-03 2016-10-25 Altera Corporation Power-aware memory controller circuitry
US9235665B2 (en) * 2012-10-10 2016-01-12 Sandisk Technologies Inc. System, method and apparatus for handling power limit restrictions in flash memory devices
KR102140592B1 (ko) * 2013-10-18 2020-08-03 에스케이하이닉스 주식회사 데이터 저장 장치
US9454448B2 (en) * 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US10146293B2 (en) * 2014-09-22 2018-12-04 Western Digital Technologies, Inc. Performance-aware power capping control of data storage devices
US10831384B2 (en) * 2017-08-31 2020-11-10 Micron Technology, Inc. Memory device with power management
US10514748B2 (en) * 2017-09-27 2019-12-24 Western Digital Technologies, Inc. Reactive power management for non-volatile memory controllers
KR102532206B1 (ko) * 2017-11-09 2023-05-12 삼성전자 주식회사 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치
US10372373B1 (en) * 2018-01-29 2019-08-06 Western Digital Technologies, Inc. Adaptive power balancing for memory device operations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778418B2 (en) * 2001-11-08 2004-08-17 Sony Corporation Power-supply voltage frequency control circuit
US20090161428A1 (en) * 2007-12-20 2009-06-25 Zohar Unger Load balancing by using clock gears
CN101872288A (zh) * 2009-04-24 2010-10-27 联发科技股份有限公司 固态硬盘驱动器以及操作频率控制方法
US20140089698A1 (en) * 2012-09-26 2014-03-27 Hewlett-Packard Development Company, L.P. Sensing current to protect a fuse
US20170031431A1 (en) * 2015-08-02 2017-02-02 Dell Products, L.P. Dynamic peak power limiting to processing nodes in an information handling system

Also Published As

Publication number Publication date
US20190235791A1 (en) 2019-08-01
TW201935485A (zh) 2019-09-01
CN110109610B (zh) 2023-02-17
KR20190093366A (ko) 2019-08-09
KR102615227B1 (ko) 2023-12-18
US10891075B2 (en) 2021-01-12
CN110109610A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
TWI797178B (zh) 記憶體系統及其操作方法
JP7235226B2 (ja) 記憶デバイスにおけるシステムタイムスタンプを用いたバックグラウンドデータ・リフレッシュ
US10402097B2 (en) Memory system and information processing system utilizing space information
US8291131B2 (en) Data transfer management
KR20160049200A (ko) 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법
US9535607B2 (en) Semiconductor system performing status read for semiconductor device and operating method thereof
CN109426442B (zh) 数据存储装置及其操作方法
KR102691906B1 (ko) 저장 장치 및 그 동작 방법
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
CN110286847B (zh) 数据存储装置及其操作方法
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20190354483A1 (en) Controller and memory system including the same
CN109426627B (zh) 数据存储装置及其操作方法
US20150234448A1 (en) Information processing system and storage device
TWI712038B (zh) 非揮發性記憶體裝置和包括其的數據儲存裝置之操作方法
CN109840224B (zh) 存储器系统及其操作方法
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10642534B2 (en) Data storage device
TWI727985B (zh) 資料儲存裝置及其操作方法
CN111324297B (zh) 控制器、数据存储装置及数据存储装置的操作方法
KR102697889B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102672193B1 (ko) 전자 장치
US10867644B2 (en) Memory system and operating method thereof
US20210149574A1 (en) Data storage device, operating method thereof and storage system using the same
JP2009205412A (ja) Ｄｒａｍコントローラおよびメモリシステム