CN110109610A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN110109610A
CN110109610A CN201811381768.2A CN201811381768A CN110109610A CN 110109610 A CN110109610 A CN 110109610A CN 201811381768 A CN201811381768 A CN 201811381768A CN 110109610 A CN110109610 A CN 110109610A
Authority
CN
China
Prior art keywords
resource
frequency
power
timing
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811381768.2A
Other languages
English (en)
Other versions
CN110109610B (zh
Inventor
千东烨
李学大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110109610A publication Critical patent/CN110109610A/zh
Application granted granted Critical
Publication of CN110109610B publication Critical patent/CN110109610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本发明公开一种存储器系统，该存储器系统可包括：多个资源；以及频率调节器，被配置为在预定调节定时处调节多个资源的操作频率，其中，调节定时包括用于划分多个资源中的至少一个资源的部分操作时段的至少一个定时。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年2月1日提交的申请号为10-2018-0012922的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种存储器系统，更具体地，涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统可以被配置为响应于主机装置的写入请求存储从主机装置提供的数据，并且响应于主机装置的读取请求将存储在其中的数据提供给主机装置。主机装置是能够处理数据的电子装置，并且可以包括计算机、数码相机、移动电话等。存储器系统可以嵌入在主机装置中，或者单独制造并连接到主机装置。
发明内容
在实施例中，一种存储器系统可以包括：多个资源；以及频率调节器，被配置为在预定调节定时处调节多个资源的操作频率，其中，调节定时包括用于划分多个资源中的至少一个资源的部分操作时段的至少一个定时。
在实施例中，提供一种存储器系统的操作方法，该方法包括在预定调节定时处调节多个资源的操作频率，其中，调节定时包括用于划分多个资源中的至少一个资源的部分操作时段的至少一个定时。
在实施例中，一种存储器系统可以包括：存储器装置；以及控制器，被配置为控制存储器装置，其中控制器包括多个资源，每个资源对应于用于存储器装置的至少一个操作的硬件元件；以及频率调节器，被配置为基于功率预算和多个资源的优先级，在设定调节定时处调节多个资源的每一个的容许功率量。
附图说明
图1是示出根据实施例的存储器系统的框图；
图2是示出某个资源的容许功率量与操作频率之间的关系的图；
图3A至3C示出针对不同资源的调节定时的示例；
图4示出表示部分操作时段和参考功耗之间的关系的表；
图5示出根据实施例的用于根据资源的优先级确定容许功率量的方法；
图6示出根据实施例的将容许功率量分配给具有相同优先级的不同资源的方法；
图7是示出根据实施例的包括固态硬盘(SSD)的数据处理系统的示图；
图8是示出根据实施例的包括存储器系统的数据处理系统的示图；
图9是示出根据实施例的包括存储器系统的数据处理系统的示图；
图10是示出根据实施例的包括存储器系统的网络系统的示图。
具体实施方式
将参照附图描述根据本发明的实施例的存储器系统及其操作方法。然而，本发明可以以不同的形式实施，并且不应该被解释为限于本文中阐述的实施例。相反，提供这些实施例以详细描述本发明，从而本发明所属领域的技术人员可以实施本发明。此外，在整个说明书中，对“实施例”、“另一实施例”等的引用不一定仅涉及一个实施例，并且对这些短语中的任何一个的不同引用不一定是相同的实施例。
应理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在某些情况下，为了更清楚描述本发明的某些特征，可能放大比例。尽管使用了特定术语，但应理解的是，所使用的术语用于描述特定实施例，并不意图限制本发明的范围。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，它可以直接在另一元件上，连接到或联接到另一元件，或者可以存在一个或多个中间元件。另外，还应理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。
当在本文中与项目列表一起使用时，短语“......和......中的至少一个”表示来自列表中的单个项目或列表中的项目的任意组合。例如，“A、B和C中的至少一个”表示仅有A，或仅有B，或仅有C，或A、B和C的任意组合。
如本文所使用的术语“或”意指两个或更多个替代物中的任意一个，但不是两者或其任意组合。
如本文所使用的，除非上下文另有明确说明，否则单数形式旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和“包括有”指定所述元件的存在，但不排除一个或多个其他元件的存在或添加。如本文中所使用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。
除非另外定义，否则本文使用的包括技术和科学术语的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，除非本文明确地定义，否则诸如在常用词典中定义的那些术语应被解释为具有与其在本公开和相关领域的上下文中的含义一致的含义，并且将不被解释为理想化的或过于正式的意义。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实践本发明。在其他情况下，没有详细描述众所周知的进程结构和/或进程，以免不必要地模糊本发明。
还应注意的是，在某些情况下，如相关领域的技术人员将显而易见的，除非另有说明，否则被称为结合一个实施例描述的特征的元件还可单独使用或与另一实施例的其他元件组合使用。
将参照附图详细描述本发明的各种实施例。
图1是示出根据实施例的存储器系统100的框图。
存储器系统100可以被配置成响应于主机装置的写入请求，存储从外部主机装置(未示出)提供的数据。此外，存储器系统100可以被配置成响应于主机装置的读取请求，将存储在其中的数据提供给主机装置。
存储器系统100可以包括以下中的任意一个：个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC，eMMC、RS-MMC和微型MMC)、各种安全数字卡(SD，迷你SD和微型SD)、通用闪存(UFS)、固态硬盘(SSD)等。
存储器系统100可以包括控制器110和存储器装置120。
控制器110可以控制存储器系统100的全部操作。控制器110可以访问存储器装置120以处理主机装置的请求。控制器110可以在没有主机装置的请求时访问存储器装置120以执行存储器系统100的内部管理操作或后台操作。
控制器110可以包括时钟发生器111和多个资源RS1至RSn。
时钟发生器111可以产生分别具有频率FQ1至FQn的时钟信号CL1至CLn，并将所产生的时钟信号提供给各个资源RS1至RSn。时钟信号CL1至CLn的频率FQ1至FQn可以彼此相等或不同。
时钟发生器111可以不向资源RS1至RSn的一个或多个资源提供时钟信号。例如，时钟发生器111可以不向当前未被操作的资源提供时钟信号。又例如，当存储器系统100的功率预算低时，时钟发生器111可以不向具有低优先级的资源提供时钟信号，使得该资源暂时停止其操作。
某个资源的操作频率可以表示提供给相应资源的时钟信号的频率。例如，第一资源RS1的操作频率可以对应于提供给第一资源RS1的时钟信号CL1的频率FQ1。当资源RS1至RSn的操作频率增加时，资源RS1至RSn可以在其处理速度增加时消耗更大的功率量。因此，当调节资源RS1至RSn的操作频率FQ1至FQn时，可以控制资源的总功耗。
时钟发生器111可以包括频率调节器115。频率调节器115可以调节时钟信号CL1至CLn的频率。换句话说，频率调节器115可以调节资源RS1至RSn的操作频率FQ1至FQn。更具体地，频率调节器115可以调节资源RS1至RSn中同时操作的资源的操作频率。
频率调节器115可以在预定调节定时处调节操作频率FQ1至FQn。频率调节器115可以在调节定时处调节操作频率FQ1至FQn，使得资源RS1至RSn的功耗量的总和变得小于预定功率预算。功率预算可以表示可以提供给资源RS1至RSn的总功率，以便使存储器系统100正常操作。
频率调节器115可以将功率预算划分为资源RS1至RSn的容许功率量，以便调节资源RS1至RSn的操作频率FQ1至FQn。针对某个资源容许的功率量(容许功率)可以表示相应资源待消耗的功率。可以根据相应资源的容许功率的大小来确定某个资源的操作频率。
图2是示出某个资源RSn的容许功率和操作频率之间的关系的图。在图2中，横轴可表示资源RSn的容许功率，纵轴可表示资源RSn的操作频率FQn。
容许功率和操作频率FQn之间的关系可以预先通过实验，根据资源RSn的操作频率FQn的变化通过观察功耗变化的操作来确定。容许功率和操作频率FQn之间的关系可以生成为容许功率-操作频率表(操作频率表)。操作频率表可以存储在频率调节器115可以参考的存储器中。操作频率表可以包括与资源RSn的容许功率的值对应的操作频率FQn的值。操作频率表还可以包括针对一个或多个资源中的每一个的容许功率和操作频率之间的关系。
在图2中，容许功率和操作频率FQn之间的关系可以用线性函数表示。然而，本发明不限于此。
当根据图2的关系确定操作频率FQn时，图1的频率调节器115可以在容许功率APWn被允许用于资源RSn的情况下将资源RSn的操作频率FQn设定为值FQn1。
返回参照图1，频率调节器115可以确定各个资源RS1至RSn的容许功率量，并基于容许功率量确定资源RS1至RSn的操作频率FQ1至FQn。
资源的参考操作频率可以表示基本上为相应资源设定的操作频率。也就是说，在频率调节器115不执行频率调节操作的情况下，某个资源的参考操作频率可以表示相应资源的操作频率。
当资源以参考操作频率操作时，资源的参考功耗可以表示功耗量。可以预先通过实验来计算参考功耗。
在调节定时处当资源RS1至RSn中在操作的资源的参考功耗量的总和超过功率预算时，频率调节器115可以通过调节资源的参考操作频率来确定操作频率。在调节定时处当在操作的资源的参考功耗量的总和没有超过功率预算时，频率调节器115可以将参考操作频率保持为操作频率。
在另一实施例中，当确定某个资源的容许功率时，频率调节器115可以通过根据相应资源的容许功率与参考功耗的比调节参考操作频率来确定相应资源的操作频率。例如，当某个资源的容许功率与参考功耗的比为1时，频率调节器115可以保持相应资源的参考操作频率。例如，当某个资源的容许功率与参考功耗的比为0.5时，频率调节器115可以将相应资源的参考操作频率降低为其初始频率的一半，并将减半的参考操作频率设定为操作频率。
频率调节器115可以在一个或多个调节定时调节操作频率FQ1至FQn。在某个调节定时确定的操作频率FQ1至FQn可以被保持，直到下一个调节定时。
调节定时可以包括用于划分在操作的一个或多个资源的部分操作时段的一个或多个定时。例如，调节定时可以包括资源开始和/或结束操作的定时。例如，调节定时可以包括用于区分资源的操作时段中的峰值功率操作时段的一个或多个定时。调节定时可以包括资源的参考功耗快速改变的定时。此外，调节定时可以包括已经执行资源的操作直到预定进度的定时。
在另一实施例中，频率调节器115可以在调节定时给与资源RS1到RSn优先级，并根据该优先级确定资源RS1到RSn的容许功率量。具体地，当某个资源的优先级高于或大于参考级时，频率调节器115可以判定相应资源的容许功率，使得资源的容许功率与参考功耗的比变得比参考比更高。例如，当某个资源的优先级比参考级高时，可以将相应资源的容许功率与参考功耗的比设定为1。
在另一实施例中，频率调节器115可以根据相应资源的容许功率量与参考功耗量的比，在调节定时处将功率预算划分为具有相同优先级的资源的容许功率量。
资源RS1至RSn可以是功耗的硬件元件，包括作为硬件的核心、中央处理单元(CPU)、直接存储器访问(DMA)、总线、硬盘和输入/输出(I/O)装置中的至少一个。资源RS1至RSn中的每一个可以与存储器装置120的至少一个操作相关。资源RS1至RSn可以分别接收时钟信号CL1至CLn，并且利用时钟信号CL1至CLn的频率FQ1至FQn作为其操作频率进行操作。
存储器装置120可根据控制器110的控制存储从控制器110接收的数据，或读取存储在其中的数据，并将读取的数据传输到控制器110。
存储器装置120可以包括非易失性存储器装置或易失性存储器装置。非易失性存储器装置可以包括闪速存储器，诸如NAND闪存或NOR闪存、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)等。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存储存储器(DRAM)等。
图3A至3C示出针对图1的第一至第三资源RS1至RS3的调节定时的示例。图3A至3C示出根据时间的第一至第三资源RS1至RS3的参考功耗量。当功率预算充足时，第一至第三资源RS1至RS3中的每一个将在消耗其参考功耗的同时进行操作。
如上所述，可以根据在调节定时处通过确定功率预算是否不足而获得的结果来执行频率调节操作。调节定时可以表示用于划分在操作的资源的部分操作时段的定时。
参照图3A，第一资源RS1的整个操作时段可以被划分为部分操作时段RG11和RG12。在从定时T11到定时T12的部分操作时段RG11期间，第一资源RS1可以消耗峰值功率PW11。从定时T12到定时T13的部分操作时段RG12可以对应于整个操作时段排除部分操作时段RG11的剩余部分。
与第一资源RS1相关的调节定时可以包括一个或多个定时。在所示实施例中，存在三(3)个定时T11至T13。频率调节器115可以确定在与第一资源RS1相关调节定时处在操作的包括第一资源RS1的所有资源的参考功耗量的总和是否超过功率预算，并且根据确定的结果确定操作频率。
参照图3B，第二资源RS2的整个操作时段可以被划分为部分操作时段RG21和RG22。在从定时T21到定时T22的部分操作时段RG21期间，第二资源RS2可以消耗参考功率PW21。在从定时T22到定时T23的部分操作时段RG22期间，第二资源RS2可以消耗参考功率PW22。也就是说，第二资源RS2的整个操作时段可以在定时T22被划分为部分操作时段RG21和RG22，此时第二资源RS2的参考功耗快速改变，尽管没有消耗峰值功率。
与第二资源RS2相关的调节定时可以包括一个或多个定时，例如，定时T21至T23。频率调节器115可以确定与第二资源RS2相关的调节定时处在操作的包括第二资源RS2的所有资源的参考功耗量的总和是否超过功率预算，并且根据确定的结果确定操作频率。
参照图3C，第三资源RS3的整个操作时段可以被划分为部分操作时段RG31和RG32。从定时T31到定时T32的部分操作时段RG31可以表示已经执行或完成了第三资源RS3的操作的设定率(例如，50％)的时段。从定时T32到定时T33的部分操作时段RG32可以表示整个操作时段排除部分操作时段RG31的剩余部分。在部分操作时段RG31和RG32两者期间，第三资源RS3可以消耗参考功率PW31。
与第三资源RS3相关的调节定时可以包括定时T31至T33中的一个或多个定时。频率调节器115可以确定与第三资源RS3相关调节定时处在操作的包括第三资源RS3的所有资源的参考功耗量的总和是否超过功率预算，并且根据确定的结果确定操作频率。
由于图3A至3C中所示的第一到第三资源RS1到RS3的参考功耗量预先通过实验确定，因此可以预先通过实验确定部分操作时段和定时。
图4示出表示部分操作时段和参考功耗之间的关系的表(下文中称为“参考功耗表”)RGPWT。
参考功耗表RGPWT可以包括各个资源RS1至RSn的部分操作时段和部分操作时段的参考功耗量。
通过参照图4的参考功耗表RGPWT，在操作第一至第三资源RS1至RS3时，图1的频率调节器115可以确定哪些部分操作时段正在进行中、参考功耗量是多少以及是否已到达调节定时，并且根据上述方法执行频率调节操作。
在图3A至3C和图4中，例如，第一至第三资源RS1至RS3中的每一个可以具有两个部分操作时段。然而，部分操作时段的数量不限于此。
在上述调节定时处资源的容许功率量可以根据资源的优先级被确定。
在处理任务时，可以给予资源预定优先级。资源的优先级可以根据各种标准来判定。
例如，在处理与主机装置的请求相关的任务时，可以给予资源高优先级。另一方面，在没有主机装置的请求的情况下处理与存储器系统100的后台操作相关的任务时，可以给予资源低优先级。
对于另一示例，当任务的平均处理时间比参考时间短时，可以给予资源高优先级。另一方面，当任务的平均处理时间比参考时间长时，可以给予资源低优先级。
对于另一示例，在处理与存储器装置120的读取操作相关的任务时，可以给予资源高优先级。另一方面，在处理与存储器装置120的写入操作相关的任务时，可以给予资源低优先级。
资源的优先级可以给出为划分成高和低的两个级，划分为高、中和低的三个级，或者四个或更多个级。
根据实施例，频率调节器115可以确定资源的优先级。当某个资源的优先级高于参考级时，频率调节器115可以确定资源的容许功率，使得相应资源的容许功耗与参考功耗的比高于参考比。
图5示出根据资源的优先级确定容许功率量的方法。例如，图1的频率调节器115可以根据资源的优先级确定容许功率量。
在图5的图G52中，一个或多个资源可以在从定时T51到定时T55的时段期间操作。在图G51中，具有高优先级的第二资源RS2可以从定时T52到定时T54进行操作。与第二资源RS2相关的定时T52至T54可以对应于如上参照图3B所述的用于调节频率的调节定时。
参照图5，一个或多个资源可以在时段RG51操作。例如，在时段RG51中操作的资源可以具有低于参考级的相同优先级。当在时段RG51中操作的资源的参考功耗量的总和PW51超过功率预算BGT时，频率调节器115可以确定资源的容许功率量以便调节资源的操作频率。资源的容许功率量的总和，即总容许功率可以与功率预算BGT一致。下面将参照图6详细描述用于将容许功率量分配给具有相同优先级的资源的方法。
当第二资源RS2在调节定时T52开始操作时，频率调节器115可以确定第二资源RS2的优先级比参考级高。因此，频率调节器115可以在第二资源RS2的部分操作时段RG21中将容许功率比设定为1。也就是说，具有高优先级的第二资源RS2可以在参考操作频率下操作以消耗参考功率PW21。
频率调节器115可以将功率预算BGT的剩余功率APW51分配给其他资源。可以通过从功率预算BGT中减去第二资源RS2的容许功率PW21来获得剩余功率APW51。
在调节定时T53，频率调节器115可以在具有高优先级的第二资源RS2的部分操作时段RG22中将容许功率比设定为1。也就是说，具有高优先级的第二资源RS2可以在参考操作频率下操作以消耗参考功率PW22。
频率调节器115可以将功率预算BGT的剩余功率APW52分配给其他资源。可以通过从功率预算BGT中减去第二资源RS2的容许功率PW22来获得剩余功率APW52。
当第二资源RS2在调节定时T54结束操作时，频率调节器115可以确定在时段RG52中操作的资源的参考功耗量的总和PW51超过功率预算BGT。频率调节器115可以确定资源的容许功率量，以便调节资源的操作频率。
图6示出根据实施例的将容许功率量分配给具有相同优先级的资源的方法。例如，图6示出图1的频率调节器115将容许功率量分配给具有相同优先级的第四和第五资源RS4和RS5。在图6中，图G61可以表示第四资源RS4的参考功耗，图G62可以表示第五资源RS5的参考功耗。第四和第五资源RS4和RS5可以在从定时T61到定时T62的时段RG61中同时操作。第四和第五资源RS4和RS5可以具有相同的优先级。图6示出容许功率量被分配给两个资源，即第四和第五资源RS4和RS5。然而，可以以类似的方式执行用于将容许功率量分配给三个或更多资源的方法。
参照图6，第四和第五资源RS4和RS5的参考功耗量PW4和PW5的总和可以超过功率预算BGT。因此，频率调节器115可以分别根据第四和第五资源RS4和RS5的参考功耗量PW4和PW5的比将功率预算BGT划分为第四和第五资源RS4和RS5的容许功率量APW4和APW5。
例如，可以根据下面的等式1来计算某个资源的容许功率。总参考功耗可以对应于待分配容许功率量的资源的参考功耗量的总和。
[等式1]
资源的容许功率＝功率预算×(资源的参考功耗/总参考功耗)
例如，如在图5的时段RG21中，资源可以仅接收一部分功率预算作为容许功率量。在这种情况下，频率调节器115可以根据资源的参考功耗量的比将剩余功率预算划分为相应资源的容许功率量。例如，可以通过用等式1中的剩余功率预算代替功率预算来计算某个资源的容许功率。
图7示出根据实施例的包括固态硬盘(SSD)1200的数据处理系统1000。参照图7，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD1200可以包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的全部操作。控制器1210可以包括主机接口1211、控制部件1212、随机存取存储器(RAM)1213、错误校正码(ECC)部件1214、存储器接口1215和时钟发生器1216。
主机接口1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口1211可以根据主机装置1100的协议与主机装置1100和SSD 1200接口连接。例如，主机接口1211可以通过诸如如下的标准接口协议中的任意一个与主机装置1100通信，诸如安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E或PCIe)和通用闪存(UFS)。
控制部件1212可以分析和处理从主机装置1100输入的信号SGL。控制部件1212可以根据用于驱动SSD 1200的固件或软件来控制后台功能块的操作。RAM 1213可以用作工作存储器，以驱动这样的固件或软件。
ECC部件1214可以产生待传输到非易失性存储器装置1231至123n中的数据的奇偶校验数据。产生的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。ECC部件1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n中读取的数据的错误。当检测到的错误落入可校正范围内，则ECC部件1214可以校正检测到的错误。
存储器接口1215可以根据控制部件1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。存储器接口1215可以根据控制部件1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口1215可以将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n，或者将从非易失性存储器装置1231至123n读取的数据提供给缓冲存储器装置1220。
时钟发生器1216可以分别产生到SSD 1200中的资源的时钟信号。时钟发生器1216可以以与图1的时钟发生器111基本相同的方式配置。即，时钟发生器1216可以在调节定时处调节时钟信号的频率。时钟发生器1216可以考虑资源的优先级和基本功耗量来确定资源的容许功率量，并且基于容许功率量来调节频率。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n中的数据。缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n读取的数据。存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231到123n。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个通道可以联接到一个或多个非易失性存储器装置。联接到一个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以在后台操作期间将通过电源连接器1260输入的电力PWR提供到SSD1200。电源1240可以包括辅助电源1241。当突然发生断电时，辅助电源1241可以提供电力以正常结束SSD 1200。辅助电源1241可以包括一个或多个大容量电容器。
信号连接器1250可以根据主机装置1100和SSD 1200之间的接口方案包括各种类型的连接器。
电源连接器1260可以根据主机装置1100的电源方案包括各种类型的连接器。
图8是示出根据实施例的包括存储器系统2200的数据处理系统2000的示图。参照图8，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式实现。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以以诸如印刷电路板的板的形式实现。存储器系统2200可以称为存储模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图7中所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232中读取的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可以在主机装置2100和存储器系统2200之间传输。连接端子2250可以根据主机装置2100和存储器系统2200之间的接口方案被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图9是示出根据实施例的包括存储器系统3200的数据处理系统3000的示图。参照图9，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式实现。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以以表面安装型封装的形式实现。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图7中所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读取的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图10是示出根据实施例的包括存储器系统4200的网络系统4000的示图。参照图10，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求提供数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以将数据提供给多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1中所示的存储器系统100、图7中所示的存储器系统1200、图8中所示的存储器系统2200或图9中所示的存储器系统3200来配置。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，可以以不同方式改变或修改所描述的实施例。因此，本发明不限于所描述的实施例。相反，本发明包括落入权利要求范围内的所有这些变化和修改。

Claims (21)

1.一种存储器系统，包括：
多个资源；以及
频率调节器，在预定调节定时处调节所述多个资源的操作频率，
其中，所述调节定时包括用于划分所述多个资源中的至少一个资源的部分操作时段的至少一个定时。
2.根据权利要求1所述的存储器系统，其中，所述频率调节器在所述调节定时处分别将功率预算划分为允许所述多个资源的容许功率量，并基于所述容许功率量确定所述操作频率。
3.根据权利要求2所述的存储器系统，其中，所述频率调节器通过参考操作频率表来确定所述操作频率，以及
所述操作频率表包括与所述多个资源的各个资源的所述容许功率量对应的操作频率。
4.根据权利要求2所述的存储器系统，其中，在所述调节定时处当第一资源的优先级高于参考优先级时，所述频率调节器确定所述多个资源中的第一资源的容许功率量，使得所述第一资源的容许功率量与所述第一资源的参考功耗的比高于参考比。
5.根据权利要求4所述的存储器系统，其中，所述频率调节器根据所述容许功率量的比通过调节所述第一资源的参考操作频率来确定所述第一资源的操作频率。
6.根据权利要求2所述的存储器系统，其中，所述频率调节器在所述调节定时处确定所述多个资源的参考功耗量的比，并且根据所述参考功耗量的比将所述功率预算划分为所述容许功率量。
7.根据权利要求6所述的存储器系统，其中，所述频率调节器基于所述容许功率量来确定所述多个资源中的第一资源的容许功率量与所述第一资源的参考功耗量的比，并根据所述容许功率量的比通过调节所述第一资源的参考操作频率来确定所述第一资源的操作频率。
8.根据权利要求2所述的存储器系统，其中，在所述调节定时处当资源的参考功耗量的总和超过所述功率预算时，所述频率调节器通过调节所述资源的参考操作频率来调节所述操作频率，并且在所述参考功耗量的总和没有超过所述功率预算时保持所述资源的参考操作频率。
9.根据权利要求1所述的存储器系统，其中，所述部分操作时段包括所述资源的峰值功率操作时段。
10.根据权利要求1所述的存储器系统，其中，所述部分操作时段在所述资源的参考功耗快速改变的定时以及所述资源的操作已经执行到设定完成率的定时中的一个处进行划分。
11.一种存储器系统的操作方法，包括在预定调节定时处调节多个资源的操作频率，
其中，所述调节定时包括用于划分所述多个资源中的至少一个资源的部分操作时段的至少一个定时。
12.根据权利要求11所述的操作方法，其中，调节所述操作频率包括：
在所述调节定时处，将功率预算划分为允许所述多个资源的容许功率量；以及
基于所述容许功率量调节所述操作频率。
13.根据权利要求12所述的操作方法，其中，调节所述操作频率包括通过参考操作频率表来确定所述操作频率，以及
其中，所述操作频率表包括与所述多个资源的各个资源的所述容许功率量对应的操作频率。
14.根据权利要求12所述的操作方法，其中，将所述功率预算划分为所述容许功率量包括：在所述调节定时处当第一资源的优先级高于参考优先级高时，确定所述第一资源的容许功率量，使得所述第一资源的容许功率量与所述第一资源的参考功耗的比高于参考比。
15.根据权利要求14所述的操作方法，其中，调节所述操作频率包括根据所述容许功率量的比通过调节所述第一资源的参考操作频率来判定所述第一资源的操作频率。
16.根据权利要求12所述的操作方法，其中，将所述功率预算划分为所述容许功率量包括：
在所述调节定时处确定所述多个资源的参考功耗量的比；并且
根据所述参考功耗量的比将所述功率预算划分为所述容许功率量。
17.根据权利要求16所述的操作方法，其中，调节所述操作频率包括：
基于所述容许功率量来确定第一资源的容许功率量与所述第一资源的参考功耗的比；并且
根据所述容许功率量的比通过调节所述第一资源的参考操作频率来判定所述第一资源的操作频率。
18.根据权利要求12所述的操作方法，其中，调节所述操作频率包括：
在所述调节定时处当所述多个资源的参考功耗量的总和超过所述功率预算时，通过调节所述多个资源的参考操作频率来调节所述操作频率；并且
当所述参考功耗量的总和没有超过所述功率预算时，保持所述多个资源的参考操作频率。
19.根据权利要求11所述的操作方法，其中，所述部分操作时段包括所述资源的峰值功率操作时段。
20.根据权利要求11所述的操作方法，其中，在所述资源的参考功耗快速改变的定时或者所述资源的操作已经执行直到预定进度的定时中的一个划分所述部分操作时段。
21.一种存储器系统，包括：
存储器装置；以及
控制器，控制所述存储器装置，
其中，所述控制器包括多个资源，每个资源对应于用于所述存储器装置的至少一个操作的硬件元件，以及
频率调节器，基于功率预算和所述多个资源的优先级，在设定调节定时处调节所述多个资源的每一个的容许功率量。
CN201811381768.2A 2018-02-01 2018-11-20 存储器系统及其操作方法 Active CN110109610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180012922A KR102615227B1 (ko) 2018-02-01 2018-02-01 메모리 시스템 및 그것의 동작 방법
KR10-2018-0012922 2018-02-01

Publications (2)

Publication Number Publication Date
CN110109610A true CN110109610A (zh) 2019-08-09
CN110109610B CN110109610B (zh) 2023-02-17

Family

ID=67392153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811381768.2A Active CN110109610B (zh) 2018-02-01 2018-11-20 存储器系统及其操作方法

Country Status (4)

Country Link
US (1) US10891075B2 (zh)
KR (1) KR102615227B1 (zh)
CN (1) CN110109610B (zh)
TW (1) TWI797178B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7177350B2 (ja) * 2019-02-12 2022-11-24 富士通株式会社 ジョブ電力予測プログラム、ジョブ電力予測方法、およびジョブ電力予測装置
KR20220053177A (ko) 2020-10-22 2022-04-29 삼성전자주식회사 스토리지 장치, 멀티-컴포넌트 장치 및 이의 동작 제어 방법
WO2022252120A1 (en) * 2021-06-01 2022-12-08 Yangtze Memory Technologies Co., Ltd. Power management for memory system
US20230152989A1 (en) * 2021-11-15 2023-05-18 Samsung Electronics Co., Ltd. Memory controller adjusting power, memory system including same, and operating method for memory system
US11838033B1 (en) 2022-09-20 2023-12-05 Western Digital Technologies, Inc. Partial speed changes to improve in-order transfer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060206900A1 (en) * 2005-03-10 2006-09-14 Fujitsu Limited Apparatus and program for controlling loads
US20070294552A1 (en) * 2006-06-20 2007-12-20 Hitachi, Ltd. Storage system and storage control method achieving both power saving and good performance
CN101872288A (zh) * 2009-04-24 2010-10-27 联发科技股份有限公司 固态硬盘驱动器以及操作频率控制方法
US20100274953A1 (en) * 2009-04-23 2010-10-28 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
CN105487814A (zh) * 2014-09-22 2016-04-13 Hgst荷兰公司 数据存储设备的性能感知功率封顶控制
US20170031431A1 (en) * 2015-08-02 2017-02-02 Dell Products, L.P. Dynamic peak power limiting to processing nodes in an information handling system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3794312B2 (ja) * 2001-11-08 2006-07-05 ソニー株式会社 電源電圧周波数制御回路
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
JP4829029B2 (ja) 2006-08-02 2011-11-30 株式会社東芝 メモリシステム及びメモリチップ
US7817488B2 (en) 2007-12-20 2010-10-19 Sandisk Corporation Load balancing by using clock gears
US7969809B2 (en) * 2008-08-05 2011-06-28 Sandisk Il Ltd. Power consumption-oriented management of a storage system
US20110173462A1 (en) 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US8826051B2 (en) * 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US9477586B1 (en) * 2011-11-03 2016-10-25 Altera Corporation Power-aware memory controller circuitry
US9223378B2 (en) * 2012-09-26 2015-12-29 Hewlett Packard Enterprise Development Lp Sensing current to protect a fuse
US9235665B2 (en) * 2012-10-10 2016-01-12 Sandisk Technologies Inc. System, method and apparatus for handling power limit restrictions in flash memory devices
KR102140592B1 (ko) * 2013-10-18 2020-08-03 에스케이하이닉스 주식회사 데이터 저장 장치
US9454448B2 (en) * 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US10831384B2 (en) * 2017-08-31 2020-11-10 Micron Technology, Inc. Memory device with power management
US10514748B2 (en) * 2017-09-27 2019-12-24 Western Digital Technologies, Inc. Reactive power management for non-volatile memory controllers
KR102532206B1 (ko) * 2017-11-09 2023-05-12 삼성전자 주식회사 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치
US10372373B1 (en) * 2018-01-29 2019-08-06 Western Digital Technologies, Inc. Adaptive power balancing for memory device operations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060206900A1 (en) * 2005-03-10 2006-09-14 Fujitsu Limited Apparatus and program for controlling loads
US20070294552A1 (en) * 2006-06-20 2007-12-20 Hitachi, Ltd. Storage system and storage control method achieving both power saving and good performance
US20100274953A1 (en) * 2009-04-23 2010-10-28 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
CN101872288A (zh) * 2009-04-24 2010-10-27 联发科技股份有限公司 固态硬盘驱动器以及操作频率控制方法
CN105487814A (zh) * 2014-09-22 2016-04-13 Hgst荷兰公司 数据存储设备的性能感知功率封顶控制
US20170031431A1 (en) * 2015-08-02 2017-02-02 Dell Products, L.P. Dynamic peak power limiting to processing nodes in an information handling system

Also Published As

Publication number Publication date
KR20190093366A (ko) 2019-08-09
TWI797178B (zh) 2023-04-01
US10891075B2 (en) 2021-01-12
US20190235791A1 (en) 2019-08-01
CN110109610B (zh) 2023-02-17
TW201935485A (zh) 2019-09-01
KR102615227B1 (ko) 2023-12-18

Similar Documents

Publication Publication Date Title
CN110109610A (zh) 存储器系统及其操作方法
US10514862B2 (en) Memory device including concurrent suspend states for different operations
US8874942B2 (en) Asynchronous management of access requests to control power consumption
CN109766294B (zh) 存储器控制器和包括其的储存设备
US20120117409A1 (en) Methods of charging auxiliary power supplies in data storage devices and related devices
TWI516903B (zh) 定相反及閘的電源開啟重設
CN110968261B (zh) 存储器系统及其操作方法
CN111684408B (zh) 多存储器类型存储器模块系统和方法
US9535607B2 (en) Semiconductor system performing status read for semiconductor device and operating method thereof
CN113220220B (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
US10838645B2 (en) Memory writing operations with consideration for thermal thresholds
CN110286847B (zh) 数据存储装置及其操作方法
CN110797058A (zh) 数据存储装置、操作该数据存储装置的方法以及存储系统
CN112749101A (zh) 控制器和存储器系统
CN110489056A (zh) 控制器以及包括该控制器的存储器系统
US20130159604A1 (en) Memory storage device and memory controller and data writing method thereof
CN109840224B (zh) 存储器系统及其操作方法
CN108376051B (zh) 数据存储装置
CN108257629A (zh) 非易失性存储器装置和包括其的数据存储装置的操作方法
US9652378B2 (en) Writing method, memory controller and memory storage device
KR20200073016A (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US11468952B2 (en) Memory controller, memory device and storage device
CN109582218B (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant