TWI790874B - 閘極驅動電路及其顯示裝置 - Google Patents

閘極驅動電路及其顯示裝置 Download PDF

Info

Publication number
TWI790874B
TWI790874B TW110148779A TW110148779A TWI790874B TW I790874 B TWI790874 B TW I790874B TW 110148779 A TW110148779 A TW 110148779A TW 110148779 A TW110148779 A TW 110148779A TW I790874 B TWI790874 B TW I790874B
Authority
TW
Taiwan
Prior art keywords
node
voltage level
signal
gate
transistor
Prior art date
Application number
TW110148779A
Other languages
English (en)
Other versions
TW202226209A (zh
Inventor
金匡洙
金龍鎬
張旼揆
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202226209A publication Critical patent/TW202226209A/zh
Application granted granted Critical
Publication of TWI790874B publication Critical patent/TWI790874B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)

Abstract

一種閘極驅動電路包括複數個級電路。每個級電路供應閘極訊號至安排在顯示面板中的每條閘極線，且包括M節點、Q節點、QH節點以及QB節點。每個級電路包括線選擇器、Q節點控制器、Q節點和QH節點穩壓器、變壓器、QB節點穩壓器、進位訊號輸出模組以及閘極訊號輸出模組。進位時脈訊號的高電壓位準期間設定為不重疊於第1個掃描時脈訊號的高電壓位準期間。

Description

閘極驅動電路及其顯示裝置
本揭露關於閘極驅動電路和顯示裝置。特別是，本揭露關於一種減少閘極訊號間的輸出差異之閘極驅動電路及其顯示裝置
近來，使用例如液晶顯示裝置、有機發光二極體顯示裝置、發光二極體顯示裝置以及電泳顯示裝置之平面顯示面板的顯示裝置已被廣泛地使用。
顯示裝置可包括像素，像素具有發光元件以及驅動發光元件的像素電路。舉例來說，像素電路包括驅動電晶體以及至少一個切換電晶體，驅動電晶體控制流過發光元件的驅動電流，至少一個切換電晶體根據閘極訊號控制(或編程)驅動電晶體的閘極-源極電壓。像素電路的切換電晶體可根據從設置於顯示面板的基板上的閘極驅動電路輸出的閘極訊號而切換。
當從顯示裝置顯示影像，導通切換電晶體的閘極訊號依序施加於顯示面板的複數條閘極線。當每一條閘極線中所含括的子像素的切換電晶體根據閘極訊號而導通，施加資料電壓於每個子像素使其發光來顯示影像。
顯示裝置所包含的顯式面板包括複數條閘極線、複數條資料線以及複數個子像素，複數個子像素安排在複數條資料線和複數條閘極線的複數個交會處。當透過顯示面板顯示影像時，導通切換電晶體的閘極訊號依序施加於各條閘極線。當每條閘極線中所包含的子像素的切換電晶體根據閘極訊號而導通，供應資料電壓至每個子像素使得其發光來顯示影像。
在此連接中，當供應至複數條閘極線的複數個閘極訊號之間的輸出差異發生時，亦即，當分別供應至複數條閘極線的閘極訊號之電壓的時間和數值的持續時間不一致時，基於不同閘極線分別供應至多個子像素的資料電壓的數值可能彼此不相同。因此，當透過顯示裝置顯示影像時，複數條閘極線之間的輸出差異可能發生或特定資料線的影像可能明顯相異於另一條資料線的影像。因此，顯示裝置的影像顯示品質惡化。
因此，需減少從閘極驅動電路輸出的複數個閘極訊號之間的輸出差異。
本揭露提供用於達成上述技術目標的多個實施例。
本揭露的目標為透過減少從閘極驅動電路輸出的複數個閘極訊號之間的輸出差異改善顯示裝置的影像顯示品質。
根據本揭露之目的不限於上述目的。可根據下文描述了解根據本揭露之其他未提及的目的和優點，且其可根據本揭露的實施例更清楚地了解。進一步而言，將容易理解的是可使用申請專利範圍及其組合所示的方法實現根據本揭露的多個目的和優點。
根據本揭露的一實施例的閘極驅動電路可供應閘極訊號至每條閘極線並可包括複數個級電路，每個級電路包括M節點、Q節點、QH節點以及QB節點。
在本揭露的一實施例中，每個級電路可包括線選擇器、Q節點控制器、Q節點和QH節點穩壓器、變壓器、QB 節點穩壓器、進位訊號輸出模組、閘極訊號輸出模組以及Q節點啟動載入器(bootstrapper)。
為了回應線感測準備訊號的輸入，線選擇器根據前端進位訊號對M節點充電。為了回應重置訊號的輸入，線選擇器對Q節點充電至第一高位電壓位準。為了回應面板訊號的輸入，線選擇器對Q節點放電至第三低位電壓位準。
為了回應前端進位訊號的輸入，Q節點控制器對Q節點充電至第一高位電壓位準。為了回應後端進位訊號的輸入，Q節點控制器對Q節點放電至第三低位電壓位準。
當QB節點已充電至第二高位電壓位準時，Q節點和QH節點穩壓器對Q節點和QH節點放電至第三低位電壓位準。
變壓器根據Q節點的電壓位準改變QB節點的電壓位準。
QB節點穩壓器對QB節點放電至第三低位電壓位準以回應前端進位訊號的輸入、重置訊號的輸入以及M節點的充電電壓。
進位訊號輸出模組以進位時脈訊號或根據Q節點的電壓位準或QB節點的電壓位準之第三低位電壓位準為基礎輸出進位訊號。
閘極訊號輸出模組以第1個掃描時脈訊號至第j個掃描時脈訊號或根據Q節點的電壓位準或QB節點的電壓位準的第一低位電壓位準為基礎輸出第1個閘極訊號至第j個閘極訊號。
在本揭露的一實施例中，進位時脈訊號的高電壓位準期間設定為不重疊於第1個掃描時脈訊號的高電壓位準期間。
進一步而言，根據本揭露一實施例的顯示裝置包括顯示面板、閘極驅動電路、資料驅動電路以及時脈控制器，顯示面板包括複數個子像素，複數個子像素分別設置於複數條閘極線和複數條資料線之間的複數個交會處，閘極驅動電路用於供應掃描訊號至每條閘極線，資料驅動電路用於供應資料電壓至每條資料線，時脈控制器控制每個閘極驅動電路和每個資料驅動電路的操作時間。
在本揭露的一實施例中，閘極驅動電路可供應閘極訊號至每條閘極線且可包括複數個級電路，每個級電路包括M節點、Q節點、QH節點以及QB節點。
在本揭露的一實施例中，每個級電路可包括線選擇器、Q節點控制器、Q節點和QH節點穩壓器、變壓器、QB 節點穩壓器、進位訊號輸出模組、閘極訊號輸出模組以及Q節點啟動載入器。
為了回應線感測準備訊號的輸入，線選擇器根據前端進位訊號充電M節點。為了回應重置訊號的輸入，線選擇器對Q節點充電至第一高位電壓位準。為了回應面板訊號的輸入，線選擇器對Q節點放電至第三低位電壓位準。
為了回應前端進位訊號的輸入，Q節點控制器對Q節點充電至第一高位電壓位準。為了回應後端進位訊號的輸入，Q節點控制器對Q節點放電至第三低位電壓位準。
當QB節點已充電至第二高位電壓位準時，Q節點和QH節點穩壓器對Q節點和QH節點放電至第三低位電壓位準。
變壓器以Q節點的電壓位準為基礎改變QB節點的電壓位準。
QB節點穩壓器對QB節點放電至第三低位電壓位準以回應前端進位訊號的輸入、重置訊號的輸入以及M節點的充電電壓。
進位訊號輸出模組以進位時脈訊號或根據Q節點的電壓位準或QB節點的電壓位準之第三低位電壓位準為基礎輸出進位訊號
閘極訊號輸出模組以第1個掃描時脈訊號至第j個掃描時脈訊號或根據Q節點的電壓位準或QB節點的電壓位準的第一低位電壓位準為基礎輸出第1個閘極訊號至第j個閘極訊號。
在本揭露的一實施例中，進位時脈訊號的高電壓位準期間設定為不重疊於第1個掃描時脈訊號的高電壓位準期間。
根據本揭露的一實施例，減少從閘極驅動電路輸出的複數個閘極訊號之間的輸出差異。更具體來說，可減少從級電路輸出的j個閘極訊號中第1個閘極訊號和第j個閘極訊號之間的輸出差異。因此，可減少從閘極驅動電路輸出的複數個閘極訊號之間的輸出差異。因此，改善顯示裝置的影像顯示品質。
本揭露的效果不限於上述效果，且所屬技術領域中具有通常知識者將可從下列說明書清楚地理解其他本揭露未提及的效果。
為了簡化和釐清說明，圖式中的元件不需依比例繪製。不同圖式中相同參考符號表示相同或相似元件並如此執行相似功能。進一步而言，可為了簡明描述而省略習知步驟和元件的細節和敘述。再者，在本揭露後續的詳細描述中，提出許多具體細節以提供本揭露的透徹理解。然而，將理解的是本揭露可無這些具體細節來實施。在其他例子中，不詳細描述習知方法、流程、部件和電路以不模糊本揭露的複數個態樣。各種實施例的範例將於下文說明和描述。將理解的是在本文中的描述不意旨限制申請專利範圍在所描述的特定實施例。反之，申請專利範圍意旨涵蓋可由所附的申請專利範圍所界定之本揭露範圍和精神內的替代例、變化例及相等例。
為了描述本揭露的實施例在圖式中所揭露的形狀、尺寸、比例、角度、數值等等為例示性，而本揭露不限於此。在本文中相同參考符號指稱相同元件。進一不而言，可為了簡明描述省略習知步驟和元件的細節和描述。再者，在本揭露的後續詳細描述中，提出許多具體細節以提供本揭露的透徹理解。然而，將理解的是本揭露可無這些具體細節來實施。在其他例子中，不詳細描述習知方法、流程、部件和電路以不模糊本揭露的複數個態樣。
本文所使用的詞語是僅為了描述特定實施例的目的而不意旨在限制本揭露。如本文在此所使用的詞語，除非內文清楚指明其他含意，單數形式可由「一(a)」或「任一(an)」組成且可意旨包括複數形式。將進一步理解的是詞語「含括(comprises)」、「包含(comprising)」、「含有(includes)」以及「包括(including)」在說明書中使用時指明所述特徵、整數、操作、元件及/或部件的存在，但不排排其他特徵、其他整數、其他操作、其他元件、其他部件及/或其部分之一個或多個的存在或添加。如在本文中所使用的詞語「及/或(and/or)」包括所列關聯項目的一個或多個之任一組合及所有組合。例如「至少一個(at least one of)」的表達詞在元件的清單之前可修改整個元件清單且可不修改元件清單的個別元件。當指明「C」至「D」時，除非另有指明，不然此意謂C包括C至D和D。
將理解的是，雖然詞語「第一(first)」、「第二(second)」、「第三(third)」及其相關用詞在本文中可使用來描述各種元件、部件、區域、層及/或部分，這些元件、部件、區域、層及/或部分不應限制於這些詞語。這些詞語用於區分一個元件、一個部件、一個區域、一層或一部分和另一個元件、另一個部件、另一個區域、另一層或另一部分。因此，下文所描述的第一元件、第一部件、第一區域、第一層或第一部分可稱為第二元件、第二部件、第二區域、第二層或第二部分而無悖離本揭露的精神和範圍。
將理解的是，當提及一個元件或一層「連接(be connected to )」或「耦接(be coupled to)」於另一個元件或層，一個元件或一層可直接位於其他元件或層上、一個元件或一層連接於其他元件或層或一個元件或一層耦接於其他元件或層，或者，一個或多個中間元件或層可出現。此外，也將理解的是，當提及一個元件或一層位於兩個元件或兩層「之間(between)」，可為進有一個元件或層位於兩個元件或兩層之間或也可出現一個或多個中間元件。
除非另有其他意涵，本文在此所使用的技術和科學用語的詞語具有跟屬於本發明概念之技術領域中具有通常知識者所理解的意涵相同。將進一步理解的是，例如界定在共同使用辭典的這些詞語應詮釋為與相關技術領域的內文中的意思一致的意思，且除非本文特意如此界定，否則將不以理想的或過度正式的意思詮釋這些詞語。
本揭露的各種實施例的特徵可部分或全部互相整合，且可技術上互相結合或互相操作。複數個實施例可彼此獨立實施且可以結合關係一起實施。
在詮釋本揭露的數值中，即使其無單獨明確的描述，錯誤範圍可為本身固有的。
在訊號流關係的描述中，舉例而言，當訊號由節點A傳送至節點B時，除非指示明確說明訊號直接由節點A傳送至節點B，否則訊號可透過節點C由節點A傳送至節點B。
根據本揭露中，形成於顯示面板的基板上的每個子像素電路和閘極驅動電路可以n型金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)結構的電晶體實施。然而，本揭露不限於此。形成於顯示面板的基板上的每個子像素電路和閘極驅動電路可以p型金屬氧化物半導體場效電晶體結構的電晶體實施。電晶體包括閘極、源極和汲極。在電晶體中，多個載子可從源極流向汲極。在n型電晶體中，載子為電子而因此源極電壓可低於汲極電壓，使得多個電子可從源極流向汲極。在n型電晶體中，多個電子從源極流向汲極。電流方向為從汲極至源極的方向。在p型電晶體中，載子為電洞。因此，源極電壓可高於汲極電壓，使得多個電洞可從源極流向汲極。在p型電晶體中，多個電洞從源極流向汲極。因此，電流方向為從源極至汲極的方向。在金屬氧化物半導體場效電晶體結構的半導體中，源極和汲極可不固定，但其可根據施加電壓而改變。因此，在本揭露中，源極和汲極之其一稱為第一源極/汲極電極，而源極和汲極之另一個稱為第二源極/汲極電極。
在後文中，閘極驅動電路及根據本揭露包括相同閘極驅動電路的顯示裝置的較佳實例將參考附圖詳細描述。在各個不同圖式中，相同元件可具有相同參考符號。再者，附圖中所示每個部件的比例為了方便描述而出示為與實際比例不同。因此，每個部件的比例不限制在圖式所示的比例。
圖1為根據本揭露的一實施例繪示顯示裝置配置的方塊圖。圖2為根據本揭露的一實施例繪示顯示裝置所包括的子像素陣列的配置圖。
參考圖1和圖2，根據本揭露的一實施例之顯示裝置 105包括顯示面板106、資料驅動電路 126、閘極驅動電路 128以及時脈控制器 124。
複數條資料線14和複數條閘極線15安排為彼此相交並在顯示面板106上。進一步而言，複數個子像素SP以矩陣形式安排並分別設置於複數條資料線145 和複數條閘極線15之間的複數個交會處。
複數條資料線14包括m條資料電壓供應線14A_1至14A_m(m為正整數)以及m條感測電壓讀取線14B_1至14B_m。再者，複數條閘極線15包括n條第一閘極線15A_1至15A_n以及n條第二閘極線15B_1至15B_n。
每個子像素SP可連接資料電壓供應線14A_1至14A_m之一、感測電壓讀取線14B_1至14B_m之一、第一閘極線15A_1至15A_n之其一以及第二閘極線15B_1至15B_n之其一。複數個子像素SP可顯示不同顏色。特定數量的子像素SP可組成一個像素P。
每個子像素SP可透過資料電壓供應線接收資料電壓、可透過第一閘極線接收第一閘極訊號、可透過第二閘極線接收第二閘極訊號以及可透過感測電壓讀取線輸出感測電壓。
亦即，圖2所示的子像素陣列中，複數個子像素可以水平線L#1 至 L#n為基礎運作以回應從第一閘極線15A_1至15A_n以水平線為基礎供應的第一閘極訊號和從第二閘極線15B_1至15B_n以水平線為基礎供應的第二閘極訊號。在啟動感測操作的相同水平線上的多個子像素SP可從資料電壓供應線14A_1至14A_m接收用於感測臨界電壓的資料電壓並輸出感測電壓至感測電壓讀取線14B_1至14B_m。每個第一感測訊號和每個第二感測訊號可分別為用於感測臨界電壓的閘極訊號或用於顯示影像的閘極訊號。本揭露不限於此。
每個子像素SP可從電源供應電路(未繪示)接收高位電壓EVDD和低位電壓EVSS。子像素 SP可包括有機發光二極體(organic light-emitting diode, OLED)、驅動電晶體、第一切換電晶體和第二切換電晶體以及儲存電容。根據一實施例，除了有機發光二極體之外的光源可包含在單個子像素SP。
組成單個子像素SP的每個電晶體可以p型電晶體或 n型電晶體實施。進一步而言，組成單個子像素SP的每個電晶體的半導體層可包括非晶矽、多晶矽或氧化物。
在用於感測驅動電晶體的臨界電壓的感測操作期間，資料驅動電路 126可根據用於感測以水平線為基礎供應的臨界電壓的第一閘極訊號傳送用於感測臨界電壓的資料電壓至複數個子像素，並可透過感測電壓讀取線14B_1至14B_m將來自顯示面板 106的一個感測電壓的輸入轉換為一個數值及可供應此數值至時脈控制器 124。在用於影像顯示的影像顯示操作期間，資料驅動電路 126根據資料控制訊號DDC轉換來自補償影像資料MDATA的輸入為用於影像顯示的資料電壓，並供應轉換後資料電壓至電壓供應線14A_1至14A_m。
閘極驅動電路 128根據閘極控制訊號GDC產生閘極訊號。閘極訊號可包括用於感測臨界電壓的第一閘極訊號、用於感測臨界電壓的第二閘極訊號、用於顯示影像的第一閘極訊號以及用於顯示影像的第二閘極訊號。
於感測操作期間，閘極驅動電路 128可以水平線為基礎供應用於感測臨界電壓的第一閘極訊號至第一閘極線15A_1至15A_n，並可以水平線為基礎供應用於感測臨界電壓的第二閘極訊號至第二閘極線15B_1至 15B_n。在用於影像顯示的影像顯示操作期間，閘極驅動電路128可以水平線為基礎供應顯示影像的第一閘極訊號至第一閘極線15A_1至15A_n，並可以水平線為基礎供應顯示影像的第二閘極訊號至第二閘極線15B_1 至15B_n。在本揭露的一實施例中，閘極驅動電路128可設置在閘極驅動面板(Gate-driver In Panel, GIP) 中的顯示面板106上。然而，本揭露不限於此。
時脈控制器124可以例如垂直同步訊號Vsync、水平同步訊號Hsync、時脈點訊號DCLK(dot clock signal)以及資料致能訊號DE之多個時間訊號為基礎產生和輸出用於控制資料驅動電路126操作時間的資料控制訊號DDC和用於控制閘極驅動電路128操作時間的閘極控制訊號GDC。 進一步而言，時脈控制器124參考從資料驅動電路126供應的感測值補償影像資料DATA以產生用於補償驅動電晶體的臨界電壓偏移的補償影像資料MDATA，並供應補償影像資料MDATA至資料驅動電路126。
圖3為根據本揭露的一實施例繪示子像素電路以及時脈控制器、資料驅動電路和子像素之間的連接結構。
參考圖3，子像素SP包括有機發光二極體OLED、驅動電晶體DT、儲存電容Cst、第一切換電晶體ST1以及第二切換電晶體ST2。
有機發光二極體OLED包括陽極、陰極以及有機化合物層，陽極連接第二節點N2，陰極連接低位驅動電壓EVSS的輸入側，有機化合物層介於陽極和陰極之間。
驅動電晶體DT根據閘極-源極電壓Vgs導通來控制流經有機發光二極體OLED的電流Ioled。驅動電晶體DT包括閘極、汲極以及源極，閘極連接第一節點N1，汲極連接高位驅動電壓EVDD的輸入側，源極連接第二節點N2。
儲存電容Cst連接於並設置於第一節點N1和第二節點N2之間。
第一切換電晶體ST1供應用於感測如在資料電壓供應線14A中充電的臨界電壓的資料電壓Vdata至第一節點N1以回應用於在感測操作期間感測臨界電壓的第一閘極訊號SCAN。第一切換電晶體ST1供應用於如在資料電壓供應線14A中充電的顯示影像的資料電壓Vdata至第一節點N1以回應用於在影像顯示操作期間顯示影像的第一閘極訊號SCAN。第一切換電晶體ST1包括閘極、汲極以及源極，閘極連接第一閘極線15A，汲極連接資料電壓供應線14A，源極連接第一節點N1。
第二切換電晶體ST2切換在第二節點N2和感測電壓讀取線14B之間流動的電流以回應用於在感測操作期間感測臨界電壓的第二閘極訊號SEN，使得根據第一節點N1的閘極電壓改變之第二節點N2的源極電壓儲存在感測電壓讀取線14B的感測電容Cx中。第二切換電晶體ST2切換在第二節點N2和感測電壓讀取線14B之間流動的電流來回應用於在影像顯示操作期間顯示影像的第二閘極訊號SEN以重置驅動電晶體DT的源極電壓至初始電壓Vpre。第二切換電晶體ST2的閘極可連接第二閘極線 15B。第二切換電晶體ST2的源極可連接第二節點N2。第二切換電晶體ST2的源極可連接感測電壓讀取線14B。
資料驅動電路 126透過資料電壓供應線14A和感測電壓讀取線14B連接子像素 SP。感測電容Cx連接感測電壓讀取線14B以儲存第二節點N2的源極電壓作為感測電壓Vsen。資料驅動電路 126包括數位類比轉換器DAC、類比數位轉換器ADC、初始開關SW1以及取樣開關SW2。
在時脈控制器 124的控制下，數位類比轉換器DAC可產生用於在感測週期的第一時間和第二時間以相同位準或不同位準感測臨界電壓的資料電壓Vdata，並輸出產生後資料電壓至資料電壓供應線14A。數位類比轉換器DAC可轉換補償影像資料MDATA為用於在時脈控制器 124的控制下的影像顯示週期顯示影像的資料電壓Vdata並輸出轉換後資料電壓至資料電壓供應線14A。
初始開關SW1切換在初始電壓Vpre的輸入側和感測電壓讀取線14B之間流動的電流。取樣開關SW2切換在感測電壓讀取線14B和類比數位轉換器ADC之間流動的電流。類比數位轉換器ADC可轉換儲存在感測電容Cx中的類比感測電壓Vsen為一個數值並可供應此數值至時脈控制器 124。
在時脈控制器 124的控制下執行感測操作程序如下。為了感測操作，當用於感測臨界電壓的第一閘極訊號SCAN和第二閘極訊號SEN施加於處在導通位準Lon的子像素 SP，第一切換電晶體ST1和第二切換電晶體ST2導通。在此連接中，資料驅動電路 126中的初始開關SW1導通。
當第一切換電晶體ST1導通時，供應用於感測臨界電壓的資料電壓Vdata至第一節點N1。當初始開關SW1和第二切換電晶體ST2 導通時，供應初始電壓Vpre至第二節點N2。在此連接中，驅動電晶體DT的閘極和源極之間的閘極-源極電壓Vgs變成大於臨界電壓Vth，使得電流Ioled流經驅動電晶體DT的汲極和源極之間。在第二節點N2充電的驅動電晶體DT的源極電壓VN2可因此電流Ioled而逐漸提升。因此，驅動電晶體DT的源極電壓VN2可跟隨驅動電晶體DT的閘極電壓直到驅動電晶體DT的閘極-源極電壓Vgs變成大於臨界電壓Vth。
在第二節點N2以增加方式充電的驅動電晶體DT的源極電壓VN2作為感測電壓Vsen儲存在感測電容Cx，感測電容Cx藉由第二切換電晶體 ST2形成在感測電壓讀取線14B中。當資料驅動電路 126中的取樣開關SW2在維持用於感測臨界電壓的第二閘極訊號SEN在導通位準的感測週期內導通時，可偵測感測電壓Vsen，然後可供應作為偵測的感測電壓Vsen至類比數位轉換器ADC。
在本揭露的一實施例中，時脈控制器 124可控制資料驅動電路 126和閘極驅動電路 128，使得影像資料的畫面在影像顯示操作期間顯示，然後在其下一個畫面顯示前在單條水平線上執行感測操作。
圖4為根據本揭露的一實施例繪示閘極驅動電路所包括的複數個級電路的配置圖。
參考圖4，根據本揭露的一實施例之閘極驅動電路 128包括第1個級電路ST(1)至第k個級電路ST(k)(k為正整數)、閘極驅動電壓線131、時脈訊號線132、線感測準備訊號線133、重置訊號線134以及面板訊號線135。進一步而言，閘極驅動電路 128可進一步包括前端虛擬(dummy)級電路DST1以及後端虛擬級電路DST2，前端虛擬級電路DST1設置於第1個級電路 ST(1)之前，後端虛擬級電路DST2設置於第k個級電路ST(k)之後。
閘極驅動電壓線131可供應從電源供應電路(未繪示)供應的高位電壓GVDD和低位電壓GVSS至第1個級電路 ST(1)至第k個級電路ST(k)中的每一個、前端虛擬級電路DST1以及後端虛擬級電路DST2。
在本揭露的一實施例中，閘極驅動電壓線131可包括複數條高位電壓線以及複數條低位電壓線，複數條高位電壓線分別用於供應具有不同電壓位準的複數個高位電壓位準，複數條低位電壓線分別用於供應具有不同電壓位準的複數個低位電壓位準。
在一個範例中，閘極驅動電壓線131具有3條高位電壓線以分別供應具有不同電壓位準的第一高位電壓位準GVDD1、第二高位電壓位準GVDD2以及第三高位電壓位準GVDD3。閘極驅動電壓線131具有3條低位電壓線以分別供應具有不同電壓位準的第一低位電壓位準GVSS1、第二低位電壓位準GVSS2以及第三低位電壓位準GVSS3。然而，此僅為一個範例。閘極驅動電壓線13所包括的電壓線數目可根據多個實施例而改變。
時脈訊號線132可供應從時脈控制器 124供應的複數個時脈訊號CLKs，舉例來說，時脈訊號線132供應進位時脈訊號或掃描時脈訊號至第1個級電路 ST(1)至第k個級電路ST(k)中的每一個、前端虛擬級電路DST1以及後端虛擬級電路DST2。
線感測準備訊號線133可供應從時脈控制器 124供應的線感測準備訊號LSP至第1個級電路 ST(1)至第k個級電路ST(k)。可選地，線感測準備訊號線133可進一步連接前端虛擬級電路DST1及/或後端虛擬級電路DST2
重置訊號線134供應從時脈控制器 124供應的重置訊號RESET至第1個級電路 ST(1)至第k個級電路ST(k)中的每一個、前端虛擬級電路DST1以及後端虛擬級電路DST2。
面板訊號線135供應從時脈控制器 124供應的面板訊號POS至第1個級電路 ST(1)至第k個級電路ST(k)中的每一個、前端虛擬級電路DST1以及後端虛擬級電路DST2。
雖然並未繪示，除了如圖4所示之閘極驅動電壓線131、時脈訊號線132、線感測準備訊號線133、重置訊號線134以及面板訊號線135之外的供應訊號的訊號線可額外連接第1個級電路 ST(1)至第k個級電路ST(k)、前端虛擬級電路DST1以及後端虛擬級電路DST2。在一個範例中，供應閘極開始訊號VST至前端虛擬級電路DST1的訊號線可額外連接前端虛擬級電路DST1。
前端虛擬級電路DST1輸出前端進位訊號CS1以回應從時脈控制器 124供應的閘極開始訊號VST的輸入。前端進位訊號CS1可供應至第1個級電路 ST(1)至第k個級電路ST(k)之其中一個。
後端虛擬級電路DST2輸出後端進位訊號CS2。後端進位訊號CS2可供應至第1個級電路 ST(1)至第k個級電路ST(k)之其中一個。
第1個級電路 ST(1)至第k個級電路ST(k)可以串聯方式或以步進(stepped)方式互相連接。
在本揭露的一實施例中，第1個級電路 ST(1)至第k個級電路ST(k)之每一個輸出j個(j為正整數)閘極訊號SCOUT以及一個進位訊號C。亦即，每個級電路輸出第1個閘極訊號至第 j個閘極訊號以及一個進位訊號C。
舉例來說，圖4所示的實施例中，每個級電路輸出4個閘極訊號SCOUT以及一個進位訊號C。舉例來說，第1個級電路 ST(1)輸出第1個閘極訊號SCOUT(1)、第2個閘極訊號SCOUT(2)、第3個閘極訊號SCOUT(3)、第4個閘極訊號SCOUT(4)以及第1個進位訊號C(1)。第2個級電路 ST(2)輸出第5個閘極訊號SCOUT(5)、第6個閘極訊號SCOUT(6)、第7個閘極訊號SCOUT(7)、第8個閘極訊號SCOUT(8)以及第2個進位訊號C(2)。因此，在圖4中，j為4。
從第1個級電路 ST(1)至第k個級電路ST(k)輸出之閘極訊號的總數目相等於安排在顯示面板 106.上的複數條閘極線15的數目。如上所述，每個級電路輸出j個閘極訊號。因此，j × k = n(n為閘極訊號的總數目)成立。
舉例而言，在圖4所示j=4的實施例中，級電路的數目  k為複數條閘極線15的數目n的1/4。亦即，在圖4的實施例中，k = n/4。
然而，從每個級電路輸出的複數個感測訊號的數目不限於此。亦即，在本揭露的另一個實施例中，每個級電路可輸出一個閘極訊號、兩個閘極訊號或三個閘極訊號，或每個級電路可輸出五個閘極訊號或更多閘極訊號。複數個級電路的數目可根據每個級電路輸出的複數個閘極訊號的數目而改變。
下文中，將描述每個級電路輸出4個閘極訊號SCOUT以及一個進位訊號C的實施例。然而，本揭露不限於此實施例。
從第1個級電路 ST(1)至第k個級電路ST(k)輸出的每個閘極訊號SCOUT可作為用於感測臨界電壓的閘極訊號或用於顯示影像的閘極訊號。進一步而言，從第1個級電路 ST(1)至第k個級電路ST(k)輸出的每一個進位訊號C可施加於除了每個級電路之外的級電路。根據本揭露，一個級電路從前一個級電路接收的進位訊號可稱為前端進位訊號CS1，而一個級電路從後一個級電路接收的進位訊號可稱為後端進位訊號CS2。
圖5繪示閘極訊號的下降時間。
根據本揭露的一實施例之級電路輸出的閘極訊號可如圖5所示表示為電壓波形。根據本揭露，閘極訊號的下降時間意謂閘極訊號的電壓值從預定的第一參考值改變至預定的第二參考值所經歷的時間。
舉例來說，圖5所示之閘極訊號的下降時間可定義為閘極訊號的電壓值從最大值VM的90%之第一電壓值VA改變至最大值VM的10%之第二電壓值VB所需經歷的時間(TB-TA)。
然而，用於測量閘極訊號的下降時間的參考值(第一參考值和第二參考值)可根據多個實施例而改變。舉例來說，在本揭露的另一個實施例中，第一參考值可設定為閘極訊號之電壓值的最大值VM，而第一參考值可設定為閘極訊號之電壓值的最小值，例如在圖5所示之閘極訊號的0V。根據實施例，閘極訊號之電壓值的最小值可為負值。因此，當每個閘極訊號之電壓值或每個閘極訊號所經歷的時間改變時，每個閘極訊號的下降時間可改變。
進一步來說，根據本揭露，閘極訊號的上升邊緣時間意謂閘極訊號從低電壓位準上升至高電壓位準的時間點。閘極訊號的下降邊緣時間意謂閘極訊號從高電壓位準下降至低電壓位準的時間點。前述閘極訊號的下降時間、上升邊緣時間和下降邊緣時間之定義可同等施加於其他訊號。
圖6為繪示具有不同下降時間的兩個閘極訊號以及透過兩個閘極訊號分別對兩個子像素充電的電壓數值。
圖6繪示兩個閘極訊號輸入至兩條不同閘極線，亦即，分別為第一閘極訊號SCOUT1和第二閘極訊號SCOUT2。如圖6所示，第一閘極訊號SCOUT1的下降時間和第二閘極訊號SCOUT2的下降時間彼此相異。
進一步而言，圖6繪示分別對兩個不同子像素充電的兩個電壓波形，亦即，當相同大小的兩個資料電壓Vdata分別對屬於兩條不同閘極線的兩個不同子像素充電時的每個充電電壓VC。
在圖6中，f1表示第一閘極訊號SCOUT1的下降邊緣點及f2表示第二閘極訊號SCOUT2的下降邊緣點。因為第一閘極訊號SCOUT1的下降時間及第二閘極訊號SCOUT2的下降時間彼此相異，第一閘極訊號SCOUT1的下降邊緣點f1和第二閘極訊號SCOUT2的下降邊緣點f2彼此相異。
在一個範例中，每個子像素的資料電壓Vdata的充電在閘極訊號的下降邊緣點終結。因此，第一閘極訊號SCOUT1的下降邊緣點f1和第二閘極訊號SCOUT2的下降邊緣點f2之間的差值與根據第一閘極訊號SCOUT1對資料電壓Vdata充電所需經歷的充電時間和根據第二閘極訊號SCOUT2對資料電壓Vdata充電所需經歷的充電時間的差值可成比例。進一步而言，根據第一閘極訊號SCOUT1對資料電壓Vdata充電所需經歷的充電時間和根據第二閘極訊號SCOUT2對資料電壓Vdata充電所需經歷的充電時間的差值與根據第一閘極訊號SCOUT1對子像素充電的電壓數值和根據第二閘極訊號SCOUT2對子像素充電的電壓數值的差值可成比例。
如圖6所示，因為第一閘極訊號SCOUT1的下降邊緣點f1和第二閘極訊號SCOUT2的下降邊緣點f2的差值，根據第一閘極訊號SCOUT1對資料電壓Vdata充電所需經歷的充電時間和根據第二閘極訊號SCOUT2對資料電壓Vdata充電所需經歷的充電時間的差值DT產生。因為充電所經歷的時間之差值DT，分別對子像素充電的充電電壓的數值之間的差值DA產生。
最後，當相同資料電壓Vdata分別對連接不同閘極線的兩個子像素充電且分別施加於兩條閘極線的兩個閘極訊號之間的輸出差值產生時，分別對兩個子像素充電的充電電壓的數值或大小之間的差值DA產生。由於分別對兩個子像素充電的充電電壓的數值或大小之間的差值DA，當顯示裝置顯示影像，一條線的影像和另一條線的影像之間顏色形式或亮度形式的差異對於觀察者而言可視為線差異。
因此，分別供應兩條閘極線的閘極訊號之間的輸出差值越小，顯示裝置的顯示品質越好。在此連接中，兩個閘極訊號之間的輸出差異可根據每個閘極訊號的下降時間、電壓數值或充電所經歷的時間而改變。
下文中，描述級電路能減少分別供應兩條閘極線的閘極訊號之間的輸出差異的多個實施例。
圖7為根據本揭露的一實施例繪示級電路的電路圖。
圖7所示的級電路可為圖4所示第1個級電路 ST(1)至第k個級電路ST(k)之其中一個。
參考圖7，根據本揭露的一實施例的級電路包括M節點、Q節點以及QB節點。進一步而言，根據本揭露的一實施例的級電路包括線選擇器502、Q節點控制器504、Q節點和QH節點穩壓器 506、變壓器 508、QB節點穩壓器 510、進位訊號輸出模組512以及閘極訊號輸出模組514。
線選擇器502根據前端進位訊號CS1(k-2)對M節點充電以回應線感測準備訊號LSP的輸入。進一步而言，線選擇器502根據M節點的充電電壓對Q節點充電至第一高位電壓位準GVDD1以回應重置訊號RESET的輸入。進一步而言，線選擇器502對Q節點放電或重置至第三低位電壓位準GVSS3以回應面板訊號POS的輸入。
線選擇器502包括第一電晶體T11至第七電晶體T17以及預充電電容CA。
第一電晶體T11和第二電晶體T12連接並設置在用於傳送第一高位電壓位準GVDD1的第一高位電壓線和M節點之間。進一步而言，第一電晶體T11和第二電晶體T12互相串聯連接。
第一電晶體T11輸出前端進位訊號CS1(k-2)至第一連接節點NC1以回應線感測準備訊號LSP的輸入。第二電晶體T12電性連接第一連接節點NC1至M節點以回應線感測準備訊號LSP的輸入。舉例來說，當高電壓位準的線感測準備訊號LSP輸入第一電晶體T11和第二電晶體T12，第一電晶體T11和第二電晶體T12同時導通以對M節點充電至高電壓位準。
第三電晶體T13可於M節點的電壓位準在高電壓位準時導通，並可從而供應第一高位電壓GVDD1至第一連接節點NC1。當第一高位電壓GVDD1供應至第一連接節點NC1，第一電晶體T11的閘極電壓和第一連接節點NC1的電壓之間的差值增加。因此，當低電壓位準的線感測準備訊號LSP輸入第一電晶體T11的閘極使得第一電晶體T11關閉，第一電晶體T11可因第一電晶體T11的閘極電壓和第一連接節點NC1的電壓之間的差值而維持完全關閉狀態。因此，可預防M節點的電壓降和第一電晶體T11的漏電流，使得M節點的電壓可穩定地維持。
預充電電容CA 連接並設置在用於傳送第一高位電壓位準GVDD1的第一高位電壓線和M節點之間，並儲存對應第一高位電壓位準GVDD1和M節點的充電電壓之間的差值之電壓於其中。當第一電晶體T11、第二電晶體T12以及第三電晶體T13導通時，預充電電容CA儲存前端進位訊號CS1(k-2)的高電壓位準於其中。當第一電晶體T11、第二電晶體T12以及第三電晶體T13關斷時，預充電電容CA使用儲存於其中的電壓維持M節點的電壓一段期間。
第四電晶體T14和第五電晶體T15連接並設置在用於傳送第一高位電壓位準GVDD1的第一高位電壓線和Q節點之間。第四電晶體T14和第二電晶體T15互相串聯連接。
第四電晶體T14和第五電晶體T15對Q節電充電至第一高位電壓位準GVDD1以回應M節點的電壓和重置訊號RESET的輸入。第四電晶體T14於M節點的電壓在高電壓位準時可導通，並因此可傳送第一高位電壓位準GVDD1至第四電晶體T14和第五電晶體T15之間的共享節點。第五電晶體T15可根據高電壓位準重置訊號RESET導通以供應共享節點對Q節點的電壓。因此，當第四電晶體T14和第五電晶體T15同時導通時，充電Q節點至第一高位電壓位準GVDD1。
第六電晶體T16和第七電晶體T17互相連接且設置於Q節點和可傳送第三低位電壓位準GVSS3的第三低位電壓線。第六電晶體T16和第七電晶體T17互相串聯連接。
第六電晶體T16和第七電晶體T17放電Q節點至第三低位電壓位準GVSS3以回應面板訊號POS的輸入。放電至第三低位電壓位準GVSS3的Q節點也可稱為重置的Q節點。第七電晶體T17可根據高電壓位準的面板訊號POS的輸入而導通來供應第三低位電壓位準GVSS3至QH節點。第六電晶體T16可根據高電壓位準的面板訊號POS的輸入而導通來與Q節點和QH節點互相電性連接。因此，當第六電晶體T16和第七電晶體T17同時導通時，對Q節點放電或重置到第三低位電壓位準GVSS3。
Q節點控制器504 對Q節點充電至第一高位電壓位準GVDD1以回應前端進位訊號CS1(k-2)的輸入，並對Q節點放電至第三低位電壓位準GVSS3以回應後端進位訊號CS2(k+2)的輸入。
Q節點控制器504包括第一電晶體T21至第八電晶體T28。
第一電晶體T21和第二電晶體T22連接並設置在用於傳送第一高位電壓位準GVDD1的第一高位電壓線和Q節點之間。進一步而言，第一電晶體T21和第二電晶體T22互相串聯連接。
第一電晶體T21和第二電晶體T22 對Q節點充電至第一高位電壓位準GVDD1以回應前端進位訊號CS1(k-2)的輸入。第一電晶體T21可根據前端進位訊號CS1(k-2)的輸入而導通並從而可供應第一高位電壓位準GVDD1至第二連接節點NC2。第二電晶體T22可根據前端進位訊號CS1(k-2)的輸入而導通並可與第二連接節點NC2和Q節點互相電性連接。因此，當第一電晶體T21和第二電晶體T22同時導通時，供應第一高位電壓位準GVDD1至Q節點。
第五電晶體T25和第六電晶體T26連接用於傳送第三高位電壓位準GVDD3的第三高位電壓線。第五電晶體T25和第六電晶體T26供應第三高位電壓位準GVDD3至第二連接節點NC2以回應第三高位電壓位準GVDD3。
第五電晶體T25和第六電晶體T26根據第三高位電壓位準GVDD3而同時導通，使得第三高位電壓位準GVDD3持續供應至第二連接節點NC2，從而增加第二連接節點NC2的電壓和第一電晶體T21的閘極電壓之間的差值。因此，當低位電壓位準前端進位訊號CS1(k-2)輸入至第一電晶體T21的閘極並因而使第一電晶體T21關斷時，第一電晶體T21可因第一電晶體T21的閘極電壓和第二連接節點NC2的電壓之間的差值而維持在完全關閉狀態。因此，可預防第一電晶體T21的漏電流和Q節點的電壓降，因而可穩定維持Q節點的電壓。
在一個範例中，當第一電晶體T21的臨界電壓為正(+)時，第一電晶體T21的閘極-源極電壓Vgs因供應至汲極的第三高位電壓位準GVDD3而維持在負(+)。因此，當低位電壓位準前端進位訊號CS1(k-2)輸入至第一電晶體T21的閘極並因而使第一電晶體T21關閉時，第一電晶體T21可維持在完全關閉狀態以預防從其流出的漏電流。
在本揭露的一實施例中，第三高位電壓位準GVDD3設定為低於第一高位電壓位準GVDD1之低電壓位準。
第三電晶體T23和第四電晶體T24連接並設置在用於傳送第三低位電壓位準GVSS3的第三低位電壓線和Q節點之間。進一步而言，第三電晶體T23和第四電晶體T24互相串聯連接。
第三電晶體T23和第四電晶體T24 對Q節點和QH節點放電至第三低位電壓位準GVSS3以回應後端進位訊號CS2(k+2)的輸入。第四電晶體T24根據後端進位訊號CS1(k+2)的輸入而導通以對QH節點放電至第三低位電壓位準GVSS3。第三電晶體T23根據後端進位訊號CS2(k+2)的輸入而導通以與Q節點和QH節點互相電性連接。因此，當第三電晶體T23和第四電晶體T24同時導通時，對Q節點和QH節點的每一個放電或重置到第三低位電壓位準GVSS3。
第七電晶體T27和第八電晶體T28連接並設置在用於傳送第一高位電壓位準GVDD1的第一高位電壓線和Q節點之間，且連接並設置在用於傳送第一高位電壓位準GVDD1的第一高位電壓線和QH節點之間。第七電晶體T27和第八電晶體T28互相串聯連接。
第七電晶體T27和第八電晶體T28供應第一高位電壓位準GVDD1至QH節點以回應Q節點的電壓。第七電晶體T27可在Q節點的電壓在高電壓位準時導通並從而可供應第一高位電壓位準GVDD1至第七電晶體T27和第八電晶體T28之間的共享節點。第八電晶體T28可在Q節點的電壓在高電壓位準時導通並從而可與共享節點及QH節點互相電性連接。因此，第七電晶體T27和第八電晶體T28可在Q節點的電壓在高電壓位準時同時導通，因而可供應第一高位電壓位準GVDD1至QH節點。
當第一高位電壓位準GVDD1供應至QH節點時，QH節點的電壓和第三電晶體T23的閘極電壓之間的差值增加。因此，當低電壓位準的後端進位訊號CS2(k+2)輸入第三電晶體T23的閘極使得第三電晶體T23關閉，第三電晶體T23可因第三電晶體T23的閘極電壓和QH節點的電壓之間的差值而維持完全關閉狀態。因此，可預防第三電晶體T23的漏電流和Q節點的電壓降，因而可穩定維持Q節點的電壓。
Q節點和QH節點穩壓器 506 對Q節點和QH節點放電至第三低位電壓位準GVSS3以回應QB節點的電壓。
Q節點和QH節點穩壓器 506包括第一電晶體T31和第二電晶體T32。第一電晶體T31和第二電晶體T32連接並設置在用於傳送第三低位電壓位準GVSS3的第三低位電壓線和Q節點之間。進一步而言，第一電晶體T31和第二電晶體T32互相串聯連接。
第一電晶體T31和第二電晶體T32 對Q節點和QH節點放電至第三低位電壓位準GVSS3以回應QB節點的電壓。第二電晶體T32可於QB節點的電壓在高電壓位準時導通並從而可供應第三低位電壓位準GVSS3至第一電晶體T31和第二電晶體T32之間的共享節點(即是QH節點)。第一電晶體T31可於QB節點的電壓在高電壓位準時導通並從而可與Q節點及QH節點互相電性連接。因此，當第三電晶體T23和第四電晶體T24同時導通時，對Q節點和QH節點的每一個放電或重置到第三低位電壓位準GVSS3。
變壓器 508根據Q節點的電壓位準改變QB節點的電壓位準。
變壓器 508包括第一電晶體T41至第五電晶體T45。
第二電晶體T42和第三電晶體T43連接並設置在用於傳送第二高位電壓位準GVDD2的第二高位電壓線和第三連接節點NC3之間。第二電晶體T42和第三電晶體T43互相串聯連接。
第二電晶體T42和第三電晶體T43供應第二高位電壓位準GVDD2至第三連接節點NC3以回應第二高位電壓位準GVDD2。第二電晶體T42根據第二高位電壓位準GVDD2而導通以供應第二高位電壓位準GVDD2至第二電晶體T42和第三電晶體T43之間的共享節點。第三電晶體T43可根據第二高位電壓位準GVDD2而導通來電性連接第二電晶體T42和第三電晶體T43之間的共享節點至第三連接節點NC3。因此，當第二電晶體T42和第三電晶體T43根據第二高位電壓位準GVDD2而同時導通時，充電第三連接節點NC3至第二高位電壓位準GVDD2。
第四電晶體T44連接並設置在用於傳送第二低位電壓位準GVSS2的第二低位電壓線和第三連接節點NC3之間。
第四電晶體T44可供應第二低位電壓位準GVSS2至第三連接節點NC3以回應Q節點的電壓。第四電晶體T44可於Q節點的電壓在高電壓位準時導通並從而可對第三連接節點NC3放電或重置到第二低位電壓位準GVSS2。
第一電晶體T41連接並設置在用於傳送第二高位電壓位準GVDD2的第二高位電壓線和QB節點之間。
第一電晶體T41可供應第二高位電壓位準GVDD2至QB節點以回應第三連接節點NC3的電壓。
第一電晶體T41可於三連接節點NC3的電壓在高電壓位準時導通並從而可對QB節點充電至第二高位電壓位準GVDD2。
第五電晶體T45連接並設置在用於傳送第三低位電壓位準GVSS3的第三低位電壓線和QB節點之間。
第五電晶體T45可供應第三低位電壓位準GVSS3至QB節點以回應Q節點的電壓。第五電晶體T45可於Q節點的電壓在高電壓位準時導通並從而可對QB節點放電或重置至第三低位電壓位準GVSS3。
QB節點穩壓器510 對QB節點放電至第三低位電壓位準GVSS3以回應前端進位訊號CS1(k-2)的輸入、重置訊號的輸入以及M節點的充電電壓。
QB節點穩壓器510包括第一電晶體T51至第三電晶體T53。
第一電晶體T51連接並設置在用於傳送第三低位電壓位準GVSS3的第三低位電壓線和QB節點之間。
第一電晶體T51可供應第三低位電壓位準GVSS3至QB節點以回應前端進位訊號CS1(k-2)的輸入。第一電晶體T51可於前端進位訊號CS1(k-2)的電壓為高電壓位準時導通並從而可對QB節點放電或重置至第三低位電壓位準GVSS3。
第二電晶體T52和第三電晶體T53連接並設置在用於傳送第三低位電壓位準GVSS3的第三低位電壓線和QB節點之間。第二電晶體T52和第三電晶體T53互相串聯連接。
第二電晶體T52和第三電晶體T53 對QB節點放電至第三低位電壓位準GVSS3以回應重置訊號的輸入和M節點的充電電壓。第三電晶體T53可於M節點的充電電壓在高電壓位準時而導通並從而可供應第三低位電壓位準GVSS3至第二電晶體T52和第三電晶體T53之間的共享節點。第二電晶體T52可根據重置訊號RESET的輸入而導通，使得第二電晶體T52和第三電晶體T53之間的共享節點電性連接QB節點。因此，當重置訊號RESET輸入第二電晶體T52而M節點的電壓在高電壓位準時，第二電晶體T52和第三電晶體T53同時導通以對QB節點放電或重置至第三低位電壓位準GVSS3。
進位訊號輸出模組512以進位時脈訊號CRCLK(k)或根據Q節點的電壓位準或QB節點的電壓位準之第三低位電壓位準GVSS3為基礎輸出進位訊號C(k)。
進位訊號輸出模組512包括第一電晶體T81、第二電晶體T82以及升壓電容CC。
第一電晶體T81連接並設置在用於傳送進位時脈訊號CRCLK(k)的時脈訊號線和第一輸出節點NO1之間。升壓電容CC連接且設置於第一電晶體T81的閘極和源極之間。
第一電晶體T81以進位時脈訊號CRCLK(k)為基礎透過第一輸出節點NO1輸出高電壓位準進位訊號C(k)以回應Q節點的電壓。第一電晶體T81可於Q節點的電壓在高電壓位準時導通並從而可供應高電壓位準的進位時脈訊號CRCLK(k)至第一輸出節點NO1。因此，輸出高電壓位準進位訊號C(k)。
當輸出進位訊號C(k)時，當進位時脈訊號CRCLK(k)的高電壓位準，升壓電容CC與進位時脈訊號CRCLK(k)的高電壓位準同步化時提升Q節點的電壓至高於第一高位電壓位準GVDD1的提升電壓位準。當提升Q節點的電壓時，可快速輸出高電壓位準進位時脈訊號CRCLK(k)作為進位訊號C(k)而不失真。
第一電晶體T81連接並設置在用於傳送第三低位電壓位準GVSS3的第三低位電壓線和第一輸出節點NO1之間。
第二電晶體T82以第三低位電壓位準GVSS3為基礎透過第一輸出節點NO1輸出低電壓位準進位訊號C(k)以回應QB節點的電壓。第二電晶體T82可於QB節點的電壓為高電壓位準時而導通，並從而可供應第三低位電壓位準GVSS3至第一輸出節點NO1。因此，輸出低電壓位準進位訊號C(k)。
閘極訊號輸出模組514可以為複數個掃描時脈訊號SCCLK(i)、SCCLK(i+1) 、SCCLK(i+2)以及SCCLK(i+3)的電壓位準或根據Q節點的電壓位準或QB節點的電壓位準之第一低位電壓位準GVSS1基礎輸出複數個閘極訊號SCOUT(i)、SCOUT(i+1) 、SCOUT(i+2)和SCOUT(i+3)。在此連接中，i為正整數。
閘極訊號輸出模組514包括第一電晶體T71至第八電晶體T78以及升壓電容CS1、CS2、CS3和 CS4。
第一電晶體T71、第三電晶體T73、第五電晶體T75以及第七電晶體T77分別連接並設置於輸出節點NO2至NO5和用於分別供應掃描時脈訊號SCCLK(i)、掃描時脈訊號SCCLK(i+1) 、掃描時脈訊號SCCLK(i+2)以及掃描時脈訊號SCCLK(i+3)的複數條時脈訊號線之間。升壓電容CS1、升壓電容CS2、升壓電容CS3和 升壓電容CS4分別連接並設置於第一電晶體T71之閘極和源極之間、第三電晶體T73之閘極和源極之間、第五電晶體T75之閘極和源極之間以及第七電晶體T77之閘極和源極之間。
第一電晶體T71、第三電晶體T73、第五電晶體T75以及第七電晶體T77分別以掃描時脈訊號SCCLK(i)、掃描時脈訊號SCCLK(i+1) 、掃描時脈訊號SCCLK(i+2)以及掃描時脈訊號SCCLK(i+3) 為基礎透過第二輸出節點NO2、第三輸出節點NO3、第四輸出節點NO4和第五輸出節點NO5輸出高電壓位準閘極訊號SCOUT(i)、高電壓位準閘極訊號SCOUT(i+1) 、高電壓位準閘極訊號SCOUT(i+2)和高電壓位準閘極訊號SCOUT(i+3)以回應Q節點的電壓。第一電晶體T71、第三電晶體T73、第五電晶體T75以及第七電晶體T77於Q節點的電壓為高電壓位準時分別導通並從而可分別供應高電壓位準掃描時脈訊號SCCLK(i)、高電壓位準掃描時脈訊號SCCLK(i+1) 、高電壓位準掃描時脈訊號SCCLK(i+2)以及高電壓位準掃描時脈訊號SCCLK(i+3)至第二輸出節點NO2、第三輸出節點NO3、第四輸出節點NO4和第五輸出節點NO5。因此，分別輸出高電壓位準閘極訊號SCOUT(i)、高電壓位準閘極訊號SCOUT(i+1) 、高電壓位準閘極訊號SCOUT(i+2)和高電壓位準閘極訊號SCOUT(i+3)。
當分別輸出閘極訊號SCOUT(i)、閘極訊號SCOUT(i+1) 、閘極訊號SCOUT(i+2)和閘極訊號SCOUT(i+3)時，升壓電路CS1、升壓電容CS2、升壓電容CS3以及升壓電容CS4分別與高電壓位準掃描時脈訊號SCCLK(i)、高電壓位準掃描時脈訊號SCCLK(i+1) 、高電壓位準掃描時脈訊號SCCLK(i+2)以及高電壓位準掃描時脈訊號SCCLK(i+3)同步化時提升或增加Q節點的電壓至高於第一高位電壓位準GVDD1的提升電壓位準。當提升Q節點的電壓時，可分別快速輸出高電壓位準掃描時脈訊號SCCLK(i)、高電壓位準掃描時脈訊號SCCLK(i+1) 、高電壓位準掃描時脈訊號SCCLK(i+2)以及高電壓位準掃描時脈訊號SCCLK(i+3)作為閘極訊號SCOUT(i)、閘極訊號SCOUT(i+1) 、閘極訊號SCOUT(i+2)和閘極訊號SCOUT(i+3) 而不失真。
第二電晶體T72、第四電晶體T74、第六電晶體T76以及第八電晶體T78分別以第一低位電壓位準GVSS1為基礎透過第二輸出節點NO2、第三輸出節點NO3、第四輸出節點NO4和第五輸出節點NO5輸出低電壓位準閘極訊號SCOUT(i)、低電壓位準閘極訊號SCOUT(i+1) 、低電壓位準閘極訊號SCOUT(i+2)和低電壓位準閘極訊號SCOUT(i+3)以回應Q節點的電壓。第二電晶體T72、第四電晶體T74、第六電晶體T76以及第八電晶體T78於QB節點的電壓為高電壓位準時分別導通並從而可分別供應第一低位電壓位準GVSS1至第二輸出節點NO2、第三輸出節點NO3、第四輸出節點NO4和第五輸出節點NO5。因此，分別輸出低電壓位準閘極訊號SCOUT(i)、低電壓位準閘極訊號SCOUT(i+1) 、低電壓位準閘極訊號SCOUT(i+2)和低電壓位準閘極訊號SCOUT(i+3)。
在圖7所示的實施例中，每個級電路可接收設定為不同位準的三個高位電壓位準GVDD1、GVDD2以及GVDD3以及設定為不同位準的三個低位電壓位準GVSS1、GVSS2以及GVSS3。舉例來說，第1個高位電壓位準GVDD1可設定為20V，第2個高位電壓位準GVDD2設定為16V，而第3個高位電壓位準GVDD3設定為14V。第一低位電壓位準GVSS1可設定為-6V，第二低位電壓位準GVSS2設定為-10V，而第三低位電壓位準GVSS3設定為-12V。這些數值僅為一個範例。高位電壓位準和低位電壓位準可根據複數個實施例而改變。應注意的是圖7所示之每個級電路的電路結構僅為說明用途，並也可使用級電路的各種其他電路結構來實施本揭露的技術概念。因此，本揭露不限於圖7所示的結構。舉例而言，在不同結構中可省略或變更級電路中所包括的一個或多個部件(例如線選擇器502、Q節點控制器504、Q節點和QH節點穩壓器 506、 變壓器 508 以及QB 節點穩壓器 510之一個或多個)。
圖8為根據本揭露的一實施例繪示當圖7的級電路輸出用於影像顯示的閘極訊號時每個輸入訊號和每個輸出訊號的波形圖。
當在時間點P1至時間點P5期間輸入高電壓位準前端進位訊號CS1(k-2)時，導通Q節點控制器504的第一電晶體T21和第二電晶體T22。因此，已充電Q節點至第一高位電壓位準GVDD1。進一步而言，QB節點穩壓器 510的第一電晶體T51根據高電壓位準前端進位訊號CS1(k-2)而導通，並因而已放電QB節點至第三低位電壓位準GVSS3。
當在時間點P5至時間點P6期間輸入高電壓位準掃描時脈訊號SCCLK(i)時，升壓電容CS1可提升Q節點的電壓至高於第一高位電壓位準GVDD1的第一提升電壓位準BL1。因此，在時間點P5至時間點P6從第二輸出節點NO2輸出閘極訊號SCOUT(i)。
當高電壓位準掃描時脈訊號SCCLK(i)和高電壓位準掃描時脈訊號SCCLK(i+1) 在時間點P6至時間點P7期間一起輸入時，升壓電容CS1和升壓電容CS2提升Q節點的電壓至高於第一提升電壓位準BL1的第二提升電壓位準BL2。因此，在時間點P6至時間點P7期間從第三輸出節點NO3輸出閘極訊號SCOUT(i+1)。
當高電壓位準掃描時脈訊號SCCLK(i)、高電壓位準掃描時脈訊號SCCLK(i+1)以及高電壓位準掃描時脈訊號SCCLK(i+2) 在時間點P7至時間點P8期間一起輸入時，升壓電容CS1、升壓電容CS2和升壓電容CS3提升Q節點的電壓至高於第二提升電壓位準BL2的第三提升電壓位準BL3。因此，在時間點P7至時間點P8期間從第四輸出節點NO4輸出閘極訊號SCOUT(i+2)。
高電壓位準掃描時脈訊號SCCLK(i)、高電壓位準掃描時脈訊號SCCLK(i+1)、高電壓位準掃描時脈訊號SCCLK(i+2)以及高電壓位準掃描時脈訊號SCCLK(i+3)在時間點P8至時間點P9期間一起輸入。
進一步而言，在時間點P8至時間點P9期間輸入高電壓位準進位時脈訊號CRCLK(k)。亦即，在圖8所示的實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間點P8早於掃描時脈訊號SCCLK(i)的下降邊緣時間點P9。進一步而言，在圖8的實施例中，進位時脈訊號CRCLK(k)的下降邊緣時間點P12等同於掃描時脈訊號SCCLK(i+3)的下降邊緣時間點P12。
因此，如圖8以陰影方式所指出的，掃描時脈訊號SCCLK(i)和進位時脈訊號CRCLK(k)在時間點P8至時間點P9期間分別維持在高電壓位準。
換句話說，在本揭露的一實施例中，進位時脈訊號CRCLK(k)的高電壓位準期間的時間點P8至時間點P9的部分期間重疊於第一掃描時脈訊號(例如掃描時脈訊號SCCLK(i))的高電壓位準期間的時間點P8至時間點P9的部分期間。
因此，升壓電容CC、 升壓電容CS1、升壓電容CS2、升壓電容CS3和升壓電容CS4在時間點P8至時間點P9期間分提升Q節點的電壓至高於第三提升電壓位準BL3和第四提升電壓位準BL4的第五提升電壓位準BL5。因此，在時間點P8至時間點P9期間從第五輸出節點NO5輸出閘極訊號SCOUT(i+3)。
在時間點P9至時間點P10期間輸入高電壓位準掃描時脈訊號SCCLK(i+1)、高電壓位準掃描時脈訊號SCCLK(i+2)以及高電壓位準掃描時脈訊號SCCLK(i+3)以及高電壓位準進位時脈訊號CRCLK(k)。因此，升壓電容CS1、升壓電容CS2和升壓電容CS3提升Q節點的電壓至低於第五提升電壓位準BL5的第四提升電壓位準BL4。進一步而言，掃描時脈訊號SCCLK(i)和閘極訊號SCOUT(i)的電壓位準低於低電壓位準。
在時間點P10至時間點P11期間輸入高電壓位準掃描時脈訊號SCCLK(i+2)、高電壓位準掃描時脈訊號SCCLK(i+3)以及高電壓位準進位時脈訊號CRCLK(k)。因此，升壓電容CC、升壓電容CS3和升壓電容CS4提升Q節點的電壓至低於第四提升電壓位準BL4的第三提升電壓位準BL3。進一步而言，掃描時脈訊號SCCLK(i+1)和閘極訊號SCOUT(i+1) 的電壓位準低於低電壓位準。
在時間點P11至時間點P12期間輸入高電壓位準掃描時脈訊號SCCLK(i+3)以及高電壓位準進位時脈訊號CRCLK(k)。因此，升壓電容CC和升壓電容CS4提升Q節點的電壓至低於第三提升電壓位準BL3的第二提升電壓位準BL2。進一步而言，掃描時脈訊號SCCLK(i+2)和閘極訊號SCOUT(i+2) 的電壓位準在時間點P11至時間點P12期間低於低電壓位準。
在時間點P12至時間點P13期間，每個掃描時脈訊號和進位時脈訊號的電壓位準低於低電壓位準。進一步而言，在時間點P12至時間點P13期間輸入高電壓位準後端進位訊號CS2(k+2)。因此，Q節點的電壓位準在時間點P12至時間點P13低於第一高位電壓位準GVDD1。進一步而言，掃描時脈訊號SCCLK(i+3)和閘極訊號SCOUT(i+3) 的電壓位準在時間點P12至時間點P13期間分別低於低電壓位準。
雖然並未繪示，當在時間點P8至時間點P12期間輸入高電壓位準進位時脈訊號CRCLK(k)時，透過已根據充電至Q節點的電壓而導通的第一電晶體T81從第一輸出節點NO1輸出進位訊號C(k)。
當在時間點P12至時間點P16期間輸入高電壓位準後端進位訊號CS2(k+2)時，導通Q節點控制器504的第三電晶體T23和第四電晶體T24。因此，在時間點P16放電Q節點至第三低位電壓位準GVSS3。當Q節點已放電至第三低位電壓位準GVSS3，可關斷變壓器 508所包括的第四電晶體T44。可輸入第二高位電壓位準GVDD2至第一電晶體T41，使第一電晶體T41導通。當第一電晶體T41導通時，充電QB節點至第二高位電壓位準GVDD2。
圖9根據圖8的一實施例繪示當用於影像顯示的複數個閘極訊號從圖7的級電路輸出時Q節點的電壓波形、進位時脈訊號的電壓波形以及複數個閘極訊號的電壓波形。
圖9繪示圖8所示的訊號波形中Q節點的電壓波形900、閘極訊號SCOUT(i) 的電壓波形901、閘極訊號SCOUT(i+1) 的電壓波形902、閘極訊號SCOUT(i+2) 的電壓波形903、閘極訊號SCOUT(i+3) 的電壓波形904以及進位時脈訊號CRCLK(k) 的電壓波形910。
如上所述，在輸出閘極訊號SCOUT(i)、閘極訊號SCOUT(i+1)、閘極訊號SCOUT(i+2)以及閘極訊號SCOUT(i+3)的時間點P8至時間點P9期間中，進位時脈訊號CRCLK(k) 的電壓波形910維持在高電壓位準。特別是，如圖8以陰影方式所指出的，掃描時脈訊號SCCLK(i)、掃描時脈訊號SCCLK(i+1)、掃描時脈訊號SCCLK(i+2)、 掃描時脈訊號SCCLK(i+3)以及進位時脈訊號CRCLK(k)維持在高電壓位準。因此，Q節點的電壓位準在時間點P8至時間點P9期間從第三提升電壓位準BL3快速上升至第五提升電壓位準BL5。
然後，Q節點的電壓位準分別在時間點P9至時間點P10期間、時間點P10至時間點P11期間以及時間點P11至時間點P12期間依序下降至第四提升電壓位準BL4、且其接著下降至第三提升電壓位準BL3、且其又接著下降至第二提升電壓位準BL2。
然而，在時間點P12至時間點P13期間，當第j個掃描時脈訊號(例如掃描時脈訊號SCCLK(i+3))和進位時脈訊號CRCLK(k)同時下降至低電壓位準時，Q節點的電壓位準從第二提升電壓位準BL2突然下降至第一高位電壓位準GVDD1。
最後，根據圖9，在閘極訊號SCOUT(i)的下降邊緣時間點P9至下一個時間點P10的期間，Q節點的電壓位準從第五提升電壓位準BL5相對平緩地減少至第四提升電壓位準BL4，然而，在閘極訊號SCOUT(i+3)的下降邊緣時間點P12至下一個時間點P13的期間，Q節點的電壓位準從第二提升電壓位準BL2快速地減少至第一高位電壓位準GVDD1。因此，閘極訊號SCOUT(i)的下降時間和閘極訊號SCOUT(i+3)的下降時間的差值變大。
根據圖8的實施例確實操作圖7所示的級電路時所量測第1個閘極訊號SCOUT(i)和第j個閘極訊號SCOUT(i+3)的例示下降時間如下。 SCOUT(i): 0.748㎲ SCOUT(i+3) : 0.816㎲
在此範例中，第1個閘極訊號SCOUT(i)的下降時間和第j個閘極訊號SCOUT(i+3)的下降時間的差值為0.068㎲。第1個閘極訊號SCOUT(i)的下降時間和第j個閘極訊號SCOUT(i+3)的下降時間的差值可詮釋為第1個閘極訊號SCOUT(i)和第j個閘極訊號SCOUT(i+3)的輸出差異。
在此方式中，當從一個級電路輸出的 j個閘極訊號中第1個閘極訊號(例如閘極訊號SCOUT(i))和第j個閘極訊號(例如閘極訊號SCOUT(i+3))的輸出差值產生時，於接收複數個閘極訊號時分別對子像素充電的複數個資料電壓的數值之間的差值可能產生。因此，惡化顯示裝置的影像顯示品質。
下文中，描述從一個級電路輸出的 j個(例如4個)閘極訊號中第1個閘極訊號(例如閘極訊號SCOUT(i))和第j個閘極訊號(例如閘極訊號SCOUT(i+3))的輸出差值減少之另一個實施例。
圖10為根據本揭露的另一實施例繪示當圖7的級電路輸出用於影像顯示的閘極訊號時每個輸入訊號和每個輸出訊號的波形圖。
當在時間點P1至時間點P5期間輸入高電壓位準前端進位訊號CS1(k-2)時，Q節點控制器504的第一電晶體T21和第二電晶體T22導通。因此，已對Q節點充電至第一高位電壓位準GVDD1。進一步而言，QB節點穩壓器 510的第一電晶體T51根據高電壓位準前端進位訊號CS1(k-2)而導通，因而對QB節點放電至第三低位電壓位準GVSS3。
當在時間點P5至時間點P6期間輸入高電壓位準掃描時脈訊號SCCLK(i)時，升壓電容CS1可提升Q節點的電壓至高於第一高位電壓位準GVDD1的第一提升電壓位準BL1。因此，在時間點P5至時間點P6期間從第二輸出節點NO2輸出閘極訊號SCOUT(i)。
當高電壓位準掃描時脈訊號SCCLK(i)和高電壓位準掃描時脈訊號SCCLK(i+1) 在時間點P6至時間點P7期間一起輸入時，升壓電容CS1和升壓電容CS2提升Q節點的電壓至高於第一提升電壓位準BL1的第二提升電壓位準BL2。因此，在時間點P6至時間點P7期間從第三輸出節點NO3輸出閘極訊號SCOUT(i+1)。
當高電壓位準掃描時脈訊號SCCLK(i)、高電壓位準掃描時脈訊號SCCLK(i+1)以及高電壓位準掃描時脈訊號SCCLK(i+2) 在時間點P7至時間點P8期間一起輸入時，升壓電容CS1、升壓電容CS2和升壓電容CS3提升Q節點的電壓至高於第二提升電壓位準BL2的第三提升電壓位準BL3。因此，在時間點P7至時間點P8期間從第四輸出節點NO4輸出閘極訊號SCOUT(i+2)。
高電壓位準掃描時脈訊號SCCLK(i)、高電壓位準掃描時脈訊號SCCLK(i+1)、高電壓位準掃描時脈訊號SCCLK(i+2)以及高電壓位準掃描時脈訊號SCCLK(i+3)在時間點P8至時間點P9期間一起輸入。
在一個範例中，在圖10的實施例中，不在時間點P8至時間點P9期間輸入進位時脈訊號CRCLK(k)。亦即，進位時脈訊號CRCLK(k) 的電壓位準在時間點P8至時間點P9期間維持在低電壓位準。
在圖10的實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間點P9設定為與掃描時脈訊號SCCLK(i)的下降邊緣時間點P9相同。然而，在本揭露的另一個實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間點可設定為晚於掃描時脈訊號SCCLK(i)的下降邊緣時間點。舉例來說，在本揭露的另一個實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間可設定為時間點P10而非時間點P9。
進一步而言，在圖10的實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間點P9可設定為晚於掃描時脈訊號SCCLK(i+3)的上升邊緣時間點P8。在本揭露的另一個實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間可設定為時間點P10而非時間點P9。
進一步而言，在圖10的實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間點P13可設定為晚於掃描時脈訊號SCCLK(i+3)的上升邊緣時間點P12。在本揭露的另一個實施例中，進位時脈訊號CRCLK(k)的上升邊緣時間可設定為時間點P14而非時間點P13。
最後，根據本揭露的另一個實施例，進位時脈訊號CRCLK(k)的高電壓位準期間(時間點P9至時間點P13)和第1個掃描時脈訊號(例如掃描時脈訊號SCCLK(i)) 的高電壓位準期間(時間點P5至時間點P9)不互相重疊。根據本揭露，進位時脈訊號CRCLK(k)的高電壓位準期間(時間點P9至時間點P13)和第1個掃描時脈訊號(例如掃描時脈訊號SCCLK(i)) 的高電壓位準期間(時間點P5至時間點P9)不互相重疊之情況可包括進位時脈訊號CRCLK(k)的上升邊緣時間點晚於掃描時脈訊號SCCLK(i)的下降邊緣時間點的情況和進位時脈訊號CRCLK(k)的上升邊緣時間點P9相等於掃描時脈訊號SCCLK(i)的下降邊緣時間點P9的情況。
進一步而言，根據本揭露的另一個實施例，進位時脈訊號CRCLK(k)的高電壓位準期間之時間點P9至時間點P12的部分期間和第j個掃描時脈訊號(例如掃描時脈訊號SCCLK(i+3)) 的高電壓位準期間之時間點P9至時間點P12的部分期間互相重疊。
因此，升壓電容CS1、升壓電容CS2、升壓電容CS3以及升壓電容CS4在時間點P8至時間點P9期間提升Q節點的電壓至第四提升電壓位準BL4。因此，閘極訊號SCOUT(i+3)在時間點P8至時間點P9期間從第五輸出節點NO5輸出。
在時間點P9至時間點P10期間輸入高電壓位準掃描時脈訊號SCCLK(i+1)、高電壓位準掃描時脈訊號SCCLK(i+2)以及高電壓位準掃描時脈訊號SCCLK(i+3)以及高電壓位準進位時脈訊號CRCLK(k)。因此，升壓電容CC、升壓電容CS2、升壓電容CS3以及升壓電容CS4在時間點P9至時間點P10期間提升Q節點的電壓至第四提升電壓位準BL4。進一步而言，掃描時脈訊號SCCLK(i)和閘極訊號SCOUT(i)的電壓位準在時間點P9至時間點P10期間低於低電壓位準。
在時間點P10至時間點P11期間輸入高電壓位準掃描時脈訊號SCCLK(i+2)、高電壓位準掃描時脈訊號SCCLK(i+3)以及高電壓位準進位時脈訊號CRCLK(k)。因此，升壓電容CC、升壓電容CS3和升壓電容CS4提升Q節點的電壓至低於第四提升電壓位準BL4的第三提升電壓位準BL3。進一步而言，掃描時脈訊號SCCLK(i+1)和閘極訊號SCOUT(i+1) 的電壓位準在時間點P10至時間點P11期間低於低電壓位準。
在時間點P11至時間點P12期間輸入高電壓位準掃描時脈訊號SCCLK(i+3)以及高電壓位準進位時脈訊號CRCLK(k)。因此，升壓電容CC和升壓電容CS4提升Q節點的電壓至低於第三提升電壓位準BL3的第二提升電壓位準BL2。進一步而言，掃描時脈訊號SCCLK(i+2)和閘極訊號SCOUT(i+2) 的電壓位準在時間點P11至時間點P12期間低於低電壓位準。
在時間點P12至時間點P13期間，僅有高電壓位準進位時脈訊號CRCLK(k)輸入。因此，Q節點的電壓位準在時間點P12至時間點P13低於第一高位電壓位準GVDD1。進一步而言，掃描時脈訊號SCCLK(i+3)和閘極訊號SCOUT(i+3) 的電壓位準在時間點P12至時間點P13期間分別低於低電壓位準。
雖然並未繪示，當在時間點P9至時間點P13期間輸入高電壓位準進位時脈訊號CRCLK(k)時，透過已根據充電至Q節點的電壓而導通的第一電晶體T81從第一輸出節點NO1輸出進位訊號C(k)。
當在時間點P13至時間點P17期間輸入高電壓位準後端進位訊號CS2(k+2)時，Q節點控制器504的第三電晶體T23和第四電晶體T24導通。因此，Q節點在時間點P17放電至第三低位電壓位準GVSS3(未繪示在圖10中)。當Q節點已放電至第三低位電壓位準GVSS3時，變壓器 508所包括的第四電晶體T44關斷。輸入第二高位電壓位準GVDD2至第一電晶體T41，使得第一電晶體T41導通。當第一電晶體T41導通時，充電QB節點至第二高位電壓位準GVDD2。
圖11根據圖10的一實施例繪示當用於影像顯示的複數個閘極訊號從圖7的級電路輸出時Q節點的電壓波形、進位時脈訊號的電壓波形以及複數個閘極訊號的電壓波形。
圖11繪示圖10所示的訊號波形中Q節點的電壓波形1100、閘極訊號SCOUT(i) 的電壓波形1101、閘極訊號SCOUT(i+1) 的電壓波形1102、閘極訊號SCOUT(i+2) 的電壓波形1103、閘極訊號SCOUT(i+3) 的電壓波形1104以及進位時脈訊號CRCLK(k) 的電壓波形1110。
如上所述，在圖10的實施例中，進位時脈訊號CRCLK(k)的時間點P9至時間點P13的高電壓位準期間和第1個掃描時脈訊號(例如掃描時脈訊號SCCLK(i))的時間點P5至時間點P9的高電壓位準期間不互相重疊。因此，在輸出閘極訊號SCOUT(i)、閘極訊號SCOUT(i+1)、閘極訊號SCOUT(i+2)以及閘極訊號SCOUT(i+3)的時間點P8至時間點P9期間中，進位時脈訊號CRCLK(k) 的電壓波形1110維持在低電壓位準。
因此，在時間點P8至時間點P9的期間，Q節點的電壓位準從第三提升電壓位準BL3提升至第四提升電壓位準BL4。
接著，Q節點的電壓位準在時間點P9至時間點P10的期間維持在第四提升電壓位準BL4。進一步而言，Q節點的電壓位準在時間點P10至時間點P11的期間和在時間點P11至時間點P12的期間分別依序下降至第三提升電壓位準BL3和第二提升電壓位準BL2。
在一個範例中，第j個掃描時脈訊號(例如掃描時脈訊號SCCLK(i+3))在時間點P12至時間點P13的期間維持在低電壓位準，而進位時脈訊號CRCLK(k)維持在高電壓位準。因此，Q節點的電壓位準從第二提升電壓位準BL2緩慢地下降至第一提升電壓位準BL1。
最後，根據圖11，在閘極訊號SCOUT(i)的下降邊緣時間點P9至下一個時間點P10的期間，Q節點的電壓位準維持在第四提升電壓位準BL4，然而，在閘極訊號SCOUT(i+3)的下降邊緣時間點P12至下一個時間點P13的期間，Q節點的電壓位準從第二提升電壓位準BL2緩慢地下降至第一提升電壓位準BL1。因此，與圖8的實施例相比之下，閘極訊號SCOUT(i)的下降時間和閘極訊號SCOUT(i+3)的下降時間的差值減少。
根據圖10的實施例確實操作圖7所示的級電路時所量測第1個閘極訊號(例如SCOUT(i))和第j個閘極訊號(例如SCOUT(i+3))的例示下降時間如下。 SCOUT(i): 0.751㎲ SCOUT(i+3) : 0.794㎲
根據量測結果，在第j個閘極訊號(例如閘極訊號SCOUT(i+3))的下降邊緣時間點P12至下一個時間點P13的期間，Q節點的電壓位準從第二提升電壓位準BL2逐漸減少至第一提升電壓位準BL1。因此，與圖8的實施例相比之下，第j個閘極訊號(例如閘極訊號SCOUT(i+3))的下降時間減少。
在此範例中，第1個閘極訊號SCOUT(i)的下降時間和第 j個閘極訊號SCOUT(i+3)的下降時間之間的差值為0.043㎲。與根據圖8的實施例操作圖7所示的級電路時第1個閘極訊號(例如SCOUT(i))的下降時間和第 j個閘極訊號(例如SCOUT(i+3))的下降時間之間的差值0.068㎲相比較之下，差值0.043㎲相對於0.068㎲減少35%。
亦即，當根據圖10的實施例確實操作圖7所示的級電路時，與圖8的實施例操作圖7所示的級電路相比之下，第1個閘極訊號(例如SCOUT(i))和第 j個閘極訊號(例如SCOUT(i+3))之間的輸出差異減少。由於第1個閘極訊號(例如SCOUT(i))和第 j個閘極訊號(例如SCOUT(i+3))之間的輸出差異減少，可減少從閘極驅動電路輸出之兩個閘極訊號之間的輸出差異。因此，可改善顯示裝置的影像顯示品質。
雖然本揭露的實施例已參考附圖詳細描述，本揭露不需限定於這些實施例。本揭露可以各種修改方式實施而不悖離本揭露的技術思想範圍。因此，本揭露所揭示的實施例不欲圖限制本揭露的技術思想而為描述本揭露。本揭露的技術思想的範圍不受限於實施例。因此，應理解的是前述實施例為說明性質而非在所有方面限制。本揭露的保護範圍應由申請專利範圍詮釋，且本揭露的範圍內所有技術思想應詮釋為本揭露所包括的範圍內。
14:資料線 14A, 14A_1~14A_m:資料電壓供應線 14B, 14B_1~14B_m:感測電壓讀取線 15:閘極線 15A, 15A_1~15A_n:第一閘極線 15B, 15B_1~15B_n:第二閘極線 105:顯示裝置 106:顯示面板 124:時脈控制器 126:資料驅動電路 128:閘極驅動電路 131:閘極驅動電壓線 132:時脈訊號線 133:線感測準備訊號線 134:重置訊號線 135:面板訊號線 502:線選擇器 504:Q節點控制器 506:Q節點和QH節點穩壓器 508:變壓器 510:QB節點穩壓器 512:進位訊號輸出模組 514:閘極訊號輸出模組 900, 901~904, 910, 1100, 1101~1104, 1110:電壓波形 ADC:類比數位轉換器 BL1:第一提升電壓位準 BL2:第二提升電壓位準 BL3:第三提升電壓位準 BL4:第四提升電壓位準 BL5:第五提升電壓位準 C, C(1)~C(k):進位訊號 CS1:前端進位訊號 CS2:後端進位訊號 CA:預充電電容 CC, CS1~CS4:升壓電容 CLK:時脈訊號 CRCLK(k):進位時脈訊號 Cst:儲存電容 Cx:感測電容 DA:充電電壓的差值 DAC:類比轉換器 DATA:影像資料 DCLK:時脈點訊號 DDC:資料控制訊號 DE:資料致能訊號 DST1:前端虛擬級電路 DST2:後端虛擬級電路 DT:驅動電晶體 DT:充電時間的差值 EVDD, GVDD:高位電壓 EVSS, GVSS:低位電壓 GDC:閘極控制訊號 GVDD1:第一高位電壓位準 GVDD2:第二高位電壓位準 GVDD3:第三高位電壓位準 GVSS1:第一低位電壓位準 GVSS2:第二低位電壓位準 GVSS3:第三低位電壓位準 Hsync:水平同步訊號 Ioled:電流 L#1 ~L#n:水平線 LSP:線感測準備訊號 MDATA:補償影像資料 N1:第一節點 N2:第二節點 NC1:第一連接節點 NC2:第二連接節點 NC3:第三連接節點 NO1:第一輸出節點 NO2:第二輸出節點 NO3:第三輸出節點 NO4:第四輸出節點 NO5:第五輸出節點 OLED:有機發光二極體 POS:面板訊號 P1~P16, TA, TB:時間點 RESET:重置訊號 SCAN, SCOUT1:第一閘極訊號 SCCLK(i)~SCCLK(i+3):掃描時脈訊號 SCOUT(1)~SCOUT(n), SCOUT(i)~ SCOUT(i+3):閘極訊號 SEN, SCOUT2:第二閘極訊號 SP:子像素 ST(1)~ST(k):級電路 ST1:第一切換電晶體 ST2:第二切換電晶體 SW1:初始開關 SW2:取樣開關 T11, T21, T31, T41, T51, T71, T81:第一電晶體 T12, T22, T32, T42, T52, T72, T82:第二電晶體 T13, T23, T43, T53, T73:第三電晶體 T14, T24, T44, T74:第四電晶體 T15, T25, T45, T75:第五電晶體 T16, T26, T76:第六電晶體 T17, T27, T77:第七電晶體 T28, T78:第八電晶體 VA:第一電壓值 VB:第二電壓值 VC:充電電壓 Vdata:資料電壓 VST:閘極開始訊號 VM:最大值 Vpre:初始電壓 Vsen:感測電壓 Vsync:垂直同步訊號
圖1為根據本揭露的一實施例繪示顯示裝置配置的方塊圖。 圖2為根據本揭露的一實施例繪示顯示裝置所包括的子像素陣列的配置圖。 圖3為根據本揭露的一實施例繪示子像素電路以及時脈控制器、資料驅動電路和子像素之間的連接結構。 圖4為根據本揭露的一實施例繪示閘極驅動電路所包括的複數個級電路的配置圖。 圖5繪示閘極訊號的下降時間。 圖6為繪示具有不同下降時間的兩個閘極訊號以及透過兩個閘極訊號分別對兩個子像素充電的電壓數值。 圖7為根據本揭露的一實施例繪示級電路的電路圖。 圖8為根據本揭露的一實施例繪示當圖7的級電路輸出用於影像顯示的閘極訊號時每個輸入訊號和每個輸出訊號的波形圖。 圖9根據圖8的一實施例繪示當用於影像顯示的複數個閘極訊號從圖7的級電路輸出時Q節點的電壓波形、進位時脈訊號的電壓波形以及複數個閘極訊號的電壓波形。 圖10為根據本揭露的另一實施例繪示當圖7的級電路輸出用於影像顯示的閘極訊號時每個輸入訊號和每個輸出訊號的波形圖。 圖11根據圖10的一實施例繪示當用於影像顯示的複數個閘極訊號從圖7的級電路輸出時Q節點的電壓波形、進位時脈訊號的電壓波形以及複數個閘極訊號的電壓波形。
BL1:第一提升電壓位準
BL2:第二提升電壓位準
BL3:第三提升電壓位準
BL4:第四提升電壓位準
C(k-2):前端進位訊號
C(k+2):後端進位訊號
CRCLK(k):進位時脈訊號
GVDD1:第一高位電壓位準
GVDD2:第二高位電壓位準
GVSS1:第一低位電壓位準
GVSS3:第三低位電壓位準
P1~P16:時間點
SCCLK(i)~SCCLK(i+3):掃描時脈訊號
SCOUT(i)~SCOUT(i+3):閘極訊號

Claims (11)

  1. 一種閘極驅動電路，用於一顯示裝置，其中該閘極驅動電路包括複數個級電路， 其中每個級電路供應一閘極訊號至每條閘極線並包括一Q節點和一QB節點， 其中每個級電路包括： 一Q節點控制器用於： 運作以回應一前端進位訊號的輸入，以對該Q節點充電至一第一高位電壓位準； 運作以回應一後端進位訊號的輸入，以對該Q節點放電至一第三低位電壓位準； 一QB節點穩壓器，用於運作回應該前端進位訊號的輸入，以對該QB節點放電至該第三低位電壓位準； 一進位訊號輸出模組，用於根據該Q節點的電壓位準或該QB節點的電壓位準運作，以根據一進位時脈訊號或該第三低位電壓位準輸出一進位訊號；以及 一閘極訊號輸出模組，用於根據該Q節點的電壓位準或該QB節點的電壓位準運作，以輸出根據第1個至第j個掃描時脈訊號或一第一低位電壓位準的第1個至第j個閘極訊號，其中j為正整數，及 其中該進位時脈訊號的高電壓位準期間設定為不重疊於該第1個掃描時脈訊號的高電壓位準期間。
  2. 如請求項1所述之閘極驅動電路，其中每個級電路進一步包括一M節點和一QH節點， 其中每個級電路進一步包括： 一線選擇器用於： 運作以回應一線感測準備訊號的輸入，以根據該前端進位訊號對該M節點充電；以及 運作以回應一重置訊號的輸入，以對該Q節點充電至該第一高位電壓位準；或 運作以回應一面板訊號的輸入，以對該Q節點放電至該第三低位電壓位準； 一Q節點和QH節點穩壓器，用於在該QB節點已充電至一第二高位電壓位準時將該Q節點和該QH節點的每一者放電至該第三低位電壓位準；以及 一變壓器，用於根據該Q節點的電壓位準改變該QB節點的電壓位準； 其中該QB節點穩壓器進一步用於運作以回應該重置訊號的輸入和該M節點的一充電電壓，以對該QB節點放電至該第三低位電壓位準。
  3. 如請求項1所述之閘極驅動電路， 其中該進位訊號輸出模組包括一升壓電容，該升壓電容連接於該Q節點和該進位訊號的輸出節點之間，及 其中該閘極訊號輸出模組包括j個升壓電容，該j個升壓電容分別連接於該Q節點和該第1個至第j個閘極訊號的複數個輸出節點之間。
  4. 如請求項1所述之閘極驅動電路，其中該前端進位訊號的高電壓位準期間設定為不重疊於該第1個掃描時脈訊號的高電壓位準期間。
  5. 如請求項1所述之閘極驅動電路，其中該前端進位訊號的高電壓位準期間設定為不重疊於一後端進位時脈訊號的高電壓位準期間。
  6. 如請求項2所述之閘極驅動電路，其中該第一高位電壓位準和該第二高位電壓位準設定為不同位準，及 其中該第一低位電壓位準和該第三高位電壓位準設定為不同位準。
  7. 如請求項1所述之閘極驅動電路，其中該進位時脈訊號的一上升邊緣時間設定為相同於或晚於該第1個掃描時脈訊號的一下降邊緣時間。
  8. 如請求項1所述之閘極驅動電路，其中該進位時脈訊號的一上升邊緣時間設定為晚於該第j個掃描時脈訊號的一上升邊緣時間。
  9. 如請求項8所述之閘極驅動電路，其中該進位時脈訊號的一下降邊緣時間設定為晚於該第j個掃描時脈訊號的一下降邊緣時間。
  10. 如請求項1所述之閘極驅動電路，其中該進位時脈訊號的高電壓位準期間設定為重疊於第j個掃描時脈訊號的高電壓位準期間。
  11. 一種顯示裝置，包括： 一顯示面板，包括複數個子像素，該複數個子像素分別設置於複數條閘極線和複數條資料線之間的複數個交會處； 如請求項1至請求項10之任一項所述的閘極驅動電路； 一資料驅動電路，用於供應一資料電壓至每一資料線；以及 一時脈控制器，用於控制該閘極驅動電路和該資料驅動電路的每一者的運作。
TW110148779A 2020-12-24 2021-12-24 閘極驅動電路及其顯示裝置 TWI790874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0183752 2020-12-24
KR1020200183752A KR20220092206A (ko) 2020-12-24 2020-12-24 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
TW202226209A TW202226209A (zh) 2022-07-01
TWI790874B true TWI790874B (zh) 2023-01-21

Family

ID=81972371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148779A TWI790874B (zh) 2020-12-24 2021-12-24 閘極驅動電路及其顯示裝置

Country Status (6)

Country Link
US (1) US11482179B2 (zh)
KR (1) KR20220092206A (zh)
CN (1) CN114677970B (zh)
DE (1) DE102021134041A1 (zh)
GB (1) GB2604024B (zh)
TW (1) TWI790874B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637299B1 (ko) * 2020-12-31 2024-02-15 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190108809A1 (en) * 2017-10-09 2019-04-11 Boe Technology Group Co., Ltd. Shift Register and Driving Method Thereof, Gate Drive Circuit and Display Apparatus
TWI688928B (zh) * 2019-01-21 2020-03-21 友達光電股份有限公司 閘極驅動電路
US20200135115A1 (en) * 2018-10-30 2020-04-30 Lg Display Co., Ltd. Gate driver, organic light emitting display device including the same, and method for operating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101992889B1 (ko) 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101419248B1 (ko) 2012-09-28 2014-07-15 엘지디스플레이 주식회사 쉬프트 레지스터
KR102338948B1 (ko) * 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102437170B1 (ko) * 2017-09-29 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치
KR102461392B1 (ko) * 2017-10-26 2022-10-31 엘지디스플레이 주식회사 Oled 표시패널 및 oled 표시장치
KR102523066B1 (ko) * 2017-11-21 2023-04-17 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함한 전계발광 표시장치
KR102505897B1 (ko) * 2017-11-27 2023-03-03 엘지디스플레이 주식회사 Oled 표시패널
KR102656236B1 (ko) * 2018-09-03 2024-04-09 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
KR20200072635A (ko) * 2018-12-12 2020-06-23 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20210086294A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20210086295A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20210086293A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20210086311A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20220085927A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 주사구동부 및 이를 포함하는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190108809A1 (en) * 2017-10-09 2019-04-11 Boe Technology Group Co., Ltd. Shift Register and Driving Method Thereof, Gate Drive Circuit and Display Apparatus
US20200135115A1 (en) * 2018-10-30 2020-04-30 Lg Display Co., Ltd. Gate driver, organic light emitting display device including the same, and method for operating the same
TWI688928B (zh) * 2019-01-21 2020-03-21 友達光電股份有限公司 閘極驅動電路
TW202029159A (zh) * 2019-01-21 2020-08-01 友達光電股份有限公司 閘極驅動電路

Also Published As

Publication number Publication date
KR20220092206A (ko) 2022-07-01
US11482179B2 (en) 2022-10-25
TW202226209A (zh) 2022-07-01
US20220208112A1 (en) 2022-06-30
GB2604024B (en) 2023-04-12
CN114677970A (zh) 2022-06-28
GB2604024A (en) 2022-08-24
CN114677970B (zh) 2024-01-05
DE102021134041A1 (de) 2022-06-30

Similar Documents

Publication Publication Date Title
CN108269537B (zh) 有机发光二极管显示设备
US10930215B2 (en) Pixel circuit, driving method thereof, and display apparatus
WO2020168849A1 (zh) 显示面板及其驱动方法、显示装置
US8519917B2 (en) Organic light emitting display and method of driving the same
EP2747066B1 (en) Organic light emitting display device and method of driving the same
US20100085282A1 (en) Organic light emitting diode display
US20110018858A1 (en) Organic light emitting display and method of driving the same
US11004376B2 (en) Scan driver and display device including the same
US11551620B2 (en) Gate driver circuit and display device including the same
KR102320459B1 (ko) 슈퍼픽셀에서의 다중 센싱 방법 및 이를 적용하는 유기발광표시장치
CN114694596B (zh) 选通驱动器电路和包括该选通驱动器电路的显示装置
CN114765019B (zh) 选通驱动器电路和包括该选通驱动器电路的显示装置
TW200532621A (en) Driver apparatus, display device and drive control method
TWI790874B (zh) 閘極驅動電路及其顯示裝置
US11551619B2 (en) Gate driver circuit and display device including the same
KR102322912B1 (ko) 다중 서브픽셀 센싱 방법 및 이를 적용하는 유기발광표시장치
US20240177679A1 (en) Display device and display driving method
US20230215380A1 (en) Gate driving circuit and display device
US20230215378A1 (en) Gate driving circuit and display device including gae driving circuit
CN118116342A (zh) 显示装置和显示驱动方法
KR20220096586A (ko) 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
CN116343671A (zh) 显示装置和驱动电路