CN114765019B - 选通驱动器电路和包括该选通驱动器电路的显示装置 - Google Patents

选通驱动器电路和包括该选通驱动器电路的显示装置 Download PDF

Info

Publication number
CN114765019B
CN114765019B CN202111590092.XA CN202111590092A CN114765019B CN 114765019 B CN114765019 B CN 114765019B CN 202111590092 A CN202111590092 A CN 202111590092A CN 114765019 B CN114765019 B CN 114765019B
Authority
CN
China
Prior art keywords
node
voltage
transistor
signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111590092.XA
Other languages
English (en)
Other versions
CN114765019A (zh
Inventor
张旼揆
孙美英
慎弘縡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114765019A publication Critical patent/CN114765019A/zh
Application granted granted Critical
Publication of CN114765019B publication Critical patent/CN114765019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

选通驱动器电路和包括该选通驱动器电路的显示装置。公开了一种尺寸减小的选通驱动器电路和包括该选通驱动器电路的显示装置。选通驱动器电路包括多个级电路。每个级电路向布置在显示面板中的每条选通线提供选通信号，并且包括M节点、Q节点、QH节点和QB节点。每个级电路包括选通信号输出模块，所述选通信号输出模块基于Q节点的电压电平或QB节点的电压电平而工作，以基于第一扫描时钟信号至第j扫描时钟信号或第一低电位电压输出第一选通信号至第j选通信号。

Description

选通驱动器电路和包括该选通驱动器电路的显示装置
技术领域
本公开涉及尺寸减小的选通驱动器电路和包括该选通驱动器电路的显示装置。
背景技术
近年来，使用诸如液晶显示装置、有机发光显示装置、发光二极管显示装置和电泳显示装置的平板显示面板的显示装置已经被广泛使用。
显示装置可包括具有发光元件的像素和用于驱动发光元件的像素电路。例如，像素电路包括驱动晶体管以及至少一个开关晶体管，所述驱动晶体管控制流过发光元件的驱动电流，所述至少一个开关晶体管根据选通信号对驱动晶体管的栅极-源极电压进行控制(或编程)。可以基于从设置在显示面板的基板上的选通驱动器电路输出的选通信号来切换像素电路的开关晶体管。
显示装置包括显示图像的显示区域和不显示图像的非显示区域。在显示装置的显示区域的尺寸增大时，随着非显示区域的尺寸减小，显示装置的边缘区域或边框区域的尺寸也减小。
发明内容
选通驱动器电路被设置在显示装置的非显示区域中。随着选通驱动器电路的尺寸减小，显示区域的尺寸增大。
选通驱动器电路包括多个级电路。每个级电路包括用于产生选通信号的多个晶体管。随着包括在每个级电路中的晶体管的数量增加，级电路的尺寸以及选通驱动器电路的尺寸增加。因此，为了减小选通驱动器电路的尺寸并增大显示区域的尺寸，需要减少每个级电路中包含的晶体管的数量。
此外，随着每个级电路中包括的晶体管的工作次数增加，晶体管的特性(例如，其阈值电压的大小)发生变化。因此，随着其阈值电压的大小变化，控制节点处会出现电压降，使得晶体管不会保持在完全关断状态。因此，在选通驱动器电路工作期间，在每个级电路中都会出现漏电流。当选通信号由于漏电流而不能正常输出时，显示装置的图像质量会劣化。
本公开提供了用于解决上述技术问题的实施方式。
本公开的目的是提供一种由于构成级电路的晶体管的数量和连接到晶体管的线的数量减少而具有减小的尺寸的选通驱动器电路以及包括该选通驱动器电路的、其显示区域增大的显示装置。
此外，本公开的目的是提供一种具有改进的耐用性和可靠性的选通驱动器电路以及包括该选通驱动器电路的显示装置，在所述选通驱动器电路中，级电路中包括的晶体管的电压应力被降低以延长晶体管的寿命。
根据本公开的目的不限于上述目的。根据本公开的未提及的其他目的和优点可以基于以下描述来理解，并且可以基于根据本公开的实施方式更清楚地理解。另外，将容易理解，根据本公开的目的和优点可以使用所附权利要求中所示的手段及其组合来实现。
根据本公开的一个实施方式的选通驱动器电路可以向每条选通线提供选通信号并且可以包括多个级电路，每个级电路包括M节点、Q节点、QH节点和QB节点。
在本公开的一个实施方式中，每个级电路都包括线选择器、Q节点控制器、Q节点和QH节点稳定器、反相器、QB节点稳定器、进位信号输出模块、选通信号输出模块和Q节点启动加载器(bootstrapper)。
响应于线感测准备信号的输入，线选择器基于前进位信号对M节点进行充电。响应于复位信号的输入，线选择器将Q节点充电至第一高电位电压电平。响应于面板开启信号的输入，线选择器将Q节点放电至第三低电位电压电平。
响应于前进位信号的输入，Q节点控制器将Q节点充电至第一高电位电压电平。响应于后进位信号的输入，Q节点控制器将Q节点放电至第三低电位电压电平。
当QB节点已被充电至第二高电位电压电平时，Q节点和QH节点稳定器将Q节点和QH节点放电至第三低电位电压电平。
反相器基于Q节点的电压电平改变QB节点的电压电平。
QB节点稳定器响应于后进位信号的输入、复位信号的输入以及M节点的充电电压，将QB节点放电至第三低电位电压电平。
进位信号输出模块基于Q节点的电压电平或QB节点的电压电平而工作，以基于进位时钟信号或第三低电位电压输出进位信号。
选通信号输出模块基于Q节点的电压电平或QB节点的电压电平而工作，以第一至第j扫描时钟信号或第一低电位输出第一至第j选通信号。
此外，根据本公开的一个实施方式的显示装置包括：显示面板，该显示面板包括分别设置在选通线与数据线之间的交叉处的子像素；选通驱动器电路，该选通驱动器电路用于向每条选通线提供扫描信号；数据驱动器电路，该数据驱动器电路用于向每条数据线提供数据电压；以及定时控制器，该定时控制器控制选通驱动器电路和数据驱动器电路中的每一个的工作定时。
在本公开的一个实施方式中，选通驱动器电路可以向每条选通线提供选通信号并且可以包括多个级电路，每个级电路包括M节点、Q节点、QH节点和QB节点。
在本公开的一个实施方式中，每个级电路都包括线选择器、Q节点控制器、Q节点和QH节点稳定器、反相器、QB节点稳定器、进位信号输出模块、选通信号输出模块和Q节点启动加载器。
响应于线感测准备信号的输入，线选择器基于前进位信号对M节点进行充电。响应于复位信号的输入，线选择器将Q节点充电至第一高电位电压电平。响应于面板开启信号的输入，线选择器将Q节点放电至第三低电位电压电平。
响应于前进位信号的输入，Q节点控制器将Q节点充电至第一高电位电压电平。响应于后进位信号的输入，Q节点控制器将Q节点放电至第三低电位电压电平。
当QB节点已被充电至第二高电位电压电平时，Q节点和QH节点稳定器将Q节点和QH节点放电至第三低电位电压电平。
反相器基于Q节点的电压电平改变QB节点的电压电平。
QB节点稳定器响应于后进位信号的输入、复位信号的输入以及M节点的充电电压，将QB节点放电至第三低电位电压电平。
进位信号输出模块基于Q节点的电压电平或QB节点的电压电平而工作，以根据进位时钟信号或第三低电位电压输出进位信号。
选通信号输出模块基于Q节点的电压电平或QB节点的电压电平而工作，以第一扫描时钟信号至第j扫描时钟信号或第一低电位输出第一选通信号至第j选通信号。
根据本公开的一个实施方式，在可以保证选通驱动器电路的稳定工作的同时，可以减少构成选通驱动器电路的级电路的晶体管的数量和连接晶体管的线的数量。当构成级电路的晶体管数量减少时，选通驱动器电路的尺寸减小，从而显示装置的显示区域的尺寸增大。此外，由于构成级电路的晶体管的数量减少，级电路的配置和设计就变得更简单。
此外，根据本公开的一个实施方式，可以基于显示装置的工作持续时间来调整输入到包括在级电路中的晶体管的电压的大小。因此，可以降低晶体管的电压应力，从而延长晶体管的寿命。因此，可以提高选通驱动器电路和显示装置中的每一者的耐用性，并且可以提高选通驱动器电路和显示装置中的每一者的工作可靠性。
本公开的效果不限于上述效果，本领域技术人员将从以下描述清楚地理解未提及的其他效果。
附图说明
图1是示出了根据本公开的一个实施方式的显示装置的配置的框图。
图2示出了根据本公开的一个实施方式的显示面板中包括的子像素阵列的配置。
图3示出了根据本公开的一个实施方式的子像素电路的配置以及定时控制器、数据驱动器电路和子像素之间的连接结构。
图4示出了根据本公开的一个实施方式的选通驱动器电路中包括的多个级电路的配置。
图5是示出了根据本公开的一个实施方式的级电路的电路图。
图6示出了当图5的级电路输出用于奇数帧中的图像显示的选通信号时输入信号和输出信号中的每一者的波形。
图7示出了当图5的级电路输出用于偶数帧中的图像显示的选通信号时输入信号和输出信号中的每一者的波形。
图8示出了根据本公开的另一实施方式的选通驱动器电路中包括的多个级电路的配置。
图9是示出了根据本公开的另一实施方式的级电路的电路图。
图10示出了当图9的级电路输出用于图像显示的选通信号时输入信号和输出信号中的每一者的波形。
图11是示出在本公开的一个实施方式中第二高电位电压的大小根据选通驱动器电路的工作持续时间而变化的曲线图。
图12是示出晶体管的阈值电压的大小根据选通驱动器电路的工作持续时间而变化的曲线图。
具体实施方式
为了图示的简单和清楚起见，附图中的要素不一定按比例绘制。不同附图中的相同附图标记指示相同或者类似要素，并因此执行相似的功能。此外，为了描述的简单，省略了众所周知的步骤和要素的描述和细节。此外，在本公开的以下详细描述中，提出许多具体细节以便提供对本公开的更彻底理解。然而，应当理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，没有详细描述众所周知的方法、过程、组件和电路，以免不必要地混淆本公开的方面。下面进一步例示和描述各种实施方式的示例。应当理解，本文的描述并不旨在将权利要求限制为所描述的特定实施方式。相反，它旨在涵盖可能在由所附权利要求限定的本公开的精神和范围内的替代、修改和等同物。
在用于描述本公开的实施方式的附图中公开的形状、尺寸、比例、角度、数量等是示例性的，并且本公开不限于此。相同的附图标记在本文中指代相同的要素。此外，为了描述的简单，省略了众所周知的步骤和要素的描述和细节。此外，在本公开的以下详细描述中，提出许多具体细节以便提供对本公开的更彻底理解。然而，应当理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，没有详细描述众所周知的方法、过程、组件和电路，以免不必要地混淆本公开的方面。
本文使用的术语目的只是在于描述具体实施方式，而不旨在限制本公开。如本文所使用的，可以构成“一个”的单数旨在也包括可以构成的复数，除非上下文清楚地另有指明。还应当理解，术语“包括”、“包含”、“含有”和“具有”当在本说明书使用时是指存在陈述的特征、整数、工作、要素和/或部件,但是不排除存在或者添加一个或更多个其他特征、整数、工作、要素、部件和/或其部分。如本文所使用的，术语“和/或”包括相关列出项目的一个或更多个的任何和所有组合。诸如“...中的至少一个”之类的表述在要素列表之前可能会修改要素列表的整体，并且可能不会修改列表的各个要素。当提到“C到D”时，除非另有说明，否则这意味着C包括在内到D包括在内。
应当理解，尽管术语“第一”、“第二”、“第三”等可以在此使用以描述各个要素、部件、区域、层和/或部分，但是这些要素、部件、区域、层和/或部分应不限于这些术语，这些术语用于将一个要素、部件、区域、层或部分与另一要素、部件、区域、层或部分区分开。因而，在而不背离本公开的精神和范围的情况下，以下描述的第一要素、部件、区域、层或部分可以称为第二要素、部件、区域、层或部分。
应当理解，当要素或层被称为“连接到”或“联接到”另一要素或层时，可以直接连接到或联接到另一要素或层，或者可以存在一个或更多个中间要素或层。另外，还应当理解，当要素或层被称为在两个要素或层之间时，该要素或层可以是两个要素或层之间的唯一要素或层，或者可以存在一个或更多个中间要素或层。
除非另有定义，本文使用的所有术语(包括技术和科学术语)都具有本发明构思所属领域的普通技术人员所共同理解的相同含义。还要进一步理解的是，诸如常用词典中定义的那些术语的术语应当解释为具有与它们在相关技术的背景中的含义一致的含义，并且不能从理想化或者过于形式化的意义上去解释，除非在这里明确这样定义。
本公开的各个实施方式的特征可以部分地或全部地彼此组合，并且可以在技术上彼此关联或彼此工作。实施方式可以相互独立地实现，也可以以关联关系一起实现。
在解释本公开中的数值时，即使没有对其进行单独明确的描述，也可能存在固有的误差范围。
在信号流关系的描述中，例如，当信号从节点A传送到节点B时，该信号可以从节点A经由节点C传送到节点B，除非指定该信号直接从节点A传送到节点B的指示。
根据本公开，形成在显示面板的基板上的子像素电路和选通驱动器电路中的每一者都可以具体化为n型MOSFET结构的晶体管。然而，本公开并不限于此。形成在显示面板的基板上的子像素电路和选通驱动器电路中的每一者都可以具体化为p型MOSFET结构的晶体管。晶体管可以包括栅极、源极和漏极。在晶体管中，载流子可以从源极流向漏极。在n型晶体管中，载流子是电子，因此源极电压可以低于漏极电压，从而电子可以从源极流向漏极。在n型晶体管中，载流子从源极流向漏极。电流方向是从漏极到源极的方向。在p型晶体管中，载流子是空穴。因此，源极电压可以高于漏极电压，从而空穴可以从源极流向漏极。在p型晶体管中，空穴从源极流向漏极。因此，电流方向是从漏极到源极的方向。在MOSFET结构的晶体管中，源极和漏极可以不固定，而是可以根据施加的电压而改变。因此，在本发明中，源极和漏极中的一者被称为第一源极/漏极，而源极和漏极中的另一者被称为第二源极/漏极。
在下文中，将参考附图详细描述根据本公开的选通驱动器电路和包括该选通驱动器电路的显示装置的优选示例。在不同的附图中，相同的要素可以具有相同的附图标记。此外，为了便于描述，附图中所示的部件的比例中的每一个都被示出为与实际比例不同。因此，部件的比例中的每一个不限于图中所示的比例。
图1是示出了根据本公开的一个实施方式的显示装置的配置的框图。图2示出了根据本公开的一个实施方式的显示面板中包括的子像素阵列的配置。
参照图1和图2，根据本公开的一个实施方式的显示装置1包括显示面板10、数据驱动器电路12、选通驱动器电路13和定时控制器11。
多条数据线14和多条选通线16相互交叉地布置在显示面板10上。进一步地，子像素SP以矩阵形式布置，并且被分别设置在数据线14和选通线16的交叉处。
数据线14包括m条数据电压供应线14A_1至14A_m(m为正整数)以及m条感测电压读出线14B_1至14B_m。此外，选通线15包括n条(n为正整数)第一选通线15A_1至15A_n和n条第二选通线15B_1至15B_n。
每个子像素SP可以连接到数据电压供应线14A_1至14A_m中的一者、感测电压读出线14B_1至14B_m中的一者、第一选通线15A_1到15A_n中的一者和第二选通线15B_1到15B_n中的一者。子像素SP可以显示不同的颜色。一定数量的子像素SP可以构成一个像素P。
每个子像素SP可以通过数据电压供应线接收数据电压，可以通过第一选通线接收第一选通信号，可以通过第二选通线接收第二选通信号，并且可以通过感测电压读出线输出感测电压。
也就是说，在图2所示的子像素阵列中，子像素SP可以响应于从第一选通线15A_1至15A_n以水平线为基础提供的第一选通信号和从第二选通线15B_1至15BA_n以水平线为基础提供的第二选通信号而在一条水平线L#1至L#n的基础上工作。在感测工作被激活的同一水平线上的子像素SP可以从数据电压供应线14A_1至14A_m接收用于感测阈值电压的数据电压，并且将感测电压输出到感测电压读出线14B_1至14B_m。第一选通信号和第二选通信号中的每一者可以分别是用于感测阈值电压的选通信号或用于显示图像的选通信号。本公开并不限于此。
每个子像素SP可以从电源管理电路16接收高电位电压EVDD和低电位电压EVSS。子像素SP可以包括有机发光二极管(OLED)、驱动晶体管、第一开关晶体管和第二开关晶体管以及存储电容器。根据实施方式，除了OLED之外的光源可以包括在子像素SP中。
构成子像素SP的每个晶体管可以实现为p型或n型晶体管。此外，构成子像素SP的每个晶体管的半导体层可以包括非晶硅或多晶硅或氧化物。
在图像显示工作期间，数据驱动器电路12基于数据控制信号DDC将从定时控制器11输入的补偿图像数据MDATA转换为用于图像显示的数据电压，并将转换后的数据电压提供给数据电压供应线14A_1至14A_m。
在用于感测驱动晶体管的阈值电压的感测工作期间，数据驱动器电路12可以基于在水平线的基础上提供的用于感测阈值电压的第一选通信号将用于感测阈值电压的数据电压发送到子像素SP，并且可以将经由感测电压读出线14B_1至14B_m从显示面板10输入的感测电压转换成数字值并且可以将转换后的数字值提供给定时控制器11。
选通驱动器电路13基于选通控制信号GDC产生选通信号。选通信号可以包括用于感测阈值电压的第一选通信号、用于感测阈值电压的第二选通信号、用于显示图像的第一选通信号和用于显示图像的第二选通信号。
在感测工作期间，选通驱动器电路13可以在水平线的基础上向第一选通线15A_1至15A_n提供用于感测阈值电压的第一选通信号，并且可以在水平线的基础上向第二选通线15B_1至15B_n提供用于感测阈值电压的第二选通信号。在用于图像显示的图像显示工作期间，选通驱动器电路13可以在水平线的基础上向第一选通线15A_1至15A_n提供第一选通信号，并且可以在水平线的基础上向第二选通线15B_1至15B_n提供第二选通信号。在本公开的一个实施方式中，选通驱动器电路13可以以GIP(面板中的选通驱动器)方案设置在显示面板10上。
定时控制器11可以基于定时信号产生并输出用于控制数据驱动器电路12的工作定时的数据控制信号DDC和用于控制选通驱动器电路13的工作定时的选通控制信号GDC，所述定时信号例如为从主机系统2发送的垂直同步信号Vsync、水平同步信号Hsync、点时钟信号DCLK和数据使能信号DE。此外，定时控制器11基于从数据驱动器电路12提供的感测值来补偿从主机系统2发送的图像数据DATA以生成用于补偿驱动晶体管的阈值电压偏差的经补偿的图像数据MDATA，并且提供经补偿的图像数据MDATA到数据驱动器电路12。
电源管理电路16基于从主机系统2提供的电力产生并提供显示设备1的工作所需的电压。在本公开的一个实施方式中，电源管理电路16基于从主机系统2提供的输入电压Vin产生每个子像素SP的工作所需的驱动电压EVDD和基极电压EVSS，并将驱动电压EVDD和基极电压EVSS提供到显示面板10。在又一示例中，电源管理电路16可以产生选通驱动器电路13的工作所需的选通驱动电压GVDD和选通基极电压GVSS，并将选通驱动电压GVDD和选通基极电压GVSS提供到选通驱动器电路13。
图3示出了根据本公开的一个实施方式的子像素电路的配置以及定时控制器、数据驱动器电路和子像素之间的连接结构。
参照图3，子像素SP包括OLED、驱动晶体管DT、存储电容器Cst、第一开关晶体管ST和第二开关晶体管ST2。
OLED包括连接到第二节点N2的阳极、连接到低电位驱动电压EVSS的输入侧的阴极以及位于阳极和阴极之间的有机化合物层。
驱动晶体管DT基于栅源电压Vgs导通以控制流过OLED的电流Ioled。驱动晶体管DT包括连接到第一节点N1的栅电极、连接到高电位驱动电压EVDD的输入侧的漏电极和连接到第二节点N2的源电极。
储存电容器Cst连接到并设置在第一节点N1和第二节点N2之间。
在感测工作期间，第一开关晶体管ST1响应于用于感测阈值电压的第一选通信号SCAN，将如在数据电压供应线14A中充电的、用于感测阈值电压的数据电压Vdata施加到第一节点N1。
在图像显示工作期间，第一开关晶体管ST1响应于用于显示图像的第一选通信号SCAN，将在数据电压供应线14A中充电的、用于显示图像的数据电压Vdata施加到第一节点N1。第一开关晶体管ST1包括连接到第一选通线15A的栅电极、连接到数据电压供应线14A的漏电极和连接到第一节点N1的源电极。
在感测工作期间，第二开关晶体管ST2响应于用于感测阈值电压的第二选通信号SEN而切换第二节点N2和感测电压读出线14B之间的电流，使得基于第一节点N1的栅极电压而变化的第二节点N2的源极电压被存储在感测电压读出线14B的感测电容器Cx中。
在图像显示工作期间，第二开关晶体管ST2响应于用于显示图像的第二选通信号SEN来切换第二节点N2和感测电压读出线14B之间的电流，以将驱动晶体管DT的源极电压重置至初始化电压Vpre。第二开关晶体管ST2的栅电极可以连接到第二选通线15B。第二开关晶体管ST2的漏电极可以连接到第二节点N2。第二开关晶体管ST2的源电极可以连接到感测电压读出线14B。
数据驱动器电路12经由数据电压供应线14A和感测电压读出线14B连接到子像素SP。感测电容器Cx连接到感测电压读出线14B以在感测电容器Cx中存储第二节点N2的源极电压作为感测电压Vsen。数据驱动器电路12包括数模转换器DAC、模数转换器ADC、初始化开关SW1和采样开关SW2。
DAC可以在定时控制器11的控制下产生用于感测针对感测时段的第一时段和第二时段处于相同电平或不同电平的阈值电压的数据电压Vdata，并且将产生的数据电压输出到数据电压供应线14A。DAC可以针对图像显示时段在定时控制器11的控制下将经补偿的图像数据MDATA转换为用于图像显示的数据电压Vdata，并将经转换的数据电压输出到数据电压供应线14A。
初始化开关SW1在初始化电压Vpre的输入侧和感测电压读出线14B之间切换电流。采样开关SW2切换感测电压读出线14B和ADC之间的电流。ADC可以将存储在感测电容器Cx中的模拟感测电压Vsen转换成数字值并且可以将数字感测值提供给定时控制器11。
在定时控制器11的控制下执行的感测工作过程如下。对于感测工作，当用于感测阈值电压的第一选通信号SCAN和第二选通信号SEN在处于接通电平(on level)Lon的同时被施加到子像素SP时，第一开关晶体管ST1和第二开关晶体管ST2导通。就此而言，数据驱动器电路12中的初始化开关SW1导通。
当第一开关晶体管ST1导通时，用于感测阈值电压的数据电压Vdata被提供给第一节点N1。当初始化开关SW1和第二开关晶体管ST2导通时，初始化电压Vpre被提供给第二节点N2。就此而言，驱动晶体管DT的栅极与源极之间的电压Vgs变得大于阈值电压Vth，使得电流Ioled在驱动晶体管DT的漏极与源极之间流动。由于该电流Ioled，在第二节点N2中充电的驱动晶体管DT的源极电压VN2可以逐渐增加。因此，驱动晶体管DT的源极电压VN2可以跟随驱动晶体管DT的栅极电压VN1，直到驱动晶体管DT的栅极-源极电压Vgs变为阈值电压Vth为止。
以增加的方式在第二节点N2中充电的驱动晶体管DT的源极电压VN2经由第二开关晶体管ST2被存储在感测电压读出线14B中形成的感测电容器Cx中作为感测电压Vsen。当用于感测阈值电压的第二选通信号SEN保持在接通电平(on level)的感测时段内数据驱动器电路12中的采样开关SW2导通时，可以检测感测电压Vsen，然后可以将检测到的感测电压Vsen提供给ADC。
ADC可以将存储在感测电容器Cx中的模拟感测电压Vsen转换作为成数字值的感测值并且可以将数字感测值提供给定时控制器11。
在本公开的一个实施方式中，定时控制器11可以控制数据驱动器电路12和选通驱动器电路13，使得一条水平线上的感测工作在空白时段(即，针对图像显示工作显示图像数据的一帧的时段与显示该帧后的一帧的时段之间的时段)执行。
定时控制器11基于由数据驱动器电路12获得的感测值来补偿图像数据DATA并产生经补偿的图像数据MDATA。当经补偿的图像数据MDATA被提供给数据驱动器电路12时，基于经补偿的图像数据MDATA的图像被显示在显示面板10上。
图4示出了根据本公开的一个实施方式的选通驱动器电路中包括的多个级电路的配置。
参照图4，根据本公开的一个实施方式的选通驱动器电路13包括第一级电路ST(1)至第n级电路ST(n)、选通驱动电压线131和时钟信号线132。进一步地，选通驱动器电路13还可以包括设置在第一级电路ST(1)前面的前伪级电路(dummy stage circuit)DST1和设置在第n级电路ST(n)后面的后伪级电路DST2。
选通驱动电压线131将从电源电路(未示出)提供的高电位电压GVDD和低电位电压GVSS提供给第一级电路ST(1)至第n级电路ST(n)、前伪级电路DST1和后伪级电路DST2中的每一者。
在本发明的一个实施方式中，选通驱动电压线131可以包括分别用于提供具有不同电压电平的高电位电压的多条高电位电压线以及分别用于提供具有不同电压电平的低电位电压的多条低电位电压线。
时钟信号线132可以向第一级电路ST(1)至第n级电路ST(n)、前伪级电路DST1和后伪级电路DST2中的每一者提供从定时控制器11提供的多个时钟信号CLK，例如，进位时钟信号CRCLK或扫描时钟信号SCCLK。
虽然未示出，但除如图4所示的线131和132之外的用于提供其他信号的线也可以连接到第一级电路ST(1)至第n级电路ST(n)、前伪级电路DST1和后伪级电路DST2。例如，用于向前伪级电路DST1提供选通起始信号VST的线可以另外连接到前伪级电路DST1。
前伪级电路DST1响应于从定时控制器11提供的选通起始信号VST的输入而输出前进位信号C。前进位信号C可以被提供给第一级电路ST(1)至第n级电路ST(n)中的一者。
后伪级电路DST2输出后进位信号C。后进位信号C可以被提供给第一级电路ST(1)至第n级电路ST(n)中的一者。
第一级电路ST(1)至第n级电路ST(n)可以以级联方式或以逐步方式彼此连接。
在图4所示的实施方式中，每个一级电路输出一个选通信号SCOUT和一个进位信号C。例如，第一级电路ST(1)输出第一选通信号SCOUT(1)和第一进位信号C(1)。第二级电路ST(2)输出第二选通信号SCOUT(2)和第二进位信号C(2)。
进一步地，在图4所示的实施方式中，两个级电路彼此共享QB_o节点和QB_e节点。例如，第一级电路ST(1)和第二级电路ST(2)彼此共享QB_o节点和QB_e节点。第三级电路ST(3)和第四级电路ST(4)彼此共享QB_o节点和QB_e节点。
从第一级电路ST(1)至第n级电路ST(n)输出的选通信号的数量可以等于布置在显示面板106中的选通线15的数量n。因此，在图4所示的实施方式中，第一级电路ST(1)至第n级电路ST(n)的数量n可以等于选通线15的数量n。
从第一级电路ST(1)至第n级电路ST(n)中的每一者输出的选通信号SCOUT可以充当用于感测阈值电压的选通信号或用于显示图像的选通信号。进一步地，从第一级电路ST(1)至第n级电路ST(n)中的每一者输出的每个进位信号C可以被提供给除了每个级电路之外的级电路。在本发明中，一个级电路接收到其前面的级电路的进位信号可以称为前进位信号，而一个级电路接收其后面的级电路的进位信号可以称为后进位信号。
图5是示出了根据本公开的一个实施方式的级电路的电路图。
图5所示的第n级电路ST(n)和第(n+1)级电路ST(n+1)可以分别是图4所示的第一级电路ST(1)至第n级电路ST(n)当中彼此共享QB_o节点和QB_e节点的两个级电路。
参照图5，根据本公开的一个实施方式的第n级电路ST(n)包括Q1节点、Qh1节点和QB_o节点。进一步地，根据本公开的一个实施方式的第n级电路ST(n)包括Q1节点控制器302、Q1节点稳定器304、反相器306、QB_o节点稳定器308、进位信号输出模块312和选通信号输出模块314。
Q1节点控制器302响应于前进位信号C(n-3)的输入而将Q1节点充电至第一高电位电压GVDD1电平，并且响应于后进位信号C(n+4)的输入而将Q1节点放电至第三低电位电压GVSS3电平。
Q1节点控制器302包括第一晶体管T21至第五晶体管T25。第一晶体管T21和第二晶体管T22连接到并被设置在Q1节点和用于传递前进位信号C(n-3)的进位时钟信号线之间。第一晶体管T21和第二晶体管T22彼此串联连接。
第一晶体管T21和第二晶体管T22响应于前进位信号C(n-3)的输入而将Q1节点充电至前进位信号C(n-3)的电压电平。第一晶体管T21基于前进位信号C(n-3)的输入而导通，从而将第一高电位电压GVDD1提供给第一连接节点NC1。第二晶体管T22基于前进位信号C(n-3)的输入而导通，从而使第一连接节点NC1和Q1节点彼此电连接。因此，当第一晶体管T21和第二晶体管T22同时导通时，第一高电位电压GVDD1被提供给Q1节点。
第三晶体管T23和第四晶体管T24连接到并被设置在Q1节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第三晶体管T23和第四晶体管T24彼此串联连接。
第三晶体管T23和第四晶体管T24响应于后进位信号C(n+4)的输入而将Q1节点放电至第三低电位电压GVSS3电平。第三晶体管T23基于后进位信号C(n+4)的输入而导通，从而使Q1节点电连接到第二连接节点NC2。第四晶体管T24基于后进位信号C(n+4)的输入而导通，以将第二连接节点NC2放电至第三低电位电压GVSS3电平。因此，当第三晶体管T23和第四晶体管T24同时导通时，Q1节点被放电或重置至第三低电位电压GVSS3电平。
当Q1节点的电压电平变为高电压电平时，第五晶体管T25导通。当第五晶体管T25导通时，第一高电位电压GVDD1被传送至Qh1节点和第一连接节点NC1。
Q1节点稳定器304响应于QB_o节点或QB_e节点的电压而将Q1节点放电至第三低电位电压GVSS3电平。
Q1节点稳定器304包括第一晶体管T31至第四晶体管T34。
第一晶体管T31和第二晶体管T32连接并被设置在Q1节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第一晶体管T31和第二晶体管T32彼此串联连接。
第一晶体管T31和第二晶体管T32响应于QB_o节点的电压而将Q1节点放电至第三低电位电压GVSS3电平。当QB_o节点的电压处于高电压电平时，第一晶体管T31导通以将Q1节点电连接到第三连接节点NC3。当QB_o节点的电压处于高电压电平时，第二晶体管T32导通，从而将第三低电位电压GVSS3提供给第三连接节点NC3。因此，当第一晶体管T31和第二晶体管T32响应于QB_o节点的电压而同时导通时，Q1节点被放电或重置至第三低电位电压GVSS3电平。
第三晶体管T33和第四晶体管T34响应于QB_e节点的电压而将Q1节点放电至第三低电位电压GVSS3电平。当QB_e节点的电压处于高电压电平时，第三晶体管T33导通以将Q1节点电连接到第三连接节点NC3。当QB_e节点的电压处于高电压电平时，第四晶体管T34导通，从而将第三低电位电压GVSS3提供给第三连接节点NC3。因此，当第三晶体管T33和第四晶体管T34响应于QB_e节点的电压而同时导通时，Q1节点被放电或重置至第三低电位电压GVSS3电平。
反相器306基于Q1节点的电压电平改变QB_o节点的电压电平。
反相器306包括第一晶体管T41至第五晶体管T45。
第二晶体管T42与第三晶体管T43连接到并被设置在用于传递奇数高电位电压GVDD_o的奇数高电位电压线和用于传递第二低电位电压GVSS2的第二低电位电压线之间。第二晶体管T42与第三晶体管T43彼此串联连接。
第二晶体管T42基于奇数高电位电压GVDD_o导通以将奇数高电位电压GVDD_o提供给第五连接节点NC5。
第三晶体管T43响应于Q1节点的电压而将第二低电位电压GVSS2提供给第五连接节点NC5。当Q1节点的电压处于高电压电平时，第三晶体管T43导通以将第五连接节点NC5放电或重置至第二低电位电压GVSS2电平。
第四晶体管T44响应于Q2节点的电压而将第二低电位电压GVSS2提供给第五连接节点NC5。当Q2节点的电压处于高电压电平时，第四晶体管T44导通以将第五连接节点NC5放电或重置至第二低电位电压GVSS2电平。
第一晶体管T41连接到并被设置在用于传递奇数高电位电压GVDD_o的奇数高电位电压线和QB_o节点之间。
第一晶体管T41响应于第五连接节点NC5的电压而将奇数高电位电压GVDD_o提供给QB_o节点。当第五连接节点NC5的电压处于高电平时，第一晶体管T41导通，以将QB_o节点充电至奇数高电位电压GVDD_o电平。
第五晶体管T45连接到并被设置在QB_o节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第五晶体管T45响应于Q1节点的电压而将第三低电位电压GVSS3提供给QB_o节点。当Q1节点的电压处于高电压电平时，第五晶体管T45导通，以将QB_o节点放电或重置至第三低电位电压GVSS3电平。
QB_o节点稳定器308响应于前进位信号C(n-3)的输入、复位信号的输入和M节点的充电电压而将QB_o节点放电至第三低电位电压GVSS3电平。
QB_o节点稳定器308包括第一晶体管T51。
第一晶体管T51连接到并被设置在QB_o节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第一晶体管T51响应于后进位信号C(n-3)的输入而将第三低电位电压GVSS3提供给QB_o节点。第一晶体管T51响应于后进位信号C(n-3)的输入而导通，以将QB_o节点放电或重置至第三低电位电压GVSS3电平。
进位信号输出模块312基于Q1节点的电压电平或QB_o节点的电压电平工作，以根据进位时钟信号CRCLK(n)或第三低电位电压GVSS3电平输出进位信号C(n)。
进位信号输出模块312包括第一晶体管T61和第二晶体管T62。
第一晶体管T61连接到并被设置在用于传递进位时钟信号CRCLK(n)的时钟信号线和第一输出节点NO1之间。
第一晶体管T61响应于Q1节点的电压而工作，以基于进位时钟信号CRCLK(n)经由第一输出节点NO1输出高电平电压进位信号C(n)。当Q1节点的电压处于高电平时，第一晶体管T61导通，从而将处于高电平电压的进位时钟信号CRCLK(n)提供给第一输出节点NO1。因此，输出高电平电压进位信号C(n)。
第二晶体管T62响应于QB_o节点的电压而工作，以基于第三低电位电压GVSS3经由第一输出节点NO1输出低电平电压进位信号C(n)。当QB_o节点的电压处于高电压电平时，第二晶体管T62导通，从而将第三低电位电压GVSS3提供给第一输出节点NO1。因此，输出低电平电压进位信号C(n)。
选通信号输出模块314响应于Q1节点的电压电平、QB_o节点的电压电平或QB_e节点的电压电平而工作，以基于扫描时钟信号SCCLK(n)或第一低电位电压GVSS1电平输出选通信号SCOUT(n)。
选通信号输出模块314包括第一晶体管T71至第三晶体管T73以及升压电容器CS。就此而言，第一晶体管T71可以被称为上拉晶体管，而第二晶体管T72和第三晶体管T73中的每一者可以被称为下拉晶体管。
第一晶体管T71连接到并被设置在第二输出节点NO2节点和发送扫描时钟信号SCCLK(n)的时钟信号线之间。升压电容器CS连接到并被设置在第一晶体管T71的栅极和源极之间。
第一晶体管T71响应于Q1节点的电压而工作，以基于扫描时钟信号SCCLK(n)经由第二输出节点NO2输出高电平电压选通信号SCOUT(n)。当Q1节点的电压处于高电平时，第一晶体管T71导通，从而将处于高电平电压的扫描时钟信号SCCLK(n)提供给第二输出节点NO2。因此，输出处于高电平电压的选通信号SCOUT(n)。
当输出选通信号SCOUT(n)时，升压电容器CS以与处于高电压电平的扫描时钟信号SCCLK(n)同步的方式将Q1节点的电压自举至高于第一高电位GVDD1电平的升压电平。当Q1节点的电压被自举时，高电压电平扫描时钟信号SCCLK(n)可以快速且无失真地作为选通信号SCOUT(n)而输出。
第二晶体管T72响应于QB_o节点的电压而工作，以基于第一低电位电压GVSS1经由第二输出节点NO2输出处于低电平电压的选通信号SCOUT(n)。当QB_o节点的电压处于高电压电平时，第二晶体管T72导通，从而将第一低电位电压GVSS1提供给第二输出节点NO2。因此，输出处于低电平电压的选通信号SCOUT(n)。
第三晶体管T73响应于QB_e节点的电压而工作，以基于第一低电位电压GVSS1经由第二输出节点NO2输出低电平电压选通信号SCOUT(n)。当QB_e节点的电压处于高电平时，第三晶体管T73导通，从而将第一低电位电压GVSS1提供给第第二输出节点NO2。因此，输出处于低电平电压的选通信号SCOUT(n)。
参照回图5，根据本公开的一个实施方式的第(n+1)级电路ST(n+1)包括Q2节点、Qh2节点和QB_e节点。进一步地，根据本公开的一个实施方式的第n+1级电路ST(n+1)包括Q2节点控制器302’、Q2节点稳定器304’、反相器306’、QB_e节点稳定器308’、进位信号输出模块312’和选通信号输出模块314’。
Q2节点控制器302’响应于前进位信号C(n-3)的输入而将Q2节点充电至第一高电位电压GVDD1电平，并且响应于后进位信号C(n+4)的输入而将Q2节点放电至第三低电位电压GVSS3电平。
Q2节点控制器302’包括第一晶体管T21’至第五晶体管T25’。
第一晶体管T21’和第二晶体管T22’连接到并被设置在Q2节点和用于传递前进位信号C(n-2)的进位时钟信号线之间。第一晶体管T21’和第二晶体管T22’彼此串联连接。
第一晶体管T21’和第二晶体管T22’响应于前进位信号C(n-2)的输入而将Q2节点充电至前进位信号C(n-2)的电压电平。第一晶体管T21’基于前进位信号C(n-2)的输入而导通，从而将第一高电位电压GVDD1提供给第一连接节点NC1’。第二晶体管T22’基于前进位信号C(n-2)的输入而导通，从而使第一连接节点NC1’电连接到Q2节点。因此，当第一晶体管T21’和第二晶体管T22’同时导通时，第一高电位电压GVDD1被提供给Q2节点。
第三晶体管T23’和第四晶体管T24’连接到并被设置在Q2节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第三晶体管T23’和第四晶体管T24’彼此串联连接。
第三晶体管T23’和第四晶体管T24’响应于后进位信号C(n+5)的输入而将Q2节点放电至第三低电位电压GVSS3电平。第三晶体管T23’基于后进位信号C(n+5)的输入而导通，从而将Q2节点电连接到第二连接节点NC2’。第四晶体管T24’基于后进位信号C(n+5)的输入而导通，以将第二连接节点NC2’放电至第三低电位电压GVSS3电平。因此，当第三晶体管T23’和第四晶体管T24’同时导通时，Q2节点被放电或复位至第三低电位GVSS3电平。
当Q2节点的电压电平是高电压电平时，第五晶体管T25’导通。当第五晶体管T25’导通时，第一高电位电压GVDD1被传送至Qh2节点和第一连接节点NC1’。
Q2节点稳定器304’响应于QB_e节点或QB_o节点的电压而将Q2节点放电至第三低电位电压GVSS3电平。
Q2节点稳定器304’包括第一晶体管T31’至第四晶体管T34’。
第一晶体管T31’和第二晶体管T32’连接到并被设置在Q2节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第一晶体管T31’和第二晶体管T32’彼此串联连接。
第一晶体管T31’和第二晶体管T32’响应于QB_e节点的电压而将Q2节点放电至第三低电位电压GVSS3电平。当QB_e节点的电压处于高电压电平时，第一晶体管T31’导通，以使Q2节点电连接到第三连接节点NC3’。当QB_e节点的电压处于高电压电平时，第二晶体管T32’导通，从而将第三低电位电压GVSS3提供给第三连接节点NC3’。因此，当第一晶体管T31’和第二晶体管T32’响应于QB_e节点的电压而同时导通时，Q2节点被放电或重置至第三低电位电压GVSS3电平。
第三晶体管T33’和第四晶体管T34’响应于QB_o节点的电压而将Q2节点放电至第三低电位电压GVSS3电平。当QB_o节点的电压处于高电压电平时，第三晶体管T33’导通，以使Q2节点电连接到第三连接节点NC3’。当QB_o节点的电压处于高电压电平时，第四晶体管T34’导通，从而将第三低电位电压GVSS3提供给第三连接节点NC3’。因此，当第三晶体管T33’和第四晶体管T34’响应于QB_o节点的电压而同时导通时，Q2节点被放电或重置至第三低电位电压GVSS3电平。
反相器306’基于Q2节点的电压电平改变QB_e节点的电压电平。反相器306’包括第一晶体管T41’至第五晶体管T45’。
第二晶体管T42’与第三晶体管T43’连接到并被设置在用于传递偶数高电位电压GVDD_e的偶数高电位电压线和用于传递第二低电位电压GVSS2的第二低电位电压线之间。第二晶体管T42’与第三晶体管T43’彼此串联连接。
第二晶体管T42’基于偶数高电位电压GVDD_e导通，以将偶数高电位电压GVDD_e提供给第五连接节点NC5’。第三晶体管T43’响应于Q2节点的电压而将第二低电位电压GVSS2提供给第五连接节点NC5’。当Q2节点的电压处于高电压电平时，第三晶体管T43’导通，以将第五连接节点NC5’放电或重置至第二低电位电压GVSS2电平。
第四晶体管T44’响应于Q1节点的电压而将第二低电位电压GVSS2提供给第五连接节点NC5’。当Q1节点的电压处于高电压电平时，第四晶体管T44’导通，以将第五连接节点NC5’放电或重置至第二低电位电压GVSS2。
第一晶体管T41’连接到并被设置在用于传递偶数高电位电压GVDD_e的偶数高电位电压线和QB_e节点之间。
第一晶体管T41’响应于第五连接节点NC5’的电压而将偶数高电位电压GVDD_e提供给QB_e节点。当第五连接节点NC5’的电压处于高电平时，第一晶体管T41’导通，以将QB_e节点充电至偶数高电位电压GVDD_e电平。
第五晶体管T45’连接到并被设置在QB_e节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第五晶体管T45’响应于Q2节点的电压而将第三低电位电压GVSS3提供给QB_e节点。当Q2节点的电压处于高电压电平时，第五晶体管T45’导通，以将QB_e节点放电或重置至第三低电位电压GVSS3电平。
QB_e节点稳定器308’响应于前进位信号C(n-2)的输入、复位信号的输入和M节点的充电电压而将QB_e节点放电至第三低电位电压GVSS3电平。
QB_e节点稳定器308’包括第一晶体管T51’。
第一晶体管T51’连接到并被设置在QB_e节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第一晶体管T51’响应于前进位信号C(n-2)的输入而将第三低电位电压GVSS3提供给QB_e节点。第一晶体管T51’基于前进位信号C(n-2)的输入而导通，以将QB_e节点放电或重置至第三低电位电压GVSS3电平。
进位信号输出模块312’基于Q2节点的电压电平或QB_e节点的电压电平工作，以根据进位时钟信号CRCLK(n+1)或第三低电位电压GVSS3电平输出进位信号C(n+1)。
进位信号输出模块312’包括第一晶体管T61’和第二晶体管T62’。
第一晶体管T61’连接到并被设置在用于传递进位时钟信号CRCLK(n+1)的时钟信号线和第三输出节点NO3之间。
第一晶体管T61’响应于Q2节点的电压而工作，以基于进位时钟信号CRCLK(n+1)经由第三输出节点NO3输出高电平电压进位信号C(n+1)。当Q2节点的电压处于高电平时，第一晶体管T61’导通，从而将处于高电平电压的进位时钟信号CRCLK(n+1)提供给第三输出节点NO3。因此，输出高电平电压进位信号C(n+1)。
第二晶体管T62’响应于QB_e节点的电压而工作，以基于第三低电位电压GVSS3经由第三输出节点NO3输出低电平电压进位信号C(n+1)。当QB_e节点的电压处于高电平时，第二晶体管T62’导通，从而将第三低电位电压GVSS3提供给第三输出节点NO3。因此，输出低电平电压进位信号C(n+1)。
选通信号输出模块314’响应于Q2节点的电压电平、QB_e节点的电压电平或QB_o节点的电压电平而工作，以基于扫描时钟信号SCCLK(n+1)或第一低电位电压GVSS1电平输出选通信号SCOUT(n+1)。
选通信号输出模块314’包括第一晶体管T71’至第三晶体管T73’以及升压电容器CS。就此而言，第一晶体管T71’可以被称为上拉晶体管，而第二晶体管T72’和第三晶体管T73’中的每一者可以被称为下拉晶体管。
第一晶体管T71’连接到并被设置在QB节点和发送扫描时钟信号SCCLK(n+1)的时钟信号线之间。升压电容器CS连接到并被设置在第一晶体管T71’的栅极和源极之间。
第一晶体管T71’响应于Q2节点的电压而工作，以基于扫描时钟信号SCCLK(n+1)经由第四输出节点NO4输出高电平电压选通信号SCOUT(n+1)。当Q2节点的电压处于高电平时，第一晶体管T71’导通，从而将处于高电平电压的扫描时钟信号SCCLK(n+1)提供给第四输出节点NO4。因此，输出高电平电压选通信号SCOUT(n+1)。
当输出选通信号SCOUT(n+1)时，升压电容器CS以与处于高电压电平的扫描时钟信号SCCLK(n+1)同步的方式将Q2节点的电压自举至高于第一高电位GVDD1电平的升压电平。当Q2节点的电压被自举时，高电平扫描时钟信号SCCLK(n+1)可以快速且无失真地作为选通信号SCOUT(n+1)而输出。
第二晶体管T72’响应于QB_e节点的电压而工作，以基于第一低电位电压GVSS1经由第四输出节点NO4输出低电平电压选通信号SCOUT(n+1)。当QB_e节点的电压处于高电平时，第二晶体管T72’导通，从而将第一低电位电压GVSS1提供给第四输出节点NO4。因此，输出处于低电平电压的选通信号SCOUT(n+1)。
第三晶体管T73’响应于QB_o节点的电压而工作，以基于第一低电位电压GVSS1经由第四输出节点NO4输出低电平电压选通信号SCOUT(n+1)。当QB_o节点的电压处于高电平时，第三晶体管T73’导通，从而将第一低电位电压GVSS1提供给第四输出节点NO4。因此，输出处于低电平电压的选通信号SCOUT(n+1)。
在一个示例中，如图5所示，第n级电路ST(n)和第(n+1)级电路ST(n+1)彼此共享QB_o节点和QB_e节点。
图6示出了当图5的级电路输出用于奇数帧中的图像显示的选通信号时输入信号和输出信号中的每一者的波形。图6示出了当图5的级电路输出用于偶数帧中的图像显示的选通信号时输入信号和输出信号中的每一者的波形。
图5所示的第n级电路ST(n)和第(n+1)级电路ST(n+1)可以分别在奇数帧和偶数帧中顺序地且分别地输出选通信号SCOUT(n)和选通信号SCOUT(n+1)。
参照图6，当在奇数帧的时段P1至P3内输入高电平前进位信号C(n-3)时，Q1节点控制器302的第一晶体管T21和第二晶体管T22导通。因此，Q1节点被充电至第一高电位电压GVDD1电平。此外，当在奇数帧的时段P2至P4内输入高电平前进位信号C(n-2)时，Q2节点控制器302’的第一晶体管T21’和第二晶体管T22’导通。因此，Q2节点被充电至第一高电位电压GVDD1电平。
当在时段P3至P5内输入高电平扫描时钟信号SCCLK(n)时，升压电容器CS将Q1节点的电压自举至第一升压电压BL1电平和第二升压电压BL2电平，该第二升压电压BL2电平高于第一高电位电压GVDD1的电平。因此，在时段P3至P5内从第二输出节点NO2输出选通信号SCOUT(n)。
当在时段P4至P6内输入高电平扫描时钟信号SCCLK(n+1)时，升压电容器CS将Q2节点的电压自举至第一升压电压BL1电平和第二升压电压BL2电平，该第二升压电压BL2电平高于第一高电位电压GVDD1的电平。因此，在时段P4至P6内从第四输出节点NO4输出选通信号SCOUT(n+1)。
当未输入扫描时钟信号并且在时段P6至P8内输入处于高电平的后进位信号C(n+4)时，Q1节点的电压被充电至第一高电位电压GVDD1电平。此外，当未输入扫描时钟信号并且在时段P7至P9内输入处于高电平的后进位信号C(n+5)时，Q2节点的电压被充电至第一高电位电压GVDD1电平。
如图6所示，当第n级电路ST(n)和第(n+1)级电路ST(n+1)中的每一者在奇数帧中输出选通信号时，QB_o节点可以在时段P1至P9期间内被放电至第三低电位电压GVSS3电平，并且可以在剩余时段内被充电至第二高电位电压GVDD2电平。此外，QB_e节点的电压在整个时段内保持在第三低电位电压GVSS3电平。
在一个示例中，来自图7所示的第n级电路ST(n)和第(n+1)级电路ST(n+1)中的每一者在偶数帧中的选通信号输出工作可以以与图6中所示的奇数帧中的方式类似的方式来执行。然而，如图7所示，当第n级电路ST(n)和第(n+1)级电路ST(n+1)中的每一者在偶数帧中输出选通信号时，QB_o节点可以在整个时段内保持在第三低电位电压GVSS3电平。此外，QB_e节点可以在时段P1至P9内被放电至第三低电位电压GVSS3电平，并且可以在剩余时段内被充电到第二高电位电压GVDD2电平。
在图4和图5所示的实施方式中，选通驱动器电路13包括n条选通线和与其对应的n级电路。进一步地，在图4和图5的实施方式中，每个级电路的QB_o节点和QB_e节点可以在每一帧中交替地充电或放电。
因此，每个级电路的进位信号输出模块312和312’中分别包括的第三晶体管T63和T63’可以在每一帧中交替地导通或截止。进一步地，每个级电路的选通信号输出模块314和314’分别包括的下拉晶体管当中的第二晶体管T72和T72’以及第三晶体管T73和T73’可以在每一帧中交替地导通或截止。类似地，Q1节点稳定器304中包括的第一晶体管T31和第二晶体管T32可以每奇数帧导通和截止。Q2节点稳定器304’中包括的第一晶体管T31’和第二晶体管T32’可以每偶数帧导通和截止。
图8示出了根据本公开的另一实施方式的选通驱动器电路中包括的多个级电路的配置。
参照图8，根据本公开另一实施方式的选通驱动器电路13包括第一级电路ST(1)至第k级电路ST(k)(k是正整数)、选通驱动电压线131、时钟信号线132、线感测准备信号线133和复位信号线134以及面板开启信号线135。进一步地，选通驱动器电路13还可以包括设置在第一级电路ST(1)前面的前伪级电路DST1和设置在第k级电路ST(k)后面的后伪级电路DST2。
选通驱动电压线131将从电源电路16提供的高电位电压GVDD和低电位电压GVSS提供给第一级电路ST(1)至第k级电路ST(k)、前伪级电路DST1和后伪级电路DST2中的每一者。
在本公开的一个实施方式中，选通驱动电压线131可以包括分别用于提供具有不同电压电平的多个高电位电压的多条高电位电压线以及分别用于提供具有不同电压电平的多个低电位电压的多条低电位电压线。
在一个示例中，选通驱动电压线131具有三条高电位电压线，其分别用于提供具有不同电压电平的第一高电位电压GVDD1、第二高电位电压GVDD2和第三高电位电压GVDD3。选通驱动电压线131具有三条低电位电压线，其分别用于提供具有不同电压电平的第一低电位电压GVSS1、第二低电位电压GVSS2和第三低电位电压GVSS3。然而，这只是一个例示。包括在选通驱动电压线131中的线的数量可以基于实施方式而变化。
时钟信号线132可以向第一级电路ST(1)至第k级电路ST(k)、前伪级电路DST1和后伪级电路DST2中的每一者提供从定时控制器11提供的多个时钟信号CLK，例如，进位时钟信号CRCLK或扫描时钟信号SCCLK。
线感测准备信号线133可以将从定制控制器11提供的线感测准备信号LSP提供给第一级电路ST(1)至第k级电路ST(k)。可选地，线感测准备信号线133还可以连接到前伪级电路DST1。
复位信号线134可以向第一级电路ST(1)至第k级电路ST(k)、前伪级电路DST1和后伪级电路DST2中的每一者提供从定时控制器11提供的复位信号RESET。
复位信号线135可以向第一级电路ST(1)至第k级电路ST(k)、前伪级电路DST1和后伪级电路DST2中的每一者提供从定时控制器11提供的面板开启信号POS。
虽然未示出，但除如图8所示的线131、132、133、134和135之外的用于提供其他信号的线可以另外连接到第一级电路ST(1)至第k级电路ST(k)、前伪级电路DST1和后伪级电路DST2。例如，用于向前伪级电路DST1提供选通起始信号VST的线可以另外连接到前伪级电路DST1。
前伪级电路DST1响应于从定时控制器11提供的选通起始信号VST的输入而输出前进位信号C。前进位信号C可以被提供给第一级电路ST(1)至第k级电路ST(k)中的一者。
后伪级电路DST2输出后进位信号C。后进位信号C可以被提供给第一级电路ST(1)至第k级电路ST(k)中的一者。
第一级电路ST(1)至第k级电路ST(k)可以以级联方式或以逐步的方式彼此连接。
在本公开的一个实施方式中，第一级电路ST(1)至第k级电路ST(k)中的每一者输出j(j为正整数)个选通信号SCOUT和一个进位信号C。也就是说，每个级电路输出第一个选通信号至第j个选通信号和一个进位信号C。
例如，在图8所示的实施方式中，每个级电路输出四个选通信号SCOUT和一个进位信号C。例如，第一级电路ST(1)输出第一选通信号SCOUT(1)、第二选通信号SCOUT(2)、第三选通信号SCOUT(3)、第四选通信号SCOUT(4)和第一进位信号C(1)。第二级电路ST2输出第五选通信号SCOUT(5)、第六选通信号SCOUT(6)、第七选通信号SCOUT(7)、第八选通信号SCOUT(8)以及第二进位信号C(2)。因此，在图8中，j为4。
从第一级电路ST(1)至第k级电路ST(k)输出的选通信号的总数可以等于布置在显示面板10中的选通线15的数量n。如上所述，每个级电路输出j个选通信号。因此，j×k＝n成立。
例如，在图8所示的实施方式中，j＝4，级电路的数量k等于选通线15的数量n的1/4。即，在图8的实施方式中，k＝n/4。
然而，从每个级电路输出的选通信号的数量不限于此。也就是说，在本公开的另一实施方式中，每个级电路可以输出一个、两个或三个选通信号，或者可以输出五个或更多个选通信号。级电路的数量可以根据从每个级电路输出的选通信号的数量而变化。
在下文中，将描述每个级电路输出四个选通信号SCOUT和一个进位信号C的实施方式。然而，本公开并不限于该实施方式。
从第一级电路ST(1)至第k级电路ST(k)输出的选通信号SCOUT中的每一者都可以充当用于感测阈值电压的选通信号或用于显示图像的选通信号。进一步地，从第一级电路ST(1)至第k级电路ST(k)中的每一者输出的每个进位信号C可以被提供给除了每个级电路之外的级电路。根据本公开，一个级电路从前面的级电路接收到的进位信号可以称为前进位信号，而一个级电路从后面的级电路接收到的进位信号可以称为后进位信号。
图9是示出了根据本公开的另一实施方式的级电路的电路图。
图9所示的级电路可以是图8所示的第一级电路ST(1)至第k级电路ST(k)中的一个级电路。
参照图9，根据本公开的一个实施方式的级电路包括M节点、Q节点和QB节点。进一步地，根据本公开的一个实施方式的级电路包括线选择器502、Q节点控制器504、Q节点和QH节点稳定器506、反相器508、QB节点稳定器510、进位信号输出模块512和选通信号输出模块514。
线选择器502响应于线感测准备信号LSP的输入基于前进位信号C(k-2)对M节点进行充电。进一步地，线选择器502响应于复位信号RESET的输入基于M节点的充电电压将Q节点充电至第一高电位电压GVDD1电平。进一步地，线选择器502响应于面板开启信号POS的输入而将Q节点放电或重置至第三低电位电压GVSS3电平。
线选择器502包括第一晶体管T11至第七晶体管T17和预充电电容器CA。
第一晶体管T11和第二晶体管T12连接到并设置在用于传递第一高电位电压GVDD1的第一高电位电压线和M节点之间。进一步地，第一晶体管T11和第二晶体管T12彼此串联连接。
第一晶体管T11响应于线感测准备信号LSP的输入而将前进位信号C(k-2)输出到第一连接节点NC1。第二晶体管T12响应于线感测准备信号LSP的输入而将第一连接节点NC1电连接到M节点。例如，当将高电平电压的线感测准备信号LSP输入到第一晶体管T11和第二晶体管T12时，第一晶体管T11和第二晶体管T12同时导通，以将M节点充电至第一高电位电压GVDD1电平。
当M节点的电压电平处于高电平时，第三晶体管T13可以导通，从而可以将第一高电位电压GVDD1提供给第一连接节点NC1。当将第一高电位电压GVDD1提供给第一连接节点NC1时，第一晶体管T11的栅极电压与第一连接节点NC1的电压之间的差增加。因此，当低电平电压的线感测准备信号LSP被输入到第一晶体管T11的栅极使得第一晶体管T11截止时，由于第一晶体管T11的栅极电压与第一连接节点NC1的电压之间的差而使第一晶体管T11可以保持在完全截止状态。因此，可以防止第一晶体管T11的电流泄漏，从而防止M节点的电压降，从而可以稳定地保持M节点的电压。
预充电电容器CA连接到并被设置在用于传递第一高电位电压GVDD1的第一高电位电压线和M节点之间，并在该预充电电容器CA中储存与第一高电位电压GVDD1和充电到M节点的电压之间的差相对应的电压。当第一晶体管T11、第二晶体管T12和第三晶体管T13导通时，预充电电容器CA在其中存储前进位信号C(k-2)的高电平电压。当第一晶体管T11、第二晶体管T12和第三晶体管T13截止时，预充电电容器CA使用其中存储的电压使M节点的电压保持达某一时间段。
第四晶体管T14和第五晶体管T15连接到并被设置在Q节点和用于传递第一高电位电压GVDD1的第一高电位电压线之间。第四晶体管T14和第五晶体管T15彼此串联连接。
第四晶体管T14和第五晶体管T15响应于M节点的电压和复位信号RESET的输入而将Q节点充电至第一高电位电压GVDD1。当M节点的电压处于高电平时，第四晶体管T14可以导通，从而可以将第一高电位电压GVDD1传送到第四晶体管T14和第五晶体管T15之间的共享节点。第五晶体管T15可以基于高电平复位信号RESET导通以将共享节点的电压提供给Q节点。因此，当第四晶体管T14和第五晶体管T15同时导通时，利用第一高电位电压GVDD1对Q节点进行充电。
第六晶体管T16和第七晶体管T17连接到并被设置在Q节点和可以传送第三低电位电压GVSS3的第三低电位电压线之间。第六晶体管T16和第七晶体管T17彼此串联连接。
第六晶体管T16和第七晶体管T17响应于面板开启信号POS的输入而将Q节点放电至第三低电位电压GVSS3。被放电至第三低电位电压GVSS3的Q节点也可以被称为被复位的Q节点。第七晶体管T17可以基于高电平面板导通信号POS的输入而导通，以将第三低电位电压GVSS3提供给QH节点。第六晶体管T16根据高电平面板开启信号POS的输入而导通，以使Q节点和QH节点彼此电连接。因此，当第六晶体管T16和第七晶体管T17同时导通时，Q节点被放电或重置至第三低电位电压GVSS3。
Q节点控制器504响应于前进位信号C(k-2)的输入而将Q节点充电至第一高电位电压GVDD1电平，并且响应于后进位信号C(k+2)的输入而将Q节点放电至第三低电位电压GVSS3电平。
Q节点控制器504包括第一晶体管T21至第八晶体管T28。
第一晶体管T21和第二晶体管T22连接到并被设置在Q节点和用于传递第一高电位电压GVDD1的第一高电位电压线之间。第一晶体管T21和第二晶体管T22彼此串联连接。
第一晶体管T21和第二晶体管T22响应于前进位信号C(k-2)的输入而将Q节点充电至第一高电位电压GVDD1电平。第一晶体管T21根据前进位信号C(k-2)的输入而导通，从而将第一高电位电压GVDD1提供给第二连接节点NC2。第二晶体管T22根据前进位信号C(k-2)的输入而导通，从而可以使第二连接节点NC2和Q节点彼此电连接。因此，当第一晶体管T21和第二晶体管T22同时导通时，第一高电位电压GVDD1被提供给Q节点。
第五晶体管T25和第六晶体管T26连接到用于传递第三高电位电压GVDD3的第三高电位电压线。第五晶体管T25和第六晶体管T26响应于第三高电位电压GVDD3而将第三高电位电压GVDD3提供给第二连接节点NC2。
第五晶体管T25和第六晶体管T26基于第三高电位电压GVDD3同时导通，使得第三高电位电压GVDD3被恒定地提供给第二连接节点NC2，从而增大第一晶体管T21的栅极电压和第二连接节点NC2的电压之间的差。因此，当低电平前进位信号C(k-2)被输入到第一晶体管T21的栅极从而第一晶体管T21截止时，第一晶体管T21可以由于第一晶体管T21的栅极电压和第二连接节点NC2的电压之间的差而保持在完全截止状态。因此，可以防止第一晶体管T11的电流泄漏，从而防止Q节点的电压降，从而可以稳定地保持Q节点的电压。
在一个示例中，当第一晶体管T21的阈值电压为负(-)时，由于提供给漏电极的第三高电位电压GVDD3而使第一晶体管T21的栅极-源极电压Vgs保持为负(-)。因此，当低电平前进位信号C(k-2)被输入到第一晶体管T21的栅极从而第一晶体管T21截止时，第一晶体管T21可以保持在完全截止状态以防止来自所述第一晶体管T21的漏电流。
在本公开的一个实施方式中，第三高电位电压GVDD3被设置为低于第一高电位电压GVDD1的电压电平。
第三晶体管T23和第四晶体管T24连接到并被设置在Q节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第三晶体管T23和第四晶体管T24彼此串联连接。
第三晶体管T23和第四晶体管T24响应于后进位信号C(k+2)的输入而将Q节点和QH节点放电至第三低电位电压GVSS3电平。第四晶体管T24基于后进位信号C(k+2)的输入而导通，以将QH节点放电至第三低电位电压GVSS3电平。第三晶体管T23根据后进位信号C(k+2)的输入而导通，以使Q节点和QH节点彼此电连接。因此，当第三晶体管T23和第四晶体管T24同时导通时，Q节点和QH节点中的每一者被放电或复位至第三低电位GVSS3电平。
第七晶体管T27与第八晶体管T28连接到并被设置在用于传递第一高电位电压GVDD1的第一高电位电压线和Q节点之间，并且连接到并被设置在用于传递第一高电位电压GVDD1的第一高电位电压线和QH节点之间。第七晶体管T27和第八晶体管T28彼此串联连接。
第七晶体管T27和第八晶体管T28响应于Q节点的电压而将第一高电位电压GVDD1提供给QH节点。当Q节点的电压处于高电平时，第七晶体管T27可以导通，从而可以将第一高电位电压GVDD1提供给第七晶体管T27和第八晶体管T28之间的共享节点。当Q节点的电压处于高电平时，第八晶体管T28可以导通，从而可以使共享节点和QH节点彼此电连接。因此，当Q节点的电压为高电平时，第七晶体管T27和第八晶体管T28同时导通，从而将第一高电位电压GVDD1提供给QH节点。
当将第一高电位电压GVDD1提供给QH节点时，第三晶体管T23的栅极电压与QH节点的电压之间的差增加。因此，当低电平后进位信号C(k+2)被输入到第三晶体管T23的栅极从而第三晶体管T23截止时，第三晶体管T23可以由于第三晶体管T23的栅极电压和QH节点的电压之间的差而保持在完全截止状态。因此，可以防止第三晶体管T23的电流泄漏，从而防止Q节点的电压降，从而可以稳定地保持Q节点的电压。
Q节点和QH节点稳定器506响应于QB节点的电压而将Q节点和QH节点放电至第三低电位电压GVSS3电平。
Q节点和QH节点稳定器506包括第一晶体管T31和第二晶体管T32。第一晶体管T31和第二晶体管T32连接到并被设置在Q节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第一晶体管T31和第二晶体管T32彼此串联连接。
第一晶体管T31和第二晶体管T32响应于QB节点的电压而将Q节点和QH节点放电至第三低电位电压GVSS3电平。当QB节点的电压处于高电平时，第二晶体管T32可以导通，从而可以将第三低电位电压GVSS3提供给第一晶体管T31和第二晶体管T32之间的共享节点。当QB节点的电压处于高电平时，第一晶体管T31可以导通，从而可以使Q节点和QH节点彼此电连接。因此，当第一晶体管T31和第二晶体管T32响应于QB节点的电压而同时导通时，Q节点和QH节点中的每一者可以被放电或重置至第三低电位电压GVSS3电平。
反相器508根据Q节点的电压电平改变QB节点的电压电平。
反相器508包括第一晶体管T41至第五晶体管T45。
第二晶体管T42和第三晶体管T43连接到并被设置在用于传递第二高电位电压GVDD2的第二高电位电压线和第三连接节点NC3之间。第二晶体管T42与第三晶体管T43彼此串联连接。
第二晶体管T42和第三晶体管T43响应于第二高电位电压GVDD2而将第二高电位电压GVDD2提供给第三连接节点NC3。第二晶体管T42基于第二高电位电压GVDD2而导通，以将第二高电位电压GVDD2提供给第二晶体管T42和第三晶体管T43之间的共享节点。第三晶体管T43基于第二高电位电压GVDD2而导通，以使第二晶体管T42和第三晶体管T43之间的共享节点电连接到第三连接节点NC3。因此，当第二晶体管T42和第三晶体管T43基于第二高电位电压GVDD2同时导通时，第三连接节点NC3被充电至第二高电位电压GVDD2电平。
第四晶体管T44连接到并被设置在第三连接节点NC3和用于传递第二低电位电压GVSS2的第二低电位电压线之间。
第四晶体管T44可以响应于Q节点的电压而将第二低电位电压GVSS2提供给第三连接节点NC3。当Q节点的电压处于高电平时，第四晶体管T44可以导通，从而可以将第三连接节点NC3放电或重置至第二低电位电压GVSS2。
第一晶体管T41连接到并被设置在用于传递第二高电位电压GVDD2的第二高电位电压线和QB节点之间。
第一晶体管T41可以响应于第三连接节点NC3的电压而将第二高电位电压GVDD2提供给QB节点。
当第三连接节点NC3的电压处于高电平时，第一晶体管T41可以导通，从而可以将QB节点充电至第二高电位电压GVDD2电平。
第五晶体管T45连接到并被设置在QB节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第五晶体管T45响应于Q节点的电压而将第三低电位电压GVSS3提供给QB节点。当Q节点的电压处于高电平时，第五晶体管T45可以导通，从而可以将QB节点放电或重置至第三低电位电压GVSS3电平。
QB节点稳定器510响应于后进位信号C(k-2)的输入、复位信号的输入以及M节点的充电电压，将QB节点放电至第三低电位电压GVSS3电平。
QB节点稳定器510包括第一晶体管T51至第三晶体管T53。
第一晶体管T51连接到并被设置在QB节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第一晶体管T51响应于后进位信号C(k-2)的输入而将第三低电位电压GVSS3提供给QB节点。当Q节点的电压处于高电平时，第五晶体管T45可以导通，从而可以将QB节点放电或重置至第三低电位电压GVSS3电平。
第二晶体管T52和第三晶体管T53连接到并被设置在QB节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第二晶体管T52和第三晶体管T53彼此串联连接。
第二晶体管T52和第三晶体管T53响应于复位信号的输入和M节点的充电电压，将QB节点放电至第三低电位电压GVSS3电平。当M节点的电压处于高电平时，第三晶体管T53可以导通，从而可以将第三低电位电压GVSS3提供给第二晶体管T52和第三晶体管T53之间的共享节点。第二晶体管T52可以基于复位信号RESET的输入而导通，从而使第二晶体管T52和第三晶体管T53之间的共享节点电连接到QB节点。因此，当M节点的电压处于高电平的同时将复位信号RESET输入到第二晶体管T52和第三晶体管T53时，第二晶体管T52和第三晶体管T53同时导通，以将QB节点放电或重置至第三低电位电压GVSS2电平。
进位信号输出模块512基于进位时钟信号CRCLK(k)的电压电平或第三低电位电压GVSS3电平，根据Q节点的电压电平或QB节点的电压电平输出进位信号C(k)。
进位信号输出模块512包括第一晶体管T61、第二晶体管T62和升压电容器CC。
第一晶体管T61连接到并被设置在用于传递进位时钟信号CRCLK(k)的时钟信号线和第一输出节点NO1之间。升压电容器CC连接到并被设置在第一晶体管T61的栅极和源极之间。
第一晶体管T61响应于Q节点的电压基于进位时钟信号CRCLK(k)通过第一输出节点NO1输出高电平电压进位信号C(k)。当Q节点的电压处于高电平时，第一晶体管T61可以导通，从而可以将高电平电压的进位时钟信号CRCLK(k)提供给第一输出节点NO1。因此，输出高电平电压进位信号C(k)。
当输出进位信号C(k)时，升压电容器CC在与高电平电压电平的进位时钟信号CRCLK(k)同步的同时将Q节点的电压自举至高于第一高电位电压GVDD1电平的升压电平。当Q节点的电压被自举时，高电压电平进位时钟信号CRCLK(k)可以被快速且无失真地作为进位信号C(k)而输出。
第二晶体管T62连接到并被设置在第一输出节点NO1和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第二晶体管T62响应于QB节点的电压基于第三低电位电压GVSS3通过第一输出节点NO1输出低电平电压进位信号C(k)。当QB节点的电压处于高电平时，第二晶体管T62可以导通，从而可以将第三低电位电压GVSS3提供给第一输出节点NO1。因此，输出低电平电压进位信号C(k)。
选通信号输出模块514可以根据Q节点的电压电平或QB节点的电压电平基于多个扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)或第一低电位电压GVSS1电平输出多个选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。就此而言，i为正整数。
选通信号输出模块514包括第一晶体管T71至第八晶体管T78以及升压电容器CS1、CS2、CS3和CS4。
第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77分别连接到并被设置在用于分别传递扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)的时钟信号线和第二输出节点NO2至第五输出节点NO5之间。升压电容器CS1、CS2、CS3和CS4中的每一者连接到并被设置在第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77中的每一者的栅极和源极之间。
第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77中的每一者基于扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3))中的每一者并且响应Q节点的电压经由第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5中的每一者输出高电平电压选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)中的每一者。当Q节点的电压处于高电平时，第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77中的每一者导通，从而可以将高电平电压扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)中的每一者提供给第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5中的每一者。因此，分别输出高电平电压选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。
当分别输出选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)、SCOUT(i+3)时，升压电容器CS1、CS2、CS3和CS4在分别与高电平电压扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)同步的同时将Q节点的电压自举或增加至高于第一高电位电压GVDD1电平的升压电平。当Q节点的电压被自举时，高电平扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)可以快速且无失真地分别作为选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)而输出。
第二晶体管T72、第四晶体管T74、第六晶体管T76和第八晶体管T78基于第一低电位电压GVSS1并响应于QB节点的电压分别经由第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5分别输出低电平电压选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。当QB节点的电压处于高电平时，第二晶体管T72、第四晶体管T74、第六晶体管T76和第八晶体管T78可以分别导通，从而可以将第一低电位电压GVSS1分别提供给第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5。因此，分别输出低电平电压选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。
在图9所示的实施方式中，每个级电路可以接收设置为不同电平的三个高电位电压GVDD1、GVDD2和GVDD3以及设置为不同电平的三个低电位电压GVSS1、GVSS2和GVSS3。例如，第一高电位电压GVDD1可以被设置为20V，第二高电位电压GVDD2可以被设置为16V，并且第三高电位电压GVDD3可以被设置为14V。第一低电位电压GVSS1可以被设置为-6V，第二低电位电压GVSS2可以被设置为-10V，并且第三低电位电压GVSS3可以被设置为-12V。这些数值只是一个示例。高电位电压和低电位电压的电平可以基于实施方式而变化。
图10示出了当图9的级电路输出用于图像显示的选通信号时输入信号和输出信号中的每一者的波形。
当在时段P1至P2内输入高电平前进位信号C(k-2)时，Q节点控制器504的第一晶体管T21和第二晶体管T22导通。因此，Q节点被充电至第一高电位电压GVDD1电平。进一步地，QB节点稳定器510的第一晶体管T51基于高电平前进位信号C(k-2)导通，从而QB节点已被放电至第三低电位电压GVSS3电平。
当在时段P2至P3内输入高电平扫描时钟信号SCCLK(i)时，升压电容器CS1可以将Q节点的电压自举至高于第一高电位电压GVDD1的第一升压电压BL1电平。因此，在时段P2至P3内从第二输出节点NO2输出选通信号SCOUT(i)。
当在时段P3至P4内输入高电平扫描时钟信号SCCLK(i+1)连同高电平扫描时钟信号SCCLK(i)时，升压电容器CS1和CS2将Q节点的电压自举至高于第一升压电压BL1的第二升压电压BL2电平。因此，在时段P3至P4内从第三输出节点NO3输出选通信号SCOUT(i+1)。
当在时段P4至P5内输入高电平扫描时钟信号SCCLK(i+2)连同高电平扫描时钟信号SCCLK(i+1)时，升压电容器CS2和CS3将Q节点的电压自举至高于第一升压电压BL1的第二升压电压BL2电平。因此，在时段P4至P5内从第四输出节点NO4输出选通信号SCOUT(i+2)。
当在时段P5至P6内输入高电平扫描时钟信号SCCLK(i+3)连同高电平扫描时钟信号SCCLK(i+2)时，升压电容器CS3和CS4将Q节点的电压自举至高于第一升压电压BL1的第二升压电压BL2电平。因此，在时段P5至P6内从第五输出节点NO5输出选通信号SCOUT(i+3)。
对于P6至P7，仅输入高电平扫描时钟信号SCCLK(i+3)。升压电容器CS4将Q节点的电压自举至第一升压电压BL1电平。
进一步地，当在时段P5至P7内输入高电平进位时钟信号CRCLK(k)时，基于充电到Q节点的电压导通的第一晶体管T41可以允许进位信号C(k)从第一输出节点NO1输出。
由于在时段P7至P8内没有输入扫描时钟信号，所以Q节点的电压再次被充电至第一高电位电压GVDD1电平。进一步地，当在时段P7至P8内输入处于高电平的后进位信号C(k+2)时，Q节点控制器504的第三晶体管T23和第四晶体管T24导通。因此，在时间点P8，Q节点已被放电至第三低电位电压GVSS3电平。当Q节点已经被放电到第三低电位电压GVSS3电平时，反相器508中包括的第四晶体管T44可以截止，并且可以将第二高电位电压GVDD2输入到第一晶体管T41的栅极以使得第一晶体管T41导通。当第一晶体管T41导通时，QB节点已被充电至第二高电位电压GVDD2电平。
在图8和图9所示的实施方式中，选通驱动器电路13包括n条选通线和与其对应的k级电路(n>k)。因此，与根据图4和图5所示的实施方式的选通驱动器电路13相比，在根据图8和图9所示实施方式的选通驱动器电路13中包括较少数量的级电路。
进一步地，图8和图9所示的选通驱动器电路13所包括的晶体管的数量比根据图4和图5所示的实施方式的选通驱动器电路13中的晶体管的数量少。例如，当包括图8和图9所示选通驱动器电路13的显示面板10和包括图4和图5所示选通驱动器电路13的显示面板10具有相同的分辨率时，前者的选通驱动器电路13中包括的晶体管的数量与后者的选通驱动器电路13中包括的晶体管的数量相比可减少71％。进一步地，与后者的选通驱动器电路13的工作所需的控制信号的数量和电源的数量相比，前者的选通驱动器电路13的工作所需的控制信号的数量和电源的数量由于晶体管的数量的减少而可减少58.7％。
随着晶体管的数量、控制信号的数量和电源的数量的减少，显示装置1中的选通驱动器电路13所占的面积也减小。例如，当包括图8和图9所示选通驱动器电路13的显示面板10和包括图4和图5所示选通驱动器电路13的显示面板10具有相同的分辨率时，前者的选通驱动器电路13的面积与后者的选通驱动器电路的面积相比可减小57.3％。因此，可以增大显示装置1的显示区域，从而可以减小非显示区域，以使得可以提高显示装置1的显示质量。
在一个示例中，与图4和图5中所示的选通驱动器电路13的级电路不同，图8和图9中所示的选通驱动器电路13的级电路彼此不共享QB节点。因此，QB节点每帧地导通或截止。因此，连接到QB节点的晶体管T31、T32、T62、T72、T74、T76和T78中的每一者可以每帧地导通或截止。
当连接到QB节点的晶体管T31、T32、T62、T72、T74、T76和T78中的每一者每帧地导通或截止时，晶体管T31、T32、T62、T72、T74、T76和T78可能会由于施加到晶体管T31、T32、T62、T72、T74、T76和T78的电压应力而迅速劣化。由于施加在晶体管上的电压应力而导致的晶体管的劣化会使晶体管的阈值电压升高，这使显示装置1的性能下降和寿命缩短。
因此，为了减少连接到QB节点的晶体管T31、T32、T62、T72、T74、T76和T78中的每一者的劣化，根据本公开的一个实施方式的选通驱动器电路13可以被配置为使得可以调整充电到QB节点的电压的大小(即，第二高电位电压GVDD2的大小)。
图11是示出在本公开的一个实施方式中的第二高电位电压的大小根据选通驱动器电路的工作持续时间而变化的曲线图。在图11中，横轴代表选通驱动器电路13的工作持续时间，并且纵轴代表图9所示的第二高电位电压GVDD2的大小。
在本公开的一个实施方式中，提供给图9所示的QB节点的第二高电位电压GVDD2的大小可以根据选通驱动器电路13的工作持续时间来调整。
例如，如图11所示，随着选通驱动器电路13的工作持续时间增加，第二高电位电压GVDD2的大小可以增加。也就是说，如图11所示，每当选通驱动器电路13的工作持续时间增加到AT1、AT2、AT3、AT4和AT5时，第二高电位电压GVDD2的大小以逐步的方式增加到GV1、GV2、GV3、GV4和GV5。就此而言，第二高电位电压GVDD2的大小GV1、GV2、GV3、GV4和GV5可以分别大于或等于连接到QB节点的晶体管T31、T32、T62、T72、T74、T76和T78中的每一者在工作持续时间AT1、AT2、AT3、AT4和AT5处的阈值电压的大小，并且可以通过实验确定。
在一个示例中，图11示出了第二高电位电压GVDD2的大小随着选通驱动器电路13的工作持续时间增加而逐步增加的实施方式。然而，在本公开的另一实施方式中，第二高电位电压GVDD2的大小可以与选通驱动器电路13的工作持续时间成比例地线性或非线性地增加。
进一步地，图11中所示的AT1、AT2、AT3、AT4和AT5中的每一者以及GV1、GV2、GV3、GV4和GV5中的每一者都可以基于实施方式而变化并且可以通过实验确定。
进一步地，图11所示的AT1、AT2、AT3、AT4和AT5中的相邻工作持续时间之间的间距以及GV1、GV2、GV3、GV4和GV5中的相邻大小之间的间距可以彼此相同或彼此不同。例如，AT2和AT1之间的差值可以被设置为与AT5和AT4之间的差值相同或不同。在又一示例中，GV3和GV2之间的差值可以被设置为与GV5和GV4之间的差值相同或不同。
如图11所示，与选通驱动器电路13的工作持续时间成比例地增加第二高电位电压GVDD2的大小可以允许保证选通驱动器电路13的正常工作，并且可以允许使施加到连接到QB节点的晶体管T31、T32、T62、T72、T74、T76和T78中的每一者的电压应力最小化。因此，可以延长显示装置1的寿命。
图12是示出晶体管的阈值电压的大小根据选通驱动器电路的工作持续时间而变化的曲线图。
在图12中，数据1202示出了连接到图4和图5所示的选通驱动器电路13的QB_o节点和QB_e节点的每个晶体管的阈值电压的大小的变化。
进一步地，图12中的数据1204示出了当施加到图8和图9所示的选通驱动器电路13中的QB节点的第二高电位电压GVDD2始终具有恒定大小时，连接到QB节点的每个晶体管的阈值电压的大小的变化。
进一步地，在图12中，数据1206示出了当图8和图9中所示的选通驱动器电路13中的第二高电位电压GVDD2的大小根据选通驱动器电路13的工作持续时间而增大时，连接到QB节点的每个晶体管的阈值电压的大小的变化。
如基于图12中的数据1202可以看出，连接到图4和图5所示的选通驱动器电路13中的QB_o节点和QB_e节点的晶体管可以在每一帧(奇数帧和偶数帧)中交替地导通或截止。因此，阈值电压增加速度(即，连接到QB_o节点和QB_e节点的每个晶体管的劣化速度)相对较低。
在一个示例中，如基于图12中的数据1204可以看出的，当提供给图8和图9中所示的选通驱动器电路13中的QB节点的第二高电位电压GVDD2始终具有相同的大小时，连接到QB节点的每个晶体管的阈值电压的大小迅速地增大。因此，连接到QB节点的每个晶体管可能会迅速劣化，从而会缩短显示装置1的寿命。
然而，如基于图12中的数据1206可以看出的，当图8和图9中所示的选通驱动器电路13中的第二高电位电压GVDD2的大小基于选通驱动器电路13的工作持续时间来调整时，与提供给图8和图9中所示的选通驱动器电路13中的QB节点的第二高电位电压GVDD2始终具有相同的大小相比，连接到QB节点的每个晶体管的阈值电压的大小的增加速度可以相对较低。因此，可以延长显示装置1的寿命。
尽管已经参照附图更详细地描述了本公开的实施方式，但本公开不必限于这些实施方式。本公开可以在不脱离本公开的技术思想的范围内以各种修改方式实施。因此，本公开所公开的实施方式并非旨在限制本公开的技术思想，而是用于描述本公开。本公开的技术思想的范围不受实施方式的限制。因此，应当理解，上述实施方式在所有方面都是说明性的，而不是限制性的。本发明的保护范围应通过权利要求书来解释，在本公开的保护范围内的所有技术思想均应理解为包含在本公开的保护范围内。

Claims (16)

1.一种用于显示装置的选通驱动器电路，其中，所述选通驱动器电路包括多个级电路，
其中，每个级电路向每条选通线提供选通信号，并且所述每个级电路包括M节点、Q节点、QH节点和QB节点，
其中，所述每个级电路包括：
线选择器，所述线选择器被配置为：
响应于线感测准备信号的输入而工作，以基于前进位信号对所述M节点进行充电；以及
响应于复位信号的输入而工作，以将所述Q节点充电至第一高电位电压电平；或者
响应于面板开启信号的输入而工作，以将所述Q节点放电至第三低电位电压电平；
Q节点控制器，所述Q节点控制器被配置为：
响应于所述前进位信号的输入而工作，以将所述Q节点充电至所述第一高电位电压电平；以及
响应于后进位信号的输入而工作，以将所述Q节点放电至所述第三低电位电压电平；
Q节点和QH节点稳定器，所述Q节点和QH节点稳定器被配置为：当所述QB节点已被充电至第二高电位电压时，所述Q节点和QH节点稳定器将所述Q节点和所述QH节点放电至所述第三低电位电压电平；
反相器，所述反相器被配置为基于所述Q节点的电压电平改变所述QB节点的电压电平；
QB节点稳定器，所述QB节点稳定器被配置为响应于所述后进位信号的输入、所述复位信号的输入以及所述M节点的充电电压而工作，以将所述QB节点放电至所述第三低电位电压电平；
进位信号输出模块，所述进位信号输出模块被配置为基于所述Q节点的电压电平或所述QB节点的电压电平而工作，以基于进位时钟信号或所述第三低电位电压输出进位信号；以及
选通信号输出模块，所述选通信号输出模块被配置为基于所述Q节点的电压电平或所述QB节点的电压电平而工作，以基于第一扫描时钟信号至第j扫描时钟信号或第一低电位电压输出第一选通信号至第j选通信号，其中，j是正整数。
2.根据权利要求1所述的选通驱动器电路，其中，所述选通信号输出模块被配置为：当所述Q节点的电压电平为高电平时，基于所述第一扫描时钟信号至所述第j扫描时钟信号依次输出所述第一选通信号至所述第j选通信号。
3.根据权利要求1所述的选通驱动器电路，其中，所述选通信号输出模块包括：
上拉晶体管，所述上拉晶体管被配置为：当所述Q节点的电压电平为高电平时导通，从而将所述第一扫描时钟信号至所述第j扫描时钟信号提供给输出节点；
下拉晶体管，所述下拉晶体管被配置为：当所述QB节点的电压电平为高电平时导通，从而将所述第一低电位电压提供给所述输出节点；以及
升压电容器，所述升压电容器连接到并被设置在所述上拉晶体管的栅极和源极之间。
4.根据权利要求3所述的选通驱动器电路，其中，当所述QB节点的电压电平已被充电至所述第二高电位电压时，所述下拉晶体管导通。
5.根据权利要求1所述的选通驱动器电路，其中，所述Q节点和QH节点稳定器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管被配置为当所述QB节点已被充电至所述第二高电位电压时导通。
6.根据权利要求1所述的选通驱动器电路，其中，所述第二高电位电压的大小是基于所述选通驱动器电路的工作持续时间调整的。
7.根据权利要求1所述的选通驱动器电路，其中，随着所述选通驱动器电路的工作持续时间增加，所述第二高电位电压的大小增加。
8.根据权利要求1所述的选通驱动器电路，其中，与所述选通驱动器电路的工作持续时间成比例地增加所述第二高电位电压的大小，并且施加到连接到所述QB节点的晶体管中的每一者的电压应力减小。
9.一种显示装置，所述显示装置包括：
显示面板，所述显示面板包括分别设置在选通线和数据线的交叉处的子像素；
选通驱动器电路，所述选通驱动器电路被配置为向每条选通线提供扫描信号；
数据驱动器电路，所述数据驱动器电路被配置为向每条数据线提供数据电压；以及
定时控制器，所述定时控制器被配置为控制所述选通驱动器电路和所述数据驱动器电路中的每一者的工作，
其中，所述选通驱动器电路包括多个级电路，
其中，每个级电路向每条选通线提供选通信号，所述每个级电路并且包括M节点、Q节点、QH节点和QB节点，
其中，所述每个级电路包括：
线选择器，所述线选择器被配置为：
响应于线感测准备信号的输入而工作，以基于前进位信号对所述M节点进行充电；以及
响应于复位信号的输入而工作，以将所述Q节点充电至第一高电位电压电平；或者
响应于面板开启信号的输入而工作，以将所述Q节点放电至第三低电位电压电平；
Q节点控制器，所述Q节点控制器被配置为：
响应于所述前进位信号的输入而工作，以将所述Q节点充电至所述第一高电位电压电平；以及
响应于后进位信号的输入而工作，以将所述Q节点放电至所述第三低电位电压电平；
Q节点和QH节点稳定器，所述Q节点和QH节点稳定器被配置为：当所述QB节点已被充电至第二高电位电压时，所述Q节点和QH节点稳定器将所述Q节点和所述QH节点放电至所述第三低电位电压电平；
反相器，所述反相器被配置为基于所述Q节点的电压电平改变所述QB节点的电压电平；
QB节点稳定器，所述QB节点稳定器被配置为响应于所述后进位信号的输入、所述复位信号的输入以及所述M节点的充电电压而工作，以将所述QB节点放电至所述第三低电位电压电平；
进位信号输出模块，所述进位信号输出模块被配置为基于所述Q节点的电压电平或所述QB节点的电压电平而工作，以基于进位时钟信号或所述第三低电位电压输出进位信号；以及
选通信号输出模块，所述选通信号输出模块被配置为基于所述Q节点的电压电平或所述QB节点的电压电平而工作，以基于第一扫描时钟信号至第j扫描时钟信号或第一低电位电压输出第一选通信号至第j选通信号，其中，j是正整数。
10.根据权利要求9所述的显示装置，其中，所述选通信号输出模块被配置为：当所述Q节点的电压电平为高电平时，基于所述第一扫描时钟信号至所述第j扫描时钟信号依次输出所述第一选通信号至所述第j选通信号。
11.根据权利要求9所述的显示装置，其中，所述选通信号输出模块包括：
上拉晶体管，所述上拉晶体管被配置为：当所述Q节点的电压电平为高电平时导通，从而将所述第一扫描时钟信号至所述第j扫描时钟信号提供给输出节点；
下拉晶体管，所述下拉晶体管被配置为：当所述QB节点的电压电平为高电平时导通，从而将所述第一低电位电压提供给所述输出节点；以及
升压电容器，所述升压电容器连接到并被设置在所述上拉晶体管的栅极和源极之间。
12.根据权利要求11所述的显示装置，其中，当所述QB节点的电压电平被充电至所述第二高电位电压时，所述下拉晶体管导通。
13.根据权利要求9所述的显示装置，其中，所述Q节点和QH节点稳定器包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管被配置为当所述QB节点已被充电至所述第二高电位电压时导通。
14.根据权利要求9所述的显示装置，其中，所述第二高电位电压的大小是基于所述选通驱动器电路的工作持续时间调整的。
15.根据权利要求9所述的显示装置，其中，随着所述选通驱动器电路的工作持续时间增加，所述第二高电位电压的大小增加。
16.根据权利要求9所述的显示装置，其中，与所述选通驱动器电路的工作持续时间成比例地增加所述第二高电位电压的大小，并且施加到连接到所述QB节点的晶体管中的每一者的电压应力减小。
CN202111590092.XA 2020-12-31 2021-12-23 选通驱动器电路和包括该选通驱动器电路的显示装置 Active CN114765019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0189165 2020-12-31
KR1020200189165A KR102637299B1 (ko) 2020-12-31 2020-12-31 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN114765019A CN114765019A (zh) 2022-07-19
CN114765019B true CN114765019B (zh) 2024-01-05

Family

ID=81972462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111590092.XA Active CN114765019B (zh) 2020-12-31 2021-12-23 选通驱动器电路和包括该选通驱动器电路的显示装置

Country Status (4)

Country Link
US (1) US11574598B2 (zh)
KR (1) KR102637299B1 (zh)
CN (1) CN114765019B (zh)
DE (1) DE102021128542A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230089630A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시 장치
KR20230095721A (ko) * 2021-12-22 2023-06-29 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 전계 발광 표시장치
KR20230147800A (ko) * 2022-04-14 2023-10-24 삼성디스플레이 주식회사 스캔구동부
TWI816541B (zh) * 2022-09-06 2023-09-21 友達光電股份有限公司 閘極驅動器
KR20240083675A (ko) * 2022-12-05 2024-06-12 엘지디스플레이 주식회사 게이트 구동회로 및 표시장치
KR20240108876A (ko) 2022-12-30 2024-07-10 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237031A (zh) * 2010-05-07 2011-11-09 乐金显示有限公司 选通移位寄存器和使用该选通移位寄存器的显示装置
CN102547331A (zh) * 2010-12-24 2012-07-04 乐金显示有限公司 立体图像显示器及其驱动方法
CN103700333A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 选通移位寄存器以及包括选通移位寄存器的显示装置
CN110875016A (zh) * 2018-09-03 2020-03-10 乐金显示有限公司 栅极驱动器和包括该栅极驱动器的有机发光显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002776A (ko) 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 게이트 구동회로용 전원전압 가변회로
KR102649203B1 (ko) * 2016-12-15 2024-03-20 엘지디스플레이 주식회사 인버터를 갖는 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102338948B1 (ko) 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102423863B1 (ko) 2017-08-04 2022-07-21 엘지디스플레이 주식회사 게이트 구동부 및 이를 구비한 평판 표시 장치
KR102416886B1 (ko) * 2017-08-24 2022-07-04 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 평판 표시 장치
KR102664310B1 (ko) 2018-08-31 2024-05-09 엘지디스플레이 주식회사 게이트 구동부와 그를 포함한 표시장치
KR20200048784A (ko) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
KR20220086869A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
KR20220092208A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
KR102681102B1 (ko) * 2020-12-24 2024-07-02 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237031A (zh) * 2010-05-07 2011-11-09 乐金显示有限公司 选通移位寄存器和使用该选通移位寄存器的显示装置
CN102547331A (zh) * 2010-12-24 2012-07-04 乐金显示有限公司 立体图像显示器及其驱动方法
CN103700333A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 选通移位寄存器以及包括选通移位寄存器的显示装置
CN110875016A (zh) * 2018-09-03 2020-03-10 乐金显示有限公司 栅极驱动器和包括该栅极驱动器的有机发光显示装置

Also Published As

Publication number Publication date
KR102637299B1 (ko) 2024-02-15
US20220208104A1 (en) 2022-06-30
DE102021128542A1 (de) 2022-06-30
US11574598B2 (en) 2023-02-07
KR20220096587A (ko) 2022-07-07
CN114765019A (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
CN114765019B (zh) 选通驱动器电路和包括该选通驱动器电路的显示装置
EP3598426B1 (en) Display device and a method of driving the same
JP7502194B2 (ja) 表示パネル、その駆動方法及び表示装置
US8836691B2 (en) Organic light emitting display with pixel sensing circuit and driving method thereof
CN114694596B (zh) 选通驱动器电路和包括该选通驱动器电路的显示装置
CN107871466B (zh) 显示装置
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
CN114677970B (zh) 选通驱动器电路和包括其的显示装置
KR20180002851A (ko) 화소 회로 및 표시 장치 및 그 구동 방법
US11551620B2 (en) Gate driver circuit and display device including the same
US20190295469A1 (en) Display device
KR20220092208A (ko) 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
EP4202906A1 (en) Display device and driving circuit
CN116386546A (zh) 选通驱动电路和包括选通驱动电路的显示装置
KR102659207B1 (ko) 센싱 회로 및 그를 포함하는 표시장치
KR20220096586A (ko) 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
US12051371B2 (en) Gate driving circuit having a common sensing circuit for controlling scan driving circuits and display device thereof
EP4407418A1 (en) Touch sensing display apparatus
CN118116342A (zh) 显示装置和显示驱动方法
CN118571176A (zh) 栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant