CN114677970B - 选通驱动器电路和包括其的显示装置 - Google Patents

选通驱动器电路和包括其的显示装置 Download PDF

Info

Publication number
CN114677970B
CN114677970B CN202111590288.9A CN202111590288A CN114677970B CN 114677970 B CN114677970 B CN 114677970B CN 202111590288 A CN202111590288 A CN 202111590288A CN 114677970 B CN114677970 B CN 114677970B
Authority
CN
China
Prior art keywords
node
signal
voltage
voltage level
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111590288.9A
Other languages
English (en)
Other versions
CN114677970A (zh
Inventor
金匡洙
金龙镐
张旼揆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114677970A publication Critical patent/CN114677970A/zh
Application granted granted Critical
Publication of CN114677970B publication Critical patent/CN114677970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请涉及选通驱动器电路和包括其的显示装置。选通驱动器电路包括多个级电路。每个级电路向布置在显示面板中的每条选通线提供选通信号，并且包括M节点、Q节点、QH节点和QB节点。每个级电路包括线选择器、Q节点控制器、Q节点和QH节点稳定器、反相器、QB节点稳定器、进位信号输出模块和选通信号输出模块。进位时钟信号的高电压电平时段被设置为不与第一扫描时钟信号的高电压电平时段交叠。

Description

选通驱动器电路和包括其的显示装置
技术领域
本公开涉及选通驱动器电路和显示装置。更具体地，本公开涉及选通驱动器电路和包括其的显示装置，其中选通信号之间的输出差异减小。
背景技术
近来，诸如液晶显示装置、有机发光二极管显示装置、发光二极管显示装置和电泳显示装置之类的使用平板显示面板的显示装置已被广泛使用。
显示装置可以包括具有发光元件的像素和用于驱动发光元件的像素电路。例如，像素电路包括控制流过发光元件的驱动电流的驱动晶体管，以及根据选通信号控制(或编程)驱动晶体管的栅极-源极电压的至少一个开关晶体管。可以基于从设置在显示面板的基板上的选通驱动器电路输出的选通信号来对像素电路的开关晶体管进行开关。
当从显示装置显示图像时，用于导通开关晶体管的选通信号被顺序地施加到显示面板的选通线。当包括在每条线中的子像素的开关晶体管基于选通信号导通时，数据电压被提供给每个子像素，使得发光以显示图像。
发明内容
显示装置中包括的显示面板包括多条选通线、多条数据线以及布置在数据线和选通线之间的交叉区域处的子像素。当通过显示面板显示图像时，用于导通开关晶体管的选通信号被顺序地提供给每条选通线。当包括在每条选通线中的子像素的开关晶体管基于选通信号导通时，数据电压被提供给每个子像素，使得发光以显示图像。
就此而言，当分别提供给选通线的选通信号之间的输出差异发生时，即，当分别提供给选通线的选通信号的电压的幅值和持续时间不均一时，分别基于不同的选通线提供给子像素的数据电压的幅值可能会彼此不同。因此，当通过显示装置显示图像时，可能会发生行之间的输出差异或者特定行的图像可能与另一行的图像显著不同。因此，显示装置的图像显示质量劣化。
因此，需要减小从选通驱动器电路输出的选通信号之间的输出差异。
本公开提供了用于实现上述技术目的的实施方式。
本公开的一个目的是通过减小从选通驱动器电路输出的选通信号之间的输出差异来提高显示装置的图像显示质量。
根据本公开的目的不限于上述目的。未提及的根据本公开的其它目的和优点可以基于以下描述被理解，并且可以基于根据本公开的实施方式被更清楚地理解。此外，将容易理解，根据本公开的目的和优点可以使用权利要求中所示的手段及其组合来实现。
根据本公开的一个实施方式的选通驱动器电路可以向每条选通线提供选通信号并且可以包括多个级电路，每个级电路包括M节点、Q节点、QH节点和QB节点。
在本公开的一个实施方式中，每个级电路可以包括线选择器、Q节点控制器、Q节点和QH节点稳定器、反相器、QB节点稳定器、进位信号输出模块、选通信号输出模块和Q节点自举器(bootstrapper)。
响应于线感测准备信号的输入，线选择器基于前进位信号对M节点进行充电。响应于重置信号的输入，线选择器将Q节点充电至第一高电位电压电平。响应于面板开启信号的输入，线选择器将Q节点放电至第三低电位电压电平。
响应于前进位信号的输入，Q节点控制器将Q节点充电至第一高电位电压电平。响应于后进位信号的输入，Q节点控制器将Q节点放电至第三低电位电压电平。
当QB节点已经被充电至第二高电位电压电平时，Q节点和QH节点稳定器将Q节点和QH节点放电至第三低电位电压电平。
反相器基于Q节点的电压电平改变QB节点的电压电平。
QB节点稳定器响应于前进位信号的输入、重置信号的输入以及M节点的充电电压而将QB节点放电至第三低电位电压电平。
进位信号输出模块根据Q节点的电压电平或QB节点的电压电平来输出基于进位时钟信号或者第三低电位电压的进位信号。
选通信号输出模块根据Q节点的电压电平或QB的电压电平来输出基于第一扫描时钟信号至第j扫描时钟信号或者第一低电位电压的第一选通信号至第j选通信号。
在本公开的一个实施方式中，进位时钟信号的高电压电平时段被设置为不与第一扫描时钟信号的高电压电平时段交叠。
此外，根据本公开的一个实施方式的显示装置包括：显示面板，其包括分别设置在选通线和数据线之间的交叉处的子像素；用于向每条选通线提供扫描信号的选通驱动器电路；用于向每条数据线提供数据电压的数据驱动器电路；以及控制选通驱动器电路和数据驱动器电路中的每一个的操作定时的定时控制器。
在本公开的一个实施方式中，选通驱动器电路可以向每条选通线提供选通信号并且可以包括多个级电路，每个级电路包括M节点、Q节点、QH节点和QB节点。
在本公开的一个实施方式中，每个级电路可以包括线选择器、Q节点控制器、Q节点和QH节点稳定器、反相器、QB节点稳定器、进位信号输出模块、选通信号输出模块和Q节点自举器。
响应于线感测准备信号的输入，线选择器基于前进位信号对M节点进行充电。响应于重置信号的输入，线选择器将Q节点充电至第一高电位电压电平。响应于面板开启信号的输入，线选择器将Q节点放电至第三低电位电压电平。
响应于前进位信号的输入，Q节点控制器将Q节点充电至第一高电位电压电平。响应于后进位信号的输入，Q节点控制器将Q节点放电至第三低电位电压电平。
当QB节点已经被充电至第二高电位电压电平时，Q节点和QH节点稳定器将Q节点和QH节点放电至第三低电位电压电平。
反相器基于Q节点的电压电平改变QB节点的电压电平。
QB节点稳定器响应于前进位信号的输入、重置信号的输入以及M节点的充电电压而将QB节点放电至第三低电位电压电平。
进位信号输出模块根据Q节点的电压电平或QB节点的电压电平来输出基于进位时钟信号或者第三低电位电压的进位信号。
选通信号输出模块根据Q节点的电压电平或QB的电压电平来输出基于第一扫描时钟信号至第j扫描时钟信号或者第一低电位电压的第一选通信号至第j选通信号。
在本公开的一个实施方式中，进位时钟信号的高电压电平时段被设置为不与第一扫描时钟信号的高电压电平时段交叠。
根据本公开的一个实施方式，减小了从选通驱动器电路输出的选通信号之间的输出差异。更具体地，可以减小从级电路输出的j个选通信号当中的第一选通信号和第j选通信号之间的输出差异。因此，可以减小从选通驱动器电路输出的选通信号之间的输出差异。因此，提高了显示装置的图像显示质量。
本公开的效果不限于上文提到的效果，并且本领域技术人员将从以下描述清楚地理解未提及的其它效果。
附图说明
图1是示出根据本公开的一个实施方式的显示装置的配置的框图。
图2示出了根据本公开的一个实施方式的显示面板中包括的子像素阵列的配置。
图3示出了根据本公开的一个实施方式的子像素电路的配置以及定时控制器、数据驱动器电路和子像素之间的连接结构。
图4示出了根据本公开的一个实施方式的选通驱动器电路中包括的多个级电路的配置。
图5示出了选通信号的下降时间。
图6示出了具有不同下降时间的两个选通信号以及经由这两个选通信号分别充电到子像素的电压的幅值。
图7是根据本公开的一个实施方式的级电路的电路图。
图8示出了根据本公开的一个实施方式的当图7的级电路输出用于图像显示的选通信号时的输入信号和输出信号中的每一个的波形。
图9示出了当用于图像显示的选通信号从图7的级电路输出时并且根据图8的一个实施方式的Q节点的电压的波形、进位时钟信号的电压波形和选通信号的电压波形。
图10示出了根据本公开的另一实施方式的当图7的级电路输出用于图像显示的选通信号时的输入信号和输出信号中的每一个的波形。
图11示出了当用于图像显示的选通信号从图7的级电路输出时并且根据图10的一个实施方式的Q节点的电压的波形、进位时钟信号的电压波形和选通信号的电压波形。
具体实施方式
为了例示的简单和清楚，附图中的元件不一定按比例绘制。不同附图中相同的参考标记表示相同或相似的元件，并因此执行相似的功能。此外，为了描述的简单，省略了公知的步骤和元件的描述和细节。此外，在本公开的以下详细描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，将理解的是，可以在没有这些具体细节的情况下实践本公开。在其它情况下，没有详细描述公知的方法、过程、组件和电路，以免不必要地混淆本公开的方面。下面进一步例示和描述各种实施方式的示例。将理解的是，本文的描述并不旨在将权利要求限制为所描述的特定实施方式。相反，它旨在涵盖可以在由所附权利要求限定的本公开的精神和范围内的替代、修改和等同物。
用于描述本公开的实施方式的附图中公开的形状、尺寸、比例、角度、数量等是示例性的，并且本公开不限于此。相同的参考标记在本文中指代相同的元件。此外，为了描述的简单，省略了公知的步骤和元件的描述和细节。此外，在本公开的以下详细描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，将理解的是，可以在没有这些具体细节的情况下实践本公开。在其它情况下，没有详细描述公知的方法、过程、组件和电路以免不必要地混淆本公开的方面。
本文使用的术语仅用于描述特定实施方式的目的，并不旨在限制本公开。如本文所用，可构成的单数“一”和“一个”意在包括复数也可构成，除非上下文另有明确指示。还将理解的是，当在本说明书中使用时，术语“包括”、“包括于”、“包含”和“包含于”指定所陈述的特征、整数、操作、元素和/或组件的存在，但是不排除存在或添加一个或更多个其它特征、整数、操作、元素、组件和/或其部分。如本文所用，术语“和/或”包括相关所列项中的一个或更多个的任何和所有组合。诸如“中的至少一个”之类的表达式当在元件的列表之前时，可以修改元件的列表的整体，并且可以不修改列表中的各个元件。当指代“C到D”时，除非另有说明，否则这意味着包括C到包括D。
将理解的是，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
将理解的是，当元件或层被称为“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上，连接到或联接到另一元件或层，或者可以存在一个或更多个中间元件或层。此外，还将理解的是，当元件或层被称为在两个元件或层“之间”时，它可以是这两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或层。
除非另外定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，诸如在常用词典中定义的术语应当被解释为具有与其在相关技术的上下文中的含义一致的含义并且将不会以理想化或过于正式的含义被解释，除非在本文中明确地如此定义。
本公开的各个实施方式的特征可以部分地或全部地彼此组合，并且可以在技术上彼此关联或彼此操作。实施方式可以彼此独立地实现，也可以以关联关系一起实现。
在解释本公开中的数值时，即使没有对其的单独的明确描述，也可以存在误差范围。
在信号流关系的描述中，例如，当信号从节点A发送到节点B时，该信号可以从节点A经由节点C发送到节点B，除非规定了信号直接从节点A发送到节点B的指示。
根据本公开，形成在显示面板的基板上的子像素电路和选通驱动器电路中的每一个可以被实施为n型MOSFET结构的晶体管。然而，本公开不限于此。形成在显示面板的基板上的子像素电路和选通驱动器电路中的每一个可以被实施为p型MOSFET结构的晶体管。晶体管可以包括栅极、源极和漏极。在晶体管中，载流子可以从源极流向漏极。在n型晶体管中，载流子是电子，因此源极电压可以低于漏极电压，使得电子可以从源极流向漏极。在n型晶体管中，电子从源极流向漏极。电流方向是从漏极到源极的方向。在p型晶体管中，载流子是空穴。因此，源极电压可以高于漏极电压，使得空穴可以从源极流向漏极。在p型晶体管中，空穴从源极流向漏极。因此，电流方向是从源极到漏极的方向。在MOSFET结构的晶体管中，源极和漏极可以不固定，而是可以根据施加的电压而改变。因此，在本公开中，源极和漏极中的一个被称为第一源/漏电极，而源极和漏极中的另一个被称为第二源/漏电极。
在下文中，将参照附图详细描述根据本公开的选通驱动器电路和包括其的显示装置的优选示例。在不同的附图当中，相同的元件可以具有相同的参考标记。此外，为了便于描述，附图中所示的每个组件的比例与实际比例不同。因此，每个组件的比例不限于图中所示的比例。
图1是示出根据本公开的一个实施方式的显示装置的配置的框图。图2示出了根据本公开的一个实施方式的显示面板中包括的子像素阵列的配置。
参照图1和图2，根据本公开的一个实施方式的显示装置105包括显示面板106、数据驱动器电路126、选通驱动器电路128和定时控制器124。
多条数据线14和多条选通线15被布置为相互交叉并在显示面板106上。另外，子像素SP以矩阵形式布置，并且分别设置在数据线14和选通线15的交叉处。
数据线14包括m条数据电压提供线14A_1至14A_m(m是正整数)和m条感测电压读出线14B_1至14B_m。此外，选通线15包括n(n为正整数)条第一选通线15A_1至15A_n和n条第二选通线15B_1至15B_n。
每个子像素SP可以连接到数据电压提供线14A_1到14A_m之一、感测电压读出线14B_1到14B_m之一、第一选通线15A_1到15A_n之一和第二选通线15B_1至15B_n之一。子像素SP可以显示不同的颜色。一定数量的子像素SP可以构成一个像素P。
每个子像素SP可以通过数据电压提供线接收数据电压，可以通过第一选通线接收第一选通信号，可以通过第二选通线接收第二选通信号，并且可以通过感测电压读出线输出感测电压。
也就是说，在图2所示的子像素阵列中，子像素SP可以响应于来自第一选通线15A_1至15A_n在水平线的基础上提供的第一选通信号以及来自第二选通线15B_1至15B_n在水平线的基础上提供的第二选通信号而以一条水平线L#1至L#n为基础进行操作。在感测操作被激活的同一水平线上的子像素SP可以从数据电压提供线14A_1至14A_m接收用于感测阈值电压的数据电压并且将感测电压输出到感测电压读出线14B_1至14B_m。第一选通信号和第二选通信号中的每一个可以分别是用于感测阈值电压的选通信号或用于显示图像的选通信号。本公开不限于此。
每个子像素SP可以从电源电路(未示出)接收高电位电压EVDD和低电位电压EVSS。子像素SP可以包括有机发光二极管(OLED)、驱动晶体管、第一开关晶体管和第二开关晶体管以及存储电容器。根据实施方式，除了OLED之外的光源可以包括在子像素SP中。
构成子像素SP的晶体管中的每一个可以被实现为p型或n型晶体管。此外，构成子像素SP的每个晶体管的半导体层可以包括非晶硅或多晶硅或氧化物。
在用于感测驱动晶体管的阈值电压的感测操作期间，数据驱动器电路126可以基于在水平线的基础上提供的用于感测阈值电压的第一选通信号将用于感测阈值电压的数据电压发送到子像素SP，并且可以将经由感测电压读出线14B_1至14B_m从显示面板106输入的感测电压转换为数字值，并且可以将数字值提供给定时控制器124。在用于图像显示的图像显示操作期间，数据驱动器电路126基于数据控制信号DDC将从定时控制器124输入的经补偿的图像数据MDATA转换为用于图像显示的数据电压，并将转换后的数据电压提供给数据电压提供线14A_1至14A_m。
选通驱动器电路128基于选通控制信号GDC产生选通信号。选通信号可以包括用于感测阈值电压的第一选通信号、用于感测阈值电压的第二选通信号、用于显示图像的第一选通信号和用于显示图像的第二选通信号。
在感测操作期间，选通驱动器电路128可以在水平线的基础上向第一选通线15A_1至15A_n提供用于感测阈值电压的第一选通信号，并且可以在水平线的基础上向第二选通线15B_1至15B_n提供用于感测阈值电压的第二选通信号。在用于图像显示的图像显示操作期间，选通驱动器电路128可以在水平线的基础上向第一选通线15A_1至15A_n提供用于显示图像的第一选通信号，并且可以在水平线的基础上向第二选通线15B_1至15B_n提供用于显示图像的第二选通信号。在本公开的一个实施方式中，选通驱动器电路128可以以GIP(面板中选通驱动器)方案设置在显示面板106上。然而，本公开不限于此。
定时控制器124可以基于诸如垂直同步信号Vsync、水平同步信号Hsync、点时钟信号DCLK和数据使能信号DE之类的定时信号产生并输出用于控制数据驱动器电路126的操作定时的数据控制信号DDC和用于控制选通驱动器电路128的操作定时的选通控制信号GDC。此外，定时控制器124参考从数据驱动器电路126提供的感测值来补偿图像数据DATA以产生用于补偿驱动晶体管的阈值电压偏差的经补偿的图像数据MDATA，并将经补偿的图像数据MDATA提供给数据驱动器电路126。
图3示出了根据本公开的一个实施方式的子像素电路的配置以及定时控制器、数据驱动器电路和子像素之间的连接结构。
参照图3，子像素SP包括OLED、驱动晶体管DT、存储电容器Cst、第一开关晶体管ST1和第二开关晶体管ST2。
OLED包括连接到第二节点N2的阳极、连接到低电位驱动电压EVSS的输入侧的阴极、以及位于阳极和阴极之间的有机化合物层。
驱动晶体管DT基于栅极-源极电压Vgs导通以控制流过OLED的电流Ioled。驱动晶体管DT包括连接到第一节点N1的栅电极、连接到高电位驱动电压EVDD的输入侧的漏电极和连接到第二节点N2的源电极。
存储电容器Cst连接到并且设置在第一节点N1和第二节点N2之间。
在感测操作期间，第一开关晶体管ST1响应于用于感测阈值电压的第一选通信号SCAN而将充入在数据电压提供线14A中的用于感测阈值电压的数据电压Vdata施加到第一节点N1。在图像显示操作期间，第一开关晶体管ST1响应于用于显示图像的第一选通信号SCAN而将充入在数据电压提供线14A中的用于显示图像的数据电压Vdata施加到第一节点N1。第一开关晶体管ST1包括连接到第一选通线15A的栅电极、连接到数据电压提供线14A的漏电极和连接到第一节点N1的源电极。
在感测操作期间，第二开关晶体管ST2响应于用于感测阈值电压的第二选通信号SEN而对第二节点N2和感测电压读出线14B之间的电流流动进行开关，使得基于第一节点N1的栅极电压而改变的第二节点N2的源极电压存储在感测电压读出线14B的感测电容器Cx中。在图像显示操作期间，第二开关晶体管ST2响应于用于显示图像的第二选通信号SEN而对第二节点N2和感测电压读出线14B之间的电流流动进行开关，以将驱动晶体管DT的源极电压重置为初始化电压Vpre。第二开关晶体管ST2的栅电极可以连接到第二选通线15B。第二开关晶体管ST2的漏电极可以连接到第二节点N2。第二开关晶体管ST2的源电极可以连接到感测电压读出线14B。
数据驱动器电路126经由数据电压提供线14A和感测电压读出线14B连接到子像素SP。感测电容器Cx连接到感测电压读出线14B以在其中存储第二节点N2的源极电压作为感测电压Vsen。数据驱动器电路126包括数模转换器DAC、模数转换器ADC、初始化开关SW1和采样开关SW2。
DAC可以在定时控制器124的控制下在感测时段的第一时段和第二时段内产生用于感测处于相同电平或不同电平的阈值电压的数据电压Vdata，并且将产生的数据电压输出到数据电压源线14A。DAC可以在图像显示时段内在定时控制器124的控制下将经补偿的图像数据MDATA转换为用于图像显示的数据电压Vdata，并将转换后的数据电压输出到数据电压提供线14A。
初始化开关SW1对初始化电压Vpre的输入侧和感测电压读出线14B之间的电流流动进行开关。采样开关SW2对感测电压读出线14B和ADC之间的电流流动进行开关。ADC可以将存储在感测电容器Cx中的模拟感测电压Vsen转换成数字值并且可以将数字值提供给定时控制器124。
在定时控制器124的控制下执行的感测操作过程如下。对于感测操作，当用于感测阈值电压的第一选通信号SCAN和第二选通信号SEN被施加到处于导通电平Lon的子像素SP时，第一开关晶体管ST1和第二开关晶体管ST2导通。就此而言，数据驱动器电路126中的初始化开关SW1被导通。
当第一开关晶体管ST1导通时，用于感测阈值电压的数据电压Vdata被提供给第一节点N1。当初始化开关SW1和第二开关晶体管ST2导通时，初始化电压Vpre被提供给第二节点N2。就此而言，驱动晶体管DT的栅极与源极之间的电压Vgs变得大于阈值电压Vth，使得电流Ioled在驱动晶体管DT的漏极与源极之间流动。由于该电流Ioled，充入在第二节点N2中的驱动晶体管DT的源极电压VN2可以逐渐增加。因此，驱动晶体管DT的源极电压VN2可以跟随驱动晶体管DT的栅极电压VN1直到驱动晶体管DT的栅极-源极电压Vgs变为阈值电压Vth。
以增加的方式充入在第二节点N2中的驱动晶体管DT的源极电压VN2经由第二开关晶体管ST2作为感测电压Vsen被存储在感测电压读出线14B中形成的感测电容器Cx中。当数据驱动器电路126中的采样开关SW2在用于感测阈值电压的第二选通信号SEN保持处于导通电平的感测时段内导通时，可以检测到感测电压Vsen，然后检测到的感测电压Vsen可以被提供给ADC。
在本公开的一个实施方式中，定时控制器124可以控制数据驱动器电路126和选通驱动器电路128，使得在图像显示操作期间显示一帧图像数据，然后在其下一帧被显示之前对一条水平线执行感测操作。
图4示出了根据本公开的一个实施方式的选通驱动器电路中包括的多个级电路的配置。
参照图4，根据本公开的一个实施方式的选通驱动器电路128包括第一级电路ST(1)至第k级电路ST(k)(k是正整数)、选通驱动电压线131、时钟信号线132、线感测准备信号线133和重置信号线134、以及面板开启信号线135。此外，选通驱动器电路128还可以包括设置在第一级电路ST(1)的前方的前虚拟级电路DST1和设置在第k级电路ST(k)的后方的后虚拟级电路DST2。
选通驱动电压线131可以将从电源电路(未示出)提供的高电位电压GVDD和低电位电压GVSS提供给第一级电路ST(1)至第k级电路ST(k)、前虚拟级电路DST1和后虚拟级电路DST2中的每一个。
在本公开的一个实施方式中，选通驱动电压线131可以包括用于分别提供具有不同电压电平的多个高电位电压的多条高电位电压线，以及分别用于提供具有不同电压电平的多个低电位电压的多条低电位电压线。
在一个示例中，选通驱动电压线131具有三条高电位电压线，它们分别用于提供具有不同电压电平的第一高电位电压GVDD1、第二高电位电压GVDD2和第三高电位电压GVDD3。选通驱动电压线131具有三条低电位电压线，它们分别用于提供具有不同电压电平的第一低电位电压GVSS1、第二低电位电压GVSS2和第三低电位电压GVSS3。然而，这只是一个示例。包括在选通驱动电压线131中的线的数量可以基于实施方式而变化。
时钟信号线132可以向第一级电路ST(1)至第k级电路ST(k)、前虚拟级电路DST1和后虚拟级电路DST2中的每一个提供从定时控制器124提供的多个时钟信号CLK。
线感测准备信号线133可以将从定时控制器124提供的线感测准备信号LSP提供给第一级电路ST(1)至第k级电路ST(k)。可选的，线感测准备信号线133还可以连接到前虚拟级电路DST1和/或后虚拟级电路DST2。
重置信号线134可以将从定时控制器124提供的重置信号RESET提供给第一级电路ST(1)至第k级电路ST(k)、前虚拟级电路DST1和后虚拟级电路DST2中的每一个。
面板开启信号线135可以将从定时控制器124提供的面板开启信号POS提供给第一级电路ST(1)至第k级电路ST(k)、前虚拟级电路DST1、和后虚拟级电路DST2中的每一个。
尽管未示出，但是除了如图4所示的线131、132、133、134和135之外的用于提供信号的线可以附加地连接到第一级电路ST(1)至第k级电路ST(k)、前虚拟级电路DST1和后虚拟级电路DST2。在一个示例中，用于将选通起始信号VST提供给前虚拟级电路DST1的线可以附加地连接到前虚拟级电路DST1。
前虚拟级电路DST1响应于从定时控制器124提供的选通起始信号VST的输入而输出前进位信号CS1。前进位信号CS1可以被提供给第一级电路ST(1)至第k级电路ST(k)中的一个。
后虚拟级电路DST2输出后进位信号CS2。后进位信号CS2可以被提供给第一级电路ST(1)至第k级电路ST(k)中的一个。
第一级电路ST(1)至第k级电路ST(k)可以以级联方式或以阶梯方式彼此连接。
在本公开的一个实施方式中，第一级电路ST(1)至第k级电路ST(k)中的每一个输出j(j是正整数)个选通信号SCOUT和一个进位信号C。也就是说，每个级电路输出第一选通信号至第j选通信号和一个进位信号C。
例如，在图4所示的实施方式中，每个级电路输出四个选通信号SCOUT和一个进位信号C。例如，第一级电路ST(1)输出第一选通信号SCOUT(1)、第二选通信号SCOUT(2)、第三选通信号SCOUT(3)、第四选通信号SCOUT(4)和第一进位信号C(1)。第二级电路ST(2)输出第五选通信号SCOUT(5)、第六选通信号SCOUT(6)、第七选通信号SCOUT(7)、第八选通信号SCOUT(8)以及第二进位信号C(2)。因此，在图4中，j为4。
从第一级电路ST(1)至第k级电路ST(k)输出的选通信号的总数等于布置在显示面板106上的选通线15的数量n。如上所述，每个级电路输出j个选通信号。因此，j×k＝n成立。
例如，在图4所示的其中j＝4的实施方式中，级电路的数量k等于选通线15的数量n的1/4。也就是说，在图4的实施方式中4，k＝n/4。
然而，从每个级电路输出的选通信号的数量不限于此。也就是说，在本公开的另一实施方式中，每个级电路可以输出一个、两个或三个选通信号，或者可以输出五个或更多个选通信号。级电路的数量可以根据从每个级电路输出的选通信号的数量而变化。
在下文中，将描述其中每个级电路输出四个选通信号SCOUT和一个进位信号C的实施方式。然而，本公开不限于该实施方式。
从第一级电路ST(1)至第k级电路ST(k)输出的选通信号SCOUT中的每一个可以用作用于感测阈值电压的选通信号或用于显示图像的选通信号。此外，从第一级电路ST(1)至第k级电路ST(k)中的每一个输出的每个进位信号C可以被提供给除了每个级电路之外的级电路。根据本公开，一个级电路从前级电路接收到的进位信号可以称为前进位信号，而一个级电路从后级电路接收到的进位信号可以称为后进位信号。
图5示出了选通信号的下降时间。
根据本公开的一个实施方式的从级电路输出的选通信号可以表示如图5所示的电压波形。根据本公开，选通信号的下降时间是指选通信号的电压值从预定的第一参考值改变为预定的第二参考值所花费的持续时间。
例如，图5所示的选通信号的下降时间可以定义为选通信号的电压值将作为其最大值VM的90％的第一电压值VA改变为作为最大值VM的第二电压值VB所需的持续时间(TB-TA)。
然而，用于测量选通信号的下降时间的参考值(第一参考值和第二参考值)可以基于实施方式而变化。例如，在本公开的另一实施方式中，第一参考值可以设置为选通信号的电压值的最大值VM，而第二参考值可以设置为选通信号的电压值的最小值，例如图5所示的选通信号的0V。根据实施方式，选通信号的电压值的最小值可以是负值。因此，当每个选通信号的电压值或每个选通信号的持续时间变化时，每个选通信号的下降时间可以变化。
此外，根据本公开，选通信号的上升沿定时是指选通信号从低电压电平上升到高电压电平的时间点。选通信号的下降沿定时是指选通信号从高电压电平下降到低电压电平的时间点。选通信号的下降时间、上升沿定时和下降沿定时的上述定义可以同样适用于其它信号。
图6示出了具有不同下降时间的两个选通信号，以及经由这两个选通信号分别充电到子像素的电压的幅值。
图6示出了输入到两条不同选通线的两个选通信号，即，分别是第一选通信号SCOUTl和第二选通信号SCOUT2。如图所示，第一选通信号SCOUT1的下降时间与第二选通信号SCOUT2的下降时间彼此不同。
此外，图6示出了分别充电到两个不同的子像素的两个电压中的每一个的波形，即，当相同幅值的数据电压Vdata充电到分别属于两条不同的选通线的两个不同的子像素时的每个充电电压VC。
在图6中，f1表示第一选通信号SCOUT1的下降沿点，f2表示第二选通信号SCOUT2的下降沿点。由于第一选通信号SCOUT1的下降时间与第二选通信号SCOUT2的下降时间不同，因此第一选通信号SCOUT1的下降沿点f1与第二选通信号SCOUT2的下降沿点f2彼此不同。
在一个示例中，在选通信号的下降沿点处终止向每个子像素的数据电压Vdata的充电。因此，第一选通信号SCOUT1的下降沿点f1与第二选通信号SCOUT2的下降沿点f2之间的差异可以正比于数据电压Vdata基于第一选通信号SCOUT1被充电的充电持续时间与数据电压Vdata基于第二选通信号SCOUT2被充电的充电持续时间之间的差异。此外，数据电压Vdata基于第一选通信号SCOUT1被充电的充电持续时间与数据电压Vdata基于第二选通信号SCOUT2被充电的充电持续时间之间的差异可以正比于基于第一选通信号SCOUT1被充电到子像素的电压的幅值与基于第二选通信号SCOUT2被充电到子像素充电的电压的幅值之间的差异。
如图6所示，由于第一选通信号SCOUTl的下降沿点f1和第二选通信号SCOUT2的下降沿点f2之间的差异，发生数据电压Vdata基于第一选通信号SCOUT1被充电的充电持续时间与数据电压Vdata基于第二选通信号SCOUT2被充电的充电持续时间之间的差异DB。由于充电持续时间之间的差异DB，发生分别充电到子像素的所充入的电压的幅值之间的差异DA。
最终，当相同的数据电压Vdata被充电到分别连接到不同选通线的两个子像素，并且当发生分别提供给两条选通线的选通信号之间的输出差异时，可以发生分别充电到两个子像素的所充入的电压的幅值或量值之间的差异DA。由于分别充电到两个子像素的所充入的电压的幅值或量值之间的差异DA，当从显示装置显示图像时，一条线的图像和另一条线的图像之间在颜色或亮度方面的差异可以被观看者识别为线缺陷。
因此，分别提供给选通线的选通信号之间的输出差异越小，显示装置的图像显示质量越好。就此而言，选通信号之间的输出差异可以基于每个选通信号的电压幅值、持续时间或下降时间而变化。
在下文中，描述了能够减小分别提供给选通线的选通信号之间的输出差异的级电路的实施方式。
图7是根据本公开的一个实施方式的级电路的电路图。
图7所示的级电路可以是图4所示的第一级电路ST(1)至第k级电路ST(k)当中的一个级电路。
参照图7，根据本公开的一个实施方式的级电路包括M节点、Q节点和QB节点。此外，根据本公开的一个实施方式的级电路包括线选择器502、Q节点控制器504、Q节点和QH节点稳定器506、反相器508、QB节点稳定器510、进位信号输出模块512、和选通信号输出模块514。
线选择器502响应于线感测准备信号LSP的输入而基于前进位信号CS1(k-2)对M节点充电。此外，线选择器502响应于重置信号RESET的输入而基于M节点的充电电压将Q节点充电至第一高电位电压GVDD1电平。此外，线选择器502响应于面板开启信号POS的输入而将Q节点放电或重置为第三低电位电压GVSS3电平。
线选择器502包括第一晶体管T11至第七晶体管T17和预充电电容器CA。
第一晶体管T11和第二晶体管T12连接到并设置在用于传递第一高电位电压GVDD1的第一高电位电压线与M节点之间。此外，第一晶体管T11和第二晶体管T12彼此串联连接。
第一晶体管T11响应于线感测准备信号LSP的输入而将前进位信号CS1(k-2)输出到第一连接节点NC1。第二晶体管T12响应于线感测准备信号LSP的输入而将第一连接节点NC1电连接到M节点。例如，当高电压电平电压的线感测准备信号LSP被输入到第一晶体管T11和第二晶体管T12时，第一晶体管T11和第二晶体管T12同时导通以将M节点充电至高电压电平。
当M节点的电压电平处于高电压电平时，第三晶体管T13可以导通，因而可以向第一连接节点NC1提供第一高电位电压GVDD1。当第一高电位电压GVDD1被提供给第一连接节点NC1时，第一晶体管T11的栅极电压与第一连接节点NC1的电压之间的差异增加。因此，当低电压电平电压的线感测准备信号LSP被输入到第一晶体管T11的栅极使得第一晶体管T11截止时，第一晶体管T11可以由于第一晶体管T11的栅极电压与第一连接节点NC1的电压之间的差异而保持在完全截止状态。因此，可以防止第一晶体管T11的电流泄漏，从而防止M节点的电压降，使得可以稳定地保持M节点的电压。
预充电电容器CA连接到并设置在用于传递第一高电位电压GVDD1的第一高电位电压线与M节点之间，并在其中存储与第一高电位电压GVDD1和充电到M节点的电压之间的差异对应的电压。当第一晶体管T11、第二晶体管T12和第三晶体管T13导通时，预充电电容器CA在其中存储前进位信号CS1(k-2)的高电压电平电压。当第一晶体管T11、第二晶体管T12和第三晶体管T13截止时，预充电电容器CA利用其中存储的电压在一定时间段内保持M节点的电压。
第四晶体管T14和第五晶体管T15连接到并设置在Q节点和用于传递第一高电位电压GVDD1的第一高电位电压线之间。第四晶体管T14和第五晶体管T15彼此串联连接。
第四晶体管T14和第五晶体管T15响应于M节点的电压和重置信号RESET的输入而将Q节点充电至第一高电位电压GVDD1。当M节点的电压处于高电压电平时，第四晶体管T14可以导通，因而可以将第一高电位电压GVDD1发送到第四晶体管T14和第五晶体管T15之间的共享节点。第五晶体管T15可以基于高电压电平重置信号RESET导通以将共享节点的电压提供给Q节点。因此，当第四晶体管T14和第五晶体管T15同时导通时，Q节点被充电有第一高电位电压GVDD1。
第六晶体管T16和第七晶体管T17连接到并设置在Q节点和可以发送第三低电位电压GVSS3的第三低电位电压线之间。第六晶体管T16和第七晶体管T17彼此串联连接。
第六晶体管T16和第七晶体管T17响应于面板开启信号POS的输入而将Q节点放电至第三低电位电压GVSS3。被放电至第三低电位电压GVSS3的Q节点也可以被称为被重置的Q节点。第七晶体管T17可以基于高电压电平的面板开启信号POS的输入而导通，以向QH节点提供第三低电位电压GVSS3。第六晶体管T16根据高电压电平的面板开启信号POS的输入而导通，以将Q节点和QH节点彼此电连接。因此，当第六晶体管T16和第七晶体管T17同时导通时，Q节点被放电或重置为第三低电位电压GVSS3。
Q节点控制器504响应于前进位信号CS1(k-2)的输入而将Q节点充电至第一高电位电压GVDD1电平，并且响应于后进位信号CS2(k+2)的输入而将Q节点放电至第三低电位电压GVSS3电平。
Q节点控制器504包括第一晶体管T21至第八晶体管T28。
第一晶体管T21和第二晶体管T22连接到并设置在Q节点和用于传递第一高电位电压GVDD1的第一高电位电压线之间。第一晶体管T21和第二晶体管T22彼此串联连接。
第一晶体管T21和第二晶体管T22响应于前进位信号CS1(k-2)的输入而将Q节点充电至第一高电位电压GVDD1电平。第一晶体管T21可以根据前进位信号CS1(k-2)的输入而导通，因而可以向第二连接节点NC2提供第一高电位电压GVDD1。第二晶体管T22可以根据前进位信号CS1(k-2)的输入而导通并且可以将第二连接节点NC2和Q节点彼此电连接。因此，当第一晶体管T21和第二晶体管T22同时导通时，第一高电位电压GVDD1被提供给Q节点。
第五晶体管T25和第六晶体管T26连接到用于传递第三高电位电压GVDD3的第三高电位电压线。第五晶体管T25和第六晶体管T26响应于第三高电位电压GVDD3而向第二连接节点NC2提供第三高电位电压GVDD3。
第五晶体管T25和第六晶体管T26基于第三高电位电压GVDD3同时导通，使得第三高电位电压GVDD3恒定地提供给第二连接节点NC2，由此增加第一晶体管T21的栅极电压与第二连接节点NC2的电压之间的差异。因此，当低电压电平的前进位信号CS1(k-2)被输入到第一晶体管T21的栅极并因而第一晶体管T21截止时，第一晶体管T21可以由于第一晶体管T21的栅极电压和第二连接节点NC2的电压之间的差异而保持完全截止状态。因此，可以防止第一晶体管T21的电流泄漏，因而防止Q节点的电压降，使得可以稳定地保持Q节点的电压。
在一个示例中，当第一晶体管T21的阈值电压为正(+)时，由于提供给漏电极的第三高电位电压GVDD3，第一晶体管T21的栅极-源极电压Vgs保持为负(-)。因此，当低电压电平的前进位信号CS1(k-2)输入到第一晶体管T21的栅极并因而第一晶体管T21截止时，第一晶体管T21可以保持在完全截止状态以防止由此产生的漏电流。
在本公开的一个实施方式中，第三高电位电压GVDD3的电压电平被设置为低于第一高电位电压GVDD1的电压电平。
第三晶体管T23和第四晶体管T24连接到并设置在Q节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第三晶体管T23和第四晶体管T24彼此串联连接。
第三晶体管T23和第四晶体管T24响应于后进位信号CS2(k+2)的输入而将Q节点和QH节点放电至第三低电位电压GVSS3电平。第四晶体管T24根据后进位信号CS2(k+2)的输入而导通，以将QH节点放电至第三低电位电压GVSS3电平。第三晶体管T23根据后进位信号CS2(k+2)的输入而导通以将Q节点和QH节点彼此电连接。因此，当第三晶体管T23和第四晶体管T24同时导通时，Q节点和QH节点中的每一个被放电或重置为第三低电位电压GVSS3电平。
第七晶体管T27和第八晶体管T28连接到并设置在用于传递第一高电位电压GVDD1的第一高电位电压线和Q节点之间，并且连接到并设置在用于传递第一高电位电压GVDD1的第一高电位电压线之间和QH节点之间。第七晶体管T27和第八晶体管T28彼此串联连接。
第七晶体管T27和第八晶体管T28响应于Q节点的电压而向QH节点提供第一高电位电压GVDD1。第七晶体管T27可以在Q节点的电压处于高电压电平时导通，因而可以向第七晶体管T27和第八晶体管T28之间的共享节点提供第一高电位电压GVDD1。第八晶体管T28可以在Q节点的电压处于高电压电平时导通，因而可以将共享节点和QH节点彼此电连接。因此，当Q节点的电压处于高电压电平时，第七晶体管T27和第八晶体管T28同时导通，使得向QH节点提供第一高电位电压GVDD1。
当第一高电位电压GVDD1被提供给QH节点时，第三晶体管T23的栅极电压与QH节点的电压之间的差异增加。因此，当低电压电平的后进位信号CS2(k+2)输入到第三晶体管T23的栅极并因而第三晶体管T23截止时，第三晶体管T23可以由于第三晶体管T23的栅极电压与QH节点的电压之间的差异而保持在完全截止状态。因此，可以防止第三晶体管T23的电流泄漏，因而防止Q节点的电压降，使得可以稳定地保持Q节点的电压。
Q节点和QH节点稳定器506响应于QB节点的电压而将Q节点和QH节点放电至第三低电位电压GVSS3电平。
Q节点和QH节点稳定器506包括第一晶体管T31和第二晶体管T32。第一晶体管T31和第二晶体管T32连接到并设置在Q节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第一晶体管T31和第二晶体管T32彼此串联连接。
第一晶体管T31和第二晶体管T32响应于QB节点的电压而将Q节点和QH节点放电至第三低电位电压GVSS3电平。第二晶体管T32可以在QB节点的电压处于高电压电平时导通，因而可以将第三低电位电压GVSS3提供给第一晶体管T31和第二晶体管T32之间的共享节点(即，QH节点)。第一晶体管T31可以在QB节点的电压处于高电压电平时导通，因而可以将Q节点和QH节点彼此电连接。因此，当第一晶体管T31和第二晶体管T32响应于QB节点的电压而同时导通时，Q节点和QH节点中的每一个可以被放电或重置为第三低电位电压GVSS3电平。
反相器508根据Q节点的电压电平改变QB节点的电压电平。
反相器508包括第一晶体管T41至第五晶体管T45。
第二晶体管T42和第三晶体管T43连接到并设置在用于传递第二高电位电压GVDD2的第二高电位电压线和第三连接节点NC3之间。第二晶体管T42和第三晶体管T43彼此串联连接。
第二晶体管T42和第三晶体管T43响应于第二高电位电压GVDD2而向第三连接节点NC3提供第二高电位电压GVDD2。第二晶体管T42基于第二高电位电压GVDD2导通以将第二高电位电压GVDD2提供给第二晶体管T42和第三晶体管T43之间的共享节点。第三晶体管T43基于第二高电位电压GVDD2导通，以将第二晶体管T42和第三晶体管T43之间的共享节点电连接到第三连接节点NC3。因此，当第二晶体管T42和第三晶体管T43基于第二高电位电压GVDD2同时导通时，第三连接节点NC3被充电至第二高电位电压GVDD2电平。
第四晶体管T44连接到并设置在第三连接节点NC3和用于传递第二低电位电压GVSS2的第二低电位电压线之间。
第四晶体管T44可以响应于Q节点的电压而将第二低电位电压GVSS2提供给第三连接节点NC3。第四晶体管T44可以在Q节点的电压处于高电压电平时导通，因而可以将第三连接节点NC3放电或重置为第二低电位电压GVSS2。
第一晶体管T41连接到并设置在用于传递第二高电位电压GVDD2的第二高电位电压线与QB节点之间。
第一晶体管T41可以响应于第三连接节点NC3的电压而向QB节点提供第二高电位电压GVDD2。
第一晶体管T41可以在第三连接节点NC3的电压处于高电压电平时导通，因而可以将QB节点充电至第二高电位电压GVDD2电平。
第五晶体管T45连接到并设置在QB节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第五晶体管T45可以响应于Q节点的电压而向QB节点提供第三低电位电压GVSS3。当Q节点的电压处于高电压电平时，第五晶体管T45可以导通，因而可以将QB节点放电或重置为第三低电位电压GVSS3电平。
QB节点稳定器510响应于前进位信号CS1(k-2)的输入、重置信号的输入以及M节点的充电电压而将QB节点放电至第三低电位电压GVSS3电平。
QB节点稳定器510包括第一晶体管T51至第三晶体管T53。
第一晶体管T51连接到并设置在QB节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第一晶体管T51可以响应于前进位信号CS1(k-2)的输入而向QB节点提供第三低电位电压GVSS3。当前进位信号CS1(k-2)的电压处于高电压电平时，第一晶体管T51可以导通，因而可以将QB节点放电或重置为第三低电位电压GVSS3电平。
第二晶体管T52和第三晶体管T53连接到并设置在QB节点和用于传递第三低电位电压GVSS3的第三低电位电压线之间。第二晶体管T52和第三晶体管T53彼此串联连接。
第二晶体管T52和第三晶体管T53响应于重置信号的输入和M节点的充电电压而将QB节点放电至第三低电位电压GVSS3电平。当M节点的电压处于高电压电平时，第三晶体管T53可以导通，因而可以向第二晶体管T52和第三晶体管T53之间的共享节点提供第三低电位电压GVSS3。第二晶体管T52可以基于重置信号RESET的输入而导通，使得第二晶体管T52和第三晶体管T53之间的共享节点电连接到QB节点。因此，当重置信号RESET输入到第二晶体管T52而同时M节点的电压处于高电压电平时，第二晶体管T52和第三晶体管T53同时导通以将QB节点放电或重置为第三低电位电压GVSS3电平。
进位信号输出模块512根据Q节点的电压电平或QB节点的电压电平输出基于进位时钟信号CRCLK(k)的电压电平或第三低电位电压GVSS3电平的进位信号C(k)。
进位信号输出模块512包括第一晶体管T81、第二晶体管T82和升压电容器CC。
第一晶体管T81连接到并设置在用于传递进位时钟信号CRCLK(k)的时钟信号线和第一输出节点NO1之间。升压电容器CC连接到并设置在第一晶体管T81的栅极和源极之间。
第一晶体管T81响应于Q节点的电压而基于进位时钟信号CRCLK(k)通过第一输出节点NO1输出高电压电平的进位信号C(k)。当Q节点的电压处于高电压电平时，第一晶体管T81可以导通，因而可以向第一输出节点NO1提供高电压电平电压的进位时钟信号CRCLK(k)。因此，输出高电压电平的进位信号C(k)。
当输出进位信号C(k)时，升压电容器CC在与高电压电平的进位时钟信号CRCLK(k)同步的同时将Q节点的电压自举至高于第一高电位电压GVDD1电平的升压电压电平。当Q节点的电压被自举时，高电压电平的进位时钟信号CRCLK(k)可以被快速且无失真地输出为进位信号C(k)。
第二晶体管T82连接到并设置在第一输出节点NO1和用于传递第三低电位电压GVSS3的第三低电位电压线之间。
第二晶体管T82响应于QB节点的电压而基于第三低电位电压GVSS3通过第一输出节点NO1输出低电压电平的进位信号C(k)。当QB节点的电压处于高电压电平时，第二晶体管T82可以导通，因而可以向第一输出节点NO1提供第三低电位电压GVSS3。因此，输出低电压电平的进位信号C(k)。
选通信号输出模块514可以根据Q的电压电平节点或QB节点的电压电平而基于多个扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)的电压电平或者第一低电位电压GVSS1电平来输出多个选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。就此而言，i是正整数。
选通信号输出模块514包括第一晶体管T71至第八晶体管T78以及升压电容器CSl、CS2、CS3和CS4。
第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77分别连接到并设置在输出节点NO2至NO5与用于分别传递扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)的时钟信号线之间。升压电容器CS1、CS2、CS3和CS4中的每一个连接到并设置在第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77中的每一个的栅极和源极之间。
第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77中的每一个响应于Q节点的电压而基于扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)中的每一个经由第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5中的每一个输出高电压电平的选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)中的每一个。当Q节点的电压处于高电压电平时，第一晶体管T71、第三晶体管T73、第五晶体管T75和第七晶体管T77中的每一个导通，因而可以提供高电压电平的扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)中的每一个提供到第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5中的每一个。因此，分别输出高电压电平的选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。
当选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)、SCOUT(i+3)分别输出时，升压电容器CS1、CS2、CS3和CS4自举或增加Q节点的电压至高于第一高电位电压GVDD1电平的升压电压电平，同时分别与高电压电平的扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)同步。当Q节点的电压自举时，高电压电平的扫描时钟信号SCCLK(i)、SCCLK(i+1)、SCCLK(i+2)和SCCLK(i+3)可以分别作为选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)快速且无失真地输出。
第二晶体管T72、第四晶体管T74、第六晶体管T76和第八晶体管T78分别响应于QB节点的电平并且基于第一低电位电压GVSS1来分别经由第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5输出低电压电平的选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。当QB节点的电压处于高电压电平时，第二晶体管T72、第四晶体管T74、第六晶体管T76和第八晶体管T78可以分别导通，因而可以将第一低电位电压GVSS1分别提供给第二输出节点NO2、第三输出节点NO3、第四输出节点NO4和第五输出节点NO5。因此，分别输出低电压电平的选通信号SCOUT(i)、SCOUT(i+1)、SCOUT(i+2)和SCOUT(i+3)。
在图7所示的实施方式中，每个级电路可以接收设置为不同电平的三个高电位电压GVDD1、GVDD2和GVDD3，以及设置为不同电平的三个低电位电压GVSS1、GVSS2和GVSS3。例如，第一高电位电压GVDD1可以设置为20V，第二高电位电压GVDD2可以设置为16V，并且第三高电位电压GVDD3可以设置为14V。第一低电位电压GVSS1可以设置为-6V，第二低电位电压GVSS2可以设置为-10V，并且第三低电位电压GVSS3可以设置为-12V。这些数值只是一个示例。高电位电压和低电位电压的电平可以基于实施方式而变化。要注意的是，图7所示的每个级电路的电路结构仅用于例示性目的，级电路的各种其它电路结构也可以用于实现本公开的技术构思。因此，本公开不限于图7所示的结构。例如，级电路中包括的一个或更多个组件(例如，线选择器502、Q节点控制器504、Q节点和QH节点稳定器506、反相器508和QB节点稳定器510中的一个或更多个)可以省略或修改为不同的结构。
图8示出了根据本公开的一个实施方式的当图7的级电路输出用于图像显示的选通信号时的输入信号和输出信号中的每一个的波形。
当高电压电平的前进位信号CS1(k-2)在时段P1至P5内被输入时，Q节点控制器504的第一晶体管T21和第二晶体管T22导通。因此，Q节点已被充电至第一高电位电压GVDD1电平。另外，QB节点稳定器510的第一晶体管T51基于高电压电平的前进位信号CS1(k-2)导通，因而QB节点已放电至第三低电位电压GVSS3电平。
当高电压电平的扫描时钟信号SCCLK(i)在时段P5至P6内被输入时，升压电容器CSl可以将Q节点的电压自举至比第一高电位电压GVDD1的电平高的第一升压电压BLl电平。因此，选通信号SCOUT(i)在时段P5至P6从第二输出节点NO2输出。
当高电压电平的扫描时钟信号SCCLK(i+1)连同高电压电平的扫描时钟信号SCCLK(i)一起在时段P6至P7内输入时，升压电容器CS1和CS2将Q节点的电压自举至高于第一升压电压BL1的电平的第二升压电压BL2电平。因此，选通信号SCOUT(i+1)在时段P6至P7从第三输出节点NO3输出。
当高电压电平的扫描时钟信号SCCLK(i+2)连同高电压电平的扫描时钟信号SCCLK(i)和高电压电平的扫描时钟信号SCCLK(i+1)一起在时段P7至P8内被输入时，升压电容器CS1、CS2和CS3将Q节点的电压自举至高于第二升压电压BL2的电平的第三升压电压BL3电平。因此，选通信号SCOUT(i+2)在时段P7至P8从第四输出节点NO4输出。
高电压电平的扫描时钟信号SCCLK(i+3)连同高电压电平的扫描时钟信号SCCLK(i)、高电压电平的扫描时钟信号SCCLK(i+1)和高电压电平的扫描时钟信号SCCLK(i+2)一起在时段P8至P9内被输入。
此外，对于时段P8至P9，输入高电压电平的进位时钟信号CRCLK(k)。也就是说，在图8的实施方式中，进位时钟信号CRCLK(k)的上升沿定时P8早于扫描时钟信号SCCLK(i)的下降沿定时P9。此外，在图8的实施方式中，进位时钟信号CRCLK(k)的下降沿定时P12与扫描时钟信号SCCLK(i+3)的下降沿定时P12相同。
结果，如图8中以阴影方式所指示的那样，对于时段P8到P9，扫描时钟信号SCCLK(i)和进位时钟信号CRCLK(k)中的每一个保持在高电压电平。
换句话说，在本公开的一个实施方式中，进位时钟信号CRCLK(k)的高电压电平时段的部分时段P8至P9与第一扫描时钟信号(例如，扫描时钟信号SCCLK(i))的高电压电平时段的部分时段P8至P9交叠。
因此，对于时段P8至P9，升压电容器CC、CS1、CS2、CS3和CS4将Q节点的电压自举至高于第三升压电压BL3电平和第四升压电压电平BL4中的每一个的第五升压电压BL5电平。因此，选通信号SCOUT(i+3)在时段P8至P9从第五输出节点NO5输出。
对于时段P9至P10，输入高电压电平的扫描时钟信号SCCLK(i+1)、高电压电平的扫描时钟信号SCCLK(i+2)、高电压电平的扫描时钟信号SCCLK(i+3)和高电压电平的进位时钟信号CRCLK(k)。因此，升压电容器CC、CS2、CS3和CS4将Q节点的电压自举至低于第五升压电压BL5电平的第四升压电压BL4电平。此外，在时段P9至P10，扫描时钟信号SCCLK(i)和选通信号SCOUT(i)中的每一个的电压电平被降低至低电压电平。
对于时段P10至P11，输入高电压电平的扫描时钟信号SCCLK(i+2)、高电压电平的扫描时钟信号SCCLK(i+3)和高电压电平的进位时钟信号CRCLK(k)。因此，升压电容器CC、CS3和CS4将Q节点的电压自举至低于第四升压电压BL4电平的第三升压电压BL3电平。此外，在时段P10至P11，扫描时钟信号SCCLK(i+1)和选通信号SCOUT(i+1)中的每一个的电压电平被降低至低电压电平。
对于时段P11至P12，输入高电压电平的扫描时钟信号SCCLK(i+3)和高电压电平的进位时钟信号CRCLK(k)。因此，升压电容器CC和CS4将Q节点的电压自举至低于第三升压电压BL3电平的第二升压电压BL2电平。此外，在时段P11至P12，扫描时钟信号SCCLK(i+2)和选通信号SCOUT(i+2)中的每一个的电压电平被降低至低电压电平。
对于时段P12至P13，扫描时钟信号和进位时钟信号中的每一个的电压电平被降低至低电压电平。此外，对于时段P12至P13，输入高电压电平的后进位信号CS2(k+2)。因此，对于时段P12至P13，Q节点的电压电平降低至第一高电位电压GVDD1电平。此外，对于时段P12至P13，扫描时钟信号SCCLK(i+3)和选通信号SCOUT(i+3)中的每一个的电压电平被降低至低电压电平。
尽管未示出，当高电压电平的进位时钟信号CRCLK(k)在时段P8至P12内被输入时，进位信号C(k)经由基于充电到Q节点的电压而导通的第一晶体管T81而从第一输出节点NO1输出。
当高电压电平的后进位信号CS2(k+2)在时段P12至P16内被输入时，Q节点控制器504的第三晶体管T23和第四晶体管T24导通。因此，Q节点在时间点P16放电至第三低电位电压GVSS3电平。当Q节点已经放电至第三低电位电压GVSS3电平时，反相器508中包括的第四晶体管T44可以截止。第二高电位电压GVDD2可以被输入到第一晶体管T41的栅极，使得第一晶体管T41可以导通。当第一晶体管T41导通时，QB节点被充电至第二高电位电压GVDD2电平。
图9示出了当用于图像显示的选通信号从图7的级电路输出时并且根据图8的一个实施方式的Q节点的电压的波形、进位时钟信号的电压波形和选通信号的电压波形。
图9示出了图8所示的信号的波形当中的Q节点的电压波形900、选通信号SCOUT(i)的电压波形901、选通信号SCOUT(i+1)的电压波形902、选通信号SCOUT(i+2)的电压波形903、选通信号SCOUT(i+3)的电压波形904和进位时钟信号CRCLK(k)的电压波形910。
如上所述，对于选通信号SCOUT(i)、选通信号SCOUT(i+1)、选通信号SCOUT(i+2)和选通信号SCOUT(i+3)全部被输出的时段P8至P9，进位时钟信号CRCLK(k)的电压波形910保持在高电压电平。具体地，如图8中以阴影方式所指示的那样，对于时段P8至P9，扫描时钟信号SCCLK(i)、扫描时钟信号SCCLK(i+1)、扫描时钟信号SCCLK(i+2)、扫描时钟信号SCCLK(i+3)和进位时钟信号CRCLK(k)保持在高电压电平。因此，对于时段P8至P9，Q节点的电压电平从第三升压电压BL3电平迅速上升至第五升压电压BL5电平。
随后，对于时段P9至P10、时段P10至P11以及时段P11至P12，Q节点的电压电平分别依次降低至第四升压电压BL4电平，然后至第三升压电压电平BL3，然后至第二升压电压电平BL2。
然而，对于时段P12至P13，当第j扫描时钟信号(例如，扫描时钟信号SCCLK(i+3))和进位时钟信号CRCLK(k)同时降低至低电压电平时，Q节点的电压电平从第二升压电压BL2电平骤降到第一高电位电压GVDD1电平。
最终，根据图9，对于从选通信号SCOUT(i)的下降沿定时P9到下一时间点P10的时段，Q节点的电压电平从第五升压电压BL5电平相对平缓地下降至第四升压电压BL4电平，而对于从选通信号SCOUT(i+3)的下降沿定时P12至下一时间点P13的时段，Q节点的电压电平从第二升压电压BL2电平快速下降至第一高电位电压GVDD1电平。因此，选通信号SCOUT(i)的下降时间与选通信号SCOUT(i+3)的下降时间之间的差异变得更大。
根据图8的实施方式在实际操作图7所示的级电路时测量到的第一选通信号SCOUT(i)和第j选通信号SCOUT(i+3)的示例性下降时间如下。
SCOUT(i)：0.748μs
SCOUT(i+3)：0.816μs
在此示例中，第一选通信号SCOUT(i)的下降时间与第j选通信号SCOUT(i+3)的下降时间之间的差异为0.068μs。第一选通信号SCOUT(i)的下降时间与第j选通信号SCOUT(i+3)的下降时间之间的差异可以解释为选通信号SCOUT(i)与第j选通信号SCOUT(i+3)之间的输出差异。
以此方式，当发生从一个级电路输出的j个选通信号当中的第一选通信号(例如，选通信号SCOUT(i))和第j选通信号(例如，选通信号SCOUT(i+3))之间的输出差异时，可以在接收选通信号时发生分别向子像素充电的数据电压的幅值之间差异。因而，显示装置的图像显示质量被劣化。
在下文中，描述了其中从一个级电路输出的j个(例如，四个)选通信号当中的第一选通信号(例如，选通信号SCOUT(i))和第j选通信号(例如，选通信号SCOUT(i+3))之间的输出差异减小的另一实施方式。
图10示出了根据本公开的另一实施方式的当图7的级电路输出用于图像显示的选通信号时的输入信号和输出信号中的每一个的波形。
当高电压电平的前进位信号CS1(k-2)在时段P1至P5内被输入时，Q节点控制器504的第一晶体管T21和第二晶体管T22导通。因此，Q节点已被充电至第一高电位电压GVDD1电平。另外，QB节点稳定器510的第一晶体管T51基于高电压电平的前进位信号CS1(k-2)导通，使得QB节点放电至第三低电位电压GVSS3电平。
当高电压电平的扫描时钟信号SCCLK(i)在时段P5至P6内被输入时，升压电容器CSl将Q节点的电压自举至高于第一高电位电压GVDD1电平的第一升压电压BLl电平。因此，选通信号SCOUT(i)在时段P5至P6从第二输出节点NO2输出。
当高电压电平的扫描时钟信号SCCLK(i+1)连同高电压电平的扫描时钟信号SCCLK(i)一起在时段P6至P7内被输入时，升压电容器CS1和CS2将Q节点的电压自举至高于第一升压电压BL1电平的第二升压电压BL2电平。因此，选通信号SCOUT(i+1)在时段P6至P7从第三输出节点NO3输出。
当高电压电平的扫描时钟信号SCCLK(i)、高电压电平的扫描时钟信号SCCLK(i+1)和高电压电平的扫描时钟信号SCCLK(i+2)在时段P7至P8内被输入时，升压电容器CS1、CS2和CS3将Q节点的电压自举至高于第二升压电压BL2电平的第三升压电压BL3电平。因此，选通信号SCOUT(i+2)在时段P7至P8从第四输出节点NO4输出。
对于时段P8至P9，高电压电平的扫描时钟信号SCCLK(i+3)连同高电压电平的扫描时钟信号SCCLK(i)、高电压电平的扫描时钟信号SCCLK(i+1)和高电压电平的扫描时钟信号SCCLK(i+2)一起被输入。
在一个示例中，在图10的实施方式中，对于时段P8到P9，未输入进位时钟信号CRCLK(k)。也就是说，对于时段P8至P9，进位时钟信号CRCLK(k)的电压电平保持在低电压电平。
在图10的实施方式中，进位时钟信号CRCLK(k)的上升沿定时P9被设置为与扫描时钟信号SCCLK(i)的下降沿定时P9相同。然而，在本公开的另一实施方式中，可以将进位时钟信号CRCLK(k)的上升沿定时设置为晚于扫描时钟信号SCCLK(i)的下降沿定时。例如，在本公开的另一实施方式中，进位时钟信号CRCLK(k)的上升沿定时可以设置为时间点P10而不是时间点P9。
此外，在图10的实施方式中，进位时钟信号CRCLK(k)的上升沿定时P9可以被设置为晚于扫描时钟信号SCCLK(i+3)的上升沿定时P8。在本公开的另一实施方式中，进位时钟信号CRCLK(k)的上升沿定时可以设置为时间点P10而不是时间点P9。
此外，在图10的实施方式中，进位时钟信号CRCLK(k)的下降沿定时P13可以被设置为晚于扫描时钟信号SCCLK(i+3)的下降沿定时P12。在本公开的另一实施方式中，进位时钟信号CRCLK(k)的上升沿定时可以设置为时间点P14而不是时间点P13。
最终，根据本公开的另一实施方式，进位时钟信号CRCLK(k)的高电压电平时段(P9至P13)和第一扫描时钟信号(例如，扫描时钟信号SCCLK(i))的高电压电平时段(P5至P9)彼此不交叠。根据本公开，其中进位时钟信号CRCLK(k)的高电压电平时段(P9至P13)和第一扫描时钟信号(例如，扫描时钟信号SCCLK(i))的高电压电平时段(P5至P9)彼此不交叠的情况可以包括进位时钟信号CRCLK(k)的上升沿定时晚于扫描时钟信号SCCLK(i)的下降沿定时情况以及进位时钟信号CRCLK(k)的上升沿定时P9与扫描时钟信号SCCLK(i)的下降沿定时P9相等的情况二者。
另外，根据本公开的另一实施方式，进位时钟信号CRCLK(k)的高电压电平时段的部分时段P9至P12和第j扫描时钟信号(例如，扫描时钟信号SCCLK(i+3))的高电压电平时段的部分时段P9至P12彼此交叠。
因此，对于时段P8至P9，升压电容器CS1、CS2、CS3和CS4将Q节点的电压自举至第四升压电压BL4电平。因此，选通信号SCOUT(i+3)在时段P8至P9从第五输出节点NO5输出。
对于时段P9至P10，输入高电压电平的扫描时钟信号SCCLK(i+1)、高电压电平的扫描时钟信号SCCLK(i+2)、高电压电平的扫描时钟信号SCCLK(i+3)和高电压电平的进位时钟信号CRCLK(k)。因此，对于时段P9至P10，升压电容器CC、CS2、CS3和CS4将Q节点的电压自举至第四升压电压BL4电平。此外，对于时段P9至P10，扫描时钟信号SCCLK(i)和选通信号SCOUT(i)中的每一个的电压电平被降低至低电压电平。
对于时段P10至P11，输入高电压电平的扫描时钟信号SCCLK(i+2)、高电压电平的扫描时钟信号SCCLK(i+3)和高电压电平的进位时钟信号CRCLK(k)。因此，升压电容器CC、CS3和CS4将Q节点的电压自举至低于第四升压电压BL4电平的第三升压电压BL3电平。此外，对于时段P10至P11，扫描时钟信号SCCLK(i+1)和选通信号SCOUT(i+1)中的每一个的电压电平被降低至低电压电平。
对于时段P11至P12，输入高电压电平的扫描时钟信号SCCLK(i+3)和高电压电平的进位时钟信号CRCLK(k)。因此，升压电容器CC和CS4将Q节点的电压自举至低于第三升压电压BL3电平的第二升压电压BL2电平。此外，对于时段P11至P12，扫描时钟信号SCCLK(i+2)和选通信号SCOUT(i+2)中的每一个的电压电平被降低至低电压电平。
对于时段P12至P13，仅输入高电压电平的进位时钟信号CRCLK(k)。因此，对于时段P12至P13，Q节点的电压降低至第一升压电压BL1电平。此外，对于时段P12至P13，扫描时钟信号SCCLK(i+3)和选通信号SCOUT(i+3)中的每一个的电压电平被降低至低电压电平。
尽管未示出，但是当高电压电平的进位时钟信号CRCLK(k)在时段P9至P13内被输入时，进位信号C(k)经由基于充电到Q节点的电压而导通的第一晶体管T81而从第一输出节点NO1输出。
当高电压电平的后进位信号CS2(k+2)在时段P13至P17内被输入时，Q节点控制器504的第三晶体管T23和第四晶体管T24导通。因此，Q节点在时间点P17(图10中未示出)放电至第三低电位电压GVSS3电平。当Q节点已放电至第三低电位电压GVSS3电平时，反相器508中包括的第四晶体管T44截止。第二高电位电压GVDD2输入至第一晶体管T41的栅极，使得第一晶体管T41导通。当第一晶体管T41导通时，QB节点被充电至第二高电位电压GVDD2电平。
图11示出了当用于图像显示的选通信号从图7的级电路输出时并且根据图10的一个实施方式的Q节点的电压的波形、进位时钟信号的电压波形和选通信号的电压波形。
图11示出了图10所示的信号的波形当中的Q节点的电压波形1100、选通信号SCOUT(i)的电压波形1101、选通信号SCOUT(i+1)的电压波形1102、选通信号SCOUT(i+2)的电压波形1103、选通信号SCOUT(i+3)的电压波形1104以及进位时钟信号CRCLK(k)的电平波形1110。
如上所述，在图10的实施方式中，进位时钟信号CRCLK(k)的高电压电平时段P9至P13和第一扫描时钟信号(例如，扫描时钟信号SCCLK(i))的高电压电平时段P5至P9彼此不交叠。因此，对于所有的选通信号SCOUT(i)、选通信号SCOUT(i+1)、选通信号SCOUT(i+2)和选通信号SCOUT(i+3)被输出的时段P8至P9，进位时钟信号CRCLK(k)的电压波形910保持在低电压电平。
因此，对于时段P8至P9，Q节点的电压电平从第三升压电压电平BL3上升到第四升压电压BL4电平。
随后，对于时段P9至P10，Q节点的电压电平保持在第四升压电压BL4电平。另外，对于时段P10至P11以及时段P11至P12，Q节点的电压电平分别依次降低至第三升压电压电平BL3，然后降低至第二升压电压电平BL2。
在一个示例中，对于时段P12至P13，第j扫描时钟信号(例如，扫描时钟信号SCCLK(i+3))保持在低电压电平，而进位时钟信号CRCLK(k)保持在高电压水平。因此，Q节点的电压电平从第二升压电压BL2电平缓慢降低至第一升压电压BL1电平。
最终，根据图11，对于从选通信号SCOUT(i)的下降沿定时P9至下一时间点P10的时段，Q节点的电压电平保持在第四升压电压BL4电平，而对于从选通信号SCOUT(i+3)的下降沿定时P12至下一时间点P13的时段，Q节点的电压电平从第二升压电压BL2电平缓慢降低至第一升压电压BL1电平。因此，与图8的实施方式相比，减小了选通信号SCOUT(i)的下降时间和选通信号SCOUT(i+3)的下降时间之间的差异。
在根据图10的实施方式的实际操作图7所示的级电路时测量到的第一选通信号(例如，SCOUT(i))和第j选通信号(例如，SCOUT(i+3))的示例性下降时间如下。
SCOUT(i)：0.751μs
SCOUT(i+3)：0.794μs
根据测量结果，对于从第j选通信号(例如，选通信号SCOUT(i+3))的下降沿定时P12至下一时间点P13的时段，Q节点的电压电平从第二升压电压BL2电平逐渐降低至第一升压电压BL1电平。因此，与图8的实施方式相比，第j选通信号(例如SCOUT(i+3))的下降时间减小。
在该示例中，第一选通信号SCOUT(i)的下降时间与第j选通信号SCOUT(i+3)的下降时间之间的差异为0.043μs。这个差值0.043μs与当图7所示的级电路根据图8的实施方式操作时作为第一选通信号(例如，SCOUT(i))的下降时间和第j选通信号(例如，SCOUT(i+3))的下降时间之间的差异的0.068μs减小了35％。
也就是说，当图7的级电路根据图10所示的实施方式操作时，第一选通信号(例如，SCOUT(i))和第j选通信号(例如，SCOUT(i+3))之间的输出差异相比于图8所示的实施方式中的输出差异减小。由于第一选通信号(例如，SCOUT(i))和第j选通信号(例如，SCOUT(i+3))之间的输出差异的减小，可以减小从选通驱动器电路输出的选通信号之间的输出差异。因此，可以提高显示装置的图像显示质量。
尽管已经参照附图更详细地描述了本公开的实施方式，但是本公开不必限于这些实施方式。本公开可以在不脱离本公开的技术思想的范围内以各种修改的方式实现。因此，本公开中公开的实施方式并非旨在限制本公开的技术思想，而是用于描述本公开。本公开的技术思想的范围不受实施方式的限制。因此，应当理解，上述实施方式在所有方面都是例示性的而非限制性的。本公开的保护范围应由权利要求书来解释，并且在本公开的范围内的所有技术思想应当被解释为包括在本公开的范围内。

Claims (11)

1.一种用于显示装置的选通驱动器电路，其中，所述选通驱动器电路包括多个级电路，
其中，每个级电路向每条选通线提供选通信号，并且包括Q节点和QB节点，
其中，每个级电路包括：
Q节点控制器，所述Q节点控制器被配置为：
响应于前进位信号的输入而操作以将所述Q节点充电至第一高电位电压电平；以及
响应于后进位信号的输入而操作以将所述Q节点放电至第三低电位电压电平；
QB节点稳定器，所述QB节点稳定器被配置为响应于所述前进位信号的输入而操作以将所述QB节点放电至所述第三低电位电压电平；
进位信号输出模块，所述进位信号输出模块被配置为基于所述Q节点的电压电平或所述QB节点的电压电平来操作以输出基于进位时钟信号或第三低电位电压的进位信号；以及
选通信号输出模块，所述选通信号输出模块被配置为基于所述Q节点的电压电平或所述QB节点的电压电平来操作以输出基于第一扫描时钟信号至第j扫描时钟信号或者第一低电位电压的第一选通信号至第j选通信号，其中j是正整数，并且
其中，所述进位时钟信号的高电压电平时段被设置为不与所述第一扫描时钟信号的高电压电平时段交叠。
2.根据权利要求1所述的选通驱动器电路，其中，每个级电路还包括M节点和QH节点，
其中，每个级电路还包括：
线选择器，所述线选择器被配置为：
响应于线感测准备信号的输入而操作以基于所述前进位信号对所述M节点进行充电；以及
响应于重置信号的输入而操作以将所述Q节点充电至所述第一高电位电压电平；或者
响应于面板开启信号的输入而操作以将所述Q节点放电至所述第三低电位电压电平；
Q节点和QH节点稳定器，所述Q节点和QH节点稳定器被配置为当所述QB节点已被充电至第二高电位电压电平时将所述Q节点和所述QH节点中的每一个放电至所述第三低电位电压电平；以及
反相器，所述反相器被配置为基于所述Q节点的电压电平来改变所述QB节点的电压电平，并且
其中，所述QB节点稳定器还被配置为响应于所述重置信号的输入和所述M节点的充电电压而操作以将所述QB节点放电至所述第三低电位电压电平。
3.根据权利要求1所述的选通驱动器电路，
其中，所述进位信号输出模块包括连接在所述Q节点与所述进位信号的输出节点之间的升压电容器，并且
其中，所述选通信号输出模块包括分别连接在所述Q节点与所述第一选通信号至所述第j选通信号的输出节点之间的j个升压电容器。
4.根据权利要求1所述的选通驱动器电路，其中，所述前进位信号的高电压电平时段被设置为不与所述第一扫描时钟信号的高电压电平时段交叠。
5.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的高电压电平时段被设置为不与所述后进位信号的高电压电平时段交叠。
6.根据权利要求2所述的选通驱动器电路，其中，所述第一高电位电压电平和所述第二高电位电压电平被设置为不同的电平，并且
其中，第一低电位电压电平和所述第三低电位电压电平被设置为不同的电平。
7.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的上升沿定时被设置为与所述第一扫描时钟信号的下降沿定时相同或晚于所述第一扫描时钟信号的下降沿定时。
8.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的上升沿定时被设置为晚于所述第j扫描时钟信号的上升沿定时。
9.根据权利要求8所述的选通驱动器电路，其中，所述进位时钟信号的下降沿定时被设置为晚于所述第j扫描时钟信号的下降沿定时。
10.根据权利要求1所述的选通驱动器电路，其中，所述进位时钟信号的高电压电平时段被设置为与所述第j扫描时钟信号的高电压电平时段交叠。
11.一种显示装置，所述显示装置包括：
显示面板，所述显示面板包括分别设置在选通线和数据线的交叉处的子像素；
根据权利要求1至10中的任一项所述的选通驱动器电路；
数据驱动器电路，所述数据驱动器电路被配置为向每条数据线提供数据电压；以及
定时控制器，所述定时控制器被配置为控制所述选通驱动器电路和所述数据驱动器电路中的每一个的操作。
CN202111590288.9A 2020-12-24 2021-12-23 选通驱动器电路和包括其的显示装置 Active CN114677970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0183752 2020-12-24
KR1020200183752A KR20220092206A (ko) 2020-12-24 2020-12-24 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN114677970A CN114677970A (zh) 2022-06-28
CN114677970B true CN114677970B (zh) 2024-01-05

Family

ID=81972371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111590288.9A Active CN114677970B (zh) 2020-12-24 2021-12-23 选通驱动器电路和包括其的显示装置

Country Status (6)

Country Link
US (1) US11482179B2 (zh)
KR (1) KR20220092206A (zh)
CN (1) CN114677970B (zh)
DE (1) DE102021134041A1 (zh)
GB (1) GB2604024B (zh)
TW (1) TWI790874B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637299B1 (ko) * 2020-12-31 2024-02-15 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237031A (zh) * 2010-05-07 2011-11-09 乐金显示有限公司 选通移位寄存器和使用该选通移位寄存器的显示装置
CN109817154A (zh) * 2017-11-21 2019-05-28 乐金显示有限公司 选通驱动器和包括该选通驱动器的电致发光显示装置
CN110875016A (zh) * 2018-09-03 2020-03-10 乐金显示有限公司 栅极驱动器和包括该栅极驱动器的有机发光显示装置
CN111128061A (zh) * 2018-10-30 2020-05-08 乐金显示有限公司 栅极驱动器、包括其的有机发光显示设备及其操作方法
CN111312176A (zh) * 2018-12-12 2020-06-19 三星显示有限公司 扫描驱动器及具有该扫描驱动器的显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992889B1 (ko) 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101419248B1 (ko) 2012-09-28 2014-07-15 엘지디스플레이 주식회사 쉬프트 레지스터
KR102338948B1 (ko) * 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102437170B1 (ko) * 2017-09-29 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 평판 표시 장치
CN107507599B (zh) * 2017-10-09 2020-09-04 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路和显示装置
KR102461392B1 (ko) * 2017-10-26 2022-10-31 엘지디스플레이 주식회사 Oled 표시패널 및 oled 표시장치
KR102505897B1 (ko) * 2017-11-27 2023-03-03 엘지디스플레이 주식회사 Oled 표시패널
TWI688928B (zh) * 2019-01-21 2020-03-21 友達光電股份有限公司 閘極驅動電路
KR20210086293A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20210086294A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20210086311A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20210086295A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20220085927A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 주사구동부 및 이를 포함하는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237031A (zh) * 2010-05-07 2011-11-09 乐金显示有限公司 选通移位寄存器和使用该选通移位寄存器的显示装置
CN109817154A (zh) * 2017-11-21 2019-05-28 乐金显示有限公司 选通驱动器和包括该选通驱动器的电致发光显示装置
CN110875016A (zh) * 2018-09-03 2020-03-10 乐金显示有限公司 栅极驱动器和包括该栅极驱动器的有机发光显示装置
CN111128061A (zh) * 2018-10-30 2020-05-08 乐金显示有限公司 栅极驱动器、包括其的有机发光显示设备及其操作方法
CN111312176A (zh) * 2018-12-12 2020-06-19 三星显示有限公司 扫描驱动器及具有该扫描驱动器的显示装置

Also Published As

Publication number Publication date
TWI790874B (zh) 2023-01-21
US20220208112A1 (en) 2022-06-30
DE102021134041A1 (de) 2022-06-30
KR20220092206A (ko) 2022-07-01
US11482179B2 (en) 2022-10-25
GB2604024B (en) 2023-04-12
GB2604024A (en) 2022-08-24
CN114677970A (zh) 2022-06-28
TW202226209A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
CN108269537B (zh) 有机发光二极管显示设备
US10204565B2 (en) Organic light emitting display panel having a sensing transistor and method of driving thereof
CN107799060B (zh) 有机发光显示器及其劣化感测方法
US10930215B2 (en) Pixel circuit, driving method thereof, and display apparatus
WO2020168849A1 (zh) 显示面板及其驱动方法、显示装置
US11315492B2 (en) Display device and method for driving the same
US8519917B2 (en) Organic light emitting display and method of driving the same
KR20180002851A (ko) 화소 회로 및 표시 장치 및 그 구동 방법
US11551620B2 (en) Gate driver circuit and display device including the same
CN114765019B (zh) 选通驱动器电路和包括该选通驱动器电路的显示装置
CN114694596B (zh) 选通驱动器电路和包括该选通驱动器电路的显示装置
CN114677970B (zh) 选通驱动器电路和包括其的显示装置
US11551619B2 (en) Gate driver circuit and display device including the same
CN116343671A (zh) 显示装置和驱动电路
US11817059B2 (en) Electroluminescent display device and method for sensing electrical characteristics thereof
KR20230103399A (ko) 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
KR20220096586A (ko) 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
CN118116342A (zh) 显示装置和显示驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant