TWI787326B - 密封光半導體元件的製造方法 - Google Patents
密封光半導體元件的製造方法 Download PDFInfo
- Publication number
- TWI787326B TWI787326B TW107128570A TW107128570A TWI787326B TW I787326 B TWI787326 B TW I787326B TW 107128570 A TW107128570 A TW 107128570A TW 107128570 A TW107128570 A TW 107128570A TW I787326 B TWI787326 B TW I787326B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor element
- sealing film
- optical semiconductor
- optical
- mounting substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
Abstract
本發明要提供一種密封光半導體元件的製造方法,該製造方法可使用密封薄膜簡便且高可靠性地密封光半導體元件。 利用以下密封光半導體元件的製造方法可解決上述課題,所述密封光半導體元件的製造方法包含以下製程:於減壓室內將密封薄膜載置於搭載光半導體元件的光半導體元件搭載基板上,對所述減壓室內減壓的製程;對所述密封薄膜加熱,使所述密封薄膜的至少周邊部熱熔接於所述元件搭載基板的表面上的製程;以及,解除所述減壓室內的減壓,以所述密封薄膜密封所述光半導體元件搭載基板的製程;其特徵在於, 解除所述減壓室內的減壓的時間點的所述光半導體元件搭載基板的溫度T2
是所述密封薄膜呈現0.02~0.15 MPa拉伸強度及150~450%斷裂伸長率的溫度。
Description
本發明涉及一種使用密封薄膜之密封光半導體元件的製造方法。
搭載光耦合器、發光二極體、固態成像元件等光半導體元件的光半導體裝置中,使用密封劑對光半導體元件進行密封,以提高光半導體元件的可靠性。密封光半導體裝置的方法已知有使用密封薄膜進行密封的方法。
例如,專利文獻1記載了如下的LED元件的製造方法,將至少1個LED元件載置於基材上,將指定形狀的層壓層配置於所述LED元件上,所述層壓層具有第一表面及第二表面,且包含用基材薄膜支撐該第一表面的黏合劑與熒光體顆粒,將所述層壓層加熱至第一溫度,使該層壓層軟化,於所述層壓層與LED元件周圍基材之間形成氣密密封,接著去除所述基材薄膜之後,於減壓下將層壓層加熱至第二溫度,除去所述層壓層與基材之間的空氣,然後恢復至大氣壓下,從而將層壓層壓制於所述基材上,形成覆蓋LED元件的層壓層。
專利文獻2記載了如下的減壓層壓方法,所述減壓層壓方法包含一次加熱製程,所述加熱製程用指定形狀的層壓層對載置於基材晶圓第一面內側部分的發光二極體陣列等物品進行保形塗敷之前,將所述層壓層的中央部分加熱至可流動狀態,而且所述減壓層壓方法還包含以下製程,將利用被氣密的內側區域加熱至可流動狀態的所述層壓層的中央部分離開所述第一面的內側部分來配置,所述被氣密的內側區域由所述層壓層的端部與所述第一面的外側部分形成的氣密密封、所述層壓層、以及所述第一面構成。
專利文獻3記載了如下的密封光半導體元件的製造方法,其特徵在於,具備:片材準備製程,所述片材準備製程準備擁有用於密封光半導體元件的密封層的密封片,表示以頻率1 Hz及升溫速度10℃/分鐘的條件測定所述密封層的動態黏彈性而得到的儲能剪切模量G'與溫度T之間關係的曲線具有極小值,所述極小值的溫度T處於60℃以上且200℃以下的範圍內,所述極小值的儲能剪切模量G'處於5 Pa以上且1,000 Pa以下的範圍內;元件準備製程,所述元件準備製程準備配置於基材上的光半導體元件;以及熱壓制製程,所述熱壓制製程以60℃以上且200℃以下的溫度將所述密封片熱壓制於所述光半導體元件上。
專利文獻4記載了如下的黏附光半導體元件的製造方法,其特徵在於,具備:片材準備製程,所述片材準備製程準備擁有用於直接或間接黏附光半導體元件的黏附層的黏附片,表示以頻率1 Hz及升溫速度20℃/分鐘的條件測定所述黏附層的動態黏彈性而得到的儲能剪切模量G'與溫度T之間關係的曲線具有極小值,所述極小值的溫度T處於40℃以上且200℃以下的範圍內,所述極小值的儲能剪切模量G'處於1,000 Pa以上且90,000 Pa以下的範圍內;元件準備製程,所述元件準備製程準備配置於基材上的光半導體元件;以及熱壓制製程,所述熱壓制製程以40℃以上且200℃以下的溫度將所述黏附片直接或間接熱壓制於所述光半導體元件上。 習知技術文獻 專利文獻
[專利文獻1] 國際公開第2012/023119號 [專利文獻2] 國際公開第2016/065016號 [專利文獻3] 日本專利特開2016-171314號公報 [專利文獻4] 日本專利特開2016-171315號公報
發明所欲解決之課題 然而,人們期望有一種使用密封薄膜可更簡便地密封光半導體元件之密封光半導體元件的製造方法。
本發明的目的在於提供一種密封光半導體元件的製造方法,該製造方法可使用密封薄膜簡便且高可靠性地密封光半導體元件。 解決問題之技術手段
本發明人為解決上述課題開展深入討論,發現使用密封薄膜密封光半導體元件時,以特定溫度條件執行層壓製程,能夠簡便且高可靠性地密封搭載於基板上的光半導體元件,從而完成本發明。
本發明的密封光半導體元件的製造方法包含以下製程: 於減壓室內將密封薄膜載置於搭載光半導體元件的光半導體元件搭載基板上,對所述減壓室內減壓的製程; 對所述密封薄膜加熱,使所述密封薄膜的至少周邊部熱熔接於所述光半導體元件搭載基板的表面上的製程;以及 解除所述減壓室內的減壓,以所述密封薄膜密封所述光半導體元件搭載基板的製程; 其特徵在於, 解除所述減壓室內的減壓的時間點的所述光半導體元件搭載基板的溫度T2
是所述密封薄膜呈現0.02~0.15 MPa拉伸強度及150~450%斷裂伸長率的溫度。
本發明的密封光半導體元件的製造方法優選為密封薄膜由熱固化性矽樹脂構成。
於本發明的密封光半導體元件的製造方法中,密封薄膜含有螢光體時,優選所述密封薄膜中含有90質量%以下之螢光體。
本發明的密封光半導體元件的製造方法優選為密封薄膜具有10 µm以上且300 µm以下的厚度。
本發明的密封光半導體元件的製造方法優選為溫度T2
為70℃以上且180℃以下。
本發明的密封光半導體元件的製造方法優選為光半導體元件間的最小距離比密封薄膜的厚度長。
本發明的密封光半導體元件的製造方法優選為光半導體元件的高度T與光半導體元件間的距離L之間的縱橫比(T/L)最大為3以下。 發明效果
本發明的密封光半導體元件的製造方法的特徵在於,可簡便且高可靠性地製造密封光半導體元件。
以下,詳細說明本發明的實施方式。本發明並不限定於以下實施方式,能夠於其主要內容的範圍內實施各種變形。 [密封光半導體元件的製造方法]
本發明所涉及的密封光半導體元件的製造方法包含以下製程: (1)於減壓室內將密封薄膜載置於搭載光半導體元件的光半導體元件搭載基板上,對所述減壓室內減壓的製程; (2)對所述密封薄膜加熱,使所述密封薄膜的至少周邊部熱熔接於所述光半導體元件搭載基板的表面上的製程;以及 (3)解除所述減壓室內的減壓,以所述密封薄膜密封所述光半導體元件搭載基板的製程; 其特徵在於, 解除所述減壓室內的減壓的時間點的所述光半導體元件搭載基板的溫度T2
是所述密封薄膜呈現0.02~0.15 MPa拉伸強度及150~450%斷裂伸長率的溫度。
根據本發明,藉由於減壓下對密封薄膜加熱而使密封薄膜的周邊部熱熔接於光半導體元件搭載基板的表面上的製程,能夠以一連串的操作執行於密封薄膜與光半導體元件搭載基板的被密封區域的表面之間形成氣密空間的製程、以及解除減壓並利用密封薄膜密封光半導體元件搭載基板的製程,因此能夠簡便製造密封光半導體元件。此外,解除減壓室內的減壓的時間點的光半導體元件搭載基板的溫度T2
被設定為,密封薄膜呈現可沿光半導體元件的形狀覆蓋光半導體元件(以下亦可稱為「保形層壓」)的力學物性之溫度,因此能夠高可靠性地密封光半導體元件。以下,詳細說明各製程。
(1)於減壓室內將密封薄膜載置於搭載光半導體元件的光半導體元件搭載基板上,對減壓室內減壓的製程,即於減壓室內將密封薄膜配置於搭載密封對象即光半導體元件的光半導體元件搭載基板上後,對減壓室內減壓的製程。密封薄膜於適合密封密封對象即光半導體元件的位置被載置於光半導體元件搭載基板上。
減壓室於內部具有對光半導體元件搭載基板及密封薄膜加熱的加熱單元。優選為減壓室於內部具有用於對光半導體元件搭載基板及密封薄膜加熱的熱板來作為加熱單元。這種減壓室例如可列舉真空層壓裝置。出於製程穩定方面的考慮,為了防止密封薄膜的周邊部於減壓室內部減壓完成之前熱熔接於光半導體元件搭載基板上,優選為減壓室具有用於防止光半導體元件搭載基板與加熱單元於減壓室內部減壓完成前相接觸的機構。這種減壓室並無特別限定,例如可列舉具有頂桿升降機構的真空層壓機。此外,通過使用專用層壓夾具,還可使用隔膜型真空層壓機。例如,層壓夾具設計如下,其具有用彈簧等彈性體支撐光半導體元件搭載基板的結構,當隔膜橡膠膜位於穩定位置時,可將光半導體元件搭載基板與加熱單元分離,當有壓力施加於隔膜橡膠膜上時,可按壓層壓夾具擁有的彈性體,使光半導體元件搭載基板與加熱單元相接觸。此外,層壓夾具具有保護光半導體元件搭載基板及密封薄膜的結構,用於避免當隔膜橡膠膜按壓層壓夾具時,隔膜橡膠膜與光半導體元件搭載基板及密封薄膜直接接觸。
光半導體元件並無特別限定,例如可列舉發光二極體(LED)、半導體鐳射、光電二極體、光電晶體管、固態成像、光耦合器用發光體及受光體,特別優選為發光二極體(LED)。
光半導體元件搭載基板是搭載或實裝光半導體元件的基板。這種基板優選為光透過率高或反射率高的材料。搭載光半導體元件的基板例如可列舉銀、金、銅等導電性金屬;鋁、鎳等非導電性金屬;PPA及LCP等混合有白色顏料的熱可塑性樹脂;環氧樹脂、BT樹脂、聚醯亞胺樹脂及矽樹脂等含有白色顏料的熱固化性樹脂;以及氧化鋁、氮化鋁等陶瓷。
密封薄膜用於密封密封對象即光半導體元件,其將密封劑加工成薄膜形狀而成。密封薄膜可單獨使用,亦可使用2片以上。若要使用2片以上之密封薄膜,可使用2片以上相同種類的密封薄膜,亦可組合不同種類的密封薄膜使用。
構成密封薄膜的密封劑可由熱可塑性材料或熱固化性材料構成。這種材料可以是有機聚合物或矽。有機聚合物可以是熱可塑性樹脂或熱固化性樹脂,例如可列舉聚烯烴樹脂、醋酸乙烯乙酯(EVA)樹脂、環氧樹脂、聚丙烯酸酯樹脂、或者聚(乙烯基丁縮醛)樹脂。矽可列舉熱可塑性矽或熱固化性矽,例如可列舉熱熔矽或線狀矽(或「直鏈狀矽」)。矽亦可利用縮合反應、矽氫化反應、或自由基反應經過固化而得到。根據某實施方式,密封薄膜可由熱可塑性樹脂構成。根據其他的實施方式,密封薄膜可由熱固化性樹脂構成。進而,根據其他的實施方式,密封薄膜可由熱固化性矽樹脂構成。密封薄膜例如可使用國際公開第2016/065016號公開的密封薄膜。這種密封薄膜可獲取Dow Corning Toray株式會社製的商品名LF-1200及LF-1201。
密封薄膜亦可作為具有透明性之密封薄膜使用,亦可含有螢光體。螢光體並無特別限定,例如可列舉廣泛應用於發光二極體(LED)的由氧化物類螢光體、氮氧化物類螢光體、氮化物類螢光體、硫化物類螢光體、氧硫化物類螢光體等構成的黃色、紅色、綠色、藍色發光螢光體。作為氧化物類螢光體,可列舉包含鈰離子之釔、鋁、石榴石類YAG類綠色~黃色發光螢光體、包含鈰離子之鋱、鋁、石榴石類TAG類黃色發光螢光體以及包含鈰及銪離子之矽酸鹽類綠色~黃色發光螢光體。作為氮氧化物類螢光體,可列舉包含銪離子之矽、鋁、氧、氮類塞隆類紅色~綠色發光螢光體。作為氮化物類螢光體,可列舉包含銪離子之鈣、鍶、鋁、矽、氮類之CASN類紅色發光螢光體。作為硫化物類螢光體,可列舉包含銅離子及鋁離子之ZnS類綠色發色螢光體。作為硫氧化物類螢光體,可列舉包含銪離子之Y2
O2
S類紅色發光螢光體。這些螢光體可使用1種或者2種以上的混合物。
螢光體的平均粒徑並無限定,通常為1 µm以上,優選為5 µm以上且50 µm以下,優選為20 µm以下的範圍內。平均粒徑例如可採用鐳射繞射散射式粒度分佈測定法測定體積累積平均粒徑(D50
)來測定。
螢光體含量並無特別限定,於密封薄膜中通常為90質量%以下之量。另一方面,其含量下限並無限定,優選為50質量%以上,更優選為60質量%以上之量。
作為其他任意成分,密封薄膜可配伍沉澱二氧化矽、濕式二氧化矽、烘製二氧化矽等增強性填充劑;用有機鹵矽烷、有機烷氧基矽烷、六有機二矽氮烷等有機矽化合物對這些填充劑進行疏水化處理後的填充劑;氧化鋁、燒成二氧化矽、氧化鈦、玻璃、石英、鋁矽酸、氧化鐵、氧化鋅、碳酸鈣、碳化矽、氮化矽、氮化硼等無機質增量填充劑;矽樹脂、環氧樹脂、氟樹脂等有機樹脂微粉末;以及染料、顏料、阻燃劑、耐熱劑等。
密封薄膜的厚度並無特別限定,例如為10 µm以上,優選為20 µm以上且300 µm以下,優選為200 µm以下。
光半導體元件搭載基板中,可實裝1個光半導體元件,亦可實裝2個以上的多個光半導體元件。優選為光半導體元件搭載基板搭載多個光半導體元件。光半導體元件搭載基板搭載多個光半導體元件時,為利用密封薄膜沿光半導體元件的形狀進行覆蓋,即確保形成保形層壓,優選為光半導體元件間的最小距離比密封薄膜的厚度更長。因此,光半導體元件間的最小距離通常為10 µm以上,優選為20 µm以上。此外,光半導體元件間的最大距離並無特別限定,通常比密封薄膜的2倍厚度更短。因此,光半導體元件間的最大距離通常為600 µm以下,優選為400 µm以下。此外,為確保形成保形層壓,可將光半導體元件頂面至光半導體元件搭載基板表面的距離,即光半導體元件的高度T與光半導體元件間的距離L之間的縱橫比(T/L)設計成優選為最大3以下,更優選為最大2.5以下,進一步優選為最大2以下。
減壓室內的減壓可利用過去眾所周知的減壓單元執行,例如可通過使與減壓室內部連接的真空泵運行來執行。通常將減壓室內的氣壓減壓至300 Pa以下,優選為200 Pa以下或133 Pa以下。
(2)對密封薄膜加熱,使密封薄膜的至少周邊部熱熔接於光半導體元件搭載基板的表面上的製程,即將密封薄膜加熱至溫度T1
以上,使密封薄膜柔軟而彎曲,從而使密封薄膜與光半導體元件搭載基板相接觸,使密封薄膜的至少周邊部熱熔接於光半導體元件搭載基板的被密封區域的周邊部,於密封薄膜與光半導體元件搭載基板的被密封區域的表面之間形成氣密空間的製程。利用該製程可對密封薄膜賦予用於保形層壓的適當柔軟性,並將密封薄膜與光半導體元件搭載基板的被密封區域的表面之間的空間密閉(亦稱為「密封」),形成氣密狀態。
密封薄膜的加熱利用減壓室擁有的加熱單元來執行。例如可利用減壓室內擁有的熱板作為加熱單元。通常通過對光半導體元件搭載基板加熱,來對密封薄膜加熱。例如,利用熱板作為加熱單元時,通過使光半導體元件搭載基板與熱板相接觸,使熱量從光半導體元件搭載基板傳導至密封薄膜,對密封薄膜加熱。
該製程中,密封薄膜被保持為溫度T1
以上且溫度T2
以下的溫度。溫度T1
只要不是於減壓室減壓中發生薄膜熱熔接而無法使被密封區域形成氣密(空氣受阻而殘留)的高溫,則並無特別限定,最高為60℃。此外,密封薄膜通常以1分鐘以上且10分鐘以下之間被保持於T1
以上且T2
以下的溫度。這是因為保持超過10分鐘後,密封薄膜的固化加劇,容易引起層壓不良的緣故。
對密封薄膜加熱,使密封薄膜的至少周邊部熱熔接於光半導體元件搭載基板上的製程,可於上述(1)製程完成後執行,亦可於上述(1)製程完成前於上述(1)製程執行過程中執行。即,將減壓室內的減壓減壓至指定範圍前,可開始對密封薄膜加熱至溫度T1
以上。從製程穩定性的觀點出發,優選為(2)製程於上述(1)製程減壓室內減壓完成後執行。
(3)解除減壓室內的減壓,以密封薄膜密封光半導體元件搭載基板的製程,即解除減壓室內的減壓,利用密封薄膜與光半導體元件搭載基板的被密封區域的表面之間的氣密空間與外氣的氣壓差,使密封薄膜壓接於光半導體元件搭載基板上,層壓光半導體元件搭載基板的製程。
「解除減壓室內的減壓」的含義是通常將減壓室釋放於大氣中,使減壓室內的減壓恢復至大氣壓。無需立即恢復至大氣壓,可於使密封薄膜壓接於光半導體元件搭載基板上且能夠對光半導體元件進行保形層壓的範圍內,逐漸解除減壓。通常以10 kPa/秒的速度將減壓室內的減壓恢復至大氣壓,優選為50 kPa/秒的速度或100 kPa/秒的速度。這是因為如果從減壓至大氣壓的速度過慢,則可能發生氣密洩漏,導致層壓不充分的緣故。
解除減壓室內的減壓的時間點的光半導體元件搭載基板的溫度T2
被設定成密封薄膜具有適於光半導體元件上形成保形層壓的物理特性的溫度。具體而言,溫度T2
是密封薄膜呈現0.02~0.15 MPa拉伸強度及150~450%斷裂伸長率的溫度。優選為T2
是密封薄膜呈現0.03 MPa以上拉伸強度的溫度。優選為T2
是密封薄膜呈現0.12 MPa以下拉伸強度的溫度。此外,優選為T2
是密封薄膜呈現200%以上斷裂伸長率的溫度。優選為T2
是密封薄膜呈現400%以下斷裂伸長率的溫度。密封薄膜的拉伸強度及斷裂伸長率於實施本發明前預先利用該技術領域的常用方法來測定。例如可使用TA Instruments公司製RSA-G2動態黏彈性測定機進行測定。密封薄膜於溫度T2
呈現上述物理特性後,能夠以高可靠性密封搭載於基板上的光半導體元件。
解除減壓室內的減壓的時間點的光半導體元件搭載基板的溫度T2
只要滿足上述條件,則並無特別限定,例如為70℃以上,優選為90℃以上,且為180℃以下,優選為150℃以下。
以下使用附圖更加詳細地說明本專利發明的特定實施方式。
圖1是表示使用具有頂桿升降機構的真空層壓機10作為減壓室來實施的本發明所述製造方法其中一例的示意剖面圖。
圖1(a)表示該實施方式的本發明的製程(1)。該製程(1)中,將密封薄膜3載置於搭載光半導體元件2的光半導體元件搭載基板1上。此外,光半導體元件搭載基板1配置於可利用頂桿13升降的中板12上。真空層壓機10的內部經由開口14與減壓單元(未圖示)連接,利用減壓單元的功能對真空層壓機10的內部減壓。此處,於製程(1)的開始時間點,利用頂桿13使中板12離開熱板11來設置,可防止密封薄膜3於真空層壓機10內部的減壓充分進行前被熱板11加熱至溫度T1
以上。因此可確保製程的穩定性。
圖1(b)表示該實施方式的本發明的製程(2)。該製程(2)中,使頂桿13下降,移動至使中板12與熱板11相接觸。其結果為,熱板11發出的熱量經由光半導體元件搭載基板1傳導至密封薄膜3上,密封薄膜3被加熱至比溫度T1
高的溫度。對密封薄膜3加熱後,密封薄膜3變柔軟而變形,密封薄膜3的周邊部20與光半導體元件搭載基板1的表面相接觸,使周邊部20熱熔接於半導體元件搭載基板1的表面上。此時,於密封薄膜3與光半導體元件搭載基板1的被密封區域的表面之間形成氣密空間21。
圖1(c)表示該實施方式的本發明的製程(3)。該製程(3)中,於光半導體元件搭載基板1的溫度達到T2
的時間點,經由開口14解除真空層壓機10內部的減壓,利用外氣與氣密空間21(圖1(c)中未圖示)間的氣壓差使密封薄膜3壓接於光半導體元件搭載基板1上,將光半導體元件2密封。其結果,得到密封光半導體元件30。製程(3)中,於光半導體元件搭載基板1的溫度達到密封薄膜呈現適於光半導體元件上形成保形層壓的物理特性的溫度即溫度T2
的時間點,解除真空層壓機10內部的減壓,從而能夠利用密封薄膜3以高可靠性沿光半導體元件2的形狀形成覆蓋。
圖2是使用隔膜型真空層壓機40及層壓夾具50作為減壓室來実施的本發明所述製造方法其中一例的示意剖面圖。
圖2(a)表示該實施方式的本發明的製程(1)。隔膜型真空層壓機40的內部經由隔膜橡膠膜41被劃分成上室42與下室43,上室42與下室43的內部經由各自的開口15及16與減壓單元(均未圖示)連接,利用減壓單元的功能對上室42與下室43的內部減壓。另外,上室42的開口15還可與加壓單元連接。該圖中,於下室43內將密封薄膜3載置於搭載光半導體元件2的光半導體元件搭載基板1上。而且,光半導體元件搭載基板1配置於專用的層壓夾具50的內部。該層壓夾具50具有彈簧51,利用彈簧51使層壓夾具50離開熱板11來設置,可防止密封薄膜3於下室43的減壓充分進行前被熱板11加熱至溫度T1
以上。因此可確保製程的穩定性。
圖2(b)表示該實施方式的本發明的製程(2)。該製程(2)中,經由開口15解除上室42的減壓。如此,利用上室42與下室43(圖2(b)中未圖示)間的減壓差使隔膜橡膠膜41變形以擠壓下室43,彈簧51被擠壓,使層壓夾具50與熱板11相接觸。其結果為,熱板11發出的熱量經由光半導體元件搭載基板1傳導至密封薄膜3上,密封薄膜3被加熱至T1
以上的溫度。對密封薄膜3加熱至溫度T1
以上後,密封薄膜3變柔軟而變形,密封薄膜3的周邊部20與光半導體元件搭載基板1的表面相接觸。其結果為,使周邊部20熱熔接於半導體元件搭載基板1的表面上,於密封薄膜3與光半導體元件搭載基板1的被密封區域的表面之間形成氣密空間21。該實施方式中,利用層壓夾具50的上框52的結構使隔膜橡膠膜41擠壓下室43時,亦能夠防止利用隔膜橡膠膜41使密封薄膜3擠壓半導體元件搭載基板1,其結果,可確保形成氣密空間21。
圖2(c)表示該實施方式的本發明的製程(3)。該製程(3)中,於光半導體元件搭載基板1的溫度達到T2
的時間點,經由開口16解除下室43內部的減壓,利用外氣與氣密空間21(圖2(c)中未圖示)間的氣壓差使密封薄膜3壓接於光半導體元件搭載基板1上,將光半導體元件2密封。其結果,得到密封光半導體元件30。製程(3)中,於光半導體元件搭載基板1的溫度達到密封薄膜3呈現適於光半導體元件2上形成保形層壓的物理特性的溫度即溫度T2
的時間點,解除下室43內部的減壓,從而能夠利用密封薄膜3以高可靠性沿光半導體元件2的形狀形成覆蓋。 實施例
藉由實施例及比較例更加詳細地說明本發明的密封光半導體元件的製造方法。但是本發明並不限定於以下實施例的記載。 密封薄膜
對熱固化性矽組合物(Dow Corning Toray株式會社製,商品名LF-1200)以75質量%及85質量%的量混合YAG類黃色發光螢光體顆粒(Intematix公司製,商品名NYAG4454-S,平均粒徑8 µm),調製出厚度100 µm的密封薄膜A(含有螢光體顆粒75質量%)及密封薄膜B(含有熒光體顆粒85質量%)。
同樣,對熱固化性矽組合物(Dow Corning Toray株式會社製,商品名LF-1201)以75質量%及85質量%的量混合YAG類黃色發光螢光體顆粒(Intematix公司製,商品名NYAG4454-S,平均粒徑8 µm),調製出厚度100 µm的密封薄膜C(含有螢光體顆粒75質量%)及密封薄膜D(含有熒光體顆粒85質量%)。
使用TA Instruments公司製的RSA-G2動態黏彈性測定機對密封薄膜A~D於90℃、100℃、110℃、120℃及/或130℃下的拉伸強度及斷裂伸長率進行了測定。調製出長度10 mm、寬度25 mm尺寸的測定樣品,將拉伸速度設為10 mm/分鐘,進行了測定。結果如下表1所示。 光半導體元件搭載基板
作為光半導體元件搭載基板,使用於玻璃基板上以縱向10個、橫向10個的方式配置縱深1 mm、寬度1 mm、高度0.15 mm的直方體狀光半導體元件而得到的光半導體元件搭載基板。光半導體元件間的距離L平均為0.15 mm,光半導體元件的高度T與光半導體元件間的距離L之間的縱橫比(T/L)為1。 實施例1~5及比較例1~9
使用密封薄膜A~D,對上述半導體元件搭載基板進行了真空層壓。使用與真空泵連接的具有頂桿升降機構的真空層壓機(Nisshinbo Mechatronics Inc.製,商品名PVL-0505S帶頂桿機構)作為減壓室。首先,於配置於真空層壓機內離開熱板的位置的可利用頂桿升降機構進行升降的中板上設置光半導體元件搭載基板,於該光半導體元件搭載基板上載置密封薄膜A、B、C或D。接著,驅動真空泵,使真空層壓機內減壓至133Pa。然後,使中板下降,使其與被加熱至100℃~180℃的熱板相接觸。最後,對密封薄膜加熱3~7分鐘,於光半導體元件搭載基板的溫度達到指定溫度T2
的時間點用10秒鐘將減壓恢復至大氣壓,得到密封光半導體元件。
根據表1可確認利用實施例1~5的製造方法製造的密封光半導體元件沒有產生空隙及/或裂紋,且利用密封薄膜沿光半導體元件的形狀形成了覆蓋。 產業上之可利用性
本發明的密封光半導體元件的製造方法可作為發光二極體(LED)、半導體鐳射、光電二極體、光電晶體管、固態成像、光耦合器用發光體及受光體等半導體元件的密封方法發揮作用。
1‧‧‧光半導體元件搭載基板2‧‧‧光半導體元件3‧‧‧密封薄膜10‧‧‧真空層壓機11‧‧‧熱板12‧‧‧中板13‧‧‧頂桿14~16‧‧‧開口20‧‧‧密封薄膜的周邊部21‧‧‧氣密空間30‧‧‧密封光半導體元件40‧‧‧隔膜型真空層壓機41‧‧‧隔膜橡膠膜42‧‧‧上室43‧‧‧下室50‧‧‧層壓夾具51‧‧‧彈簧52‧‧‧上框
圖1是表示使用具有頂桿升降機構的真空層壓機來實施的本發明所述方法其中一例的示意剖面圖。 圖2是表示使用隔膜型真空層壓機及層壓夾具來實施的本發明所述方法其中一例的示意剖面圖。
1‧‧‧光半導體元件搭載基板
2‧‧‧光半導體元件
3‧‧‧密封薄膜
10‧‧‧真空層壓機
11‧‧‧熱板
12‧‧‧中板
13‧‧‧頂桿
14‧‧‧開口
20‧‧‧密封薄膜的周邊部
30‧‧‧密封光半導體元件
Claims (7)
- 一種密封光半導體元件的製造方法,其包含以下製程:於減壓室內將密封薄膜載置於搭載光半導體元件的光半導體元件搭載基板上,對所述減壓室內減壓的製程;對所述密封薄膜加熱,使所述密封薄膜的至少周邊部熱熔接於所述光半導體元件搭載基板的表面上的製程;以及解除所述減壓室內的減壓,以所述密封薄膜密封所述光半導體元件搭載基板的製程;解除所述減壓室內的減壓的時間點的所述光半導體元件搭載基板的溫度T2是所述密封薄膜呈現0.02~0.15MPa拉伸強度及150~450%斷裂伸長率的溫度。
- 如請求項1所述的密封光半導體元件的製造方法,其特徵在於,所述密封薄膜由熱固化性矽樹脂構成。
- 如請求項1所述的密封光半導體元件的製造方法,其特徵在於,所述密封薄膜含有90質量%以下之螢光體。
- 如請求項1所述的密封光半導體元件的製造方法,其特徵在於,所述密封薄膜具有10μm以上且300μm以下的厚度。
- 如請求項1所述的密封光半導體元件的製造方法,其特徵在於,所述溫度T2為70℃以上且180℃以下。
- 如請求項1至5中任一項所述的密封光半導體元件的製造方法,其特徵在於,所述光半導體元件搭載基板中,所述光半導體元件中二個相鄰元件之間的最小距離比所述密封薄膜的厚度長。
- 如請求項1至5中任一項所述的密封光半導體元件的製造方法,其特徵在於,所述光半導體元件搭載基板中,所述光半導體元件的高度T與光半導體元件中二個相鄰元件之間的距離L之間的縱橫比(T/L)最大為3。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-172928 | 2017-09-08 | ||
JP2017172928 | 2017-09-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201913830A TW201913830A (zh) | 2019-04-01 |
TWI787326B true TWI787326B (zh) | 2022-12-21 |
Family
ID=65634136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107128570A TWI787326B (zh) | 2017-09-08 | 2018-08-16 | 密封光半導體元件的製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11139419B2 (zh) |
EP (1) | EP3680944B1 (zh) |
JP (1) | JP6987871B2 (zh) |
KR (1) | KR102330418B1 (zh) |
CN (1) | CN111033770B (zh) |
TW (1) | TWI787326B (zh) |
WO (1) | WO2019049794A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220123030A (ko) | 2019-12-27 | 2022-09-05 | 다우 도레이 캄파니 리미티드 | 적층체 및 이것으로 이루어진 전자 부품 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201446522A (zh) * | 2013-03-26 | 2014-12-16 | Nitto Denko Corp | 密封片材、半導體裝置之製造方法及附有密封片材之基板 |
CN104212049A (zh) * | 2014-08-26 | 2014-12-17 | 大连欧思特科技有限公司 | 一种热缩管和制备方法以及在led灯丝封装上的应用 |
US20150321387A1 (en) * | 2012-04-12 | 2015-11-12 | David J. Bravet | Method of manufacturing light emitting device |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110256A (ja) | 1991-10-21 | 1993-04-30 | Hitachi Chem Co Ltd | 多層プリント板用銅張り積層板の製造方法 |
JPH06190956A (ja) | 1992-12-25 | 1994-07-12 | Yokohama Rubber Co Ltd:The | ハニカムサンドイッチパネルの製造方法 |
JP3375217B2 (ja) * | 1994-10-14 | 2003-02-10 | 新日本石油化学株式会社 | 電気電子部品用封止材 |
JPH08264577A (ja) * | 1995-03-24 | 1996-10-11 | Nitto Denko Corp | 半導体パッケージの製造方法およびこれに用いられる金型 |
WO2005105428A1 (ja) * | 2004-04-28 | 2005-11-10 | Zeon Corporation | 積層体、発光素子及びその使用 |
JP4872587B2 (ja) * | 2006-10-12 | 2012-02-08 | 日立化成工業株式会社 | 封止フィルム、及びこれを用いた半導体装置 |
TW201216526A (en) | 2010-08-20 | 2012-04-16 | Koninkl Philips Electronics Nv | Lamination process for LEDs |
US8597988B2 (en) | 2010-11-18 | 2013-12-03 | Bridgelux, Inc. | System for flash-free overmolding of led array substrates |
US9337398B2 (en) | 2012-03-29 | 2016-05-10 | Koninklijke Philips N.V. | Phosphor in inorganic binder for LED applications |
KR102092707B1 (ko) | 2013-09-17 | 2020-03-25 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치와, 이의 제조 방법 |
JP6497072B2 (ja) * | 2013-11-07 | 2019-04-10 | 東レ株式会社 | 積層体およびそれを用いた発光装置の製造方法 |
EP3152619B1 (en) * | 2014-06-04 | 2018-03-28 | Dow Corning Corporation | Imprinting process of hot-melt type curable silicone composition for optical devices |
JP6245136B2 (ja) | 2014-10-20 | 2017-12-13 | 信越化学工業株式会社 | 光半導体素子封止用シリコーン樹脂組成物及び光半導体装置 |
EP3210245B1 (en) | 2014-10-24 | 2019-04-24 | Dow Silicones Corporation | Vacuum lamination method for forming a conformally coated article |
JP2016171315A (ja) | 2015-03-09 | 2016-09-23 | 日東電工株式会社 | 貼着シート、貼着光半導体素子の製造方法および光半導体装置の製造方法 |
JP2016171314A (ja) | 2015-03-09 | 2016-09-23 | 日東電工株式会社 | 封止シート、封止光半導体素子の製造方法および光半導体装置の製造方法 |
US10014108B2 (en) | 2015-03-13 | 2018-07-03 | Avx Corporation | Low profile multi-anode assembly |
KR102404622B1 (ko) | 2015-09-29 | 2022-06-02 | 도레이 카부시키가이샤 | 형광체 조성물, 형광체 시트 및 그들을 사용한 형성물, led 칩, led 패키지, 발광 장치, 백라이트 유닛, 디스플레이 및 led 패키지의 제조 방법 |
JP6677550B2 (ja) | 2016-03-25 | 2020-04-08 | 東芝キヤリア株式会社 | 冷凍サイクル装置の室外機の保護部材 |
-
2018
- 2018-08-16 TW TW107128570A patent/TWI787326B/zh active
- 2018-08-31 WO PCT/JP2018/032432 patent/WO2019049794A1/ja unknown
- 2018-08-31 JP JP2019540934A patent/JP6987871B2/ja active Active
- 2018-08-31 US US16/634,808 patent/US11139419B2/en active Active
- 2018-08-31 KR KR1020207003021A patent/KR102330418B1/ko active IP Right Grant
- 2018-08-31 CN CN201880050214.6A patent/CN111033770B/zh active Active
- 2018-08-31 EP EP18854322.7A patent/EP3680944B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150321387A1 (en) * | 2012-04-12 | 2015-11-12 | David J. Bravet | Method of manufacturing light emitting device |
TW201446522A (zh) * | 2013-03-26 | 2014-12-16 | Nitto Denko Corp | 密封片材、半導體裝置之製造方法及附有密封片材之基板 |
CN104212049A (zh) * | 2014-08-26 | 2014-12-17 | 大连欧思特科技有限公司 | 一种热缩管和制备方法以及在led灯丝封装上的应用 |
Also Published As
Publication number | Publication date |
---|---|
KR20200026268A (ko) | 2020-03-10 |
US11139419B2 (en) | 2021-10-05 |
CN111033770A (zh) | 2020-04-17 |
CN111033770B (zh) | 2023-03-14 |
KR102330418B1 (ko) | 2021-12-01 |
EP3680944B1 (en) | 2022-06-15 |
US20200373457A1 (en) | 2020-11-26 |
EP3680944A1 (en) | 2020-07-15 |
WO2019049794A1 (ja) | 2019-03-14 |
EP3680944A4 (en) | 2021-06-02 |
JPWO2019049794A1 (ja) | 2020-07-27 |
JP6987871B2 (ja) | 2022-01-05 |
TW201913830A (zh) | 2019-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI779077B (zh) | 密封光半導體元件的製造方法 | |
JP5680210B2 (ja) | 封止層被覆半導体素子および半導体装置の製造方法 | |
TWI693730B (zh) | 發光裝置的製造方法 | |
JP2014096491A (ja) | 蛍光体層被覆半導体素子、その製造方法、半導体装置およびその製造方法 | |
JP6362834B2 (ja) | 半導体装置の製造方法 | |
WO2017221606A1 (ja) | 蛍光体層付光半導体素子およびその製造方法 | |
WO2015029664A1 (ja) | 封止半導体素子および半導体装置の製造方法 | |
TWI787326B (zh) | 密封光半導體元件的製造方法 |