TWI779601B - 半導體結構、電晶體裝置以及用於形成半導體結構的方法 - Google Patents

半導體結構、電晶體裝置以及用於形成半導體結構的方法 Download PDF

Info

Publication number
TWI779601B
TWI779601B TW110117009A TW110117009A TWI779601B TW I779601 B TWI779601 B TW I779601B TW 110117009 A TW110117009 A TW 110117009A TW 110117009 A TW110117009 A TW 110117009A TW I779601 B TWI779601 B TW I779601B
Authority
TW
Taiwan
Prior art keywords
gate
gate structure
region
channel region
drift region
Prior art date
Application number
TW110117009A
Other languages
English (en)
Other versions
TW202207466A (zh
Inventor
蘇柏智
柳瑞興
王培倫
李佳叡
周君冠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202207466A publication Critical patent/TW202207466A/zh
Application granted granted Critical
Publication of TWI779601B publication Critical patent/TWI779601B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體結構包括：通道區；源極區，鄰近於所述通道區；汲極區；漂移區，鄰近於所述汲極區；以及雙閘極結構。所述雙閘極結構包括位於所述通道區的部分及所述漂移區的部分上的第一閘極結構。所述雙閘極結構亦包括位於所述漂移區上的第二閘極結構。

Description

半導體結構、電晶體裝置以及用於形成半導體結構的方法
本發明實施例是有關於一種半導體結構、電晶體裝置以及用於形成半導體結構的方法，且特別是有關於一種具有雙閘極結構的半導體結構、電晶體裝置以及用於形成半導體結構的方法。
隨著半導體技術的進步，已越來越需要更高的儲存容量、更快的處理系統、更高的效能及更低的成本。為滿足這些需求，半導體工業持續地按比例縮小半導體裝置的尺寸。已開發出鰭式場效電晶體(Fin-type field effect transistor；finFET)來減小裝置佔用面積(footprint)及改善裝置效能。FinFET是形成於相對於晶圓的平面表面在垂直方向上定向的鰭上的場效電晶體(field effect transistor；FET)。
一種半導體結構包括通道區、源極區、汲極區、漂移區以及雙閘極結構。所述源極區鄰近於所述通道區。所述漂移區鄰近於所述汲極區。所述雙閘極結構包括位於所述通道區的部分及所述漂移區的部分上的第一閘極結構。所述雙閘極結構亦包括位於所述漂移區上的第二閘極結構。
一種電晶體裝置包括源極區、汲極區、通道區、漂移區、閘極介電層以及雙閘極結構。所述通道區位於所述源極區與所述汲極區之間。所述漂移區位於所述汲極區與所述通道區之間。所述閘極介電層與所述通道區及所述漂移區接觸。所述雙閘極結構位於所述閘極介電層上。所述雙閘極結構包括位於所述通道區及所述漂移區上的第一閘極結構，且所述第一閘極結構具有第一閘極長度。所述雙閘極結構亦包括位於所述漂移區上的第二閘極結構，且所述第二閘極結構具有第二閘極長度。
一種用於形成半導體結構的方法包括至少以下步驟。在基板中形成通道區及漂移區。在所述通道區、所述漂移區及所述基板的頂表面上沈積閘極介電層。在所述閘極介電層上沈積閘極材料。蝕刻所述所述閘極材料以形成雙閘極結構。所述雙閘極結構包括位於所述通道區及所述漂移區上的第一閘極結構。所述第一閘極結構具有第一閘極長度。所述雙閘極結構亦包括位於所述漂移區上的第二閘極結構。所述第二閘極結構具有第二閘極長度。蝕刻所述閘極介電層。在所述雙閘極結構的外側壁上形成外間隙壁。形成與所述第一閘極結構及所述第二閘極結構接觸的內間隙壁。
100:半導體結構
101、202:基板
104、204:通道區
106、206:漂移區
108:隔離結構
110、802:源極區
112、806:汲極區
116、804:塊狀區
120、601:閘極介電層
122:閘極電極
124:間隙壁
200:方法
210、220、230、240、250、260、270:操作
401:閘極介電材料
404:矽閘極材料
503:雙閘極結構
504、1404:第一閘極結構
506、1408:第二閘極結構
602:內間隙壁
604:外間隙壁
801:離子植入製程
901、1001:金屬閘極堆疊
902、1002、1102、1106、1502、1606:層
904、1004、1504、1608:金屬閘極電極
1101、1105:金屬閘極堆疊
1104、1108:金屬閘極電極
1202、1204:介電層
1203:通孔
1205:導電引線
1302:空氣隙
1501、1605:金屬閘極結構
1508、1604:矽閘極結構
D1、D2:距離
L:總閘極長度
L1:第一閘極長度
L2:第二閘極長度
L3:分隔
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據工業中的通常慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1是根據一些實施例的半導體結構的等角視圖(isometric view)。
圖2是根據一些實施例的用於形成具有雙閘極結構的半導體裝置的方法的流程圖。
圖3至圖16是根據一些實施例的各種半導體裝置的剖視圖。
現將參照附圖闡述例示性實施例。在圖式中，相同的附圖標號大致上指示相同的、功能上相似的及/或結構上相似的元件。
以下揭露內容提供用於實施所提供標的物的不同特徵的不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間設置有附加特徵、進而使得所述第一特徵與所述第二特徵不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用附圖標號及/或字母。此種重複使用自身並不表示所論述的各種 實施例及/或配置之間的關係。
為易於說明，本文中可能使用例如「位於……之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
本文中所使用的用語「標稱(nominal)」指代組件或製程操作的特性或參數的所期望值或目標值，其在產品或製程的設計階段期間與高於及/或低於所述所期望值的值範圍一起進行設定。所述值範圍通常歸因於製造製程或容差中的輕微變化。
在一些實施例中，用語「約(about)」及「實質上(substantially)」可指示為給定量的值，所述給定量在所述值的5%(例如，所述值的±1%、±2%、±3%、±4%、±5%)內變化。該些值僅為實例且不旨在進行限制。用語「約」及「實質上」可指代如由熟習相關技術者鑑於本文中的教示內容而解釋的值的百分比。
本揭露提供用於形成包括雙閘極結構的金屬氧化物半導體FET(metal-oxide-semiconductor FET；MOSFET)裝置的方法。本揭露可應用於例如平面FET(planar FET)及鰭式FET(finFET)裝置等適合的半導體結構。用語「finFET」指代形成於相對於晶圓的平面表面在垂直方向上定向的鰭上的FET。本文中所使用的用 語「垂直」指代名義上垂直於基板的表面。所述方法亦可應用於形成例如水平及垂直閘極全環繞式FET(gate-all-around FET；GAAFET)等任何適合的半導體結構。在一些實施例中，本揭露可應用於例如65奈米技術節點、55奈米技術節點、40奈米技術節點及其他適合的技術節點等任何適合的技術節點。
儘管實施各種增強技術(例如用於增強靜電控制的新穎裝置架構、藉由應變通道(strained channel)及改善的摻質活化達成的輸送增強)，然而矽系電晶體的效能及可擴縮性(scalability)正在達到基本極限。隨著裝置尺寸按比例縮小以達成更高的封裝密度，縮小矽系電晶體一直是一個挑戰。已開發出各種裝置來減小裝置佔用面積及改善裝置效能。舉例而言，開發出了金屬氧化物半導體FET(MOSFET)及finFET。在MOSFET及finFET裝置中，在通道區上方及源極端子與汲極端子之間放置閘極端子以用於使裝置在接通(ON)狀態與關斷(OFF)狀態之間切換。增加閘極長度可改善對通道區的控制，從而防止源極/汲極擊穿(punch through)，且可改善裝置強健性(robustness)及可靠性。然而，增加閘極長度亦可能在高頻率應用中導致高的寄生閘極電容及不良表現。舉例而言，更高的寄生閘極電容可能導致更長的充電/放電時間，其可能導致更長的接通/關斷切換時間。
本揭露中的各種實施例闡述用於形成具有形成於源極區/汲極區之間的雙閘極結構的半導體電晶體裝置的方法。可在通道區上方形成用於控制電晶體裝置的接通/關斷狀態的第一閘極結 構。可在位於通道區與汲極區之間的漂移區上方形成第二閘極結構。可將第二閘極結構自第一閘極結構電性解耦(electrically decoupled)。在裝置操作期間，第一閘極結構與第二閘極結構可被施以不同的電壓位準的偏壓。相較於單一閘極結構，除其他益處以外，雙閘極結構亦可提供以下益處：(i)減小寄生電容，此轉而可在於接通狀態與關斷狀態之間進行切換的同時減小閘極電荷；(ii)形成自對準(self-aligned)的源極/汲極，而不需要加入附加的製作步驟；以及(iii)不需要附加的罩幕層(masking layer)。在一些實施例中，形成雙閘極結構來替代單一閘極結構可使寄生電容達到約20%至約50%的減小。
圖1是根據本揭露一些實施例的半導體結構100的等角視圖。半導體結構100包括形成於基板101上的單一閘極結構。在一些實施例中，半導體結構100包括平面半導體裝置。例如源極/汲極接觸件、功函數層、蝕刻終止層及任何適合的結構等附加結構可包括於半導體結構100中，且為簡潔起見未示出於圖1中。
根據一些實施例，圖1所示的基板101可為矽基板。在一些實施例中，基板101可為：(i)另一種半導體，例如鍺；(ii)化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、磷砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、磷砷化鎵銦(GaInAsP)及/或銻化銦；(iii)合金半導體，包括SiGe；或者(iv)其組合。在一些實施例中，基板101可為絕緣體上矽(silicon on insulator； SOI)。在一些實施例中，基板101可為磊晶材料。
可使用適合的植入製程在基板101中形成通道區104。可在基板101上形成圖案化罩幕層(例如，光阻材料)，且可使用離子植入製程對基板101被圖案化罩幕層暴露出的區域進行摻雜。在一些實施例中，通道區104可摻雜有p型摻質。舉例而言，藉由離子植入製程植入至基板101中的p型摻質可包括硼、鋁、鎵、銦或其他p型受體材料。在一些實施例中，可植入n型摻質以形成通道區104。舉例而言，可使用例如砷、磷及銻等n型摻質。
可鄰近於通道區104形成漂移區106。在一些實施例中，漂移區106可為通道區104與汲極區112之間的低摻雜濃度區。在一些實施例中，漂移區106與通道區104可使用相同的摻質類型來摻雜。舉例而言，通道區104與漂移區106可摻雜有n型摻質或p型摻質。在一些實施例中，通道區104與漂移區106可使用不同類型的摻質來摻雜(例如，摻雜有n型摻質與p型摻質二者)。
隔離結構108可包括例如氧化矽、旋塗玻璃(spin-on-glass)、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(fluorine-doped silicate glass，FSG)、低介電常數(low-k)介電材料、其他適合的絕緣材料及其組合等介電材料。在一些實施例中，隔離結構108可為淺溝渠隔離(shallow trench isolation；STI)結構且可藉由在基板101中蝕刻溝渠來形成。可利用絕緣材料填充溝渠，隨後進行化學機械研磨(chemical-mechanical polishing；CMP)及回蝕製程 (etch-back process)。用於隔離結構108的其他製作技術亦是可能的。隔離結構108可包括例如具有一或多個襯墊層(liner layer)的結構等多層式結構。隔離結構108亦可藉由使用多步驟沈積及處理製程沈積增強型間隙填充層(enhanced gap fill layer)來形成，以消除間隙填充材料中的空隙(void)及接縫(seam)。
可使用自對準離子植入製程(self-aligned ion implantation process)形成源極區110及汲極區112。在一些實施例中，漂移區106的摻質濃度可低於通道區104或汲極區112的摻質濃度。亦可在通道區104中且抵靠源極區110形成塊狀區(bulk region)116。在一些實施例中，塊狀區116可由本徵(intrinsic)材料或者摻雜有p型摻質或n型摻質的半導體材料形成。
可在基板101上以及通道區104及漂移區106上方形成閘極結構。根據一些實施例，閘極結構可包括閘極介電層120及閘極電極122。閘極結構可包括例如功函數層、阻障層、其他適合的結構等附加結構，且為簡潔起見未示出於圖1中。閘極介電層120可使用高介電常數(high-k)材料(例如，介電常數大於約3.9的介電材料)來形成。在一些實施例中，閘極結構使用多晶矽做為閘極電極122。儘管閘極結構可使用多晶矽或非晶矽做為閘極電極122，然而閘極結構可為例如在替換閘極製程中形成以用於金屬閘極結構的閘極結構等犧牲閘極結構。可在閘極介電層120及閘極電極122的側壁上形成間隙壁124。在一些實施例中，間隙壁124可使用例如氧化矽、氮化矽、任何適合的介電材料或其組合等介電 材料來形成。
半導體結構100可包括附加的處理以形成例如輕摻雜汲極(lightly-doped-drain；LDD)區及接觸結構等各種特徵。用語「LDD區」用於闡述設置於電晶體的通道區與所述電晶體的源極區/汲極區中的至少一者之間的輕摻雜區。LDD區可藉由摻雜(例如離子植入製程)來形成。
圖2是根據一些實施例的用於形成具有雙閘極結構的半導體裝置的方法200的流程圖。出於例示性目的，將參照圖3至圖16中所示的示例性製作製程來闡述圖2中所示的操作。端視具體應用而定，可以不同的次序執行或者不執行操作。方法200可能無法生產出完整的半導體裝置。因此，可在方法200之前、期間及之後提供附加製程，且本文中可僅簡要闡述一些其他製程。
參照圖2，在操作210中，根據一些實施例，在基板上形成通道區及漂移區。如圖3中所示，在基板202中形成通道區204及漂移區206。在一些實施例中，基板202可為晶圓且可使用例如元素半導體、化合物半導體、合金半導體及任何適合的材料等適合的材料來形成。在一些實施例中，基板202可類似於圖1中所示的基板101。
可使用適合的植入製程在基板202中形成通道區204。可在基板202上形成圖案化罩幕層(例如，光阻材料)，且可使用離子植入製程對基板202被圖案化罩幕層暴露出的區域進行摻雜。在一些實施例中，可利用p型摻質對通道區204進行摻雜。舉例 而言，藉由離子植入製程植入至基板202中的p型摻質可包括硼、鋁、鎵、銦或其他p型受體材料。在一些實施例中，可植入n型摻質以形成通道區204。舉例而言，可使用例如砷、磷及銻等n型摻質。
可鄰近於通道區204形成漂移區206。在一些實施例中，漂移區206可為通道區204與隨後形成的汲極區之間的低摻雜濃度區。可使用漂移區來提供高的裝置崩潰電壓(device breakdown voltage)及防止熱載子注入(hot-carrier injection；HCI)。在一些實施例中，可使用與通道區204相同的摻質類型對漂移區206進行摻雜。舉例而言，可利用n型摻質或p型摻質對通道區204與漂移區206二者進行摻雜。在一些實施例中，可使用不同類型的摻質對通道區204與漂移區206進行摻雜。在一些實施例中，漂移區206的摻質濃度可低於通道區204或隨後形成的汲極區的摻質濃度。
參照圖2，在操作220中，根據一些實施例，在基板上沈積矽閘極材料。在一些實施例中，可在形成矽閘極材料之前在基板上沈積閘極介電材料。如圖4中所示，可在基板202、通道區204及漂移區206上沈積閘極介電材料401。可在閘極介電材料401上形成矽閘極材料404。
可使用高k介電材料(例如，介電常數大於約3.9的材料)來形成閘極介電材料401。閘極介電材料401可包括(i)由氧化矽、氮化矽及/或氮氧化矽構成的層；(ii)例如氧化鉿(HfO2)、 氧化鈦(TiO2)、氧化鉭(Ta2O3)、矽酸鉿(HfSiO4)、氧化鋯(ZrO2)及矽酸鋯(ZrSiO2)等高k介電材料；(iii)具有鋰(Li)、鈹(Be)、鎂(Mg)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、銩(Tm)、鐿(Yb)、鑥(Lu)的氧化物的高k介電材料；或者(iv)其組合。可藉由化學氣相沈積(chemical vapor deposition；CVD)、原子層沈積(atomic layer deposition；ALD)、物理氣相沈積(physical vapor deposition；PVD)、濺鍍、電子束蒸鍍(e-beam evaporation)或任何其他適合的沈積製程來形成閘極介電材料401。
可在閘極介電材料401的頂表面上沈積矽閘極材料404。在一些實施例中，可使用多晶矽、單晶矽或任何適合的材料來形成矽閘極材料404。在一些實施例中，可使用非晶矽材料形成矽閘極材料404。可使用CVD、PVD、濺鍍、電子束蒸鍍、任何適合的沈積方法及/或其組合來沈積矽閘極材料404。在一些實施例中，可使用與圖1中的基板101的材料類似的材料來形成矽閘極材料404。
參照圖2，在操作230中，根據一些實施例，蝕刻矽閘極材料以形成包括第一閘極結構及第二閘極結構的雙閘極結構。如圖5中所示，在圖案化製程之後在閘極介電材料401上形成包括第一閘極結構504及第二閘極結構506的雙閘極結構503。在一些實施例中，圖案化製程可包括：在矽閘極材料404上形成光阻層；將光阻層暴露於圖案；執行曝光後烘烤製程(post-exposure bake process)；以及對光阻層進行顯影以形成包括所述光阻層的罩幕元 件。然後可使用罩幕元件來保護矽閘極材料404的區，同時可使用一或多個蝕刻製程來移除矽閘極材料404的被暴露出的部分，直至暴露出下伏的閘極介電材料401為止。在形成雙閘極結構之後，可使用適合的移除製程(例如，蝕刻製程)來移除罩幕元件。在一些實施例中，雙閘極結構的在第一閘極結構504的外側壁與第二閘極結構506的外側壁之間量測的總閘極長度L可在約0.1微米與約3.5微米之間。舉例而言，總閘極長度L可在約0.1微米與約1微米之間、約1微米與約2微米之間、約2微米與約3.5微米之間、或者為任何適合的尺寸。在一些實施例中，第一閘極結構504可具有在約0.1微米與約2微米之間的第一閘極長度L1。在一些實施例中，第二閘極結構506可具有在約0.02微米與約1微米之間的第二閘極長度L2。在一些實施例中，第二閘極長度L2相對於第一閘極長度L1的比率A可在約0.1與約0.6之間。低於0.1的比率A可能導致第二閘極結構由於其短的閘極長度而對裝置操作的影響最小。高於0.6的比率A可能導致更大的裝置尺寸，從而可能導致減小的裝置密度。在一些實施例中，第二閘極長度L2可大於第一閘極長度L1。在一些實施例中，第一閘極結構504與第二閘極結構506之間的分隔L3可在約50奈米與約200奈米之間。具有低於約50奈米的分隔L3可能導致高的閘極對閘極電容以及導致閘極之間的非期望的干擾。另一方面，具有大於約200奈米的分隔L3可能導致更大的裝置尺寸。第一閘極結構504可與通道區204和漂移區206二者的部分交疊。在一些實施例中，第一 閘極結構504可與通道區204交疊距離D1，且距離D1在約0.1微米與約0.3微米之間。在一些實施例中，距離D1相對於第一閘極長度L1的比率B可在約0.2與約0.9之間。舉例而言，比率B可在約0.2與約0.4之間、約0.4與約0.6之間、約0.6與約0.9之間、或者為任何適合的比率值。在一些實施例中，第一閘極結構504可與漂移區206交疊距離D2，且距離D2在約0.05微米與約0.3微米之間。距離D2相對於第一閘極長度L1的比率C可在約0.2與0.6之間。在一些實施例中，比率C可在約0.2與約0.3之間、約0.3與約0.4之間、約0.4與約0.5之間、約0.5與約0.6之間、或者為任何適合的比率值。可基於所期望的裝置功能性(例如臨界電壓、關斷電流、接通電流及其他適合的功能性)來選擇比率B及C。在一些實施例中，第二閘極結構506可完全地或局部地形成於漂移區206上方。
參照圖2，在操作240中，根據一些實施例，蝕刻閘極介電材料且在雙閘極結構上沈積間隙壁。如圖6中所示，蝕刻閘極介電材料401以形成閘極介電層601。可使用一或多個蝕刻製程來移除閘極介電材料401的部分，以形成位於雙閘極結構503下方的閘極介電層601。舉例而言，藉由使用第一閘極結構504及第二閘極結構506作為罩幕層，可使用乾式電漿蝕刻製程或濕式化學蝕刻製程來移除閘極介電材料401被暴露出的部分。在一些實施例中，如圖6中所示，可使用罩幕元件(例如，光阻)保護閘極介電材料401的位於第一閘極結構504與第二閘極結構506之間 的部分，且在所述一或多個蝕刻製程之後所述部分保持完整無缺。作為另一選擇，如圖7中所示，暴露出閘極介電材料401的形成於第一閘極結構504與第二閘極結構506之間的部分，且可在蝕刻製程期間移除所述部分。
可沈積介電材料以形成內間隙壁602及外間隙壁604。可在閘極介電材料401上及第一閘極結構504與第二閘極結構506之間形成內間隙壁602。可在第一閘極結構504及第二閘極結構506的外側壁上形成外間隙壁604。亦可將外間隙壁604形成為與通道區204及漂移區206直接接觸。圖6示出閘極介電材料401留在第一閘極結構504與第二閘極結構506之間的配置。在此種配置中，所述形成內間隙壁602可包括在第一閘極結構504及第二閘極結構506的內側壁上以及在位於前述閘極結構之間的閘極介電材料401的部分的頂表面上沈積介電材料。圖7示出閘極介電材料401被自第一閘極結構504與第二閘極結構506之間移除的配置。在此種配置中，所述形成內間隙壁602可包括在第一閘極結構504及第二閘極結構506的內側壁上以及在漂移區206的頂表面上沈積介電材料。在圖6及圖7中所示的兩種配置中，內間隙壁602可具有非平面頂表面。舉例而言，如圖6及圖7中所示，內間隙壁602的頂表面可具有下凹頂表面。在一些實施例中，內間隙壁602的頂表面可為實質上平面的(圖6或圖7中未示出)。
可使用沈積製程、隨後使用一或多個蝕刻或平坦化製程來形成內間隙壁602及外間隙壁604。舉例而言，可在通道區204、 漂移區206的被暴露出的表面上以及在第一閘極結構504及第二閘極結構506的側壁及頂表面上沈積介電材料毯覆層(blanket layer)。介電材料填充於第一閘極結構504與第二閘極結構506之間的間隙中，以形成內間隙壁602。在一些實施例中，可使用ALD、CVD、PVD、濺鍍、電子束蒸鍍、旋塗施加、任何適合的沈積方法及/或其組合來沈積介電材料毯覆層。一或多個蝕刻製程可自通道區204及漂移區206的頂表面移除介電材料毯覆層的部分，以形成外間隙壁604。在一些實施例中，內間隙壁602及外間隙壁604可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氧化矽、任何適合的介電材料及/或其組合。在一些實施例中，可使用任何適合的低k介電材料(例如，介電常數低於約3.9的材料)形成內間隙壁602及外間隙壁604。可在形成內間隙壁602及外間隙壁604之後使用平坦化製程。舉例而言，可使用化學機械研磨(CMP)製程，以暴露出第一閘極結構504及第二閘極結構506的頂表面。
參照圖2，在操作250中，根據一些實施例，形成自對準的源極區與汲極區。如圖8中所示，可分別在通道區204及漂移區206中形成源極區802及汲極區806。在一些實施例中，亦可在通道區204中且抵靠源極區802形成塊狀區804。在一些實施例中，塊狀區804可為本徵材料或者摻雜有p型摻質或n型摻質。可使用自對準離子植入製程來形成源極區802及汲極區806。舉例而言，可實施離子植入製程801以將n型離子或p型離子注入至圖6中所示半導體結構的通道區204及漂移區206的被暴露出的 表面中。亦可對圖7中所示的半導體結構使用離子植入製程801。由於在離子植入製程期間第一閘極結構504及第二閘極結構506、內間隙壁602及外間隙壁604在下伏結構與離子轟擊(ion bombardment)之間提供物理屏障，從而導致源極區及汲極區抵靠外間隙壁604，因此源極區與汲極區是自對準的。舉例而言，可抵靠外間隙壁604且在通道區204的未被外間隙壁604保護的區域中形成源極區802。類似地，可抵靠相對的外間隙壁604且在漂移區206的未被所述相對的外間隙壁604保護的區域中形成汲極區806。在一些實施例中，可使用與通道區204不同的摻質類型來對源極區802進行摻雜。在一些實施例中，源極區802的摻質濃度可與通道區204的摻質濃度不同。在一些實施例中，可利用與漂移區206相似類型的摻質來對汲極區806進行摻雜。在一些實施例中，汲極區806的摻質濃度可大於漂移區206的摻質濃度。在一些實施例中，漂移區206可具有在約1x1015cm-3與約1x1017cm-3之間的摻質濃度。
參照圖2，在操作260中，根據一些實施例，對第一閘極結構及/或第二閘極結構執行可選的閘極替換製程。可使用所述可選的閘極替換製程以利用金屬閘極結構來替換第一閘極結構、第二閘極結構、或所述第一閘極結構與所述第二閘極結構二者。圖9示出使用金屬層堆疊形成的第一閘極結構及使用矽材料形成的第二閘極結構。圖10示出使用矽材料形成的第一閘極結構及使用金屬層堆疊形成的第二閘極結構。圖11示出使用金屬層堆疊形成 的第一閘極結構及第二閘極結構中的每一者。
如圖9中所示，可實施閘極替換製程以利用金屬閘極堆疊901替換第一閘極結構504。在一些實施例中，閘極替換製程可以使用適合的蝕刻製程移除第一閘極結構504為開始。舉例而言，可使用電漿蝕刻製程移除使用矽形成的第一閘極結構504。可在化學蝕刻腔室中使用例如六氟化硫、四氟化碳、氧、任何適合的前驅物(precursor)及其組合等前驅物來執行電漿蝕刻製程。可形成金屬閘極堆疊901來替代第一閘極結構504。在一些實施例中，金屬閘極堆疊901可包括層902及金屬閘極電極904。層902可包括單層或者多層式結構，例如具有所選擇功函數的金屬層、襯墊層、潤濕層(wetting layer)、黏合層、金屬合金、金屬矽化物及任何適合的層的各種組合。在一些實施例中，可使用例如鈦銀、鋁、氮化鈦鋁、碳化鉭、氮碳化鉭、氮化鉭矽、鋅、釕、鉬、氮化鎢、銅、鎢、鈷、鎳、任何適合的材料及其組合等適合的材料來形成層902。在一些實施例中，層902可包含適合於n型裝置的金屬材料或適合於p型裝置的另一種金屬材料。在一些實施例中，可在金屬閘極電極904與閘極介電層601之間形成阻障層、襯墊層及其他適合的層，且為簡潔起見所述阻障層、襯墊層及其他適合的層未示出於圖9至圖11中。可在層902上沈積金屬閘極電極904。在一些實施例中，金屬閘極電極904可包含例如鎢、鈷、鋁、釕、銅、銀、任何適合的金屬材料及其組合等適合的金屬或金屬合金。可執行平坦化製程(例如，CMP製程)以移除金屬閘極電極904的過量 導電材料，以使外間隙壁604、第二閘極結構506、層902及金屬閘極電極904的頂表面平坦化。在一些實施例中，在平坦化製程之後內間隙壁602的頂表面可保持下凹。在一些實施例中，內間隙壁602的頂表面亦可與金屬閘極電極904及第二閘極結構506的頂表面實質上共面。
如圖10中所示，可實施閘極替換製程以利用金屬閘極堆疊1001替換第二閘極結構506。類似於圖9中所述的金屬閘極堆疊901，金屬閘極堆疊1001可包括層1002及金屬閘極電極1004。層1002可類似於層902。舉例而言，層1002可包括金屬功函數層。在一些實施例中，金屬閘極電極1004可類似於金屬閘極電極904，且此處為簡潔起見未對其予以詳細闡述。在一些實施例中，可使用平坦化製程，使得第一閘極結構504的頂表面與金屬閘極堆疊1001的頂表面可實質上共面。
如圖11中所示，可實施閘極替換製程以分別利用金屬閘極堆疊1101及1105替換第一閘極結構504與第二閘極結構506二者。類似於圖9中所述的金屬閘極堆疊901，金屬閘極堆疊1101可包括可分別類似於層902及金屬閘極電極904的層1102及金屬閘極電極1104。類似地，金屬閘極堆疊1105可類似於圖10中所述的金屬閘極堆疊1001。舉例而言，層1106及金屬閘極電極1108可分別類似於層1002及金屬閘極電極1004。在一些實施例中，可使用平坦化製程，使得金屬閘極堆疊1101的頂表面與金屬閘極堆疊1105的頂表面可實質上共面。
參照圖2，在操作270中，根據一些實施例，形成內連線結構。如圖12中所示，分別在介電層1202及1204中沈積包括通孔1203及導電引線1205的內連線結構。通孔1203及導電引線1205可為製程後端(back-end-of-line；BEOL)結構的構件。介電層1202及1204可為形成於電晶體裝置上方的層間介電(interlayer dielectric；ILD)層。在一些實施例中，可使用氧化矽形成且使用CVD、PVD、濺鍍、任何適合的沈積製程及/或其組合沈積介電層1202及1204。在一些實施例中，可使用任何適合的低k介電材料形成介電層1202及1204。可使用通孔1203來建立與下伏半導體電晶體的各種端子的電性連接。舉例而言，通孔1203可電性連接至第一金屬閘極電極1104、第二金屬閘極電極1108、源極區802、塊狀區804及汲極區806。導電引線1205可在通孔1203之間提供電性連接。在一些實施例中，可使用例如銅、鈷、鋁、鎢、釕、任何適合的導電材料及其組合等導電材料來形成通孔1203及導電引線1205。在一些實施例中，可使用鑲嵌製程(damascene process)或雙鑲嵌製程(dual damascene process)來形成通孔1203及導電引線1205。
圖13至圖16示出根據一些實施例的包括空氣隙結構的雙閘極結構。雙閘極結構的第一閘極結構與第二閘極結構之間可形成有一或多個空氣隙以減小寄生電容。圖13至圖16與圖3至圖12中的類似元件可使用類似的組成物及沈積製程來形成，且為簡潔起見利用相同的附圖標號進行標記。空氣隙可填充有一或多 種類型的惰性氣體(inert gas)。在一些實施例中，空氣隙可填充有氧氣、氮氣、任何適合類型的氣體及/或其組合。因此，空氣隙具有約1的介電常數，此低於例如氧化矽及氮化矽等各種介電材料。在雙閘極結構配置中的介電內間隙壁中導入空氣隙可提供平均介電常數較僅使用介電材料形成的內間隙壁低的內間隙壁。
如圖13中所示，根據一些實施例，第一金屬閘極結構與第二金屬閘極結構之間形成有空氣隙。金屬閘極堆疊(第一金屬閘極結構)1101與金屬閘極堆疊(第二金屬閘極結構)1105之間可形成有空氣隙1302。如圖11中所述，金屬閘極堆疊(第一金屬閘極結構)1101可包括層1102及金屬閘極電極1104，且金屬閘極堆疊(第二金屬閘極結構)1105可包括層1106及金屬閘極電極1108。空氣隙1302可形成於內間隙壁602內且可包含任何適合類型的氣體。空氣隙1302可在形成內間隙壁602及外間隙壁604的介電材料的沈積(例如圖6中所述的沈積製程)期間形成。舉例而言，可使用PVD製程在第一閘極結構與第二閘極結構之間的開口中沈積毯覆介電材料。在沈積製程期間，毯覆介電材料可匯聚(converge)於開口的頂部處，因此將一定量的空氣封閉於形成內間隙壁602的介電材料內。
圖14示出根據一些實施例的具有雙矽閘極結構以及一或多個空氣隙的電晶體裝置。可使用例如多晶矽、非晶矽及結晶矽等矽材料形成第一閘極結構1404及第二閘極結構1408。在一些實施例中，第一閘極結構1404及第二閘極結構1408可類似於圖5 中所述的第一閘極結構504及第二閘極結構506，且本文中為簡潔起見未對其予以詳細闡述。
圖15示出根據一些實施例的具有包括第一閘極結構及第二閘極結構的雙閘極結構的電晶體裝置。根據一些實施例，雙閘極結構可包括形成於通道區上的金屬閘極結構及形成於漂移區上的矽閘極結構。如圖15中所示，第一閘極結構可為包括形成於通道區204上的層1502及金屬閘極電極1504的金屬閘極結構1501。第二閘極結構可為形成於漂移區206上的矽閘極結構1508。金屬閘極結構1501及矽閘極結構1508可分別類似於圖11中的金屬閘極堆疊(第一金屬閘極結構)1101及圖5中的第二閘極結構506，且本文中為簡潔起見未對其予以詳細闡述。金屬閘極結構1501與矽閘極結構1508之間可形成有一或多個空氣隙1302。
圖16示出根據一些實施例的具有包括第一閘極結構及第二閘極結構的雙閘極結構的電晶體裝置。根據一些實施例，雙閘極結構可包括形成於通道區上的矽閘極結構及形成於漂移區上的金屬閘極結構。如圖16中所示，第一閘極結構可為形成於通道區204的部分及漂移區206的部分上的矽閘極結構1604。矽閘極結構1604可類似於圖5中所述的第一閘極結構504。第二閘極結構可為包括層1606及金屬閘極電極1608的金屬閘極結構1605。金屬閘極結構1605可類似於圖11中所述的金屬閘極堆疊(金屬閘極結構)1105。矽閘極結構1604與金屬閘極結構1605之間可形成有一或多個空氣隙1302。
本揭露中的各種實施例闡述用於形成具有形成於源極區/汲極區之間的雙閘極結構的半導體電晶體裝置的方法。可在通道區上方形成用於控制電晶體裝置的接通/關斷狀態的第一閘極結構。亦可在位於通道區與汲極區之間的漂移區的部分上方形成第一閘極結構。可在漂移區上方形成第二閘極結構。可將第二閘極結構自第一閘極結構電性解耦。可在第一閘極結構與第二閘極結構之間形成一或多個空氣隙結構以進一步減小寄生電容及改善裝置效能。
在一些實施例中，一種半導體結構包括：通道區；源極區，鄰近於所述通道區；汲極區；漂移區，鄰近於所述汲極區；以及雙閘極結構。所述雙閘極結構包括位於所述通道區的部分及所述漂移區的部分上的第一閘極結構。所述雙閘極結構亦包括位於所述漂移區上的第二閘極結構。
在一些實施例中，所述半導體結構更包括與所述第一閘極結構及所述第二閘極結構接觸的內間隙壁。在一些實施例中，所述內間隙壁包括空氣隙。在一些實施例中，所述內間隙壁包括非平面頂表面。在一些實施例中，所述內間隙壁與所述漂移區接觸。在一些實施例中，所述半導體結構更包括與所述第一閘極結構及所述第二閘極結構接觸的閘極介電層。在一些實施例中，所述半導體結構更包括與所述閘極介電層的頂表面接觸且形成於所述第一閘極結構與所述第二閘極結構之間的內間隙壁。在一些實施例中，所述半導體結構更包括第一外間隙壁以及第二外間隙壁。所述第一 外間隙壁位於所述通道區上及所述第一閘極結構的側壁上。所述第二外間隙壁位於所述漂移區上及所述第二閘極結構的側壁上。在一些實施例中，所述源極區抵靠所述第一外間隙壁且所述汲極區抵靠所述第二外間隙壁。在一些實施例中，所述第一閘極結構及所述第二閘極結構分別包括第一閘極長度及第二閘極長度，且所述第二閘極長度相對於所述第一閘極長度的比率在約0.1與約0.6之間。
在一些實施例中，一種電晶體裝置包括：源極區；汲極區；通道區，位於所述源極區與所述汲極區之間；以及漂移區，位於所述汲極區與所述通道區之間。所述電晶體裝置亦包括與所述通道區及所述漂移區接觸的閘極介電層。所述電晶體裝置亦包括位於所述閘極介電層上的雙閘極結構。所述雙閘極結構包括位於所述通道區及所述漂移區上的第一閘極結構，其中所述第一閘極結構具有第一閘極長度。所述雙閘極結構亦包括位於所述漂移區上的第二閘極結構，其中所述第二閘極結構具有第二閘極長度。
在一些實施例中，所述第一閘極長度大於所述第二閘極長度。在一些實施例中，所述第二閘極長度相對於所述第一閘極長度的比率在約0.1與約0.6之間。在一些實施例中，所述電晶體裝置更包括與所述第一閘極結構及所述第二閘極結構的側壁接觸的間隙壁。在一些實施例中，所述間隙壁包括空氣隙。
在一些實施例中，一種用於形成半導體結構的方法包括在基板中形成通道區及漂移區。所述方法亦包括在所述通道區、所 述漂移區及所述基板的頂表面上沈積閘極介電層。所述方法更包括在所述閘極介電層上沈積閘極材料以及蝕刻所述所述閘極材料以形成雙閘極結構。所述雙閘極結構包括位於所述通道區及所述漂移區上的第一閘極結構。所述第一閘極結構具有第一閘極長度。所述雙閘極結構亦包括位於所述漂移區上的第二閘極結構。所述第二閘極結構具有第二閘極長度。所述方法亦包括蝕刻所述閘極介電層以及在所述雙閘極結構的外側壁上形成外間隙壁。所述方法更包括形成與所述第一閘極結構及所述第二閘極結構接觸的內間隙壁。
在一些實施例中，形成所述內間隙壁包括至少以下步驟。在所述第一閘極結構與所述第二閘極結構之間的開口中沈積介電材料。將所述介電材料匯聚於所述開口的頂部處。在所述第一閘極結構與所述第二閘極結構之間將一定量的空氣封閉於所述介電材料內。在一些實施例中，所述用於形成半導體結構的方法更包括至少以下步驟。對所述通道區的部分進行摻雜以形成源極區。對所述漂移區的部分進行摻雜以形成汲極區。在一些實施例中，蝕刻所述閘極介電層包括至少以下步驟。移除所述閘極介電層的位於所述第一閘極結構與所述第二閘極結構之間的部分。暴露出所述基板的部分。在一些實施例中，形成所述內間隙壁包括在所述基板的被暴露出的所述部分上沈積介電材料。
前述揭露概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應知，其可容易 地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替、及變更。
202:基板
204:通道區
206:漂移區
601:閘極介電層
602:內間隙壁
604:外間隙壁
802:源極區
804:塊狀區
806:汲極區
1202、1204:介電層
1203:通孔
1205:導電引線
1302:空氣隙
1604:矽閘極結構
1605:金屬閘極結構
1606:層
1608:金屬閘極電極

Claims (10)

  1. 一種半導體結構，包括：通道區；源極區，鄰近於所述通道區；汲極區；漂移區，鄰近於所述汲極區；雙閘極結構，包括：第一閘極結構，位於所述通道區的部分及所述漂移區的部分上；以及第二閘極結構，位於所述漂移區上；以及外間隙壁，位於所述通道區上及所述第一閘極結構的側壁上，且所述外間隙壁的最外緣與所述源極區的側壁對齊。
  2. 如請求項1所述的半導體結構，更包括與所述第一閘極結構及所述第二閘極結構接觸的內間隙壁。
  3. 如請求項2所述的半導體結構，其中所述內間隙壁包括空氣隙。
  4. 如請求項2所述的半導體結構，其中所述內間隙壁包括非平面頂表面。
  5. 如請求項1所述的半導體結構，更包括與所述第一閘極結構及所述第二閘極結構接觸的閘極介電層。
  6. 如請求項5所述的半導體結構，更包括與所述閘極介電層的頂表面接觸且形成於所述第一閘極結構與所述第二閘極結 構之間的內間隙壁。
  7. 一種電晶體裝置，包括：源極區；汲極區；通道區，位於所述源極區與所述汲極區之間；漂移區，位於所述汲極區與所述通道區之間；閘極介電層，與所述通道區及所述漂移區接觸；雙閘極結構，位於所述閘極介電層上，所述雙閘極結構包括：第一閘極結構，位於所述通道區及所述漂移區上，其中所述第一閘極結構包括第一閘極長度；以及第二閘極結構，位於所述漂移區上，其中所述第二閘極結構包括第二閘極長度；外間隙壁，位於所述通道區上及所述第一閘極結構的側壁上，且所述外間隙壁的最外緣與所述源極區的側壁對齊。
  8. 如請求項7所述的電晶體裝置，其中所述第一閘極長度大於所述第二閘極長度。
  9. 一種用於形成半導體結構的方法，所述方法包括：在基板中形成通道區及漂移區；在所述通道區、所述漂移區及所述基板的頂表面上沈積閘極介電層；在所述閘極介電層上沈積閘極材料；蝕刻所述閘極材料以形成雙閘極結構，所述雙閘極結構包括： 第一閘極結構，位於所述通道區及所述漂移區上，其中所述第一閘極結構包括第一閘極長度；以及第二閘極結構，位於所述漂移區上，其中所述第二閘極結構包括第二閘極長度；蝕刻所述閘極介電層；在所述雙閘極結構的外側壁上形成外間隙壁；形成與所述第一閘極結構及所述第二閘極結構接觸的內間隙壁；以及以所述外間隙壁為罩幕，對所述通道區的部分進行摻雜以形成源極區，其中所述外間隙壁的最外緣與所述源極區的側壁對齊。
  10. 如請求項9所述的用於形成半導體結構的方法，其中形成所述內間隙壁包括：在所述第一閘極結構與所述第二閘極結構之間的開口中沈積介電材料；將所述介電材料匯聚於所述開口的頂部處；以及在所述第一閘極結構與所述第二閘極結構之間將一定量的空氣封閉於所述介電材料內。
TW110117009A 2020-07-23 2021-05-11 半導體結構、電晶體裝置以及用於形成半導體結構的方法 TWI779601B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063055779P 2020-07-23 2020-07-23
US63/055,779 2020-07-23
US17/141,462 US11894459B2 (en) 2020-07-23 2021-01-05 Dual gate structures for semiconductor devices
US17/141,462 2021-01-05

Publications (2)

Publication Number Publication Date
TW202207466A TW202207466A (zh) 2022-02-16
TWI779601B true TWI779601B (zh) 2022-10-01

Family

ID=77021136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117009A TWI779601B (zh) 2020-07-23 2021-05-11 半導體結構、電晶體裝置以及用於形成半導體結構的方法

Country Status (7)

Country Link
US (2) US11894459B2 (zh)
EP (1) EP3944339A1 (zh)
JP (1) JP2022022162A (zh)
KR (2) KR20220012801A (zh)
CN (1) CN113629138A (zh)
DE (1) DE102021106955A1 (zh)
TW (1) TWI779601B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894459B2 (en) 2020-07-23 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate structures for semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341715A1 (en) * 2012-06-22 2013-12-26 Monolithic Power Systems, Inc. Power transistor and associated method for manufacturing
US20150123199A1 (en) * 2013-11-05 2015-05-07 Vanguard International Semiconductor Corporation Lateral diffused semiconductor device
US9224858B1 (en) * 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836427B2 (ja) * 2004-09-28 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR101438136B1 (ko) * 2007-12-20 2014-09-05 삼성전자주식회사 고전압 트랜지스터
US7741663B2 (en) * 2008-10-24 2010-06-22 Globalfoundries Inc. Air gap spacer formation
JP2011066165A (ja) * 2009-09-16 2011-03-31 Sharp Corp 半導体装置及びその製造方法
US8304831B2 (en) * 2010-02-08 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
US20110241113A1 (en) 2010-03-31 2011-10-06 Zuniga Marco A Dual Gate LDMOS Device with Reduced Capacitance
JP2012109425A (ja) * 2010-11-18 2012-06-07 Panasonic Corp 半導体装置及びその製造方法
JP5582030B2 (ja) * 2010-12-28 2014-09-03 富士通セミコンダクター株式会社 Ｍｏｓトランジスタおよびその製造方法
US8748271B2 (en) 2011-03-11 2014-06-10 Globalfoundries Singapore Pte. Ltd. LDMOS with improved breakdown voltage
US9054181B2 (en) 2013-03-14 2015-06-09 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9373712B2 (en) 2014-09-29 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor and method of manufacturing the same
US9859415B2 (en) * 2015-09-17 2018-01-02 Globalfoundries Singapore Pte. Ltd. High voltage transistor
US9905428B2 (en) * 2015-11-02 2018-02-27 Texas Instruments Incorporated Split-gate lateral extended drain MOS transistor structure and process
KR102490091B1 (ko) 2016-07-08 2023-01-18 삼성전자주식회사 반도체 소자
US11456380B2 (en) * 2017-03-21 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. Transistor structure and manufacturing method of the same
US10319834B2 (en) * 2017-07-21 2019-06-11 Globalfoundries Singapore Pte. Ltd. Poly finger fabrication for HCI degradation improvement of ultra-low-Ron EDNMOS
US11387114B2 (en) * 2019-06-24 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with dummy gate and metal gate and method of fabricating the same
KR102274813B1 (ko) * 2020-02-27 2021-07-07 주식회사 키 파운드리 게이트 전극 통과 이온 주입을 이용한 반도체 소자 제조방법
US11430888B2 (en) * 2020-07-02 2022-08-30 Micron Technology, Inc. Integrated assemblies having transistors configured for high-voltage applications
US11894459B2 (en) 2020-07-23 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate structures for semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341715A1 (en) * 2012-06-22 2013-12-26 Monolithic Power Systems, Inc. Power transistor and associated method for manufacturing
US20150123199A1 (en) * 2013-11-05 2015-05-07 Vanguard International Semiconductor Corporation Lateral diffused semiconductor device
US9224858B1 (en) * 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET

Also Published As

Publication number Publication date
JP2022022162A (ja) 2022-02-03
EP3944339A1 (en) 2022-01-26
CN113629138A (zh) 2021-11-09
US20220029020A1 (en) 2022-01-27
US11894459B2 (en) 2024-02-06
TW202207466A (zh) 2022-02-16
KR20230110467A (ko) 2023-07-24
KR20220012801A (ko) 2022-02-04
DE102021106955A1 (de) 2022-01-27
KR102673475B1 (ko) 2024-06-07
US20220384647A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
US10515966B2 (en) Enhanced channel strain to reduce contact resistance in NMOS FET devices
US9859427B2 (en) Semiconductor Fin FET device with epitaxial source/drain
KR102058218B1 (ko) 반도체 디바이스용 핀 구조체
US10319731B2 (en) Integrated circuit structure having VFET and embedded memory structure and method of forming same
KR102272133B1 (ko) 상이한 문턱 전압들을 갖는 트랜지스터들
US10991688B2 (en) Semiconductor device and manufacturing method thereof
KR20130069289A (ko) 복수의 임계 전압을 가진 ｆｉｎｆｅｔ들
US20120007166A1 (en) Non-volatile memory device using finfet and method for manufacturing the same
KR20180127156A (ko) 반도체 디바이스용 게이트 구조체
US11450751B2 (en) Integrated circuit structure with backside via rail
WO2011143962A1 (zh) 半导体结构及其形成方法
KR102673475B1 (ko) 반도체 디바이스들을 위한 듀얼 게이트 구조물들
CN103824775A (zh) FinFET及其制造方法
TWI784512B (zh) 半導體裝置及其製造方法
US9117926B2 (en) Semiconductor devices and methods for manufacturing the same
TWI685920B (zh) 半導體結構及形成積體電路結構的方法
TWI777128B (zh) 半導體元件及其形成方法
CN220753435U (zh) 半导体结构
US20230387233A1 (en) Method of manufacturing semiconductor devices and semiconductor devices
US20220336629A1 (en) Gate spacer structures and methods for forming the same
US20230047598A1 (en) Semiconductor devices and methods of manufacture
US20240038867A1 (en) Isolation pillar structures for stacked device structures
US20240113198A1 (en) Method of modulating multi-gate device channels and structures thereof
US20240014292A1 (en) Gate-top dielectric structure for self-aligned contact
WO2016168994A1 (zh) 隧穿晶体管及隧穿晶体管的制备方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent